TWI477218B - 配線基板、電路基板、其製造方法 - Google Patents

配線基板、電路基板、其製造方法 Download PDF

Info

Publication number
TWI477218B
TWI477218B TW097140397A TW97140397A TWI477218B TW I477218 B TWI477218 B TW I477218B TW 097140397 A TW097140397 A TW 097140397A TW 97140397 A TW97140397 A TW 97140397A TW I477218 B TWI477218 B TW I477218B
Authority
TW
Taiwan
Prior art keywords
wiring pattern
wiring
pattern
conductive metal
metal layer
Prior art date
Application number
TW097140397A
Other languages
English (en)
Other versions
TW200934324A (en
Inventor
Tatsuo Kataoka
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of TW200934324A publication Critical patent/TW200934324A/zh
Application granted granted Critical
Publication of TWI477218B publication Critical patent/TWI477218B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

配線基板、電路基板、其製造方法
本發明係關於利用半添加(Semi Additive)法形成配線圖案的配線基板、電路基板、配線基板之製造方法及電路基板之製造方法。
近年來在液晶畫面高精細化的需求下，COF(Chip On Film，覆晶薄膜)等IC安裝用印刷電路板亦朝超細間距化發展，必須形成間距寬度在20μm以下的配線圖案，並進一步在此種配線基板中，需要間距寬度在15μm以下的配線圖案。
就配線基板而言，截至目前為止係在聚醯亞胺薄膜等絕緣薄膜上所積層的銅箔表面，形成感光性樹脂層，再將該感光性樹脂層曝光顯影為所希望形狀，並以銅箔表面所殘存的感光性樹脂之硬化體為遮罩材，藉由對銅箔施行選擇性蝕刻的移除(subtractive)法而進行製造。然而，由上述移除法可形成之配線寬度的極限係35μm。利用爾後改良的移除法，雖勉強可形成至線寬度30μm的配線，但利用移除法並不可能製造出線寬度低於30μm的配線。
此現象係因為移除法屬於將經顯影的感光性樹脂當作遮罩材，並將無遮罩材存在的部分之銅箔施行蝕刻去除之方法，因而藉由將銅箔朝深度方向施行蝕刻，銅箔上表面將受遮罩材的保護，而經蝕刻新形成的配線因為新露出的銅箔會從側面部遭受侵蝕，因而移除法並無法形成線寬度20μm以下的配線。
所以，當形成線寬度20μm以下的配線時，必須採用非屬如上述移除法的其他方法。
配線圖案的形成方法係除了如上述的移除法之外，尚有如半添加(Semi Additive)法。該半添加法係在表面已形成基材金屬層(晶種層)的絕緣薄膜之基材金屬層表面，形成感光性樹脂層，以將該感光性樹脂層形成為去除形成有配線之部分的感光性樹脂的反轉電路之方式，對感光性樹脂施行曝光顯影。接著，以基材金屬層為電極，使感光性樹脂被去除之部分析出銅而形成電路後，再將形成反轉電路狀的感光性樹脂予以去除，並且從感光性樹脂將所形成之反轉電路下方的基材金屬層予以去除，並使析出銅而形成的配線電性獨立，而形成配線圖案的方法。依照該半添加法，理論上可形成感光性樹脂層之解析度所相對應之線寬度的配線，因此即使線寬度20μm以下的配線圖案仍可形成。
然而，利用該半添加法所形成的配線，就析出銅的特性觀點而言，所形成配線的上部並非呈平坦而是呈弓形狀。所以，若針對所形成的配線圖案使用自動檢查裝置來檢查配線圖案的形成狀態時，因為所形成之配線圖案的邊緣並不明確，因此多數情況將發生被判斷為線寬度不良而被視為不良品處理的問題。此外，在ACF(非等向性導電膜：Anisotropic Conductive Film)連接時，若導體屬於圓形，則ACF接著劑中所含的導電性粒子將無法以穩定狀態固定於導體上，因此將發生在與液晶面板的ITO(Indium Tin Oxide，氧化銦錫)端子間無法確立充分電性連接的問題。而且，當將內引線、與電子零件所形成之凸塊電極進行連接時，若導體呈圓形，則在與電子零件進行熱壓接時的壓力將變大，而對電子零件造成損傷，且相較於平坦電路，因為連接面積將變少，因而將發生因熱循環或應力導致接合部容易剝離的問題，而有對電子零件的連接可靠性亦會造成不良影響之虞。
專利文獻1(日本特開2006-328476號公報)的申請專利範圍第1項所揭示發明係：「一種鍍覆法，係首先利用鍍覆液將被鍍覆物施行潤濕，並將預定時間電流設為零，接著對上述鍍覆液內的上述被鍍覆物及電極板施加電流而施行鍍覆處理」。亦即，專利文獻1係記載：利用鍍覆液所具有的洗淨作用，在施行鍍覆前利用鍍覆液所具有的洗淨力將被鍍覆物施行洗淨後，再藉由施行鍍覆而形成均勻性高的鍍覆。在該引用文獻1中，雖揭示利用半添加法施行的鍍覆法，但關於利用半添加法所形成的配線圖案係呈半圓柱形之事則無記載，針對如何才不會形成此種半圓柱形的方法並無任何記載。
專利文獻2(日本特開平8-242061號公報)的申請專利範圍所揭示的發明：「一種鍍覆層之形成方法，係利用電解鍍覆，形成具有鍍覆圖案佔有面積比其他區域疏之區域之圖案鍍覆層的鍍覆層形成方法，將鍍浴槽內的寬度設為與被鍍覆物的寬度略同尺寸，並在電極間配置上述疏區域所對應的絕緣體」，並揭示即使超細間距部分與疏間距部分相混雜，藉由絕緣體的配置，亦可形成均勻厚度的鍍覆之方法。然而，該專利文獻2中關於利用半添加法所形成的配線圖案的上方係形成半圓柱形之事並無記載，針對如何才不會形成此種半圓柱形的方法並無任何記載。
再者，專利文獻3(日本特開2000-87292號公報)所揭示的發明：「一種電解鍍覆方法，係對具有導電性的被鍍覆面，於施行電解鍍覆時，將上述被鍍覆面當作陰極，並將被鍍覆金屬當作陽極，將上述陽極與陰極間的電壓設為一定，並間歇性施行電解鍍覆。」。該專利公報3揭示在利用半添加法施行電解鍍覆之際，使間歇性施加之電壓產生變動。然而，在該專利文獻3中關於利用半添加法所形成的配線圖案的上方係形成半圓柱形之事並無記載，針對如何才不會形成此種半圓柱形的方法並無任何記載。
[專利文獻1]日本特開2006-328476號公報
[專利文獻2]日本特開平8-242061號公報
[專利文獻3]日本特開2000-87292號公報
本發明之目的在於提供一種配線基板，其係形成有利用半添加法所形成之配線圖案，且具有其上表面形狀更接近平坦之配線圖案。
再者，本發明之目的在於提供一種電路基板，其在形成有利用半添加法所形成之配線圖案且具有其上表面形狀更接近平坦之配線圖案的配線基板上安裝有電子零件。再者，本發明之目的在於提供一種製造上述配線基板及電路基板的方法。
本發明的配線基板係在絕緣薄膜之表面，隔介晶種層形成有多數個經導電性金屬電鑄所成之配線圖案的配線基板；其中，該配線圖案之上表面係與具有該配線圖案線寬度1.0倍以上之半徑的任一假想圓之圓弧一致。
再者，本發明的電路基板係在絕緣薄膜之表面，隔介晶種層形成有多數個經導電性金屬電鑄所成之配線圖案的配線基板，安裝有電子零件的電路基板；其中，該配線圖案之上表面係與具有該配線圖案之線寬度1.0倍以上之半徑的任一假想圓之圓弧一致。
如上述的配線基板係可藉由以下方式製造，即在絕緣薄膜之表面形成有基材金屬層及導電性金屬層的基材層之導電性金屬層的表面，形成與使用感光性樹脂所欲形成之配線圖案相反之具有凹凸的反轉圖案(reverse pattern)，使該反轉圖案析出導電性金屬而形成配線圖案前驅物(precusor)，接著，利用蝕刻去除配線圖案前驅物之一部分而形成配線圖案殘存部之後，再於該配線圖案殘存部析出導電性金屬並電鑄配線圖案後，再將由感光性樹脂構成的反轉圖案予以去除，並去除導電性金屬層，而使配線圖案電性獨立。
再者，本發明的電路基板係可藉由以下方式製造，即在絕緣薄膜之表面形成有基材金屬層及導電性金屬層的基材層之導電性金屬層表面，形成與使用感光性樹脂所欲形成之配線圖案相反之具有凹凸的反轉圖案，使該反轉圖案析出導電性金屬而形成配線圖案前驅物，接著，利用蝕刻去除配線圖案前驅物之一部分而形成配線圖案殘存部之後，再於該配線圖案殘存部析出導電性金屬並電鑄配線圖案後，再將由感光性樹脂構成的反轉圖案予以去除，並去除導電性金屬層，而使配線圖案電性獨立，以在該形成的配線圖案安裝電子零件。
根據本發明，採用半添加法所形成之構成配線基板或電路基板的配線圖案之上表面不會呈半圓柱形，而是具有平坦的剖面形態。
亦即，本發明的配線基板或形成於電路基板的配線圖案，係利用移除法難以製造的間距寬度(P)25μm以下、且線寬度20μm以下的配線基板或電路基板，在該配線基板或電路基板所形成的配線圖案之上表面，係與具有該配線圖案之線寬度(W)之1.0倍以上之半徑的假想圓之曲率一致。所以，構成本發明的配線基板或電路基板的配線圖案之上表面係形成平坦。因此，電性連接的可靠性提高，例如在施行ACF連接等時，可形成較多數的接點。
如此，為了將配線圖案之上表面部形成更平坦，本發明係將利用半添加法暫時形成的配線圖案(配線圖案前驅物)之一部分，從配線圖案前驅物之上表面施行蝕刻，而形成將配線圖案前驅物上表面部去除的配線圖案殘存部後，使該配線圖案殘存部上再度析出導電性金屬而形成配線圖案。以此方式形成配線圖案前驅物後，利用蝕刻將該前驅物之表面予以去除而形成將表面變粗糙的配線圖案殘存部，並於該配線圖案殘存部析出導電性金屬，藉此，所形成之配線圖案的表面便不易形成半圓柱，而可形成與以所形成之配線圖案線寬度為基準的假想半徑之較大假想圓之圓弧一致之具有平面性較高之表面的配線圖案。
而且，若針對以此方式形成之配線圖案的剖面利用電子顯微鏡進行觀察時，將觀察到顯示將配線圖案前驅物之表面施行蝕刻所形成之配線圖案殘存部、與在該配線圖案殘存部上所析出之導電性金屬之邊界的區分線，該區分線一般而言並非平坦，而是在配線圖案殘存部的表面形成凹凸。所以，配線圖案殘存部的表面粗糙度，一般而言係指遠比蝕刻前的配線圖案前驅物之表面粗糙度高的值。
本發明的配線基板之製造方法，係當利用半添加法進行配線基板之製造時，可解決所形成之配線圖案的上表面形成半圓柱形的問題，且因為利用半添加法形成配線圖案，因而可形成移除法所無法形成的間距寬度25μm以下，且可精密度佳地形成線寬度20μm以下的非常細之配線圖案。
接著，針對本發明的配線基板，參照圖式進行具體說明。
第1圖係顯示形成於本發明之配線基板之配線圖案一例的縱剖視圖，亦圖示與該配線圖案之上表面形狀一致的假想圓。此外，第3圖係顯示製造本發明配線基板或電路基板時之各步驟的基板剖面之示意剖視圖。
如第1圖或第3圖所示，本發明的配線基板係由基材金屬層12與配線圖案22所構成。該基材金屬層12係形成於構成基材層10的絕緣薄膜11之表面。該配線圖案22係由在基材金屬層12上所積層的導電性金屬層13之表面施行電鑄的導電性金屬所構成。
其中，形成本發明配線基板之最狹窄部分的配線圖案之間距寬度(P)，通常係25μm以下，最好在15至25μm之範圍內。而且，最狹窄部分的線寬度(w)通常係20μm以下，最好在7至20μm之範圍內。即使屬於上述間距寬度(P)及線寬度(w)超過上述上限值的配線基板，雖仍可利用本發明所示之半添加法形成，但是相較於習知法，經濟面的優點較少。
再者，該配線圖案的高度(配線圖案之厚度)通常係3至12μm，最好在5至10μm範圍內。
亦即，本發明的配線基板係適用於以往所採用之移除法極難形成的間距寬度及線寬度非常狹窄之配線圖案。
本發明的配線基板中，構成基材層10的絕緣薄膜11因為在施行蝕刻之際會與酸等相接觸，因而具有不會受到此種藥物侵蝕的耐藥性、以及即使施行焊接時的加熱仍不會變質的耐熱性。形成此種絕緣薄膜的素材例，係可列舉例如：聚酯、聚醯胺、聚醯胺醯亞胺、液晶聚合物、含玻璃纖維的環氧樹脂、及聚醯亞胺等。特別是，本發明最好使用由聚醯亞胺構成的薄膜。
構成絕緣薄膜10的聚醯亞胺薄膜之例，係可列舉例如：由均苯四甲酸二酐與芳香族二胺合成的全芳香族聚醯亞胺、由聯苯四羧酸二酐與芳香族二胺合成且具有聯苯骨架的全芳香族聚醯亞胺。特別是，本發明最好使用具有聯苯骨架的全芳香族聚醯亞胺(例如商品名：UPILEX、宇部興產(股)製)。此種絕緣薄膜11的厚度通常係125μm以下，最好為75μm以下，尤以50μm以下為佳，更以5至50μm之範圍內為佳。另外，當該絕緣薄膜11較薄時，會有難以單獨進行處置的情況，此種情況可在形成有配線圖案之面的相反面，可剝離地黏貼補強用之支撐薄膜。
在此種絕緣薄膜11形成有基板金屬層12，在該基材金屬層12的表面形成有由導電性金屬構成的導電性金屬層13。
基材金屬層12通常係鎳、鉻、銅等的濺鍍層，厚度通常係在20至300之範圍內，最好在30至250之範圍內。
再者，在該基材金屬層12的表面」形成有由導電性金屬構成的導電性金屬層13，該導電性金屬層13的厚度通常係0.1至2μm，最好在0.1至1.5μm之範圍內。另外，形成該導電性金屬層13的導電性金屬，係可為與形成配線圖案22的金屬相同，亦可為不同，當形成導電性金屬層13的金屬、與形成配線圖案22的金屬相同時，導電性金屬層13係與配線圖案22形成一體化，以一般之方法將無法辨識二者的邊界。其中，形成導電性金屬層11的金屬係可列舉例如銅、或銅合金。
形成於本發明之配線基板之配線圖案22的上表面25，若利用半添加法形成配線圖案，則如第2圖中的(b-2)所示，該上表面的曲率係與半徑(R)為配線線寬度(w)之0.5倍左右的圓弧一致，其剖面形狀典型係如第2圖中的(b-2)所示，呈半圓柱形。此外，即使將導電性金屬的析出條件設定為較佳條件，雖然有可能使配線圖案22上表面的曲率如第2圖中的(b-1)所示與相對於線寬度(w)R=0.75的假想圓30之曲率一致，但是，要進一步將配線圖案22的上表面25形成平坦係相當困難的。
形成於第1圖所示之配線基板之最細的配線圖案22之上表面25，係具有相對於線寬度(w)半徑R=0.8以上，與第1圖中(a-4)所示之假想圓30的半徑相對於線寬度(w)為0.8的圓弧一致之上表面曲率，但習知之半添加法中在該曲率附近便屬極限。
根據本發明，可超越該極限值，如第1圖中的(a-1)所示，係假想圓30之半徑(R)為線寬度(w)的1倍，配線圖案22的上表面25與該假想圓30的圓弧一致之例子；第1圖中的(a-2)係假想圓30之半徑(R)為線寬度(w)的1.5倍，配線圖案22的上表面25與該假想圓30的圓弧一致之例子；第1圖中的(a-2)係假想圓30之半徑(R)為線寬度(w)的2.5倍，配線圖案22的上表面25與該假想圓30的圓弧一致之例子。
以上述方式利用半添加法形成配線圖案時，配線圖案22的上表面25會有形成略圓弧狀的傾向。如此利用半添加法所形成之配線圖案的剖面上表面部係形成圓弧狀，相對於此，利用移除法所形成之配線圖案的剖面上表面部則形成平坦狀，就形狀而言有所差異。然而，利用移除法可形成之配線圖案的間距下限值係至30μm左右為止，實質上不可能利用移除法製造出比此更狹窄間距的配線圖案。然而，隨電子機器的小型輕量化，電子零件亦小型化，安裝該電子零件的配線基板之配線圖案的線寬度，特別是直接連接電子零件的內引線部分之間距寬度(P)必須在25μm以下，線寬度(w)必須在20μm以下，以往所泛用的移除法並無法因應。因而嘗試利用可細線化的半添加法進行配線圖案的形成。但是，利用半添加法所形成之配線圖案的剖面係如前述，通常如第2圖中的(b-2)所示，配線圖案的上表面形狀一般係形成與具有線寬度(w)之0.5倍左右之半徑的假想圓之圓弧一致之圓弧狀，即使將鍍覆條件進行各種改變而選擇最佳條件，仍如第2圖中的(b-1)所示，形成與半徑為線寬度(w)之0.75倍的假想圓之圓弧一致程度的圓弧狀便屬極限。
如此，若配線圖案之上表面形成半圓柱狀，則在與其他構件之間將難以確立穩定的電性連接。
在本發明的配線基板中，針對利用半添加法所形成之配線圖案條件的形狀進行檢討之結果，藉由將配線圖案之上表面形成為與具有配線圖案線寬度(w)之穩定的0.8倍以上(最好為1.0倍以上80倍以下)之半徑的假想圓之圓弧一致，即可形成穩定的電性連接。
如此，為了將配線圖案的上表面形狀形成如上述，例如以下第3圖所示形成配線圖案。
第3圖(a)中，元件符號10所示者係本發明所使用的基材層。該基材層10係由：絕緣薄膜11、在該絕緣薄膜11之表面所形成的基材金屬層12、以及在該基材金屬層12表面所形成的導電性金屬層13所構成。基材金屬層12係濺鍍層，通常係含有鎳、鉻的濺鍍層。在該基材金屬層12所積層的導電性金屬層13，係由銅或銅合金構成的導電性金屬層，可利用電解鍍覆法或無電解鍍覆法形成。該導電性金屬層13係形成為覆蓋屬於上述濺鍍層的基材金屬層12之形態，厚度通常係在0.1至2μm範圍內。
本發明中，因為導電性金屬層13的厚度不需要厚達如上述程度，因而如第3圖(b)所示，以使導電性金屬層13的厚度通常在0.1至1.5μm之範圍內、最好0.05至1.0μm範圍內的方式施行快速蝕刻處理。該快速蝕刻處理係可使用含有硫酸與過氧化氫的蝕刻液等一般蝕刻液。
如上所述，將位於基材層10表面的導電性金屬層13」依需要施行快速蝕刻處理而使之變薄後，再如第3圖(c)所示，在該經快速蝕刻處理過的導電性金屬層13表面形成感光性樹脂層15。形成感光性樹脂層15的感光性樹脂係有：含有溶劑的感光性樹脂塗布液、以及形成薄膜狀而黏貼的黏貼材，而本發明係可使用任一形式者。
再者，感光性樹脂係具有：經光照射的部分呈硬化而不溶於顯影液中的形式、以及經光照射的部分可溶於顯影液中的形式，本發明係可使用任一形式的感光性樹脂。
由此種感光性樹脂所形成的感光性樹脂層之厚度通常係2至15μm，最好在4至15μm範圍內。一般而言，該感光性樹脂層的厚度最好為接著所形成之配線圖案前驅物20之厚度的125至180%之範圍內。
使用如上述的感光性樹脂而形成感光性樹脂層15後，藉由配置遮罩17並照射光且進行顯影，而如第3圖(d)所示形成反轉圖案19，該反轉圖案19係由感光性樹脂形成與所欲形成之配線圖案相對應之凹凸相反的凹凸。此處，所謂反轉圖案係與移除法相反，係以在未形成配線圖案的部分形成感光性樹脂層19、而在形成有配線圖案的部分19a則無存在感光性樹脂的方式形成之由感光性樹脂所構成之圖案。
接著，如第3圖(e)所示，在無存在感光性樹脂但形成有配線圖案的部分19a，析出導電性金屬而形成配線圖案前驅物20。該配線圖案前驅物20係可藉由將基材層10所形成之基材金屬層11與導電性金屬層13作為電極，並對銅或銅合金施行電鍍覆而形成。在形成該配線圖案前驅物20時所使用的鍍銅液並無特別的限制，可使用例如含有CuSO4 ‧5H2 O為45至125g/公升之濃度、硫酸為170至210g/公升之濃度的鍍銅液等。使用此種鍍銅液，在20至30℃之溫度下，將Dk=0.5至3A/dm2 之電流流通10至60分鐘，便可形成厚度5至12μm的配線圖案前驅物20。
在一般之半添加法中，如上所述，在形成配線圖案前驅物後，將由感光性樹脂所構成的反轉圖案去除，接著對構成基材層10的導電性金屬層13及基板金屬層12施行蝕刻去除，而使各配線電性獨立而形成配線圖案。如此，將導電性金屬層13及基材金屬層12去除之際，因為配線圖案22亦會被溶解，因而例如如第4圖(j-c)所示，由導電性金屬所構成的配線圖案22之上表面25-4的形狀係形成為半圓柱形。
本發明中，如上述形成配線圖案前驅物20後，並未將由感光性樹脂構成的反轉圖案20去除，而是將所形成之配線圖案前驅物20的一部分予以溶解去除，而形成配線圖案殘存部21。第3圖(f)係顯示配線圖案前驅物20之一部分被溶解去除而形成的配線圖案殘存部21之狀態。
為了能將該配線圖案前驅物20之一部分去除而形成配線圖案殘存部21，通常最好使用氯化銅蝕刻液。此氯化銅蝕刻液係含有：CuCl2 為132至162g/公升的量、HCl為107至130g/公升的量，且含有H2 O2 ，此蝕刻液中的Cu++ 濃度係含有62至77g/公升之量的蝕刻液。當使用此種氯化銅蝕刻液時，藉由在35至45℃之溫度下，使配線圖案前驅物20與氯化銅蝕刻液進行接觸60至90秒鐘，而將所形成之配線圖案前驅物20的10至80%(換算為高度)去除，即形成配線圖案殘存部21。較宜為使得從此時之由感光性樹脂所構成的反轉圖案19之邊緣至配線圖案殘存部21的深度成為通常為1至12μm、最好為2至10μm範圍內的方式，將配線圖案前驅物20予以蝕刻去除。
另外，上述說明係使用氯化銅蝕刻液的例示，此處所使用的蝕刻液最好使用例如上述氯化銅蝕刻液，但亦可使用上述快速蝕刻處理時所使用之含有硫酸與過氧化氫的蝕刻液等一般蝕刻液。
若如上所述對配線圖案前驅物20施行蝕刻而形成配線圖案殘存部21，則因為配線圖案殘存部21之表面會有因蝕刻液而變性的情況，因而最好使用例如含有100至200g/公升之濃度的過硫酸鉀(K2 S2 O8 )做為主成分的微蝕刻液等，並在20至35℃左右的常溫下，對表面施行5至30秒鐘的微蝕刻，而施行配線圖案殘存部21的表面處理。
在如上所述經施行微蝕刻處理過的配線圖案殘存部21，再度析出屬於導電性金屬的銅或銅合金而形成配線圖案22。
此處所使用的鍍銅液並無特別限制，可使用例如當形成上述配線圖案前驅物20時所使用之含有：CuSO4 ‧5H2 O為45至125g/公升之濃度、硫酸為170至210g/公升之濃度的鍍銅液等。使用此種鍍銅液，在20至30℃之溫度下，將Dk=0.5至3A/dm2 之電流流通10至60分鐘，便可形成厚度5至12μm的配線圖案22。
藉由如上所述施行鍍覆處理，在第3圖(f)所示之配線圖案殘存部21的表面析出銅或銅合金，而如第3圖(g)所示形成配線圖案22。此時，配線圖案22的厚度係相對於反轉圖案19的厚度(100%)，通常在50至100%，最好在55至99%之範圍內。
藉由將以上述方式所形成之配線圖案22的厚度控制為與反轉圖案19之厚度相同或該厚度以下，即可將所形成之配線圖案22的側面形成為略垂直於絕緣薄膜11之形態。
以此方式形成配線圖案22後，將由感光性樹脂硬化體所構成的反轉圖案19去除。在將該反轉圖案19去除時，可使用鹼性之剝離液，例如將以2-胺基乙醇之類的鹼性化合物為主成分之剝離液，加熱至30至70℃左右，藉由在該剝離液中浸漬5秒至5分鐘，便可將由感光性樹脂硬化體所構成的反轉圖案19去除。
若以此方式將由感光性樹脂硬化體所構成的反轉圖案19去除，則如第3圖(h)所示，在形成反轉圖案之部分的表面露出有導電性金屬層13，在該導電性金屬層13的下部積層有基材金屬層12。因為該等層係具有電氣導電性，因此為了能將配線圖案22形成為獨立的配線圖案，必須將位於該配線圖案22間的導電性金屬層13及基材金屬層12去除。
該導電性金屬層13係如上述，通常為由0.1至2μm的銅或銅合金所構成的薄層，如第3圖(i)所示，例如使用硫酸+過氧化氫系蝕刻劑，在25至45℃之溫度下施行20至60秒鐘處理便可輕易去除。
再者，基材金屬層12通常係由鎳、鉻等構成的濺鍍層，如第3圖(j)所示，利用經加熱至40至70℃左右的5至15%鹽酸蝕刻液施行5至30秒鐘處理，通常在末施行水洗的情況下，接著利用經加熱至40至70℃左右的5至15%硫酸+5至15%鹽酸混合液施行5至30秒鐘處理便可去除。在經以上述方式施行處理後的配線圖案22間露出有屬於絕緣薄膜的聚醯亞胺。
本發明係將暫時形成的配線圖案前驅物20利用快速蝕刻處理，去除相當部分而形成配線圖案殘存部21後，利用銅或銅合金的電鑄，而在該配線圖案殘存部21上形成牢固的配線圖案22後，再適當地施行鍍Au(0.1至0.5μm厚)，藉此在進行去除反轉圖案19後所施行的導電性金屬層13之去除、基板金屬層12的去除時，配線圖案22不會受到侵蝕，所形成之配線圖案22的上表面部具有接近平面狀的形狀，並保持著平坦性。另外，本發明中，在配線圖案22的上表面施行鍍Au處理時的鍍Au條件，最好例如使用Temperex#8400(EEJA公司製)，在65至70℃的溫度下，利用Dk=0.2至0.8A/dm2 施行30秒至2分鐘的處理。此時所使用的陽極通常係鍍Pt鈦篩網板等。
以此方式所形成的配線圖案視需要亦可施行諸如鍍錫、鍍鎳、鎳‧金鍍覆、焊料鍍覆等鍍覆處理，通常最好圖案整面均施行無電解鍍Sn處理。
再者，所形成的配線圖案中，與其他構件連接者係屬於配線圖案之前端部的輸入側外引線、輸入側內引線、輸出側內引線、輸出側外引線，其餘部分並無必要形成電性連接，因而亦可在除上述部分以外的配線圖案表面形成防焊層，俾保護配線圖案。
例如依照如上述的方法所製造之配線基板的配線圖案之上表面25係如第3圖(h)所示，將反轉圖案去除時的配線圖案22之上表面25-1係具有大致平面的剖面。然而，在未施行鍍Au的情況下，在對導電性金屬層13施行蝕刻時，配線圖案22的上表面25-2係隨著導電性金屬層13的蝕刻而些微地被蝕刻，且將基材金屬層12蝕刻去除時，配線圖案22的上表面25-3亦會些微地被蝕刻。然而，並不會如上述從第3圖(e)直接將反轉圖案19去除的配線圖案[第4圖(j-c)]之上表面25-4般，形成半圓柱狀。
亦即，本發明之配線基板上所形成之配線圖案22的上表面25，係具有與半徑(R)為其配線圖案22之線寬度(w)的1.0倍以上的假想圓之曲率一致之曲率，不會極端地彎曲，因此在與其他構件相接合而形成電性連接時，可增加接觸面積，而可獲得較高的電性連接可靠性。
再者，在本發明之配線基板或電路基板所形成的配線圖案係具有間距寬度(P)為25μm以下、線寬度為20μm以下的配線圖案，能以高密度形成習知移除法所不可能製造的窄寬度之配線圖案。
在本發明之配線基板或電路基板所形成的配線圖案係如上所詳述，在暫時形成配線圖案前驅物20後，將所形成配線圖案前驅物20的一部分溶解去除而形成配線圖案殘存部。第3圖(f)係顯示將配線圖案前驅物20之一部分溶解去除而形成配線圖案殘存部21的狀態。該配線圖案殘存部21的表面並非呈平滑，通常係形成Rz為3至10μm左右的粗糙面。本發明中，雖在此種配線圖案殘存部21的表面析出屬於導電性金屬的銅或銅合金等，而形成牢固的配線圖案，但在配線圖案殘存部21上所析出的導電性金屬、與配線圖案殘存部21的邊界部，通常因導電性金屬的析出履歷差異而存在有區分線。第5圖係顯示配線圖案剖面的電子顯微鏡照片，第6圖係第5圖的描繪圖。第6圖中強調標示的粗線就從結晶學觀點來看，係明顯地表示金屬析出狀態不同之邊界的線。本發明中，在形成配線圖案前驅物後，從其上表面將所形成的配線圖案前驅物溶解而形成配線圖案殘存部，第6圖中以粗線標示之部分的下部係配線圖案殘存部，粗線的上方則係在後述步驟中析出的導電性金屬。即使在將電子零件安裝在配線基板及配線基板之後，亦可藉由經觀察配線圖案的剖面而利用電子顯微鏡找出析出金屬的析出區分線，而確認此種析出金屬的析出履歷。
再者，如第6圖所示，析出金屬的區分線通常並非平坦的直線，一般而言是形成凹凸狀，在此種表面粗糙度較高的配線圖案殘存部析出屬於導電性金屬的銅或銅合金等，便可獲得表面接近平面狀的配線圖案。
另外，在第5、6圖中，省略關於絕緣薄膜、防焊劑、基材金屬層等的說明。
再者，上述的製造方法係例示製造本發明之配線基板或電路基板的較佳例，惟本發明的配線基板並不侷限於利用上述製造方法。
再者，本發明的電路基板係可藉由在如上述的配線基板之內引線安裝電子零件而進行製造。
即使以此方式安裝電子零件，配線圖案剖面的區分線通常仍不會消失。
[實施例]
接著，例示本發明之實施例，針對本發明的配線基板進行說明，惟本發明並不受該等實施例的限制。
[實施例1]
準備在厚度35μm之聚醯亞胺薄膜(商品名：UPILEX、宇部興產(股)製)濺鍍形成厚度250的Ni-Cr(20%)晶種層並在該晶種層上將銅施行厚度1.3μm鍍覆的雙層CCL(背面貼附PET)之寬度70mm的薄膜。
利用硫酸+過氧化氫系蝕刻液，在30℃下對該雙層CCL施行40秒鐘快速蝕刻處理，而將銅層之厚度形成0.8μm。
接著，在以上述方式施行快速蝕刻處理過的銅層表面，將感光性樹脂薄膜(負型乾膜阻劑、商品名：M-50B、旭化成(股)製、15μm厚)，使用層壓機在110℃之溫度下施行黏貼。
然後，使用將長度20mm的直線分別描繪成排列40條的15μm間距寬度、18μm間距寬度、及20μm間距寬度之輸出外引線試驗圖案的玻璃光罩，並利用曝光裝置(USHIO電機(股)製)，以180mJ/cm2 之輸出施行紫外線曝光。
經曝光後，使用1%碳酸鈉溶液在30℃下施行30秒鐘顯影，而將感光性樹脂薄膜的未曝光部分溶解，以形成各間距的阻劑圖案。
接著，使用經添加硫酸鍍銅液(Rohm and Haas公司製、Copper Gleam ST-900)的鍍銅液(CuSO4 ：60g/公升、硫酸：190g/公升)，在25℃下，以Dk=1.6A/dm2 的條件施行17分鐘鍍覆，以形成高度9μm的鍍Cu電路。
然後，在未將阻劑圖案剝離的情況下，於40℃的氯化銅蝕刻液(CuCl2 (140g/公升)+HCl(57g/公升)+H2 O2 ：Cu+ =0.5g/公升以下)中，將樣品浸漬90秒鐘，而將導體上表面蝕刻至厚度5μm。
再者，利用30℃的微蝕刻液(150g/公升、以K2 S2 O8 (過硫酸鉀)為主成分)施行10秒鐘蝕刻，而將銅表面的變色去除後，使用上述硫酸鍍銅液，以Dk=2A/dm2 的條件施行6分鐘鍍覆，而獲得高度8μm的鍍Cu電路。
接著，將樣品在以2-胺基乙醇為主成分的50℃之剝離液中浸漬30秒鐘，而將乾膜阻劑剝離。
然後，使用硫酸+過氧化氫系蝕刻液，在35℃下施行45秒鐘處理，而將基材的0.8μm銅層予以整面蝕刻去除。
接著，利用55℃的9%硫酸溶液施行13秒鐘的處理，在未施行水洗的情況下，接著利用55℃的13%硫酸+13%鹽酸混合溶液施行13秒鐘的處理，而將Ni-Cr層溶解，使聚醯亞胺層露出而形成預定電路。
15μm間距的電路之線寬度係11μm、厚度係7μm。
以此方式所獲得之15μm間距的銅圖案，從觀察導體剖面的結果，電路上表面係形成略圓弧狀的平坦形狀，當假想對應於該電路上表面形狀的假想圓時，半徑22μm之假想圓的圓弧係與所形成之銅圖案的圓弧一致，該假想圓的半徑係相當於線寬度11μm的2倍。
所獲得之配線基板所形成的配線圖案剖面之電子顯微鏡照片，係如第5圖所示，該第5圖的描繪圖係如第6圖所示。
從第5、6圖中得知，在配線圖案中明顯發現存在有將配線圖案前驅物溶解而形成的配線圖案殘存部、與在該配線圖案殘存部上所析出之銅間的區分線。
在如上述所形成配線基板，以露出外引線、內引線的方式形成防焊層，並在內引線安裝電子零件而製造電路基板。
利用非等向電性接著劑與液晶顯示裝置所形成的端子，將如上述所製得之電路基板安裝於液晶顯示裝置時，發現可藉由非等向電性接著劑中所含有的導電性粒子，在電路基板與液晶顯示裝置之間確立良好的電性連接。
[實施例2]
準備在厚度35μm之聚醯亞胺薄膜(商品名：UPILEX、宇部興產(股)製)上，濺鍍形成厚250的Ni-Cr(20%)晶種層，並在該晶種層上將銅施行厚1.3μm鍍覆的雙層CCL(背面貼附PET)之寬度70mm的薄膜。
將該雙層CCL利用硫酸+過氧化氫系蝕刻液，在30℃下施行40秒鐘快速蝕刻處理，而將銅層之厚度形成為0.8μm。
接著，在如上述施行快速蝕刻處理過的銅層表面，將感光性樹脂薄膜(負型乾膜阻劑、商品名：M-50B、旭化成(股)製、厚度15μm)，使用層壓機在110℃之溫度下施行黏貼。
然後，使用將長度20mm的直線分別描繪成排列40條的15μm間距寬度、18μm間距寬度、及20μm間距寬度之輸出外引線試驗圖案的玻璃光罩，並利用曝光裝置(USHIO電機(股)製)，以180mJ/cm2 之輸出施行紫外線曝光。
經曝光後，使用1%碳酸鈉溶液在30℃下施行30秒鐘顯影，而將感光性樹脂薄膜的未曝光部分溶解，而形成各間距的阻劑圖案。
接著，使用經添加硫酸鍍銅液(Rohm and Haas公司製、Copper Gleam ST-900)的鍍銅液(CuSO4 ：60g/公升、硫酸：190g/公升)，在25℃下，以Dk=2A/dm2 的條件施行12分鐘鍍覆，而形成高度8μm的鍍Cu電路。
然後，在未將阻劑圖案剝離的情況下，於30℃的微蝕刻液(150g/公升、硫酸10ml/公升、Cu3g/公升)中，將樣品浸漬90秒鐘，而將導體上表面蝕刻至厚度5μm。
再者，利用30℃的微蝕刻液(150g/公升、以K2 S2 O8 (過硫酸鉀)為主成分)施行10秒鐘蝕刻，而將銅表面的變色去除後，使用上述硫酸鍍銅液，以Dk=2A/dm2 的條件施行6分鐘鍍覆，而獲得高度8μm的鍍Cu電路。
接著，將樣品在以2-胺基乙醇為主成分的50℃剝離液中浸漬30秒鐘，而將乾膜阻劑剝離。
然後，使用硫酸+過氧化氫系蝕刻液，在35℃下施行45秒鐘處理，而將基材的0.8μm銅層予以整面蝕刻去除。
接著，利用55℃的9%硫酸溶液施行13秒鐘的處理，在未施行水洗的情況下，接著利用55℃的13%硫酸+13%鹽酸混合溶液施行13秒鐘的處理，而將Ni-Cr層溶解，使聚醯亞胺層露出而形成預定電路。
15μm間距寬的電路線寬度係10μm、厚度係7μm。
如此所獲得之15μm間距的銅圖案，從觀察導體剖面的結果，電路上表面係形成略圓弧狀的平坦形狀，經假想對應該電路上表面之形狀的假想圓，半徑10.4至12.6μm之假想圓的圓弧與所形成銅圖案的圓弧係一致，該假想圓的半徑係相當於線寬度10μm的1.04至1.26倍。得知以此所形成的配線圖案係整體剖面接近橢圓的形狀。
[比較例1]
準備在厚度35μm之聚醯亞胺薄膜(商品名：UPILEX、宇部興產(股)製)上，濺鍍形成厚度250的Ni-Cr(20%)晶種層，並在該晶種層上將銅施行厚度1.3μm鍍覆的雙層CCL(背面貼附PET)之寬度70mm的薄膜。
將該雙層CCL利用硫酸+過氧化氫系蝕刻液，在30℃下施行40秒鐘快速蝕刻處理，而將銅層厚度形成為0.8μm。
接著，在如上述施行快速蝕刻處理過的銅層表面，將感光性樹脂薄膜(負型乾膜阻劑、商品名：M-50B、旭化成(股)製、厚度15μm)，使用層壓機在110℃之溫度下施行黏貼。
然後，使用將長20mm的直線分別描繪成排列40條的15μm間距寬度、18μm間距寬度、及20μm間距寬度之輸出外引線試驗圖案的玻璃光罩，並利用曝光裝置(USHIO電機(股)製)，以180mJ/cm2 之輸出施行紫外線曝光。
經曝光後，使用1%碳酸鈉溶液在30℃下施行30秒鐘顯影，而將感光性樹脂薄膜的未曝光部分溶解，而形成各間距的阻劑圖案。
接著，使用經添加硫酸鍍銅液(Rohm and Haas公司製、Copper Gleam ST-900)的鍍銅液(CuSO4 ：60g/公升、硫酸：190g/公升)，在25℃下，以Dk=1.6A/dm2 的條件施行17分鐘鍍覆，而形成高度9μm的鍍Cu電路。
接著，將樣品在以2-胺基乙醇為主成分的50℃剝離液中浸漬30秒鐘，而將乾膜阻劑剝離。
然後，使用硫酸+過氧化氫系蝕刻液，在35℃下施行45秒鐘處理，而將基材的0.8μm銅層予以整面蝕刻去除。
接著，利用55℃的9%硫酸溶液施行13秒鐘的處理，在未施行水洗的情況下，接著利用55℃的13%硫酸+13%鹽酸混合溶液施行13秒鐘的處理，而將Ni-Cr層溶解，使聚醯亞胺層露出而形成預定電路。
15μm間距寬的電路線寬度係10μm、厚度係8μm。
如此所獲得之15μm間距的銅圖案，從觀察導體剖面的結果，電路上表面係呈圓弧狀，經假想對應該電路上表面之形狀的假想圓，半徑6.7至7.9μm之假想圓的圓弧與所形成之銅圖案的圓弧係一致，該假想圓的半徑係相當於線寬度10μm的0.67至0.79倍。
以電子顯微鏡觀察如此所獲得之配線基板的剖面，並無存在如第5圖所示的區分線。
(產業上之可利用性)
根據本發明，係採用半添加法而提供一種上表面不會形成半圓柱形，而具有具平坦剖面形態之配線圖案的配線基板或電路基板。
亦即，本發明因為利用半添加法，因而可獲得具有利用移除法較難製造的間距寬度(P)25μm以下、線寬度20μm以下之配線圖案的配線基板或電路基板；形成在該配線基板或電路基板的配線圖案之上表面，係與具有該配線圖案線寬度(W)之1.0倍以上之半徑的假想圓之曲率一致。所以，構成本發明之配線基板或電路基板的配線圖案之上表面形成為平坦，因而電性連接的可靠性高，例如ACF連接等之時，可形成多數個接點。
10．．．基材層
11．．．絕緣薄膜
12．．．基材金屬層
13．．．導電性金屬層
15．．．感光性樹脂層
17．．．遮罩
19．．．反轉圖案
19a．．．形成有配線圖案之部分
20．．．配線圖案前驅物
21．．．配線圖案殘存部
22．．．配線圖案
25．．．配線圖案之上表面
25-1至25-4．．．上表面
30．．．假想圓
P．．．間距寬度
R．．．假想圓之半徑
w．．．線寬度
第1圖係本發明之配線基板或電路基板所形成的最窄部中的配線圖案剖面例之剖視圖。
第2圖係習知所實施之利用半添加法形成的配線圖案剖面例之剖視圖。
第3圖(a)至(j)係製造本發明之配線基板或電路基板時之各步驟的基板剖面之示意剖視圖。
第4圖係從第3圖(e)直接將反轉圖案19去除所得之配線圖案的剖面例之剖視圖。
第5圖係本發明配線圖案的剖面之電子顯微鏡照片。
第6圖係第5圖的描繪圖。
10．．．基材層
11．．．絕緣薄膜
22．．．配線圖案
25．．．配線圖案之上表面
30．．．假想圓
P．．．間距寬度
R．．．假想圓之半徑
w．．．線寬度

Claims (15)

  1. 一種配線基板，係為在絕緣薄膜之表面隔介晶種層形成多數個經導電性金屬電鑄所成之配線圖案的配線基板，其中，該配線圖案之上表面係與具有該配線圖案線寬度1.0倍以上之半徑的任一假想圓之圓弧一致，在上述配線圖案的縱剖面存在有用以區分當形成該配線圖案時，將所形成之配線圖案前驅物之一部分利用蝕刻去除的配線圖案殘存部與在該配線圖案殘存部析出之導電性金屬之區分線。
  2. 如申請專利範圍第1項之配線基板，其中，上述配線圖案係在絕緣薄膜表面具有利用濺鍍所形成的基材金屬層。
  3. 如申請專利範圍第1項之配線基板，其中，上述配線圖案的最窄部之間距寬度係25μm以下，且線寬度係20μm以下。
  4. 如申請專利範圍第1項之配線基板，其中，上述配線圖案的厚度係在3至12μm範圍內。
  5. 如申請專利範圍第1項之配線基板，其中，上述配線圖案的上表面係與具有該配線圖案線寬度之1.0至80倍之半徑的任一假想圓之圓弧一致。
  6. 一種電路基板，係為在絕緣薄膜之表面隔介晶種層形成多數個經導電性金屬電鑄所成之配線圖案的配線基板上，安裝有電子零件的電路基板；其中，該配線圖案之上表面係與具有該配線圖案線寬度之1.0倍以上之半 徑的任一假想圓之圓弧一致，上述配線圖案的縱剖面存在有用以區分當形成該配線圖案時，將所形成之配線圖案前驅物之一部分利用蝕刻去除的配線圖案殘存部與在該配線圖案殘存部析出之導電性金屬之區分線。
  7. 如申請專利範圍第6項之電路基板，其中，上述配線圖案係在絕緣薄膜表面具有利用濺鍍所形成的基材金屬層。
  8. 如申請專利範圍第6項之電路基板，其中，上述配線圖案的最窄部之間距寬度係25μm以下，且線寬度係20μm以下。
  9. 如申請專利範圍第6項之電路基板，其中，上述配線圖案的上表面係與具有該配線圖案線寬度之1.0至80倍之半徑的任一假想圓之圓弧一致。
  10. 一種配線基板之製造方法，係於在絕緣薄膜表面形成有基材金屬層及導電性金屬層的基材層之導電性金屬層的表面，使用感光性樹脂形成具有與欲形成之配線圖案呈相反之凹凸的反轉圖案(reverse pattern)，使導電性金屬析出於該反轉圖案而形成配線圖案前驅物，接著，利用蝕刻將配線圖案前驅物之一部分予以除去而形成配線圖案殘存部之後，再於該配線圖案殘存部析出導電性金屬而電鑄配線圖案後，再將由感光性樹脂構成的反轉圖案予以去除，並去除導電性金屬層而使配線圖案電性獨立。
  11. 如申請專利範圍第10項之配線基板之製造方法，其 中，上述配線圖案的最窄部之間距寬度係25μm以下，且線寬度係20μm以下。
  12. 如申請專利範圍第10項之配線基板之製造方法，其中，上述形成之配線圖案的上表面係與具有該配線圖案線寬度之1.0至80倍之半徑的任一假想圓之圓弧一致。
  13. 一種電路基板之製造方法，係於在絕緣薄膜表面形成有基材金屬層及導電性金屬層的基材層之導電性金屬層的表面，使用感光性樹脂形成具有與欲形成之配線圖案呈相反之凹凸的反轉圖案，使導電性金屬析出於該反轉圖案而形成配線圖案前驅物，接著，利用蝕刻將配線圖案前驅物之一部分予以去除而形成配線圖案殘存部之後，再於該配線圖案殘存部析出導電性金屬而電鑄配線圖案後，再將由感光性樹脂構成的反轉圖案予以去除，並去除導電性金屬層，使配線圖案電性獨立，再於該所形成的配線圖案安裝電子零件。
  14. 如申請專利範圍第13項之電路基板之製造方法，其中，上述配線圖案的最窄部之間距寬度係25μm以下，且線寬度係20μm以下。
  15. 如申請專利範圍第13項之電路基板之製造方法，其中，上述配線圖案的上表面係與具有該配線圖案線寬度之1.0至80倍之半徑的任一假想圓之圓弧一致。
TW097140397A 2007-11-08 2008-10-22 配線基板、電路基板、其製造方法 TWI477218B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007291315A JP2009117721A (ja) 2007-11-08 2007-11-08 配線基板、回路基板、これらの製造方法

Publications (2)

Publication Number Publication Date
TW200934324A TW200934324A (en) 2009-08-01
TWI477218B true TWI477218B (zh) 2015-03-11

Family

ID=40784483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140397A TWI477218B (zh) 2007-11-08 2008-10-22 配線基板、電路基板、其製造方法

Country Status (3)

Country Link
JP (1) JP2009117721A (zh)
KR (1) KR20090048358A (zh)
TW (1) TWI477218B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP2018085465A (ja) * 2016-11-24 2018-05-31 住友金属鉱山株式会社 配線基板
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
US20230279576A1 (en) * 2022-03-03 2023-09-07 Applied Materials, Inc. Plating and deplating currents for material co-planarity in semiconductor plating processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196656A (ja) * 2005-01-13 2006-07-27 Hitachi Chem Co Ltd 配線板及び配線板の製造方法
JP2006203013A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd パターン形成方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法
TWI279865B (en) * 2003-04-28 2007-04-21 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4430990B2 (ja) * 2004-06-29 2010-03-10 株式会社荏原電産 セミアディティブ工法用回路形成エッチング液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI279865B (en) * 2003-04-28 2007-04-21 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2006196656A (ja) * 2005-01-13 2006-07-27 Hitachi Chem Co Ltd 配線板及び配線板の製造方法
JP2006203013A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd パターン形成方法
JP2007103878A (ja) * 2005-10-07 2007-04-19 Ngk Spark Plug Co Ltd 配線基板及びその製法方法

Also Published As

Publication number Publication date
TW200934324A (en) 2009-08-01
JP2009117721A (ja) 2009-05-28
KR20090048358A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
JP4081052B2 (ja) プリント配線基板の製造法
US7523548B2 (en) Method for producing a printed circuit board
TWI406614B (zh) 印刷配線基板及其製造方法
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
JP2005210058A (ja) プリント配線基板、その製造方法および回路装置
CN110402020B (zh) 一种柔性印刷线路板及其制造方法
TWI404465B (zh) 印刷電路板及其製造方法
TWI477218B (zh) 配線基板、電路基板、其製造方法
JP2011006773A (ja) セミアディティブ用硫酸系銅めっき液及びプリント配線基板の製造方法
CN101310571A (zh) 印刷线路板及其制造方法和使用方法
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
KR101399408B1 (ko) 프린트 배선 기판의 제조 방법
JP4345742B2 (ja) 配線基板及びその製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JPH06152105A (ja) プリント配線板の製造方法
US20070158104A1 (en) Printed wiring board and production method thereof
JP4658100B2 (ja) プリント配線基板および回路装置
JP2008263026A (ja) Ｃｏｆ配線基板およびその製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP5311070B2 (ja) 金属化ポリイミドフィルム、およびその評価方法
KR20100137362A (ko) 프린트 배선 기판 및 그 제조 방법
JP2002057463A (ja) 配線形成方法と配線基板
WO2011025037A1 (ja) 導電性ポスト付きチップ部品の製造方法、およびチップ部品内蔵基板の製造方法
JP2006093231A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees