JP3116130B2 - Ｂｇａ接続構造の形成方法 - Google Patents
Ｂｇａ接続構造の形成方法Info
- Publication number
- JP3116130B2 JP3116130B2 JP08064977A JP6497796A JP3116130B2 JP 3116130 B2 JP3116130 B2 JP 3116130B2 JP 08064977 A JP08064977 A JP 08064977A JP 6497796 A JP6497796 A JP 6497796A JP 3116130 B2 JP3116130 B2 JP 3116130B2
- Authority
- JP
- Japan
- Prior art keywords
- ball
- hole
- forming
- connection structure
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 77
- 229910000679 solder Inorganic materials 0.000 claims description 128
- 239000002184 metal Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims 2
- 238000005476 soldering Methods 0.000 claims 2
- 239000012528 membrane Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 21
- 230000004907 flux Effects 0.000 description 10
- 238000009434 installation Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000012768 molten material Substances 0.000 description 8
- 239000002390 adhesive tape Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 2
- 235000011613 Pinus brutia Nutrition 0.000 description 2
- 241000018646 Pinus brutia Species 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0736—Methods for applying liquids, e.g. spraying
- H05K2203/074—Features related to the fluid pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板上へ
の半導体パッケージ実装構造及び実装方法に関し、特
に、ＢＧＡ（Ball Grid Array)型のパッケージをプリン
ト基板上へ実装する際のパッケージ本体の接続構造の形
成方法に関する。
の半導体パッケージ実装構造及び実装方法に関し、特
に、ＢＧＡ（Ball Grid Array)型のパッケージをプリン
ト基板上へ実装する際のパッケージ本体の接続構造の形
成方法に関する。
【０００２】
【従来の技術】従来の半導体パッケージとして、図10に
示すようなＱＦＰ（Quad Flat Package)型パッケージ、
及び、図11に示すようなＰＧＡ（Pin Grid Array）型パ
ッケージが良く使用されている。ＱＦＰ型パッケージ
は、ＩＣチップ31に連なりパッケージ本体32から４方向
に延在するリードフレーム33にてプリント基板34の導体
パターンとの電気的接続を得ている。また、ＰＧＡ（Pi
n Grid Array）型パッケージは、ＩＣチップ31に連なり
パッケージ本体32の底面から垂直に立設させたピン35を
プリント基板34に差し込んで電気的接続を得ている。し
かしながら、近年のＬＳＩの高性能化におけるＩ／Ｏ数
の増加に対応するためには、下記の理由により、これら
の半導体パッケージが最適の形状とは言えなくなりつつ
ある。
示すようなＱＦＰ（Quad Flat Package)型パッケージ、
及び、図11に示すようなＰＧＡ（Pin Grid Array）型パ
ッケージが良く使用されている。ＱＦＰ型パッケージ
は、ＩＣチップ31に連なりパッケージ本体32から４方向
に延在するリードフレーム33にてプリント基板34の導体
パターンとの電気的接続を得ている。また、ＰＧＡ（Pi
n Grid Array）型パッケージは、ＩＣチップ31に連なり
パッケージ本体32の底面から垂直に立設させたピン35を
プリント基板34に差し込んで電気的接続を得ている。し
かしながら、近年のＬＳＩの高性能化におけるＩ／Ｏ数
の増加に対応するためには、下記の理由により、これら
の半導体パッケージが最適の形状とは言えなくなりつつ
ある。
【０００３】ＱＦＰ型パッケージは、パッケージ本体32
の四周から接続端子となるリードフレーム33を出してい
るため、Ｉ／Ｏ数の増加に対応困難であるという欠点を
有する。なぜなら、パッケージ本体32の一辺の長さをＬ
とすると、その４周分の長さ（４Ｌ）分からしか、接続
端子を出すことができないからである。
の四周から接続端子となるリードフレーム33を出してい
るため、Ｉ／Ｏ数の増加に対応困難であるという欠点を
有する。なぜなら、パッケージ本体32の一辺の長さをＬ
とすると、その４周分の長さ（４Ｌ）分からしか、接続
端子を出すことができないからである。
【０００４】ＰＧＡ型パッケージは、パッケージ本体32
の平面部から接続端子となるピン35を出しているため、
ＱＦＰ型パッケージと比較して、Ｉ／Ｏ数の増加に対応
しやすい形態である。しかし、プリント基板34に差し込
ませるので、ピン35の機械的強度の維持が必要であり、
ピン35の直径をあまり細くできず、またピン35支持用の
土台部の面積が大きいため、ピン35の設置ピッチを狭く
するには限界がある。よって、ピンピッチが大きいた
め、プリント基板34への実装密度が低く、ＬＳＩの高性
能化に伴うＩ／Ｏ数の増加に対して十分に対応できな
い。
の平面部から接続端子となるピン35を出しているため、
ＱＦＰ型パッケージと比較して、Ｉ／Ｏ数の増加に対応
しやすい形態である。しかし、プリント基板34に差し込
ませるので、ピン35の機械的強度の維持が必要であり、
ピン35の直径をあまり細くできず、またピン35支持用の
土台部の面積が大きいため、ピン35の設置ピッチを狭く
するには限界がある。よって、ピンピッチが大きいた
め、プリント基板34への実装密度が低く、ＬＳＩの高性
能化に伴うＩ／Ｏ数の増加に対して十分に対応できな
い。
【０００５】そこで近年注目されつつあるあるのが、図
12に示すようなＢＧＡ型パッケージである。ＢＧＡ型パ
ッケージは、パッケージの電極パッドとプリント基板34
の電極パッド36とを位置合わせし、ＰＧＡ型パッケージ
のピン35に代えて金属ボール37を用いて両パッド間を接
続する。この場合、通常、金属ボール37として半田ボー
ルを用いて溶融接続を行う。ＢＧＡ型パッケージは、金
属ボール37を使用するため、支持用の土台部の面積が大
きいピンを使用するＰＧＡ型パッケージに比べて、パッ
ドピッチを小さくすることができる。従って、ＢＧＡ型
パッケージは、ＰＧＡ型パッケージに比べて接続端子数
を増加させることが可能であり、プリント基板34との実
装密度を高めることができる。ＰＧＡ型パッケージでは
接続端子のピッチは1.27ｍｍが限界であるが、ＢＧＡ型
パッケージでは 0.6ｍｍピッチまでの微細化が可能とな
っている。
12に示すようなＢＧＡ型パッケージである。ＢＧＡ型パ
ッケージは、パッケージの電極パッドとプリント基板34
の電極パッド36とを位置合わせし、ＰＧＡ型パッケージ
のピン35に代えて金属ボール37を用いて両パッド間を接
続する。この場合、通常、金属ボール37として半田ボー
ルを用いて溶融接続を行う。ＢＧＡ型パッケージは、金
属ボール37を使用するため、支持用の土台部の面積が大
きいピンを使用するＰＧＡ型パッケージに比べて、パッ
ドピッチを小さくすることができる。従って、ＢＧＡ型
パッケージは、ＰＧＡ型パッケージに比べて接続端子数
を増加させることが可能であり、プリント基板34との実
装密度を高めることができる。ＰＧＡ型パッケージでは
接続端子のピッチは1.27ｍｍが限界であるが、ＢＧＡ型
パッケージでは 0.6ｍｍピッチまでの微細化が可能とな
っている。
【０００６】
【発明が解決しようとする課題】通常、ＢＧＡ型パッケ
ージは、特開昭63−104397号公報に記載されているよう
に、フラックス（溶剤とロジン（松やに）と活性剤との
混合物）の粘着力を利用して金属ボールを電極パッドに
付着させ、金属ボールをリフロー溶融させて、パッケー
ジ及びプリント基板の両電極パッド間の電気的接続を得
ている。また、U.S.Pat.No.5060844には、高融点の半田
ボールを低融点の半田で接続する手法が示されている。
ージは、特開昭63−104397号公報に記載されているよう
に、フラックス（溶剤とロジン（松やに）と活性剤との
混合物）の粘着力を利用して金属ボールを電極パッドに
付着させ、金属ボールをリフロー溶融させて、パッケー
ジ及びプリント基板の両電極パッド間の電気的接続を得
ている。また、U.S.Pat.No.5060844には、高融点の半田
ボールを低融点の半田で接続する手法が示されている。
【０００７】半導体パッケージのプラスチック系基板の
スルーホールは中空であるので、スルーホール上に直接
接続端子を設けることは困難であり、金属ボールを設け
る際の手法として種々の工夫がなされている。図13
（ａ）は金属ボールの設置例を示す断面図である。プラ
スチック系基板40のスルーホール41の周辺にボール接続
用の電極パッド42を、スルーホール41の壁面に沿って形
成された電極43の延長部分に接続させた態様にて形成
し、その電極パッド42に金属ボールとしての半田ボール
44を接続する。このような金属ボールの設置例は、図13
（ｂ）の平面図で示すように、全体の設置形態が骨に似
ているため、ドッグボーンと呼ばれている。
スルーホールは中空であるので、スルーホール上に直接
接続端子を設けることは困難であり、金属ボールを設け
る際の手法として種々の工夫がなされている。図13
（ａ）は金属ボールの設置例を示す断面図である。プラ
スチック系基板40のスルーホール41の周辺にボール接続
用の電極パッド42を、スルーホール41の壁面に沿って形
成された電極43の延長部分に接続させた態様にて形成
し、その電極パッド42に金属ボールとしての半田ボール
44を接続する。このような金属ボールの設置例は、図13
（ｂ）の平面図で示すように、全体の設置形態が骨に似
ているため、ドッグボーンと呼ばれている。
【０００８】しかしながら、この接続構造には次のよう
な課題がある。 （１）スルーホール41と電極パッド42とを結ぶ電極43の
周囲に半田ボール44の溶融に伴う半田が流出することを
防ぐために、電極43上に半田レジストを形成する必要が
ある。この半田レジストの形成工程は、半田レジスト塗
布工程とフォトエッチングによる穴あけ工程とからな
り、工程が複雑であり、接続構造の形成に長時間を要す
る。 （２）スルーホール41と電極パッド42とを異なる位置に
設置するので、両方を個別に設置するための面積が必要
となり、この結果、パッケージ面積が大きくなるため、
ＢＧＡ型パッケージの特長である高密度化・小型化の効
果を抑制させることになる。
な課題がある。 （１）スルーホール41と電極パッド42とを結ぶ電極43の
周囲に半田ボール44の溶融に伴う半田が流出することを
防ぐために、電極43上に半田レジストを形成する必要が
ある。この半田レジストの形成工程は、半田レジスト塗
布工程とフォトエッチングによる穴あけ工程とからな
り、工程が複雑であり、接続構造の形成に長時間を要す
る。 （２）スルーホール41と電極パッド42とを異なる位置に
設置するので、両方を個別に設置するための面積が必要
となり、この結果、パッケージ面積が大きくなるため、
ＢＧＡ型パッケージの特長である高密度化・小型化の効
果を抑制させることになる。
【０００９】その他、近年、スルーホールに樹脂または
導電性樹脂を埋め込み、その表面をメッキしてその上に
金属ボールを設けることも試みられているが、やはり埋
め込み工程，熱硬化工程．メッキ工程と工程が複雑とな
り、実用化には不向きである。
導電性樹脂を埋め込み、その表面をメッキしてその上に
金属ボールを設けることも試みられているが、やはり埋
め込み工程，熱硬化工程．メッキ工程と工程が複雑とな
り、実用化には不向きである。
【００１０】本発明は斯かる事情に鑑みてなされたもの
であり、接続強度が大きく、熱サイクル信頼性が高く、
高密度実装を実現できるＢＧＡ接続構造を簡単な工程に
て形成できるＢＧＡ接続構造の形成方法を提供すること
を目的とする。
であり、接続強度が大きく、熱サイクル信頼性が高く、
高密度実装を実現できるＢＧＡ接続構造を簡単な工程に
て形成できるＢＧＡ接続構造の形成方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】請求項１に係るＢＧＡ接
続構造の形成方法は、半導体パッケージの中空状のスル
ーホールの位置にボールを設けてあるＢＧＡ接続構造を
形成する方法であって、前記ボールを設ける際に前記ス
ルーホール内の圧力を制御することを特徴とする。
続構造の形成方法は、半導体パッケージの中空状のスル
ーホールの位置にボールを設けてあるＢＧＡ接続構造を
形成する方法であって、前記ボールを設ける際に前記ス
ルーホール内の圧力を制御することを特徴とする。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】請求項２に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に、半田層または、金属バンプ及び半田層を備える
ＢＧＡ接続構造を形成する方法であって、前記半田層の
溶融接続時、または前記金属バンプの形成時に前記スル
ーホール内の圧力を制御することを特徴とする。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に、半田層または、金属バンプ及び半田層を備える
ＢＧＡ接続構造を形成する方法であって、前記半田層の
溶融接続時、または前記金属バンプの形成時に前記スル
ーホール内の圧力を制御することを特徴とする。
【００１７】請求項３に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあるＢＧＡ接続構造を形成する方法であ
って、前記スルーホール内の圧力を制御すべく前記スル
ーホールの前記ボールを設ける側と反対側の開口部を封
止する工程と、前記ボールを前記スルーホールの位置に
設置する工程と、設置した前記ボールをリフローする工
程とを有することを特徴とする。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあるＢＧＡ接続構造を形成する方法であ
って、前記スルーホール内の圧力を制御すべく前記スル
ーホールの前記ボールを設ける側と反対側の開口部を封
止する工程と、前記ボールを前記スルーホールの位置に
設置する工程と、設置した前記ボールをリフローする工
程とを有することを特徴とする。
【００１８】請求項４に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあるＢＧＡ接続構造を形成する方法であ
って、前記スルーホールの内圧を高める工程と、前記ボ
ールを前記スルーホールの位置に設置する工程と、設置
した前記ボールをリフローする工程とを有することを特
徴とする。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあるＢＧＡ接続構造を形成する方法であ
って、前記スルーホールの内圧を高める工程と、前記ボ
ールを前記スルーホールの位置に設置する工程と、設置
した前記ボールをリフローする工程とを有することを特
徴とする。
【００１９】請求項５に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に金属バンプ及び半田層を備えるＢＧＡ接続構造を
形成する方法であって、前記スルーホール内の圧力を制
御すべく前記スルーホールの前記ボールを設ける側と反
対側の開口部を封止する工程と、前記スルーホールの位
置に金属バンプを形成する工程と、該金属バンプ上に半
田層を形成する工程と、該半田層上に前記ボールを設置
する工程と、前記半田層をリフローして前記金属バンプ
と前記ボールとを接続する工程とを有することを特徴と
する。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に金属バンプ及び半田層を備えるＢＧＡ接続構造を
形成する方法であって、前記スルーホール内の圧力を制
御すべく前記スルーホールの前記ボールを設ける側と反
対側の開口部を封止する工程と、前記スルーホールの位
置に金属バンプを形成する工程と、該金属バンプ上に半
田層を形成する工程と、該半田層上に前記ボールを設置
する工程と、前記半田層をリフローして前記金属バンプ
と前記ボールとを接続する工程とを有することを特徴と
する。
【００２０】請求項６に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に金属バンプ及び半田層を備えるＢＧＡ接続構造を
形成する方法であって、前記スルーホールの内圧を高め
る工程と、前記スルーホールの位置に金属バンプを形成
する工程と、該金属バンプ上に半田層を形成する工程
と、該半田層上に前記ボールを設置する工程と、前記半
田層をリフローして前記金属バンプと前記ボールとを接
続する工程とを有することを特徴とする。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に金属バンプ及び半田層を備えるＢＧＡ接続構造を
形成する方法であって、前記スルーホールの内圧を高め
る工程と、前記スルーホールの位置に金属バンプを形成
する工程と、該金属バンプ上に半田層を形成する工程
と、該半田層上に前記ボールを設置する工程と、前記半
田層をリフローして前記金属バンプと前記ボールとを接
続する工程とを有することを特徴とする。
【００２１】請求項７に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に半田層を備えるＢＧＡ接続構造を形成する方法で
あって、前記スルーホール内の圧力を制御すべく前記ス
ルーホールの前記ボールを設ける側と反対側の開口部を
封止する工程と、前記スルーホールの位置に半田で被覆
されたボールを配置する工程と、該半田をリフローして
前記ボールを接続する工程とを有することを特徴とす
る。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に半田層を備えるＢＧＡ接続構造を形成する方法で
あって、前記スルーホール内の圧力を制御すべく前記ス
ルーホールの前記ボールを設ける側と反対側の開口部を
封止する工程と、前記スルーホールの位置に半田で被覆
されたボールを配置する工程と、該半田をリフローして
前記ボールを接続する工程とを有することを特徴とす
る。
【００２２】請求項８に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に半田層を備えるＢＧＡ接続構造を形成する方法で
あって、前記スルーホールの内圧を高める工程と、前記
スルーホールの位置に半田で被覆されたボールを配置す
る工程と、該半田をリフローして前記ボールを接続する
工程とを有することを特徴とする。
は、半導体パッケージの中空状のスルーホールの位置に
ボールを設けてあり、前記スルーホールと前記ボールと
の間に半田層を備えるＢＧＡ接続構造を形成する方法で
あって、前記スルーホールの内圧を高める工程と、前記
スルーホールの位置に半田で被覆されたボールを配置す
る工程と、該半田をリフローして前記ボールを接続する
工程とを有することを特徴とする。
【００２３】請求項９に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの基板に形成された中空状のスル
ーホールの位置にボールを設けてあり、該ボールを設け
る位置を除いた前記基板の表裏面に絶縁性の膜を備える
ＢＧＡ接続構造を形成する方法であって、前記基板の表
裏面にフォトレジストを塗布する工程と、前記ボールを
設ける側と反対側の面に塗布したフォトレジストを露光
硬化する工程と、前記ボールを設ける側の前記スルーホ
ールの近傍位置を除く面に塗布したフォトレジストを露
光硬化する工程と、現像により未硬化のフォトレジスト
を除去する工程と、前記ボールを前記スルーホールの位
置に配置する工程と、設置した前記ボールをリフローす
る工程とを有する前記ボールを設ける際に前記スルーホ
ール内の圧力を制御することを特徴とする。
は、半導体パッケージの基板に形成された中空状のスル
ーホールの位置にボールを設けてあり、該ボールを設け
る位置を除いた前記基板の表裏面に絶縁性の膜を備える
ＢＧＡ接続構造を形成する方法であって、前記基板の表
裏面にフォトレジストを塗布する工程と、前記ボールを
設ける側と反対側の面に塗布したフォトレジストを露光
硬化する工程と、前記ボールを設ける側の前記スルーホ
ールの近傍位置を除く面に塗布したフォトレジストを露
光硬化する工程と、現像により未硬化のフォトレジスト
を除去する工程と、前記ボールを前記スルーホールの位
置に配置する工程と、設置した前記ボールをリフローす
る工程とを有する前記ボールを設ける際に前記スルーホ
ール内の圧力を制御することを特徴とする。
【００２４】請求項10に係るＢＧＡ接続構造の形成方法
は、半導体パッケージの基板に形成された中空状のスル
ーホールの位置にボールを設けてあり、該ボールを設け
る位置を除いた前記基板の表裏面に絶縁性の膜を備える
ＢＧＡ接続構造を形成する方法であって、前記基板の表
裏面にフォトレジストを塗布する工程と、前記ボールを
設ける側と反対側の面に塗布したフォトレジストを露光
硬化する工程と、前記ボールを設ける側の前記スルーホ
ールの近傍位置を除く面に塗布したフォトレジストを露
光硬化する工程と、現像により未硬化のフォトレジスト
を除去する工程と、前記スルーホールの位置に半田で被
覆されたボールを配置する工程と、該半田をリフローし
て前記ボールを接続する工程とを有する前記ボールを設
ける際に前記スルーホール内の圧力を制御することを特
徴とする。
は、半導体パッケージの基板に形成された中空状のスル
ーホールの位置にボールを設けてあり、該ボールを設け
る位置を除いた前記基板の表裏面に絶縁性の膜を備える
ＢＧＡ接続構造を形成する方法であって、前記基板の表
裏面にフォトレジストを塗布する工程と、前記ボールを
設ける側と反対側の面に塗布したフォトレジストを露光
硬化する工程と、前記ボールを設ける側の前記スルーホ
ールの近傍位置を除く面に塗布したフォトレジストを露
光硬化する工程と、現像により未硬化のフォトレジスト
を除去する工程と、前記スルーホールの位置に半田で被
覆されたボールを配置する工程と、該半田をリフローし
て前記ボールを接続する工程とを有する前記ボールを設
ける際に前記スルーホール内の圧力を制御することを特
徴とする。
【００２５】図１は本発明に係るＢＧＡ接続構造の一例
を示す図であり、図１（ａ）はその断面図、図１（ｂ）
はその平面図である。パッケージ本体のプラスチック基
板１のスルーホール２の壁面には電極３が形成され、そ
の電極３はスルーホール２を超えてプラスチック基板１
の上下面にも少し延長して形成されている。一方の面の
電極３の延長部に接続した態様で、スルーホール２と同
じ位置に例えば半田製のボール４が設けられている。こ
の場合、図１（ａ）に示すように、ボール４の一部が少
しスルーホール２内に入り込んでいる方が、電極３とボ
ール４との接触面積が増加するので、電気的接続がより
良好である。
を示す図であり、図１（ａ）はその断面図、図１（ｂ）
はその平面図である。パッケージ本体のプラスチック基
板１のスルーホール２の壁面には電極３が形成され、そ
の電極３はスルーホール２を超えてプラスチック基板１
の上下面にも少し延長して形成されている。一方の面の
電極３の延長部に接続した態様で、スルーホール２と同
じ位置に例えば半田製のボール４が設けられている。こ
の場合、図１（ａ）に示すように、ボール４の一部が少
しスルーホール２内に入り込んでいる方が、電極３とボ
ール４との接触面積が増加するので、電気的接続がより
良好である。
【００２６】図１（ａ），（ｂ）に示すこのようなＢＧ
Ａの接続構造では、中空状のスルーホール２直上にボー
ル４を接続することにし、スルーホール２の位置とボー
ル４の設置位置とを同じとしているので、半田レジスト
の形成工程は不要であり、しかも、ボール４の設置ピッ
チを小さくできてＢＧＡパッケージの特長である高密度
化・小型化を実現でき、上述した従来例の（１），
（２）の２つの課題を同時に解決できる。
Ａの接続構造では、中空状のスルーホール２直上にボー
ル４を接続することにし、スルーホール２の位置とボー
ル４の設置位置とを同じとしているので、半田レジスト
の形成工程は不要であり、しかも、ボール４の設置ピッ
チを小さくできてＢＧＡパッケージの特長である高密度
化・小型化を実現でき、上述した従来例の（１），
（２）の２つの課題を同時に解決できる。
【００２７】次に、図１に示すような接続構造（中空の
スルーホール直上に金属ボールを接続する構造）の形成
方法について説明する。プラスチック基板１の一方の面
の電極３の延長部に、スルーホール２の開口部を塞ぐよ
うに、ボール４をスルーホール２の直上に設置した後、
リフロー処理によりボール４を電極３に溶融接続する。
この際、スルーホール２内への過剰の溶融材（例えば半
田）の流入及び接続不良を防ぐため、ボール４を設置す
るときにスルーホール２の圧力を制御する。その後、上
下を反転させると図１（ａ）の状態になる。
スルーホール直上に金属ボールを接続する構造）の形成
方法について説明する。プラスチック基板１の一方の面
の電極３の延長部に、スルーホール２の開口部を塞ぐよ
うに、ボール４をスルーホール２の直上に設置した後、
リフロー処理によりボール４を電極３に溶融接続する。
この際、スルーホール２内への過剰の溶融材（例えば半
田）の流入及び接続不良を防ぐため、ボール４を設置す
るときにスルーホール２の圧力を制御する。その後、上
下を反転させると図１（ａ）の状態になる。
【００２８】圧力を制御する方法としては、ボール４の
接続面と反対側のスルーホール２の開口部をテープ７等
にて封止する方法、または、その開口部を圧力制御可能
な手段に接続してスルーホール２内の圧力を調整する方
法を採用する。その反対側のスルーホール２の開口部が
そのまま開いていると、図２（ａ）に示すように、ボー
ル４のリフロー時に、溶融材（例えば半田）の表面張力
によって溶融材（例えば半田）がスルーホール２内部に
吸収される。これに対して、その開口部をテープ７にて
封止すると、図２（ｂ）に示すように、スルーホール２
内の空気圧力により溶融材（例えば半田）が内部にほと
んど入り込まない。また、圧力制御手段によりスルーホ
ール内部の圧力を調整すると、図２（ｃ）に示すよう
に、溶融材（例えば半田）のスルーホール２内への浸入
量を制御できる。
接続面と反対側のスルーホール２の開口部をテープ７等
にて封止する方法、または、その開口部を圧力制御可能
な手段に接続してスルーホール２内の圧力を調整する方
法を採用する。その反対側のスルーホール２の開口部が
そのまま開いていると、図２（ａ）に示すように、ボー
ル４のリフロー時に、溶融材（例えば半田）の表面張力
によって溶融材（例えば半田）がスルーホール２内部に
吸収される。これに対して、その開口部をテープ７にて
封止すると、図２（ｂ）に示すように、スルーホール２
内の空気圧力により溶融材（例えば半田）が内部にほと
んど入り込まない。また、圧力制御手段によりスルーホ
ール内部の圧力を調整すると、図２（ｃ）に示すよう
に、溶融材（例えば半田）のスルーホール２内への浸入
量を制御できる。
【００２９】図１に示す接続構造において、ボール４の
接続状況を制御することにより、従来例と同程度の強度
及び熱サイクル信頼性を得ることは可能である。以下、
接続部の更なる高信頼性化を図るために改良した本発明
の他の例について説明する。
接続状況を制御することにより、従来例と同程度の強度
及び熱サイクル信頼性を得ることは可能である。以下、
接続部の更なる高信頼性化を図るために改良した本発明
の他の例について説明する。
【００３０】図３は本発明に係るＢＧＡ接続構造の他の
例を示す断面図である。図３において、図１と同一部分
には同一符号を付している。パッケージ本体のプラスチ
ック基板１のスルーホール２の壁面には電極３が形成さ
れ、その電極３はスルーホール２を超えてプラスチック
基板１の上下面にも少し延長して形成されている。一方
の面の電極３の延長部に、スルーホール２の一方の開口
部を覆うような態様にて、金属バンプ５が接続されてい
る。金属バンプ５には、接続用半田６を介して例えば半
田製のボール４が接続されている。
例を示す断面図である。図３において、図１と同一部分
には同一符号を付している。パッケージ本体のプラスチ
ック基板１のスルーホール２の壁面には電極３が形成さ
れ、その電極３はスルーホール２を超えてプラスチック
基板１の上下面にも少し延長して形成されている。一方
の面の電極３の延長部に、スルーホール２の一方の開口
部を覆うような態様にて、金属バンプ５が接続されてい
る。金属バンプ５には、接続用半田６を介して例えば半
田製のボール４が接続されている。
【００３１】図３に示す例でも、図１に示した例と同様
に、スルーホール２の直上にボール４が設けられている
ので、従来例の２つの課題を同時に解決できる。図３に
示す例では、図１に示した例に比べて、金属バンプ５の
高さの分だけ接続高さが高くなり、また、金属バンプ５
及びボール４での応力吸収の相乗効果が得られるので、
熱サイクル寿命を長くできる。図４に本例におけるプリ
ント基板８との接続状態を示す。
に、スルーホール２の直上にボール４が設けられている
ので、従来例の２つの課題を同時に解決できる。図３に
示す例では、図１に示した例に比べて、金属バンプ５の
高さの分だけ接続高さが高くなり、また、金属バンプ５
及びボール４での応力吸収の相乗効果が得られるので、
熱サイクル寿命を長くできる。図４に本例におけるプリ
ント基板８との接続状態を示す。
【００３２】次に、図３に示すような接続構造（中空の
スルーホール直上に金属バンプ＋半田＋金属ボールを一
体接続した構造）の形成方法について説明する。まず、
ボール４の接続面と反対側のスルーホール２の開口部を
テープ等にて封止した後、半田ペースト（または導電ペ
ースト）をスルーホール２の開口部を被うように塗布
し、リフロー処理を行って金属バンプ５を形成する。次
に、金属バンプ５上へボール接続用の半田ペーストを供
給し、その上にボール４を配置した後にリフロー処理を
行い、接続用半田６によりボール４を金属バンプ５に接
続する。その後、上下を反転させると図３の状態にな
る。なお、半田（または導電材）がスルーホール２内に
浸入するのを防ぐ方法として、上述した圧力制御手段を
用いる手法を利用しても良い。
スルーホール直上に金属バンプ＋半田＋金属ボールを一
体接続した構造）の形成方法について説明する。まず、
ボール４の接続面と反対側のスルーホール２の開口部を
テープ等にて封止した後、半田ペースト（または導電ペ
ースト）をスルーホール２の開口部を被うように塗布
し、リフロー処理を行って金属バンプ５を形成する。次
に、金属バンプ５上へボール接続用の半田ペーストを供
給し、その上にボール４を配置した後にリフロー処理を
行い、接続用半田６によりボール４を金属バンプ５に接
続する。その後、上下を反転させると図３の状態にな
る。なお、半田（または導電材）がスルーホール２内に
浸入するのを防ぐ方法として、上述した圧力制御手段を
用いる手法を利用しても良い。
【００３３】以上の形成工程において、金属バンプ５を
形成する際にプラスチック基板１が十分熱に耐えられる
ことが必要である。また、ボール接続用の半田を溶融さ
せてボール４と金属バンプ５とを接続する際に、ボール
４及び金属バンプ５が溶融しないことが必要である。ク
ラックは接続用半田６にて発生するので、クラック発生
部材以外（金属バンプ５，ボール４）は、軟らかくて、
応力・歪み吸収効果がある材料が良く、クラック発生部
材（接続用半田６）は、クラックが進行しないようにあ
る程度硬い材料が良い。このような点を考慮すると、金
属バンプ５，接続用半田６，ボール４の機械特性及び融
点の関係は下記表１に示すようになる。
形成する際にプラスチック基板１が十分熱に耐えられる
ことが必要である。また、ボール接続用の半田を溶融さ
せてボール４と金属バンプ５とを接続する際に、ボール
４及び金属バンプ５が溶融しないことが必要である。ク
ラックは接続用半田６にて発生するので、クラック発生
部材以外（金属バンプ５，ボール４）は、軟らかくて、
応力・歪み吸収効果がある材料が良く、クラック発生部
材（接続用半田６）は、クラックが進行しないようにあ
る程度硬い材料が良い。このような点を考慮すると、金
属バンプ５，接続用半田６，ボール４の機械特性及び融
点の関係は下記表１に示すようになる。
【００３４】
【表１】
【００３５】図３に示すような接続構造を有し、かつ、
各部の構成材料が表１に示す特性を有する場合に、接続
部の熱疲労に対する信頼性は良好である。金属バンプ５
を有してボール４が溶融しないので、接続部自体の高さ
を高くでき、繰り返し応力が生じた際の接続部に生じる
応力，歪みを減じることができる。
各部の構成材料が表１に示す特性を有する場合に、接続
部の熱疲労に対する信頼性は良好である。金属バンプ５
を有してボール４が溶融しないので、接続部自体の高さ
を高くでき、繰り返し応力が生じた際の接続部に生じる
応力，歪みを減じることができる。
【００３６】図５は本発明に係るＢＧＡ接続構造の更に
他の例を示す断面図である。図５において、図１，図３
と同一部分には同一符号を付している。パッケージ本体
のプラスチック基板１のスルーホール２の壁面には電極
３が形成され、その電極３はスルーホール２を超えてプ
ラスチック基板１の上下面にも延長して形成されてい
る。一方の面の電極３の延長部に、スルーホール２の一
方の開口部を覆うような態様にて、例えば半田製のボー
ル４が接続されている。プラスチック基板１のボール４
が設けられていない側の面、及び、プラスチック基板１
のボール４が設けられている側のボール４の設置部分以
外の面には、絶縁性のフォトレジスト層９が形成されて
いる。
他の例を示す断面図である。図５において、図１，図３
と同一部分には同一符号を付している。パッケージ本体
のプラスチック基板１のスルーホール２の壁面には電極
３が形成され、その電極３はスルーホール２を超えてプ
ラスチック基板１の上下面にも延長して形成されてい
る。一方の面の電極３の延長部に、スルーホール２の一
方の開口部を覆うような態様にて、例えば半田製のボー
ル４が接続されている。プラスチック基板１のボール４
が設けられていない側の面、及び、プラスチック基板１
のボール４が設けられている側のボール４の設置部分以
外の面には、絶縁性のフォトレジスト層９が形成されて
いる。
【００３７】図５に示す例でも、図１に示した例と同様
に、スルーホール２の直上にボール４が設けられている
ので、従来例の２つの課題を同時に解決できる。また、
ボール４の設置部分以外のプラスチック基板１の表裏面
に絶縁性のフォトレジスト層９が設けられているので、
そのフォトレジスト層９が絶縁層及び保護層としての作
用を奏する利点がある。
に、スルーホール２の直上にボール４が設けられている
ので、従来例の２つの課題を同時に解決できる。また、
ボール４の設置部分以外のプラスチック基板１の表裏面
に絶縁性のフォトレジスト層９が設けられているので、
そのフォトレジスト層９が絶縁層及び保護層としての作
用を奏する利点がある。
【００３８】次に、図５に示すような接続構造（中空の
スルーホール直上に金属ボールを接続しフォトレジスト
層をプラスチック基板の表裏面に形成した構造）の形成
方法について説明する。まず、プラスチック基板１の表
裏面に絶縁性のフォトレジストを塗布する。塗布したフ
ォトレジストを乾燥させた後に、ボール４を設けない側
の面に塗布したフォトレジストを露光して硬化させると
共に、ボール４を設ける側についてはボール４を設ける
位置（スルーホール２の近傍位置）を除いた部分のフォ
トレジストを露光して硬化させる。次に、ボール４を設
ける部分（スルーホール２の近傍位置）の硬化していな
いフォトレジストを除去する。未硬化フォトレジストが
除去された領域（スルーホール２の直下位置）にボール
４を接置した後、リフロー処理によりボール４を電極３
に溶融接続する。その後、上下を反転させると図５の状
態になる。
スルーホール直上に金属ボールを接続しフォトレジスト
層をプラスチック基板の表裏面に形成した構造）の形成
方法について説明する。まず、プラスチック基板１の表
裏面に絶縁性のフォトレジストを塗布する。塗布したフ
ォトレジストを乾燥させた後に、ボール４を設けない側
の面に塗布したフォトレジストを露光して硬化させると
共に、ボール４を設ける側についてはボール４を設ける
位置（スルーホール２の近傍位置）を除いた部分のフォ
トレジストを露光して硬化させる。次に、ボール４を設
ける部分（スルーホール２の近傍位置）の硬化していな
いフォトレジストを除去する。未硬化フォトレジストが
除去された領域（スルーホール２の直下位置）にボール
４を接置した後、リフロー処理によりボール４を電極３
に溶融接続する。その後、上下を反転させると図５の状
態になる。
【００３９】以上のような形成工程において、ボール４
を設けない側のフォトレジストは、上述したテープ７と
同様の働きを呈し、スルーホール２の一方の開口部がフ
ォトレジストにて封止されており、スルーホール２内の
空気圧力によって、リフロー処理時にボール４の溶融物
がほとんどスルーホール２内に入り込まない。
を設けない側のフォトレジストは、上述したテープ７と
同様の働きを呈し、スルーホール２の一方の開口部がフ
ォトレジストにて封止されており、スルーホール２内の
空気圧力によって、リフロー処理時にボール４の溶融物
がほとんどスルーホール２内に入り込まない。
【００４０】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づき具体的に説明する。
示す図面に基づき具体的に説明する。
【００４１】（第１の実施の形態）図６は、第１の実施
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13が
スルーホール12を超えてその上下面にも少し延長してい
るようなプラスチック基板11に対して、ボール取り付け
側と反対側のスルーホール12の開口部を耐熱接着テープ
17にて封止する（図６（ａ），（ｂ））。次いで、ボー
ル配列機に吸着させた半田ボール14を、ボール取り付け
側のスルーホール12の開口部上に配置して、仮固定する
（図６（ｃ））。次に、半田ボール14をリフローさせ
て、半田ボール14を電極13に溶融接着させる（図６
（ｄ））。そして、耐熱接着テープ17を剥がしてＢＧＡ
の接続構造を形成する（図６（ｅ））。
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13が
スルーホール12を超えてその上下面にも少し延長してい
るようなプラスチック基板11に対して、ボール取り付け
側と反対側のスルーホール12の開口部を耐熱接着テープ
17にて封止する（図６（ａ），（ｂ））。次いで、ボー
ル配列機に吸着させた半田ボール14を、ボール取り付け
側のスルーホール12の開口部上に配置して、仮固定する
（図６（ｃ））。次に、半田ボール14をリフローさせ
て、半田ボール14を電極13に溶融接着させる（図６
（ｄ））。そして、耐熱接着テープ17を剥がしてＢＧＡ
の接続構造を形成する（図６（ｅ））。
【００４２】（第２の実施の形態）図７は、第２の実施
の形態の形成方法の工程を示す断面図である。まず、各
スルーホール12の壁面にそれぞれ電極13が形成され、そ
の各電極13は各スルーホール12を超えてその上下面にも
少し延長しているようなプラスチック基板11を準備し、
そのプラスチック基板11を、圧力制御が可能な圧力制御
装置18に取り付ける（図７（ａ），（ｂ））。次いで、
ボール配列機に吸着させた各半田ボール14を、ボール取
り付け側の各スルーホール12の開口部上に配置して、仮
固定する（図７（ｃ））。次に、各半田ボール14をリフ
ローさせて、各半田ボール14を対応する電極13に溶融接
着させる（図７（ｄ））。そして、プラスチック基板11
を圧力制御装置18から取り外して、複数のＢＧＡの接続
構造を形成する。
の形態の形成方法の工程を示す断面図である。まず、各
スルーホール12の壁面にそれぞれ電極13が形成され、そ
の各電極13は各スルーホール12を超えてその上下面にも
少し延長しているようなプラスチック基板11を準備し、
そのプラスチック基板11を、圧力制御が可能な圧力制御
装置18に取り付ける（図７（ａ），（ｂ））。次いで、
ボール配列機に吸着させた各半田ボール14を、ボール取
り付け側の各スルーホール12の開口部上に配置して、仮
固定する（図７（ｃ））。次に、各半田ボール14をリフ
ローさせて、各半田ボール14を対応する電極13に溶融接
着させる（図７（ｄ））。そして、プラスチック基板11
を圧力制御装置18から取り外して、複数のＢＧＡの接続
構造を形成する。
【００４３】なお、上述の第１，第２の実施の形態にお
いて、半田ボール14とスルーホール12周囲の電極13とを
溶融接続する際に、必要に応じてフラックスを使用する
ことがある。この場合には、半田ボール14を配置する前
に、ボール配列機に吸着させた半田ボール14の表面、及
び／または、半田ボール14に接続する領域の電極13の表
面にフラックスを塗布しておく。但し、フラックスが多
く残留すると、ボール取り付け時及びプリント基板への
実装時において、ガスが発生したり、接続部でポアが発
生したりして不良原因となるので、耐熱接着テープ17を
剥がした後に、スルーホール12内にフラックス成分が残
留しないように洗浄する。
いて、半田ボール14とスルーホール12周囲の電極13とを
溶融接続する際に、必要に応じてフラックスを使用する
ことがある。この場合には、半田ボール14を配置する前
に、ボール配列機に吸着させた半田ボール14の表面、及
び／または、半田ボール14に接続する領域の電極13の表
面にフラックスを塗布しておく。但し、フラックスが多
く残留すると、ボール取り付け時及びプリント基板への
実装時において、ガスが発生したり、接続部でポアが発
生したりして不良原因となるので、耐熱接着テープ17を
剥がした後に、スルーホール12内にフラックス成分が残
留しないように洗浄する。
【００４４】また、半田ボール14をスルーホール12上に
設置して仮固定した後に、ボール脱落があるか否かを検
査する処理（第１検査処理）、及び、リフロー処理にて
半田ボール14を電極13に溶融接続させた後に、ボール同
士の短絡，ボール脱落があるか否かを検査する処理（第
２検査処理）を行い、不良時には再処理を行うようにす
れば、形成時の歩留りが向上する。
設置して仮固定した後に、ボール脱落があるか否かを検
査する処理（第１検査処理）、及び、リフロー処理にて
半田ボール14を電極13に溶融接続させた後に、ボール同
士の短絡，ボール脱落があるか否かを検査する処理（第
２検査処理）を行い、不良時には再処理を行うようにす
れば、形成時の歩留りが向上する。
【００４５】（第３の実施の形態）図８は、第３の実施
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13は
スルーホール12を超えてその上下面にも少し延長してい
るようなプラスチック基板11に対して、第１の実施の形
態と同様に、ボール取り付け側と反対側のスルーホール
12の開口部を耐熱接着テープ17にて封止する（図８
（ａ））。次いで、ボール取り付け側で電極13が形成さ
れていないプラスチック基板11の領域にメタルマスク19
を形成し、このメタルマスク19の開口部（スルーホール
12の近傍部）の電極13上に導電ペースト20（組成：96.5
Ｓｎ／3.5 Ａｇ（ｗｔ％））を印刷により塗布する（図
８（ｂ））。
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13は
スルーホール12を超えてその上下面にも少し延長してい
るようなプラスチック基板11に対して、第１の実施の形
態と同様に、ボール取り付け側と反対側のスルーホール
12の開口部を耐熱接着テープ17にて封止する（図８
（ａ））。次いで、ボール取り付け側で電極13が形成さ
れていないプラスチック基板11の領域にメタルマスク19
を形成し、このメタルマスク19の開口部（スルーホール
12の近傍部）の電極13上に導電ペースト20（組成：96.5
Ｓｎ／3.5 Ａｇ（ｗｔ％））を印刷により塗布する（図
８（ｂ））。
【００４６】その後、メタルマスク19を外して、導電ペ
ースト20を溶融，凝固させて金属バンプ15を形成する
（図８（ｃ））。次に、再びメタルマスク19を形成し、
このメタルマスク19の開口部（スルーホール12の近傍
部）の金属バンプ15上にバンプ・ボール接続用の半田ペ
ースト21（組成：63Ｓｎ／37Ｐｂ（ｗｔ％）) を印刷に
より塗布する（図８（ｄ））。次いで、ボール配列機に
吸着させた半田ボール14（組成：95Ｐｂ／５Ｓｎ（ｗｔ
％））を半田ペースト21ｅ上に配置して、仮固定する
（図８（ｅ））。半田ペースト21にリフロー処理を施し
て溶融させ、半田ボール14を金属バンプ15に接続する
（図８（ｆ））。そして、耐熱接着テープ17を剥がし
て、金属バンプ15，接続用半田16，半田ボール14から構
成されるＢＧＡの接続構造を形成する。
ースト20を溶融，凝固させて金属バンプ15を形成する
（図８（ｃ））。次に、再びメタルマスク19を形成し、
このメタルマスク19の開口部（スルーホール12の近傍
部）の金属バンプ15上にバンプ・ボール接続用の半田ペ
ースト21（組成：63Ｓｎ／37Ｐｂ（ｗｔ％）) を印刷に
より塗布する（図８（ｄ））。次いで、ボール配列機に
吸着させた半田ボール14（組成：95Ｐｂ／５Ｓｎ（ｗｔ
％））を半田ペースト21ｅ上に配置して、仮固定する
（図８（ｅ））。半田ペースト21にリフロー処理を施し
て溶融させ、半田ボール14を金属バンプ15に接続する
（図８（ｆ））。そして、耐熱接着テープ17を剥がし
て、金属バンプ15，接続用半田16，半田ボール14から構
成されるＢＧＡの接続構造を形成する。
【００４７】金属バンプ15，半田ボール14にそれぞれ使
用する96.5Ｓｎ／3.5 Ａｇ（ｗｔ％），95Ｐｂ／５Ｓｎ
（ｗｔ％）の材料は、ヤング率が低く、応力・歪み吸収
効果を有するという上記表１に示すような特性を有す
る。また、半田ボール14と金属バンプ15との接続用に63
Ｓｎ／37Ｐｂ（ｗｔ％）組成の半田ペースト21を用いて
いるのは、その融点が金属バンプ15，半田ボール14の各
材料の融点に対して、上記表１に示すような関係を満た
して、接続時に金属バンプ15，半田ボール14が溶融する
のを防ぐためである。
用する96.5Ｓｎ／3.5 Ａｇ（ｗｔ％），95Ｐｂ／５Ｓｎ
（ｗｔ％）の材料は、ヤング率が低く、応力・歪み吸収
効果を有するという上記表１に示すような特性を有す
る。また、半田ボール14と金属バンプ15との接続用に63
Ｓｎ／37Ｐｂ（ｗｔ％）組成の半田ペースト21を用いて
いるのは、その融点が金属バンプ15，半田ボール14の各
材料の融点に対して、上記表１に示すような関係を満た
して、接続時に金属バンプ15，半田ボール14が溶融する
のを防ぐためである。
【００４８】なお、上述の例では、導電ペースト20がス
ルーホール12内に流入しないように、耐熱接着テープ17
にてスルーホール12の開口部を封止したが、前述の第２
の実施の形態にて述べたように、スルーホール12の内部
の圧力を制御する圧力制御装置18を用いるようにしても
良いことは勿論である。また、導電ペースト20に代えて
半田ペーストを使用しても良い。
ルーホール12内に流入しないように、耐熱接着テープ17
にてスルーホール12の開口部を封止したが、前述の第２
の実施の形態にて述べたように、スルーホール12の内部
の圧力を制御する圧力制御装置18を用いるようにしても
良いことは勿論である。また、導電ペースト20に代えて
半田ペーストを使用しても良い。
【００４９】また、前述の第１，第２の実施の形態と同
様に、フラックスを使用しても良く、第１検査処理及び
第２検査処理を施しても良い。これらの処理は、第３の
実施の形態においても、同様に行えるので、それらの説
明は省略する。
様に、フラックスを使用しても良く、第１検査処理及び
第２検査処理を施しても良い。これらの処理は、第３の
実施の形態においても、同様に行えるので、それらの説
明は省略する。
【００５０】（第４の実施の形態）図９は、第４の実施
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13が
スルーホール12を超えてその上下面にも延長しているよ
うなプラスチック基板11に対して、その表裏面に液状の
半田フォトレジスト22を印刷により塗布する（図９
（ａ））。この際、スルーホール12が半田フォトレジス
ト22で完全に充填されても良いし、スルーホール12内に
少し空洞が残存していても良い。次いで、塗布した半田
フォトレジスト22を乾燥させる。
の形態の形成方法の工程を示す断面図である。まず、ス
ルーホール12の壁面に電極13が形成され、その電極13が
スルーホール12を超えてその上下面にも延長しているよ
うなプラスチック基板11に対して、その表裏面に液状の
半田フォトレジスト22を印刷により塗布する（図９
（ａ））。この際、スルーホール12が半田フォトレジス
ト22で完全に充填されても良いし、スルーホール12内に
少し空洞が残存していても良い。次いで、塗布した半田
フォトレジスト22を乾燥させる。
【００５１】半田ボール14を設置しない側の全域の半田
フォトレジスト22に紫外線を照射して露光硬化させると
共に、半田ボール14を設置する側では、その設置位置
（スルーホール12の直上近傍）に遮光用マスク23を設け
た後に紫外線を照射し、遮光用マスク23の設置位置以外
の部分の半田フォトレジスト22を露光硬化させる（図９
（ｂ））。この際、露光条件（時間，出力値等）を調整
して硬化深さを制御する。
フォトレジスト22に紫外線を照射して露光硬化させると
共に、半田ボール14を設置する側では、その設置位置
（スルーホール12の直上近傍）に遮光用マスク23を設け
た後に紫外線を照射し、遮光用マスク23の設置位置以外
の部分の半田フォトレジスト22を露光硬化させる（図９
（ｂ））。この際、露光条件（時間，出力値等）を調整
して硬化深さを制御する。
【００５２】現像処理を施して、スルーホール12の直上
近傍にある未硬化の半田フォトレジスト22を除去する。
次に、ボール配列機に吸着させた半田ボール14を、半田
フォトレジスト22が除去された側（ボール取り付け側）
のスルーホール12の開口部上に配置して、仮固定する
（図９（ｃ））。次に、半田ボール14をリフローさせ
て、半田ボール14を電極13に溶融接着させる（図９
（ｄ））。
近傍にある未硬化の半田フォトレジスト22を除去する。
次に、ボール配列機に吸着させた半田ボール14を、半田
フォトレジスト22が除去された側（ボール取り付け側）
のスルーホール12の開口部上に配置して、仮固定する
（図９（ｃ））。次に、半田ボール14をリフローさせ
て、半田ボール14を電極13に溶融接着させる（図９
（ｄ））。
【００５３】なお、上述の工程では、光照射された部分
が硬化して光照射されない部分が未硬化となるフォトレ
ジストを使用したが、これとは逆に光照射されない部分
が硬化して光照射された部分が未硬化となるフォトレジ
ストを使用するようにしても良い。
が硬化して光照射されない部分が未硬化となるフォトレ
ジストを使用したが、これとは逆に光照射されない部分
が硬化して光照射された部分が未硬化となるフォトレジ
ストを使用するようにしても良い。
【００５４】上述した第１，第２，第４の実施の形態で
は、半田ボールを使用したので、ボール自身のリフロー
によって電極との溶融接続が得られた。ボールとして、
比較的融点が高い半田以外の他の金属製のボールも使用
できる。この場合には、接続する電極上に予め半田パッ
ドを形成しておき、この半田パッド上にボールを設置
し、半田パッドのリフローによってボール及び電極の接
続を得る。なお、表面が半田で被覆された金属製のボー
ルを使用する場合には、その被覆された半田のリフロー
によって電極との接続を得ることができる。
は、半田ボールを使用したので、ボール自身のリフロー
によって電極との溶融接続が得られた。ボールとして、
比較的融点が高い半田以外の他の金属製のボールも使用
できる。この場合には、接続する電極上に予め半田パッ
ドを形成しておき、この半田パッド上にボールを設置
し、半田パッドのリフローによってボール及び電極の接
続を得る。なお、表面が半田で被覆された金属製のボー
ルを使用する場合には、その被覆された半田のリフロー
によって電極との接続を得ることができる。
【００５５】
【実施例】以下、本発明の具体的な実施例について説明
する。 （実施例１）直径 0.3ｍｍのスルーホールを有する直径
0.72ｍｍのＮｉ／Ａｕメッキが施されたＣｕパッド（電
極）を有するプラスチックパッケージのボール搭載面と
反対側の面のスルーホール開口部を耐熱性テープにて封
止した後、電極上にフラックスを塗布し、直径0.76ｍｍ
の63Ｓｎ／37Ｐｂ（ｗｔ％）の半田ボールを配置し、ピ
ーク温度約210 ℃にて溶融させたところ、高さ0.65ｍｍ
の半田バンプが形成された。ボール接続部の付近の断面
を観察したところ、スルーホール内部に若干量の半田が
浸入しており、その浸入量はほぼ均一であった。またそ
のボールの剪断強さは、サンプル数20個の平均値が1.75
ｋｇｆであった。この接合構造を21ｍｍ 2 の256 端子Ｂ
ＧＡ型パッケージ（端子1.27ｍｍピッチ）に適用し、熱
サイクル試験を行った結果、累積不良発生率0.1 ％のサ
イクル数は2100サイクルとなり、後述の従来法に比較し
て同等以上の数値となった。
する。 （実施例１）直径 0.3ｍｍのスルーホールを有する直径
0.72ｍｍのＮｉ／Ａｕメッキが施されたＣｕパッド（電
極）を有するプラスチックパッケージのボール搭載面と
反対側の面のスルーホール開口部を耐熱性テープにて封
止した後、電極上にフラックスを塗布し、直径0.76ｍｍ
の63Ｓｎ／37Ｐｂ（ｗｔ％）の半田ボールを配置し、ピ
ーク温度約210 ℃にて溶融させたところ、高さ0.65ｍｍ
の半田バンプが形成された。ボール接続部の付近の断面
を観察したところ、スルーホール内部に若干量の半田が
浸入しており、その浸入量はほぼ均一であった。またそ
のボールの剪断強さは、サンプル数20個の平均値が1.75
ｋｇｆであった。この接合構造を21ｍｍ 2 の256 端子Ｂ
ＧＡ型パッケージ（端子1.27ｍｍピッチ）に適用し、熱
サイクル試験を行った結果、累積不良発生率0.1 ％のサ
イクル数は2100サイクルとなり、後述の従来法に比較し
て同等以上の数値となった。
【００５６】（実施例２）直径 0.3ｍｍのスルーホール
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージのボ
ール搭載面と反対側の面のスルーホール開口部を耐熱性
テープにて封止した後、開口径 1.0ｍｍ，厚さ0.25ｍｍ
のメタルマスクを配置し、96.5Ｓｎ／3.5 Ａｇ（ｗｔ
％）の半田ペーストを印刷により塗布し、ピーク温度約
240 ℃にてリフロー処理をしたところ、高さ約 0.2ｍｍ
の半田バンプが形成された。更に、開口径 1.0ｍｍ，厚
さ 0.3ｍｍのメタルマスクを配置し、63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ペーストを印刷により塗布し、直径0.
76ｍｍ，組成が95Ｐｂ／５Ｓｎ（ｗｔ％）の半田ボール
を配置し、ピーク温度約210 ℃にてリフロー処理をし
た。バンプとパッケージ接続部近傍の断面を観察したと
ころ、組成96.5Ｓｎ／3.5 Ａｇ（ｗｔ％）の溶融半田が
若干量スルーホール内部に浸入しており、その浸入量は
ほぼ均一であった。またそのボールの剪断強さは、サン
プル数20個の平均値が1.70ｋｇｆであった。この接合構
造を21ｍｍ2 の256 端子ＢＧＡ型パッケージ（端子1.27
ｍｍピッチ）に適用し、熱サイクル試験を行った結果、
累積不良発生率0.1 ％のサイクル数は3500サイクルとな
り、後述の従来法による比較例を超える数値となった。
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージのボ
ール搭載面と反対側の面のスルーホール開口部を耐熱性
テープにて封止した後、開口径 1.0ｍｍ，厚さ0.25ｍｍ
のメタルマスクを配置し、96.5Ｓｎ／3.5 Ａｇ（ｗｔ
％）の半田ペーストを印刷により塗布し、ピーク温度約
240 ℃にてリフロー処理をしたところ、高さ約 0.2ｍｍ
の半田バンプが形成された。更に、開口径 1.0ｍｍ，厚
さ 0.3ｍｍのメタルマスクを配置し、63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ペーストを印刷により塗布し、直径0.
76ｍｍ，組成が95Ｐｂ／５Ｓｎ（ｗｔ％）の半田ボール
を配置し、ピーク温度約210 ℃にてリフロー処理をし
た。バンプとパッケージ接続部近傍の断面を観察したと
ころ、組成96.5Ｓｎ／3.5 Ａｇ（ｗｔ％）の溶融半田が
若干量スルーホール内部に浸入しており、その浸入量は
ほぼ均一であった。またそのボールの剪断強さは、サン
プル数20個の平均値が1.70ｋｇｆであった。この接合構
造を21ｍｍ2 の256 端子ＢＧＡ型パッケージ（端子1.27
ｍｍピッチ）に適用し、熱サイクル試験を行った結果、
累積不良発生率0.1 ％のサイクル数は3500サイクルとな
り、後述の従来法による比較例を超える数値となった。
【００５７】（実施例３）直径 0.3ｍｍのスルーホール
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージのボ
ール搭載面と反対側の面のスルーホール開口部を耐熱性
テープにて封止した後、パッド上にフラックスを塗布
し、直径0.75ｍｍの銅ボールに厚さ35μｍの共晶半田層
をメッキしてなるボールを配置し、ピーク温度約210 ℃
にて溶融させたところ、高さ約0.75ｍｍのボールが接続
された。ボール接続部付近の断面を観察したところ、ス
ルーホール内部に若干量の半田が浸入しており、その浸
入量は全てのボールについてほぼ均一であった。またそ
のボールの剪断強さは、サンプル数20個の平均値が1.50
ｋｇｆであった。この接合構造を21ｍｍ2 の256 端子Ｂ
ＧＡ型パッケージ（端子1.27ｍｍピッチ）に適用し、熱
サイクル試験を行った結果、累積不良発生率0.1％のサ
イクル数は3500サイクルであった。
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージのボ
ール搭載面と反対側の面のスルーホール開口部を耐熱性
テープにて封止した後、パッド上にフラックスを塗布
し、直径0.75ｍｍの銅ボールに厚さ35μｍの共晶半田層
をメッキしてなるボールを配置し、ピーク温度約210 ℃
にて溶融させたところ、高さ約0.75ｍｍのボールが接続
された。ボール接続部付近の断面を観察したところ、ス
ルーホール内部に若干量の半田が浸入しており、その浸
入量は全てのボールについてほぼ均一であった。またそ
のボールの剪断強さは、サンプル数20個の平均値が1.50
ｋｇｆであった。この接合構造を21ｍｍ2 の256 端子Ｂ
ＧＡ型パッケージ（端子1.27ｍｍピッチ）に適用し、熱
サイクル試験を行った結果、累積不良発生率0.1％のサ
イクル数は3500サイクルであった。
【００５８】（実施例４）直径 0.3ｍｍのスルーホール
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージの表
裏面に、紫外線硬化型の半田フォトレジスト液を表裏交
互に２回ずつ塗布して、片側約40μｍのフォトレジスト
層を形成し、それを乾燥させた。この時点でスルーホー
ル内はフォトレジスト液で充填される。スルーホールの
片側の直上近傍のみに遮光マスクを設置し、それ以外の
部分のフォトレジストを 500ｍＪ／ｃｍ2 の露光量で露
光した。その後、現像して、スルーホール内及びその近
傍にある未硬化のフォトレジストを除去した。電極上に
フラックスを塗布し、直径0.76ｍｍの63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ボールを配置し、ピーク温度約210 ℃
にてリフロー溶融させて、高さ0.66ｍｍの半田バンプを
形成した。ボール接続部の付近の断面を観察したとこ
ろ、スルーホール内部に若干量の半田が浸入しており、
その浸入量はほぼ均一であった。また、そのボールの剪
断強さ、及び、この接合構造を適用したＢＧＡ型パッケ
ージにおける熱サイクル試験の結果は、後述の従来法に
比較して同等以上の数値となった。
を有する直径0.72ｍｍのＮｉ／Ａｕメッキが施されたＣ
ｕパッド（電極）を有するプラスチックパッケージの表
裏面に、紫外線硬化型の半田フォトレジスト液を表裏交
互に２回ずつ塗布して、片側約40μｍのフォトレジスト
層を形成し、それを乾燥させた。この時点でスルーホー
ル内はフォトレジスト液で充填される。スルーホールの
片側の直上近傍のみに遮光マスクを設置し、それ以外の
部分のフォトレジストを 500ｍＪ／ｃｍ2 の露光量で露
光した。その後、現像して、スルーホール内及びその近
傍にある未硬化のフォトレジストを除去した。電極上に
フラックスを塗布し、直径0.76ｍｍの63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ボールを配置し、ピーク温度約210 ℃
にてリフロー溶融させて、高さ0.66ｍｍの半田バンプを
形成した。ボール接続部の付近の断面を観察したとこ
ろ、スルーホール内部に若干量の半田が浸入しており、
その浸入量はほぼ均一であった。また、そのボールの剪
断強さ、及び、この接合構造を適用したＢＧＡ型パッケ
ージにおける熱サイクル試験の結果は、後述の従来法に
比較して同等以上の数値となった。
【００５９】（比較例）前述した図１３に示すドッグボ
ーン型の従来のＢＧＡを次のようにして形成した。直径
0.72ｍｍのＮｉ／Ａｕメッキが施されたＣｕパッド上に
フラックスを塗布後、直径0.76ｍｍの63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ボールをスルーホールから離れた位置
に配置し、ピーク温度約210 ℃にて溶融させたところ、
高さ約0.65ｍｍの半田バンプが形成された。ボールの剪
断強さは平均すると1.50ｋｇｆであった。この接合構造
を21ｍｍ2 の256 端子ＢＧＡ型パッケージ（端子1.27ピ
ッチ）に適用し、熱サイクル試験を行った結果、累積不
良発生率0.1 ％のサイクル数は2000サイクルであった。
ーン型の従来のＢＧＡを次のようにして形成した。直径
0.72ｍｍのＮｉ／Ａｕメッキが施されたＣｕパッド上に
フラックスを塗布後、直径0.76ｍｍの63Ｓｎ／37Ｐｂ
（ｗｔ％）の半田ボールをスルーホールから離れた位置
に配置し、ピーク温度約210 ℃にて溶融させたところ、
高さ約0.65ｍｍの半田バンプが形成された。ボールの剪
断強さは平均すると1.50ｋｇｆであった。この接合構造
を21ｍｍ2 の256 端子ＢＧＡ型パッケージ（端子1.27ピ
ッチ）に適用し、熱サイクル試験を行った結果、累積不
良発生率0.1 ％のサイクル数は2000サイクルであった。
【００６０】以上の結果から本発明によるＢＧＡ接続構
造は、接続強度及び熱サイクル信頼性が共に従来例より
優れていることが判る。
造は、接続強度及び熱サイクル信頼性が共に従来例より
優れていることが判る。
【００６１】
【発明の効果】以上のように本発明のＢＧＡ接続構造の
形成方法では、ボールを設ける際にスルーホール内の圧
力を制御するようにしたので、過剰の溶融材のスルーホ
ールへの流入とそれに伴う接続不良とを防止することが
できる。また、スルーホール内の圧力を制御するため、
溶融材のスルーホールへの流入量を制御できる等、本発
明は優れた効果を奏する。
形成方法では、ボールを設ける際にスルーホール内の圧
力を制御するようにしたので、過剰の溶融材のスルーホ
ールへの流入とそれに伴う接続不良とを防止することが
できる。また、スルーホール内の圧力を制御するため、
溶融材のスルーホールへの流入量を制御できる等、本発
明は優れた効果を奏する。
【図１】本発明のＢＧＡ接続構造の一例を示す断面図及
び平面図である。
び平面図である。
【図２】本発明のＢＧＡ接続構造の形成工程における圧
力制御の効果を示す模式図である。
力制御の効果を示す模式図である。
【図３】本発明のＢＧＡ接続構造の他の例を示す断面図
である。
である。
【図４】図３に示すＢＧＡ接続構造のプリント基板との
接続状態を示す断面図である。
接続状態を示す断面図である。
【図５】本発明のＢＧＡ接続構造の更に他の例を示す断
面図である。
面図である。
【図６】本発明のＢＧＡ接続構造の形成工程の一例を示
す断面図である。
す断面図である。
【図７】本発明のＢＧＡ接続構造の形成工程の他の例を
示す断面図である。
示す断面図である。
【図８】本発明のＢＧＡ接続構造の形成工程の更に他の
例を示す断面図である。
例を示す断面図である。
【図９】本発明のＢＧＡ接続構造の形成工程の更に他の
例を示す断面図である。
例を示す断面図である。
【図１０】ＱＦＰ型パッケージを示す斜視図である。
【図１１】ＰＧＡ型パッケージを示す斜視図である。
【図１２】ＢＧＡ型パッケージを示す斜視図及び部分拡
大断面図である。
大断面図である。
【図１３】ＢＧＡ型パッケージの従来の半田ボールの取
り付け例を示す断面図及び平面図である。
り付け例を示す断面図及び平面図である。
１，11 プラスチック基板 ２，12 スルーホール ３，13 電極 ４ ボール ５，15 金属バンプ ６，16 接続用半田 ７ テープ ８ プリント基板 ９ フォトレジスト層 14 半田ボール 17 耐熱接着テープ 18 圧力制御装置 19 メタルマスク 20 導電ペースト 21 半田ペースト 22 半田フォトレジスト 23 遮光用マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高道 博 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内 (72)発明者 日高 明弘 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内 (56)参考文献 特開 平１−145891（ＪＰ，Ａ) 特開 平５−144995（ＪＰ，Ａ) 特開 平７−14942（ＪＰ，Ａ) 特開 平８−236911（ＪＰ，Ａ) 特開 平７−38008（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12
Claims (10)
- 【請求項１】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあるＢＧＡ接続構造を形成す
る方法であって、前記ボールを設ける際に前記スルーホ
ール内の圧力を制御することを特徴とするＢＧＡ接続構
造の形成方法。 - 【請求項２】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあり、前記スルーホールと前
記ボールとの間に、半田層または、金属バンプ及び半田
層を備えるＢＧＡ接続構造を形成する方法であって、前
記半田層の溶融接続時、または前記金属バンプの形成時
に前記スルーホール内の圧力を制御することを特徴とす
るＢＧＡ接続構造の形成方法。 - 【請求項３】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあるＢＧＡ接続構造を形成す
る方法であって、前記スルーホール内の圧力を制御すべ
く前記スルーホールの前記ボールを設ける側と反対側の
開口部を封止する工程と、前記ボールを前記スルーホー
ルの位置に設置する工程と、設置した前記ボールをリフ
ローする工程とを有することを特徴とするＢＧＡ接続構
造の形成方法。 - 【請求項４】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあるＢＧＡ接続構造を形成す
る方法であって、前記スルーホールの内圧を高める工程
と、前記ボールを前記スルーホールの位置に設置する工
程と、設置した前記ボールをリフローする工程とを有す
ることを特徴とするＢＧＡ接続構造の形成方法。 - 【請求項５】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあり、前記スルーホールと前
記ボールとの間に金属バンプ及び半田層を備えるＢＧＡ
接続構造を形成する方法であって、前記スルーホール内
の圧力を制御すべく前記スルーホールの前記ボールを設
ける側と反対側の開口部を封止する工程と、前記スルー
ホールの位置に金属バンプを形成する工程と、該金属バ
ンプ上に半田層を形成する工程と、該半田層上に前記ボ
ールを設置する工程と、前記半田層をリフローして前記
金属バンプと前記ボールとを接続する工程とを有するこ
とを特徴とするＢＧＡ接続構造の形成方法。 - 【請求項６】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあり、前記スルーホールと前
記ボールとの間に金属バンプ及び半田層を備えるＢＧＡ
接続構造を形成する方法であって、前記スルーホールの
内圧を高める工程と、前記スルーホールの位置に金属バ
ンプを形成する工程と、該金属バンプ上に半田層を形成
する工程と、該半田層上に前記ボールを設置する工程
と、前記半田層をリフローして前記金属バンプと前記ボ
ールとを接続する工程とを有することを特徴とするＢＧ
Ａ接続構造の形成方法。 - 【請求項７】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあり、前記スルーホールと前
記ボールとの間に半田層を備えるＢＧＡ接続構造を形成
する方法であって、前記スルーホール内の圧力を制御す
べく前記スルーホールの前記ボールを設ける側と反対側
の開口部を封止する工程と、前記スルーホールの位置に
半田で被覆されたボールを配置する工程と、該半田をリ
フローして前記ボールを接続する工程とを有することを
特徴とするＢＧＡ接続構造の形成方法。 - 【請求項８】 半導体パッケージの中空状のスルーホー
ルの位置にボールを設けてあり、前記スルーホールと前
記ボールとの間に半田層を備えるＢＧＡ接続構造を形成
する方法であって、前記スルーホールの内圧を高める工
程と、前記スルーホールの位置に半田で被覆されたボー
ルを配置する工程と、該半田をリフローして前記ボール
を接続する工程とを有することを特徴とするＢＧＡ接続
構造の形成方法。 - 【請求項９】 半導体パッケージの基板に形成された中
空状のスルーホールの位置にボールを設けてあり、該ボ
ールを設ける位置を除いた前記基板の表裏面に絶縁性の
膜を備えるＢＧＡ接続構造を形成する方法であって、前
記基板の表裏面にフォトレジストを塗布する工程と、前
記ボールを設ける側と反対側の面に塗布したフォトレジ
ストを露光硬化する工程と、前記ボールを設ける側の前
記スルーホールの近傍位置を除く面に塗布したフォトレ
ジストを露光硬化する工程と、現像により未硬化のフォ
トレジストを除去する工程と、前記ボールを前記スルー
ホールの位置に配置する工程と、設置した前記ボールを
リフローする工程とを有する前記ボールを設ける際に前
記スルーホール内の圧力を制御することを特徴とするＢ
ＧＡ接続構造の形成方法。 - 【請求項１０】 半導体パッケージの基板に形成された
中空状のスルーホールの位置にボールを設けてあり、該
ボールを設ける位置を除いた前記基板の表裏面に絶縁性
の膜を備えるＢＧＡ接続構造を形成する方法であって、
前記基板の表裏面にフォトレジストを塗布する工程と、
前記ボールを設ける側と反対側の面に塗布したフォトレ
ジストを露光硬化する工程と、前記ボールを設ける側の
前記スルーホールの近傍位置を除く面に塗布したフォト
レジストを露光硬化する工程と、現像により未硬化のフ
ォトレジストを除去する工程と、前記スルーホールの位
置に半田で被覆されたボールを配置する工程と、該半田
をリフローして前記ボールを接続する工程とを有する前
記ボールを設ける際に前記スルーホール内の圧力を制御
することを特徴とするＢＧＡ接続構造の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08064977A JP3116130B2 (ja) | 1995-12-19 | 1996-03-21 | Ｂｇａ接続構造の形成方法 |
| US08/769,449 US6199273B1 (en) | 1995-12-19 | 1996-12-19 | Method of forming connector structure for a ball-grid array |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-330469 | 1995-12-19 | ||
| JP33046995 | 1995-12-19 | ||
| JP08064977A JP3116130B2 (ja) | 1995-12-19 | 1996-03-21 | Ｂｇａ接続構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232464A JPH09232464A (ja) | 1997-09-05 |
| JP3116130B2 true JP3116130B2 (ja) | 2000-12-11 |
Family
ID=26406125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08064977A Expired - Fee Related JP3116130B2 (ja) | 1995-12-19 | 1996-03-21 | Ｂｇａ接続構造の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6199273B1 (ja) |
| JP (1) | JP3116130B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
| JP4239310B2 (ja) * | 1998-09-01 | 2009-03-18 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3407275B2 (ja) * | 1998-10-28 | 2003-05-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | バンプ及びその形成方法 |
| US6248961B1 (en) * | 1998-12-15 | 2001-06-19 | International Business Machines Corporation | Wave solder application for ball grid array modules and solder plug |
| US6492600B1 (en) * | 1999-06-28 | 2002-12-10 | International Business Machines Corporation | Laminate having plated microvia interconnects and method for forming the same |
| JP3397725B2 (ja) * | 1999-07-07 | 2003-04-21 | 沖電気工業株式会社 | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 |
| US6562545B1 (en) * | 1999-09-17 | 2003-05-13 | Micron Technology, Inc. | Method of making a socket assembly for use with a solder ball |
| JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
| US6316733B1 (en) * | 2000-08-18 | 2001-11-13 | Ga-Tek Inc. | Component for use in forming printed circuit boards |
| US6536653B2 (en) * | 2001-01-16 | 2003-03-25 | Industrial Technology Research Institute | One-step bumping/bonding method for forming semiconductor packages |
| JP2003273155A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6608757B1 (en) * | 2002-03-18 | 2003-08-19 | International Business Machines Corporation | Method for making a printed wiring board |
| US6763580B2 (en) * | 2002-03-21 | 2004-07-20 | Motorola, Inc. | Method and apparatus for securing an electrically conductive interconnect through a metallic substrate |
| US6828512B2 (en) * | 2002-10-08 | 2004-12-07 | Intel Corporation | Apparatus and methods for interconnecting components to via-in-pad interconnects |
| US6809269B2 (en) * | 2002-12-19 | 2004-10-26 | Endicott Interconnect Technologies, Inc. | Circuitized substrate assembly and method of making same |
| US7476813B2 (en) * | 2003-05-14 | 2009-01-13 | Rambus Inc. | Multilayer flip-chip substrate interconnect layout |
| US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
| US20050051893A1 (en) * | 2003-09-05 | 2005-03-10 | Taiwan Semiconductor Manufacturing Co. | SBGA design for low-k integrated circuits (IC) |
| EP1667509A4 (en) * | 2003-09-09 | 2009-05-20 | Hoya Corp | METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES |
| US20050086037A1 (en) * | 2003-09-29 | 2005-04-21 | Pauley Robert S. | Memory device load simulator |
| TWI281367B (en) * | 2005-02-04 | 2007-05-11 | Lite On Technology Corp | Printed circuit board and forming method thereof |
| US20070068701A1 (en) * | 2005-09-26 | 2007-03-29 | Microsoft Corporation | Air trapped circuit board test pad via |
| JP4647505B2 (ja) * | 2006-01-26 | 2011-03-09 | 富士通株式会社 | 構造体および配線基板並びに配線付き構造体の製造方法 |
| US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US8007286B1 (en) | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
| US8143631B2 (en) | 2008-03-06 | 2012-03-27 | Metrospec Technology Llc | Layered structure for use with high power light emitting diode systems |
| US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
| JP5389748B2 (ja) * | 2010-06-18 | 2014-01-15 | 日本メクトロン株式会社 | 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板 |
| US9947634B1 (en) * | 2017-06-13 | 2018-04-17 | Northrop Grumman Systems Corporation | Robust mezzanine BGA connector |
| US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412642A (en) * | 1982-03-15 | 1983-11-01 | Western Electric Co., Inc. | Cast solder leads for leadless semiconductor circuits |
| JP2548584B2 (ja) | 1987-12-01 | 1996-10-30 | セイコー電子工業株式会社 | ハンダバンプ付き回路基板の製造方法 |
| US5293072A (en) * | 1990-06-25 | 1994-03-08 | Fujitsu Limited | Semiconductor device having spherical terminals attached to the lead frame embedded within the package body |
| US5060844A (en) | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
| JPH05144995A (ja) | 1991-11-18 | 1993-06-11 | Matsushita Electric Works Ltd | 半導体パツケージ |
| JPH0828583B2 (ja) * | 1992-12-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ |
| US5766670A (en) * | 1993-11-17 | 1998-06-16 | Ibm | Via fill compositions for direct attach of devices and methods for applying same |
| US5450290A (en) * | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
| US5275330A (en) * | 1993-04-12 | 1994-01-04 | International Business Machines Corp. | Solder ball connect pad-on-via assembly process |
| JPH0714942A (ja) | 1993-06-15 | 1995-01-17 | Shinko Electric Ind Co Ltd | 半導体装置 |
| DE59507501D1 (de) * | 1994-03-14 | 2000-02-03 | Ciba Sc Holding Ag | Anthrachinonfarbstoffe, Verfahren zu deren Herstellung und deren Verwendung |
| JP3667786B2 (ja) * | 1994-03-17 | 2005-07-06 | インテル・コーポレーション | Ｉｃソケットおよびそのプリント基板との導通接続状態の検査方法 |
| US5402776A (en) * | 1994-04-28 | 1995-04-04 | Islava; Steven T. | Endotracheal tube holder |
| US5459287A (en) * | 1994-05-18 | 1995-10-17 | Dell Usa, L.P. | Socketed printed circuit board BGA connection apparatus and associated methods |
| WO1996008037A1 (en) * | 1994-09-06 | 1996-03-14 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
| JP2636779B2 (ja) | 1995-02-27 | 1997-07-30 | 日本電気株式会社 | ボール状外部接続端子の構造およびその形成方法 |
| KR0137165Y1 (ko) * | 1995-09-30 | 1999-04-15 | 배순훈 | 회전체의 신호전달 장치 |
| US5637920A (en) * | 1995-10-04 | 1997-06-10 | Lsi Logic Corporation | High contact density ball grid array package for flip-chips |
| US5764485A (en) * | 1996-04-19 | 1998-06-09 | Lebaschi; Ali | Multi-layer PCB blockade-via pad-connection |
| US5787580A (en) * | 1996-11-19 | 1998-08-04 | Lg Information & Communications, Ltd. | Method for making radio-frequency module by ball grid array package |
-
1996
- 1996-03-21 JP JP08064977A patent/JP3116130B2/ja not_active Expired - Fee Related
- 1996-12-19 US US08/769,449 patent/US6199273B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232464A (ja) | 1997-09-05 |
| US6199273B1 (en) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116130B2 (ja) | Ｂｇａ接続構造の形成方法 | |
| JP3848723B2 (ja) | 半導体装置の実装構造体及びその検査方法 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| KR101521485B1 (ko) | Ｐｇａ형 배선 기판 및 그 제조 방법 | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2004128056A (ja) | 半導体装置及びその製造方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JP3958608B2 (ja) | 配線基板の製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2005159102A (ja) | 配線基板及びその製造方法 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH10313167A (ja) | 配線基板 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3003510B2 (ja) | 配線基板の電極部形成方法 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
| JP4102538B2 (ja) | 電子回路基板補修方法 | |
| JP2010010611A (ja) | プリント回路板及び電子機器 | |
| TWI234838B (en) | Substrate for solder joint | |
| KR20010028754A (ko) | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |