KR20010028754A - 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 - Google Patents
솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 Download PDFInfo
- Publication number
- KR20010028754A KR20010028754A KR1019990041158A KR19990041158A KR20010028754A KR 20010028754 A KR20010028754 A KR 20010028754A KR 1019990041158 A KR1019990041158 A KR 1019990041158A KR 19990041158 A KR19990041158 A KR 19990041158A KR 20010028754 A KR20010028754 A KR 20010028754A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- photosensitive material
- pad
- convexo
- uneven structure
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000004907 flux Effects 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 칩 패드에 와이어 본딩 또는 메탈 패터닝을 이용하여 요철 구조를 형성한 후 솔더볼(solder ball)을 부착함으로써 솔더 조인트(joint) 특성을 향상시킨 웨이퍼 레벨 칩 사이즈 패키지 제조 방법에 관한 것으로, 다수의 칩 패드를 포함하는 칩의 상기 칩 패드 위에 요철 구조를 형성하고, 상기 요철 구조가 형성된 칩 위에 감광성물질을 코팅하고, 감광성 물질이 코팅된 칩을 상기 요철 구조의 선단과 상기 감광성물질이 수평이 되도록 표면 연마하고, 표면 연마된 칩 위에 마스크를 배열하여 빛을 조사하고, 상기 감광성물질을 현상하여 칩 패드에 형성되어 있는 상기 요철 구조를 노출시키고, 요철 구조가 노출되어 개방된 칩 패드 위에 플럭스를 인쇄하고, 상기 플럭스 위에 솔더볼을 장착하고 리플로우시켜 솔더볼을 칩 패드 위에 부착하는 것으로 이루어지는 칩 사이즈 패키지 제조 방법을 제공한다. 본 발명에 의하면 칩 패드 위에 언더범프메탈 공정을 수행함이 없어 제조 비용을 줄일 수 있을 뿐만 아니라 솔더 조인트 특성이 향상되어 패키지 동작시 열응력에 의한 솔더 조인트부의 신뢰성 저하를 방지할 수 있다.
Description
본 발명은 반도체 칩 사이즈 패키지(Chip Size Package;CSP) 제조 방법에 관한 것으로, 칩 패드에 와이어 본딩 또는 메탈 패터닝을 이용하여 요철 구조를 형성한 후 솔더볼(solder ball)을 부착함으로써 솔더 조인트(joint) 특성을 향상시킨 웨이퍼 레벨 칩 사이즈 패키지 제조 방법에 관한 것이다.
도면을 참조하며 종래 기술의 제조 공정을 설명하면, 도 1에서 보는 바와 같이 웨이퍼 레벨에서 칩 패드(2) 위에 언더범프메탈(under bump metal;UBM)(3a)을 형성시킨 후, 그 위에 감광성물질(4)로 코팅하고, 칩 패드의 면적 만큼만 언더범프메탈(3a)을 현상한 후, 그 위에 플럭스(7)를 인쇄하고, 그 위에 솔더볼(8)을 부착한다. 그 다음 리플로우(reflow)를 통하여 솔더볼(8)을 칩 패드(2) 위에 솔더 조인트시킨 후, 웨이퍼 절단을 통하여 개별 칩으로 분리하면 칩 사이즈 패키지를 구성하게 된다.
그러나 종래의 기술에서는 칩 패드 위에 언더범프메탈 공정의 진행으로 높은 제조비용이 유발되고, 패키지 동작시 열응력(thermal stress)에 의한 솔더 조인트부의 신뢰성 저하를 유발시키는 문제점이 있다.
따라서 본 발명은 언더범프메탈 공정이 없이 솔더 조인트 특성을 향상시킬 수 있는 칩 사이즈 패키지 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 칩 사이즈 패키지를 도시한 단면도이다.
도 2는 칩 사이즈 패키지 공정 전의 웨이퍼의 상면을 나타낸 평면도이다.
도 3a 내지 도 3h는 본 발명에 의한 칩 사이즈 패키지 제조 방법을 나타내는 공정도로서,
도 3a는 도 2의 웨이퍼의 AA'선 단면을 나타내고,
도 3b는 칩 패드 위에 요철 구조를 형성하는 단계를 나타내고,
도 3c는 감광성물질을 칩 위에 코팅하는 단계를 나타내고,
도 3d는 요철 구조의 선단과 감광성물질이 수평이 되도록 칩 표면을 연마하는 단계를 나타내고,
도 3e는 마스크를 배열하고 빛을 조사하는 단계를 나타내고,
도 3f는 감광성물질을 현상하여 칩 패드에 형성되어 있는 요철 구조를 노출하는 단계를 나타내고,
도 3g는 개방된 칩 패드 위에 플럭스를 인쇄하는 단계를 나타내고,
도 3h는 플럭스 위에 솔더볼을 장착하는 단계를 나타낸다.
도 4는 웨이퍼 전 체의 칩 패드에 솔더볼이 부착된 모습을 나타낸 평면도이다.
도 5는 도 4의 웨이퍼를 개별 칩으로 절단한 것을 나타낸 사시도이다.
도 6은 본 발명에 의해 완성된 칩 사이즈 패키지의 단면도이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
1:칩 2:칩 패드
3a:언더범프메탈 3b:와이어 핀
4:감광성물질 5:마스크
6:빛 7:플럭스
8:솔더볼 9:인쇄회로기판
10:인쇄회로기판 패드
상기 목적을 달성하기 위해 본 발명은 다수의 칩 패드를 포함하는 칩의 상기 칩 패드 위에 요철 구조를 형성하고, 상기 요철 구조가 형성된 칩 위에 감광성물질을 코팅하고, 감광성 물질이 코팅된 칩을 상기 요철 구조의 선단과 상기 감광성물질이 수평이 되도록 표면 연마하고, 표면 연마된 칩 위에 마스크를 배열하여 빛을 조사하고, 상기 감광성물질을 현상하여 칩 패드에 형성되어 있는 상기 요철 구조를 노출시키고, 요철 구조가 노출되어 개방된 칩 패드 위에 플럭스를 인쇄하고, 상기 플럭스 위에 솔더볼을 장착하고 리플로우시켜 솔더볼을 칩 패드 위에 부착하는 것으로 이루어지는 웨이퍼 레벨 칩 사이즈 패키지 제조 방법을 제공한다.
본 발명은 칩 패드에 와이어 본딩 또는 메탈 패터닝을 이용하여 요철 구조를 형성한 후 솔더볼(solder ball)을 부착함으로써 솔더 조인트(joint) 특성을 향상시킨 것을 특징으로 한다.
이하 도면을 참조하며 구체적인 실시예를 통해 본 발명을 설명하면 다음과 같다.
도 2에 도시된 웨이퍼를 AA'선을 따라 그 단면 구조를 나타내면 칩(1)은 도 3a에 도시된 바와 같이 칩 패드(2)를 복수 개 포함하게 된다. 그 다음에는 상기 칩 패드(2) 위에 도 3b에 도시된 바와 같이 와이어 핀(3b) 본드를 실시한다. 와이어 핀(3b) 본드를 완료한 후 , 도 3c에 도시된 바와 같이 감광성물질(4)을 칩(1) 위에 코팅한다. 코팅이 완료된 후에는 도 3d에 도시된 바와 같이 와이어 핀(3b)의 선단(tip)과 감광성물질(4)이 수평이 될 수 있도록 표면을 연마한다. 표면 연마를 완료한 후, 도 3e에 도시된 바와 같이 마스크(5)를 배열하고 빛(6)을 조사한다.
상기 조사가 완료되면, 도 3f에 도시된 바와 같이 감광성물질(4)을 현상하여 칩 패드(2)에 본드되어 있는 와이어 핀(3b)을 노출시킨다. 와이어 핀(3b)이 노출되면 도 3g에 도시된 바와 같이 개방된 칩 패드(2) 위에 플럭스(7)를 인쇄한다. 상기 인쇄를 마친 후에는 도 3h에 도시된 바와 같이 플럭스(7) 위에 솔더볼(8)을 올려 놓고, 리플로우를 통하여 솔더볼(8)을 칩 패드(2) 위에 부착한다.
그 다음에는 도 4와 같이 웨이퍼 전 체의 칩 패드(2)에 솔더볼(8)이 부착된 것을 다이스 절단으로 도 5와 같이 개별적인 칩 사이즈 패키지로 형성한다. 그 다음, 개별 칩 사이즈 패키지를 도 6에 도시된 바와 같이 인쇄회로기판(printed circuit board;PCB)(9)의 인쇄회로기판 패드(10)에 부착시킨다.
본 발명에 의하면 칩 패드 위에 언더범프메탈 공정을 수행함이 없어 제조 비용을 줄일 수 있을 뿐만 아니라 솔더 조인트 특성이 향상되어 패키지 동작시 열응력에 의한 솔더 조인트부의 신뢰성 저하를 방지할 수 있다.
Claims (2)
- 다수의 칩 패드를 포함하는 칩의 상기 칩 패드 위에 요철 구조를 형성하고;상기 요철 구조가 형성된 칩 위에 감광성물질을 코팅하고;감광성 물질이 코팅된 칩을 상기 요철 구조의 선단과 상기 감광성물질이 수평이 되도록 표면 연마하고;표면 연마된 칩 위에 마스크를 배열하여 빛을 조사하고;상기 감광성물질을 현상하여 칩 패드에 형성되어 있는 상기 요철 구조를 노출시키고;요철 구조가 노출되어 개방된 칩 패드 위에 플럭스를 인쇄하고;상기 플럭스 위에 솔더볼을 장착하고 리플로우시켜 솔더볼을 칩 패드 위에 부착하는 것으로 이루어지는 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조 방법.
- 제 1 항에 있어서, 상기 요철 구조는 칩 패드에 와이어 본딩 또는 메탈 패터닝을 이용하여 형성시키는 것을 특징으로 하는 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990041158A KR20010028754A (ko) | 1999-09-22 | 1999-09-22 | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990041158A KR20010028754A (ko) | 1999-09-22 | 1999-09-22 | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010028754A true KR20010028754A (ko) | 2001-04-06 |
Family
ID=19612795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990041158A KR20010028754A (ko) | 1999-09-22 | 1999-09-22 | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010028754A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444163B1 (ko) * | 2001-12-27 | 2004-08-11 | 동부전자 주식회사 | 솔더조인트 강성 보강장치 |
KR100618901B1 (ko) * | 2004-08-14 | 2006-09-01 | 삼성전자주식회사 | 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177208A (ja) * | 1992-12-03 | 1994-06-24 | Murata Mfg Co Ltd | フリップチップ接合構造 |
JPH09226230A (ja) * | 1996-02-26 | 1997-09-02 | Konica Corp | インクジェット用記録シート |
US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
US5914536A (en) * | 1995-07-07 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device and soldering portion inspecting method therefor |
-
1999
- 1999-09-22 KR KR1019990041158A patent/KR20010028754A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177208A (ja) * | 1992-12-03 | 1994-06-24 | Murata Mfg Co Ltd | フリップチップ接合構造 |
US5914536A (en) * | 1995-07-07 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor device and soldering portion inspecting method therefor |
JPH09226230A (ja) * | 1996-02-26 | 1997-09-02 | Konica Corp | インクジェット用記録シート |
US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444163B1 (ko) * | 2001-12-27 | 2004-08-11 | 동부전자 주식회사 | 솔더조인트 강성 보강장치 |
KR100618901B1 (ko) * | 2004-08-14 | 2006-09-01 | 삼성전자주식회사 | 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3116130B2 (ja) | Bga接続構造の形成方法 | |
TW498506B (en) | Flip-chip joint structure and the processing thereof | |
US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
US7224073B2 (en) | Substrate for solder joint | |
US8129839B2 (en) | Electronic device package structures | |
TW472367B (en) | Passive device pad design for avoiding solder pearls | |
US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
US20130026629A1 (en) | Semiconductor device, semiconductor device unit, and semiconductor device production method | |
JP2005129955A (ja) | 超薄型フリップチップパッケージの製造方法 | |
CN113113383A (zh) | 一种金属凸块结构及制造方法 | |
JPH03504064A (ja) | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット | |
JP2008244186A (ja) | 回路基板、半導体装置、及び半田バンプの形成方法 | |
US11810878B2 (en) | Wafer-level package including under bump metal layer | |
KR20010028754A (ko) | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 | |
KR19980030097A (ko) | 엔비지에이 패키지의 아웃단자 형성방법 | |
JP3802824B2 (ja) | 配線基板の製造方法 | |
WO2010100706A1 (ja) | 半導体装置 | |
JPH01161850A (ja) | 半導体装置の製造方法 | |
JP4015790B2 (ja) | 半導体装置の製造方法 | |
JP2005159102A (ja) | 配線基板及びその製造方法 | |
KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
KR100596796B1 (ko) | 플립칩 패키지의 범프 형성방법 | |
KR100640576B1 (ko) | 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 | |
US6802250B2 (en) | Stencil design for solder paste printing | |
JP5446132B2 (ja) | 植立用ピンおよびピン付き印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |