KR100618901B1 - 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 - Google Patents

비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100618901B1
KR100618901B1 KR1020050051263A KR20050051263A KR100618901B1 KR 100618901 B1 KR100618901 B1 KR 100618901B1 KR 1020050051263 A KR1020050051263 A KR 1020050051263A KR 20050051263 A KR20050051263 A KR 20050051263A KR 100618901 B1 KR100618901 B1 KR 100618901B1
Authority
KR
South Korea
Prior art keywords
solder ball
semiconductor package
substrate
ball pad
pad
Prior art date
Application number
KR1020050051263A
Other languages
English (en)
Other versions
KR20060048365A (ko
Inventor
김평완
안상호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/196,243 priority Critical patent/US7213329B2/en
Priority to JP2005233760A priority patent/JP2006054467A/ja
Publication of KR20060048365A publication Critical patent/KR20060048365A/ko
Application granted granted Critical
Publication of KR100618901B1 publication Critical patent/KR100618901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 무연(lead free) 재질의 솔더볼이 부착되는 솔더볼 패드가 전체두께의 60-90%가 리세스된 솔더볼 패드를 갖는 반도체 패키지를 제공한다. 이러한 반도체 패키지는 리세스된 솔더볼 패드 표면에 0.03~0.2㎛ 두께의 금도금층이 표면에 형성될 수 있으며, 솔더볼이 부착된 기판 하부에 솔더볼을 노출시키는 고분자 감광막이 더 형성될 수 있다. 이에 따라, 반도체 패키지의 충격특성을 현저하게 개선시킬 수 있다.
충격특성, BGA 패키지, 솔더볼 패드, 리세스.

Description

비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법{Semiconductor package having nonlinear characteristics of impact test and manufacturing method the same}
도 1은 종래 기술에 의한 반도체 패키지용 기판의 솔더볼 패드를 설명하기 위한 단면도이다.
도 2는 종래 기술에 의한 솔더볼 패드의 표면처리를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지에서 솔더볼 패드를 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지에서 솔더볼 패드를 설명하기 위한 다른 단면도이다.
도 6은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 밴딩 충격 시험(bending impact test) 결과를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 낙하 충격 시험(drop impact test) 결과를 도시한 그래프이다.
도 8은 낙하 시험 및 밴딩 충격 시험시 작용하는 힘의 방향을 설명하기 위해 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지가 모바일용 마더 보드(mobile type mother board)에 탑재된 형태를 설명하기 위한 단면도이다.
도 10은 본 발명의 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 솔더볼 패드를 제조하는 공정을 설명하기 위한 공정흐름도(process flow chart)이다.
도 11은 상기 도 10의 공정 흐름도에 의해 제작된 본 발명의 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 솔더볼 패드의 단면도이다.
도 12a 및 도 12b는 솔더볼 패드에 니켈 및 금도금층을 함께 형성하였을 때의 SPT(Solder Pull Test) 결과 및 이때의 결함 모드(failure mode)를 설명하기 위한 그래프이다.
도 13a 및 도 13b는 본 발명의 다른 실시예와 같이 솔더볼 패드에 금도금층만을 형성하였을 때의 SPT(Solder Pull Test) 결과 및 이때의 결함 모드(failure mode)를 설명하기 위한 그래프이다.
도 14는 본 발명의 다른 실시예에 의한 FBGA 패키지이고, 도 15는 다른 BGA 패키지이고, 도 16은 MCP이다.
도 17은 본 발명의 또 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 설명하기 위한 단면도이다.
도 18은 도17에서 솔더볼이 노출된 형태를 설명하기 위한 밑면도이다.
도 19는 본 발명에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 제조하기 위한 공정 흐름도(process flow chart)이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판, 102: 반도체 칩,
103: 와이어(wire), 104: 반도체 패키지,
105: 봉지수지, 106: 솔더볼 패드,
107: 금도금층, 108: 솔더 레지스트,
110: 솔더볼, 116: 계면결합층(IMC),
118: 고분자 감광막. 120: 노출된 솔더볼 형태.
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 솔더 조인트 신뢰성(SJR: Solder Joint Reliability)과 관련한 충격 특성이 개선된 반도체 패키지 및 그 제조방법에 관한 것이다.
현재 반도체 패키지는 크기를 작게 만들고, 고속으로 동작하는 반도체 칩에 적합하도록 낮은 인덕턴스를 가지며, 낮은 가격으로 제조가 가능한 것에 중점을 두고 지속적으로 발전해가고 있다.
제한된 면적 내에 보다 많은 개수의 외부연결단자가 들어가도록 설계하기 위 하여 반도체 패키지의 외부연결단자는 그 형태가 리드에서 솔더볼로 바뀌어 가고 있다. 이에 따라 솔더볼을 외부연결단자로 갖는 BGA 패키지의 사용이 점차 확대되고 있다.
도 1은 종래 기술에 의한 반도체 패키지용 기판의 솔더볼 패드를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 패키지를 제조하기 위한 기판(10)의 일 표면에는 솔더볼이 부착되는 솔더볼 패드(12)가 형성되어 있다. 이러한 솔더볼 패드(12)는 상기 기판(10) 위에서 솔더 마스크(14)에 의해 서로 절연된다.
상기 솔더볼 패드(12)는 그 재질이 구리인데, 대기중에 노출될 경우, 구리가 대기중 산소와 반응하여 표면에 산소와 구리의 화합물이 쉽게 형성된다. 이러한 산소와 구리의 화합물은 솔더볼이 부착될 때에 경계면에서 접착 강도를 떨어뜨리기 때문에 그 표면(12a)에 수용성 산화방지 물질인 OSP(Organic Solderability Preservatives)를 도포하여 솔더볼 패드(12)의 표면을 산화로부터 보호한다.
그러나 반도체 패키지용 기판의 제조공정중 OSP를 솔더볼 패드에 도포하기 전 단계에서, 솔더볼 패드(12)에 잔류하는 이 물질(undesire material)을 제거하는 세정공정(cleaning process) 혹은 소프트 에칭(soft etching)은 솔더볼 패드(12) 표면(12A)을 얇은 두께(h4)로 식각한다. 이러한 식각의 범위는 솔더볼 패드(12) 전체두께(h3)의 약 5~30%이고, 이에 대한 선행 기술이 미국 특허 US 6,674,017호(Date: Jan.6, 2004, Title: Multilayer-wiring substrate and method for fabricating same)로 특허 등록된 바 있다.
그러나 산화방지 물질인 OSP를 솔더볼 패드(12) 표면에 도포하는 기술은, 솔더볼 부착 공정에서 OSP가 완전히 제거되지 않고 솔더볼 패드(12)에 남아 있거나, 솔더볼 부착 공정에서 OSP가 제거된 상태에서 약간의 시간이 경과되면, 다시 표면에 산소와 구리의 화합물이 발생하는 것과 같은 문제가 아직 해결과제로 남아 있다.
도 2는 종래 기술에 의한 솔더볼 패드의 표면처리를 설명하기 위한 단면도이다.
도 2를 참조하면, 도면은 기판(10) 위에서 솔더 마스크(14)로 절연된 상태에 있는 솔더볼 패드(12) 표면에 니켈(Ni)도금층(18)과 금(Au)도금층(16)을 형성한 구조이다. 이러한 솔더볼 패드(12)에 대한 후처리는, 후속공정에서 무연 성분의 솔더볼이 부착되면, 솔더볼과 솔더볼 패드(12)의 접착 경계면에서 니켈-주석(Ni-Sn) 혹은 니켈-구리-주석(Ni-Cu-Sn) 등의 부서지기 쉬운 계면결합층(brittle inter metallic connection)이 형성된다. 상기 부서지기 쉬운 계면결합층은 이 부분에서 쉽게 분리 및 파단이 발생할 수 있는 특성을 갖게 된다.
최근들어 세계적으로 환경의 중요성이 강조됨에 따라, 앞으로는 납(lead)의 사용이 반도체 소자의 패키징 공정에서도 금지된다. 이에 따라 주석과 납을 주성분으로 하는 솔더볼의 사용은 금지되고, 납을 포함하지 않은 무연 재질의 솔더볼(lead free)이 사용된다. 그러나 무연 재질의 솔더볼을 반도체 패키지에 사용할 경우, 반도체 패키지의 충격 특성이 현저히 저하되는 문제가 있다. 특히 이러한 충격 특성은 모바일 폰(mobile phone)과 같이 충격에 쉽게 노출되는 전자장치에 들 어가는 반도체 패키지에서 더욱 그 중요성이 강조되고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼과 솔더볼 패드의 계면결합층에서 분리 및 파단이 발생하여 충격 특성이 저하되는 문제점을 개선한 비선형적 충격 특성을 갖는 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼과 솔더볼 패드의 계면결합층에서 분리 및 파단이 발생하여 충격 특성이 저하되는 문제점을 개선한 비선형적 충격 특성을 갖는 반도체 패키지의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지는, 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖는 기판과, 상기 기판과 전기적으로 연결되어 탑재된 반도체 칩과, 상기 기판의 솔더볼 패드에 부착된 무연(lead free) 재질의 솔더볼을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 비선형적 충격 특성을 갖는 반도체 패키지는 상기 솔더볼이 부착된 기판 일면에 형성되고 솔더볼을 일정크기로 노출시키는 폴리이미드 혹은 PBO(PolyBenzOxazole) 재질의 고분자 감광막을 더 구비할 수 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지는, 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖고, 상기 리세스된 솔더볼 패드 표면 위에 금(Au) 도금층이 있는 기판과, 상기 기판과 전기적으로 연결되어 탑재된 반도체 칩과, 상기 기판의 솔더볼 패드에 부착된 무연(lead free) 재질의 솔더볼을 구비하는 것을 특징으로 한다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 금도금층은 두께가 0.03~0.2㎛ 범위인 것이 적합하고, 상기 솔더볼이 부착된 기판 일면에 형성되고 솔더볼을 일정크기로 노출시키는 폴리이미드 혹은 PBO(PolyBenzOxazole) 재질의 고분자 감광막을 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖고 그 표면에 금도금층이 형성된 기판을 준비하는 단계와, 상기 기판의 일면에 상기 기판과 전기적으로 연결되는 반도체 칩을 탑재하는 단계와, 상기 기판의 솔더볼 패드에 무연재질의 솔더볼을 부착하는 단계와, 상기 솔더볼이 부착된 기판의 일면에 상기 솔더볼을 노출시키는 고분자 감광막을 형성하는 단계를 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지 제조방법을 제공한다.
본 발명에 따르면, 솔더볼 패드의 두께 조정, 표면 도금층 및 기판에 추가로 형성된 고분자 감광막을 통해, 솔더볼을 외부연결단자로 사용하는 다양한 형태의 BGA 패키지에 대한 충격 특성을 현저하게 개선할 수 있다. 특히 모바일 폰과 같은 전자장치의 마더 보드에 부착된 반도체 패키지의 충격 특성이 비선형적으로 증가하여, 획기적으로 충격 특성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명에 의한 비선형적 충격 특성을 갖는 반도체 패키지(104)는, 기판(100) 위에서 반도체 칩(102)이 와이어(103)를 통해 상기 기판(100)과 전기적으로 연결된다. 그리고 상기 기판(100)의 일부, 반도체 칩(102) 및 와이어(103)는 봉지수지(EMC: Epoxy Mold Compound, 105)에 의해 밀봉(sealing)된다. 그리고 기판(100) 아래는 솔더볼 패드(106)에 무연 재질의 솔더볼(110)이 부착된다. 상기 솔더볼 패드(108)는 절연물질인 솔더 마스크(108)에 의해 서로 전기적으로 격리(isolation)된다.
이때 본 발명에 의한 비선형적 충격 특성을 갖는 반도체 패키지(104)는 솔더볼 패드(106)의 표면이 전체두께의 60~90%가 리세스된 상태에서 무연 재질의 솔더볼(110)와 결합되는 특징이 있다.
도 4는 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지에서 솔더볼 패드를 설명하기 위한 단면도이고, 도 5는 다른 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 의한 비선형적 충격 특성을 갖는 반도체 패키지에 사용되는 솔더볼 패드(106)는, 표면이 전체두께(h1)의 60~90%(h2)으로 식각되어 리세스(recess)된 형상을 갖는다. 도 4는 솔더볼 패드(106)의 표면이 이방성으로 식각되어 리세스된 형태(112)이고, 도 5는 솔더볼 패드(106)의 표면이 등방성으로 식각되어 리세스된 형태(114)이다. 이때 솔더볼 패드(106)의 두께(h1)가 예를 들어 20㎛일 때, 리세스된 깊이(h2)는 12~18㎛인 것이 바람직하다. 이렇게 솔더볼 패드(106)의 표면이 60~90%로 깊게 식각되면, 표면에 잔류하는 이 물질(undesirable material) 혹은 불순물층이 모두 제거되기 때문에 솔더볼과 솔더볼 패드(106) 사이의 솔더 조인트 신뢰성(SJR)을 더욱 높일 수 있다.
이렇게 솔더볼 패드(106)의 표면이 리세스된 깊이는 본 발명의 목적을 달성하는데 있어서 중대한(critical) 의미를 갖는다. 이에 대해서는 이어지는 도면에서 신뢰성 검사결과를 참고하여 설명하기로 한다.
도 6은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 밴딩 충격 시험(bending impact test) 결과를 도시한 그래프이다.
도 6을 참조하면, 밴딩 충격 검사란, 복수개의 반도체 패키지가 탑재된 인쇄회로기판을 밴딩충격 시험장치로 로딩(loading)시킨 상태에서, 상기 인쇄회로기판이 옆으로 휘어지도록 외부의 힘을 인가한 후, 상기 인쇄회로기판에 탑재된 반도체 패키지의 상태를 확인하는 신뢰성 검사이다. 이때 옆으로 휘어지는 힘의 인가된 횟 수가 사이클이다.
그래프에서 X축은 밴딩 충격 수명[사이클]을 나타내고, Y축은 이때의 실패 확률[%]을 각각 나타낸다. 도면에서 "I"로 표시된 시료들은 도 1과 같이 솔더볼 패드의 표면을 얇게 식각(soft etching)한 시료들의 와이블 분포(Weibull distribution)이고, "P"로 표시된 시료들은 도 5와 같이 솔더볼 패드의 표면을 전체두께의 60~90%로 식각한 시료들의 와이블 분포(Weibull distribution)이다.
그래프에서 종래에서는 시료들이 1회 사이클부터 불량이 발생하기 시작하여 약 100회를 전후해서 모두 불량이 되었으나, 본 발명과 같이 솔더볼 패드에 대한 리세스 깊이를 60~90%로 깊게 가져간 경우에는 500 사이클이 넘어서 불량이 발생하기 시작하여 1000 사이클까지도 완전히 불량이 되지 않는 획기적인 개선이 밴딩 충격 시험에서 관측되었다.
상기 그래프의 종래 기술의 시료("P") 및 본 발명의 시료에 대한("I")의 와이블 분포에서, 산포를 나타내는 형태 팩터(Shape Factor)는 각각 0.5224 및 3.3149로 나타났다. 따라서 본 발명은 종래 기술에 비하여 형태 팩터가 6.3배나 증가하였다. 그리고 종래 기술의 시료("P") 및 본 발명의 시료("I")에 대한 와이블 분포에서, 평균 수명을 나타내는 스케일 팩터(Scale Factor)는 각각 53.536 및 1007로 나타났다. 따라서 본 발명은 종래 기술에 비하여 밴딩 충격 측면에서 수명이 약 19배나 현저하게 증가되는 것이 관측되었다.
도 7은 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 낙하 충격 시험(drop impact test) 결과를 도시한 그래프이다.
도 7을 참조하면, 낙하 충격 시험이란, 반도체 패키지를 인쇄회로기판에 탑재한 후, 이를 낙하 충격 시험 장비로 로딩한 후, 일정 높이에서 시료를 낙하시켜 딱딱한 바닥(rigid base)에 떨어뜨렸을 때에 반도체 패키지가 받는 충격을 확인하는 신뢰성검사이다.
그래프에서 X축은 시료의 이름이며, 좌측 Y축은 낙하 횟수를 나타내는 사이클이며, 우측 Y축은 시료의 리세스 깊이를 나타낸다. 시료로 사용된 반도체 패키지에서 솔더볼 패드의 두께는 20㎛인 것을 사용하였다. 또한 그래프에서 막대는 낙하 및 충격 시험에서 각각의 시료가 불량으로 판정된 사이클수인 수명을 가리키고, ◆로 연결된 선을 각각의 시료에 대한 리세스 깊이를 나타낸다.
그래프를 통해 확인할 수 있는 사항은, 솔더볼 패드 두께인 20㎛의 60%인 12㎛을 식각하여 리세스시킨 시료부터 낙하 충격 시험에서 불량으로 판정되는 사이클수가 획기적으로 증가한다는 것이다. 즉 낙하 충격 특성이 비선형적으로 개선되는 것이 관찰되었다. 그래프에서 솔더볼 패드 두께의 50%인 10㎛까지 리세스시킨 시료(#3, #4, #5)는 약 100 사이클 이내에서 불량이 되었으나, 본 발명과 같이 솔더볼 패드 두께의 60%인 12㎛ 이상으로 리세스시킨 시료(#7, #8, #9, #10)부터는 약 700 사이클의 낙하가 이루어진 후에야 불량이 되었다. 그리고 리세스 깊이가 솔더볼 패드 두께의 90%인 18㎛까지는 수명이 크게 증가하지 않고 균일하게 나타나다가 포화되는 것이 관측되었다. 물론, 리세스 깊이가 솔더볼 패드 두께의 90% 이상인 18㎛ 이상으로 식각한 경우에는, 솔더볼 패드와 솔더볼 사이의 전기적 연결 성능이 악화될 수 있다.
도 8은 낙하 시험 및 밴딩 충격 시험시 작용하는 힘의 방향을 설명하기 위해 도시한 단면도이다.
도 8을 참조하면, 위와 같이 충격 특성을 확인하는 신뢰성 검사에서, 본 발명과 같이 솔더볼 패드(106)의 리세스 깊이를 현저하게 깊게 하였을 때에 그 특성이 좋아지는 원인은 아직 정확하게 알려지지 않았다.
단지 반도체 패키지에 충격이 가해질 때에 가장 민감하게 파괴되는 부분이 솔더볼(110)과 솔더볼 패드(106)의 경계면인 계면결합층(116)인데, 이러한 계면결합층(116)은 솔더볼(110)에 비하여 상대적으로 딱딱하고 쉽게 부서지기 쉬운 재질이다. 상기 솔더볼(110)은 경도(hardness)가 약하기 때문에 딱딱한 재질의 계면결합층(116)과 비교할 때 비교적 충격을 흡수할 수 능력이 크다.
따라서 본원발명과 같이 솔더볼 패드(106)의 리세스 깊이를 솔더볼 패드(106) 두께의 60~90%로 깊게 만들면, 밴딩 충격 시험이나 낙하 충격 시험에서 작용하는 힘의 방향이 도면의 F2(계면접합층)에서 F1(솔더볼 벌크)로 옮겨지기 때문에 충격 특성이 개선되는 것으로 추정한다.
도 9는 본 발명의 일 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지가 모바일용 마더 보드(mobile type mother board)에 탑재된 형태를 설명하기 위한 단면도이다.
도 9를 참조하면, 통상적으로 반도체 패키지는 전자장치의 마더 보드(mother board)에 탑재되어 동작된다. 따라서, 본 발명의 개념은 반도체 패키지가 탑재되 는 인쇄회로기판으로까지 확장 적용할 수 있다. 즉, 모바일용 전자장치에 사용되는 마더 보드(200) 위에 있는 솔더볼 패드(204)의 표면을 전체 두께의 60~90%로 식각시켜 리세스한 후, 반도체 패키지의 솔더볼(110)과 결합시킬 수 있다. 도면에서 참조부호 202는 절연기판을 가리키고, 206은 솔더 마스크를 각각 가리킨다.
도 10은 본 발명의 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 솔더볼 패드를 제조하는 공정을 설명하기 위한 공정흐름도(process flow chart)이고, 도 11은 상기 도 10의 공정흐름도에 의해 제작된 본 발명의 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지의 솔더볼 패드의 단면도이다.
도 10을 참조하면, 본 실시예에서는 상기 솔더볼 패드(106)에 대하여 전체 두께에 대한 60~90%의 리세스를 진행한 후, 표면에 금도금층(107)을 형성하는 것이 특징이다. 상세히 설명하면, 먼저 솔더볼 패드가 형성된 기판(100)에 대한 전 세정 공정(S100)을 진행한다. 그 후 솔더볼 패드(106)를 전체 두께의 60~90%로 리세스시키는 에칭 공정(S110)을 진행하고, 계속해서 후 세정 공정(S120)을 실시한다. 이어서 리세스가 완료된 솔더볼 패드(106) 위에 금도금층(107)을 형성하는 공정(S130), 도금 후 세정 공정(S140) 및 건조공정(S150)을 통해 반도체 패키지용 기판(100)을 만든다. 도면에서 참조부호 105는 봉지수지를 가리키고, 108은 솔더 마스크를 각각 가리킨다.
상기 솔더볼 패드의 표면(12b)은 대기중에 있는 산소와 쉽게 반응하지 않는 금도금층(107)으로 덮여있기 때문에 산화방지를 위해 OSP와 같은 물질을 추가로 도포할 필요가 없다. 또한 상기 금도금층(107)은 기판(100)에 가해지는 열에 대해서 도 안정한 상태인 것이 확인되었다. 즉 0.005㎛, 0.5㎛ 및 1.8㎛의 금도금층(107)을 솔더볼 패드(106) 표면에 형성한 후, 175℃의 온도에서 4시간이 지난 후에 두께 변화를 측정한 결과, 거의 변화가 없는 것이 확인되었다.
또한 금도금층을 OSP 대신에 솔더볼 패드 적용함에 따라, 솔더볼 부착공정에서 추가로 진행하는 플럭스 클리닝(Flux cleaning) 공정이 생략된다. 즉 기존처럼 OSP를 솔더볼 패드 위에 코팅한 경우, 솔더볼 부착 이전에 OSP를 제거하기 위해 반드시 솔더볼 패드 표면에 유기용제인 플럭스를 도포하고, IR(Infra Red) 오븐에서 리플로우(reflow) 공정을 진행하고, 이를 세정(clean)하는 공정이 필요하였다. 그러나 본 발명은 솔더볼 패드에 금도금층을 직접 형성하기 때문에 이러한 공정을 생략할 수 있다.
또한 상기 금도금층은 구리재질의 솔더볼 패드와 주석 재질의 무연 솔더볼이 접착되는 경계면에서 웨팅(wetting) 정도를 개선하고, 금도금층의 두께가 증가함에 따라 솔더볼 패드와 솔더볼이 결합하는 힘을 더욱 증가시키는 장점이 있다.
도 12a 및 도 12b는 솔더볼 패드에 니켈 및 금도금층을 함께 형성하였을 때의 SPT(Solder Pull Test) 결과 및 이때의 결함 모드(failure mode)를 설명하기 위한 그래프이다.
도 12a 및 도 12b를 참조하면, SPT란, 기판에 부착된 솔더볼을 일정한 힘으로 위로 당겼을 때에 솔더볼 패드와 솔더볼 사이에 파단 및 분리가 발생하는 힘의 크기를 측정하고, 파단 및 분리가 발생하는 지점을 확인하는 신뢰성 검사이다.
도 12a에서 X축은 솔더볼 패드에 적용된 금도금층의 두께를 가리키며, Y축은 SPT에서 솔더볼 패드와 솔더볼에서 파단 및 분리가 발생하는 힘의 크기이다. 그래프를 통해 알 수 있는 것은, 솔더볼 패드에 니켈과 금도금층을 함께 형성하였을 때, 금도금층의 두께가 증가함에 따라, 파단 및 분리가 발생하는 힘의 크기가 증가한다는 것이다.
도 12b는 X축이 솔더볼 패드에 적용된 금도금층의 두께를 가리키며, Y축이 SPT에서 솔더볼 패드와 솔더볼에서 파단 및 분리가 발생하는 지점에 대한 백분율이다. 그래프에서 알 수 있는 것은, 솔더볼 패드에서 니켈과 금도금층을 함께 형성하였을 때, 금도금층의 두께가 증가함에 따라, 파단 및 분리가 발생하는 지점이 솔더볼 벌크(bulk)에서 계면접착층(ICM)으로 옮겨가는 것을 확인할 수 있다. 이때, 상기 그래프에서 금도금층의 두께가 0.2㎛일 때에 약 36%의 시료가 계면접착층에서 파단이 발생하는 것이 관측되었다.
도 13a 및 도 13b는 본 발명의 다른 실시예와 같이 솔더볼 패드에 금도금층만을 형성하였을 때의 SPT(Solder Pull Test) 결과 및 이때의 결함 모드(failure mode)를 설명하기 위한 그래프이다.
도 13a는 본 발명의 다른 실시예와 같이 솔더볼 패드에 금도금층만을 형성하였을 때, 상기 금도금층의 두께 증가에 따라 파단 및 분리가 발생하는 힘의 크기가 증가하였다. 또한 도 13b에서도 금도금층의 두께가 증가함에 따라 결함 모드(failure mode)가 솔더볼의 벌크에서 분리 및 파단이 발생하다가 계면접착층에서 분리 및 파단이 발생하는 경향으로 전환되는 것을 확인할 수 있다. 이때 금도금층의 두께가 0.07㎛일 때는 모든 시료가 솔더볼 벌크에서 분리 및 파단이 발생하고, 0.2㎛일 때에 계면접착층(ICM)에서 분리 및 파단이 발생하는 비율이 약 9%를 나타내었다.
이는 솔더볼 패드에 니켈과 금도금층을 함께 적용할 때(도12a, 12b)보다 SPT시 계면접착층에서 분리 및 파단이 발생하는 비율이 획기적으로 줄어든 것을 확인할 수 있다. 상술한 밴딩 충격 시험 및 낙하 충격 시험을 통해 얻은 추정(도8 참조)은, 수평방향으로 작용하는 외부의 힘이 솔더볼 벌크(F1)에 인가될 때가 솔더볼 패드와 솔더볼의 계면접착층(F2)에 가해질 때보다 더 좋은 결과를 나타내었다.
따라서 본 발명은 솔더볼 패드와 솔더볼의 접합면에서 수직 방향의 당기는 힘(solder ball pull force)이 작용할 때에, 분리 및 파단이 발생하는 가장 약한 지점이 계면결합층이 아닌 솔더볼 벌크가 되도록, 금도금층의 두께를 0.03~0.2㎛ 범위로 조정하였다. 그러므로 금도금층이 형성된 반도체 패키지의 충격 특성을 더욱 강화하였다.
도 14는 본 발명의 다른 실시예에 의한 FBGA 패키지이고, 도 15는 다른 BGA 패키지이고, 도 16은 MCP이다.
도 14 내지 도 16을 참조하면, 본 발명은 솔더볼을 외부연결단자로 사용하는 다양한 형태의 BGA 패키지에 응용될 수 있다. 여기서, 도 14 내지 도 16의 모든 참조부호는 도 3 내지 도 11에서 설명된 것과 동일한 부재를 나타낸다.
먼저 도 14는 와이어(103)를 통해 반도체 칩(102)이 기판(100)과 전기적으로 연결되는 FBGA 패키지(104)의 단면도이고, 도 15는 솔더 범프(103a)를 통해 반도체 칩(102)이 기판(100)과 전기적으로 연결되는 BGA 패키지(104A)의 단면도이다. 이때 기판(100)은 폴리이미드 재질의 휘어질 수 있는 기판(flexible substrate) 혹은 FR4 수지, FT 수지(resin) 재질의 고형의 기판(rigid substrate)을 선택적으로 사용할 수 있다.
그리고 도 15는 복수개의 반도체 칩(102)이 수직방향으로 적층된 형태의 MCP(Multi Chip Package, 104B)이다. 한편 도면에서는 전체두께의 60~90%가 리세스되고 표면에 금도금층(107)이 형성된 솔더볼 패드(106)가 기판(100) 하부에만 존재하였다. 그러나, 이것은 기판(100) 상부에 형성하는 방식으로 변경하여 적층형 반도체 패키지(stacked semiconductor package)에 응용할 수도 있다.
도 17은 본 발명의 또 다른 실시예에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 설명하기 위한 단면도이고, 도 18은 도17에서 솔더볼이 노출된 형태를 설명하기 위한 밑면도이다.
도 17 및 도 18을 참조하면, 본 발명의 또 다른 실시예는 고분자 감광막(118)이 상기 도 3 및 도 14의 반도체 패키지(104)의 기판(100) 하부에 추가된 것이다. 상기 고분자 감광막(118)은 폴리이미드 및 PBO(PolyBenzOxazole) 중에 선택된 하나를 사용해서 만들 수 있다. 상기 고분자 감광막(118)의 두께는 상기 솔더볼(110)의 높이보다 낮으며, 도 18과 같이 밑면에서 보았을 때에 솔더볼(110)의 직경보다 작은 크기(120)로 솔더볼(110)을 노출시킨다.
상기 고분자 감광막(118)은 반도체 패키지(104)가 마더 보드(미도시)에 탑재될 때, 문제가 발생되지 않는 형태로 형성되어 상기 솔더볼(110)의 주위를 감싸고 있다. 그러므로 기판(100) 하부에서 솔더볼(110)에 충격이나 손상이 발생할 때에, 이에 대한 완충(buffer) 역할을 수행할 수 있다. 상기 고분자 감광막(118)은 폴리이미드 및 PBO(PolyBenzOxazole)와 같은 재질이 갖는 점도(viscosity)를 이용하여 형성하거나, 포토리소그라피 공정을 이용하여 기판(100) 하부에 형성할 수 있다.
도 19는 본 발명에 의한 비선형적 충격 특성을 갖는 반도체 패키지를 제조하기 위한 공정 흐름도(process flow chart)이다.
먼저, 일 표면에 형성된 솔더볼 패드가 전체두께의 60~90%로 리세스되고, 그 표면에 금도금층이 0.03~0.2㎛ 범위로 형성된 기판을 준비한다. 상기 기판은 반도체 패키지를 제조하기 위한 기본 프레임으로 사용된다. 이어서 상기 기판에 반도체 칩을 전기적으로 연결하면서 탑재한다. 상기 반도체 칩은 와이어, 솔더 범프를 통해 기판에 연결될 수 있고, 복수개의 반도체 칩이 동시에 탑재될 수도 있다. 또한 필요시 상기 반도체 칩 전체 및 기판 일부를 밀봉하는 몰딩 공정을 수행할 수 있다.
그 후, 상기 기판에 있는 솔더볼 패드에 무연 재질의 솔더볼을 부착한다. 마지막으로 상기 무연 재질의 솔더볼이 부착된 기판에 고분자 감광막을 형성한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 솔더볼 패드의 두께 조절, 표면 도금층 및 기판에 추가로 형성된 고분자 감광막을 통해, 솔더볼을 외부연결단자로 사용하 는 다양한 형태의 BGA 패키지에 대한 충격 특성을 현저하게 개선할 수 있다. 특히 모바일 폰과 같은 전자장치의 마더 보드에 부착된 반도체 패키지의 충격 특성이 비선형적으로 증가하여, 획기적으로 충격 특성을 개선할 수 있다.

Claims (30)

  1. 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖는 기판;
    상기 기판과 전기적으로 연결되어 탑재된 반도체 칩; 및
    상기 기판의 솔더볼 패드에 부착된 무연(lead free) 재질의 솔더볼을 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  2. 제1항에 있어서,
    상기 비선형적 충격 특성을 갖는 반도체 패키지는 상기 반도체 칩 전체 및 기판의 일부를 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 패키지는 모바일 폰(mobile phone)용 마더 보드(mother board)에 사용되는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  4. 제3항에 있어서,
    상기 마더 보드에서 솔더볼이 부착되는 패드의 형태는 전체두께의 60~90%가 리세스된 형태인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  5. 제1항에 있어서,
    상기 전체두께의 60~90%가 리세스된 솔더볼 패드는 이방성 식각으로 만들어진 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  6. 제1항에 있어서,
    상기 전체두께의 60~90%가 리세스된 솔더볼 패드는 등방성 식각으로 만들어진 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  7. 제1항에 있어서,
    상기 비선형적 충격 특성을 갖는 반도체 패키지는 상기 솔더볼이 부착된 기판 일면에 형성되고 솔더볼을 일정크기로 노출시키는 고분자 감광막을 더 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  8. 제7항에 있어서,
    상기 고분자 감광막에 의해 솔더볼이 노출되는 일정크기는 상기 솔더볼의 직경보다 작은 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  9. 제7항에 있어서,
    상기 고분자 감광막은 폴리이미드 및 PBO(PolyBenzOxazole) 중에 선택된 하 나인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  10. 제1항에 있어서,
    상기 솔더볼 패드의 두께는 10~30㎛ 범위인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  11. 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖고, 상기 리세스된 솔더볼 패드 표면 위에 금(Au) 도금층이 형성된 기판;
    상기 기판과 전기적으로 연결되어 탑재된 반도체 칩; 및
    상기 기판의 솔더볼 패드에 부착된 무연(lead free) 재질의 솔더볼을 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  12. 제11항에 있어서,
    상기 기판은 플렉시블 기판(flexible substrate)인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  13. 제11항에 있어서,
    상기 기판은 고형(rigid type) 기판인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  14. 제11항에 있어서,
    상기 반도체 칩은 솔더 범프를 통해 상기 기판과 전기적으로 연결되는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  15. 제11항에 있어서,
    상기 반도체 칩은 와이어를 통해 상기 기판과 전기적으로 연결되는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  16. 제11항에 있어서,
    상기 비선형적 충격 특성을 갖는 반도체 패키지는 상기 반도체 칩 전체 및 기판의 일부를 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  17. 제11항에 있어서,
    상기 반도체 칩은 복수개의 반도체 칩이 수직으로 적층된 형태인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  18. 제11항에 있어서,
    상기 솔더볼 패드의 두께는 10~30㎛ 범위인 것을 특징으로 하는 비선형적 충 격 특성을 갖는 반도체 패키지.
  19. 제11항에 있어서,
    상기 금도금층은 두께가 0.03~0.2㎛ 두께인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  20. 제11항에 있어서,
    상기 반도체 패키지는 모바일 폰(mobile phone)용 마더 보드(mother board)에 사용되는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  21. 제20항에 있어서,
    상기 마더 보드에서 솔더볼이 부착되는 패드의 형상은 전체 두께의 60~90%가 리세스된 형태인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  22. 제11항에 있어서,
    상기 전체두께의 60~90%가 리세스된 솔더볼 패드는 이방성 식각으로 만들어진 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  23. 제11항에 있어서,
    상기 전체두께의 60~90%가 리세스된 솔더볼 패드는 등방성 식각으로 만들어 진 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  24. 제11항에 있어서,
    상기 솔더볼 패드는 상기 기판의 상면에 있는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  25. 제11항에 있어서,
    상기 솔더볼 패드는 상기 기판의 하면에 있는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  26. 제11항에 있어서,
    상기 비선형적 충격 특성을 갖는 반도체 패키지는 상기 솔더볼이 부착된 기판 일면에 형성되고 솔더볼을 일정크기로 노출시키는 고분자 감광막을 더 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  27. 제26항에 있어서,
    상기 고분자 감광막은 두께가 상기 솔더볼 높이 보다 낮은 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  28. 제26항에 있어서,
    상기 고분자 감광막에 의해 솔더볼이 노출되는 일정크기는 상기 솔더볼의 직경보다 작은 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  29. 제26항에 있어서,
    상기 고분자 감광막은 폴리이미드 및 PBO(PolyBenzOxazole) 중에 선택된 하나인 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지.
  30. 인쇄회로기판 일 표면에 있는 솔더볼 패드를 구비하고 상기 솔더볼 패드는 전체 두께의 60~90%가 리세스된 형태를 갖고 그 표면에 금도금층이 형성된 기판을 준비하는 단계;
    상기 기판의 일면에 상기 기판과 전기적으로 연결되는 반도체 칩을 탑재하는 단계;
    상기 기판의 솔더볼 패드에 무연재질의 솔더볼을 부착하는 단계; 및
    상기 솔더볼이 부착된 기판의 일면에 상기 솔더볼을 노출시키는 고분자 감광막을 형성하는 단계를 구비하는 것을 특징으로 하는 비선형적 충격 특성을 갖는 반도체 패키지 제조방법.
KR1020050051263A 2004-08-14 2005-06-15 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법 KR100618901B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/196,243 US7213329B2 (en) 2004-08-14 2005-08-04 Method of forming a solder ball on a board and the board
JP2005233760A JP2006054467A (ja) 2004-08-14 2005-08-11 基板のソルダーボールの形成方法及び基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040064118 2004-08-14
KR1020040064118 2004-08-14

Publications (2)

Publication Number Publication Date
KR20060048365A KR20060048365A (ko) 2006-05-18
KR100618901B1 true KR100618901B1 (ko) 2006-09-01

Family

ID=37149867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051263A KR100618901B1 (ko) 2004-08-14 2005-06-15 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100618901B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269747B2 (en) 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003192A (ko) * 1999-06-22 2001-01-15 김영환 패키지장치의 솔더볼 조립성 향상구조
KR20010028754A (ko) * 1999-09-22 2001-04-06 김영환 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지
KR20010109141A (ko) * 2000-05-30 2001-12-08 니시가키 코지 솔더볼과 기판 사이의 결합이 강화된 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003192A (ko) * 1999-06-22 2001-01-15 김영환 패키지장치의 솔더볼 조립성 향상구조
KR20010028754A (ko) * 1999-09-22 2001-04-06 김영환 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지
KR20010109141A (ko) * 2000-05-30 2001-12-08 니시가키 코지 솔더볼과 기판 사이의 결합이 강화된 반도체 장치

Also Published As

Publication number Publication date
KR20060048365A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
US8390117B2 (en) Semiconductor device and method of manufacturing the same
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
CN1855405A (zh) 一种倒装芯片方法
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JP4185892B2 (ja) 半導体装置の製造方法
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR100618901B1 (ko) 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법
JP2007266564A (ja) フリップチップボンデッドパッケージ
US9373526B2 (en) Chip package and method for forming the same
US20110048782A1 (en) Solder Pad Structure With High Bondability To Solder Ball
US20090200362A1 (en) Method of manufacturing a semiconductor package
KR20110013902A (ko) 패키지 및 그 제조방법
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
KR100706574B1 (ko) 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
KR100824250B1 (ko) 금속 리드 부재를 피쳐링하는 반도체 패키지
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee