KR20010109141A - 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 - Google Patents

솔더볼과 기판 사이의 결합이 강화된 반도체 장치 Download PDF

Info

Publication number
KR20010109141A
KR20010109141A KR1020010029622A KR20010029622A KR20010109141A KR 20010109141 A KR20010109141 A KR 20010109141A KR 1020010029622 A KR1020010029622 A KR 1020010029622A KR 20010029622 A KR20010029622 A KR 20010029622A KR 20010109141 A KR20010109141 A KR 20010109141A
Authority
KR
South Korea
Prior art keywords
conductive land
resin film
solder ball
reinforcing resin
wiring board
Prior art date
Application number
KR1020010029622A
Other languages
English (en)
Other versions
KR100367955B1 (ko
Inventor
노부유키 우메자키
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20010109141A publication Critical patent/KR20010109141A/ko
Application granted granted Critical
Publication of KR100367955B1 publication Critical patent/KR100367955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치는 배선 기판의 제 1의 표면에 장착되는 반도체 소자와, 상기 제 1의 표면에 대향하는 배선 기판의 제 2의 표면에서 형성되고 노출되는 다수의 도전성 랜드부를 포함한다. 다수의 솔더볼은 각각 다수의 도전성 랜드부와 결합된다. 솔더볼과 도전성 랜드부 사이의 결합을 강화하기 위해 다수의 보강용 수지막이 형성된다. 보강용 수지막 각각은 도전성 랜드부와 결합하는 솔더볼의 일부의 주위에 형성된다. 보강용 수지막 각각은 배선 기판을 따른 부분과 솔더볼의 측면을 따른 부분을 형성하도록 휜다. 솔더볼과 도전성 결합부 사이의 결합은 보강용 수지막의 휜 부분의 탄성력에 의해 강화된다.

Description

솔더볼과 기판 사이의 결합이 강화된 반도체 장치{SEMICONDUCTOR DEVICE HAVING REINFORCED COUPLING BETWEEN SOLDER BALLS AND SUBSTRATE}
발명의 분야
본 발명은 일반적으로 반도체 장치와 그 제조 방법에 관한 것으로, 특히 볼 그리드 어레이(Ball Grid Array; BGA)형 반도체 장치에서 솔더볼과 배선 기판 사이의 접속 신뢰도를 향상시키기 위한 것이다.
발명의 배경
최근, 아주 많은 수의 접속 단자를 갖는 반도체 패키지를 마더보드가 되는 배선 기판 상에 실장하고 연결하기 위한 기술이 요구되고 있다. 이러한 요구에 충족하기 위해서, 아주 많은 수의 솔더볼이 그리드형 배치로 접속 단자 상에 배치되는 볼 그리드 어레이(BGA)형 패키지가 실질적으로 사용된다. BGA형 패키지의 기본 구조는 다음과 같다. 즉, BGA형 패키지에 있어서, 양면 배선 기판의 전면 상에 반도체 칩이 실장되고 상기 양면 배선 기판의 이면 상에 솔더볼이 형성된다. 양면 배선 기판의 전면 상에는, 반도체 칩의 전극과 전기적으로 결합되는 전극 패턴이 형성된다. 양면 배선 기판의 이면 상에는, 전면측 상의 전극 패턴과 전기적으로 결합되며 솔더볼이 결합되는 도전성 랜드부(conductive land portions)가 형성된다.
일본 특개평 제10-98045호는 이러한 BGA형 패키지의 일 예를 개시한다. 일본 특개평 제10-98045호에 개시된 구조에서, 솔더볼은 기판 상에 형성되며 솔더 레지스트층을 통해 노출된 랜드부 상으로 결합된다. 그 후, 보강용 수지 재료가 솔더볼 각각의 밑 부분 주위에 도포된다.
그러나, 일본 특개평 제10-98045호의 구조는 다음과 같은 문제점을 갖는다. 즉, 보강용 수지 재료가 도포될 때, 보강용 수지 재료가 각 솔더볼의 상부에 부착되는 것을 방지하기 위해, 각 솔더볼의 상부에 마스크 수지층을 선택적으로 형성할 필요가 있다. 여기서, 마스크 수지층은 보강용 수지 재료와 친화성이 없는 재료로 형성된다. 또한, 보강용 수지 재료를 형성한 후, 마스크 수지층은 제거되어야 한다. 따라서, 제조 공정이 복잡해지고, 제조 단가가 상승하게 된다.
따라서, 종래의 반도체 장치 및 반도체 장치 제조 방법의 단점을 방지하는 것이 본 발명의 목적이다.
본 발명의 다른 목적은 솔더볼과 배선 기판 사이의 접속의 신뢰성이 향상될 수 있는 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 제조 공정 수와 제조 단가의 증가 없이 솔더볼과배선 기판 사이의 접속의 신뢰성이 향상될 수 있는 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 솔더볼과 배선 기판 사이의 접속을 보강하기 위한 수지부가 쉽게 형성될 수 있는 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 제조 공정 및 제조 단가의 증가 없이 솔더볼과 배선 기판 사이의 접속을 보강하기 위한 수지부가 형성될 수 있는 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명에 있어서, 보강용 수지막은 솔더볼을 반도체 장치의 기판에 결합하는 공정 이전에 솔더볼을 결합시키기 위한 기판 상의 도전성 랜드부 각각의 주변부에 형성된다. 솔더볼을 반도체 장치의 기판에 결합하는 공정에 있어서, 보강용 수지막은 열에 의해 용융된 솔더볼의 재료에 의해 도전성 랜드부의 각각으로부터 밖으로 밀려진다.. 본 발명에 있어서, 보강용 수지막은 이러한 현상을 활용함으로써 형성된다. 결과적으로, 솔더볼 상에 미리 마스크 층을 형성하는 공정과 마스크 층을 제거하는 공정이 불필요하게 된다.
이러한 방식으로 형성된 보강용 수지막은 솔더볼의 바닥 부분의 각각을 둘러싸게 되고, 그 내부 영역으로 휘게 된다. 보강용 수지막의 휜 부분은 복원력 또는 탄성력에 의해 솔더볼 각각의 바닥 부분을 밀게 된다. 이에 의해, 솔더볼과 도전성 랜드부 사이의 결합은 강화될 수 있다. 전단 응력(shearing stress)과 같은 응력이 각각의 솔더볼과 기판 사이의 접면부에 인가되더라도, 이러한 응력을 보강용 수지막의 재료로 흡수 또는 분산시키는 것이 가능하다. 또한, 이러한 방식으로 제조된반도체 장치에 있어서, 보강용 수지막에 대한 재료의 양은 최소로 될 수 있으며, 따라서 반도체 장치의 단가에 영향을 미치지 않게 된다. 또한, 반도체 장치가 마더보드 등에 장착될 때, 보강용 수지막은 반도체 장치의 장착에 방해물이 되지 않는다.
본 발명의 한 양상에 따르면, 반도체 장치가 제공되는데, 상기 장치는: 배선 기판과; 상기 배선 기판의 제 1의 표면 상에 장착된 반도체 소자와; 상기 제 1의 표면에 대향하는 상기 배선 기판의 제 2의 표면의 절연 재료부의 개구를 통해 각각 노출되는 다수의 도전성 랜드부와; 상기 다수의 도전성 랜드부에 각각 결합된 다수의 솔더볼; 및 상기 솔더볼과 상기 도전성 랜드부 사이의 결합을 강화하기 위한 다수의 보강용 수지막을 포함하며, 상기 보강용 수지막의 각각은 상기 도전성 랜드부에 결합하는 솔더볼의 부분 주위에 형성되고, 상기 보강용 수지막의 각각은 상기 배선 기판을 따른 부분과 상기 솔더볼의 측면을 따른 부분을 형성하도록 휜다.
이 경우, 상기 솔더볼과 상기 도전성 랜드부 사이의 결합은 상기 보강용 수지막의 휜 부분의 탄성력에 의해 강화되는 것이 바람직하다.
또한, 상기 다수의 도전성 랜드부는 상기 반도체 소자의 전극과 전기적으로 결합되는 것이 바람직하다.
또한, 상기 보강용 수지막의 각각은 균일한 두께를 갖는 링 형상의 막의 내주부(inner circumferential portion)가 상기 도전성 랜드부로부터 밀려져서 휘게 되는 것이 바람직하다.
상기 도전성 랜드부의 표면은 상기 도전성 랜드부의 주변부에서 상기 배선기판의 제 2의 표면의 표면부로부터 오목한 것이 바람직하다.
또한, 상기 보강용 수지막은 실리콘 수지로 이루어지는 것이 바람직하다.
또한, 상기 배선 기판은 도전성 배선 패턴층이 절연층의 사이에 끼이는 플렉시블 배선 기판인 것이 바람직하다.
본 발명의 다른 양상에 따르면, 반도체 장치 제조 방법이 제공되는데, 상기 방법은: 반도체 소자를 준비하는 단계와; 상기 반도체 소자가 장착될 제 1의 표면과 상기 제 1의 표면에 대향하는 제 2의 표면을 구비하는 배선 기판을 준비하는 단계와; 상기 반도체 소자를 상기 배선 기판의 상기 제 1의 표면에 장착하는 단계와; 상기 배선 기판의 상기 제 2의 표면에 다수의 보강용 수지막을 형성하는 단계와; 상기 보강용 수지막의 개구부를 통해 노출하는 도전성 랜드부 상에 솔더볼을 각각 배치하고, 상기 솔더볼을 가열 및 용융하는 단계; 및 상기 용융된 솔더볼을 냉각 및 경화하는 단계를 포함하고,
상기 다수의 도전성 랜드부는 상기 배선 기판의 상기 제 2의 표면의 절연 재료 부분의 개구를 통해 각각 노출되며, 상기 보강용 수지막의 각각은 개구부를 구비하고, 상기 보강용 수지막의 각각은 상기 도전성 랜드부 중 대응하는 도전성 랜드부와 부분적으로 중첩하며, 상기 도전성 랜드부의 각각의 부분은 상기 보강용 수지막 중 대응하는 보강용 수지막의 개구부를 통해 노출되며, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분은 상기 도전성 랜드부로부터 밀려진다.
이 경우, 용융된 솔더볼을 냉각 및 경화하는 단계 이후에, 상기 솔더볼과 상기 도전성 랜드부 사이의 결합은 상기 보강용 수지막에 의해 강화되는 것이 바람직하다.
또한, 상기 도전성 랜드부 각각은 원형을 가지고, 상기 보강용 수지막의 개구부 각각은 원형을 가지고, 상기 도전성 랜드부 각각의 중심은 상기 보강용 수지막 중 대응하는 보강용 수지막의 중심과 거의 일치하며, 상기 도전성 랜드부 각각의 직경은 상기 보강용 수지막의 개구부 중 대응하는 개구부의 직경보다 더 큰 것이 바람직하다.
또한, 상기 배선 기판의 상기 제 2의 표면 상에 다수의 보강용 수지막을 형성하는 단계는 상기 보강용 수지막의 개구부를 통해 노출하는 상기 도전성 랜드부에 솔더볼을 각각 배치하고 상기 솔더볼을 가열 및 용융하는 단계 이전에 스크린 프린팅 방법을 사용함으로써 수행되는 것이 바람직하다.
상기 보강용 수지막은 실리콘 수지로 이루어지는 것이 바람직하다.
또한, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각과 상기 도전성 랜드부 중 대응하는 도전성 랜드부 사이에 갭이 형성되는 것이 바람직하다.
또한, 상기 도전성 랜드부 각각의 표면은 상기 도전성 랜드부 중 대응하는 도전성 랜드부의 주변부에서 상기 배선 기판의 표면부로부터 오목하게 되어, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각과 상기 도전성 랜드부 중 대응하는 도전성 랜드부 사이에 갭이 형성되는 것이 바람직하다.
또한, 상기 보강용 수지막의 개구부를 통해 노출하는 도전성 랜드부 상에 솔더볼을 각각 배치하고 상기 솔더볼을 가열 및 용융하는 단계에 있어서, 용융된 솔더볼 각각의 재료는 상기 갭 속으로 들어가고, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분은 상기 도전성 랜드부로부터 밀려나는 것이 바람직하다.
또한, 상기 배선 기판의 상기 제 2의 표면 상에 다수의 보강용 수지막을 형성하는 단계에 있어서, 거의 균일한 두께를 갖는 상기 보강용 수지막이 형성되는 것이 바람직하다.
또한, 상기 보강용 수지막의 개구부 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경보다 더 작은 것이 바람직하다.
또한, 상기 보강용 수지막의 개구부 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경의 50-80%인 것이 바람직하다.
또한, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각의 폭은 상기 솔더볼 중 대응하는 솔더볼의 직경의 거의 10%인 것이 바람직하다.
또한, 상기 보강용 수지막 각각은 원형을 가지고 그 중심에서 개구부를 가지며, 상기 보강용 수지막 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경보다 더 크고 상기 솔더볼 중 대응하는 솔더볼의 직경의 두 배보다 더 작은 것이 바람직하다.
본 발명의 이들 및 다른 특징과 이점은 첨부된 도면과 연계한 하기의 설명으로부터 더욱 명확해질 것인데, 도면에서 동일한 도면 부호는 동일 또는 대응하는 부분을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 부분 확대 단면도.
도 2는 도 1의 반도체 장치의 도전성 랜드부와 솔더볼 사이의 결합부 근처의 구조를 도시하는 부분 확대 단면도.
도 3은 보강용 수지막을 형성하기 이전 상태에 있는 도 1의 반도체 장치의 부분 확대 단면도.
도 4는 도 3에 도시된 반도체 장치의 이면의 구조를 도시하는 부분 평면도.
도 5는 보강용 수지막을 형성한 직후의 상태를 도시하는 반도체 장치의 부분 확대 단면도.
도 6은 도 5의 반도체 장치의 밑면을 도시하는 도면.
도 7은 도 5의 반도체 장치의 도전성 랜드부 각각에 구형의 솔더볼을 배치하는 공정을 도시하는 부분 확대 단면도.
도 8은 도전성 랜드부에 솔더볼이 배치된 상태에서의 도 5의 반도체 장치의 도전성 랜드부 근처 부분을 도시하는 부분 확대 단면도.
♠도면의 주요 부분에 대한 부호의 설명♠
1 : 테이프 1a : 표면 절연층
1b : 이면 절연층 2 : 반도체 칩
3 : 전극 패턴부 4 : 도전성 랜드부
5 : 솔더볼 6 : 보강용 수지막
6a : 내주부 7 : 내부 배선 패턴층
8 : 본딩 와이어 9 : 밀봉 수지
11 : 금박층
도면과 연계하여, 본 발명의 실시예가 상세히 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치(20)의 부분 확대 단면도이다. 도 1의 반도체 장치(20)는 배선 기판인 테이프(1)와 상기 테이프(1) 상에 장착되는 반도체 소자 또는 칩(2)을 포함한다. 테이프(1)는 내부 배선 패턴층(7)이 절연층(1a)과 절연층(1b) 사이에 끼이는 구조를 갖는다. 내부 배선층(7)은, 예를 들면, 구리 배선 패턴층으로 이루어진다. 절연층(1a 및 1b)은, 예를 들면, 폴리이미드 등으로 이루어진다. 또한, 테이프(1)는 플렉시블 배선 기판으로서 기능한다. 반도체 칩(3)은 테이프(1)의 전면측 표면 상에 배치된 절연층(1a) 상에 장착된다.
테이프(1)의 전면측 표면 상의 절연층(1a)의 개구부(13a) 각각에 있어서는, 전극 또는 전극 패턴부(3)가 형성되어 있다. 전극 패턴부(3)는 본딩 와이어(8)를 통해 도면에는 도시되지 않은 반도체 칩(2)의 전극과 전기적으로 결합된다. 테이프(1)의 이면측 표면 상의 절연층(1b)의 개구부(13b)에 있어서는, 그 상에 솔더볼을 결합하기 위한 전극 또는 도전성 랜드부(4)가 형성되어 있다. 도전성 랜드부(4)의 각각은 내부 배선 패턴층(7)을 통해 테이프(1)의 전면측 상의 대응하는 전극 패턴부(3)와 전기적으로 결합된다.
반도체 장치(20)는 또한 테이프(1)의 전면측 상에 형성되며 반도체 칩(2)을 덮는 밀봉 수지부(encapsulation resin portion; 9)를 포함한다. 반도체 장치(20)는 도전성 랜드부(4)와 각각 결합된 솔더볼(5)을 더 포함한다. 솔더볼(5)은 그리드 형 배치로 테이프(1)의 이면에 배치된다.
도 2는 도 1의 반도체 장치(2)의 도전성 랜드부(4)와 솔더볼(5) 사이의 결합부 근처의 구조를 도시하는 부분 확대 단면도이다.
도 2에 도시된 바와 같이, 도전성 랜드부(4)의 표면 상에는, 도 1에는 도시되지 않았지만 도 2에는 도시된 금박층(gold plated layer; 11)이 형성되어 있다. 솔더볼(5)은 금박층(11)을 통해 도전성 랜드부(4)와 결합된다. 솔더볼(5)은 도전성 랜드부(4)에 결합된 원주 형상부(column shaped portion; 5a), 및 원주 형상부(5a)에 연결된 구형부(5b)를 포함한다. 원주 형상부(5a)와 구형부(5b)는 단일체로서 형성된다. 보강용 수지막(6)은 도전성 랜드부(4) 각각의 주변부에 형성된다. 보강용 수지막(6)은, 예를 들면, 실리콘 수지 등과 같은 탄성재로 이루어진다. 보강용 수지막(6)은 솔더볼(5)을 둘러싸는 링 또는 도넛 형상을 갖는다. 보강용 수지막(6)의 내주부(6b)는 솔더볼(5)의 원주 형상부(5a)에 의해 밀어 올려져서 휘게 된다. 보강용 수지막(6)의 휜 내주부(6a)는 솔더볼(5)의 원주 형상부(5a)의 주변부를 둘러싸게 되고, 보강용 수지막(6)의 탄성 또는 탄력에 의해 솔더볼(5)의 원주 형상부(5a)에 대해 압박된다. 따라서, 솔더볼(5)은 보강용 수지막(6)의 탄성력에 의해 배선 기판(1)으로 더 지지되어, 솔더볼(5)과 도전성 랜드부(4) 사이의 결합이 강화된다.
도 3 내지 도 8을 참조하여, 상기 상술된 구조를 갖는 반도체 장치 제조 방법을 설명할 것이다.
도 3은 보강용 수지막(6)을 형성하기 이전 상태에 있는 도 1의 반도체 장치의 부분 확대 단면도이다. 먼저, 플렉시블 배선 기판으로서 테이프(1)가 준비된다. 테이프(1)는 다음과 같은 구조를 가지고 있다. 즉, 내부 배선 패턴층(7)이 절연 베이스 재료층 또는 절연층(1a 및 1b) 사이에 끼인다. 내부 배선 패턴층(7)은, 예를 들면, 소정의 패턴으로 쉽고 정확하게 작업될 수 있는 구리 배선 패턴층으로 이루어진다. 절연층(1a 및 1b)은, 예를 들면, 폴리이미드 등으로 이루어진다. 테이프(1)의 전면측 표면 상의 절연층(1a)의 개구부(13a) 각각에는, 전극 또는 전극 패턴부(3)가 형성되어 있다. 또한, 테이프(1)의 이면측 표면 상의 절연층(1b)의 개구부(13b) 각각에는, 그 상에 솔더볼을 결합하기 위한 전극 또는 도전성 랜드부(4)가 형성되어 있다. 도전성 랜드부(4) 각각은 내부 배선 패턴층(7)을 통해 테이프(1)의 전면측 상의 대응하는 전극 패턴부(3)와 전기적으로 결합된다. 도전성 랜드부(4) 각각의 표면 상에는, 금박층(11)이 형성되어 있다. 내부 배선 패턴층(7)의 하면으로부터의 금박층(11)의 외부 면까지의 높이는 절연층(1b)의 높이보다 더 낮다. 즉, 금박층(11)의 외부 면은 절연층(1b)의 외부 면으로부터 오목하게 들어가 있다. 상기 상술된 구조를 갖는 테이프(1)는 임의의 적절한 방법을 사용함으로써 준비된다.
그 다음, 반도체 칩(2)은 테이프(1)의 표면, 즉 절연층(1a)의 표면에 장착된다. 그 다음, 테이프(1) 표면 상의 전극 패턴부(3) 각각은 본딩 와이어(8)를 통해 도면에는 도시되지 않은 반도체 칩(2)의 대응하는 전극과 전기적으로 결합된다. 그 다음, 밀봉 수지부(9)가 반도체 칩(2), 본딩 와이어(8), 및 전극 패턴부(3)를 덮도록 밀봉 수지부(9)가 테이프(1)의 전면에 형성된다. 이에 의해, 도 3에 도시된 구조가 얻어진다.
상기 상술된 바와 같이, 테이프(1)의 이면측 표면에는, 솔더볼을 결합하기 위한 도전성 랜드부(4)가 형성되어 있다. 도 4는 도 3에 도시된 반도체 장치의 이면측의 구조를 도시하는 부분 확대도이다. 도 4에 도시된 바와 같이, 도전성 랜드부(4)는 그리드 형 배치로 배치되고, 도전성 랜드부(4) 각각은 둥근 또는 원형 형상을 갖는다.
다음에, 보강용 수지막(6)이 테이프(1)의 이면측 표면의 소정의 영역 상에 형성된다. 보강용 수지막(6)을 형성하는 이 공정은 솔더볼(5)을 도전성 랜드부(4)에 배치하기 이전에 수행된다. 보강용 수지막(6)은, 예를 들면, 실리콘 수지 등으로 이루어진다.
도 5는 보강용 수지막(6)을 형성한 직후의 상태를 도시하는 반도체 장치의 부분 확대 단면도이다. 도 6은 도 5의 반도체 장치의 밑면을 도시한다. 도 5 및 도 6에 도시된 바와 같이, 보강용 수지막(6)은 도전성 랜드부(4) 각각에 대해서 형성된다. 보강용 수지막(6) 각각은 그 중심에서 둥근 또는 원형 형상의 개구부(10)를 갖는다. 즉, 보강용 수지막(6) 각각은 링 또는 도넛 형상을 갖는다. 보강용 수지막(6)의 외경은 도전성 랜드부(4)의 직경보다 더 크다. 보강용 수지막(6)의 개구(10)의 직경은 도전성 랜드부(4)의 직경보다 더 작다. 보강용 수지막(6)의 개구(10)의 중심은 도전성 랜드부(4)의 중심에 거의 대응한다. 따라서, 보강용 수지막(6) 각각은 도전성 랜드부(4) 중 대응하는 도전성 랜드부와 부분적으로 중첩하게 된다. 보강용 수지막(6) 각각의 도전성 랜드부(4)와 중첩하는 부분은 도전성 랜드부(4) 상의 금박층(11)과 직접적으로 접촉하지 않고 보강용 수지막(6)과 금박층(11) 사이에 미세한 갭이 존재하는 것이 바람직하다.
보강용 수지막(6) 각각의 도전성 랜드부(4)와 중첩하는 부분의 폭, 즉 도전성 랜드부(4)의 반경과 보강용 수지막(6) 각각의 개구부(10)의 반경 사이의 차이는솔더볼(5)의 직경의 개략 1/10인 것이 바람직하다. 각 보강용 수지막(6)의 외경은 솔더볼(5)의 직경보다 더 크고 솔더볼(5)의 직경의 두배 보다 더 작은 것이 바람직하다. 보강용 수지막(6) 각각의 개구(10)의 직경은 솔더볼(5)의 직경보다 더 작은 것이 바람직하며, 상기 개구(10)의 직경이 솔더볼(5)의 직경의 개략 50 내지 80% 인 것이 더 바람직하다.
보강용 수지막(6)을 테이프(1)의 이면측 표면에 도포하는 방법으로서, 스크린 프린팅 방법을 사용하는 것이 바람직하다. 스크린 프린팅 방법은 우수한 패터닝 특성과 높은 위치 정밀도를 갖는다. 즉, 스크린 프린팅 방법을 사용함으로써, 소정의 패턴을 소정의 위치에 쉽고 정확하게 형성하는 것이 가능하다.
그 다음, 보강용 수지막(6)을 완전히 경화시키기 위해서, 열처리 공정이 수행된다. 열처리 공정 이후에, 대응하는 도전성 랜드부(4)와 중첩하는 각 보강용 수지막(6)의 부분과 대응하는 도전성 랜드부(4) 상의 금박층(11) 사이에 갭이 형성된다. 보강용 수지막(6)과 금박층(11) 사이의 갭의 크기는 테이프(1)의 절연층(1b)의 표면의 높이와 금박층(11)의 표면의 높이 사이의 차이에 대응하고, 예를 들면, 5 내지 10㎛이다. 또한, 절연층(1b) 상에 위치된 각 보강용 수지막(6)의 부분은 절연층(1b)에 부착된다.
다음에, 도 7에 도시된 바와 같이, 구 형상의 솔더볼(5)이 도전성 랜드부(4)에 각각 배치된다. 도 8은 도전성 랜드부(4) 상에 솔더볼(5)이 배치된 상태에 있는 도 5의 반도체 장치의 도전성 랜드부(4) 부근을 도시하는 부분 확대 단면도이다. 솔더볼(5)은 임의의 적절한 솔더볼 장착기(solder ball mounter)에 의해 도전성 랜드부(4)에 배치된다. 필요하다면, 솔더볼(5)은 도 5의 반도체 장치의 바닥측 표면이 위쪽을 향한 상태에서 도전성 랜드부(4) 상에 장착 또는 위치될 수 있다.
그 다음, 열처리 공정이 수행되어 솔더볼(5)을 용융한다. 용융된 솔더볼(5) 각각의 재료는 보강용 수지막(6)과 금박층(11) 사이의 갭으로 들어가서 확산되어, 금박층(11)의 표면 전체와 접하게 된다. 그 다음, 냉각 공정이 수행되어 솔더볼(5)의 재료를 경화시킨다. 이에 의해, 솔더볼(5) 각각은 금박층(11)을 통해 도전성 랜드부(4)와 결합된다. 따라서, 도 1 및 도 2에 도시된 반도체 장치가 제조된다.
본 실시예에 있어서, 솔더볼(5)이 용융될 때, 다음과 같은 형상이 발생한다. 솔더볼(5)은 용융된 상태에서 테이프(1)의 이면측 표면으로부터 돌출한다. 용융된 솔더볼(5)은 표면 장력으로 인해 솔더볼(5)이 구형이 되도록 하는 힘을 받게 된다. 따라서, 작은 갭을 통해 도전성 랜드부(4)와 중첩하는 또는 도전성 랜드부(4)에 부착되지 않으면서 도전성 랜드부(4)와 중첩하는 각 보강용 수지막(6)의 부분은 용융된 솔더에 의해 밀리게 된다. 이에 의해, 도전성 랜드부(4)와 중첩하는 각 보강용 수지막(6)의 부분은 절연층(1b)의 에지부에 대응하는 위치에서 도전성 랜드부(4)로부터 바깥쪽으로 휘게 된다. 그 후, 용융된 솔더볼(5)이 경화되면, 보강용 수지막(6)은 절연층(1b)의 에지부에 대응하는 위치에서 휜 상태로 남게 된다.
보강용 수지막(6)의 휜 부분(6a)의 내주부는 솔더볼(5)의 원주부(5a)를 둘러싸게 된다. 원주부(5a)는 솔더볼(5)의 바닥부에 대응한다. 도 2에 도시된 보강용 수지막(6)의 휜 부분(6a)은 도 8에 도시된 도전성 랜드부(4)와 중첩하는 보강용 수지막(6)의 부분에 대응한다. 보강용 수지막(6)은 실리콘 수지 등과 같은 탄성 또는탄력을 갖는 재료로 이루어진다. 따라서, 보강용 수지막(6)의 휜 부분(6a)의 내주부는 탄성력 또는 탄력에 의해 솔더볼(5)의 원주부(5a)에 압력을 가하게 된다. 이에 의해, 솔더볼(5)과 도전성 랜드부(4) 사이의 결합이 강화된다. 원주부(5a)에 인접한 경화된 솔더볼(5)의 나머지 부분은 표면 장력의 작용으로 인해 거의 구형으로 되어, 구 형상의 부분(5b)을 형성한다.
제조된 반도체 장치가 마더보드 등에 장착될 때 또는 그 후, 열 응력 등에 의해 야기되는 전단 응력이 반도체 장치의 랜드부와 솔더볼 사이의 접면 부분에 가해진다. 이러한 전단 응력은 반도체 장치의 랜드부와 솔더볼 사이의 결합을 불안정하게 하여, 솔더 볼에 균열을 야기시키고, 반도체 장치의 기판으로부터 솔더볼이 떨어지게 할 가능성이 존재한다. 그러나, 본 실시예에 있어서는, 솔더볼(5)과 도전성 랜드부(4)의 결합이 보강용 수직막부(6)에 의해 강화된다. 따라서, 열 응력 등에 의해 야기되는 전단 응력이 반도체 장치의 랜드부와 솔더볼 사이의 접면부에 가해지는 경우에도, 이러한 응력을 보강용 수지막(6)의 재료로 흡수 또는 분산시키는 것이 가능하다. 따라서, 솔더볼(5)과 도전성 랜드부(4)의 결합은 전단 응력 등에 의해 약화되지 않는다. 즉, 반도체 장치의 랜드부와 솔더볼 사이의 결합은 불안정하게 되지 않고, 솔더볼에 균열이 발생하지 않으며, 솔더볼이 반도체 장치의 기판으로부터 떨어지지도 않는다. 따라서, 반도체 장치의 신뢰성을 향상하는 것이 가능하다. 또한, 보강용 수지막(6)의 재료의 양이 상대적으로 적게 될 수 있고, 반도체 장치의 제조 단가에 악영향을 미치지 않는다. 또한, 반도체 장치가 마더보드 등에 장착될 때, 보강용 수지막(6)은 반도체 장치의 장착에 방해물이 되지 않는다.
상기 상술된 실시예에 있어서, 보강용 수지막(6)은 솔더볼(5)을 도전성 랜드부(4)에 결합하기 이전에 테이프(1)의 이면측 표면에 도포된다. 따라서, 보강용 수지막(6)의 재료는 솔더볼(5)에 부착되지 않으며, 보강용 수지막(6)을 쉽게 형성하는 것이 가능하다. 따라서, 솔더볼(5) 상에 마스크 층을 형성하고 그 후 솔더볼(5)로부터 마스크 층을 제거할 필요가 없다. 결과적으로, 공정 단계의 수와 반도체 장치의 제조 단가를 감소하는 것이 가능하다.
상기 상술된 실시예에 있어서, 솔더볼이 결합되는 도전성 랜드부(4) 각각은 원형 또는 둥근 형상을 갖는다. 도전성 랜드부(4)의 직경은, 예를 들면, 솔더볼(5)의 직경의 거의 80%이다. 도전성 랜드부(4)는 임의의 편리한 방법을 사용함으로써 형성될 수 있다. 일 예로서, 도전성 랜드부(4)는 다음과 같이 형성될 수 있다. 먼저, 내부 배선 패턴층(7)을 덮는 절연층(1b)에 개구부(13b)가 형성되어 내부 배선 패턴층(7)의 일부를 노출시킨다. 내부 배선 패턴층(7)의 노출된 부분에, 도전성 랜드부(4)가 되며 구리 등으로 이루어지는 전극층부가 형성된다. 다르게는, 내부 배선 패턴층(7)의 노출된 부분에 전극층부를 형성하지 않고, 내부 배선 패턴층(7)의 노출된 부분 자체를 도전성 랜드부(4)로 사용하는 것도 가능하다.
또한, 상기 상술된 실시예에 있어서, 도 2에 도시된 바와 같이, 금박층(11)은 도전성 랜드부(4) 각각의 표면에 형성된다. 금박층(11)은, 예를 들면, 1㎛의 두께를 갖는다. 금박층(11)은 도전성 랜드부(4) 각각의 표면이 산화되는 것을 방지한다. 또한, 금박층(11)이 솔더 재료와의 접합성이 양호하기 때문에, 금박층(11)과 솔더볼(5) 사이에 양호한 결합을 실현할 수 있게 된다. 따라서, 상기 상술된 실시예에서와 같이, 금박층(11)이 도전성 랜드부(4)에 형성되고, 솔더볼(5)과 도전성 랜드부(4)가 금박층(11)을 통해 서로 결합되는 것이 바람직하다. 그러나, 물론, 도전성 랜드부(4)에 금박층(11)을 형성하지 않고, 솔더볼(5)을 도전성 랜드부(4)의 표면과 직접적으로 결합하는 것도 가능하다.
내부 배선 패턴층(7)의 이면측 표면으로부터 절연층(1b)의 두께, 즉 높이와 금박층(11)을 포함하는 도전성 랜드부(4)의 두께, 즉 높이 사이의 차이는, 예를 들면, 대략 5 내지 10㎛이다. 이에 의해, 솔더볼(5)이 들어갈 수 있는 갭 또는 간격은 금박층(11)을 포함하는 도전성 랜드부(4)와 보강용 수지막(6) 사이에서 확실히 확보될 수 있다. 또한, 보강용 수지막(6)의 두께는 대략 10 내지 30㎛인 것이 바람직하다.
솔더볼(5) 각각의 원주형 부분(5a)의 단부는 대응하는 도전성 랜드부(4)의 전면, 즉 대응하는 금박층(11)의 전면과 결합되어, 솔더볼(5)은 배선 기판의 이면층 표면에 고정된다. 이 경우, 솔더볼(5)의 바닥부에 대응하는 원주형 부분(5a) 각각은 실리콘 수지 등과 같이 탄성을 갖는 재료로 이루어지며 테이프(1)의 절연층(1b)에 형성된 보강용 수지막(6)에 의해 둘러싸인다. 이에 의해, 솔더볼(5)과 테이프(1)의 결합이 강화된다.
BGA형 패키지의 반도체 장치 중에서, 본 발명은 FPBGA(Fine Pitch Ball Grid Array; 미세 피치 볼 그리드 어레이)형 패키지의 반도체 장치에서 특히 유용하다. FPBGA형 패키지에서는, 솔더볼의 피치 또는 반도체 장치의 기판의 이면측 표면에배치된 솔더볼 사이의 거리가 작고, 또한 솔더볼 각각의 직경도 작다. 이러한 FPBGA형 패키지의 반도체 장치가 마더보드 등에 장착될 때 또는 그 후, 열 응력 등에 의해 야기되는 전단 응력이 반도체 장치의 랜드부와 솔더볼 사이의 접면부에 가해진다. 이러한 전단 응력은 반도체 장치의 랜드부와 솔더볼 사이의 결합에 악영향을 미칠 가능성이 있다.
그러나, 본 실시예에 있어서는, 솔더볼이 보강용 수지막에 의해서도 지지되어, 솔더볼과 도전성 랜드부 사이의 결합이 보강용 수지막에 의해 강화된다. 따라서, 전단 응력을 보강용 수지막의 재료로 흡수 또는 분산시키는 것이 가능하다. 그러므로, 반도체 장치의 랜드부와 솔더볼 사이의 결합에 대한 이러한 전단 응력에 의해 야기되는 악영향을 방지하는 것이 가능하다. 예를 들면, 마더보드에 반도체 장치를 장착한 후, 반도체 장치의 테이프형 기판으로부터 솔더볼이 떨어지는 것을 방지하는 것이 가능하다. 그러므로, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 다른 종래 기술에서와 같이, 테이프형 기판으로부터 솔더볼이 떨어지는 것을 방지하기 위해서, 다음과 방법이 사용된다. 즉, 반도체 장치가 마더보드에 장착될 때, 솔더볼 사이의 간격을 채우는 충진 불량부용 수지(under-filling resin)가 형성되어, 전단 응력이 약화될 수 있다. 본 발명에 따르면, 이러한 충진 불량부용 수지를 형성하지 않고도 전단 응력을 약화시키는 것이 가능하다.
또한, 상기 언급된 일본 특개평 제10-98045호에 개시된 종래 기술에 있어서는, 솔더볼을 테이프형 기판에 결합한 후, 보강용 수지 재료가 테이프형 기판과 결합된 솔더부의 바닥부에 제공된다. 이 경우, 다음과 같은 문제점이 발생한다. 즉,취급 안전성이 낮은 점도가 낮은 수지 재료를 사용할 필요가 있다. 또한, 아주 미세한 노즐을 가지며 도포 위치 및 도포량에서 아주 높은 정밀도로 수지 재료를 도포할 수 있는 수지 재료용 도포 기계를 개발할 필요가 있다. 또한, 이 기술은 보강용 수지 재료가 솔더볼에 부착되는 것을 방지하기 위해 솔더볼 상에 마스크 층을 형성하는 공정과, 보강용 수지 재료를 도포한 후 마스크 층을 제거하는 공정을 필요로 한다. 따라서, 반도체 장치의 제조 공정 단계의 수가 증가하게 되어, 제조 단가가 상승하게 된다.
한편, 본 발명에 따른 반도체 장치의 제조 방법에 있어서, 솔더볼을 테이프형 기판에 부착시키기 이전에 보강용 수지막을 형성하는 것이 가능하다. 따라서, 보강용 수지막을 형성하기 위한 재료로서 상대적으로 안전한 수지 재료를 사용하는 것이 가능하다. 따라서, 현존하는 스크린 프린팅 기계를 사용함으로써 보강용 수지막을 쉽게 형성하는 것이 가능하다. 또한, 보강용 수지막의 재료가 솔더볼에 부착되지 않기 때문에, 솔더볼 상에 마스크 층을 형성할 필요가 없다. 따라서, 반도체 장치의 제조 공정 단계의 수를 감소하는 것이 가능하여, 제조 단가를 낮출 수 있다.
상기의 설명에 있어서, 본 발명은 특정예를 참조로 설명되었다. 그러나, 본 기술 분야의 당업자는 본 발명의 여러 가지 변형예와 수정예가 하기의 특허청구범위에서 나타나는 본 발명의 영역을 벗어나지 않으면서 수행될 수 있음을 알 수 있을 것이다. 따라서, 상기 설명 및 도면은 제한적이라기 보다는 예증적인 것이며, 이러한 모든 변형예가 본 발명의 영역 내에서 포괄된다. 그러므로, 본 발명은 첨부된 특허청구범위의 영역 내에 있는 모든 수정예와 변형예를 포괄하는 것으로 이해되어져야 한다.

Claims (20)

  1. 배선 기판과;
    상기 배선 기판의 제 1의 표면 상에 장착된 반도체 소자와;
    상기 제 1의 표면에 대향하는 상기 배선 기판의 제 2의 표면의 절연 재료부의 개구를 통해 각각 노출되는 다수의 도전성 랜드부와;
    상기 다수의 도전성 랜드부에 각각 결합된 다수의 솔더볼; 및
    상기 솔더볼과 상기 도전성 랜드부 사이의 결합을 강화하기 위한 다수의 보강용 수지막을 포함하며,
    상기 보강용 수지막의 각각은 상기 도전성 랜드부에 결합하는 솔더볼의 부분 주위에 형성되고, 상기 보강용 수지막의 각각은 상기 배선 기판을 따른 부분과 상기 솔더볼의 측면을 따른 부분을 형성하도록 휘는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 솔더볼과 상기 도전성 랜드부 사이의 결합은 상기 보강용 수지막의 휜 부분의 탄성력에 의해 강화되는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 다수의 도전성 랜드부는 상기 반도체 소자의 전극과 전기적으로 결합되는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 보강용 수지막의 각각은 균일한 두께를 갖는 링 형상의 막의 내주부(inner circumferential portion)가 상기 도전성 랜드부로부터 밀려져서 휘게 되는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 도전성 랜드부의 표면은 상기 도전성 랜드부의 주변부에서 상기 배선 기판의 제 2의 표면의 표면부로부터 오목한 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 보강용 수지막은 실리콘 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 배선 기판은 도전성 배선 패턴층이 절연층의 사이에 끼이는 플렉시블 배선 기판인 것을 특징으로 하는 반도체 장치.
  8. 반도체 소자를 준비하는 단계와;
    상기 반도체 소자가 장착될 제 1의 표면과 상기 제 1의 표면에 대향하는 제 2의 표면을 구비하는 배선 기판을 준비하는 단계와;
    상기 반도체 소자를 상기 배선 기판의 상기 제 1의 표면에 장착하는 단계와;
    상기 배선 기판의 상기 제 2의 표면에 다수의 보강용 수지막을 형성하는 단계와;
    상기 보강용 수지막의 개구부를 통해 노출하는 도전성 랜드부 상에 솔더볼을 각각 배치하고, 상기 솔더볼을 가열 및 용융하는 단계; 및 상기 용융된 솔더볼을 냉각 및 경화하는 단계를 포함하고,
    상기 다수의 도전성 랜드부는 상기 배선 기판의 상기 제 2의 표면의 절연 재료 부분의 개구를 통해 각각 노출되며, 상기 보강용 수지막의 각각은 개구부를 구비하고, 상기 보강용 수지막의 각각은 상기 도전성 랜드부 중 대응하는 도전성 랜드부와 부분적으로 중첩하며, 상기 도전성 랜드부의 각각의 부분은 상기 보강용 수지막 중 대응하는 보강용 수지막의 개구부를 통해 노출되며, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분은 상기 도전성 랜드부로부터 밀려지는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제 8항에 있어서,
    용융된 솔더볼을 냉각 및 경화하는 단계 이후에, 상기 솔더볼과 상기 도전성 랜드부 사이의 결합은 상기 보강용 수지막에 의해 강화되는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 8항에 있어서,
    상기 도전성 랜드부 각각은 원형을 가지고, 상기 보강용 수지막의 개구부 각각은 원형을 가지고, 상기 도전성 랜드부 각각의 중심은 상기 보강용 수지막 중 대응하는 보강용 수지막의 중심과 거의 일치하며, 상기 도전성 랜드부 각각의 직경은 상기 보강용 수지막의 개구부 중 대응하는 개구부의 직경보다 더 큰 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 8항에 있어서,
    상기 배선 기판의 상기 제 2의 표면 상에 다수의 보강용 수지막을 형성하는 단계는 상기 보강용 수지막의 개구부를 통해 노출하는 상기 도전성 랜드부에 솔더볼을 각각 배치하고 상기 솔더볼을 가열 및 용융하는 단계 이전에 스크린 프린팅 방법을 사용함으로써 수행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 8항에 있어서,
    상기 보강용 수지막은 실리콘 수지로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제 8항에 있어서,
    상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각과 상기도전성 랜드부 중 대응하는 도전성 랜드부 사이에 갭이 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제 8항에 있어서,
    상기 도전성 랜드부 각각의 표면은 상기 도전성 랜드부 중 대응하는 도전성 랜드부의 주변부에서 상기 배선 기판의 표면부로부터 오목하게 되어, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각과 상기 도전성 랜드부 중 대응하는 도전성 랜드부 사이에 갭이 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제 13항에 있어서,
    상기 보강용 수지막의 개구부를 통해 노출하는 도전성 랜드부 상에 솔더볼을 각각 배치하고 상기 솔더볼을 가열 및 용융하는 단계에 있어서, 용융된 솔더볼 각각의 재료는 상기 갭 속으로 들어가고, 상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분은 상기 도전성 랜드부로부터 밀려나는 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제 8항에 있어서,
    상기 배선 기판의 상기 제 2의 표면 상에 다수의 보강용 수지막을 형성하는 단계에 있어서, 거의 균일한 두께를 갖는 상기 보강용 수지막이 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  17. 제 8항에 있어서,
    상기 보강용 수지막의 개구부 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경보다 더 작은 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제 8항에 있어서,
    상기 보강용 수지막의 개구부 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경의 50-80%인 것을 특징으로 하는 반도체 장치 제조 방법.
  19. 제 8항에 있어서,
    상기 보강용 수지막 중 상기 도전성 랜드부와 중첩하는 부분의 각각의 폭은 상기 솔더볼 중 대응하는 솔더볼의 직경의 거의 10%인 것을 특징으로 하는 반도체 장치 제조 방법.
  20. 제 8항에 있어서,
    상기 보강용 수지막 각각은 원형을 가지고 그 중심에서 개구부를 가지며, 상기 보강용 수지막 각각의 직경은 상기 솔더볼 중 대응하는 솔더볼의 직경보다 더 크고 상기 솔더볼 중 대응하는 솔더볼의 직경의 두 배보다 더 작은 것을 특징으로 하는 반도체 장치 제조 방법.
KR10-2001-0029622A 2000-05-30 2001-05-29 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 KR100367955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000159940A JP2001339012A (ja) 2000-05-30 2000-05-30 半導体装置およびその製造方法
JP??2000-159940 2000-05-30

Publications (2)

Publication Number Publication Date
KR20010109141A true KR20010109141A (ko) 2001-12-08
KR100367955B1 KR100367955B1 (ko) 2003-01-14

Family

ID=18664202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029622A KR100367955B1 (ko) 2000-05-30 2001-05-29 솔더볼과 기판 사이의 결합이 강화된 반도체 장치

Country Status (4)

Country Link
US (1) US6483191B2 (ko)
JP (1) JP2001339012A (ko)
KR (1) KR100367955B1 (ko)
TW (1) TW502348B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618901B1 (ko) * 2004-08-14 2006-09-01 삼성전자주식회사 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
DE10332017A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils
US20050121496A1 (en) * 2003-12-05 2005-06-09 Farrell Kevin C. Apparatus for immobilizing a solid solder element to a contact surface of interest
US7332821B2 (en) * 2004-08-20 2008-02-19 International Business Machines Corporation Compressible films surrounding solder connectors
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices
US20060275608A1 (en) * 2005-06-07 2006-12-07 General Electric Company B-stageable film, electronic device, and associated process
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US7893533B2 (en) * 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
JP5075611B2 (ja) * 2007-12-21 2012-11-21 ローム株式会社 半導体装置
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
CN112086428B (zh) * 2020-08-01 2022-05-31 江苏长电科技股份有限公司 一种锡球保护结构及其制作方法
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JPH11251471A (ja) 1998-02-26 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2000012730A (ja) 1998-06-23 2000-01-14 Mitsui Chemicals Inc Ｂｇａパッケージ
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618901B1 (ko) * 2004-08-14 2006-09-01 삼성전자주식회사 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100367955B1 (ko) 2003-01-14
US20010048160A1 (en) 2001-12-06
US6483191B2 (en) 2002-11-19
JP2001339012A (ja) 2001-12-07
TW502348B (en) 2002-09-11

Similar Documents

Publication Publication Date Title
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
KR100344929B1 (ko) 반도체장치의 제조방법
US7224073B2 (en) Substrate for solder joint
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US8035202B2 (en) Electronic device having a wiring substrate
JP3233535B2 (ja) 半導体装置及びその製造方法
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
EP0875935A2 (en) Semiconductor device having a projecting electrode
US20050263887A1 (en) Circuit carrier and fabrication method thereof
US20010013653A1 (en) Array of electrodes reliable, durable and economical and process for fabrication thereof
KR19990067780A (ko) 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체장치
KR19990013820A (ko) 반도체 패키지와, 그것을 이용한 반도체장치 및 그 제조방법
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
JP2001094003A (ja) 半導体装置及びその製造方法
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR100334449B1 (ko) 반도체장치의형성방법
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
KR100412157B1 (ko) 반도체장치 및 그 제조방법
US20030082848A1 (en) Semiconductor device and manufacturing method
JP2003023243A (ja) 配線基板
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JP2008103739A (ja) 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee