KR100344929B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100344929B1
KR100344929B1 KR1019990028519A KR19990028519A KR100344929B1 KR 100344929 B1 KR100344929 B1 KR 100344929B1 KR 1019990028519 A KR1019990028519 A KR 1019990028519A KR 19990028519 A KR19990028519 A KR 19990028519A KR 100344929 B1 KR100344929 B1 KR 100344929B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
electrode
electrode pad
curable resin
hole
Prior art date
Application number
KR1019990028519A
Other languages
English (en)
Other versions
KR20000011717A (ko
Inventor
야마지야스히로
호소미에이이치
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000011717A publication Critical patent/KR20000011717A/ko
Application granted granted Critical
Publication of KR100344929B1 publication Critical patent/KR100344929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

전극의 인쇄기판과의 접합부에 전극을 박리시키거나 접촉저항을 증대시키는 열응력의 집중이 없는 반도체장치의 제조방법을 제공한다. 또한, 도막의 열수축에 의한 반도체장치의 만곡을 경감 또는 방지한 반도체장치의 제조방법을 제공한다.
전극패드(2)가 형성된 반도체기판(1)의 표면에 전극패드(2)의 일부분을 제거하여 절연보호막(3)을 형성한다. 다음에, 전극패드(2)를 피복하는 금속장벽(4)층을 전극패드(2) 상으로부터 절연보호막(3)까지 연속시켜 형성한다. 이어서, 반도체기판(1)의 표면을 금속장벽(4)층의 적어도 일부를 노출시키는 구멍부(6)를 남겨 경화성수지(5)로 피복한다. 그리고, 도전재료에 의해 구멍부(6)를 충전함과 더불어 그 위에 돌출부를 형성한다. 최후에, 도전재료를 열처리하여 전극을 형성함으로써 반도체장치가 제조된다.

Description

반도체장치의 제조방법{A METHOD OF MAKING SEMICONDUCTOR DEVICE}
본 발명은, 반도체칩과 거의 동등한 크기를 갖는 반도체장치의 제조방법에관한 것이다.
반도체칩을 인쇄회로기판 상에 실장하여 전자기기를 구성할 경우, 일정한 면적내에 보다 많은 반도체칩을 실장하는, 소위 고밀도 실장으로의 요구가 높아지고 있다. 이 고밀도 실장을 실현하는 방법으로서, 반도체칩과 거의 동등한 크기를 갖는 반도체장치(CSP(CHIP SCALE PACKAGE 또는 CHIP SIZE PACKAGE))가 개발되고 있다.
CSP를 제조할 경우에는 웨이퍼로부터 잘라낸 반도체칩마다 조립을 행할 필요가 있어 제조공정이 복잡해진다.
이 때문에, 웨이퍼 상에 반도체장치의 조립을 행한 후에, 이 반도체장치를 웨이퍼로부터 잘라내는 방법이 제안되고 있다. 예컨대, 특개평9-172036호 공보에는 반도체칩 상에 도체 페이스트를 인쇄하여 돌기형상의 전극(범프)을 형성하는 공정과, 돌기형상 전극 이외의 반도체칩의 표면에 절연성재료를 도포하여 밀봉체를 형성하는 공정으로 이루어진 CSP의 제조방법의 발명이 개시되어 있다.
이러한 종류의 반도체장치에서는, 일반적으로 실장해야 할 인쇄기판에 범프의 패턴에 대응시켜 전극을 형성해 두고, 이 전극 패턴에 반도체장치의 범프를 맞붙여 접촉부를 가열용융시켜 인쇄기판 상에 실장된다.
그런데, CSP에 이용되는 반도체기판과 인쇄기판과는 열팽창계수의 값이 크게 달라 실장시의 가열이나 사용시의 열사이클의 경우에, 열응력이 범프의 접합부에 집중하여 해당 부분이 박리하거나 전기저항이 높아질 우려가 있다.
이와 같은 인쇄기판과 이 위에 실장된 CSP와의 열팽창계수의 상위에 의해 범프에 생기는 열응력은, 범프의 높이를 높게함으로써 완화시킬 수 있다.
그러나, 특개평9-172036호 공보에 기재한 방법에서는 반도체칩의 전극패드 상에 직접 스크린인쇄를 이용하여 도체 페이스트에 의해 돌출한 전극을 형성하고, 이 전극 이외의 부분을 덮도록 경화성수지의 도막을 형성하고 있기 때문에, 경화성수지 도막의 두께만큼 전극의 실효높이가 상대적으로 낮게 되버려 오히려 접합부에 열응력이 집중하기 쉽다는 문제가 있었다.
또한, 이와 같이 전극부분을 제거하여 경화성수지 도막을 피복한 경우에는 도막의 쪽이 반도체칩의 부분 보다도 열팽창계수가 크기 때문에, 도막을 열처리한 후 방냉(放冷)할 경우에 도막이 열수축 하려고 하는 힘이 반도체칩에 의해 구속되어 열응력이 발생하고, 반도체장치가 도막측으로 만곡하여 인쇄기판으로의 실장에 지장을 초래한다는 문제가 있었다.
상술한 바와 같이, 종래 공지의 CSP의 제조방법에는 전극 이외의 부분을 덮도록 경화성수지의 도막을 형성하기 때문에, 경화성수지 도막의 두께만큼 전극의 실효높이가 상대적으로 낮아져 전극의 인쇄기판과의 접합부에 열응력이 집중하기 쉽다는 문제가 있었다.
또한, 도막의 쪽이 반도체칩의 부분 보다도 열팽창계수가 높기 때문에, 도막을 열처리한 후 방냉하는 경우에 도막이 열수축 하려고 하는 힘이 반도체칩에 의해 구속되어 열응력이 발생하고, 반도체장치가 도막측으로 막곡하여 인쇄기판으로의 실장에 지장을 초래한다는 문제가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 전극의 실효높이가 경화성수지 도막의 두께에 의해 영향을 받지않고, 따라서 전극의 인쇄기판과의 접합부에 전극을 박리시키거나 접촉저항을 증대시키는 열응력의 집중이 없는 반도체장치의 제조방법을 제공하는 것에 그 목적이 있다.
또한, 본 발명은 도막의 열수축에 의한 반도체장치의 만곡을 경감 또는 방지한 반도체장치의 제조방법을 제공하는 것에 그 목적이 있다.
도 1은 제1실시예의 반도체장치의 제조공정을 나타낸 모식단면도,
도 2는 제1실시예의 반도체장치의 제조공정을 나타낸 모식단면도,
도 3은 제2실시예의 반도체장치의 모식단면도,
도 4는 다른 실시예의 반도체장치의 모식단면도,
도 5는 다른 실시예의 반도체장치의 모식단면도,
도 6은 다른 실시예의 반도체장치의 모식단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 --- 반도체기판, 2 --- 전극패드,
3 --- 절연보호막,
4 --- 금속장벽 및 리드패턴으로서의 금속장벽,
5 --- 경화성수지, 6 --- 구멍부,
7 --- 전극 리드부, 8 --- 전극 범프부.
상기한 과제를 해결하기 위한 본 발명의 반도체장치의 제조방법은, 전극패드가 형성된 반도체기판의 면에 상기 전극패드의 일부분을 제거하여 절연보호막을 형성하는 공정과, 상기 전극패드를 피복하는 금속장벽층을 전극패드 상으로부터 절연보호막까지 형성하는 공정, 구멍부에 대응하는 위치에 경화성수지가 충전되지 않도록 스크린마스크를 배치하여, 상기 반도체기판의 면을 상기 금속장벽층의 적어도 일부를 노출시키는 구멍부를 남겨 스크린인쇄법에 의해 경화성수지로 피복하는 공정, 도전재료에 의해 상기 구멍부를 충전함과 더불어 그 위에 돌출부를 형성하는 공정 및, 상기 도전재료를 열처리하여 상기 경화성수지의 피복으로부터 돌출한 전극을 형성하는 공정을 구비한 것을 특징으로 하고 있으며, 상기 각 공정은 웨이퍼 상에 다수의 반도체장치를 형성할 경우에는 각 반도체장치에 대해 동시에 행해진다.
상기의 도전재료로서는 저융점 금속분말을 포함하는 페이스트형상 조성물이 적합하지만, 이에 한정하는 것은 아니고, 예컨대 저융점 금속분말만을 이용해도 된다.
상기의 절연보호막으로서는, 예컨대 SiN으로 이루어진 두께 수㎛정도의 페시베이션막을 이용할 수 있다. 금속장벽은 전극을 저융점 금속을 이용하여 형성하는 경우에 용융한 저융점 금속과 접촉하여 약해지기 쉬운 금속간 화합물을 형성하지 않는 도전성의 금속 또는 합금이고, 예컨대 Ti/Ni/Pd 합금 등을 사용할 수 있다. 절연보호막 상에 장벽성이 있는 금속피막을 형성할 경우에, 절연보호막 상에 접착수지층을 형성해 두어 밀착성을 향상시키는 것이 바람직하다.
경화성수지로서는 이미드계 수지와 에폭시수지가 적합하다. 이미드계 수지로서는 폴리이미드수지 외에 에스테르 이미드수지, 아미드 이미드수지와 같은 공중합 폴리이미드수지도 사용할 수 있다. 일반적으로, 이미드계 수지 니스(varnish)는 이미드 전구체(前驅體)의 폴리아미드산을 유기용제로 용해시킨 것이고, 이 이미드계 수지 니스를, 예컨대 스크린인쇄에 의해 도포한 후 열처리함으로써, 아미드산 부분이 탈수 이미드 폐환반응(閉環反應)을 일으켜 이미드기를 형성한다.
경화성수지의 피막의 두께는 25~100㎛정도이고, 전극에 가하는 응력을 완화시키는 완충층으로 기능함과 더불어, 전극의 높이를 높게하여 반도체장치를 인쇄기판으로부터 떨어뜨림으로써 전기특성, 특히 용량특성을 개선한다. 경화성수지의 피막 두께가 25㎛보다 얇으면 응력 완화의 효과가 적고, 100㎛보다 두꺼우면 경화시의 수축력에 의해 반도체기판이 휘어질 우려가 있다. 더욱이, 경화성수지 피막의 구멍부는 역테이퍼형상으로 형성함으로써 도체재료의 충전을 보다 완전히 행할 수 있다. 또한, 경화성수지의 피막은 1층만으로 한정하는 것은 아니고, 다른 복수종의 경화성수지층으로 구성하도록 해도 된다.
더욱이, 이 경우 반도체장치의 절단선에 따라 회선패턴이 없는 부분에 소정의 폭으로 피막이 없는 부분을 만드는 것에 의해 열처리시의 휘어짐의 발생을 억제할 수 있다. 이와 같은 경화성수지가 없는 부분은 반도체장치의 다른 부분에도 설치하도록 해도 된다.
상기 방법은 반도체기판에 형성한 전극패드의 위치와 인쇄기판에 접속하기 위한 전극의 위치가 일치, 또는 거의 일치하고 있는 경우에 이용되는 방법이지만, 반도체기판에 형성한 전극패드의 위치와 인쇄기판에 접속하기 위한 전극의 위치가 상위할 경우에는, 다음과 같이 하여 전극패드와 전극의 전기적 접속이 행해진다.
즉, 반도체기판의 전극패드의 일부분을 제거하여 절연보호막을 형성한 후, 절연보호막 상에 전극패드로부터 전극 형성위치에 이르는 리드패턴을 장벽성을 갖는 금속에 의해 형성한다. 이 리드패턴은 다른 회로를 구성하는 패턴의 일부이어도 좋다.
그런 후, 이 위를 전극 형성위치에 구멍부를 남겨 스크린인쇄 등에 의해 경화성수지로 피복하면, 리드패턴의 위치에 구멍부가 오기 때문에, 이 구멍부에 전극을 형성하면 전극과 전극패드가 리드패턴을 매개로 전기적으로 접속되는 것으로 된다.
경화성수지의 구멍부에 전극을 형성하는 방법으로서는 1공정으로 행하는 방법과, 2공정으로 행하는 방법이 있다.
1공정으로 행하는 방법은, 전극형성용의 금속마스크를 경화성수지 피막 상에 두고, 저융점 금속 페이스트와 같은 도체재료를 이 금속마스크 상에서 스퀴즈로 구멍부에 도체재료를 충전함과 더불어 돌출부도 동시에 형성해 버리는 방법이다.
2공정으로 행하는 방법은, 경화성수지 피막 상에 저융점 금속 페이스트와 같은 도체재료를 두고, 스퀴즈로 구멍부에 도체재료를 충전한 후, 가열용융시키거나 또는 그대로 전극 형성용의 금속마스크를 두고, 도체재료를 금속마스크 상에서 스퀴즈로 금속마스크의 구멍부에 도체재료를 충전하여 돌출한 전극부를 형성하고, 고온에서 가열 플로우 시킴으로써 범프를 형성하는 방법이다.
전자의 방법은, 1공정으로 행하기 때문에 작업성의 점에서 유리하고, 후자의 방법은 도체재료의 가열용융에 의한 체적감소를 2회째의 스크린인쇄로 보충하므로 칫수 정밀도가 좋다는 이점이 있다.
(실시예)
이하, 본 발명의 제1실시예를 도면을 참조하면서 상세히 설명한다.
도 1 및 도 2는 본 실시예의 반도체장치의 제조방법을 설명하기 위한 개략 단면도를 나타낸 것이다.
도 2b에 나타낸 바와 같이, 반도체기판(1)의 한쪽면(이하, 표면이라 칭함)에는 도시를 생략한 회선패턴과 더불어 전극패드(2)가 형성되어 있다.
더욱이, 본 실시예에서는 반도체기판(1)은 웨이퍼이고, 도시를 생략했지만, 이 반도체기판(1)에는 다수의 독립한 직사각형의 반도체소자가 다수 매트릭스형상으로 형성되어 있다. 전극패드(2) 및 이하 도시하여 설명하는 구조는, 그중 1개의 반도체소자에 형성되는 것을 표시하여 나타낸 것으로, 이하 설명하는 공정은 각 반도체소자 공통으로 동시에 행해진다. 이 전극패드(2)는 알루미늄을 주로 하는 금속도체가 이용되고 있다. 이 전극패드(2)는 하지재료와의 밀착성이 좋은 도체이면 좋고, 알루미늄을 주로 하는 금속도체 외에, 예컨대 동 또는 금을 주로 하는 금속도체이어도 좋다. 더욱이, 반도체기판(1)의 표면에는 전극패드(2)에 접속하는 도시하지 않은 회로가 형성되어 있다.
반도체기판(1)의 표면에는 전극패드(2)의 일부분을 제거하여 절연보호막(3)이 형성되어 기판에 형성된 회로가 피복되어 있다. 이 절연보호막(3)은 절연성의 재료로 이루어지고, 본 실시예에서는 절연보호막(3)으로서 질화실리콘(SiN)이 이용되고 있다.
전극패드(2) 상에는 남겨진 전극패드(2)를 피복하는 금속장벽(4)이 형성되어 있다. 이 금속장벽(4)은 전극패드(2) 상으로부터 절연보호막(3) 상에 걸쳐 형성되고, 리드패턴으로서의 기능을 갖게 할 수도 있다. 본 실시예에서는 금속장벽(4)으로서 Ti/Ni/Pd 합금이 이용되고 있다. 더욱이, 금속장벽(4)은 전극재료와 반응하여 약해지기 쉬운 금속간 화합물을 형성하지 않는 도체이면 좋고, 예컨대 상기 재료의 조합 외에 크롬이나 동의 박막을 조합시킨 것이어도 좋다.
전극패드(2) 및 절연보호막(3) 상에는 경화성수지(5)가 피복되어 있다. 경화성수지(5)에는 금속장벽(4)의 일부가 노출하도록 구멍부(6)가 설치되어 있다. 본 실시예에서는 경화성수지(5)는 폴리이미드수지에 의해 구성되어 있다. 이 경화성수지(5)는 주변재료와의 밀착성이 좋은 절연성 또는 경화성의 수지에 의해 구성되어 있으면 좋고, 폴리이미드수지 외에, 예컨대 공중합 폴리이미드수지, 에폭시계 수지이어도 좋다. 이 경화성수지(5)의 막은 40㎛의 두께로 형성되어 있다. 이 두께는 25㎛~100㎛인 것이 바람직하다.
경화성수지(5)의 구멍부(6)에는 금속장벽(4)에 접합한 전극을 구성하는 전극 리드부(7)가 배치되어 있다. 이 전극 리드부(7)는 저융점의 금속도체로 이루어지고, 본 실시예에서는 공정(共晶) 땜납이 이용되고 있다. 또한, 전극 리드부(7) 상에는 전극 리드부(7)에 접합하여 전극 범프부(8)가 형성되어 있다. 본 실시예에서는 전극 범프부(8)로서 전극 리드부(7)와 마찬가지로 공정 땜납이 이용되고 있다.
다음에, 이상과 같이 구성된 반도체장치의 제조방법을 도 1의 (a)~(c) 내지 도 2b에 따라 설명한다.
우선, 도 1의 (a)에 나타낸 바와 같이 반도체기판(1)의 표면에 다른 회로패턴과 더불어 전극패드(2)를 공지의 포토리소그래피 기술에 의해 형성한다. 그리고, 반도체기판(1)의 표면의 전극패드(2)를 제거한 부분에 절연보호막(3)을 스퍼터링법에 의해 성막한다. 이에 의해, 전극패드(2)에 접속하는 도시하지 않은 회로가 절연보호막(3)에 의해 피복된다. 이후, 전극패드(2) 상에 금속장벽(4)을 피복한다. 이 경우, 금속장벽(4)을 전극패드(2) 상으로부터 절연보호막(3) 상까지 연속시켜 동시에 리드패턴을 형성한다.
다음에, 도 1의 (b)에 나타낸 바와 같이 금속장벽(4)이 피복된 반도체기판(1)을 스크린인쇄법에 의해 경화성수지(5)로 피복한다. 이 경우, 절연보호막(3) 상에 형성된 금속장벽(4)의 일부, 즉 구멍부(6)에 대응하는 위치에 경화성수지(5)가 충전되지 않도록 스크린마스크를 배치한다. 그리고, 폴리이미드수지를 스퀴즈에 의해 충전하고, 폴리이미드수지를 열경화 시킨다. 이에 의해, 반도체기판(1)이 경화성수지(5)로 피복되고, 이 경화성수지(5)에는 구멍부(6)가 형성된다.
이어서, 도 1의 (c)에 나타낸 바와 같이 구멍부(6)에 스크린인쇄법에 의해 저융점 금속 페이스트(페이스트형상의 공정 땜납)를 충전한다. 이에 의해, 금속장벽(4)에 접합한 전극 리드부(7)가 형성된다.
다음에, 도 2a에 나타낸 바와 같이 전극 리드부(7) 상에 스크린인쇄법에 의해 전극 리드부(7)에 접합한 전극 범프부(8: 돌출부)를 형성한다. 이 경우, 경화성수지(5) 상에 금속마스크를 개구부분이 전극 리드부(7)상으로 되도록 배치한다. 이 경우, 전극 범프부(8)를 안정시키기 위해 전극 범프부(8)의 지름은 전극 리드부(7)의 지름보다 커지도록 한 구멍을 갖춘 금속마스크를 배치하는 것이 바람직하다.
그리고, 도 2b에 나타낸 바와 같이 전극 범프부(8)를 가열용융시켜, 공정 땜납의 표면장력에 의해 전극 범프부(8)를 구형상으로 한다. 이에 의해, 경화성수지(5)로부터 돌출한 전극이 형성된다.
최후에, 반도체기판(1)을 반도체칩마다 절단(다이싱)한다. 이에 의해, 반도체장치가 제조된다.
더욱이, 반도체기판(1)을 경화성수지(5)로 피복하는 공정을 스크린인쇄법을 이용한 경우에 대해 설명했지만, 이 피복방법에 다른 방법을 이용하여 행해도 좋다.
이상과 같이, 본 반도체장치의 제조방법에서는 스크린인쇄법에 의해 형성되는 전극의 높이(전극 범프부(8)의 높이)에 더해, 경화성수지(5)의 높이(전극 리드부(7)의 높이)만큼 전극을 높게 형성할 수 있다.
본 실시예의 반도체장치의 제조방법에 의하면, 반도체기판(1)으로부터 잘라낸 반도체칩마다 조립을 행할 필요가 없어 반도체장치의 제조공정을 간소화 할 수 있다. 또한, 반도체기판(1)을 경화성수지(5)로 피복하는 공정을 스크린인쇄법을 이용하고 있기 때문에, 반도체장치의 제조가 간단해진다.
본 실시예의 반도체장치의 제조방법에 의하면, 경화성수지(5)의 높이만큼 전극범프를 높게 형성할 수 있기 때문에, 반도체칩 및 전극 범프부(8)가 받는 응력을 완화시킬 수 있다.
본 실시예의 반도체장치의 제조방법에 의하면, 금속장벽(4)이 리드패턴으로서의 역할을 하고 있기 때문에, 전극의 배치장소에 대한 자유도가 증가한다. 또한, 전극패드(2)의 크기에 상관없이 구멍부(6)로부터 노출한 금속장벽(4)의 면적에 의해, 전극 리드부(7)와의 접촉면적을 변화시킬 수 있어, 금속장벽(4)과 전극 리드부(7)와의 접속을 확실히 행할 수 있다.
다음에, 제2실시예를 도면을 참조하여 설명한다.
더욱이, 본 실시예에 있어서는 제1실시예와 중복하는 점에 대해서는 설명을 생략한다.
따라서, 이하에는 제1실시예와 다른 점을 중심으로 설명한다.
도 3에 나타낸 바와 같이, 본 실시예에서는 금속장벽(4)을 구멍부(6)의 저면에 상당하는 전극패드(2) 상에 형성하고 있다. 또한, 구멍부(6)는 그 개구측, 즉윗쪽으로 향해 넓어지는 역테이퍼형상으로 형성되어 있다.
본 실시예의 반도체장치의 제조방법에서는 금속장벽(4)을 전극패드(2) 상에 형성하여, 리드패턴으로서의 금속장벽(4)을 배열설치할 필요가 없어진다. 또한, 금속장벽(4) 상의 구멍부(6)에 대응하는 위치에 경화성수지(5)가 충전되지 않도록 한 역테이퍼형상의 스크린마스크를 배치하여, 반도체기판(1)을 인쇄법에 의해 경화성수지(5)로 피복한다. 이에 의해, 구멍부(6)는 역테이퍼형상으로 형성된다. 이 구멍부(6)에 스크린인쇄법에 의해 페이스트형상의 공정 땜납을 충전시키면, 전극 리드부(7)가 형성된다. 이 경우, 구멍부(6)는 역테이퍼형상으로 형성되어 있기 때문에, 공정 땜납은 그 스스로의 무게에 의해 구멍부(6)내로 충전되기 쉬워진다.
이상과 같이, 본 반도체장치의 제조방법에 의하면, 금속장벽(4)을 전극패드(2) 상에만 형성하고 있기 때문에, 금속장벽(4)의 배열설치가 용이해져 반도체장치의 제조가 용이해진다. 또한, 리드패턴의 이끌어짐을 행할 필요가 없기 때문에, 금속장벽(4)의 배선으로서의 역할에 대한 신뢰성이 향상한다. 더욱이, 배선길이가 짧아져 저인덕턴스화, 고속화라는 전기특성의 개선이 가능해진다.
본 반도체장치의 제조방법에 의하면, 구멍부(6)가 역테이퍼형상으로 형성되어 있기 때문에, 구멍부(6)내에 공정 땜납이 충전되기 쉽고, 스크린인쇄법에 의한 전극 리드부(7)의 형성이 용이해진다.
더욱이, 실시예는 상기에 한정하지 않고, 예컨대 이하의 경우에 있어서도 된다.
경화성수지(5) 상에 금속마스크를 배치한 상태로, 구멍부(6) 및 금속마스크의 개구부분에 공정 땜납을 충전시켜, 구멍부(6)의 충전과 돌출부의 형성을 동시에 행해, 전극 리드부(7)와 전극 범프부(8)를 동시에 형성해도 된다. 이 경우, 반도체장치의 제조공정을 보다 간략화 할 수 있다.
도 4에 나타낸 바와 같이, 절연보호막(3)과 금속장벽(4)과의 사이에 접착수지층(9)을 설치해도 된다. 이 경우, 접착수지층(9)이 완충재로서의 역할을 하여, 반도체칩이 받는 응력을 완화시킬 수 있다. 이 접착수지층(9)은 연질(軟質)의 수지에 의해 구성되어 있는 것이 바람직하다. 또한, 접착수지층(9)의 존재에 의해 반도체장치의 전기용량을 작게할 수 있다.
도 5에 나타낸 바와 같이, 경화성수지(5)에 반도체기판(1)의 다이싱 라인에 걸친 홈부(10)를 형성해도 좋다. 이 경우, 경화성수지(5)의 수축력이 홈부(10)에서는 발생하지 않기 때문에, 반도체칩이 받는 응력을 완화시킬 수 있다. 이 홈부(10)는 다이싱 라인 외, 반도체칩의 회선이 존재하지 않는 곳이면 형성할 수 있다.
도 6에 나타낸 바와 같이, 경화성수지(5)를 다른 2종류의 경화성수지의 수지층(5a,5b)으로 구성하고, 양수지층(5a,5b)을 적층시켜 반도체기판(1)을 피복해도 된다. 이 경우에도 양수지층(5a,5b)에 의해 응력이 분산되어 반도체칩이 받는 응력을 완화시킬 수 있다. 또한, 수지층은 2층 외에 3층, 4층과 같이 복수종이어도 된다. 이 경우도 마찬가지로 반도체칩이 받는 응력을 완화시킬 수 있다.
상기 기술한 바와 같이 본 발명에 의하면, 제조공정을 간소화 함과 더불어 반도체칩의 전극을 높게할 수 있어, 기판 실장시의 열피로수명을 개선할 수 있다.

Claims (10)

  1. 전극패드가 형성된 반도체기판의 면에 상기 전극패드의 일부분을 제거하고, 전극패드를 제거한 부분에 스퍼터링법에 의해 절연보호막을 형성하는 공정과,
    상기 전극패드를 피복하는 금속장벽층을 전극패드 상으로부터 절연보호막까지 연속시켜 형성하는 공정,
    구멍부에 대응하는 위치에 경화성수지가 충전되지 않도록 스크린마스크를 배치하여, 상기 반도체기판의 면을 상기 금속장벽층의 적어도 일부를 노출시키는 구멍부를 남겨 스크린인쇄법에 의해 경화성수지로 피복하는 공정,
    도체재료에 의해 상기 구멍부를 충전함과 더불어 그 위에 돌출부를 형성하는 공정 및,
    상기 도체재료를 열처리하여 상기 경화성수지의 피복으로부터 돌출한 전극을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 전극패드가 형성된 반도체기판의 면에 상기 전극패드의 일부분을 제거하고, 전극패드를 제거한 부분에 스퍼터링법에 의해 절연보호막을 형성하는 공정과,
    장벽성을 갖는 금속에 의해 적어도 일부가 상기 전극패드에 접속된 리드패턴을 형성하는 공정,
    상기 반도체기판의 면을 상기 리드패턴의 적어도 일부를 노출시키는 구멍부를 남겨 스크린인쇄법에 의해 경화성수지로 피복하는 공정,
    도체재료에 의해 상기 구멍부를 충전함과 더불어 그 위에 돌출부를 형성하는 공정 및,
    상기 도체재료를 열처리하여 상기 경화성수지의 피복으로부터 돌출한 전극을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 구멍부는 그 개구부측으로 향해 넓어지는 역테이퍼형상으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 구멍부의 충전과 돌출부의 형성을 동시에 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 절연보호막과 상기 금속장벽과의 사이에 접착수지층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제2항에 있어서, 상기 절연보호막과 상기 리드패턴과의 사이에 접착수지층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항 또는 제2항에 있어서, 상기 반도체장치는 단일의 반도체기판 상에 복수개 동시에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항 또는 제2항에 있어서, 상기 경화성수지는 다른 복수종의 경화성수지층으로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 삭제
  10. 제1항 또는 제2항에 있어서, 상기 도체재료는 저융점 금속분말을 포함하는 페이스트형상 조성물인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990028519A 1998-07-16 1999-07-14 반도체장치의 제조방법 KR100344929B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-202117 1998-07-16
JP20211798A JP3420703B2 (ja) 1998-07-16 1998-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000011717A KR20000011717A (ko) 2000-02-25
KR100344929B1 true KR100344929B1 (ko) 2002-07-19

Family

ID=16452254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028519A KR100344929B1 (ko) 1998-07-16 1999-07-14 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US6159837A (ko)
JP (1) JP3420703B2 (ko)
KR (1) KR100344929B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120128B1 (ko) 2002-11-21 2012-02-22 로무 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6903451B1 (en) 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
JP3846550B2 (ja) * 1999-03-16 2006-11-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3423245B2 (ja) 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US20020076910A1 (en) 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3568869B2 (ja) * 2000-02-28 2004-09-22 シャープ株式会社 半導体集積回路装置及びその製造方法
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
FR2828009B1 (fr) * 2001-07-25 2003-10-10 Novatec Methode de realisation de bossages presentant des performances thermomecaniques ameliorees
KR100432136B1 (ko) * 2001-09-01 2004-05-17 동부전자 주식회사 칩 스케일 패키지 및 그 제조 방법
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
KR100505644B1 (ko) 2002-10-16 2005-08-03 삼성전자주식회사 광픽업 액츄에이터 및 이를 채용한 데이터 기록/재생 장치
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
US7180184B2 (en) * 2002-11-22 2007-02-20 Yu-Nung Shen Conductive bump for semiconductor device and method for making the same
JP2004193497A (ja) 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4628731B2 (ja) * 2004-09-24 2011-02-09 株式会社フジクラ 電子部品及び電子装置
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
JP4224717B2 (ja) * 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
US7968378B2 (en) * 2008-02-06 2011-06-28 Infineon Technologies Ag Electronic device
DE102009010885B4 (de) * 2009-02-27 2014-12-31 Advanced Micro Devices, Inc. Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
JP5887414B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
JP6091206B2 (ja) * 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
JP6004441B2 (ja) 2013-11-29 2016-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 基板接合方法、バンプ形成方法及び半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2019145546A (ja) * 2018-02-16 2019-08-29 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102635832B1 (ko) 2018-09-28 2024-02-15 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
JP2830351B2 (ja) * 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH0982850A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
JPH09172036A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体パッケージ装置の製造方法
US5789142A (en) * 1996-01-16 1998-08-04 Motorola, Inc. Solder mask system
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US5946590A (en) * 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
JP3796016B2 (ja) * 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120128B1 (ko) 2002-11-21 2012-02-22 로무 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치

Also Published As

Publication number Publication date
US6159837A (en) 2000-12-12
JP2000036509A (ja) 2000-02-02
JP3420703B2 (ja) 2003-06-30
KR20000011717A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100344929B1 (ko) 반도체장치의 제조방법
KR100203030B1 (ko) 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
JP2825083B2 (ja) 半導体素子の実装構造
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100225334B1 (ko) 전자부품, 전자부품 조립체 및 전자부품유닛
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
KR100241573B1 (ko) 반도체 웨이퍼
US6475896B1 (en) Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
US20020125561A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP3787295B2 (ja) 半導体装置
US6717252B2 (en) Semiconductor device
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
KR100268505B1 (ko) 캐리어 필름
JP2001085470A (ja) 半導体装置及びその製造方法
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
JP4513973B2 (ja) 半導体装置の製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP3006957B2 (ja) 半導体装置の実装体
JPH0442922Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee