JP4224717B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4224717B2
JP4224717B2 JP2005201798A JP2005201798A JP4224717B2 JP 4224717 B2 JP4224717 B2 JP 4224717B2 JP 2005201798 A JP2005201798 A JP 2005201798A JP 2005201798 A JP2005201798 A JP 2005201798A JP 4224717 B2 JP4224717 B2 JP 4224717B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin protrusion
portions
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005201798A
Other languages
English (en)
Other versions
JP2007019408A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005201798A priority Critical patent/JP4224717B2/ja
Priority to TW095122949A priority patent/TWI323030B/zh
Priority to SG200604502A priority patent/SG129364A1/en
Priority to KR1020060063206A priority patent/KR100759308B1/ko
Priority to EP06014161A priority patent/EP1744361A3/en
Priority to US11/483,698 priority patent/US7705453B2/en
Priority to CNB2006101062180A priority patent/CN100438005C/zh
Publication of JP2007019408A publication Critical patent/JP2007019408A/ja
Application granted granted Critical
Publication of JP4224717B2 publication Critical patent/JP4224717B2/ja
Priority to US12/719,033 priority patent/US8138612B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。
本発明の目的は、信頼性の高い半導体装置を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、電極を有する半導体基板と、
前記半導体基板上に設けられた、複数の第１の部分と、隣り合う２つの前記第１の部分の間に配置された第２の部分とを含む樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起のいずれかの前記第１の部分上を通るように形成された配線と、
を含み、
前記第２の部分の側面の基端部は、前記樹脂突起が延びる方向と交差する方向に延びる部分を有する。本発明によると、隣り合う２つの配線を結ぶ樹脂突起の表面距離を長くすることができる。そのため、隣り合う２つの配線の間で、実効的な電界強度を下げることができるので、マイグレーションを原因とする電気的なショートの発生しにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
隣り合う２つの前記第１の部分は、前記樹脂突起が延びる方向と交差する方向にずれて配置されていてもよい。
（３）この半導体装置において、
隣り合う２つの前記第１の部分は、前記樹脂突起が延びる方向に沿って配置されてなり、
前記第２の部分は、前記第１の部分よりも幅の狭い部分を有してもよい。
（４）この半導体装置において、
前記第２の部分は、前記第１の部分よりも高さが低くてもよい。
（５）この半導体装置において、
前記第１の部分は、すべて、同じ形状をなしていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
図１（Ａ）〜図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。ここで、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１の上視図である。また、図１（Ｂ）は、図１（Ａ）のIB−IB線断面の一部拡大図であり、図１（Ｃ）は、図１（Ａ）のIC−IC線断面の一部拡大図である。そして、図２は、半導体装置１が実装された電子モジュールを示す図である。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい（図２参照）。このとき、半導体基板１０の電極１４が形成された面（能動面）は長方形をなしていてもよい。ただし、半導体基板１０の能動面は、正方形をなしていてもよい（図示せず）。あるいは、半導体基板１０は、ウエハ状をなしていてもよい。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されていてもよい（図１（Ｃ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０は、図１（Ａ）及び図１（Ｃ）に示すように、電極１４を有する。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線の一部であってもよい。このとき、電極１４は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。電極１４は、半導体基板１０の能動面の１つの辺に沿って配列されていてもよい。電極１４は、千鳥状に配列されていてもよい（図１（Ａ）参照）。ただし、電極１４は、１つの仮想の直線上に配列されていてもよい（図３参照）。もしくは、電極１４は、ランダムに配列されていても良い。
半導体基板１０は、図１（Ｂ）及び図１（Ｃ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜１６は、電極１４を部分的に覆うように形成されていてもよい。このとき、パッシベーション膜１６は、電極１４の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体基板１０上に形成された樹脂突起２０を含む。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成されていてもよい。樹脂突起２０は、半導体基板１０の集積回路１２が形成された面（能動面）の辺に沿って延びてもよい。半導体基板１０の能動面が長方形をなす場合、樹脂突起２０は、例えば、能動面の長辺に沿って延びる形状をなしていてもよい。
樹脂突起２０は、複数の第１の部分２２と、隣り合う２つの第１の部分２２の間に配置された第２の部分２４とを含む。樹脂突起２０は複数の第１の部分２２と第２の部分２４とを含んでいてもよく、このとき、第１及び第２の部分２２，２４は交互に配置されていてもよい。第１及び第２の部分２２，２４は、図１（Ｂ）に示すように、一体的に形成されていてもよい。第１の部分２２は、樹脂突起２０のうち、後述する配線３０が形成される領域（配線３０とオーバーラップする領域）である。隣り合う２つの第１の部分２２は、図１（Ａ）に示すように、樹脂突起２０が延びる方向と交差する方向にずれて配置されていてもよい。このとき、隣り合う２つの第１の部分２２は、配線３０が延びる方向にずれて配置されていてもよい。隣り合う２つの第１の部分２２は、その中心が、樹脂突起２０が延びる方向と交差する方向にずれて配置されていてもよい。樹脂突起２０が、半導体基板１０の１つの辺に沿って延びる形状をなす場合、隣り合う２つの第１の部分２２は、当該辺と交差する方向にずれて配置されていてもよい。そして、第２の部分２４の側面の基端部は、樹脂突起２０が延びる方向と交差する方向に延びる部分２６を有する（図１（Ａ）参照）。言い換えると、樹脂突起２０の第２の部分２４の底面（半導体基板１０と対向する面）の外周は、樹脂突起２０が延びる方向と交差する方向に延びる部分を有していてもよい。例えば、第２の部分２４の側面は、第１の部分２２の側面に延設されて樹脂突起２０が延びる方向に延びる延設部２８と、樹脂突起２０と交差する方向に延びて２つの延設部２８をつなぐ接続部とを有していてもよい。接続部は、樹脂突起２０が延びる方向と交差する方向に延びていてもよい。
樹脂突起２０の表面は、曲面になっていてもよい。特に、第１の部分２２の表面は、曲面になっていてもよい。このとき、樹脂突起２０（第１の部分２２）の断面形状は、図１（Ｃ）に示すように、半円状をなしていてもよい。そして、１つの樹脂突起２０を構成する複数の第１の部分２２は、同じ形状をなしていてもよい。このとき、第１の部分２２は、すべて、同じ形状をなしていてもよい。また、第２の部分２４は、第１の部分２２よりも高さが低い部分を含んでいてもよい。第２の部分２４は、すべて、第１の部分２２よりも高さが低くなっていてもよい。すなわち、樹脂突起２０は、図１（Ｂ）に示すように、隣り合う２つの第１の部分２２の間に設けられた凹部２５を有する形状をなしていてもよい。
なお、樹脂突起２０を形成する方法は、特に限定されるものではない。樹脂突起２０は、例えば、パターニングされた樹脂材料を硬化（例えば熱硬化）させて形成してもよい。あるいは、樹脂突起２０は、１つの直線に沿った形状の樹脂部を形成し、その一部を除去することによって形成してもよい。樹脂突起２０は、また、型成型によって形成してもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図２に示すように、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、樹脂突起２０上に至るように形成されてなる。配線３０は、樹脂突起２０の第１の部分２２上を通るように形成されてなる。配線３０は、樹脂突起２０の両側で、半導体基板１０と接触するように形成されていてもよい。すなわち、配線３０は、樹脂突起２０を乗り越えるように形成されていてもよい。
配線３０の構造及び材料は、特に限定されるものではない。例えば、配線３０は、複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、配線３０は、単層で形成されていてもよい。
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。先に説明したように、樹脂突起２０の第２の部分２４の側面の基端部は、樹脂突起２０が延びる方向と交差する方向に延びる部分２６を有する。これによると、隣り合う２つの第１の部分２２を結ぶ、樹脂突起２０の基端部の表面距離を長くすることができる。そのため、隣り合う２つの配線３０の間で、実効的な電界強度を下げることができるので、マイグレーションを原因とする電気的なショートが発生にくくなる。なお、この構造は、すべての樹脂突起２０に存在する必要は無く、特にマイグレーションが発生しやすい場所、例えば電界強度の高い樹脂突起２０の間（のみ）に採用してもよい。このとき、他の場所（相対的にマイグレーションが発生しにくい場所）では、第２の部分２４の側面は、樹脂突起２０が延びる方向と交差する方向にずれずに、直線的に形成されていても良い。
また、半導体装置を製造する工程では、樹脂突起２０の表面に炭化層（若しくはプラズマ重合層）が形成されることがある。炭化層若しくはプラズマ重合層は樹脂に比べて絶縁抵抗が低いため、炭化層若しくはプラズマ重合層上に形成された２つの配線は、樹脂層上に形成された２つの配線よりも、電気的なショートが発生しやすくなる。そして、配線の微細化や、狭ピッチ化が進むと、この絶縁抵抗の低下が、半導体装置の信頼性に影響を与えることが懸念される。
この点に鑑みて、信頼性の高い半導体装置を製造するために、隣り合う２つの配線の間の炭化層を除去して、配線間の絶縁抵抗を確保する技術が知られている。例えば、Ｏ２プラズマエッチングによって、隣り合う２つの配線間の樹脂層を除去することが知られている。半導体装置１でも、隣り合う２つの第１の部分２２の間の凹部２５は、配線３０をマスクにして樹脂突起２０をエッチングすることによって形成してもよい。ところが、樹脂突起２０の基端部の表面は、半導体基板１０に対して垂直に近い角度を有している。そのため、従来の方法では、樹脂突起２０の基端部の表面に形成された炭化層を、短時間で確実に除去することは困難であった。また、エッチング時間を長くすると、半導体基板の集積回路及び配線３０が損傷する恐れがある。
しかし、本発明によると、樹脂突起２０の第２の部分２４の側面の基端部の距離を長くすることができる。すなわち、隣り合う２つの配線３０の間の樹脂突起２０の表面距離を長くすることができる。そのため、樹脂突起２０の第２の部分２４の側面の基端部に炭化層が形成されていた場合（除去しきれずに残っていた場合）でも、隣り合う２つの配線３０間で、電気的なショートが発生しにくくすることができる。
なお、後述するように、配線３０における第１の部分の上端部とオーバーラップする領域は、半導体装置の外部端子として利用される。すなわち、樹脂突起２０（第１の部分２２）は、他の部材に向かって押し付けられる。このときに、第１の部分が同じ形状をしていれば、すべての第１の部分にかかる圧力を均一にすることができる。そのため、実装性に優れた半導体装置を提供することができる。
また、樹脂突起２０は、隣り合う２つの第１の部分２２の間に凹部２５が形成された構造をなしていてもよい。これによると、樹脂突起２０の上端部で、隣り合う２つの配線３０間のマイグレーションの発生を防止することができる。
このことから、本発明に係る半導体装置によると、実装性に優れ、かつ、電気的な信頼性の高い半導体装置を提供することができる。
なお、電極１４が千鳥状に配列されている場合、隣り合う２つの配線３０の、電極１４から樹脂突起２０の第１の部分２２の上端部までの距離は、同じであってもよい。
図２には、半導体装置１が実装された電子モジュール１０００を示す。図２に示す例では、半導体装置１は、基板２に実装されている。ここで、基板２はリジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。半導体装置１は、配線３０が形成された面が基板２と対向するように搭載されていてもよい。このとき、基板２の配線と半導体装置１の配線３０とは、接触して電気的に接続されていてもよい。詳しくは、基板２の配線と、配線３０における樹脂突起２０とオーバーラップする領域とが、接触して電気的に接続されていてもよい。これによると、樹脂突起２０（第１の部分２２）の弾性力によって、配線３０を、基板２の配線に押し付けることができる。そのため、電気的な接続信頼性の高い電子モジュールを提供することができる。なお、半導体装置１は、接着剤（樹脂系接着剤）によって、基板２に接着されていてもよい。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。なお、図示しないが、半導体装置１が電子モジュール１０００を構成するガラス基板に直接実装されていてももちろん構わない。このとき、電子モジュール１０００の配線パターンは、ガラスの上に形成されていてもよい。電子モジュール１０００の配線パターンがガラスの上に形成されている場合は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装と称される実装形態となる。その接続メカニズムは基板と実装する上述したものと同様になる。
（変形例）
図３に示す例では、半導体装置は、樹脂突起４０を含む。樹脂突起４０は、複数の第１の部分４２と、隣り合う２つの第１の部分４２の間に配置された第２の部分４４とを含む。第２の部分４４は、図３に示すように、側面の基端部４５が、樹脂突起４０が延びる方向と交差する方向に延びていてもよい。言い換えると、第２の部分４４の側面の基端部４５は、隣り合う２つの第１の部分４２の側面を結ぶ直線に沿って延びていてもよい。
図４に示す例では、半導体装置は、樹脂突起５０を含む。樹脂突起５０は、複数の第１の部分５２と、隣り合う２つの第１の部分５２の間に配置された第２の部分５４とを含む。第１の部分５２は、図４に示すように、樹脂突起５０が延びる方向に沿って配列されていてもよい。例えば、第１の部分５２は、半導体基板１０の能動面の１つの辺に沿って配列されていてもよい。そして、第２の部分５４は、第１の部分５２よりも幅が狭い部分５５を有する。すなわち、第２の部分５４は、部分的にくびれた形状をなしていてもよい。
これらの変形例によっても、隣り合う２つの配線３０間で、マイグレーションを原因とする電気的なショートの発生しにくい、信頼性の高い半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置が実装された電子モジュールを示す図である。 図３は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。 図４は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
１…半導体装置、 １０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…樹脂突起、 ２２…第１の部分、 ２４…第２の部分、 ２５…凹部、 ２６…部分、 ２８…延設部、 ３０…配線、 ４０…樹脂突起、 ４２…第１の部分、 ４４…第２の部分、 ４５…基端部、 ５０…樹脂突起、 ５２…第１の部分、 ５４…第２の部分、 ５５…部分


Claims (4)

  1. 電極を有する半導体基板と、
    前記半導体基板上に設けられた、複数の第１の部分と、隣り合う２つの前記第１の部分の間に配置された第２の部分とを含む樹脂突起と、
    前記電極と電気的に接続されてなり、前記樹脂突起のいずれかの前記第１の部分上を通るように形成された配線と、
    を含み、
    前記第２の部分の側面の基端部は、前記樹脂突起が延びる方向と交差する方向に延びる部分を有し、
    前記第２の部分は、前記第１の部分よりも高さが低い半導体装置。
  2. 請求項１記載の半導体装置において、
    隣り合う２つの前記第１の部分は、前記樹脂突起が延びる方向と交差する方向にずれて配置されてなる半導体装置。
  3. 請求項１記載の半導体装置において、
    隣り合う２つの前記第１の部分は、前記樹脂突起が延びる方向に沿って配置されてなり、
    前記第２の部分は、前記第１の部分よりも幅の狭い部分を有する半導体装置。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置において、
    前記第１の部分は、すべて、同じ形状をなす半導体装置。
JP2005201798A 2005-07-11 2005-07-11 半導体装置 Expired - Fee Related JP4224717B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005201798A JP4224717B2 (ja) 2005-07-11 2005-07-11 半導体装置
TW095122949A TWI323030B (en) 2005-07-11 2006-06-26 Semiconductor device
SG200604502A SG129364A1 (en) 2005-07-11 2006-07-04 Semiconductor device
KR1020060063206A KR100759308B1 (ko) 2005-07-11 2006-07-06 반도체 장치
EP06014161A EP1744361A3 (en) 2005-07-11 2006-07-07 Semiconductor device
US11/483,698 US7705453B2 (en) 2005-07-11 2006-07-10 Semiconductor device
CNB2006101062180A CN100438005C (zh) 2005-07-11 2006-07-10 半导体装置
US12/719,033 US8138612B2 (en) 2005-07-11 2010-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201798A JP4224717B2 (ja) 2005-07-11 2005-07-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2007019408A JP2007019408A (ja) 2007-01-25
JP4224717B2 true JP4224717B2 (ja) 2009-02-18

Family

ID=36952410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201798A Expired - Fee Related JP4224717B2 (ja) 2005-07-11 2005-07-11 半導体装置

Country Status (7)

Country Link
US (2) US7705453B2 (ja)
EP (1) EP1744361A3 (ja)
JP (1) JP4224717B2 (ja)
KR (1) KR100759308B1 (ja)
CN (1) CN100438005C (ja)
SG (1) SG129364A1 (ja)
TW (1) TWI323030B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227241A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
JP4924831B2 (ja) * 2007-08-03 2012-04-25 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
KR101415567B1 (ko) * 2007-12-11 2014-07-04 삼성디스플레이 주식회사 가요성 인쇄 회로막 및 이를 포함하는 표시 장치
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
CN110323323A (zh) * 2018-03-29 2019-10-11 豪雅冠得股份有限公司 光照射模块以及led元件用配线基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
US5326712A (en) * 1991-12-03 1994-07-05 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3420703B2 (ja) 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2000150705A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3878041B2 (ja) * 2002-03-22 2007-02-07 株式会社日本マイクロニクス 接触子及びこれを用いた電気的接続装置
JP2003347476A (ja) * 2002-05-22 2003-12-05 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US6861749B2 (en) 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
KR20040050245A (ko) 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
JP2004207293A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004259888A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体チップ、半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2005057051A (ja) * 2003-08-04 2005-03-03 Sharp Corp 導電路形成方法および集積回路装置
JP3979368B2 (ja) 2003-09-11 2007-09-19 セイコーエプソン株式会社 半導体装置、回路基板および電気光学装置
JP3938128B2 (ja) * 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器

Also Published As

Publication number Publication date
US20100155944A1 (en) 2010-06-24
US8138612B2 (en) 2012-03-20
EP1744361A2 (en) 2007-01-17
SG129364A1 (en) 2007-02-26
EP1744361A3 (en) 2009-07-29
US20070007651A1 (en) 2007-01-11
CN1897261A (zh) 2007-01-17
JP2007019408A (ja) 2007-01-25
CN100438005C (zh) 2008-11-26
TWI323030B (en) 2010-04-01
KR100759308B1 (ko) 2007-09-17
US7705453B2 (en) 2010-04-27
TW200707687A (en) 2007-02-16
KR20070007719A (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
JP4328970B2 (ja) 半導体装置
JP4235835B2 (ja) 半導体装置
JP4224717B2 (ja) 半導体装置
US7936073B2 (en) Semiconductor device and method of manufacturing the same
KR100743947B1 (ko) 반도체 장치 및 그 제조 방법
JP4645832B2 (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4968424B2 (ja) 半導体装置
JP4654790B2 (ja) 半導体装置及びその製造方法
US7576424B2 (en) Semiconductor device
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2007012811A (ja) 半導体装置の製造方法
JP2006351922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees