KR20070007719A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070007719A
KR20070007719A KR1020060063206A KR20060063206A KR20070007719A KR 20070007719 A KR20070007719 A KR 20070007719A KR 1020060063206 A KR1020060063206 A KR 1020060063206A KR 20060063206 A KR20060063206 A KR 20060063206A KR 20070007719 A KR20070007719 A KR 20070007719A
Authority
KR
South Korea
Prior art keywords
resin protrusion
semiconductor device
resin
adjacent
portions
Prior art date
Application number
KR1020060063206A
Other languages
English (en)
Other versions
KR100759308B1 (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070007719A publication Critical patent/KR20070007719A/ko
Application granted granted Critical
Publication of KR100759308B1 publication Critical patent/KR100759308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 신뢰성이 높은 반도체 장치를 제공하는 것을 과제로 한다.
반도체 장치는 전극(14)을 갖는 반도체 기판(10)과, 반도체 기판(10) 위에 설치된, 복수의 제 1 부분(22)과, 인접하는 2개의 제 1 부분(22) 사이에 배치된 제 2 부분(24)을 포함하는 수지 돌기(20)와, 전극(14)과 전기적으로 접속되어 이루어지고, 수지 돌기(20) 중 어느 하나의 제 1 부분(22) 위를 통과하도록 형성된 배선(30)을 포함한다. 제 2 부분(24)의 측면의 기단부는 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 연장되는 부분(26)을 갖는다.
수지 돌기, 기단부, 연장부, 패시베이션막

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1의 (a)∼(c)는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 2는 본 발명을 적용한 실시예에 따른 반도체 장치가 실장된 전자 모듈을 나타낸 도면.
도 3은 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 4는 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 장치 10 : 반도체 기판
12 : 집적 회로 14 : 전극
16 : 패시베이션막 20 : 수지 돌기
22 : 제 1 부분 24 : 제 2 부분
25 : 오목부 26 : 부분
28 : 연장부 30 : 배선
40 : 수지 돌기 42 : 제 1 부분
44 : 제 2 부분 45 : 기단부(基端部)
50 : 수지 돌기 52 : 제 1 부분
54 : 제 2 부분 55 : 부분
본 발명은 반도체 장치에 관한 것이다.
전자 부품을 소형화하기 위해서는, 반도체 장치의 외형은 작은 것이 바람직하다. 그러나, 반도체 장치의 역할이 다양화됨에 따라, 반도체 칩에 형성되는 집적 회로의 고집적화가 진행되고, 이것에 따라, 반도체 칩의 핀 수 증가가 진행되고 있다. 즉, 현재는 반도체 장치의 소형화와 집적 회로의 고집적화라는 2개의 요구를 동시에 만족시키는 것이 가능한 반도체 장치의 개발이 진행되고 있다.
이 요구에 부응할 수 있는 반도체 장치로서, 반도체 칩 위에 배선이 형성된 타입의 반도체 장치가 주목받고 있다(일본국 공개특허평2-272737호 공보 참조). 이 타입의 반도체 장치에서는 반도체 장치의 외형을 반도체 칩의 외형과 대략 동일하게 할 수 있기 때문에, 반도체 장치의 소형화가 가능하다.
그러나, 이 반도체 장치일지라도, 높은 신뢰성이 요구된다.
본 발명은 신뢰성이 높은 반도체 장치를 제공하는 것을 목적으로 한다.
(1) 본 발명에 따른 반도체 장치는, 전극을 갖는 반도체 기판과, 상기 반도체 기판 위에 설치된, 복수의 제 1 부분과, 인접하는 2개의 상기 제 1 부분 사이에 배치된 제 2 부분을 포함하는 수지 돌기와, 상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기 중 어느 하나의 상기 제 1 부분 위를 통과하도록 형성된 배선을 포함하며, 상기 제 2 부분의 측면의 기단부는 상기 수지 돌기가 연장되는 방향과 교차하는 방향으로 연장되는 부분을 갖는다. 본 발명에 의하면, 인접하는 2개의 배선을 연결하는 수지 돌기의 표면 거리를 길게 할 수 있다. 따라서, 인접하는 2개의 배선 사이에서 실효적인 전계(電界) 강도를 저하시킬 수 있기 때문에, 마이그레이션(migration)을 원인으로 하는 전기적인 쇼트가 발생하기 어려운, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(2) 이 반도체 장치에서, 인접하는 2개의 상기 제 1 부분은 상기 수지 돌기가 연장되는 방향과 교차하는 방향으로 어긋나게 배치되어 있을 수도 있다.
(3) 이 반도체 장치에서, 인접하는 2개의 상기 제 1 부분은 상기 수지 돌기가 연장되는 방향을 따라 배치되어 이루어지고, 상기 제 2 부분은 상기 제 1 부분보다도 폭이 좁은 부분을 가질 수도 있다.
(4) 이 반도체 장치에 있어서, 상기 제 2 부분은 상기 제 1 부분보다도 높이가 낮을 수도 있다.
(5) 이 반도체 장치에 있어서, 상기 제 1 부분은 모두 동일한 형상을 이루고 있을 수도 있다.
이하, 본 발명을 적용한 실시예에 대해서 도면을 참조하여 설명한다. 다만, 본 발명이 이하의 실시예에 한정되지는 않는다.
도 1의 (a) 내지 도 2는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면이다. 여기서, 도 1의 (a)는 본 발명을 적용한 실시예에 따른 반도체 장치(1)를 위로부터 본 도면이다. 또한, 도 1의 (b)는 도 1의 (a)의 IB-IB선 단면의 일부 확대도이고, 도 1의 (c)는 도 1의 (a)의 IC-IC선 단면의 일부 확대도이다. 그리고, 도 2는 반도체 장치(1)가 실장된 전자 모듈을 나타낸 도면이다.
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 (c)에 나타낸 바와 같이, 반도체 기판(10)을 포함한다. 반도체 기판(10)은 예를 들어 실리콘 기판일 수도 있다. 반도체 기판(10)은 칩 형상을 이루고 있을 수도 있다(도 2 참조). 이 때, 반도체 기판(10)의 전극(14)이 형성된 면(능동면)은 직사각형을 이루고 있을 수도 있다. 다만, 반도체 기판(10)의 능동면은 정사각형을 이루고 있을 수도 있다(도시 생략). 또는, 반도체 기판(10)은 웨이퍼 형상을 이루고 있을 수도 있다. 반도체 기판(10)에는 1개 또는 복수(반도체 칩에는 1개, 반도체 웨이퍼에는 복수)의 집적 회로(12)가 형성되어 있을 수도 있다(도 1의 (c) 참조). 집적 회로(12)의 구성은 특별히 한정되지 않지만, 예를 들어 트랜지스터 등의 능동 소자나, 저항, 코일, 콘덴서 등의 수동 소자를 포함하고 있을 수도 있다.
반도체 기판(10)은, 도 1의 (a) 및 (c)에 나타낸 바와 같이, 전극(14)을 갖는다. 전극(14)은 반도체 기판(10)의 내부와 전기적으로 접속되어 있을 수도 있다. 전극(14)은 집적 회로(12)와 전기적으로 접속되어 있을 수 있다. 또는, 집적 회로(12)에 전기적으로 접속되지 않은 도전체를 포함하여 전극(14)이라고 칭할 수도 있다. 전극(14)은 반도체 기판의 내부 배선의 일부일 수도 있다. 이 때, 전극(14)은 반도체 기판의 내부 배선 중 외부와의 전기적인 접속에 이용되는 부분일 수도 있다. 전극(14)은 알루미늄 또는 구리 등의 금속으로 형성되어 있을 수도 있다. 전극(14)은 반도체 기판(10) 능동면의 1개의 변을 따라 배열되어 있을 수도 있다. 전극(14)은 지그재그 형상으로 배열되어 있을 수도 있다(도 1의 (a) 참조). 다만, 전극(14)은 1개의 가상 직선 위에 배열되어 있을 수도 있다(도 3 참조). 또는, 전극(14)은 임의로 배열되어 있을 수도 있다.
반도체 기판(10)은, 도 1의 (b) 및 (c)에 나타낸 바와 같이, 패시베이션막(16)을 갖고 있을 수도 있다. 패시베이션막(16)은 전극(14)을 노출시키도록 형성되어 있을 수도 있다. 패시베이션막(16)은 전극(14)을 노출시키는 개구를 갖고 있을 수도 있다. 패시베이션막(16)은 전극(14)을 부분적으로 덮도록 형성되어 있을 수도 있다. 이 때, 패시베이션막(16)은 전극(14)의 주위를 덮도록 형성되어 있을 수도 있다. 패시베이션막은 예를 들어 SiO2이나 SiN 등의 무기 절연막일 수도 있다. 또는, 패시베이션막(16)은 폴리이미드 수지 등의 유기 절연막일 수도 있다.
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 (c)에 나타낸 바와 같이, 반도체 기판(10) 위에 형성된 수지 돌기(20)를 포함한다. 수지 돌기(20)는 패시베이션막(16) 위에 형성되어 있을 수도 있다. 수지 돌기(20)의 재료는 특별히 한정되지 않아, 이미 공지되어 있는 것 중 어느 하나의 재료를 적용할 수도 있다. 예 를 들어 수지 돌기(20)는 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB; benzocyclobutene), 폴리벤즈옥사졸(PBO; polybenzoxazole) 등의 수지로 형성되어 있을 수도 있다. 수지 돌기(20)는 반도체 기판(10)의 집적 회로(12)가 형성된 면(능동면)의 변을 따라 연장될 수도 있다. 반도체 기판(10)의 능동면이 직사각형을 이룰 경우, 수지 돌기(20)는 예를 들어 능동면의 긴 변을 따라 연장되는 형상을 이루고 있을 수도 있다.
수지 돌기(20)는 복수의 제 1 부분(22)과, 인접하는 2개의 제 1 부분(22) 사이에 배치된 제 2 부분(24)을 포함한다. 즉, 수지 돌기(20)는 복수의 제 1 부분(22)과 제 2 부분(24)을 포함하고 있을 수도 있고, 제 1 및 제 2 부분(22, 24)은 번갈아 배치되어 있을 수도 있다. 제 1 및 제 2 부분(22, 24)은, 도 1의 (b)에 나타낸 바와 같이, 일체적으로 형성되어 있을 수도 있다.
제 1 부분(22)은 수지 돌기(20) 중 후술하는 배선(30)이 형성되는 영역(배선(30)과 중첩되는 영역)이다. 인접하는 2개의 제 1 부분(22)은, 도 1의 (a)에 나타낸 바와 같이, 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 어긋나게 배치되어 있을 수도 있다. 이 때, 인접하는 2개의 제 1 부분(22)은 배선(30)이 연장되는 방향으로 어긋나게 배치되어 있을 수도 있다. 인접하는 2개의 제 1 부분(22)은 그 중심이 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 어긋나게 배치되어 있을 수도 있다. 수지 돌기(20)가 반도체 기판(10)의 1개의 변을 따라 연장되는 형상을 이룰 경우, 인접하는 2개의 제 1 부분(22)은 상기 변과 교차하는 방향으로 어긋나게 배치되어 있을 수도 있다. 복수의 제 1 부분(22)은 지그재그 형상 으로 배열되어 있을 수도 있다. 그리고, 제 2 부분(24)의 측면의 기단부는 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 연장되는 부분(26)을 갖는다(도 1의 (a) 참조). 환언하면, 수지 돌기(20)의 제 2 부분(24)의 저면(底面)(반도체 기판(10)과 대향하는 면) 외주(外周)는 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 연장되는 부분을 갖고 있을 수도 있다. 제 2 부분(24)의 측면은 제 1 부분(22)의 측면으로 연장 설치되어 수지 돌기(20)가 연장되는 방향으로 연장되는 연장부(28)와, 2개의 연장부(28)를 연결하는 접속부를 갖고 있을 수도 있다. 접속부는 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 연장되어 있을 수도 있다.
수지 돌기(20)의 표면은 곡면으로 되어 있을 수도 있다. 특히 제 1 부분(22)의 표면은 곡면으로 되어 있을 수도 있다. 이 때, 수지 돌기(20)(제 1 부분(22))의 단면(斷面) 형상은, 도 1의 (c)에 나타낸 바와 같이, 반원 형상을 이루고 있을 수도 있다. 그리고, 1개의 수지 돌기(20)를 구성하는 복수의 제 1 부분(22)은 동일한 형상을 이루고 있을 수도 있다. 이 때, 제 1 부분(22)은 모두 동일한 형상을 이루고 있을 수도 있다. 또한, 제 2 부분(24)은 제 1 부분(22)보다도 높이가 낮은 부분을 포함하고 있을 수도 있다. 제 2 부분(24)은 모두 제 1 부분(22)보다도 높이가 낮게 되어 있을 수도 있다. 즉, 수지 돌기(20)는, 도 1의 (b)에 나타낸 바와 같이, 인접하는 2개의 제 1 부분(22) 사이에 설치된 오목부(25)를 갖는 형상을 이루고 있을 수도 있다.
또한, 수지 돌기(20)를 형성하는 방법은 특별히 한정되지 않는다. 수지 돌기(20)는 예를 들어 패터닝된 수지 재료를 경화(硬化)(예를 들어 열경화)시켜 형성 할 수도 있다. 또는, 수지 돌기(20)는 1개의 직선에 따른 형상의 수지부를 형성하고, 그 일부를 제거함으로써 형성할 수도 있다. 또한, 수지 돌기(20)는 몰드 성형에 의해 형성할 수도 있다.
본 실시예에 따른 반도체 장치는, 도 1의 (a) 내지 도 2에 나타낸 바와 같이, 배선(30)을 포함한다. 배선(30)은 전극(14)과 전기적으로 접속되어 이루어진다. 배선(30)은 수지 돌기(20) 위에 이르도록 형성되어 이루어진다. 배선(30)은 수지 돌기(20)의 제 1 부분(22) 위를 통과하도록 형성되어 이루어진다. 배선(30)은 수지 돌기(20)의 양측에서 반도체 기판(10)과 접촉하도록 형성되어 있을 수도 있다. 즉, 배선(30)은 수지 돌기(20)를 타넘도록 형성되어 있을 수도 있다.
배선(30)의 구조 및 재료는 특별히 한정되지 않는다. 예를 들어 배선(30)은 복수 층으로 형성되어 있을 수도 있다. 이 때, 배선(30)은 텅스텐화티타늄(TiW)에 의해 형성된 제 1 층과, 금에 의해 형성된 제 2 층을 포함하고 있을 수도 있다(도시 생략). 또는, 배선(30)은 단층으로 형성되어 있을 수도 있다.
본 실시예에 따른 반도체 장치(1)는 이상(以上)의 구성을 이루고 있을 수도 있다. 상술한 바와 같이, 수지 돌기(20)의 제 2 부분(24)의 측면 기단부는 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 연장되는 부분(26)을 갖는다. 이것에 의하면, 인접하는 2개의 제 1 부분(22)을 연결하는, 수지 돌기(20)의 기단부의 표면 거리를 길게 할 수 있다. 따라서, 인접하는 2개의 배선(30) 사이에서 실효적인 전계 강도를 저하시킬 수 있기 때문에, 마이그레이션을 원인으로 하는 전기적인 쇼트가 발생하기 어려워진다. 또한, 이 구조는 모든 수지 돌기(20)에 존재할 필요는 없으며, 특히 마이그레이션이 발생하기 쉬운 장소 예를 들어 전계 강도가 높은 수지 돌기(20) 사이에(만) 채용할 수도 있다. 이 때, 다른 장소(상대적으로 마이그레이션이 발생하기 어려운 장소)에서는, 제 2 부분(24)의 측면은 수지 돌기(20)가 연장되는 방향과 교차하는 방향으로 어긋나지 않고 직선적으로 형성되어 있을 수도 있다.
또한, 반도체 장치를 제조하는 공정에서는, 수지 돌기(20)의 표면에 탄화층(또는 플라스마 중합층)이 형성되는 경우가 있다. 탄화층 또는 플라스마 중합층은 수지에 비하여 절연 저항이 낮기 때문에, 탄화층 또는 플라스마 중합층 위에 형성된 2개의 배선은 수지층 위에 형성된 2개의 배선보다도 전기적인 쇼트가 발생하기 쉬워진다. 그리고, 배선의 미세화나 피치의 협소화가 진행되면, 이 절연 저항의 저하가 반도체 장치의 신뢰성에 영향을 주는 것이 우려된다.
이 점을 감안하여, 신뢰성이 높은 반도체 장치를 제조하기 위해, 인접하는 2개의 배선 사이의 탄화층을 제거하여 배선 사이의 절연 저항을 확보하는 기술이 알려져 있다. 예를 들어 O2 플라스마 에칭에 의해, 인접하는 2개의 배선 사이의 수지층을 제거하는 것이 알려져 있다. 반도체 장치(1)에서도, 인접하는 2개의 제 1 부분(22) 사이의 오목부(25)는 배선(30)을 마스크로 하여 수지 돌기(20)를 에칭함으로써 형성할 수도 있다. 그러나, 수지 돌기(20)의 기단부의 표면은 반도체 기판(10)에 대하여 수직에 가까운 각도를 갖고 있다. 따라서, 종래의 방법에서는 수지 돌기(20)의 기단부의 표면에 형성된 탄화층을 단시간에 확실하게 제거하는 것은 곤란했다. 또한, 에칭 시간을 길게 하면, 반도체 기판의 집적 회로 및 배선(30)이 손상될 우려가 있다.
그러나, 본 발명에 의하면, 수지 돌기(20)의 제 2 부분(24)의 측면 기단부의 거리를 길게 할 수 있다. 즉, 인접하는 2개의 배선(30) 사이의 수지 돌기(20)의 표면 거리를 길게 할 수 있다. 따라서, 수지 돌기(20)의 제 2 부분(24)의 측면 기단부에 탄화층이 형성되어 있던 경우(완전히 제거하지 못하여 남아 있던 경우)에도, 인접하는 2개의 배선(30) 사이에서 전기적인 쇼트가 발생하기 어렵게 할 수 있다.
또한, 후술하는 바와 같이, 배선(30)에서의 제 1 부분의 상단부와 중첩되는 영역은 반도체 장치의 외부 단자로서 이용된다. 즉, 수지 돌기(20)(제 1 부분(22))는 다른 부재를 향하여 꽉 눌러진다. 이 때, 제 1 부분이 동일한 형상을 하고 있으면, 모든 제 1 부분에 가해지는 압력을 균일하게 할 수 있다. 따라서, 실장성이 우수한 반도체 장치를 제공할 수 있다.
또한, 수지 돌기(20)는 인접하는 2개의 제 1 부분(22) 사이에 오목부(25)가 형성된 구조를 이루고 있을 수도 있다. 이것에 의하면, 수지 돌기(20)의 상단부에서 인접하는 2개의 배선(30) 사이의 마이그레이션 발생을 방지할 수 있다.
이것으로부터, 본 발명에 따른 반도체 장치에 의하면, 실장성이 우수하고, 또한 전기적인 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 전극(14)이 지그재그 형상으로 배열되어 있을 경우, 인접하는 2개의 배선(30)의 전극(14)으로부터 수지 돌기(20)의 제 1 부분(22)의 상단부까지의 거리 는 동일할 수도 있다.
도 2에는 반도체 장치(1)가 실장된 전자 모듈(1000)을 나타낸다. 도 2에 나타낸 예에서는, 반도체 장치(1)는 기판(2)에 실장되어 있다. 여기서, 기판(2)은 리지드(rigid) 기판(예를 들어 유리 기판, 실리콘 기판)일 수도 있고, 플렉시블 기판(예를 들어 필름 기판)일 수도 있다. 반도체 장치(1)는 배선(30)이 형성된 면이 기판(2)과 대향하도록 탑재되어 있을 수도 있다. 이 때, 기판(2)의 배선과 반도체 장치(1)의 배선(30)은 접촉하여 전기적으로 접속되어 있을 수도 있다. 상세하게는, 기판(2)의 배선과, 배선(30)에서의 수지 돌기(20)와 중첩되는 영역이 접촉하여 전기적으로 접속되어 있을 수도 있다. 이것에 의하면, 수지 돌기(20)(제 1 부분(22))의 탄성력에 의해, 배선(30)을 기판(2)의 배선에 꽉 누를 수 있다. 따라서, 전기적인 접속 신뢰성이 높은 전자 모듈을 제공할 수 있다. 또한, 반도체 장치(1)는 접착제(수지계 접착제)에 의해 기판(2)에 접착되어 있을 수도 있다. 전자 모듈(1000)은 표시 디바이스일 수도 있다. 표시 디바이스는 예를 들어 액정 표시 디바이스나 EL(Electrical Luminescence) 표시 디바이스일 수도 있다. 그리고, 반도체 장치(1)는 표시 디바이스를 제어하는 드라이버 IC일 수도 있다. 또한, 도시하지 않지만, 반도체 장치(1)가 전자 모듈(1000)을 구성하는 유리 기판에 직접 실장되어 있어도 물론 상관없다. 이 때, 전자 모듈(1000)의 배선 패턴은 유리 위에 형성되어 있을 수도 있다. 전자 모듈(1000)의 배선 패턴이 유리 위에 형성되어 있을 경우는, COG(Chip On Glass) 실장이라고 불리는 실장 형태로 된다. 그 접속 메커니즘은 기판에 실장하는 상술한 것과 동일해진다.
(변형예)
도 3에 나타낸 예에서는, 반도체 장치는 수지 돌기(40)를 포함한다. 수지 돌기(40)는 복수의 제 1 부분(42)과, 인접하는 2개의 제 1 부분(42) 사이에 배치된 제 2 부분(44)을 포함한다. 제 2 부분(44)은, 도 3에 나타낸 바와 같이, 측면의 기단부(45)가 수지 돌기(40)가 연장되는 방향과 교차하는 방향으로 연장되어 있을 수도 있다. 환언하면, 제 2 부분(44)의 측면의 기단부(45)는 인접하는 2개의 제 1 부분(42)의 측면을 연결하는 직선을 따라 연장되어 있을 수도 있다.
도 4에 나타낸 예에서는, 반도체 장치는 수지 돌기(50)를 포함한다. 수지 돌기(50)는 복수의 제 1 부분(52)과, 인접하는 2개의 제 1 부분(52) 사이에 배치된 제 2 부분(54)을 포함한다. 제 1 부분(52)은, 도 4에 나타낸 바와 같이, 수지 돌기(50)가 연장되는 방향을 따라 배열되어 있을 수도 있다. 예를 들어 제 1 부분(52)은 반도체 기판(10)의 능동면의 1개의 변을 따라 배열되어 있을 수도 있다. 그리고, 제 2 부분(54)은 제 1 부분(52)보다도 폭이 좁은 부분(55)을 갖는다. 또한, 여기서의 「폭」은 제 2 부분(54)의 수지 돌기(50)가 연장되는 방향과 교차하는 방향의 길이이다. 즉, 제 2 부분(54)은 부분적으로 가늘어진 형상을 이루고 있을 수도 있다.
이들 변형예에 의해서도, 인접하는 2개의 배선(30) 사이에서 마이그레이션을 원인으로 하는 전기적인 쇼트가 발생하기 어려운, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않아, 다양한 변형이 가능하다. 예를 들어 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
상술한 바와 같이 본 발명에 의하면, 신뢰성이 높은 반도체 장치를 제공할 수 있다.

Claims (5)

  1. 전극을 갖는 반도체 기판과,
    상기 반도체 기판 위에 설치된, 복수의 제 1 부분과, 인접하는 2개의 상기 제 1 부분 사이에 배치된 제 2 부분을 포함하는 수지 돌기와,
    상기 전극과 전기적으로 접속되어 이루어지고, 상기 수지 돌기 중 어느 하나의 상기 제 1 부분 위를 통과하도록 형성된 배선을 포함하며,
    상기 제 2 부분의 측면의 기단부(基端部)는 상기 수지 돌기가 연장되는 방향과 교차하는 방향으로 연장되는 부분을 갖는 반도체 장치.
  2. 제 1 항에 있어서,
    인접하는 2개의 상기 제 1 부분은 상기 수지 돌기가 연장되는 방향과 교차하는 방향으로 어긋나게 배치되어 이루어지는 반도체 장치.
  3. 제 1 항에 있어서,
    인접하는 2개의 상기 제 1 부분은 상기 수지 돌기가 연장되는 방향을 따라 배치되어 이루어지고,
    상기 제 2 부분은 상기 제 1 부분보다도 폭이 좁은 부분을 갖는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 2 부분은 상기 제 1 부분보다도 높이가 낮은 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 1 부분은 모두 동일한 형상을 이루는 반도체 장치.
KR1020060063206A 2005-07-11 2006-07-06 반도체 장치 KR100759308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00201798 2005-07-11
JP2005201798A JP4224717B2 (ja) 2005-07-11 2005-07-11 半導体装置

Publications (2)

Publication Number Publication Date
KR20070007719A true KR20070007719A (ko) 2007-01-16
KR100759308B1 KR100759308B1 (ko) 2007-09-17

Family

ID=36952410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063206A KR100759308B1 (ko) 2005-07-11 2006-07-06 반도체 장치

Country Status (7)

Country Link
US (2) US7705453B2 (ko)
EP (1) EP1744361A3 (ko)
JP (1) JP4224717B2 (ko)
KR (1) KR100759308B1 (ko)
CN (1) CN100438005C (ko)
SG (1) SG129364A1 (ko)
TW (1) TWI323030B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227241A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
JP4924831B2 (ja) * 2007-08-03 2012-04-25 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
KR101415567B1 (ko) * 2007-12-11 2014-07-04 삼성디스플레이 주식회사 가요성 인쇄 회로막 및 이를 포함하는 표시 장치
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
CN110323323A (zh) * 2018-03-29 2019-10-11 豪雅冠得股份有限公司 光照射模块以及led元件用配线基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
JPH0815218B2 (ja) * 1991-12-03 1996-02-14 三星電子株式会社 半導体装置の製造方法
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2000150705A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3878041B2 (ja) * 2002-03-22 2007-02-07 株式会社日本マイクロニクス 接触子及びこれを用いた電気的接続装置
JP2003347476A (ja) * 2002-05-22 2003-12-05 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
KR20040050245A (ko) 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
JP2004207293A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004259888A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体チップ、半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2005057051A (ja) * 2003-08-04 2005-03-03 Sharp Corp 導電路形成方法および集積回路装置
JP3979368B2 (ja) 2003-09-11 2007-09-19 セイコーエプソン株式会社 半導体装置、回路基板および電気光学装置
JP3938128B2 (ja) * 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器

Also Published As

Publication number Publication date
CN1897261A (zh) 2007-01-17
TW200707687A (en) 2007-02-16
EP1744361A3 (en) 2009-07-29
CN100438005C (zh) 2008-11-26
TWI323030B (en) 2010-04-01
SG129364A1 (en) 2007-02-26
US7705453B2 (en) 2010-04-27
EP1744361A2 (en) 2007-01-17
JP4224717B2 (ja) 2009-02-18
US20100155944A1 (en) 2010-06-24
US20070007651A1 (en) 2007-01-11
KR100759308B1 (ko) 2007-09-17
US8138612B2 (en) 2012-03-20
JP2007019408A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100933201B1 (ko) 반도체장치 및 그 제조방법
JP4235835B2 (ja) 半導体装置
KR100759308B1 (ko) 반도체 장치
US7936073B2 (en) Semiconductor device and method of manufacturing the same
KR100743947B1 (ko) 반도체 장치 및 그 제조 방법
US7728424B2 (en) Semiconductor device and method of manufacturing the same
JP4061506B2 (ja) 半導体装置の製造方法
US7235879B2 (en) Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US7544598B2 (en) Semiconductor device and method of manufacturing the same
US7576424B2 (en) Semiconductor device
JP4654790B2 (ja) 半導体装置及びその製造方法
KR100759309B1 (ko) 반도체 장치
KR100816348B1 (ko) 반도체 장치
JP2006351922A (ja) 半導体装置の製造方法
JP2009043830A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee