JP2004207293A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004207293A JP2004207293A JP2002371409A JP2002371409A JP2004207293A JP 2004207293 A JP2004207293 A JP 2004207293A JP 2002371409 A JP2002371409 A JP 2002371409A JP 2002371409 A JP2002371409 A JP 2002371409A JP 2004207293 A JP2004207293 A JP 2004207293A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- pad
- bump
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】リードとバンプとを確実に接合することにある。
【解決手段】半導体装置の製造方法は、上端面に凹部２８を有するバンプ３０を、半導体基板１０のパッド１２に形成し、リード５０の接合部５２を凹部２８内に入り込ませて、リード５０とバンプ３０とを接合することを含む。パッド１２の一部に重なるように下地層２４を形成し、パッド１２の露出部及び下地層２４に重なるように金属層２６を成長させることで、凹部２８をパッド１２の露出部の位置で窪むように形成してもよい。
【選択図】 図９
【解決手段】半導体装置の製造方法は、上端面に凹部２８を有するバンプ３０を、半導体基板１０のパッド１２に形成し、リード５０の接合部５２を凹部２８内に入り込ませて、リード５０とバンプ３０とを接合することを含む。パッド１２の一部に重なるように下地層２４を形成し、パッド１２の露出部及び下地層２４に重なるように金属層２６を成長させることで、凹部２８をパッド１２の露出部の位置で窪むように形成してもよい。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の製造方法でＴＡＢ（Tape Automated Bonding）技術が広く適用されている。ＴＡＢ技術では、半導体チップの電極に設けられたバンプと、基板のホールに突出するインナーリードと、を接合することが行われる。
【０００３】
しかしながら、従来の方法では、バンプの上端面が平らであったので、インナーリードがバンプから滑り落ちることがあった。あるいは、インナーリードがバンプの端部に位置ずれしたまま接合されてしまい、隣接するバンプと電気的にショートすることがあった。このことは、ＴＡＢ技術に限らず、バンプとリードとを接合する全ての形態において生じ得る。
【０００４】
本発明の目的は、リードとバンプとを確実に接合することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）上端面に凹部を有するバンプを、半導体基板のパッドに形成すること、及び、
（ｂ）リードの接合部を前記凹部内に入り込ませて、前記リードと前記バンプとを接合することを含む。本発明によれば、リードの接合部をバンプの凹部内に入り込ませて、リードとバンプとを接合する。こうして、リード及びバンプの位置ずれを防止することができる。また、リードは凹部内に入り込むとそこに固定されるので、リードがバンプから滑り落ちることもない。したがって、リードとバンプとを確実に接合することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の中央に形成してもよい。
これによって、リードを確実にバンプの中央に接合することができる。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その開口幅が開口方向に大きくなるように形成してもよい。これによって、リードを凹部の内面に沿って中央にスライドさせることができる。
（４）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の周縁部から窪むように形成してもよい。
（５）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記リードの延びる方向に長くなるように、かつ、前記バンプの両側端に至るように溝として形成してもよい。これによって、リードの幅方向の位置ずれを防止することができる。
（６）この半導体装置の製造方法において、
前記（ａ）工程は、
（ｃ）前記パッドの一部に重なるように下地層を形成すること、及び、
（ｄ）前記パッドの露出部及び前記下地層に重なるように金属層を成長させることで、前記凹部を前記パッドの露出部の位置で窪むように形成してもよい。これによれば、下地層によって、バンプにパッドの露出部の位置で窪む凹部を形成することができる。
（７）この半導体装置の製造方法において、
前記パッドの外形は、矩形をなし、
前記（ｃ）工程で、前記下地層を前記パッドの対向する２辺に沿って高くなるように形成してもよい。これによって、凹部をパッドの対向する２辺に沿って立ち上がるように形成することができる。
（８）この半導体装置の製造方法において、
前記下地層は、絶縁層であってもよい。
（９）この半導体装置の製造方法において、
前記下地層は、前記半導体基板の面に形成されるパッシベーション膜の一部を含んでもよい。
（１０）この半導体装置の製造方法において、
少なくとも前記（ｄ）工程前に、前記半導体基板に、前記パッドを開口するレジスト層を形成することをさらに含み、
前記（ｃ）工程で、前記下地層の少なくとも一部を前記レジスト層の開口部に形成し、
前記（ｄ）工程で、前記金属層を、前記レジスト層の開口部内で成長させてもよい。これによって、所定の幅のバンプを形成することができる。
（１１）この半導体装置の製造方法において、
前記（ｄ）工程で、前記金属層を、無電解メッキによって成長させてもよい。
（１２）この半導体装置の製造方法において、
前記（ａ）工程は、
ワイヤを前記パッドにボンディングすること、
前記ワイヤの一部を前記パッドに残して切断すること、及び、
前記ワイヤの一部を、凸部を有する型で押圧することを含んでもよい。
（１３）この半導体装置の製造方法において、
前記リードは、ホールを有する基板に形成され、
前記リードの一部は、前記ホール内に突出しており、
前記（ｂ）工程を、前記ホール内で行ってもよい。
（１４）この半導体装置の製造方法において、
前記リードの幅は、前記バンプの幅よりも小さくてもよい。
（１５）この半導体装置の製造方法において、
前記リードの幅は、前記凹部の開口幅よりも小さくてもよい。これによれば、リードの接合部がバンプの凹部内に入り込みやすくなる。
（１６）この半導体装置の製造方法において、
前記リードの接合部は、前記バンプ側を向く上端部が小さくなるように傾斜していてもよい。これによって、リード及びバンプが凹凸にかみ合うので、両者を確実に接合することができる。
（１７）この半導体装置の製造方法において、
前記半導体基板は、半導体チップであってもよい。
（１８）この半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、
前記（ｂ）工程前に、前記半導体ウエハを複数の半導体チップに分割することをさらに含んでもよい。
（１９）本発明に係る半導体装置は、上記方法によって製造されている。
（２０）本発明に係る回路基板は、上記半導体装置が実装されている。
（２１）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
（第１の実施の形態）
図１（Ａ）〜図１２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態に係る半導体装置の製造方法は、図１（Ａ）〜図５に示すバンプの形成方法を含む。
【０００８】
バンプは、パッド１２上に形成する。複数のパッド１２が半導体基板１０に形成されている。半導体基板１０は、半導体ウエハ４０（図６参照）であってもよいし、半導体チップ４２（図７参照）であってもよい。本実施の形態では、半導体基板１０に複数のパッド１２が形成されており、全てのパッド１２に同時にバンプを形成することができる。
【０００９】
半導体基板１０には、集積回路１４（例えばトランジスタやメモリを有する回路）が形成されている（図６参照）。パッド１２は、集積回路１４に電気的に接続されている。半導体基板１０が半導体ウエハ４０である場合、複数の半導体チップ４２となる各領域に、２つ以上（１グループ）のパッド１２が形成される。複数のパッド１２は、半導体チップ４２となる領域の４辺に沿って配列されてもよいし、２辺に沿って配列されてもよいし、中央部に配列されてもよい。パッド１２は、矩形（正方形又は長方形）であることが多い。パッド１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）などで形成される。
【００１０】
図１（Ａ）に示すように、半導体基板１０に、パッド１２の形成された面から、絶縁層１６を形成する。図１（Ａ）に示す例では、絶縁層１６は、パッド１２の一部に重なるように形成する。言い換えれば、絶縁層１６に、パッド１２の一部を露出する開口部１８を形成する。例えば、絶縁層１６は、パッド１２の周縁部に（例えば矩形の４辺の全てから）重なっており、開口部１８は、パッド１２の中央部を露出してもよい。絶縁層１６がパッド１２の周縁部を覆うことで、パッド１２の剥離及びゴミの進入を防止することができる。絶縁層１６は、パッド１２の表面を覆って形成した後に、その一部（例えば中央部）をエッチングして露出させてもよい。絶縁層１６は、パッシベーション膜と呼ばれ、例えば、酸化膜（ＳｉＯ2）、窒化膜（ＳｉＮ）又は樹脂（ポリイミド樹脂）などで形成することができる。
【００１１】
次に、図１（Ｂ）に示すように、半導体基板１０のパッド１２の形成された面（詳しくは絶縁層１６上）に、レジスト層２０を形成する。レジスト層２０は、パッド１２の上方に開口部２２を有する。開口部２２は、貫通穴になっており、絶縁層１６の開口部１８と連通することでパッド１２を露出している。レジスト層２０には、光又放射線などのエネルギー感応性の樹脂を使用することができる。そして、所定のエネルギーを照射、現像することで開口部２２を形成することができる。あるいは、非感光性のレジスト層２０をエッチングすることで開口部２２を形成してもよい。開口部２２は、図１（Ｂ）に示すように、パッド１２の外周と一致する形状に形成してもよいし、あるいは、パッド１２の範囲に含まれる形状に形成してもよいし、パッド１２の範囲を含む形状に形成してもよい。レジスト層２０の開口部２２及びパッド１２の両方の外周が一致する場合、開口部２２には、パッド１２及び絶縁層１６が露出する。
【００１２】
図１（Ｃ）に示すように、下地層２４を形成する。下地層２４は、金属層２６の下地となる（図１（Ｄ）参照）。下地層２４は、パッド１２の一部に重なる（オーバーラップする）ように形成する。下地層２４は、パッド１２の周縁部に（例えば矩形の４辺の全てから）重なってもよい。下地層２４は、パッド１２の中央を避けて形成することが好ましい。下地層２４を形成することで、パッド１２及び下地層２４によって凹部２５を形成する。凹部２５は、レジスト層２０の開口部２２の中央に形成してもよい。凹部２５は、その開口幅が開口方向に大きくなるように形成してもよい。その場合、凹部２５の内壁面は、階段状になっていてもよいし、まっすぐに傾斜してもよい。あるいは、凹部２５の内面は、滑らかな曲面（例えば半球の内面）になっていてもよい。あるいは、凹部２５の内壁面は、パッド１２の表面から垂直に立ち上がっていてもよい。凹部２５は、レジスト層２０の開口部２２で囲まれた範囲（例えばパッド１２の外形）の周縁部から窪むように形成してもよい。あるいは、凹部２５は、溝になるように形成してもよい。
【００１３】
下地層２４は、酸化膜（ＳｉＯ2）、窒化膜（ＳｉＮ）又は樹脂（ポリイミド樹脂）などの絶縁層であってもよい。変形例として、下地層２４は、導電層であってもよい。下地層２４は、１層又は複数層で形成される。
【００１４】
本実施の形態では、下地層２４は、絶縁層（パッシベーション膜）１６の一部１７を含む。絶縁層１６はパッド１２の周縁部に重なるように形成され、レジスト層２０の開口部２２の外周はパッド１２の外周と一致するので、開口部２２内に絶縁層１６の一部１７が露出する。
【００１５】
本実施の形態では、下地層２４は、第２の絶縁層２３をさらに含む。第２の絶縁層２３は、絶縁層１６上に形成する。図１（Ｃ）に示すように、レジスト層２２の形成工程後に、第２の絶縁層２３を開口部２２内に形成してもよい。
【００１６】
図１（Ｃ）に示す例では、第２の絶縁層２３を、開口部２２の内壁面に至るように形成する。第２の絶縁層２３は、絶縁層１６の一部１７を覆ってもよい。第２の絶縁層２３は、パッド１２の露出部の一部を覆ってもよい。ただし、第２の絶縁層２３によって、絶縁層１６の開口部１８を埋めないようにする。すなわち、パッド１２の全部を覆わないようにする。第２の絶縁層２３は、インクジェット方式などの印刷技術を適用して形成してもよい。
【００１７】
変形例として、レジスト層２２の形成工程前に、第２の絶縁層２３を形成してもよい。その場合、第２の絶縁層２３を、パッド１２を除く部分（絶縁層１６上）を含むように形成してもよい。すなわち、第２の絶縁層２３をパッシベーション膜として形成してもよい。第２の絶縁層２３のうち、レジスト層２０の開口部２２内に露出する部分が下地層２４の一部となる。
【００１８】
パッド１２の外形が矩形をなす場合、下地層２４をパッド１２の対向する２辺（図１（Ｃ）では紙面の左右の辺）に沿って高くなるように形成してもよい。図１（Ｃ）に示す例では、第２の絶縁層２３を、パッド１２の対向する２辺に沿って形成する。こうして、凹部２５を、溝になるように形成することができる。
【００１９】
図１（Ｄ）に示すように、金属層２６を形成する。金属層２６は、パッド１２の露出部及び下地層２４に重なる領域で成長させる。本実施の形態では、金属層２６をレジスト層２０の開口部２２内で成長させる。金属層２６は、無電解メッキで成長させてもよいし、電気メッキで成長させてもよい。金属層２６は、レジスト層２０の開口部２２の高さを超えないように形成することが好ましい。レジスト層２０の開口部２２が、半導体基板１０の面に対して垂直に立ち上がる壁面によって形成されていれば、垂直に立ち上がる金属層２６を形成することができる。こうすることで、所定の幅のバンプを形成することができる。
【００２０】
開口部２２内には、パッド１２及び下地層２４によって凹部２５が形成されているので、金属層２６には、パッド１２の露出の位置で窪む凹部２８が形成される。金属層２６の材料は限定されず、銅、ニッケル、金などで形成することができる。金属層２６は、１層又は複数層からなる。
【００２１】
上述の形態とは別に、レジスト層２０の形成工程を省略して、金属層をパッド１２の露出部及び下地層２４に重なる領域で成長させてもよい。図示する例の金属層２６がストレートウォール形状であるのに対して、この場合にはマッシュルーム形状のバンプを形成することができる。
【００２２】
その後、レジスト層２０を剥離し、図２に示すように、複数のパッド１２に、バンプ３０を形成することができる。ここで、図２は図３のII−II線断面図であり、図３はバンプの斜視図である。バンプ３０は、上端面（パッド１２とは反対の面）に凹部２８を有する。
【００２３】
図３に示す例では、凹部２８を、バンプ３０の両側端に至るように溝として形成する。絶縁層１６がパッド１２の周縁部（４辺の全てから）に重なって形成されている場合、中央部には小穴が形成される。その場合、凹部２８は小穴を含む。凹部２８は、その開口幅が開口方向に大きくなるように形成してもよい。その場合、凹部２８の内壁面は、階段状になっていてもよいし、まっすぐに傾斜してもよい。あるいは、凹部２８の内面は、滑らかな曲面（例えば半球の内面）になっていてもよい。あるいは、凹部２８の内壁面は、バンプ３０の上端面から垂直に落ちていてもよい。
【００２４】
変形例として、図４に示すように、絶縁層１６をパッド１２の対向する２辺から重なるように形成することで、バンプ３２に凹部３４をさらに深い溝として形成してもよい。この場合、中央部に上述の小穴は形成されない。
【００２５】
他の変形例として、図５に示すように、下地層をパッド１２の周縁部（４辺の全てから）に同じ高さで重なるように形成することで、凹部３８をバンプ３６の上端面の周縁部から窪むように形成してもよい。また、バンプ３６の中央部に上述の小穴が形成されてもよい。
【００２６】
図６に示すように、半導体ウエハ４０の複数のパッド１２にバンプ３０を形成した場合には、図７に示すように、半導体ウエハ４０を複数の半導体チップ４２に分割する（ダイシング工程）。なお、図６には、半導体ウエハの一部を示されている。
【００２７】
そして、図８に示すように、リード及びバンプの接合工程を行う。本実施の形態では、ＴＡＢ（Tape Automated Bonding）技術を適用して、リード及びバンプの接合工程（例えばＩＬＢ；Inner Lead Bonding）を行う。
【００２８】
複数のリード５０は、基板（ベース基板）１０に形成されている。リード５０が接着材料（図示しない）を介して基板１０に貼り付けられて、３層基板（又は３層テープ）を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングしてリード５０を形成する。あるいは、リード５０を、接着剤なしで基板１０に形成して２層基板（２層テープ）を構成してもよい。例えば、スパッタリング等によってリード５０を形成してもよいし、無電解メッキでリード５０を形成するアディティブ法を適用してもよい。基板１０は、有機系の材料で形成されることが多く、テープ又はフィルムなどのフレキシブル基板であることが多い。
【００２９】
基板１０には、ホール６２が形成されている。ホール６２は、デバイスホールと呼ばれ、例えば、半導体チップ４２の外形よりもわずかに大きく形成することが好ましい。長尺状の基板１０の長さ方向に沿って複数のホール６２が形成される場合、各ホール６２内に半導体チップ４２を配置して、複数の半導体装置を製造することができる。その場合、各半導体装置は、半導体チップ４２を実装した後に個片に打ち抜かれる。
【００３０】
基板１０には、少なくとも１つのアウターリードホール（図示しない）が形成されてもよい。アウターリードホールは、半導体チップ４２の配置位置の周囲に形成される。アウターリードホール上をまたいでリード５０を形成し、リード５０におけるアウターリードホール上の部分を外部端子（アウターリード）として使用することができる。
【００３１】
図８に示すように、リード５０は、半導体チップ４２のバンプ３０との接合部５２（例えばインナーリード）と、外部端子となる部分（例えばアウターリード（図１２参照））と、を有し、両者が接続されている。リード５０の接合部５２を含む部分は、ホール６２内に突出している。詳しくは、複数のリード５０は、ホール６２の外周からその内側に突出している。
【００３２】
リード５０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。リード５０は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。
【００３３】
図８に示すように、ホール６２内に半導体チップ４２を配置して、ホール６２内で接合工程を行う。例えば、ツール７０によって、リード５０（接合部５２）をバンプ３０に押圧する。
【００３４】
図９は、リードの延びる方向と直交方向の断面図であり、バンプとリードとの接合状態を説明する図である。図１０は、リードの斜視図である。図９に示すリードは、図１０のIX−IX線断面図に対応する。
【００３５】
リード５０及びバンプ３０の一方を他方に押圧すると、バンプ３０には上端面に凹部２８が形成されているので、リード５０の接合部５２が凹部２８に入り込む。こうして、リード５０とバンプ３０とを接合する。例えば、金属接合を達成してもよい。これによれば、リード５０は、凹部２８内に配置されるので、リード５０及びバンプ３０の両者の位置ずれを防止することができる。
【００３６】
バンプ３０の形態として、凹部２８をバンプ３０の上端面の中央（縦方向及び横方向の少なくとも一方向の中央）に形成すれば、リード５０をバンプ３０の中央に接合することができる。そのため、例えば、リード５０がバンプ３０の上端面の端に接合されるのを防止することができ、隣接するバンプ３０と電気的にショートするのを防止することができる。
【００３７】
凹部２８をその開口幅が開口方向に大きくなるように形成すれば、図９に示すように、リード５０をバンプ３０の凹部２８の内面に沿って中央にスライドさせることができる。したがって、より確実にリード５０をバンプ３０の中央に接合することができる。
【００３８】
図３及び図４に示すように、凹部２８，３４を溝として形成する場合、その溝をリード５０の延びる方向に長くなるように形成する。こうすれば、リード５０の幅方向の位置ずれを防止することができる。
【００３９】
リード５０の形態として、図９に示すように、リード５０の幅はバンプ３０の幅よりも小さくてもよい。詳しくは、リード５０の接合部（バンプ３０と重なる部分）５２の幅は、バンプ３０の幅よりも小さくてもよい。特に、リード５０の幅がバンプ３０の凹部２８の幅よりも小さいと、リード５０の接合部５２がバンプ３０の凹部２８に入り込みやすくなる。
【００４０】
図９及び図１０に示す例では、リード５０の接合部５２は、バンプ３０側を向く上端部が小さくなるように傾斜している。図１０に示す例では、リード５０は、全体（接合部５２を含む）がほぼ同一の縦断面が連続する線状をなしており、バンプ３０側の上端部が基端部よりも細く形成されている。すなわち、リード５０の幅方向の側部に上端が先細るテーパが付されている。このようなリード５０には、バンプ３０，３２（図３及び図４参照）のように凹部２８，３４が溝になっていると効果的である。すなわち、リード５０及びバンプ３０（又はバンプ３２）が凹凸にかみ合うので、両者を確実に接合することができる。
【００４１】
変形例として、図１１に示すように、リード５４は、接合部５６の部分がその他の部分よりも高くなっていてもよい。すなわち、リード５４の接合部５６は、バンプ（凸部）になっていてもよい。この場合も、接合部５６は、バンプ側の上端部が基端部よりも細く形成されてもよい。詳しくは、接合部５６は、上端の方向にほぼ先鋭形状をなしてもよい。このようなリード５４には、バンプ３８（図５参照）のように、凹部３８が上端面の周縁部から窪むように形成されていると効果的である。
【００４２】
なお、リード５０，５４は、導電箔をエッチングして形成することができる。その場合、エッチング量をコントロールすることで、それぞれ所定の形状にすることができる。例えば、リード５４の場合、ハーフエッチングすることで接合部５６を形成してもよい。
【００４３】
接合工程後、その他ＴＣＰ（Tape Carrier Package）の製造において周知の工程を行い、図１２に示すように、半導体装置を製造することができる。図１２では、上述の方法によって製造された半導体装置が回路基板に実装されている。
【００４４】
図１２に示す半導体装置は、基板１０と、基板１０に設けられたリード５０と、半導体チップ４２と、封止材としての樹脂７２と、を有する。リード５０には、少なくとも基板６０にて支持された部分の表面が、保護膜７４（例えばソルダレジスト）で覆われていることが好ましい。回路基板７６（例えばマザーボード）には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板７６には例えば銅等からなる配線パターン７８が所望の回路となるように形成されていて、配線パターン７８と半導体装置のアウターリード５３とが接合されている。
【００４５】
本実施の形態に係る半導体装置の製造方法によれば、リード５０の接合部５２をバンプ３０の凹部２８内に入り込ませて、リード５０とバンプ３０とを接合する。こうして、リード５０及びバンプ３０の位置ずれを防止することができる。また、リード５０は凹部２８内に入り込むとそこに固定されるので、リード５０がバンプ３０から滑り落ちることもない。したがって、リード５０とバンプ３０とを確実に接合することができる。
【００４６】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法によって製造されるものを含む。
【００４７】
（第２の実施の形態）
図１３（Ａ）〜図１３（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法（詳しくはバンプの形成方法）を示す図である。本実施の形態では、１回形成したレジスト層２０を使用して、絶縁層１１６の開口部１１８の形成工程と、金属層２６の形成工程を行う。なお、本実施の形態では、上述の実施の形態で説明した内容を可能な限り適用することができる。
【００４８】
図１３（Ａ）に示すように、まず、半導体基板１０に、パッド１２の形成された面から絶縁層１１６を設ける。絶縁層１１６は、パッド１２を覆っている。
【００４９】
次に、図１３（Ｂ）に示すように、半導体基板１０のパッド１２の形成された面（詳しくは絶縁層１１６上）にレジスト層２０を形成する。レジスト層２０には、パッド１２上に開口部２２を形成する。開口部２２は、図１３（Ｂ）に示すように、パッド１２の外周と一致する形状に形成してもよいが、パッド１２の外周を超えない形状に形成することが好ましい。こうすることで、パッド１２と絶縁層１１６との間に、半導体基板１０の表面（例えばシリコン表面）が露出するのを防ぐことができる。
【００５０】
そして、レジスト層２０をマスクとして、開口部２２内の絶縁層１１６の部分を除去する。こうして、絶縁層１１６に、パッド１２の少なくとも一部を露出する開口部１１８を形成する。開口部１１８は、エッチング（化学的又は物理的、等方性又は異方性のいずれでもよい）によって形成することができる。レジスト層２０の開口部２２は、絶縁層１１６の開口部１１８と連通している。
【００５１】
図１３（Ｃ）に示すように、レジスト層２０を形成した後、開口部２２内に下地層１２４を形成する。下地層１２４は、１層又は複数層で形成する。下地層１２４は、樹脂であってもよい。例えば、ペースト状の樹脂を吐出させることで、下地層１２４を形成してもよい。樹脂は、ディスペンサ又はインクジェット方式を適用することで吐出させればよい。
【００５２】
図１３（Ｄ）に示すように、金属層２６を、パッド１２の露出部及び下地層１２４と重なるように成長させる。こうして、上端面に凹部２８を有するバンプ３０を形成することができる。
【００５３】
本実施の形態に係る半導体装置の製造方法によれば、レジスト層２０を繰り返し形成することなく、１回形成したレジスト層２０を使用して各工程を行うことができるので、製造工程が簡単である。
【００５４】
（第３の実施の形態）
図１４（Ａ）〜図１４（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法（詳しくはバンプの形成方法）を示す図である。本実施の形態では、導電部材１３０を、凸部を有する型８０で押圧することで、バンプ１３２に凹部１３４を形成する。なお、本実施の形態では、上述の実施の形態で説明した内容を可能な限り適用することができる。
【００５５】
図１４（Ａ）に示すように、半導体基板１０のパッド１２上に、導電部材１３０を設ける。導電部材１３０は、ボールボンディング方式で形成してもよい。例えば、キャピラリから突出するワイヤの先端部をボール状に形成し、その先端部をパッド１２にボンディングし、パッド１２に残すようにワイヤを切断することによって、導電部材１３０を形成してもよい。ワイヤが金線であれば、導電部材１３０は金で形成される。導電部材１３０の材料は限定されない。
【００５６】
半導体基板１０に形成された複数の導電部材１３０は、それぞれの高さがばらつくことが多い。例えば、図１４に示すように、導電部材１３０の上端部には、ワイヤの一部が突起形状となって残ることが多い。
【００５７】
図１４（Ａ）及び図１４（Ｂ）に示すように、導電部材１３０（ワイヤの一部）を、凸部８２を有する型８０で押圧する。型８０は、導電部材１３０をパッド１２と反対の上端面から押圧する。
【００５８】
型８０には、複数のパッド１２（複数の導電部材１３０）と重なる位置に、凸部８２が形成されている。凸部８２の形状は、バンプ１３２の凹部１３４の反転形状となるので、凹部１３４の形状に対応して決定すればよい。例えば、凸部８２がほぼ半球状に形成されていれば、バンプ１３２の凹部１３４の内面は滑らかな曲面にて形成される。凸部８２がパッド１２の中央部と重なる位置に配置されていれば、バンプ１３２の上端面の中央に凹部１３４を形成することができる。凹部１３４の形状は、上述の実施の形態で説明したいずれかの内容を選択して適用することができる。変形例として、凹部１３４は、Ｖ溝となるように形成してもよい。
【００５９】
こうして、図１４（Ｃ）に示すように、上端面に凹部１３４を有するバンプ１３２を形成することができる。
【００６０】
本実施の形態に係る半導体装置の製造方法によれば、パッド１２に残された導電部材１３０（ワイヤの一部）を、凸部８２を有する型８０で押圧する。こうして、簡単にバンプ１３２に凹部１３４を形成することができる。また、型８２で複数の導電部材１３０を一括して押圧すれば、複数のバンプ１３２の高さを均一にすることができる。したがって、リードとの接合の信頼性を高めることができる。
【００６１】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ１０００が示され、図１６には携帯電話２０００が示されている。
【００６２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図５】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図１２】本発明の第１の実施の形態に係る半導体装置を説明する図である。
【図１３】図１３（Ａ）〜図１３（Ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１４】図１４（Ａ）〜図１４（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１５】本発明の実施の形態に係る電子機器を示す図である。
【図１６】本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ パッド、
１６，１１６ 絶縁層（パッシベーション膜）、 ２０ レジスト層、
２２ 開口部、 ２４，１２４ 下地層、２６ 金属層、
２８，３４，３８， １３４ 凹部、 ３０，３２，３６，１３２ バンプ、
４０ 半導体ウエハ、 ４２ 半導体チップ、 ５０，５４ リード、
５２，５６ 接合部、 ６０ 基板、 ６２ ホール、 ８０ 型、
８２ 凸部、 １３０ 導電部材
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の製造方法でＴＡＢ（Tape Automated Bonding）技術が広く適用されている。ＴＡＢ技術では、半導体チップの電極に設けられたバンプと、基板のホールに突出するインナーリードと、を接合することが行われる。
【０００３】
しかしながら、従来の方法では、バンプの上端面が平らであったので、インナーリードがバンプから滑り落ちることがあった。あるいは、インナーリードがバンプの端部に位置ずれしたまま接合されてしまい、隣接するバンプと電気的にショートすることがあった。このことは、ＴＡＢ技術に限らず、バンプとリードとを接合する全ての形態において生じ得る。
【０００４】
本発明の目的は、リードとバンプとを確実に接合することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）上端面に凹部を有するバンプを、半導体基板のパッドに形成すること、及び、
（ｂ）リードの接合部を前記凹部内に入り込ませて、前記リードと前記バンプとを接合することを含む。本発明によれば、リードの接合部をバンプの凹部内に入り込ませて、リードとバンプとを接合する。こうして、リード及びバンプの位置ずれを防止することができる。また、リードは凹部内に入り込むとそこに固定されるので、リードがバンプから滑り落ちることもない。したがって、リードとバンプとを確実に接合することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の中央に形成してもよい。
これによって、リードを確実にバンプの中央に接合することができる。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その開口幅が開口方向に大きくなるように形成してもよい。これによって、リードを凹部の内面に沿って中央にスライドさせることができる。
（４）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の周縁部から窪むように形成してもよい。
（５）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記リードの延びる方向に長くなるように、かつ、前記バンプの両側端に至るように溝として形成してもよい。これによって、リードの幅方向の位置ずれを防止することができる。
（６）この半導体装置の製造方法において、
前記（ａ）工程は、
（ｃ）前記パッドの一部に重なるように下地層を形成すること、及び、
（ｄ）前記パッドの露出部及び前記下地層に重なるように金属層を成長させることで、前記凹部を前記パッドの露出部の位置で窪むように形成してもよい。これによれば、下地層によって、バンプにパッドの露出部の位置で窪む凹部を形成することができる。
（７）この半導体装置の製造方法において、
前記パッドの外形は、矩形をなし、
前記（ｃ）工程で、前記下地層を前記パッドの対向する２辺に沿って高くなるように形成してもよい。これによって、凹部をパッドの対向する２辺に沿って立ち上がるように形成することができる。
（８）この半導体装置の製造方法において、
前記下地層は、絶縁層であってもよい。
（９）この半導体装置の製造方法において、
前記下地層は、前記半導体基板の面に形成されるパッシベーション膜の一部を含んでもよい。
（１０）この半導体装置の製造方法において、
少なくとも前記（ｄ）工程前に、前記半導体基板に、前記パッドを開口するレジスト層を形成することをさらに含み、
前記（ｃ）工程で、前記下地層の少なくとも一部を前記レジスト層の開口部に形成し、
前記（ｄ）工程で、前記金属層を、前記レジスト層の開口部内で成長させてもよい。これによって、所定の幅のバンプを形成することができる。
（１１）この半導体装置の製造方法において、
前記（ｄ）工程で、前記金属層を、無電解メッキによって成長させてもよい。
（１２）この半導体装置の製造方法において、
前記（ａ）工程は、
ワイヤを前記パッドにボンディングすること、
前記ワイヤの一部を前記パッドに残して切断すること、及び、
前記ワイヤの一部を、凸部を有する型で押圧することを含んでもよい。
（１３）この半導体装置の製造方法において、
前記リードは、ホールを有する基板に形成され、
前記リードの一部は、前記ホール内に突出しており、
前記（ｂ）工程を、前記ホール内で行ってもよい。
（１４）この半導体装置の製造方法において、
前記リードの幅は、前記バンプの幅よりも小さくてもよい。
（１５）この半導体装置の製造方法において、
前記リードの幅は、前記凹部の開口幅よりも小さくてもよい。これによれば、リードの接合部がバンプの凹部内に入り込みやすくなる。
（１６）この半導体装置の製造方法において、
前記リードの接合部は、前記バンプ側を向く上端部が小さくなるように傾斜していてもよい。これによって、リード及びバンプが凹凸にかみ合うので、両者を確実に接合することができる。
（１７）この半導体装置の製造方法において、
前記半導体基板は、半導体チップであってもよい。
（１８）この半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、
前記（ｂ）工程前に、前記半導体ウエハを複数の半導体チップに分割することをさらに含んでもよい。
（１９）本発明に係る半導体装置は、上記方法によって製造されている。
（２０）本発明に係る回路基板は、上記半導体装置が実装されている。
（２１）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
（第１の実施の形態）
図１（Ａ）〜図１２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態に係る半導体装置の製造方法は、図１（Ａ）〜図５に示すバンプの形成方法を含む。
【０００８】
バンプは、パッド１２上に形成する。複数のパッド１２が半導体基板１０に形成されている。半導体基板１０は、半導体ウエハ４０（図６参照）であってもよいし、半導体チップ４２（図７参照）であってもよい。本実施の形態では、半導体基板１０に複数のパッド１２が形成されており、全てのパッド１２に同時にバンプを形成することができる。
【０００９】
半導体基板１０には、集積回路１４（例えばトランジスタやメモリを有する回路）が形成されている（図６参照）。パッド１２は、集積回路１４に電気的に接続されている。半導体基板１０が半導体ウエハ４０である場合、複数の半導体チップ４２となる各領域に、２つ以上（１グループ）のパッド１２が形成される。複数のパッド１２は、半導体チップ４２となる領域の４辺に沿って配列されてもよいし、２辺に沿って配列されてもよいし、中央部に配列されてもよい。パッド１２は、矩形（正方形又は長方形）であることが多い。パッド１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）などで形成される。
【００１０】
図１（Ａ）に示すように、半導体基板１０に、パッド１２の形成された面から、絶縁層１６を形成する。図１（Ａ）に示す例では、絶縁層１６は、パッド１２の一部に重なるように形成する。言い換えれば、絶縁層１６に、パッド１２の一部を露出する開口部１８を形成する。例えば、絶縁層１６は、パッド１２の周縁部に（例えば矩形の４辺の全てから）重なっており、開口部１８は、パッド１２の中央部を露出してもよい。絶縁層１６がパッド１２の周縁部を覆うことで、パッド１２の剥離及びゴミの進入を防止することができる。絶縁層１６は、パッド１２の表面を覆って形成した後に、その一部（例えば中央部）をエッチングして露出させてもよい。絶縁層１６は、パッシベーション膜と呼ばれ、例えば、酸化膜（ＳｉＯ2）、窒化膜（ＳｉＮ）又は樹脂（ポリイミド樹脂）などで形成することができる。
【００１１】
次に、図１（Ｂ）に示すように、半導体基板１０のパッド１２の形成された面（詳しくは絶縁層１６上）に、レジスト層２０を形成する。レジスト層２０は、パッド１２の上方に開口部２２を有する。開口部２２は、貫通穴になっており、絶縁層１６の開口部１８と連通することでパッド１２を露出している。レジスト層２０には、光又放射線などのエネルギー感応性の樹脂を使用することができる。そして、所定のエネルギーを照射、現像することで開口部２２を形成することができる。あるいは、非感光性のレジスト層２０をエッチングすることで開口部２２を形成してもよい。開口部２２は、図１（Ｂ）に示すように、パッド１２の外周と一致する形状に形成してもよいし、あるいは、パッド１２の範囲に含まれる形状に形成してもよいし、パッド１２の範囲を含む形状に形成してもよい。レジスト層２０の開口部２２及びパッド１２の両方の外周が一致する場合、開口部２２には、パッド１２及び絶縁層１６が露出する。
【００１２】
図１（Ｃ）に示すように、下地層２４を形成する。下地層２４は、金属層２６の下地となる（図１（Ｄ）参照）。下地層２４は、パッド１２の一部に重なる（オーバーラップする）ように形成する。下地層２４は、パッド１２の周縁部に（例えば矩形の４辺の全てから）重なってもよい。下地層２４は、パッド１２の中央を避けて形成することが好ましい。下地層２４を形成することで、パッド１２及び下地層２４によって凹部２５を形成する。凹部２５は、レジスト層２０の開口部２２の中央に形成してもよい。凹部２５は、その開口幅が開口方向に大きくなるように形成してもよい。その場合、凹部２５の内壁面は、階段状になっていてもよいし、まっすぐに傾斜してもよい。あるいは、凹部２５の内面は、滑らかな曲面（例えば半球の内面）になっていてもよい。あるいは、凹部２５の内壁面は、パッド１２の表面から垂直に立ち上がっていてもよい。凹部２５は、レジスト層２０の開口部２２で囲まれた範囲（例えばパッド１２の外形）の周縁部から窪むように形成してもよい。あるいは、凹部２５は、溝になるように形成してもよい。
【００１３】
下地層２４は、酸化膜（ＳｉＯ2）、窒化膜（ＳｉＮ）又は樹脂（ポリイミド樹脂）などの絶縁層であってもよい。変形例として、下地層２４は、導電層であってもよい。下地層２４は、１層又は複数層で形成される。
【００１４】
本実施の形態では、下地層２４は、絶縁層（パッシベーション膜）１６の一部１７を含む。絶縁層１６はパッド１２の周縁部に重なるように形成され、レジスト層２０の開口部２２の外周はパッド１２の外周と一致するので、開口部２２内に絶縁層１６の一部１７が露出する。
【００１５】
本実施の形態では、下地層２４は、第２の絶縁層２３をさらに含む。第２の絶縁層２３は、絶縁層１６上に形成する。図１（Ｃ）に示すように、レジスト層２２の形成工程後に、第２の絶縁層２３を開口部２２内に形成してもよい。
【００１６】
図１（Ｃ）に示す例では、第２の絶縁層２３を、開口部２２の内壁面に至るように形成する。第２の絶縁層２３は、絶縁層１６の一部１７を覆ってもよい。第２の絶縁層２３は、パッド１２の露出部の一部を覆ってもよい。ただし、第２の絶縁層２３によって、絶縁層１６の開口部１８を埋めないようにする。すなわち、パッド１２の全部を覆わないようにする。第２の絶縁層２３は、インクジェット方式などの印刷技術を適用して形成してもよい。
【００１７】
変形例として、レジスト層２２の形成工程前に、第２の絶縁層２３を形成してもよい。その場合、第２の絶縁層２３を、パッド１２を除く部分（絶縁層１６上）を含むように形成してもよい。すなわち、第２の絶縁層２３をパッシベーション膜として形成してもよい。第２の絶縁層２３のうち、レジスト層２０の開口部２２内に露出する部分が下地層２４の一部となる。
【００１８】
パッド１２の外形が矩形をなす場合、下地層２４をパッド１２の対向する２辺（図１（Ｃ）では紙面の左右の辺）に沿って高くなるように形成してもよい。図１（Ｃ）に示す例では、第２の絶縁層２３を、パッド１２の対向する２辺に沿って形成する。こうして、凹部２５を、溝になるように形成することができる。
【００１９】
図１（Ｄ）に示すように、金属層２６を形成する。金属層２６は、パッド１２の露出部及び下地層２４に重なる領域で成長させる。本実施の形態では、金属層２６をレジスト層２０の開口部２２内で成長させる。金属層２６は、無電解メッキで成長させてもよいし、電気メッキで成長させてもよい。金属層２６は、レジスト層２０の開口部２２の高さを超えないように形成することが好ましい。レジスト層２０の開口部２２が、半導体基板１０の面に対して垂直に立ち上がる壁面によって形成されていれば、垂直に立ち上がる金属層２６を形成することができる。こうすることで、所定の幅のバンプを形成することができる。
【００２０】
開口部２２内には、パッド１２及び下地層２４によって凹部２５が形成されているので、金属層２６には、パッド１２の露出の位置で窪む凹部２８が形成される。金属層２６の材料は限定されず、銅、ニッケル、金などで形成することができる。金属層２６は、１層又は複数層からなる。
【００２１】
上述の形態とは別に、レジスト層２０の形成工程を省略して、金属層をパッド１２の露出部及び下地層２４に重なる領域で成長させてもよい。図示する例の金属層２６がストレートウォール形状であるのに対して、この場合にはマッシュルーム形状のバンプを形成することができる。
【００２２】
その後、レジスト層２０を剥離し、図２に示すように、複数のパッド１２に、バンプ３０を形成することができる。ここで、図２は図３のII−II線断面図であり、図３はバンプの斜視図である。バンプ３０は、上端面（パッド１２とは反対の面）に凹部２８を有する。
【００２３】
図３に示す例では、凹部２８を、バンプ３０の両側端に至るように溝として形成する。絶縁層１６がパッド１２の周縁部（４辺の全てから）に重なって形成されている場合、中央部には小穴が形成される。その場合、凹部２８は小穴を含む。凹部２８は、その開口幅が開口方向に大きくなるように形成してもよい。その場合、凹部２８の内壁面は、階段状になっていてもよいし、まっすぐに傾斜してもよい。あるいは、凹部２８の内面は、滑らかな曲面（例えば半球の内面）になっていてもよい。あるいは、凹部２８の内壁面は、バンプ３０の上端面から垂直に落ちていてもよい。
【００２４】
変形例として、図４に示すように、絶縁層１６をパッド１２の対向する２辺から重なるように形成することで、バンプ３２に凹部３４をさらに深い溝として形成してもよい。この場合、中央部に上述の小穴は形成されない。
【００２５】
他の変形例として、図５に示すように、下地層をパッド１２の周縁部（４辺の全てから）に同じ高さで重なるように形成することで、凹部３８をバンプ３６の上端面の周縁部から窪むように形成してもよい。また、バンプ３６の中央部に上述の小穴が形成されてもよい。
【００２６】
図６に示すように、半導体ウエハ４０の複数のパッド１２にバンプ３０を形成した場合には、図７に示すように、半導体ウエハ４０を複数の半導体チップ４２に分割する（ダイシング工程）。なお、図６には、半導体ウエハの一部を示されている。
【００２７】
そして、図８に示すように、リード及びバンプの接合工程を行う。本実施の形態では、ＴＡＢ（Tape Automated Bonding）技術を適用して、リード及びバンプの接合工程（例えばＩＬＢ；Inner Lead Bonding）を行う。
【００２８】
複数のリード５０は、基板（ベース基板）１０に形成されている。リード５０が接着材料（図示しない）を介して基板１０に貼り付けられて、３層基板（又は３層テープ）を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングしてリード５０を形成する。あるいは、リード５０を、接着剤なしで基板１０に形成して２層基板（２層テープ）を構成してもよい。例えば、スパッタリング等によってリード５０を形成してもよいし、無電解メッキでリード５０を形成するアディティブ法を適用してもよい。基板１０は、有機系の材料で形成されることが多く、テープ又はフィルムなどのフレキシブル基板であることが多い。
【００２９】
基板１０には、ホール６２が形成されている。ホール６２は、デバイスホールと呼ばれ、例えば、半導体チップ４２の外形よりもわずかに大きく形成することが好ましい。長尺状の基板１０の長さ方向に沿って複数のホール６２が形成される場合、各ホール６２内に半導体チップ４２を配置して、複数の半導体装置を製造することができる。その場合、各半導体装置は、半導体チップ４２を実装した後に個片に打ち抜かれる。
【００３０】
基板１０には、少なくとも１つのアウターリードホール（図示しない）が形成されてもよい。アウターリードホールは、半導体チップ４２の配置位置の周囲に形成される。アウターリードホール上をまたいでリード５０を形成し、リード５０におけるアウターリードホール上の部分を外部端子（アウターリード）として使用することができる。
【００３１】
図８に示すように、リード５０は、半導体チップ４２のバンプ３０との接合部５２（例えばインナーリード）と、外部端子となる部分（例えばアウターリード（図１２参照））と、を有し、両者が接続されている。リード５０の接合部５２を含む部分は、ホール６２内に突出している。詳しくは、複数のリード５０は、ホール６２の外周からその内側に突出している。
【００３２】
リード５０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。リード５０は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。
【００３３】
図８に示すように、ホール６２内に半導体チップ４２を配置して、ホール６２内で接合工程を行う。例えば、ツール７０によって、リード５０（接合部５２）をバンプ３０に押圧する。
【００３４】
図９は、リードの延びる方向と直交方向の断面図であり、バンプとリードとの接合状態を説明する図である。図１０は、リードの斜視図である。図９に示すリードは、図１０のIX−IX線断面図に対応する。
【００３５】
リード５０及びバンプ３０の一方を他方に押圧すると、バンプ３０には上端面に凹部２８が形成されているので、リード５０の接合部５２が凹部２８に入り込む。こうして、リード５０とバンプ３０とを接合する。例えば、金属接合を達成してもよい。これによれば、リード５０は、凹部２８内に配置されるので、リード５０及びバンプ３０の両者の位置ずれを防止することができる。
【００３６】
バンプ３０の形態として、凹部２８をバンプ３０の上端面の中央（縦方向及び横方向の少なくとも一方向の中央）に形成すれば、リード５０をバンプ３０の中央に接合することができる。そのため、例えば、リード５０がバンプ３０の上端面の端に接合されるのを防止することができ、隣接するバンプ３０と電気的にショートするのを防止することができる。
【００３７】
凹部２８をその開口幅が開口方向に大きくなるように形成すれば、図９に示すように、リード５０をバンプ３０の凹部２８の内面に沿って中央にスライドさせることができる。したがって、より確実にリード５０をバンプ３０の中央に接合することができる。
【００３８】
図３及び図４に示すように、凹部２８，３４を溝として形成する場合、その溝をリード５０の延びる方向に長くなるように形成する。こうすれば、リード５０の幅方向の位置ずれを防止することができる。
【００３９】
リード５０の形態として、図９に示すように、リード５０の幅はバンプ３０の幅よりも小さくてもよい。詳しくは、リード５０の接合部（バンプ３０と重なる部分）５２の幅は、バンプ３０の幅よりも小さくてもよい。特に、リード５０の幅がバンプ３０の凹部２８の幅よりも小さいと、リード５０の接合部５２がバンプ３０の凹部２８に入り込みやすくなる。
【００４０】
図９及び図１０に示す例では、リード５０の接合部５２は、バンプ３０側を向く上端部が小さくなるように傾斜している。図１０に示す例では、リード５０は、全体（接合部５２を含む）がほぼ同一の縦断面が連続する線状をなしており、バンプ３０側の上端部が基端部よりも細く形成されている。すなわち、リード５０の幅方向の側部に上端が先細るテーパが付されている。このようなリード５０には、バンプ３０，３２（図３及び図４参照）のように凹部２８，３４が溝になっていると効果的である。すなわち、リード５０及びバンプ３０（又はバンプ３２）が凹凸にかみ合うので、両者を確実に接合することができる。
【００４１】
変形例として、図１１に示すように、リード５４は、接合部５６の部分がその他の部分よりも高くなっていてもよい。すなわち、リード５４の接合部５６は、バンプ（凸部）になっていてもよい。この場合も、接合部５６は、バンプ側の上端部が基端部よりも細く形成されてもよい。詳しくは、接合部５６は、上端の方向にほぼ先鋭形状をなしてもよい。このようなリード５４には、バンプ３８（図５参照）のように、凹部３８が上端面の周縁部から窪むように形成されていると効果的である。
【００４２】
なお、リード５０，５４は、導電箔をエッチングして形成することができる。その場合、エッチング量をコントロールすることで、それぞれ所定の形状にすることができる。例えば、リード５４の場合、ハーフエッチングすることで接合部５６を形成してもよい。
【００４３】
接合工程後、その他ＴＣＰ（Tape Carrier Package）の製造において周知の工程を行い、図１２に示すように、半導体装置を製造することができる。図１２では、上述の方法によって製造された半導体装置が回路基板に実装されている。
【００４４】
図１２に示す半導体装置は、基板１０と、基板１０に設けられたリード５０と、半導体チップ４２と、封止材としての樹脂７２と、を有する。リード５０には、少なくとも基板６０にて支持された部分の表面が、保護膜７４（例えばソルダレジスト）で覆われていることが好ましい。回路基板７６（例えばマザーボード）には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板７６には例えば銅等からなる配線パターン７８が所望の回路となるように形成されていて、配線パターン７８と半導体装置のアウターリード５３とが接合されている。
【００４５】
本実施の形態に係る半導体装置の製造方法によれば、リード５０の接合部５２をバンプ３０の凹部２８内に入り込ませて、リード５０とバンプ３０とを接合する。こうして、リード５０及びバンプ３０の位置ずれを防止することができる。また、リード５０は凹部２８内に入り込むとそこに固定されるので、リード５０がバンプ３０から滑り落ちることもない。したがって、リード５０とバンプ３０とを確実に接合することができる。
【００４６】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法によって製造されるものを含む。
【００４７】
（第２の実施の形態）
図１３（Ａ）〜図１３（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法（詳しくはバンプの形成方法）を示す図である。本実施の形態では、１回形成したレジスト層２０を使用して、絶縁層１１６の開口部１１８の形成工程と、金属層２６の形成工程を行う。なお、本実施の形態では、上述の実施の形態で説明した内容を可能な限り適用することができる。
【００４８】
図１３（Ａ）に示すように、まず、半導体基板１０に、パッド１２の形成された面から絶縁層１１６を設ける。絶縁層１１６は、パッド１２を覆っている。
【００４９】
次に、図１３（Ｂ）に示すように、半導体基板１０のパッド１２の形成された面（詳しくは絶縁層１１６上）にレジスト層２０を形成する。レジスト層２０には、パッド１２上に開口部２２を形成する。開口部２２は、図１３（Ｂ）に示すように、パッド１２の外周と一致する形状に形成してもよいが、パッド１２の外周を超えない形状に形成することが好ましい。こうすることで、パッド１２と絶縁層１１６との間に、半導体基板１０の表面（例えばシリコン表面）が露出するのを防ぐことができる。
【００５０】
そして、レジスト層２０をマスクとして、開口部２２内の絶縁層１１６の部分を除去する。こうして、絶縁層１１６に、パッド１２の少なくとも一部を露出する開口部１１８を形成する。開口部１１８は、エッチング（化学的又は物理的、等方性又は異方性のいずれでもよい）によって形成することができる。レジスト層２０の開口部２２は、絶縁層１１６の開口部１１８と連通している。
【００５１】
図１３（Ｃ）に示すように、レジスト層２０を形成した後、開口部２２内に下地層１２４を形成する。下地層１２４は、１層又は複数層で形成する。下地層１２４は、樹脂であってもよい。例えば、ペースト状の樹脂を吐出させることで、下地層１２４を形成してもよい。樹脂は、ディスペンサ又はインクジェット方式を適用することで吐出させればよい。
【００５２】
図１３（Ｄ）に示すように、金属層２６を、パッド１２の露出部及び下地層１２４と重なるように成長させる。こうして、上端面に凹部２８を有するバンプ３０を形成することができる。
【００５３】
本実施の形態に係る半導体装置の製造方法によれば、レジスト層２０を繰り返し形成することなく、１回形成したレジスト層２０を使用して各工程を行うことができるので、製造工程が簡単である。
【００５４】
（第３の実施の形態）
図１４（Ａ）〜図１４（Ｃ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法（詳しくはバンプの形成方法）を示す図である。本実施の形態では、導電部材１３０を、凸部を有する型８０で押圧することで、バンプ１３２に凹部１３４を形成する。なお、本実施の形態では、上述の実施の形態で説明した内容を可能な限り適用することができる。
【００５５】
図１４（Ａ）に示すように、半導体基板１０のパッド１２上に、導電部材１３０を設ける。導電部材１３０は、ボールボンディング方式で形成してもよい。例えば、キャピラリから突出するワイヤの先端部をボール状に形成し、その先端部をパッド１２にボンディングし、パッド１２に残すようにワイヤを切断することによって、導電部材１３０を形成してもよい。ワイヤが金線であれば、導電部材１３０は金で形成される。導電部材１３０の材料は限定されない。
【００５６】
半導体基板１０に形成された複数の導電部材１３０は、それぞれの高さがばらつくことが多い。例えば、図１４に示すように、導電部材１３０の上端部には、ワイヤの一部が突起形状となって残ることが多い。
【００５７】
図１４（Ａ）及び図１４（Ｂ）に示すように、導電部材１３０（ワイヤの一部）を、凸部８２を有する型８０で押圧する。型８０は、導電部材１３０をパッド１２と反対の上端面から押圧する。
【００５８】
型８０には、複数のパッド１２（複数の導電部材１３０）と重なる位置に、凸部８２が形成されている。凸部８２の形状は、バンプ１３２の凹部１３４の反転形状となるので、凹部１３４の形状に対応して決定すればよい。例えば、凸部８２がほぼ半球状に形成されていれば、バンプ１３２の凹部１３４の内面は滑らかな曲面にて形成される。凸部８２がパッド１２の中央部と重なる位置に配置されていれば、バンプ１３２の上端面の中央に凹部１３４を形成することができる。凹部１３４の形状は、上述の実施の形態で説明したいずれかの内容を選択して適用することができる。変形例として、凹部１３４は、Ｖ溝となるように形成してもよい。
【００５９】
こうして、図１４（Ｃ）に示すように、上端面に凹部１３４を有するバンプ１３２を形成することができる。
【００６０】
本実施の形態に係る半導体装置の製造方法によれば、パッド１２に残された導電部材１３０（ワイヤの一部）を、凸部８２を有する型８０で押圧する。こうして、簡単にバンプ１３２に凹部１３４を形成することができる。また、型８２で複数の導電部材１３０を一括して押圧すれば、複数のバンプ１３２の高さを均一にすることができる。したがって、リードとの接合の信頼性を高めることができる。
【００６１】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ１０００が示され、図１６には携帯電話２０００が示されている。
【００６２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図５】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図１２】本発明の第１の実施の形態に係る半導体装置を説明する図である。
【図１３】図１３（Ａ）〜図１３（Ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１４】図１４（Ａ）〜図１４（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１５】本発明の実施の形態に係る電子機器を示す図である。
【図１６】本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ パッド、
１６，１１６ 絶縁層（パッシベーション膜）、 ２０ レジスト層、
２２ 開口部、 ２４，１２４ 下地層、２６ 金属層、
２８，３４，３８， １３４ 凹部、 ３０，３２，３６，１３２ バンプ、
４０ 半導体ウエハ、 ４２ 半導体チップ、 ５０，５４ リード、
５２，５６ 接合部、 ６０ 基板、 ６２ ホール、 ８０ 型、
８２ 凸部、 １３０ 導電部材
Claims (21)
- （ａ）上端面に凹部を有するバンプを、半導体基板のパッドに形成すること、及び、
（ｂ）リードの接合部を前記凹部内に入り込ませて、前記リードと前記バンプとを接合することを含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の中央に形成する半導体装置の製造方法。 - 請求項１又は請求項２に記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その開口幅が開口方向に大きくなるように形成する半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記バンプの上端面の周縁部から窪むように形成する半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記リードの延びる方向に長くなるように、かつ、前記バンプの両側端に至るように溝として形成する半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ｃ）前記パッドの一部に重なるように下地層を形成すること、及び、
（ｄ）前記パッドの露出部及び前記下地層に重なるように金属層を成長させることで、前記凹部を前記パッドの露出部の位置で窪むように形成する半導体装置の製造方法。 - 請求項５を引用する請求項６記載の半導体装置の製造方法において、
前記パッドの外形は、矩形をなし、
前記（ｃ）工程で、前記下地層を前記パッドの対向する２辺に沿って高くなるように形成する半導体装置の製造方法。 - 請求項６又は請求項７に記載の半導体装置の製造方法において、
前記下地層は、絶縁層である半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記下地層は、前記半導体基板の面に形成されるパッシベーション膜の一部を含む半導体装置の製造方法。 - 請求項６から請求項９のいずれかに記載の半導体装置の製造方法において、
少なくとも前記（ｄ）工程前に、前記半導体基板に、前記パッドを開口するレジスト層を形成することをさらに含み、
前記（ｃ）工程で、前記下地層の少なくとも一部を前記レジスト層の開口部に形成し、
前記（ｄ）工程で、前記金属層を、前記レジスト層の開口部内で成長させる半導体装置の製造方法。 - 請求項６から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記金属層を、無電解メッキによって成長させる半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程は、
ワイヤを前記パッドにボンディングすること、
前記ワイヤの一部を前記パッドに残して切断すること、及び、
前記ワイヤの一部を、凸部を有する型で押圧することを含む半導体装置の製造方法。 - 請求項１から請求項１２のいずれかに記載の半導体装置の製造方法において、
前記リードは、ホールを有する基板に形成され、
前記リードの一部は、前記ホール内に突出しており、
前記（ｂ）工程を、前記ホール内で行う半導体装置の製造方法。 - 請求項１から請求項１３のいずれかに記載の半導体装置の製造方法において、
前記リードの幅は、前記バンプの幅よりも小さい半導体装置の製造方法。 - 請求項１から請求項１４のいずれかに記載の半導体装置の製造方法において、
前記リードの幅は、前記凹部の開口幅よりも小さい半導体装置の製造方法。 - 請求項１から請求項１５のいずれかに記載の半導体装置の製造方法において、
前記リードの接合部は、前記バンプ側を向く上端部が小さくなるように傾斜している半導体装置の製造方法。 - 請求項１から請求項１６のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、半導体チップである半導体装置の製造方法。 - 請求項１から請求項１６のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、
前記（ｂ）工程前に、前記半導体ウエハを複数の半導体チップに分割することをさらに含む半導体装置の製造方法。 - 請求項１から請求項１８のいずれかに記載の方法によって製造されてなる半導体装置。
- 請求項１９記載の半導体装置が実装された回路基板。
- 請求項１９記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371409A JP2004207293A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371409A JP2004207293A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207293A true JP2004207293A (ja) | 2004-07-22 |
Family
ID=32810296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371409A Withdrawn JP2004207293A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207293A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116067A (ja) * | 2005-10-24 | 2007-05-10 | Sharp Corp | 半導体装置及びその製造方法 |
| KR100759308B1 (ko) * | 2005-07-11 | 2007-09-17 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| US8525332B2 (en) | 2009-03-19 | 2013-09-03 | Panasonic Corporation | Semiconductor device having semiconductor substrate, and method of manufacturing the same |
| JP2016178201A (ja) * | 2015-03-20 | 2016-10-06 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法 |
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
-
2002
- 2002-12-24 JP JP2002371409A patent/JP2004207293A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759308B1 (ko) * | 2005-07-11 | 2007-09-17 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| US7705453B2 (en) | 2005-07-11 | 2010-04-27 | Seiko Epson Corporation | Semiconductor device |
| US8138612B2 (en) | 2005-07-11 | 2012-03-20 | Seiko Epson Corporation | Semiconductor device |
| JP2007116067A (ja) * | 2005-10-24 | 2007-05-10 | Sharp Corp | 半導体装置及びその製造方法 |
| US8525332B2 (en) | 2009-03-19 | 2013-09-03 | Panasonic Corporation | Semiconductor device having semiconductor substrate, and method of manufacturing the same |
| JP2016178201A (ja) * | 2015-03-20 | 2016-10-06 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法 |
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581017B2 (ja) | 半導体装置及びその製造方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20210193636A1 (en) | Semiconductor package and method of fabricating the same | |
| US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| JP4353853B2 (ja) | 回路装置の製造方法および板状体 | |
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| JP2005322858A (ja) | 半導体装置の製造方法 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JPWO2005076352A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003258011A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| JP2004079951A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3850967B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JP2004207293A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP2007027482A (ja) | 半導体装置及びその製造方法 | |
| JP2006156574A (ja) | 回路装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009049134A (ja) | 半導体装置の製造方法 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |