JP2004079951A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004079951A JP2004079951A JP2002241827A JP2002241827A JP2004079951A JP 2004079951 A JP2004079951 A JP 2004079951A JP 2002241827 A JP2002241827 A JP 2002241827A JP 2002241827 A JP2002241827 A JP 2002241827A JP 2004079951 A JP2004079951 A JP 2004079951A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- semiconductor device
- manufacturing
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 339
- 238000000034 method Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims abstract description 212
- 239000011347 resin Substances 0.000 claims description 102
- 229920005989 resin Polymers 0.000 claims description 102
- 239000010410 layer Substances 0.000 claims description 84
- 238000004519 manufacturing process Methods 0.000 claims description 74
- 238000000227 grinding Methods 0.000 claims description 54
- 230000002093 peripheral effect Effects 0.000 claims description 34
- 239000012790 adhesive layer Substances 0.000 claims description 30
- 239000000853 adhesive Substances 0.000 claims description 21
- 230000001070 adhesive effect Effects 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 11
- 238000007599 discharging Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000005219 brazing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】生産性及び歩留まりを向上させるとともに、半導体基板をほぼ同じ厚みに研削することにある。
【解決手段】第１の領域２０と第１の領域２０の周辺の第２の領域３０とを有する半導体基板１０に、第１の領域２０の上方に突起する凸部４０を形成する。支持体６０を、第１の領域２０に重なる部分が貫通穴６１となるように、半導体基板１０の凸部４０が形成された面に設ける。半導体基板１０の凸部４０が形成された面とは反対の面から、半導体基板１０を研削する。
【選択図】 図５
【解決手段】第１の領域２０と第１の領域２０の周辺の第２の領域３０とを有する半導体基板１０に、第１の領域２０の上方に突起する凸部４０を形成する。支持体６０を、第１の領域２０に重なる部分が貫通穴６１となるように、半導体基板１０の凸部４０が形成された面に設ける。半導体基板１０の凸部４０が形成された面とは反対の面から、半導体基板１０を研削する。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の小型化を追求するために、半導体ウエハを研削することが知られている。例えば、半導体装置のパッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）では、半導体ウエハの表面に樹脂層、配線及び突起電極などを設けた後に、半導体ウエハの裏面を研削する工程が行われる。ところで、半導体ウエハの製品とならない外周端部には、樹脂層、配線及び突起電極などが設けられず、外周端部が製品となる中央部よりも相対的に薄くなる。そのため、研削時に、研削によってかかる応力によって、半導体ウエハの外周端部が下方向に反ることがあり、半導体ウエハをほぼ同じ厚みに研削するのが難しかった。
【０００３】
本発明の目的は、生産性及び歩留まりを向上させるとともに、半導体基板をほぼ同じ厚みに研削することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【０００５】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、凸部によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【０００６】
（２）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【０００７】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、樹脂層によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【０００８】
（３）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【０００９】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、樹脂層及び突起電極によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００１０】
（４）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部であってもよい。
【００１１】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【００１２】
（５）この半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成してもよい。
【００１３】
これによって、支持体を簡単に形成することができる。
【００１４】
（６）この半導体装置の製造方法において、
前記支持体を設ける工程は、前記第２の領域に前記樹脂の盛り上がり部を形成することを含んでもよい。
【００１５】
（７）この半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含んでもよい。
【００１６】
（８）この半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１７】
（９）この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１８】
（１０）この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１９】
（１１）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【００２０】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、凸部によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２１】
（１２）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【００２２】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、樹脂層によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２３】
（１３）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む。
【００２４】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、樹脂層及び突起電極によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２５】
（１４）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部であってもよい。
【００２６】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【００２７】
（１５）この半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有してもよい。
【００２８】
これによって、例えば、研削工程において、半導体基板の横方向への位置ずれを規制することができる。
【００２９】
（１６）この半導体装置の製造方法において、
前記支持体は、樹脂からなるものであってもよい。
【００３０】
（１７）この半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させてもよい。
【００３１】
（１８）この半導体装置の製造方法において、
前記第１の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第２の領域は、製品とならない周辺チップエリアであってもよい。
【００３２】
（１９）この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断してもよい。
【００３３】
（２０）この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去してもよい。
【００３４】
（２１）本発明に係る半導体装置の製造方法は、集積回路が形成され製品となる第１の領域と、前記第１の領域の周辺の製品とならない第２の領域とを有する半導体基板のうち、前記第１の領域と前記第２の領域に樹脂層を設け、
前記第１及び第２の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【００３５】
本発明によれば、第１及び第２の領域に樹脂層及び突起電極を設けた状態で研削工程を行う。樹脂層及び突起電極は、第１の領域からその周辺の第２の領域に至るまで設けるので、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００３６】
（２２）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含んでもよい。
【００３７】
（２３）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００３８】
（２４）本発明に係る回路基板は、上記半導体装置が実装されてなる。
【００３９】
（２５）本発明に係る電子機器は、上記電子機器を有する。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４１】
（第１の実施の形態）
図１〜図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。ここで、図１は半導体基板の平面図であり、図２は図１のＩＩ−ＩＩ線断面図であり、図３は図２の半導体基板の部分拡大図である。図４は、変形例に係る半導体基板の部分拡大図である。
【００４２】
半導体基板１０は、半導体ウエハ（例えばシリコンウエハ）であってもよい。半導体ウエハの平面形状は、例えば、円形（図１では一部が切り欠かれている）であってもよい。変形例として、半導体基板１０は、半導体ウエハが複数に分割（例えば４分割）されてなる分割基板であってもよい。分割基板の平面形状は、例えば、半導体ウエハの直径（又は半径）に沿って切断されることで扇形をなしてもよい。
【００４３】
図３に示すように、半導体基板１０には、複数の集積回路１２が形成されている。半導体基板１０の半導体チップとなるそれぞれの部分に、集積回路１２が形成されてもよい。
【００４４】
図３に示すように、半導体基板１０は、複数のパッド１４を有する。半導体チップとなる部分に、１グループ（２以上）のパッド１４が形成されてもよい。各半導体チップとなる領域に形成された集積回路１４は、各半導体チップとなる領域に形成されたパッド１４に電気的に接続している。１グループのパッド１４は、半導体チップの平面形状が矩形（正方形又は長方形）である場合には、少なくとも１辺（多くの場合対向する２辺又は４辺全て）に沿って形成されていてもよく、あるいは、半導体チップとなる部分の中央に形成されていてもよい。半導体基板１０には、パッド１４を避けて、ＳｉＮ、ＳｉＯ２、ＭｇＯなどの保護膜（例えばパッシベーション膜）１５が形成されていてもよい。保護膜１５は絶縁膜である。保護膜１５は、複数のパッド１４のうち、少なくとも半導体チップとなる部分のいずれかのパッド１４上に開口部を有している。
【００４５】
半導体基板１０は、第１の領域２０（図１では突起電極４６が形成されたエリア）と、第２の領域３０（図１ではその他のエリア）と、を有する。半導体基板１０は、複数の半導体チップとなる部分を有する。切断ラインＬは、隣り合った半導体チップとなる部分の境界線を示すものである。第２の領域３０は、複数の半導体チップとなる部分のうち、半導体基板１０の外周側面を少なくとも含む部分を有する領域である。第１の領域２０は、第２の領域３０に囲まれた領域である。第１の領域２０は、半導体基板１０の中央部に形成してもよい。この場合、第２の領域３０は、第１の領域２０に対応して形成され、例えば、半導体基板１０の外周端部に（例えば外周端部に一体的に）形成されてもよい。各領域２０，３０の位置は、あらかじめ任意に決定することができる。第２の領域３０は、半導体基板１０を取り扱うのに把持部として使用してもよい。または、第１の領域２０は、製品となる部分が複数集合した領域であってもよい。この場合、第２の領域３０とは、製品とならないその他のエリアであってもよい。第１の領域２０は、切断ラインＬのみによって区画された半導体チップとなる部分からなる領域である。すなわち、第１の領域２０のうち、切断ラインＬによって区画された１つの区画部分は、半導体チップとなる部分を示す。対して、第２の領域３０は、半導体基板１０の外周側面と切断ラインＬとで区画された半導体チップとなる部分３４を有する領域である。
【００４６】
なお、第１の領域２０には、集積回路１２及びパッド１４が形成されている。そして、第１の領域２０では、保護膜１５はパッド１４上に開口部を有している。パッド１４は、集積回路１４に電気的に接続している。
【００４７】
図１に示す例では、第２の領域３０は、切断ラインＬのみによって囲まれて区画された半導体チップとなる部分３２を含んでいる。こうすることで、第２の領域３０の面積を大きくして、半導体基板１０を取り扱いやすくすることができる。また、第２の領域３０は、半導体基板１０の外周側面を少なくとも含む半導体チップとなる部分３４のみから構成されてもよい。こうすることで、１つの半導体基板１０から可能な限り多くの製品を製造することができる。
【００４８】
図３に示す例では、第２の領域３０には、集積回路１２が形成されておらず、パッド１４も形成されていない。逆に言うと、集積回路１２が形成されていない領域、又は、パッド１４が形成されていない領域を、第２の領域３０と呼ぶことができる。
【００４９】
変形例として、図４に示すように、第２の領域３０の少なくとも一部（例えば半導体チップとなる部分３２）には、集積回路１２が形成されてもよいし、パッド１４が形成されてもよい。図４に示すように、第２の領域３０（例えば半導体チップとなる部分３２）に形成されるパッド１４は、保護膜１５にパッド１４の露出のための開口部が形成されずに、保護膜１５で覆われてもよい。
【００５０】
半導体基板１０は、パッド１４が形成された第１の面１６と、それとは反対の第２の面１８と、を有する。そして、第１の面１６には、少なくとも一種類の部材（図３に示す例では、樹脂層４２，４８，５０、配線４４、突起電極４６）が積層されることで、凸部４０が形成されている。凸部４０は、第１の領域２０の上方に突起している。少なくとも一種類の部材が第１の領域２０のみに形成されてもよい。あるいは、少なくとも一種類の部材が第１及び第２の領域２０，３０に形成され、第１の領域２０の部分が第２の領域３０の部分よりも盛り上がるように形成されていてもよい。
【００５１】
図３に示すように、樹脂層４２は、第１の領域２０の複数の半導体チップとなる部分に設けられる。樹脂層４２は、１層又は複数層であってもよい。樹脂層４２は、パッド１４を避けて設けられる。例えば、パッド１４が半導体チップとなる部分の外周端部に形成される場合、樹脂層４２は、半導体チップとなる部分の中央部に設けられる。樹脂層４２は、応力緩和機能を有する。樹脂層４２は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）などの樹脂で形成することができる。樹脂層４２は、半導体基板１０と突起電極４６との間に形成されていてもよい。
【００５２】
パッド１４から樹脂層４２上に、少なくとも１層（図３では複数層）の配線４４が形成されている。例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれか１つ又は複数を積層することで、配線４４を形成してもよい。パッド１４が半導体チップとなる部分の外周端部に形成される場合、配線４４は中央方向に向けて延びる。配線４４は、ラインの部分よりも面積が大きいランドを有してもよい。その場合、ランドは、樹脂層４２上に形成される。複数（１グループ）のパッド１４に接続させて配線４４を形成することによって、樹脂層４２上に配線パターンが形成される。
【００５３】
配線４４上には、突起電極４６（例えば外部端子）が形成されている。突起電極４６は、ろう材からなるものであってもよい。ろう材は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう（ｓｏｆｔ ｓｏｌｄｅｒ）又は硬ろう（ｈａｒｄ ｓｏｌｄｅｒ）のいずれで形成されてもよい。突起電極４６は、配線４４の例えばランドに形成する。突起電極４６を、パッド１４の上方を避けて形成すれば、突起電極４６に加えられた応力がパッド１４に直接加えられないようにすることができる。突起電極４６は、例えばハンダボールなどであって、回路基板と半導体チップとなる部分との電気的な接合に使用される（図８参照）。
【００５４】
配線４４における突起電極４６を設ける部分（例えばランド）を除く部分の上方には、樹脂層（例えばソルダレジスト層）４８が形成されていてもよい。また、突起電極４６の周囲には、樹脂層５０が形成されてもよい。樹脂層５０は、突起電極４６の下端部（根本部）及び中央部を覆う。突起電極４６の上端部は、樹脂層５０から露出させる。すなわち、突起電極４６と例えば回路基板とを電気的に接続するために、突起電極４６の少なくとも一部を樹脂層５０から露出させる。例えば、樹脂層５０が開口を有し、突起電極４６の上端部を、開口を介して樹脂層５０から露出させる。樹脂層５０によって、突起電極４６における配線４４との接続状態を補強することができる。これにより、応力の集中を分散させることができる。また、樹脂層５０によって、突起電極４６と配線４４との間に、後述する研削及び切断工程で生じるゴミが入り込むのを防止することができる。
【００５５】
なお、上述の例とは別に、樹脂層４２，４８，５０、配線４４、突起電極４６の一部を、第２の領域３０に設けても構わない。例えば、突起電極４６を除いた、樹脂層４２，４８，５０、配線４４のいずれか１つ又は複数を第２の領域３０に積層してもよい。その場合でも、第１の領域２０に突起電極４６が設けられることで、第１の領域２０に第２の領域３０よりも盛り上がる凸部４０が形成される。
【００５６】
図５に示すように、半導体基板１０の第２の面（パッド１４が形成された面とは反対の面）１８を研削する。半導体基板１０には、中央部に凸部４０が形成されているので、中央部よりも相対的に薄くなっている外周端部が研削時の加圧で屈曲しやすくなっている。そこで、本実施の形態では、支持体６０を使用する。支持体６０は、半導体基板１０の第１及び第２の領域２０，３０のうち少なくとも第２の領域３０を第１の面１６側から支持する。
【００５７】
支持体６０は、あらかじめ形状が決められた型であってもよい。支持体６０は、ステンレスなどの金属で形成されてもよいし、ポリエチレンテレフタレート（ＰＥＴ）などの樹脂で形成されてもよい。
【００５８】
図５に示す例では、支持体６０は、半導体基板１０を第１の面１６側から支持する第１の支持部６２を有する。第１の支持部６２は、第２の領域３０のみを支持してもよい。第１の支持部６２は、外周端部のみを支持してもよい。第１の支持部６２は、外周端部をその外周に沿って部分的に支持してもよいが、図６に示すように、外周端部をその外周に沿って一体的に支持してもよい。支持体６０は、半導体基板１０の外周端部に沿ってリング状をなしてもよい。すなわち、支持体６０は、貫通穴６１を有し、貫通穴６１を第１の領域２０に対応させて位置させ、第１の領域２０上の凸部４０を開口部にはめ込むように設けてもよい。また、第１の支持部６２は、半導体基板１０の少なくとも最外周を支持することが好ましい。こうすることで、半導体基板１０の最外周の下方向への屈曲を大幅に減少させることができる。なお、第１の支持部６２は、第２の領域３０と凸部４０の突起との段差以上の厚みを有することが好ましい。
【００５９】
なお、変形例として、第１の支持部６２は、第１の領域２０（詳しくは凸部４０）をさらに支持しても構わない。その場合、支持体は、第２の領域３０に重なる部分のほうが、第１の領域に重なる部分よりも厚くなるように形成する。
【００６０】
支持体６０は、第２の支持部６４をさらに含んでもよい。第２の支持部６４は、半導体基板１０の外周側面を支持する。こうすることで、半導体基板１０に横方向（第１（又は第２）の面１６と平行な方向）に生じる応力を効果的に受け止めることができる。第２の支持部６４は、半導体基板１０の厚み方向に立ち上げ形成されている。すなわち、支持体６０は、第１の支持体６２と、第１の支持体６２よりも外側に配置されるとともに第１の支持体６２よりも厚い第２の支持体６４を有する。第２の支持部６４は、研削後の半導体基板１０の厚みを超えないように形成される。支持体６０が第１及び第２の支持部６２，６４を有する場合、第１及び第２の支持部６２，６４で構成される角部に、半導体基板１０の外周端部を位置合わせする（図５及び図６参照）。言い換えれば、支持体６０の貫通穴６１の周縁に段差部が形成され、その段差部に半導体基板１０の外周端部を配置する。
【００６１】
研削工程では、図５に示すように、半導体基板１０の第１の面１６側をテープ（保持体）７０で保持してもよい。詳しくは、テープ７０によって、凸部４０の上端部（例えば突起電極４６）を保持する。テープ７０は、粘着性を有してもよい。例えば、テープ７０として、紫外線硬化型樹脂を粘着材とするＵＶテープを用いてもよい。また、ＵＶテープの場合、紫外線を照射させれば簡単に粘着力を弱めることができるので、研削工程後の剥離が簡単である。
【００６２】
テープ７０を使用する場合、半導体基板１０とテープ７０との間に支持体６０（詳しくは第１の支持部６２）を配置する。支持体６０は、テープ７０によって保持させてもよい。そして、テープ７０を図示しないステージに載せて、研削ツール７２によって、半導体基板１０を研削する。研削ツール７２は、半導体基板１０上で回転しながら横方向に移動することで、半導体基板１０を薄く研削する。支持体６０として、あらかじめ形状が決められた型を使用すれば、型を所定の位置にセットするだけなので工程が簡単である。
【００６３】
その後、図７に示すように、半導体基板１０を、集積回路１２ごとに、例えばブレード７４によって切断する。半導体基板１０を切断することで、第１の領域２０から複数の製品（半導体チップ８２）を得ることができる。半導体チップ８２は、パッドが形成された面とは反対の面が研削されて薄くなっている。半導体チップ８２は、樹脂層４２，４８，５０、配線４４、ろう材４６を有し、半導体装置８０であるということができる。この半導体装置は、そのパッケージサイズが半導体チップにほぼ等しいので、ＣＳＰに分類することができる。
【００６４】
本実施の形態によれば、半導体基板１０を研削する工程で、少なくとも第２の領域３０を支持体６０によって支持する。これによって、第１の領域２０に凸部４０が形成されることで、第２の領域３０の部分が相対的に薄くなっても、研削時の応力による半導体基板１０の反りを大幅に減少させることができる。したがって、半導体基板１０をほぼ同じ厚みに研削することができる。
【００６５】
さらに、半導体基板１０の中央部と、外周端部に近い部分と、の厚みをほぼ同じにすることができるので、所定の厚さを有する半導体チップを１つの半導体基板１０から可能な限り多く得ることができ、半導体装置の歩留まりを高めることができる。
【００６６】
本実施の形態において、第１の面１６に形成される凸部４０は、上述の例に限定されない。凸部４０は、例えば、パッド１４上に積層される突起電極であってもよい。突起電極は、例えばメッキ法（無電解メッキ法又は電気メッキ法）などで形成される。本発明は、半導体基板１０の面に凸部が生じた場合に適用すると効果的である。
【００６７】
図１２は、半導体装置が実装された回路基板を示す図である。回路基板９０には、配線パターン９２が形成され、配線パターン９２に突起電極４６が接合されている。本実施の形態に係る半導体装置の詳細は、上述した通りであり、上述の製造方法で説明した効果を備える。
【００６８】
本発明は、上述した実施の形態に限定されるものではなく、様々な形態が可能である。以下の実施の形態の説明では、他の実施の形態と共通する事項（構成、作用、機能及び効果）及び他の実施の形態から想定され得る事項は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。
【００６９】
（第２の実施の形態）
図９（Ａ）及び図９（Ｂ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程において、接着剤層９８及び接着シート７１を含む支持体１００を使用する。支持体１００は、半導体基板１０の少なくとも第２の領域３０を第１の面１６側から支持する。なお、半導体基板１０は、上述の実施の形態で説明した通りである。
【００７０】
図９（Ａ）に示す例では、半導体基板１０を保持するための接着シート（保持体）７１に接着剤層９８を設ける。接着剤層９８は、図９（Ａ）に示すように、ペースト状であってもよいし、あるいはシート状であってもよい。接着剤層９８及び接着シート７１は、別体であってもよいし、一体的になっていてもよい。接着剤層９８は、凸部４０の突起の高さよりも厚くなるように接着シート７１に設ける。接着剤層９８は、所定のエネルギー（熱、光など）を加えることで硬化する（形状が定まる）性質を有する。接着剤層９８は、樹脂（例えば熱硬化性樹脂）であってもよい。ペースト状の場合、接着剤層９８は、ディスペンサなどで塗布すればよい。図９（Ａ）に示すように、接着剤層９８は、半導体基板１０の第１の領域２０を避けて、第２の領域３０に接触するように設けてもよい。接着剤層９８は、半導体基板１０の第２の領域３０を、半導体基板１０の外周に沿って、部分的又は一体的に支持できるように設ける。なお、接着剤層９８は、半導体基板１０の側に設けてもよい。
【００７１】
図９（Ｂ）に示すように、半導体基板１０を研削位置にセットした状態で、接着剤層９８を硬化させる。図９（Ｂ）に示す例では、半導体基板１０を接着シート７１に保持させた状態で、接着剤層９８を硬化させる。その場合、半導体基板１０を第２の面１８側から加圧して、接着剤層９８の形状を調整してもよい。
【００７２】
支持体１００は、半導体基板１０の外側にはみ出してもよい。すなわち、半導体基板１０を接着シート７１に押圧して、凸部４０の外側に接着剤層９８の少なくとも一部を排出する。こうすることで、半導体基板１０の高さの調整がしやすくなる。したがって、半導体基板１０を、第２の面１８がほぼ水平になるように支持することができる。さらに、支持体１００によって、半導体基板１０の横方向（第１（又は第２）の面１６と平行な方向）に生じる応力を効果的に受け止めることができる。なお、支持体１００は、半導体基板１０を第１の面側から支持する第１の支持部と、半導体基板１０の側端部を支持する第２の支持部と、を有するということもできる。
【００７３】
その後、半導体基板１０を切断する工程では、半導体基板１０を接着剤層９８及び接着シート７１に接触させた状態で切断してもよい。これによれば、半導体基板１０の第１の面１６を、切断工程で生じるゴミから保護することができる。
【００７４】
変形例として、図９（Ｃ）に示すように、接着剤層９８は、半導体基板１０の凸部４０が形成された面の全体に接触するように設け、半導体基板１０に支持体１０１を設けてもよい。詳しくは、半導体基板１０の第１の面１６を接着剤層９８で覆ってもよい。
【００７５】
本実施の形態によれば、例えば、第１の領域２０の凸部４０の突起の高さが半導体基板１０ごとに異なる場合であっても、各半導体基板１０に応じて所定の厚みの支持体１００を簡単に形成することができる。
【００７６】
（第３の実施の形態）
図１０（Ａ）〜図１０（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程で使用する支持体１０６をスピンコート法を用いて形成する。
【００７７】
図１０（Ａ）に示すように、半導体基板１０の第１の面１６に樹脂１０２を回転塗布する。詳しくは、半導体基板１０を平面に垂直な方向を軸として回転させながら、樹脂１０２を滴下する。樹脂１０２は、半導体基板１０の中央部に滴下してもよい。滴下された樹脂１０２は、半導体基板１０の回転によって外周端部方向に流れる。こうして、半導体基板１０の第１の面１６全体に、樹脂１０２を設ける。
【００７８】
図１０（Ｂ）に示すように、半導体基板１０の第２の領域３０に樹脂１０２の盛り上がり部１０４を形成してもよい。こうすることで、半導体基板１０の第２の領域３０において、樹脂１０２の高さが低くなるのを防止することができる。盛り上がり部１０４は、半導体基板１０の中央部よりも高く盛り上がる。盛り上がり部１０４の幅（外周と直交する方向の幅）及び高さは、半導体基板１０の回転速度、回転時間及び樹脂１０２の物性（例えば粘性）などの各種パラメータを選定することで、適宜調整することができる。盛り上がり部１０４の幅及び高さは、後に加圧したときに、支持体１０６の半導体基板１０とは反対の面がほぼ平坦になるように調整すればよい。
【００７９】
その後、盛り上がり部１０４をツール７６で加圧することで潰してもよい。こうして、図１０（Ｃ）に示すように、半導体基板１０とは反対の面がほぼ平坦になっている支持体１０６を形成する。研削工程では、半導体基板１０をテープ７０上で研削してもよいし、テープ７０を使用しなくてもよい。なお、盛り上がり部１０４は、潰さずに研削工程でそのまま残しておいてもよい。
【００８０】
変形例として、盛り上がり部１０４を形成しなくてもよい。その場合、上述の各種パラメータを選定することで、支持体１０６の半導体基板１０とは反対の面がほぼ平坦になるように調整すればよい。
【００８１】
本実施の形態によれば、支持体１０６を簡単に形成することができる。
【００８２】
（第４の実施の形態）
図１１〜図１４は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１１０を使用する。ここで、図１１は半導体基板の平面図であり、図１２は図１１のＸＩＩ−ＸＩＩ線断面図であり、図１３は図１２の半導体基板の部分拡大図である。本実施の形態では、少なくとも一種類の部材１４０（例えば樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６）を、第２の領域１３０の少なくとも一部に、第１の領域１２０に形成する部分とほぼ同じ高さになるように積層する（図２及び図３参照）。なお、少なくとも一種類の部材１４０とは、第１の領域１２０に積層されて製品の一部（半導体装置の一部）となる部材を指し、本実施の形態で説明する例に限定されるものではない。
【００８３】
半導体基板１１０は、集積回路１１２、パッド１１４及び保護膜１１５を有し、その詳細は上述した通りである。半導体基板１１０の第１の面１１６（第１の領域１２０及び第２の領域１３０）に、少なくとも一種類の部材１４０を積層する。ここで、第１の領域１２０は、図１１で示される２点鎖線の内側のエリアを指し、第２の領域１３０は、その２点鎖線の外側のエリアを指す。なお、第１の領域１２０及び第２の領域１３０の詳細は、上述した通りである。
【００８４】
図１１に示すように、少なくとも一種類の部材１４０を、第２の領域１３０の一部に設けてもよい。少なくとも一種類の部材１４０を、外周端部の最外周を避けて設けてもよいし、外周端部の最外周のみに設けてもよい。あるいは、少なくとも一種類の部材１４０を、第２の領域１３０の全部（すなわち第１の面１６の全部）に設けてもよい。
【００８５】
図１３に示すように、少なくとも一種類の部材１４０の第２の領域１３０に積層される部分の構成は、第１の領域１２０に積層される部分の構成と同一であってもよい。なお、図１３に示す例では、第２の領域１３０には、集積回路及びパッドが形成されていない。すなわち、図１３に示す例では、第２の領域１３０に、ダミー配線（配線１４４）及びダミー端子（突起電極１４６）を形成している。樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６の詳細は上述した通りである。
【００８６】
図１４に示すように、半導体基板１０の第２の面１１８を研削する。第１の面１１６の第２の領域１３０の少なくとも一部には、樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６が形成されている。第２の領域１３０に設けられる少なくとも一種類の部材１４０は、半導体基板１１０の支持体となる。
【００８７】
本実施の形態によれば、少なくとも一種類の部材１４０を、第２の領域１３０の少なくとも一部に、第１の領域１２０に形成する部分とほぼ同じ高さになるように積層する。これによって、研削工程において第２の領域１３０が支持され、研削時の応力による半導体基板１１０の反りを大幅に減少させることができる。したがって、半導体基板１１０をほぼ同じ厚みに研削することができる。
【００８８】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ１０００が示され、図１６には携帯電話２０００が示されている。
【００８９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態で使用される半導体基板を示す図である。
【図２】図２は、図１のＩＩ−ＩＩ線断面図である。
【図３】図３は、図２の半導体基板の部分拡大図である。
【図４】図４は、本発明の第１の実施の形態の変形例に係る半導体装置の部分拡大図である。
【図５】図５は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図６】図６は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図７】図７は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９（Ａ）及び図９（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明の第４の実施の形態で使用される半導体装置を示す図である。
【図１２】図１２は、図１１のＸＩＩ−ＸＩＩ線断面図である。
【図１３】図１３は、図１２の半導体基板の部分拡大図である。
【図１４】図１４は、本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０，１１０ 半導体基板
１２，１１２ 集積回路
１４，１１４ パッド
１５，１１５ 保護膜
１６，１１６ 第１の面
１８，１１８ 第２の面
２０，１２０ 第１の領域
３０，１３０ 第２の領域
４０ 凸部
４２，１４２ 樹脂層
４４，１４４ 配線
４６，１４６ 突起電極
４８，１４８ 樹脂層
５０，１５０ 樹脂層
６０，１００，１０６ 支持体
６２ 第１の支持部
６４ 第２の支持部
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置の小型化を追求するために、半導体ウエハを研削することが知られている。例えば、半導体装置のパッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）では、半導体ウエハの表面に樹脂層、配線及び突起電極などを設けた後に、半導体ウエハの裏面を研削する工程が行われる。ところで、半導体ウエハの製品とならない外周端部には、樹脂層、配線及び突起電極などが設けられず、外周端部が製品となる中央部よりも相対的に薄くなる。そのため、研削時に、研削によってかかる応力によって、半導体ウエハの外周端部が下方向に反ることがあり、半導体ウエハをほぼ同じ厚みに研削するのが難しかった。
【０００３】
本発明の目的は、生産性及び歩留まりを向上させるとともに、半導体基板をほぼ同じ厚みに研削することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【０００５】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、凸部によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【０００６】
（２）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【０００７】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、樹脂層によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【０００８】
（３）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【０００９】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第２の領域に重なる部分のほうが第１の領域に重なる部分よりも厚いので、樹脂層及び突起電極によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００１０】
（４）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部であってもよい。
【００１１】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【００１２】
（５）この半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成してもよい。
【００１３】
これによって、支持体を簡単に形成することができる。
【００１４】
（６）この半導体装置の製造方法において、
前記支持体を設ける工程は、前記第２の領域に前記樹脂の盛り上がり部を形成することを含んでもよい。
【００１５】
（７）この半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含んでもよい。
【００１６】
（８）この半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１７】
（９）この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１８】
（１０）この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
【００１９】
（１１）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
【００２０】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、凸部によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２１】
（１２）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【００２２】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、樹脂層によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２３】
（１３）本発明に係る半導体装置の製造方法は、第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む。
【００２４】
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第１の領域に重なる部分が貫通穴となっているので、樹脂層及び突起電極によって、半導体基板の第２の領域に対応する部分が第１の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００２５】
（１４）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部であってもよい。
【００２６】
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。
【００２７】
（１５）この半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有してもよい。
【００２８】
これによって、例えば、研削工程において、半導体基板の横方向への位置ずれを規制することができる。
【００２９】
（１６）この半導体装置の製造方法において、
前記支持体は、樹脂からなるものであってもよい。
【００３０】
（１７）この半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させてもよい。
【００３１】
（１８）この半導体装置の製造方法において、
前記第１の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第２の領域は、製品とならない周辺チップエリアであってもよい。
【００３２】
（１９）この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断してもよい。
【００３３】
（２０）この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去してもよい。
【００３４】
（２１）本発明に係る半導体装置の製造方法は、集積回路が形成され製品となる第１の領域と、前記第１の領域の周辺の製品とならない第２の領域とを有する半導体基板のうち、前記第１の領域と前記第２の領域に樹脂層を設け、
前記第１及び第２の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
【００３５】
本発明によれば、第１及び第２の領域に樹脂層及び突起電極を設けた状態で研削工程を行う。樹脂層及び突起電極は、第１の領域からその周辺の第２の領域に至るまで設けるので、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。
【００３６】
（２２）この半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含んでもよい。
【００３７】
（２３）本発明に係る半導体装置は、上記方法によって製造されてなる。
【００３８】
（２４）本発明に係る回路基板は、上記半導体装置が実装されてなる。
【００３９】
（２５）本発明に係る電子機器は、上記電子機器を有する。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４１】
（第１の実施の形態）
図１〜図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。ここで、図１は半導体基板の平面図であり、図２は図１のＩＩ−ＩＩ線断面図であり、図３は図２の半導体基板の部分拡大図である。図４は、変形例に係る半導体基板の部分拡大図である。
【００４２】
半導体基板１０は、半導体ウエハ（例えばシリコンウエハ）であってもよい。半導体ウエハの平面形状は、例えば、円形（図１では一部が切り欠かれている）であってもよい。変形例として、半導体基板１０は、半導体ウエハが複数に分割（例えば４分割）されてなる分割基板であってもよい。分割基板の平面形状は、例えば、半導体ウエハの直径（又は半径）に沿って切断されることで扇形をなしてもよい。
【００４３】
図３に示すように、半導体基板１０には、複数の集積回路１２が形成されている。半導体基板１０の半導体チップとなるそれぞれの部分に、集積回路１２が形成されてもよい。
【００４４】
図３に示すように、半導体基板１０は、複数のパッド１４を有する。半導体チップとなる部分に、１グループ（２以上）のパッド１４が形成されてもよい。各半導体チップとなる領域に形成された集積回路１４は、各半導体チップとなる領域に形成されたパッド１４に電気的に接続している。１グループのパッド１４は、半導体チップの平面形状が矩形（正方形又は長方形）である場合には、少なくとも１辺（多くの場合対向する２辺又は４辺全て）に沿って形成されていてもよく、あるいは、半導体チップとなる部分の中央に形成されていてもよい。半導体基板１０には、パッド１４を避けて、ＳｉＮ、ＳｉＯ２、ＭｇＯなどの保護膜（例えばパッシベーション膜）１５が形成されていてもよい。保護膜１５は絶縁膜である。保護膜１５は、複数のパッド１４のうち、少なくとも半導体チップとなる部分のいずれかのパッド１４上に開口部を有している。
【００４５】
半導体基板１０は、第１の領域２０（図１では突起電極４６が形成されたエリア）と、第２の領域３０（図１ではその他のエリア）と、を有する。半導体基板１０は、複数の半導体チップとなる部分を有する。切断ラインＬは、隣り合った半導体チップとなる部分の境界線を示すものである。第２の領域３０は、複数の半導体チップとなる部分のうち、半導体基板１０の外周側面を少なくとも含む部分を有する領域である。第１の領域２０は、第２の領域３０に囲まれた領域である。第１の領域２０は、半導体基板１０の中央部に形成してもよい。この場合、第２の領域３０は、第１の領域２０に対応して形成され、例えば、半導体基板１０の外周端部に（例えば外周端部に一体的に）形成されてもよい。各領域２０，３０の位置は、あらかじめ任意に決定することができる。第２の領域３０は、半導体基板１０を取り扱うのに把持部として使用してもよい。または、第１の領域２０は、製品となる部分が複数集合した領域であってもよい。この場合、第２の領域３０とは、製品とならないその他のエリアであってもよい。第１の領域２０は、切断ラインＬのみによって区画された半導体チップとなる部分からなる領域である。すなわち、第１の領域２０のうち、切断ラインＬによって区画された１つの区画部分は、半導体チップとなる部分を示す。対して、第２の領域３０は、半導体基板１０の外周側面と切断ラインＬとで区画された半導体チップとなる部分３４を有する領域である。
【００４６】
なお、第１の領域２０には、集積回路１２及びパッド１４が形成されている。そして、第１の領域２０では、保護膜１５はパッド１４上に開口部を有している。パッド１４は、集積回路１４に電気的に接続している。
【００４７】
図１に示す例では、第２の領域３０は、切断ラインＬのみによって囲まれて区画された半導体チップとなる部分３２を含んでいる。こうすることで、第２の領域３０の面積を大きくして、半導体基板１０を取り扱いやすくすることができる。また、第２の領域３０は、半導体基板１０の外周側面を少なくとも含む半導体チップとなる部分３４のみから構成されてもよい。こうすることで、１つの半導体基板１０から可能な限り多くの製品を製造することができる。
【００４８】
図３に示す例では、第２の領域３０には、集積回路１２が形成されておらず、パッド１４も形成されていない。逆に言うと、集積回路１２が形成されていない領域、又は、パッド１４が形成されていない領域を、第２の領域３０と呼ぶことができる。
【００４９】
変形例として、図４に示すように、第２の領域３０の少なくとも一部（例えば半導体チップとなる部分３２）には、集積回路１２が形成されてもよいし、パッド１４が形成されてもよい。図４に示すように、第２の領域３０（例えば半導体チップとなる部分３２）に形成されるパッド１４は、保護膜１５にパッド１４の露出のための開口部が形成されずに、保護膜１５で覆われてもよい。
【００５０】
半導体基板１０は、パッド１４が形成された第１の面１６と、それとは反対の第２の面１８と、を有する。そして、第１の面１６には、少なくとも一種類の部材（図３に示す例では、樹脂層４２，４８，５０、配線４４、突起電極４６）が積層されることで、凸部４０が形成されている。凸部４０は、第１の領域２０の上方に突起している。少なくとも一種類の部材が第１の領域２０のみに形成されてもよい。あるいは、少なくとも一種類の部材が第１及び第２の領域２０，３０に形成され、第１の領域２０の部分が第２の領域３０の部分よりも盛り上がるように形成されていてもよい。
【００５１】
図３に示すように、樹脂層４２は、第１の領域２０の複数の半導体チップとなる部分に設けられる。樹脂層４２は、１層又は複数層であってもよい。樹脂層４２は、パッド１４を避けて設けられる。例えば、パッド１４が半導体チップとなる部分の外周端部に形成される場合、樹脂層４２は、半導体チップとなる部分の中央部に設けられる。樹脂層４２は、応力緩和機能を有する。樹脂層４２は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）などの樹脂で形成することができる。樹脂層４２は、半導体基板１０と突起電極４６との間に形成されていてもよい。
【００５２】
パッド１４から樹脂層４２上に、少なくとも１層（図３では複数層）の配線４４が形成されている。例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれか１つ又は複数を積層することで、配線４４を形成してもよい。パッド１４が半導体チップとなる部分の外周端部に形成される場合、配線４４は中央方向に向けて延びる。配線４４は、ラインの部分よりも面積が大きいランドを有してもよい。その場合、ランドは、樹脂層４２上に形成される。複数（１グループ）のパッド１４に接続させて配線４４を形成することによって、樹脂層４２上に配線パターンが形成される。
【００５３】
配線４４上には、突起電極４６（例えば外部端子）が形成されている。突起電極４６は、ろう材からなるものであってもよい。ろう材は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう（ｓｏｆｔ ｓｏｌｄｅｒ）又は硬ろう（ｈａｒｄ ｓｏｌｄｅｒ）のいずれで形成されてもよい。突起電極４６は、配線４４の例えばランドに形成する。突起電極４６を、パッド１４の上方を避けて形成すれば、突起電極４６に加えられた応力がパッド１４に直接加えられないようにすることができる。突起電極４６は、例えばハンダボールなどであって、回路基板と半導体チップとなる部分との電気的な接合に使用される（図８参照）。
【００５４】
配線４４における突起電極４６を設ける部分（例えばランド）を除く部分の上方には、樹脂層（例えばソルダレジスト層）４８が形成されていてもよい。また、突起電極４６の周囲には、樹脂層５０が形成されてもよい。樹脂層５０は、突起電極４６の下端部（根本部）及び中央部を覆う。突起電極４６の上端部は、樹脂層５０から露出させる。すなわち、突起電極４６と例えば回路基板とを電気的に接続するために、突起電極４６の少なくとも一部を樹脂層５０から露出させる。例えば、樹脂層５０が開口を有し、突起電極４６の上端部を、開口を介して樹脂層５０から露出させる。樹脂層５０によって、突起電極４６における配線４４との接続状態を補強することができる。これにより、応力の集中を分散させることができる。また、樹脂層５０によって、突起電極４６と配線４４との間に、後述する研削及び切断工程で生じるゴミが入り込むのを防止することができる。
【００５５】
なお、上述の例とは別に、樹脂層４２，４８，５０、配線４４、突起電極４６の一部を、第２の領域３０に設けても構わない。例えば、突起電極４６を除いた、樹脂層４２，４８，５０、配線４４のいずれか１つ又は複数を第２の領域３０に積層してもよい。その場合でも、第１の領域２０に突起電極４６が設けられることで、第１の領域２０に第２の領域３０よりも盛り上がる凸部４０が形成される。
【００５６】
図５に示すように、半導体基板１０の第２の面（パッド１４が形成された面とは反対の面）１８を研削する。半導体基板１０には、中央部に凸部４０が形成されているので、中央部よりも相対的に薄くなっている外周端部が研削時の加圧で屈曲しやすくなっている。そこで、本実施の形態では、支持体６０を使用する。支持体６０は、半導体基板１０の第１及び第２の領域２０，３０のうち少なくとも第２の領域３０を第１の面１６側から支持する。
【００５７】
支持体６０は、あらかじめ形状が決められた型であってもよい。支持体６０は、ステンレスなどの金属で形成されてもよいし、ポリエチレンテレフタレート（ＰＥＴ）などの樹脂で形成されてもよい。
【００５８】
図５に示す例では、支持体６０は、半導体基板１０を第１の面１６側から支持する第１の支持部６２を有する。第１の支持部６２は、第２の領域３０のみを支持してもよい。第１の支持部６２は、外周端部のみを支持してもよい。第１の支持部６２は、外周端部をその外周に沿って部分的に支持してもよいが、図６に示すように、外周端部をその外周に沿って一体的に支持してもよい。支持体６０は、半導体基板１０の外周端部に沿ってリング状をなしてもよい。すなわち、支持体６０は、貫通穴６１を有し、貫通穴６１を第１の領域２０に対応させて位置させ、第１の領域２０上の凸部４０を開口部にはめ込むように設けてもよい。また、第１の支持部６２は、半導体基板１０の少なくとも最外周を支持することが好ましい。こうすることで、半導体基板１０の最外周の下方向への屈曲を大幅に減少させることができる。なお、第１の支持部６２は、第２の領域３０と凸部４０の突起との段差以上の厚みを有することが好ましい。
【００５９】
なお、変形例として、第１の支持部６２は、第１の領域２０（詳しくは凸部４０）をさらに支持しても構わない。その場合、支持体は、第２の領域３０に重なる部分のほうが、第１の領域に重なる部分よりも厚くなるように形成する。
【００６０】
支持体６０は、第２の支持部６４をさらに含んでもよい。第２の支持部６４は、半導体基板１０の外周側面を支持する。こうすることで、半導体基板１０に横方向（第１（又は第２）の面１６と平行な方向）に生じる応力を効果的に受け止めることができる。第２の支持部６４は、半導体基板１０の厚み方向に立ち上げ形成されている。すなわち、支持体６０は、第１の支持体６２と、第１の支持体６２よりも外側に配置されるとともに第１の支持体６２よりも厚い第２の支持体６４を有する。第２の支持部６４は、研削後の半導体基板１０の厚みを超えないように形成される。支持体６０が第１及び第２の支持部６２，６４を有する場合、第１及び第２の支持部６２，６４で構成される角部に、半導体基板１０の外周端部を位置合わせする（図５及び図６参照）。言い換えれば、支持体６０の貫通穴６１の周縁に段差部が形成され、その段差部に半導体基板１０の外周端部を配置する。
【００６１】
研削工程では、図５に示すように、半導体基板１０の第１の面１６側をテープ（保持体）７０で保持してもよい。詳しくは、テープ７０によって、凸部４０の上端部（例えば突起電極４６）を保持する。テープ７０は、粘着性を有してもよい。例えば、テープ７０として、紫外線硬化型樹脂を粘着材とするＵＶテープを用いてもよい。また、ＵＶテープの場合、紫外線を照射させれば簡単に粘着力を弱めることができるので、研削工程後の剥離が簡単である。
【００６２】
テープ７０を使用する場合、半導体基板１０とテープ７０との間に支持体６０（詳しくは第１の支持部６２）を配置する。支持体６０は、テープ７０によって保持させてもよい。そして、テープ７０を図示しないステージに載せて、研削ツール７２によって、半導体基板１０を研削する。研削ツール７２は、半導体基板１０上で回転しながら横方向に移動することで、半導体基板１０を薄く研削する。支持体６０として、あらかじめ形状が決められた型を使用すれば、型を所定の位置にセットするだけなので工程が簡単である。
【００６３】
その後、図７に示すように、半導体基板１０を、集積回路１２ごとに、例えばブレード７４によって切断する。半導体基板１０を切断することで、第１の領域２０から複数の製品（半導体チップ８２）を得ることができる。半導体チップ８２は、パッドが形成された面とは反対の面が研削されて薄くなっている。半導体チップ８２は、樹脂層４２，４８，５０、配線４４、ろう材４６を有し、半導体装置８０であるということができる。この半導体装置は、そのパッケージサイズが半導体チップにほぼ等しいので、ＣＳＰに分類することができる。
【００６４】
本実施の形態によれば、半導体基板１０を研削する工程で、少なくとも第２の領域３０を支持体６０によって支持する。これによって、第１の領域２０に凸部４０が形成されることで、第２の領域３０の部分が相対的に薄くなっても、研削時の応力による半導体基板１０の反りを大幅に減少させることができる。したがって、半導体基板１０をほぼ同じ厚みに研削することができる。
【００６５】
さらに、半導体基板１０の中央部と、外周端部に近い部分と、の厚みをほぼ同じにすることができるので、所定の厚さを有する半導体チップを１つの半導体基板１０から可能な限り多く得ることができ、半導体装置の歩留まりを高めることができる。
【００６６】
本実施の形態において、第１の面１６に形成される凸部４０は、上述の例に限定されない。凸部４０は、例えば、パッド１４上に積層される突起電極であってもよい。突起電極は、例えばメッキ法（無電解メッキ法又は電気メッキ法）などで形成される。本発明は、半導体基板１０の面に凸部が生じた場合に適用すると効果的である。
【００６７】
図１２は、半導体装置が実装された回路基板を示す図である。回路基板９０には、配線パターン９２が形成され、配線パターン９２に突起電極４６が接合されている。本実施の形態に係る半導体装置の詳細は、上述した通りであり、上述の製造方法で説明した効果を備える。
【００６８】
本発明は、上述した実施の形態に限定されるものではなく、様々な形態が可能である。以下の実施の形態の説明では、他の実施の形態と共通する事項（構成、作用、機能及び効果）及び他の実施の形態から想定され得る事項は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。
【００６９】
（第２の実施の形態）
図９（Ａ）及び図９（Ｂ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程において、接着剤層９８及び接着シート７１を含む支持体１００を使用する。支持体１００は、半導体基板１０の少なくとも第２の領域３０を第１の面１６側から支持する。なお、半導体基板１０は、上述の実施の形態で説明した通りである。
【００７０】
図９（Ａ）に示す例では、半導体基板１０を保持するための接着シート（保持体）７１に接着剤層９８を設ける。接着剤層９８は、図９（Ａ）に示すように、ペースト状であってもよいし、あるいはシート状であってもよい。接着剤層９８及び接着シート７１は、別体であってもよいし、一体的になっていてもよい。接着剤層９８は、凸部４０の突起の高さよりも厚くなるように接着シート７１に設ける。接着剤層９８は、所定のエネルギー（熱、光など）を加えることで硬化する（形状が定まる）性質を有する。接着剤層９８は、樹脂（例えば熱硬化性樹脂）であってもよい。ペースト状の場合、接着剤層９８は、ディスペンサなどで塗布すればよい。図９（Ａ）に示すように、接着剤層９８は、半導体基板１０の第１の領域２０を避けて、第２の領域３０に接触するように設けてもよい。接着剤層９８は、半導体基板１０の第２の領域３０を、半導体基板１０の外周に沿って、部分的又は一体的に支持できるように設ける。なお、接着剤層９８は、半導体基板１０の側に設けてもよい。
【００７１】
図９（Ｂ）に示すように、半導体基板１０を研削位置にセットした状態で、接着剤層９８を硬化させる。図９（Ｂ）に示す例では、半導体基板１０を接着シート７１に保持させた状態で、接着剤層９８を硬化させる。その場合、半導体基板１０を第２の面１８側から加圧して、接着剤層９８の形状を調整してもよい。
【００７２】
支持体１００は、半導体基板１０の外側にはみ出してもよい。すなわち、半導体基板１０を接着シート７１に押圧して、凸部４０の外側に接着剤層９８の少なくとも一部を排出する。こうすることで、半導体基板１０の高さの調整がしやすくなる。したがって、半導体基板１０を、第２の面１８がほぼ水平になるように支持することができる。さらに、支持体１００によって、半導体基板１０の横方向（第１（又は第２）の面１６と平行な方向）に生じる応力を効果的に受け止めることができる。なお、支持体１００は、半導体基板１０を第１の面側から支持する第１の支持部と、半導体基板１０の側端部を支持する第２の支持部と、を有するということもできる。
【００７３】
その後、半導体基板１０を切断する工程では、半導体基板１０を接着剤層９８及び接着シート７１に接触させた状態で切断してもよい。これによれば、半導体基板１０の第１の面１６を、切断工程で生じるゴミから保護することができる。
【００７４】
変形例として、図９（Ｃ）に示すように、接着剤層９８は、半導体基板１０の凸部４０が形成された面の全体に接触するように設け、半導体基板１０に支持体１０１を設けてもよい。詳しくは、半導体基板１０の第１の面１６を接着剤層９８で覆ってもよい。
【００７５】
本実施の形態によれば、例えば、第１の領域２０の凸部４０の突起の高さが半導体基板１０ごとに異なる場合であっても、各半導体基板１０に応じて所定の厚みの支持体１００を簡単に形成することができる。
【００７６】
（第３の実施の形態）
図１０（Ａ）〜図１０（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程で使用する支持体１０６をスピンコート法を用いて形成する。
【００７７】
図１０（Ａ）に示すように、半導体基板１０の第１の面１６に樹脂１０２を回転塗布する。詳しくは、半導体基板１０を平面に垂直な方向を軸として回転させながら、樹脂１０２を滴下する。樹脂１０２は、半導体基板１０の中央部に滴下してもよい。滴下された樹脂１０２は、半導体基板１０の回転によって外周端部方向に流れる。こうして、半導体基板１０の第１の面１６全体に、樹脂１０２を設ける。
【００７８】
図１０（Ｂ）に示すように、半導体基板１０の第２の領域３０に樹脂１０２の盛り上がり部１０４を形成してもよい。こうすることで、半導体基板１０の第２の領域３０において、樹脂１０２の高さが低くなるのを防止することができる。盛り上がり部１０４は、半導体基板１０の中央部よりも高く盛り上がる。盛り上がり部１０４の幅（外周と直交する方向の幅）及び高さは、半導体基板１０の回転速度、回転時間及び樹脂１０２の物性（例えば粘性）などの各種パラメータを選定することで、適宜調整することができる。盛り上がり部１０４の幅及び高さは、後に加圧したときに、支持体１０６の半導体基板１０とは反対の面がほぼ平坦になるように調整すればよい。
【００７９】
その後、盛り上がり部１０４をツール７６で加圧することで潰してもよい。こうして、図１０（Ｃ）に示すように、半導体基板１０とは反対の面がほぼ平坦になっている支持体１０６を形成する。研削工程では、半導体基板１０をテープ７０上で研削してもよいし、テープ７０を使用しなくてもよい。なお、盛り上がり部１０４は、潰さずに研削工程でそのまま残しておいてもよい。
【００８０】
変形例として、盛り上がり部１０４を形成しなくてもよい。その場合、上述の各種パラメータを選定することで、支持体１０６の半導体基板１０とは反対の面がほぼ平坦になるように調整すればよい。
【００８１】
本実施の形態によれば、支持体１０６を簡単に形成することができる。
【００８２】
（第４の実施の形態）
図１１〜図１４は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１１０を使用する。ここで、図１１は半導体基板の平面図であり、図１２は図１１のＸＩＩ−ＸＩＩ線断面図であり、図１３は図１２の半導体基板の部分拡大図である。本実施の形態では、少なくとも一種類の部材１４０（例えば樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６）を、第２の領域１３０の少なくとも一部に、第１の領域１２０に形成する部分とほぼ同じ高さになるように積層する（図２及び図３参照）。なお、少なくとも一種類の部材１４０とは、第１の領域１２０に積層されて製品の一部（半導体装置の一部）となる部材を指し、本実施の形態で説明する例に限定されるものではない。
【００８３】
半導体基板１１０は、集積回路１１２、パッド１１４及び保護膜１１５を有し、その詳細は上述した通りである。半導体基板１１０の第１の面１１６（第１の領域１２０及び第２の領域１３０）に、少なくとも一種類の部材１４０を積層する。ここで、第１の領域１２０は、図１１で示される２点鎖線の内側のエリアを指し、第２の領域１３０は、その２点鎖線の外側のエリアを指す。なお、第１の領域１２０及び第２の領域１３０の詳細は、上述した通りである。
【００８４】
図１１に示すように、少なくとも一種類の部材１４０を、第２の領域１３０の一部に設けてもよい。少なくとも一種類の部材１４０を、外周端部の最外周を避けて設けてもよいし、外周端部の最外周のみに設けてもよい。あるいは、少なくとも一種類の部材１４０を、第２の領域１３０の全部（すなわち第１の面１６の全部）に設けてもよい。
【００８５】
図１３に示すように、少なくとも一種類の部材１４０の第２の領域１３０に積層される部分の構成は、第１の領域１２０に積層される部分の構成と同一であってもよい。なお、図１３に示す例では、第２の領域１３０には、集積回路及びパッドが形成されていない。すなわち、図１３に示す例では、第２の領域１３０に、ダミー配線（配線１４４）及びダミー端子（突起電極１４６）を形成している。樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６の詳細は上述した通りである。
【００８６】
図１４に示すように、半導体基板１０の第２の面１１８を研削する。第１の面１１６の第２の領域１３０の少なくとも一部には、樹脂層１４２，１４８，１５０、配線１４４、突起電極１４６が形成されている。第２の領域１３０に設けられる少なくとも一種類の部材１４０は、半導体基板１１０の支持体となる。
【００８７】
本実施の形態によれば、少なくとも一種類の部材１４０を、第２の領域１３０の少なくとも一部に、第１の領域１２０に形成する部分とほぼ同じ高さになるように積層する。これによって、研削工程において第２の領域１３０が支持され、研削時の応力による半導体基板１１０の反りを大幅に減少させることができる。したがって、半導体基板１１０をほぼ同じ厚みに研削することができる。
【００８８】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ１０００が示され、図１６には携帯電話２０００が示されている。
【００８９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態で使用される半導体基板を示す図である。
【図２】図２は、図１のＩＩ−ＩＩ線断面図である。
【図３】図３は、図２の半導体基板の部分拡大図である。
【図４】図４は、本発明の第１の実施の形態の変形例に係る半導体装置の部分拡大図である。
【図５】図５は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図６】図６は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図７】図７は、本発明の第１の実施の形態の半導体装置の製造方法を示す図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９（Ａ）及び図９（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明の第４の実施の形態で使用される半導体装置を示す図である。
【図１２】図１２は、図１１のＸＩＩ−ＸＩＩ線断面図である。
【図１３】図１３は、図１２の半導体基板の部分拡大図である。
【図１４】図１４は、本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０，１１０ 半導体基板
１２，１１２ 集積回路
１４，１１４ パッド
１５，１１５ 保護膜
１６，１１６ 第１の面
１８，１１８ 第２の面
２０，１２０ 第１の領域
３０，１３０ 第２の領域
４０ 凸部
４２，１４２ 樹脂層
４４，１４４ 配線
４６，１４６ 突起電極
４８，１４８ 樹脂層
５０，１５０ 樹脂層
６０，１００，１０６ 支持体
６２ 第１の支持部
６４ 第２の支持部
Claims (25)
- 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第２の領域に重なる部分のほうが、前記第１の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部である半導体装置の製造方法。 - 請求項１から請求項４のいずれか記載の半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成する半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記支持体を設ける工程は、前記第２の領域に前記樹脂の盛り上がり部を形成することを含む半導体装置の製造方法。 - 請求項５又は請求項６に記載の半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成する半導体装置の製造方法。 - 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板に、前記第１の領域の上方に突起する凸部を形成し、
支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 第１の領域と前記第１の領域の周辺の第２の領域とを有する半導体基板のうち、前記第１の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第１の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む半導体装置の製造方法。 - 請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の外周端部である半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有する半導体装置の製造方法。 - 請求項１１から請求項１５のいずれかに記載の半導体装置の製造方法において、
前記支持体は、樹脂からなる半導体装置の製造方法。 - 請求項１６に記載の半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させる半導体装置の製造方法。 - 請求項１から請求項１７のいずれかに記載の半導体装置の製造方法において、
前記第１の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第２の領域は、製品とならない周辺チップエリアである半導体装置の製造方法。 - 請求項１から請求項１８のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断する半導体装置の製造方法。 - 請求項１から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去する半導体装置の製造方法。 - 集積回路が形成され製品となる第１の領域と、前記第１の領域の周辺の製品とならない第２の領域とを有する半導体基板のうち、前記第１の領域と前記第２の領域に樹脂層を設け、
前記第１及び第２の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む半導体装置の製造方法。 - 請求項２１記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含む半導体装置の製造方法。 - 請求項１から請求項２２のいずれかに記載の半導体装置の製造方法から製造されてなる半導体装置。
- 請求項２３記載の半導体装置が実装された回路基板。
- 請求項２３記載の半導体装置を有する電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241827A JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US10/642,737 US7037758B2 (en) | 2002-08-22 | 2003-08-19 | Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241827A JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005212921A Division JP4273346B2 (ja) | 2005-07-22 | 2005-07-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079951A true JP2004079951A (ja) | 2004-03-11 |
Family
ID=32024202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241827A Withdrawn JP2004079951A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7037758B2 (ja) |
| JP (1) | JP2004079951A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294623A (ja) * | 2004-04-01 | 2005-10-20 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
| JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| JP2007227497A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2009182099A (ja) * | 2008-01-30 | 2009-08-13 | Tokyo Seimitsu Co Ltd | バンプが形成されたウェーハを処理するウェーハ処理方法 |
| JP2011029450A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2012033788A (ja) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | 板状被削物の加工及び剥離方法 |
| JP2013042060A (ja) * | 2011-08-19 | 2013-02-28 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2013165229A (ja) * | 2012-02-13 | 2013-08-22 | Disco Abrasive Syst Ltd | 光デバイスウェーハの分割方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4447280B2 (ja) * | 2003-10-16 | 2010-04-07 | リンテック株式会社 | 表面保護用シートおよび半導体ウエハの研削方法 |
| DE102006032488B4 (de) * | 2006-07-13 | 2008-09-25 | Infineon Technologies Ag | Verfahren zur Bearbeitung von Wafern |
| US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| DE102010011020A1 (de) * | 2010-03-11 | 2011-09-15 | Infineon Technologies Ag | Trägerplatte |
| JP6230354B2 (ja) * | 2013-09-26 | 2017-11-15 | 株式会社ディスコ | デバイスウェーハの加工方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4388128A (en) * | 1980-03-17 | 1983-06-14 | Matsushita Electric Industrial Co., Ltd. | Solid-state color-image sensor and process for fabricating the same |
| JPS61152358A (ja) | 1984-12-24 | 1986-07-11 | Toshiba Corp | 半導体ウエハの研削方法 |
| JPH0269938A (ja) | 1988-09-05 | 1990-03-08 | Nec Corp | 半導体装置の製造方法 |
| JP3417008B2 (ja) * | 1993-11-04 | 2003-06-16 | 株式会社デンソー | 半導体ウエハのエッチング方法 |
| JPH09148283A (ja) | 1995-11-28 | 1997-06-06 | Mitsubishi Electric Corp | ウエハ薄板化方法及び装置 |
| JP3397743B2 (ja) | 1996-07-12 | 2003-04-21 | 富士通株式会社 | 半導体装置 |
| JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
| DE19722679A1 (de) | 1997-05-30 | 1998-12-03 | Wacker Siltronic Halbleitermat | Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe |
| JP3727172B2 (ja) * | 1998-06-09 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置 |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP3800298B2 (ja) | 1999-11-19 | 2006-07-26 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
| JP2001196404A (ja) | 2000-01-11 | 2001-07-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3625268B2 (ja) * | 2000-02-23 | 2005-03-02 | 富士通株式会社 | 半導体装置の実装方法 |
| JP2002075920A (ja) | 2000-08-30 | 2002-03-15 | Nitto Denko Corp | 半導体ウエハの加工方法 |
| US6713880B2 (en) * | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
-
2002
- 2002-08-22 JP JP2002241827A patent/JP2004079951A/ja not_active Withdrawn
-
2003
- 2003-08-19 US US10/642,737 patent/US7037758B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294623A (ja) * | 2004-04-01 | 2005-10-20 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP4647228B2 (ja) * | 2004-04-01 | 2011-03-09 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
| JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| JP2007227497A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2009182099A (ja) * | 2008-01-30 | 2009-08-13 | Tokyo Seimitsu Co Ltd | バンプが形成されたウェーハを処理するウェーハ処理方法 |
| JP2011029450A (ja) * | 2009-07-27 | 2011-02-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2012033788A (ja) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | 板状被削物の加工及び剥離方法 |
| JP2013042060A (ja) * | 2011-08-19 | 2013-02-28 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP2013165229A (ja) * | 2012-02-13 | 2013-08-22 | Disco Abrasive Syst Ltd | 光デバイスウェーハの分割方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040180549A1 (en) | 2004-09-16 |
| US7037758B2 (en) | 2006-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484035B2 (ja) | 半導体装置の製造方法 | |
| JP4273346B2 (ja) | 半導体装置の製造方法 | |
| JP2006203079A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
| US20230207476A1 (en) | Package structure with adhesive element over semiconductor chip | |
| JP2005175317A (ja) | 半導体装置およびその製造方法 | |
| JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
| JP2004095836A (ja) | 半導体装置およびその製造方法 | |
| JP2004079951A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US12068173B2 (en) | Package structure and manufacturing method thereof | |
| JP2003298005A (ja) | 半導体装置およびその製造方法 | |
| JP3904496B2 (ja) | 半導体装置の製造方法 | |
| US7906424B2 (en) | Conductor bump method and apparatus | |
| US20200105545A1 (en) | Semiconductor package and manufacturing method thereof | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| US11398420B2 (en) | Semiconductor package having core member and redistribution substrate | |
| JP2004165193A (ja) | 半導体装置及びその製造方法 | |
| JP2008147367A (ja) | 半導体装置及びその製造方法 | |
| JP2004207293A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2005191485A (ja) | 半導体装置 | |
| JP2004288817A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051228 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060310 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070215 |