JP2001196404A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001196404A
JP2001196404A JP2000002551A JP2000002551A JP2001196404A JP 2001196404 A JP2001196404 A JP 2001196404A JP 2000002551 A JP2000002551 A JP 2000002551A JP 2000002551 A JP2000002551 A JP 2000002551A JP 2001196404 A JP2001196404 A JP 2001196404A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
protective tape
forming
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000002551A
Other languages
English (en)
Inventor
Masahiko Ishikuri
雅彦 石栗
Koichi Murata
浩一 村田
Eiji Watanabe
英二 渡辺
Yutaka Makino
豊 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000002551A priority Critical patent/JP2001196404A/ja
Priority to US09/594,155 priority patent/US6462415B1/en
Publication of JP2001196404A publication Critical patent/JP2001196404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】基板の薄型化が要求される半導体装置に関し、
半導体基板の研削・研磨とバンプ電極形成の一連の工程
におけるスループットを向上すること。 【解決手段】半導体基板１上の絶縁膜２の上に形成され
た電極パッド３と、絶縁膜２の上に形成されて電極パッ
ド３を露出させる開口４ａを有する絶縁性カバー膜４
と、基材層７ｂとその上に塗布されたレジスト層７ａと
を有し、レジスト層７ａを半導体基板１側に向けた状態
で、カバー膜４の上とその開口４ａ内を覆う保護テープ
７とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、薄層化の対象となる
半導体装置と、半導体基板裏面の研磨工程を含む半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路（ＬＳＩ）チップを薄型
化することは、ＬＳＩチップをパッケージして構成され
る半導体装置の小型化や、半導体装置を積み重ねる３次
元実装技術などには重要である。ＬＳＩチップの薄層化
は、半導体素子が形成された半導体基板の裏面を研磨す
る方法が一般に採用されている。
【０００３】例えば、図１(a) 〜(c) に示すように、半
導体基板１０１の一面に保護テープ１０２を貼り付けた
後にその他面（裏面）を研磨盤１０３によって研削・研
磨し、その半導体基板１０１を所望の厚さに薄くし、つ
いでその保護テープ１０２を剥離する方法がある。保護
テープ１０２は、半導体基板１０１に形成された素子を
研削・研磨時の機械的ストレスから保護するためのもの
である。
【０００４】そのような方法によって研磨される半導体
基板へのバンプの取り付け方法には次のような２つの方
法がある。第１に、図２(a) に示すように、半導体基板
１０１の一面に保護テープ１０２を貼り付けた状態で、
その他面を研磨盤１０３によって研磨して薄層化した後
に、保護テープ１０２を半導体基板１０１から剥がし、
ついで、図２(b) に示すように、半導体基板１０１の一
面のパッド１０４上にバンプ電極１０５を形成する方法
である。
【０００５】第２に、図３に示すように、半導体基板１
０１の一面のパッド１０４上にバンプ電極１０５を形成
した後に、バンプ電極１０５を覆うように半導体基板１
０１の一面の上に保護テープ１０２を貼り付け、その後
に、図１(b) に示すように、半導体基板１０１の他面を
研磨する。なお、バンプ電極１０５は、保護テープの全
てを除去する作業の後に形成されたレジストを使用して
形成される。
【０００６】
【発明が解決しようとする課題】ところで、半導体基板
の裏面を研削・研磨する際に使用する保護テープは高価
であり、しかも、半導体基板から剥離した保護テープを
廃棄することは環境汚染の原因になる。また、半導体基
板の研削・研磨を終えた後に半導体基板上にバンプ電極
を形成すると、薄くなった半導体基板がバンプ電極形成
の最中に割れ易く、歩留まり低下の原因になっている。
【０００７】これに対して、半導体基板上にバンプ電極
を形成し、その上から半導体基板に保護テープを貼った
後に、半導体基板を研削・研磨すると、バンプ電極に応
力が集中して半導体基板が割れることもある。さらに、
上記したような保護テープ貼付、保護テープの剥離、バ
ンプ電極形成といった一連の作業には時間がかかるとい
う不都合もある。
【０００８】本発明の第１の目的は、半導体基板の研削
・研磨とバンプ電極形成の一連の工程におけるスループ
ットを向上できる半導体装置とその製造方法を提供する
ことにある。本発明の第２の目的は、バンプが形成され
た基板の研削・研磨の際に基板の割れを防止することが
できる半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】（１）上記した課題は、
半導体基板上の絶縁膜の上に形成された電極パッドと、
前記絶縁膜の上に形成されて前記電極パッドを露出させ
る開口を有する絶縁性カバー膜と、基材層とその上に塗
布されたレジスト層とを有し、該レジスト層を前記半導
体基板側に向けた状態で、前記カバー膜の上と前記開口
内を覆う保護テープとを有することを特徴とする半導体
装置によって解決される。
【００１０】上記した半導体装置において、前記絶縁性
カバー膜の下には、前記電極パッドと前記絶縁膜を覆う
金属膜を形成しても良い。次に、上記した発明の作用に
ついて説明する。本発明の半導体装置によれば、基材層
とこれに塗布されたレジスト層から構成された保護テー
プによって半導体基板の一面を覆うようにしている。
【００１１】これにより、半導体基板の他面（裏面）の
研磨を終えた後に、保護テープの基材層のみを剥離する
ことにより残ったレジスト層をそのままパターニングに
使用すると、半導体基板上へのレジスト塗布工程が省略
される。 （２）上記した課題は、半導体基板上の絶縁膜の上に電
極パッドを形成する工程と、前記絶縁膜と前記電極パッ
ドの上に絶縁性カバー膜を形成する工程と、前記電極パ
ッドを露出させる開口を前記絶縁性カバー膜に形成する
工程と、基材層とその上に塗布されたレジスト層とを有
する保護テープを用意し、該レジスト層を貼り付け面と
して、前記保護テープを前記カバー膜の上に直接又は間
接に貼り付けて前記カバー膜と前記開口を覆う工程と、
前記半導体基板のうち前記絶縁膜とは反対側の面を研削
して薄くする工程と、前記保護テープのうちの前記基材
層を前記レジスト層から剥離する工程とを有することを
特徴とする半導体装置の製造方法によって解決される。
【００１２】上記した半導体装置の製造方法において、
前記レジスト層を露光、現像して前記開口の上にバンプ
形状又は配線形状の窓を形成する工程と、前記窓を通し
て導電膜を形成することにより、前記電極パッドに電気
的に接続されるバンプ電極又は配線を形成する工程をさ
らに有するようにしてもよい。また、上記した半導体装
置の製造方法において、前記保護テープを貼り付ける前
に、前記電極パッドと前記絶縁膜の上に金属膜を形成す
る工程と、前記バンプ電極を形成した後に、前記バンプ
又は前記配線をマスクに使用して前記金属膜をエッチン
グする工程とをさらに含ませてもよい。
【００１３】次に、本発明の半導体装置の製造方法の作
用について説明する。本発明によれば、基材層とこれに
塗布されたレジスト層から構成された保護テープによっ
て半導体基板の一面を覆った後に、半導体基板の他面
（裏面）を研削し、ついで保護テープの基材層をレジス
ト層から剥離するようにした。従って、そのレジスト層
をそのままの状態で露光、現像してバンプ電極形成や配
線形成のレジストパターンを形成すると、レジスト塗布
の手間が省け、スループットが向上する。
【００１４】また、レジスト層は溶剤によりほぼ完全に
除去することが容易なので、半導体基板の上を汚染する
ことはない。さらに、剥離された基材層上には従来のよ
うな接着剤が存在しないので、再利用が可能になり廃棄
量を減らすことができ、環境保護に役立つ。また、基材
層の材料として、レジスト層の露光を阻止する材料で構
成すると、基材層をレジスト層から剥離するまでの処理
を通常の環境で行うことができるので、作業性が向上す
る。 （３）上記した課題は、半導体基板の上に突起電極を形
成する工程と、前記突起電極を覆うフラックス又はレジ
ストを前記半導体基板の上に塗布する工程と、前記フラ
ックス又は前記レジストの上に保護テープを貼る工程
と、前記シリコン基板のうち前記保護テープと反対側の
面を研削する工程とを有することを特徴とする半導体装
置の製造方法によって解決される。
【００１５】次に、本発明の作用について説明する。本
発明によれば、半導体基板の裏面を研削する際に、それ
と反対側の面に形成された突起電極の間にフラックス又
はレジストを塗布するようにし、さらにその上に保護テ
ープを貼るようにしている。これにより、半導体基板を
研削する際に、保護テープの押圧力は突起電極のみなら
ずフラックス又はレジストにも加わって分散されるの
で、半導体基板の割れが防止される。
【００１６】また、突起電極の間にフラックスを形成す
る場合には、フラックスで覆われた突起電極を加熱した
後に、そのままの状態で保護テープを貼れば、従来より
も工程が増えることはない。さらに、突起電極の間にレ
ジストを塗布する場合には、レジストを塗布後にベーク
により硬化させることができ、半導体基板にかかる応力
は均一になる。
【００１７】また、フラックス又はレジストの上に保護
テープを貼ると、保護テープの接着層が基板上に残らな
くなる。 （４）上記した課題は、半導体基板の上に突起電極を形
成する工程と、前記半導体基板の周縁に対応した部分に
他の領域よりも突出する接着層を基材層の上に形成して
なる保護テープを用意し、該接着層を前記半導体基板の
該周縁に貼る工程と、前記シリコン基板のうち前記保護
テープと反対側の面を研削する工程とを有することを特
徴とする半導体装置の製造方法によって解決される。
【００１８】上記した半導体装置の製造方法において、
前記保護テープの前記基材委層のうち前記接着層に囲ま
れた領域に、前記接着層よりも薄い別の接着層を形成し
てもよい。上記した半導体装置の製造方法において、前
記基材層又は前記別の接着層からの記接着層の厚さは、
前記突起電極の高さと同じかそれよりも厚いことが好ま
しい。
【００１９】次に、本発明の作用について説明する。本
発明によれば、保護テープの接着層を半導体基板の周縁
に対応する部分で突出させている。これにより、保護テ
ープから突起電極に係る力が半導体基板の周縁に分散さ
れて基板が割れにくくなる。
【００２０】しかも、複数の突起電極は、保護テープの
押圧力によってその高さが揃えられる。この場合、保護
テープの押圧量は、その周縁で突出した接着層によって
制限されるので、突起電極の高さが低くなり過ぎること
はない。 （５）上記した課題は、半導体基板のうち素子形成面の
上に直接又は間接的に保護テープを貼る工程と、前記半
導体基板のうち前記保護テープと反対側の裏面を研削す
る工程と、基材層に紫外線硬化型接着層を形成してなる
支持テープを前記半導体基板の前記裏面に貼る工程と、
前記保護テープを前記半導体基板から剥離する工程と、
前記半導体基板の素子形成面の上に突起電極を形成する
工程と、前記紫外線硬化型接着層に紫外線を照射する工
程とを有することを特徴とする半導体装置の製造方法に
よって解決される。
【００２１】次に、本発明の作用について説明する。本
発明によれば、半導体基板の一面を保護テープで覆った
状態でその他面を研削した後に、その他面に支持テープ
（サポートテープ）を貼り付けた状態で、保護テープを
剥離し、さらに、その一面に突起電極を形成するように
した。したがって、サポートテープによって補強された
半導体基板は、突起電極を形成する際に基板が割れにく
くなる。
【００２２】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 （第１の実施の形態）図４〜図７は、本発明の第１実施
形態を示す半導体装置の製造工程を示す断面図である。
【００２３】まず、図４(a) に示すように、トランジス
タ等の半導体素子（不図示）が形成されたシリコン（半
導体）基板１の上に絶縁膜２を形成し、その上に電極パ
ッド３を形成する。その電極パッドは、図では省略して
いるが絶縁膜２の上に複数形成されている。その電極パ
ッド３は、シリコン基板１内に形成された半導体素子に
電気的に接続されている。また、絶縁膜２は、多層配線
を絶縁するものであってもよいし、シリコン基板１内の
半導体素子を覆う絶縁膜であっても良い。
【００２４】続いて、絶縁膜２と電極パッド３の上に絶
縁性のカバー膜４、例えばシリコン酸化膜を形成した後
に、そのカバー膜４をフォトリソグラフィー法によりパ
ターニングして電極パッド３を露出する開口４ａを形成
する。さらに、図４(b) に示すように、チタン(Ti)より
なる第１の金属膜５をカバー膜４上と開口４ａ内に５０
０ｎｍの厚さに形成した後に、ニッケル(Ni)よりなる第
２の金属膜６を第１の金属膜５の上に５００ｎｍの厚さ
に形成する。
【００２５】続いて、図８に示すような、厚さ２５〜１
２５μｍのレジスト層７ａとその上に塗布された厚さ５
０〜２００μｍの基材層７ｂとから構成された保護フィ
ルム７を用意する。レジスト層７ａは、ビスアジド系、
アジド化合物系等の環化ゴムよりなるｇ線、ｉ線、紫外
線、電子線等の感光性材料から構成されたものである。
そのレジスト層７ａは、、ポジ型、ネガ型のいずれかで
もよいが、以下の例ではポジ型を使用している。また、
基材層７ｂは、ＰＥＴ（ポリエチレンナフタレート）、
ＰＰ（ポリプロピレン）等の樹脂から構成されている。
なお、基材層７ｂには、レジスト層７ａの感光を防止す
るために、露光光を遮断する材料をレジスト層７ａ内に
含ませたり或いはレジスト層７ａの上に塗布したりして
もよい。
【００２６】そして、保護フィルム７を、図４(c) に示
すように第２の金属膜６の上に圧着貼付ける。ついで、
図５(a) 、図９に示すように、バックグラインド方法に
よりシリコン基板１の裏面を研削・研磨する。その研磨
量は膜厚に換算して例えば３２０〜５５０μｍとする。
バックグラインドのときには、研磨盤（砥石）１０が使
用される。
【００２７】その後、保護フィルム７のうちの基材層７
ｂをレジスト層７ａから剥離して、図５(b) に示すよう
にレジスト層７ａを露出させる。続いて、図５(c) に示
すように、フォトマスク１１を使用してレジスト層７ａ
を露光して、カバー膜４の開口４ａとその周辺の上に光
を照射する。露光光としてｇ線又はｉ線を使用する場合
には、露光量を５０〜５００mj/cm2とする。
【００２８】その後に、図６(a) に示すように、現像液
を用いてレジスト層７ａを現像して開口４ａの上とその
周辺の上方に窓７ｃを形成する。この場合、現像液とし
て、例えば濃度０．１〜３．０％のNa2CO3水又は濃度
０．１〜３．０％のＴＭＡＨ水等を３０〜５０℃に加熱
した溶液を用いる。また、現像方式として、例えば出射
圧力１．５〜２．５kg/cm2のスプレー現像法を採用す
る。
【００２９】バンプ形成用の窓７ｃの平面形状として
は、正多角形、略円形とする。なお、保護フィルム７の
基材層７ｂに露光を光遮する機能がない場合には、保護
フィルム７の貼り付けからレジスト層７ｂの現像までの
一連の作業は、イエロールームと呼ばれる非感光性光だ
けが照射された室内又は暗室内において行われる。
【００３０】次に、図６(b) に示すように、窓７ｃから
露出した第２の金属膜６の上に鉛スズ（PbSn）よりなる
バンプ電極（突起電極）８を形成する。バンプ電極８
は、例えば第１及び第２の金属膜５，６を電極として使
用する電解メッキ法を用いて形成される。さらに、図６
(c) に示すように、レジスト層７ａを剥離液に浸漬して
第２の金属膜６上から除去する。その剥離液としては濃
度２０％のＴＭＡＨ水、濃度２０％のものエタノールア
ミン水、濃度５％のNa2CO3水のいずれかを５０〜６０℃
に加熱した溶液を使用する。
【００３１】次に、図７(a) に示すように、バンプ電極
８をマスクに使用して第１及び第２の金属膜５，６をエ
ッチングすることにより、バンプ電極８の下にのみ残
す。そして、図７(b) に示すように、バンプ電極８を融
点以上の温度で加熱してリフローすることにより、第２
の電極６の上で略球状になるように整形する。以上のよ
うな工程においては、保護テープ７の接着層としてレジ
スト層７ａを使用したので、シリコン基板１を研削・研
磨した後にレジスト層７ａをバンプ電極形成用マスクと
してそのまま使用することができ、研磨からバンプ電極
形成までの工程が簡略化され、スループットが向上す
る。しかも、レジスト層７ａは剥離液によってシリコン
基板１上から完全に除去することが可能なので、従来の
保護テープで発生しているような基板での接着剤（糊）
残の発生が解消される。
【００３２】また、保護テープ７を構成する基材層７ｂ
は、その上にレジストを塗布することにより再利用する
ことが可能になる。なお、上記したバンプ電極８を構成
する材料としては、PbSnに限るものではなく、電解メッ
キ法又は無電解メッキ法により形成されるニッケル、
金、又はニッケル・金二層構造膜、SnAg合金、SnSb合
金、或いは融点４００℃以下の導電材を用いてもよく、
この場合の断面形状は柱状又はマッシュルーム状にな
る。また、このような金属膜の上に、Pb、Snを主成分と
する半田を電解メッキ法、転写法、印刷法等により形成
した後に、その半田を加熱して略球形状としてもよい。
【００３３】ニッケルを無電解メッキ法により形成した
場合には、その上に金、パラジウム、白金等の酸化防止
皮膜を無電解メッキ法によって追加形成し、その後にレ
ジスト層を除去するような工程を採用してもよい。ま
た、上記したレジスト層７ａに形成される窓７ｃの形状
を配線形状にすることにより、バンプ電極の代わりに配
線を形成するようにしてもよい。 （第２の実施の形態）第１実施形態で説明した工程にお
いて、第１及び第２の金属膜５，６の形成を省略しても
よく、そのような工程を以下に説明する。
【００３４】まず、電極パッド３を露出する開口４ａを
カバー膜４に形成した後に、図１０(a) に示すようにカ
バー膜４及び電極パッド３に保護テープ７を貼り付け
る。そして、図１０(b) に示すように、シリコン基板１
の裏面を研削・研磨した後に、図１０(c) に示すよう
に、保護テープ７を構成する基材層７ｂをレジスト層７
ａから剥離する。続いて、図１１(a) に示すように、レ
ジスト層７ａを露光、現像することにより開口４ａを露
出する窓７ｃを形成する。
【００３５】さらに、図１１(b) に示すように、その窓
７ｃと開口４ａを通して電極パッド３上に直接にニッケ
ル、金を無電解メッキ法により形成し、これをパンプ電
極９として使用する。その後に、図１１(c) に示すよう
に、レジスト層７ａを剥離する。以上のような工程にお
いても、保護テープ７の接着層としてレジスト層７ａを
用いたので、そのレジスト層７ａを次の工程のマスクと
して使用することができ、スループットが向上する。
【００３６】この実施形態においても、レジスト層７ａ
に形成される窓７ｃを配線形状にしてバンプ電極の代わ
りに配線を形成するようにしてもよい。 （第３の実施の形態）第１の実施の形態では保護テープ
を構成するレジストをバンプ電極の形成に使用したがパ
ッド再配置の形成のために使用してもよい。
【００３７】パッド再配置というのは、図１２に示すよ
うに、電極パッド３から外方へ延びる引出配線を形成す
ることである。そのようなパッド再配置を行うのは、微
細化された電極パッド３に電気的に接続されるバンプ電
極１３の形成位置を確保するためである。本実施形態の
パッド再配置は、以下のようにして行われる。まず、図
１３(a) に示すように、半導体素子が形成されたシリコ
ン基板１の上に絶縁膜２を形成し、その上に電極パッド
３を形成する。
【００３８】続いて、絶縁膜２と電極パッド３の上に絶
縁性のカバー膜４を形成した後に、そのカバー膜４をフ
ォトリソグラフィー法によりパターニングして電極パッ
ド３を露出する開口４ａを形成する。さらに、図１３
(b) に示すように、金属膜１２ａをカバー膜４上と開口
４ａ内に５００ｎｍの厚さに順に形成する。金属膜１２
ａとして、例えば、チタン(Ti)、ニッケル(Ni)、金(Au)
を順に形成した三層構造膜や、チタン(Ti)、銅(Cu)を順
に形成した二層構造膜がある。
【００３９】次に、図１３(c) に示すように、第１実施
形態と同じ構造の保護フィルム７を金属膜１２ａの上に
圧着して貼付ける。そして、バックグラインド方法によ
りシリコン基板１の裏側を研削・研磨した後に、保護フ
ィルム７のうちの基材層７ｂをレジスト層７ａから剥離
して、図１４(a) に示すようにレジスト層７ａを露出さ
せる。
【００４０】続いて、図１４(b) に示すように、レジス
ト層７ａを露光し、現像することにより、カバー膜４の
開口４ａから外方に向けて引出配線形状にする。その後
に、図１４(c) に示すように、金属膜１２ａのうちレジ
スト層７ａに覆われない部分をエッチングすることによ
り金属膜１２ａをパターニングし、これを引出配線１２
として使用する。
【００４１】次に、図１４(d) に示すようにレジスト層
７ａを溶剤により除去した後に、引出配線１２にバンプ
電極１３を形成する。そのバンプ電極１３の形成方法
は、レジストパターン（不図示）を使用する電解メッキ
法又は無電解メッキ法によって行われる。以上のような
工程においては、保護テープ７の接着層としてレジスト
層７ａを使用したので、シリコン基板１のうち保護テー
プ７で覆われない面を研削・研磨した後にレジスト層７
ａを引出配線形成用のマスクとしてそのまま使用するこ
とができ、研磨から引出配線形成までの工程が簡略化さ
れ、スループットが向上する。
【００４２】しかも、レジスト層７ａは剥離液によって
シリコン基板１上から完全に除去することが可能なの
で、残ることはない。なお、保護テープ７を構成する基
材層７ｂは、再利用してもよい。 （第４の実施の形態）図１５、図１６は、本発明の第４
実施形態に係る半導体装置製造の基板研磨工程に係る断
面図である。
【００４３】まず、図１５(a) に示すような構造になる
までの工程を説明する。図１５(a) において、シリコン
（半導体）基板２１内にはトランジスタ等の半導体素子
（不図示）が形成され、その半導体基板２１の一面には
半導体素子を覆う絶縁膜２２が形成されている。その絶
縁膜２２の上には電極パッド２３が複数形成されてい
る。また、電極パッド２３及び絶縁膜２２の上には酸化
シリコン等よりなるカバー膜２４が形成され、そのカバ
ー膜２４に形成された開口２４ａから電極パッド２３が
露出されている。
【００４４】電極パッド２３の上には、チタン(Ti)、ニ
ッケル(Ni)よりなる二層構造の金属膜２５が形成され、
さらに開口２４ａ及び金属膜２５の上には、Pb、Snを主
成分とする半田よりなるバンプ電極（突起電極）２６が
略円柱状に形成されている。そのバンプ電極２６は、電
解メッキ法、無電解メッキ法、転写法、印刷法等によっ
て形成される。電解メッキ法による場合には、金属膜２
５の上にレジストパターンを形成するとともに金属膜２
５を電極として使用することにより、開口２４ａの上方
にのみバンプ電極２６を形成することになる。この場
合、金属膜２５は、略円柱状に形成されたバンプ電極２
６をマスクに使用してパターニングされる。
【００４５】次に、バンプ電極２６及びカバー膜２４の
上にフラックス２７を供給する。そして、バンプ電極２
６を加熱してリフローすると、図１５(b) に示すよう
に、そのバンプ電極２６の表面がフラックスにより清浄
化されるとともに、略球形状に変形する。バンプ電極２
６の融点は、Pbが９５、Snが５の割合で混合されている
半田から形成する場合には約３２０℃であり、Pbが６
４、Snが３６の割合で混合されている半田から形成する
場合には約１８３℃であるので、バンプ電極２６の加熱
温度は、半田の融点以上とすることになる。その加熱に
よってフラックス２７は固化する。
【００４６】その後に、図１５(c) に示すように、フラ
ックス２７の上に保護テープ２８を貼り付ける。その保
護テープ２８は基材層２８ａ上に接着層２８ｂを塗布し
た構造を有しており、第１〜第３の実施形態で使用した
保護テープとは構造を異にしている。次に、図１６(a)
に示すように、シリコン基板２１の裏面、即ち保護テー
プ２８の貼り付け面に対して反対側の面を研磨盤（砥
石）によって研削・研磨することにより、シリコン基板
２１を例えば３５０μｍ以下まで薄くする。その研削・
研磨状態は、図９に示すようになる。
【００４７】続いて、図１６(b) に示すように、保護テ
ープ２８をシリコン基板２１上から剥離する。そして、
カバー膜２４及びバンプ電極２６上のフラックス２７は
図１６(c) に示すように、フラックス洗浄剤によって除
去される。これにより、バンプ電極２６の整形から基板
の研削までの工程が終了する。以上のように、本実施形
態では、シリコン基板２１の裏面を研磨する際に、複数
のバンプ電極２６の間にフラックス２７を残した状態で
そのフラックス２７の上に保護テープ２８を貼り付ける
ようにした。
【００４８】これによれば、バンプ電極２６はフラック
ス２７に覆われ、バンプ電極２６の間にはフラックス２
７が充填された状態になるので、基板研削の際にシリコ
ン基板２１に向けて加わる応力はバンプ電極２６に集中
することはなく、フラックス２７はバンプ電極２６相互
間のギャップを吸収することになる。したがって、シリ
コン基板２１に割れが生じる確率は極めて低くなり、シ
リコン基板２１の研削・研磨が良好に行われる。
【００４９】しかも、保護テープ２８はフラックス２７
に接着されるので、保護テープ２８を剥離する際にその
接着層２８ｂがバンプ電極２６やカバー膜２４の上に残
ることはないので、従来のような接着層２８ｂの基板か
らの除去といった作業が不要になる。 （第５の実施の形態）第４実施形態では、フラックスの
上に保護テープを貼り付けたが、フラックスを除去して
別な層をバンプ電極の間に充填してもよく、その一例を
以下に説明する。
【００５０】まず、図１７(a) に示すようにバンプ電極
２６を加熱して略球形に変形する。この場合に、第４実
施形態と同様にバンプ電極２６をフラックス２７によっ
て覆う。その後に、図１７(b) に示すように、フラック
ス２７をカバー膜２４及びバンプ電極２６の上から除去
する。
【００５１】従来の技術では、その後に保護テープをカ
バー膜２４に貼り付けることになるが、本実施形態で
は、図１７(c) に示すように、５００ＣＰ以上の高い粘
度を有するレジスト２９をカバー膜２４及び半田バンプ
２６の上に塗布する。そのレジスト２９は、バンプ電極
２６の高さよりも上に位置するような厚さにすることが
好ましい。
【００５２】次に、図１８(a) に示すように、レジスト
２９の上に保護テープ２８を貼り付ける。なお、保護テ
ープ２８の貼付け前にレジスト２９をベークしてもよ
い。続いて、シリコン基板２１の裏面を研削・研磨する
ことによって、シリコン基板２１を３５０μｍ以下に薄
くする。その後に、図１８(b) に示すように、保護テー
プ２８をレジスト２９から剥がした後に、図１８(c) に
示すように、レジスト２９を溶剤によって除去する。
【００５３】これにより、バンプ電極２６の整形から基
板の研削までの工程が終了する。以上のように、本実施
形態では、保護テープ２８の貼り付けの前にバンプ電極
２６とカバー膜２４をレジスト２９により覆うようにし
たので、第４実施形態と同様に、基板研削の際にシリコ
ン基板２１にかかる応力はバンプ電極２６に集中するこ
とはなく、シリコン基板２１に割れが生じる確率は極め
て低くなる。
【００５４】また、フラックスの代わりに使用されるレ
ジスト２９は、粘性を高くしたり、ベークにより硬化す
ることが可能なので、バンプ電極２６に加わる圧力を分
散することができ、基板割れの確率を低くすることがで
きる。なお、バンプ電極の代わりに、第１実施形態で説
明した半田以外の材料よりなるバンプ電極を用いてもよ
い。 （第６の実施の形態）本実施形態では、新たな構造の保
護テープを用いてシリコン基板の裏面を研削・研磨する
ことについて説明する。
【００５５】その保護テープは、図１９に示すように、
ガラスのような紫外線透過性の材料からなる基材層３０
ａの一面の全体に３０μｍと薄い第１の接着層３０ｂが
塗布され、さらに、シリコン基板の縁部に対向する部分
にバンプ電極よりも厚い環状の第２の接着層３０ｂが塗
布されている。第１及び第２の接着層としては、紫外線
（ＵＶ）硬化型テープ、例えば（株）古河電工製の商品
名ＳＢ−ＴＹ−Ｂを使用する。また、バンプ電極の高さ
は７０μｍ〜２００μｍの場合には、第２の接着層３０
ｂの厚さを例えば２００μｍとする。
【００５６】そのような保護テープ３０を用意し、図２
０(a) に示すように、その第２の接着層３０ｂをシリコ
ン基板３１の周囲に貼り付ける。そのシリコン基板３１
の上には絶縁膜（不図示）を介して複数のパッド３２が
形成され、それらのパッド３２上には半田等のバンプ電
極３３が形成されている。
【００５７】次に、図２０(b) に示すように、シリコン
基板３１のうちの保護テープ３０に覆われていない面を
砥石１０によって研削・研磨して例えば３５０μｍ以下
に薄くする。この研削・研磨の際に、砥石１０によって
直径２００ｍｍのシリコン基板３１の全体に例えば１０
ｋｇの重さがかかるので、その押圧力によってバンプ電
極３３がシリコン基板３１に押圧される。
【００５８】このため、複数のバンプ電極３３の高さに
不揃いが生じている場合には、その押圧力によって高い
バンプ電極３３がつぶされるので、複数のバンプ電極３
３の高さがほぼ揃えられることになる。この場合、保護
テープ３０の基材層３０ａは硬いので、バンプ電極３３
が形成されていないシリコン基板３１の周縁にも力が加
わるので、バンプ電極３３の加わる押圧力は従来よりも
軽減される。
【００５９】そのような素子形成面を保護テープ３０に
よって覆った状態で、シリコン基板３１の研磨を終了す
る。その後に、図２０(c) に示すように、基材層３０ａ
を透過させて第１及び第２の接着層３０ｂ、３０ｃにＵ
Ｖ光を照射して硬化すると、図２０(d) に示すように、
それらの接着層３０ｂ、３０ｃはシリコン基板３１から
容易に剥がれる。
【００６０】上記した例では、保護テープ３０の基材層
３０ａを紫外線（ＵＶ）を透過する材料から構成し、さ
らに接着層３０ｂ、３０ｃをＵＶ硬化型の材料から構成
したが、このような構造を採用しなくてもよい。例え
ば、保護テープ３０の基材層３０ａをＰＥＴ、ＰＰなど
のロックウェル硬度Ｍ８８以上の硬い樹脂から構成し、
接着層３０ｂ、３０ｃをアクリル系材料から構成しても
よい。このような材料を採用する場合には図２０(c) に
示した紫外線照射工程は省略される。
【００６１】なお、保護テープの第１の接着層３０ｂを
省いてもよい。 （第７の実施の形態）図２１は、本発明の第７実施形態
に係る半導体基板研削とバンプ電極形成の工程を示す側
面図である。まず、図２１(a) に示すように、バンプ電
極が形成されていないシリコン基板４１のうちの半導体
素子が形成されている側の面を保護テープ４２で覆う。
この保護テープ４２は、基材層４２ａと接着層４２ｂを
有しており、第１実施形態の保護テープと同じ構造を採
用してもよいし、従来使用されている構造の保護テープ
と同じ構造であってもよい。
【００６２】そして、シリコン基板４１のうち保護テー
プ４２とは逆の面を砥石１０により研削・研磨してシリ
コン基板４１を薄くする。次に、図２１(b) に示すよう
に、紫外線硬化材料よりなる接着層４３ａが塗布された
基材層４３ｂを有する支持テープ（ウェハサポートテー
プ）４３をシリコン基板４１の研削面上に貼り付ける。
【００６３】この後に、図２１(c) に示すように、保護
テープ４２を剥離する。次に、図２１(d) に示すよう
に、従来方法又は第１〜第３実施形態のいずれかの方法
により、シリコン基板４１の素子形成面にバンプ電極
（突起電極）４４を形成する。続いて、紫外線を支持テ
ープ４３に照射して接着層４３ａを硬化させた後に、図
２１(e) に示すように、支持テープ４３をシリコン基板
４１から剥離する。
【００６４】以上のような工程によれば、シリコン基板
４１の研削面に支持テープ４３が貼り付けられた状態で
シリコン基板４１を工程に流すので、シリコン基板４１
が補強され、割れたり欠けたりし難くなる。なお、上記
した各実施形態におけるシリコン基板の研削は、バック
グラインド法、ケミカルエッチング法等を採用する。 ｛付 記｝ （１）半導体基板上の絶縁膜の上に形成された電極パッ
ドと、前記絶縁膜の上に形成されて前記電極パッドを露
出させる開口を有する絶縁性カバー膜と、基材層とその
上に塗布されたレジスト層とを有し、該レジスト層を前
記半導体基板側に向けた状態で、前記カバー膜の上と前
記開口内を覆う保護テープとを有することを特徴とする
半導体装置。 （２）前記金属膜は、多層構造であることを特徴とする
（１）に記載の半導体装置。（３）前記基材層は、前記
レジスト層の感光を防止する材料から構成されることを
特徴とする（１）に記載の半導体装置。 （４）半導体基板上の絶縁膜の上に電極パッドを形成す
る工程と、前記絶縁膜と前記電極パッドの上に絶縁性カ
バー膜を形成する工程と、前記電極パッドを露出させる
開口を前記絶縁性カバー膜に形成する工程と、基材層と
その上に塗布されたレジスト層とを有する保護テープを
用意し、該レジスト層を貼り付け面として、前記保護テ
ープを前記カバー膜の上に直接又は間接に貼り付けて前
記カバー膜と前記開口を覆う工程と、前記半導体基板の
うち前記絶縁膜とは反対側の面を研削して薄くする工程
と、前記保護テープのうちの前記基材層を前記レジスト
層から剥離する工程とを有することを特徴とする半導体
装置の製造方法。 （５）前記レジスト層を露光、現像して前記開口の上に
突起電極形状又は配線形状の窓を形成する工程と、前記
窓を通して導電膜を形成することにより、前記電極パッ
ドに電気的に接続される突起電極又は配線を形成する工
程をさらに有することを特徴とする（４）に記載の半導
体装置の製造方法。 （６）前記突起電極は、加熱により略球形に変形される
ことを特徴とする（５）に記載の半導体装置の製造方
法。 （７）前記保護テープを貼り付ける前に、前記電極パッ
ドと前記絶縁膜の上に金属膜を形成する工程と、前記レ
ジスト層を露光、現像して前記開口を通る配線形状にす
る工程と、前記レジスト層に覆われない部分の前記金属
膜をエッチングして配線を形成する工程とをさらに有す
ることを特徴とする（４）に記載の半導体装置の製造方
法。 （８）前記基材層は、前記レジスト層の感光を防止する
材料から構成されていることを特徴とする（４）に記載
の半導体装置の製造方法。 （９）前記基材層が、前記レジスト層の感光を防止でき
ない材料から構成されている場合に、前記半導体基板の
研削は、前記レジスト層を感光させない光が照射されて
いる室内か暗室内で行われることを特徴とする（４）に
記載の半導体装置の製造方法。 （１０）前記金属膜の形成は、材料の異なる金属を複数
層形成する工程であることを特徴とする（４）に記載の
半導体装置の製造方法。 （１１）半導体基板の上に突起電極を形成する工程と、
前記突起電極を覆うフラックス又はレジストを前記半導
体基板の上に塗布する工程と、前記フラックス又は前記
レジストの上に保護テープを貼る工程と、前記シリコン
基板のうち前記保護テープと反対側の面を研削する工程
とを有することを特徴とする半導体装置の製造方法。 （１２）前記保護テープを貼る前に前記突起電極及び前
記フラックスを加熱する工程をさらに有することを特徴
とする（１１）に記載の半導体装置の製造方法。 （１３）前記レジストを前記半導体基板の上に塗布する
前に、フラックスを前記半導体基板の上に塗布し、該フ
ラックス及び前記突起電極を加熱した後に、該フラック
スを除去する工程をさらに有することを特徴とする（１
１）に記載の半導体装置の製造方法。 （１４）前記レジストは、５００ＣＰ以上の粘度を有す
る材料からなることを特徴とする（１１）に記載の半導
体装置の製造方法。 （１５）前記レジストは、前記保護テープが貼りつけら
れる前にベークされることを特徴とする（１１）に記載
の半導体装置の製造方法。 （１６）半導体基板の上に突起電極を形成する工程と、
前記半導体基板の周縁に対応した部分に他の領域よりも
突出する接着層を基材層の上に形成してなる保護テープ
を用意し、該接着層を前記半導体基板の該周縁に貼る工
程と、前記シリコン基板のうち前記保護テープと反対側
の面を研削する工程とを有することを特徴とする半導体
装置の製造方法。 （１７）前記基材層は、ロックウェル硬度Ｍ８８以上で
あることを特徴とする（１６）に記載の半導体装置の製
造方法。 （１８）前記基材層は、ＰＥＴ又はガラスから構成され
ていることを特徴とする（１７）に記載の半導体装置の
製造方法。 （１９）前記基材層は紫外線透過材料から構成され、前
記接着層は紫外線硬化材から構成されており、前記半導
体基板の研削を終了した後に、前記接着層に紫外線を照
射して硬化させる工程をさらに有することを特徴とする
（１６）に記載の半導体装置の製造方法。
【００６５】
【発明の効果】以上述べたように本発明の半導体装置に
よれば、基材層とこれに塗布されたレジスト層から構成
された保護テープによって半導体基板の一面を覆うよう
にしたので、半導体基板の他面（裏面）の研磨を終えた
後に、保護テープの基材層のみを剥離することにより残
ったレジスト層をそのままパターニングに使用すると、
半導体基板上へのレジスト塗布工程を省略することがで
きる。
【００６６】また、本発明の半導体装置の製造方法によ
れば、基材層とこれに塗布されたレジスト層から構成さ
れた保護テープによって半導体基板の一面を覆った後
に、半導体基板の他面（裏面）を研削し、ついで保護テ
ープの基材層をレジスト層から剥離し、その後に、レジ
スト層を露光、現像してバンプ電極形成や配線形成のレ
ジストパターンを形成するようにしたので、レジスト塗
布の手間が省け、スループットが向上するばかりでな
く、レジスト層を溶剤によりほぼ完全に除去することが
容易なので、半導体基板の汚染を防止できる。さらに、
剥離された基材層上には従来のような接着剤が存在しな
いので、再利用が可能になり廃棄量を減らすことができ
る。
【００６７】また、別の発明によれば、半導体基板の裏
面を研削する際に、それと反対側の面に形成された突起
電極の間にフラックス又はレジストを塗布するように
し、さらにその上に保護テープを貼るようにしたので、
半導体基板を研削する際に、保護テープの押圧力は突起
電極のみならずフラックス又はレジストにも加わって分
散され、半導体基板の割れを防止することができる。
【００６８】更に別の発明によれば、半導体基板の一面
を保護テープで覆った状態でその他面を研削した後に、
その他面に支持テープ（サポートテープ）を貼り付けた
状態で、保護テープを剥離し、さらに、その一面に突起
電極を形成するようにしたので、サポートテープによっ
て補強された半導体基板は、突起電極を形成する際の基
板の割れを防止できる。
【図面の簡単な説明】
【図１】従来の半導体基板の研削方法を示す斜視図であ
る。
【図２】従来の半導体装置の第１のバンプ電極形成工程
を示す断面図である。
【図３】従来の半導体装置の第１のバンプ電極形成工程
を示す断面図である。
【図４】本発明の第１実施形態に係る半導体基板の研削
・研磨工程を示す断面図（その１）である。
【図５】本発明の第１実施形態に係る半導体基板の研削
・研磨工程を示す断面図（その２）である。
【図６】本発明の第１実施形態に係る半導体基板の研削
・研磨工程を示す断面図（その３）である。
【図７】本発明の第１実施形態に係る半導体基板の研削
・研磨工程を示す断面図（その４）である。
【図８】本発明の実施形態に使用される保護テープの断
面図である。
【図９】本発明の実施形態におけるシリコン基板の研磨
状態を示す図である。
【図１０】本発明の第２実施形態に係る半導体基板の研
削・研磨工程を示す断面図（その１）である。
【図１１】本発明の第２実施形態に係る半導体基板の研
削・研磨工程を示す断面図（その２）である。
【図１２】本発明の第３実施形態に係る半導体装置の上
面図である。
【図１３】本発明の第３実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その１）である。
【図１４】本発明の第３実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その２）である。
【図１５】本発明の第４実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その１）である。
【図１６】本発明の第４実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その２）である。
【図１７】本発明の第５実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その１）である。
【図１８】本発明の第５実施形態に係る半導体基板の研
磨・研削工程を示す断面図（その２）である。
【図１９】本発明の第６、第７実施形態に使用される保
護テープを示す斜視図である。
【図２０】本発明の第６実施形態に係る半導体基板の研
磨・研削工程を示す断面図である。
【図２１】本発明の第７実施形態に係る半導体基板の研
磨・研削工程を示す断面図である。
【符号の説明】
１…シリコン基板（半導体基板）、２…絶縁膜、３…電
極パッド、４…カバー膜、５…第１の金属膜、６…第２
の金属膜、７…保護テープ、７ａ…レジスト層、７ｂ…
基材層、８，９…バンプ電極、１０…研磨盤、１１…露
光マスク、１２…引出配線、１２ａ…金属膜、１３…バ
ンプ電極（突起電極）、２１…シリコン基板（半導体基
板）、２２…絶縁膜、２３…電極パッド、２４…カバー
膜、２５…金属膜、２６…バンプ電極（突起電極）、２
７…フラックス、２８…保護テープ、２９…レジスト、
３０…保護テープ、３０ａ…基材層、３０ｂ，３０ｃ…
接着層、３１…シリコン基板（半導体基板）、３２…電
極パッド、３３…バンプ電極（突起電極）、４１…シリ
コン基板（半導体基板）、４２…保護テープ、４３…支
持テープ、４４…バンプ電極（突起電極）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 牧野 豊 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH07 HH11 HH13 HH14 HH18 JJ01 JJ07 JJ11 JJ13 JJ14 JJ18 MM05 MM08 PP26 PP27 PP28 QQ00 QQ08 QQ09 QQ27 QQ30 QQ37 QQ47 QQ54 QQ73 QQ75 RR04 XX33

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上の絶縁膜の上に形成された電
    極パッドと、 前記絶縁膜の上に形成されて前記電極パッドを露出させ
    る開口を有する絶縁性カバー膜と、 基材層とその上に塗布されたレジスト層とを有し、該レ
    ジスト層を前記半導体基板側に向けた状態で、前記カバ
    ー膜の上と前記開口内を覆う保護テープとを有すること
    を特徴とする半導体装置。
  2. 【請求項２】前記絶縁性カバー膜の下には、前記電極パ
    ッドと前記絶縁膜を覆う金属膜が形成されていることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】半導体基板上の絶縁膜の上に電極パッドを
    形成する工程と、 前記絶縁膜と前記電極パッドの上に絶縁性カバー膜を形
    成する工程と、 前記電極パッドを露出させる開口を前記絶縁性カバー膜
    に形成する工程と、 基材層とその上に塗布されたレジスト層とを有する保護
    テープを用意し、該レジスト層を貼り付け面として、前
    記保護テープを前記カバー膜の上に直接又は間接に貼り
    付けて前記カバー膜と前記開口を覆う工程と、 前記半導体基板のうち前記絶縁膜とは反対側の面を研削
    して薄くする工程と、 前記保護テープのうちの前記基材層を前記レジスト層か
    ら剥離する工程とを有することを特徴とする半導体装置
    の製造方法。
  4. 【請求項４】前記レジスト層を露光、現像して前記開口
    の上に突起電極形状又は配線形状の窓を形成する工程
    と、 前記窓を通して導電膜を形成することにより、前記電極
    パッドに電気的に接続される突起電極又は配線を形成す
    る工程をさらに有することを特徴とする請求項３に記載
    の半導体装置の製造方法。
  5. 【請求項５】前記保護テープを貼り付ける前に、前記電
    極パッドと前記絶縁膜の上に金属膜を形成する工程と、 前記突起電極を形成した後に、前記突起電極又は前記配
    線をマスクに使用して前記金属膜をエッチングする工程
    とをさらに有することを特徴とする請求項４に記載の半
    導体装置の製造方法。
  6. 【請求項６】半導体基板の上に突起電極を形成する工程
    と、 前記突起電極を覆うフラックス又はレジストを前記半導
    体基板の上に塗布する工程と、 前記フラックス又は前記レジストの上に保護テープを貼
    る工程と、 前記シリコン基板のうち前記保護テープと反対側の面を
    研削する工程とを有することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】半導体基板の上に突起電極を形成する工程
    と、 前記半導体基板の周縁に対応した部分に他の領域よりも
    突出する接着層を基材層の上に形成してなる保護テープ
    を用意し、該接着層を前記半導体基板の該周縁に貼る工
    程と、 前記シリコン基板のうち前記保護テープと反対側の面を
    研削する工程とを有することを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】前記保護テープの前記基材委層のうち前記
    接着層に囲まれた領域には前記接着層よりも薄い別の接
    着層が形成されていることを特徴とする請求項７に記載
    の半導体装置の製造方法。
  9. 【請求項９】前記基材層又は前記別の接着層からの記接
    着層の厚さは、前記突起電極の高さと同じかそれよりも
    厚いことを特徴とする請求項７に記載の半導体装置の製
    造方法。
  10. 【請求項１０】半導体基板のうち素子形成面の上に直接
    又は間接的に保護テープを貼る工程と、 前記半導体基板のうち前記保護テープと反対側の裏面を
    研削する工程と、 基材層に紫外線硬化型接着層を形成してなる支持テープ
    を前記半導体基板の前記裏面に貼る工程と、 前記保護テープを前記半導体基板から剥離する工程と、 前記半導体基板の素子形成面の上に突起電極を形成する
    工程と、 前記紫外線硬化型接着層に紫外線を照射する工程とを有
    することを特徴とする半導体装置の製造方法。
JP2000002551A 2000-01-11 2000-01-11 半導体装置及びその製造方法 Pending JP2001196404A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000002551A JP2001196404A (ja) 2000-01-11 2000-01-11 半導体装置及びその製造方法
US09/594,155 US6462415B1 (en) 2000-01-11 2000-06-15 Semiconductor device as an object of thickness reduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000002551A JP2001196404A (ja) 2000-01-11 2000-01-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001196404A true JP2001196404A (ja) 2001-07-19

Family

ID=18531646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002551A Pending JP2001196404A (ja) 2000-01-11 2000-01-11 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6462415B1 (ja)
JP (1) JP2001196404A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2005294623A (ja) * 2004-04-01 2005-10-20 Disco Abrasive Syst Ltd ウェーハの加工方法
US7037758B2 (en) 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP2008166340A (ja) * 2006-12-27 2008-07-17 Casio Comput Co Ltd 半導体装置の製造方法
US7402503B2 (en) 2004-07-12 2008-07-22 Seiko Epson Corporation Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
JP2008251781A (ja) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
US8044511B2 (en) 2004-07-29 2011-10-25 Kyocera Corporation Function element and function element mounting structure
JP2013211439A (ja) * 2012-03-30 2013-10-10 Lintec Corp 表面保護用シート
JP2013232449A (ja) * 2012-04-27 2013-11-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013247134A (ja) * 2012-05-23 2013-12-09 Disco Abrasive Syst Ltd 保護テープ
JP2014067970A (ja) * 2012-09-27 2014-04-17 Disco Abrasive Syst Ltd 表面保護部材および加工方法
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump
WO2016063917A1 (ja) * 2014-10-23 2016-04-28 リンテック株式会社 表面保護用シート
DE102004044945B4 (de) * 2003-09-26 2016-12-08 Disco Corp. Verfahren zum Verarbeiten eines Wafers

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
KR100411256B1 (ko) * 2001-09-05 2003-12-18 삼성전기주식회사 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
JP4447280B2 (ja) 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
DE10355508B4 (de) * 2003-11-27 2006-07-06 Infineon Technologies Ag Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
DE102005005749A1 (de) * 2005-02-07 2006-08-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zur Herstellung desselben
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US20080160751A1 (en) * 2006-12-28 2008-07-03 Mengzhi Pang Microelectronic die including solder caps on bumping sites thereof and method of making same
CN101589468A (zh) * 2007-01-17 2009-11-25 Nxp股份有限公司 具有通过衬底的通路孔的系统级封装
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
EP2402981B1 (de) 2009-03-18 2013-07-10 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
EP2706562A3 (de) 2009-09-01 2014-09-03 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat mittels Kippens eines Filmrahmens
EP2381464B1 (de) 2010-04-23 2012-09-05 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
DE102012101237A1 (de) * 2012-02-16 2013-08-22 Ev Group E. Thallner Gmbh Verfahren zum temporären Verbinden eines Produktsubstrats mit einem Trägersubstrat
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037758B2 (en) 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
DE102004044945B4 (de) * 2003-09-26 2016-12-08 Disco Corp. Verfahren zum Verarbeiten eines Wafers
JP2005294623A (ja) * 2004-04-01 2005-10-20 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
US7402503B2 (en) 2004-07-12 2008-07-22 Seiko Epson Corporation Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
US8044511B2 (en) 2004-07-29 2011-10-25 Kyocera Corporation Function element and function element mounting structure
JP2007266191A (ja) * 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP2008166340A (ja) * 2006-12-27 2008-07-17 Casio Comput Co Ltd 半導体装置の製造方法
JP2008251781A (ja) * 2007-03-30 2008-10-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2013211439A (ja) * 2012-03-30 2013-10-10 Lintec Corp 表面保護用シート
JP2013232449A (ja) * 2012-04-27 2013-11-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2013247134A (ja) * 2012-05-23 2013-12-09 Disco Abrasive Syst Ltd 保護テープ
JP2014067970A (ja) * 2012-09-27 2014-04-17 Disco Abrasive Syst Ltd 表面保護部材および加工方法
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump
US9508594B2 (en) 2013-11-29 2016-11-29 International Business Machines Corporation Fabricating pillar solder bump
WO2016063917A1 (ja) * 2014-10-23 2016-04-28 リンテック株式会社 表面保護用シート
JPWO2016063917A1 (ja) * 2014-10-23 2017-08-03 リンテック株式会社 表面保護用シート
TWI688477B (zh) * 2014-10-23 2020-03-21 日商琳得科股份有限公司 表面保護用膜片

Also Published As

Publication number Publication date
US6462415B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
JP2001196404A (ja) 半導体装置及びその製造方法
US5492863A (en) Method for forming conductive bumps on a semiconductor device
JP4343286B2 (ja) 半導体装置の製造方法
US7811857B2 (en) Method of manufacturing semiconductor device
TW201742216A (zh) 半導體裝置之製造方法、覆晶型半導體裝置之製造方法、半導體裝置及覆晶型半導體裝置
US6767761B2 (en) Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2003347441A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
US7105457B2 (en) Semiconductor device manufacturing method and apparatus used in the semiconductor device manufacturing method
US7141487B2 (en) Method for ultra thinning bumped wafers for flip chip
WO2012059004A1 (zh) 芯片封装方法
JPH09199506A (ja) 半導体素子のバンプ形成方法
JP2005303214A (ja) 半導体ウェーハの研削方法
TWI239608B (en) Semiconductor device and the manufacturing method thereof, and semiconductor wafer
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
JP3481899B2 (ja) 半導体装置の製造方法
JP3727939B2 (ja) 半導体装置の製造方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
US20060148232A1 (en) Method for fabricating module of semiconductor chip
KR100700395B1 (ko) 반도체 장치의 제조 방법
JP4461628B2 (ja) 半導体パッケージの製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
US20090061614A1 (en) Method for forming bumps on under bump metallurgy
JP2012169411A (ja) 半導体装置の製造方法
JP2008130705A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061121