DE10355508B4 - Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren - Google Patents

Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE10355508B4
DE10355508B4 DE10355508A DE10355508A DE10355508B4 DE 10355508 B4 DE10355508 B4 DE 10355508B4 DE 10355508 A DE10355508 A DE 10355508A DE 10355508 A DE10355508 A DE 10355508A DE 10355508 B4 DE10355508 B4 DE 10355508B4
Authority
DE
Germany
Prior art keywords
layer
bump
support layer
semiconductor circuit
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10355508A
Other languages
English (en)
Other versions
DE10355508A1 (de
Inventor
Manfred Dr. Schneegans
Sokratis Dr. Sgouridis
Dirk MÜLLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10355508A priority Critical patent/DE10355508B4/de
Priority to PCT/EP2004/052258 priority patent/WO2005053023A1/de
Publication of DE10355508A1 publication Critical patent/DE10355508A1/de
Priority to US11/441,978 priority patent/US7868452B2/en
Application granted granted Critical
Publication of DE10355508B4 publication Critical patent/DE10355508B4/de
Priority to US12/877,577 priority patent/US8735277B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ultradünne Halbleiterschaltung mit Kontakt-Bumps mit einem in der Oberfläche der Halbleiterschaltung (1) ausgebildeten Kontaktschichtelement (2);
einer an der Oberfläche der Halbleiterschaltung (1) ausgebildeten Bump-Stützschicht (3) mit einer Stützschichtdicke (HP) und einer Stützschichtöffnung (O1) zum Freilegen des Kontaktschichtelements (2);
einer an der Oberfläche des Kontaktschichtelements (2) und innerhalb der Stützschichtöffnung (O1) der Bump-Stützschicht (3) ausgebildeten Elektrodenschicht (4); und
einer auf der Elektrodenschicht (4) ausgebildeten Bump-Metallisierung zur Realisierung der Kontakt-Bumps (B) mit einer über die Stützschichtdicke (HP) hinausragenden Bumphöhe (HB),
dadurch gekennzeichnet, dass eine Dicke (HS) der Halbleiterschaltung (1) kleiner 100 Mikrometer und die Stützschichtdicke (HP) kleiner der Bumphöhe (HB) und größer oder gleich der Differenz von Bumphöhe (HB) und halber Schaltungsdicke (HS) ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie ein zugehöriges Herstellungsverfahren und insbesondere auf eine hochbruchfeste ultradünne Halbleiterschaltung mit einer Dicke kleiner 300 Mikrometer sowie ein zugehöriges Herstellungsverfahren.
  • Eine derartige den Oberbegriff des Patentanspruchs 1 bildende ultradünne Halbleiterschaltung ist beispielsweise aus der US 6 338 980 B1 bekannt.
  • Aus der JP 2001 168 124 A ist ein Verfahren zur Herstellung einer ultradünnen Halbleiterschaltung mit Kontakt-Bumps bekannt, bei dem zur Verbesserung einer Zuverlässigkeit ein Schutz-Band als Bump-Stützschicht verwendet wird. Anschließend erfolgt unter Verwendung dieses Schutz-Bandes ein Dünnen der Halbleiterschaltung.
  • Die Druckschrift JP 2002 299 366 A offenbart eine Halbleiterschaltung sowie ein zugehöriges Herstellungsverfahren, wobei Löt-Bumps in einer photosensitiven Polyimidschicht eingebettet sind, wodurch eine bei der Montage auftretende mechanische Beanspruchung relaxiert werden kann.
  • Aus der US 2003/0214036 A1 und der US 2002/0070423 A1 ist ferner die Verwendung von BCB (BenzoCycloButene) als photosensitive Passivierungsschicht oder Schutzschicht zum bedecken von Dünnschicht-Kondensatoren bekannt.
  • Ferner offenbart die Druckschrift US 6 462 415 B1 ein Verfahren zum Aufbringen einer Schutzschicht, wobei ein Negativ-Resist mit einer Dicke von 25 μm bis 125 μm aufgebracht wird.
  • Die Druckschrift US 2002/0031868 A1 zeigt eine flip-chip-Anordung mit einer Mehrfach-Schichtenfolge zum Einkapseln von Löt-Bumps, wobei die Dicke einer ersten Schicht größer oder gleich einer zweiten Schicht ist und die gesamte Schichtdicke zwischen 20 bis 300 μm liegt.
  • Halbleiterschaltungen bzw. Halbleiterbausteine werden demzufolge nach verschiedenen Verfahren mit Trägersubstraten oder Anschlussdrahtrahmen elektrisch verbunden, wobei das Draht-, das Flip-Chip- und das Tape-Automated-Bonding-Verfahren die wichtigsten Verfahren darstellen. Während beim Draht-Bonding-Verfahren die einzelnen Anschlussplätze bzw. Anschlusspads auf der Halbleiterschaltung bzw. dem Halbleiterbaustein mit den entsprechenden Kontaktplätzen auf dem Anschlussdrahtrahmen nacheinander mittels feiner Drähte (Bonddrähte) verbunden werden, werden beim Flip-Chip- und Tape-Automated-Bonding-Verfahren die Kontaktplätze bzw. Kontaktpads auf den Halbleiterschaltungen bzw. Chips in einem Arbeitsgang gleichzeitig mit denen auf dem Trägersubstrat kontaktiert. Daher sind die beiden letztgenannten Techniken wegen der schnelleren Kontaktierung grundsätzlich interessanter. Insbesondere jedoch wegen der zunehmenden Anzahl der Anschlusspads auf der Halbleiterschaltung bzw. dem Halbleiterbaustein gewinnen die Flip-Chip- und die Tape-Automated-Bonding-Technik an Bedeutung.
  • Während bei der Draht-Bonding-Technik keine weiteren Schichten auf die vorzugsweise aus Aluminium bestehenden Kontaktpads auf der Halbleiterschaltung aufgebracht werden müssen, da die beispielsweise aus Gold bestehenden Bonddrähte auf der Aluminiumoberfläche direkt gebondet werden können, müssen zur sicheren Durchführung der Kontaktierung nach dem Flip-Chip- und Tape-Automated-Bonding-Verfahren sogenannte Kontakt-Bumps bzw. Kontakthöcker aus kontaktierbaren und verlötbaren Materialien auf den Kontaktschichtelementen bzw. Kontaktpads der Halbleiterschaltungen ausgebildet werden.
  • Für die Flip-Chip-Montage werden derzeit in der Regel hochschmelzende Lot-Bumps bzw. Kontakt-Bumps aus einem homogenen Legierungsmaterial wie beispielsweise Sn/Pb (95/5) eingesetzt, die mit einem auf dem Trägersubstrat befindlichen Lot-Depot ebenfalls beispielsweise aus einer Zinn-Blei-Legierung bei niedrigen Temperaturen verlötet werden. Bei dieser Technik kann beim Montageprozess ein definierter Abstand zwischen Halbleiterschaltung bzw. Chip und Trägersubstrat eingestellt werden.
  • Eine Vielzahl von Anwendungsgebieten fordert jedoch nunmehr die Verwendung von sogenannten ultradünnen Halbleiterschaltungen bzw. ultradünnen Halbleiterbausteinen mit einer Dicke kleiner 100 Mikrometer. Während Halbleiterschaltungen, die nach dem Draht-Bonding-Verfahren kontaktiert werden, hierbei geringe Probleme aufweisen, zeigen jedoch die vorstehend beschriebenen Halbleiterschaltungen mit Kontakt-Bumps bzw. Kontakthöckern eine außerordentlich geringe Ausbeute auf Grund von Scheibenbrüchen der Halbleiterwafer. Diese resultieren im Wesentlichen aus den bis zu 90 Mikrometer hervorstehenden Kontakt-Bumps (an der Scheiben-Vorderseite), die bei einem Schleifvorgang (an der Scheiben-Rückseite) zu einer ungleichmäßigen Druckverteilung und somit zu einem erhöhten Scheibenbruch führen.
  • Darüber hinaus zeigen die herkömmlichen Flip-Chip-Verfahren für das abschließende Verkleben von Halbleiterbaustein mit einem Trägersubstrat nach dem Löten eine nicht ausreichende Feuchtefestigkeit sowie Haftung an der für ein Gehäuse verwendeten Pressmasse.
    •
  • Der Erfindung liegt daher die Aufgabe zu Grunde eine ultradünne Halbleiterschaltung mit Kontakt-Bumps gemäß dem Oberbegriff des Patentanpruchs 1 derart weiterzubilden sowie ein zugehöriges Herstellungsverfahren zu schaffen, wobei auch für Dicken kleiner 100 Mikrometer eine ausreichende Bruchfestigkeit sichergestellt ist.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich der ultradünnen Halbleiterschaltung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des zugehörigen Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 9 gelöst.
  • Insbesondere durch Auswahl der Stützschichtdicke kleiner der Bumphöhe und größer oder gleich der Differenz von Bumphöhe und der halben Halbleiterschaltungsdicke, können die bei einer mechanischen Bearbeitung wie beispielsweise einem Dünnen auf die hervorragenden Kontakt-Bumps wirkenden Kräfte vergleichmäßigt bzw. abgefangen werden, wodurch sich ein Scheibenbruch selbst bei Dicken unterhalb von 100 Mikrometer wesentlich verringern lässt und sich die mechanische Stabilität der Halbleiterschaltung oder eines Halbleiterwafers mit einer Vielzahl von Halbleiterschaltungen verbessern lässt. Darüber hinaus verbessern sich die Klebkräfte zwischen der mit der Bump-Stützschicht beschichteten Halbleiterschaltung und beispielsweise einer Pressmasse für ein Bausteingehäuse, wodurch eine sogenannte Delamination verhindert und eine Feuchte festigkeit wesentlich verbessert wird. Ein Langzeitausfall der gehäusten Halbleiterschaltung wird dadurch wesentlich verringert.
  • Die Bumphöhe beträgt auf Grund von darin wirkenden Scherkräften etwa 90 Mikrometer.
  • Ferner ist das Elastizitätsmodul der Stützschicht etwa halb so groß wie das Elastizitätsmodul der Kontakt-Bumps, wodurch sich die Bruchfestigkeit einer Halbleiterschaltung bzw. eines Halbleiterwafers weiter verbessern lässt.
  • Vorzugsweise wird als Stützschicht fotoempfindliches BCB (Benzozyklobuthen) oder sogenanntes Su-8 verwendet. Derartige Stützschichtmaterialien weisen optimierte Hafteigenschaften der Bump-Stützschicht zu einer für ein Gehäuse zu verwendenden Kunststoff-Pressmasse auf, wodurch man eine ausreichende Feuchtefestigkeit erhält und insbesondere das Auftreten einer Delamination verhindert werden kann.
  • Hinsichtlich des Verfahrens wird vorzugsweise eine Bump-Stützschicht an der Oberfläche der Halbleiterschaltung ausgebildet und diese fotolithographisch strukturiert, um anschließend mittels einer Elektrodenschicht und einer weiteren strukturierten Hilfsschicht die Bump-Metallisierung an der Elektrodenschicht auszubilden. Mittels der letztlich wieder entfernten Hilfsschicht kann hierbei eine Höhe der Bump-Metallisierung sehr einfach und zuverlässig eingestellt werden, wobei die Bump-Stützschicht wiederum die mechanische Festigkeit insbesondere bei einem Schleifvorgang zum Dünnen der Halbleiterschaltung bzw. eines zugehörigen Halbleiterwafers erhöht.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
    •
  • Es zeigen:
  • 1A bis 1F vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstel lung einer ultradünnen Halbleiterschaltung gemäß einem ersten Ausführungsbeispiel; und
  • 2A bis 2C vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer ultradünnen Halbleiterschaltung gemäß einem zweiten Ausführungsbeispiel.
  • 1A bis 1F zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer ultradünnen Halbleiterschaltung mit Kontakt-Bumps bzw. Kontakthöckern, wie sie bei der Flip-Chip-Montage verwendet wird.
  • Gemäß 1A ist in der Oberfläche einer Halbleiterschaltung 1, die beispielsweise eine Verdrahtungsoberfläche darstellt, ein Kontaktschichtelement 2 ausgebildet, welches beispielsweise in einer obersten Metallisierungsebene eines Verdrahtungsschichtbereichs ein sogenanntes Al-Kontakt-Pad darstellen kann. In den darunter liegenden (nicht dargestellten) Schichtebenen der Halbleiterschaltung 1 bzw. deren Verdrahtungsschichtbereichs befinden sich demzufolge weitere Metallisierungsebenen bzw. isolierende Zwischenschichten, bis hin zu einem Halbleitersubstrat, in dem die eigentlichen Halbleiter-Bauelemente realisiert sind.
  • Als Halbleitermaterial wird vorzugsweise Silizium verwendet, wobei auf einem Halbleiterwafer eine Vielzahl von Halbleiterschaltungen ausgebildet sind. Derartige Halbleiterwafer besitzen zunächst eine Dicke von 700 bis 750 Mikrometer, weshalb sie mechanisch ausreichend stabil und somit einfach zu handhaben sind.
  • Zur Verbesserung einer mechanischen Stabilität insbesondere bei einem nachfolgenden Dünnen des Halbleiterwafers bzw. der Halbleiterschaltung wird erfindungsgemäß zunächst an der Oberfläche der Halbleiterschaltung 1 bzw. einer üblicherweise vorhandenen Passivierungsschicht eine Bump-Stützschicht 3 mit einer Stützschichtdicke HP zumindest in der Nähe des Kontaktschichtelements 2 ausgebildet. Vorzugsweise wird als derartige Bump-Stützschicht ein fotoempfindlicher Kunststoff und insbesondere BCB (Benzozyklobuthen) oder sogenanntes SU-8 (beziehbar bei der Fa. Microchem, USA, www.microchem.com) verwendet. Diese temperaturfesten und lichtempfindlichen Kunststoffe werden mittels herkömmlicher Belackungsverfahren bzw. Belackungsvorrichtungen mit einer vorbestimmten Stützschichtdicke HP auf die Halbleiterschaltung 1 aufgebracht. Da eine Höhe der auszubildenden Kontakt-Bumps zur Reduzierung von auftretenden Scherkräften etwa 90 Mikrometer aufweist, besitzt die Bump-Stützschicht eine Dicke von 50 bis 80 Mikrometer und vorzugsweise 60 Mikrometer.
  • Um weiterhin eine ausreichende Feuchtefestigkeit bzw. eine geringe Gefahr einer Delamination sicher zu stellen, wodurch einem Ausfall der Halbleiterschaltung vorgebeugt wird, sind die Hafteigenschaften der Bump-Stützschicht 3 auf eine später zu verwendende Pressmasse zum Ausbilden eines Kunststoffgehäuses optimiert. Bisher eingesetzte sogenannte „underfill-Kleber" können somit entfallen, da die Bump-Stützschicht 3 hervorragende Hafteigenschaften sowohl zur Gehäuse-Pressmasse als auch zur Halbleiterschaltung 1 bzw. deren obersten Schicht aufweist.
  • Ferner wird ein Strukturieren der Bump-Stützschicht 3 zum Ausbilden von zumindest einer Stützschicht-Öffnung O1 in der Bump-Stützschicht 3 im Bereich des zumindest einen Kontaktschichtelements 2 durchgeführt, wobei vorzugsweise ein fotolithographisches Strukturieren durchgeführt wird. Auf diese Weise wird die Oberfläche des Kontaktschichtelements 2 freigelegt.
  • Nach dem Strukturieren der Bump-Stützschicht 3 wird ein thermischer Ausheilvorgang bei 280 bis 320 Grad Celsius und vorzugsweise bei 300 Grad Celsius durchgeführt, wodurch eine thermische und mechanische Stabilisierung der Bump-Stützschicht 3 durchgeführt wird. Bei diesem Backen bzw. Aushärten der Bump-Stützschicht erhält die Bump-Stützschicht 3 ihre hervorragenden mechanischen Stützeigenschaften, die für das spätere Dünnen zur Vermeidung von Scheibenbruch benötigt werden.
  • Gemäß 1B wird in einem nachfolgenden Schritt eine Elektrodenschicht 4 an der Oberfläche der strukturierten und gehärteten Bump-Stützschicht 3 bzw. in den Öffnungen O1 unmittelbar an der Oberfläche der Halbleiterschaltung 1 bzw. der darin befindlichen Kontaktschichtelemente 2 ausgebildet.
  • Die Elektrodenschicht 4 wird vorzugsweise durch ein Sputtern bzw. PVD-Verfahren ganzflächig an der Waferoberfläche bzw. der Oberfläche der strukturierten und gehärteten Bump-Stützschicht 3 ausgebildet, wobei vorzugsweise eine ca. 200 nm/100 nm dicke TiW/Cu- oder TiW/Ni-Elektrodenschicht 4 ausgebildet wird. Diese sogenannte „Underbump-Metallisierung" dient als Plattierelektrode im Wesentlichen der Realisierung eines nachfolgenden Elektroplattier-Vorgangs und verbessert weiterhin die mechanischen Eigenschaften der Kontakt-Bumps.
  • Anschließend wird gemäß 1B an der Oberfläche der Elektrodenschicht 4 eine isolierende Hilfsschicht 5 ausgebildet, mit der im Wesentlichen die Gesamthöhe des gewünschten Kontakt-Bumps bzw. der resultierenden Bump-Metallisierung festgelegt wird. Vorzugsweise wird hierbei ein Belacken mittels eines herkömmlichen Fotolacks wie beispielsweise eines Negativ-Resists mit einer Dicke von 20 bis 50 Mikrometer und vorzugsweise von 40 Mikrometer durchgeführt, wodurch man eine resultierende Gesamthöhe der Schichten 3 bis 5 von ca. 100 Mikrometer erhält.
  • Abschließend erfolgt wiederum ein Strukturieren der Hilfsschicht 5 zum Freilegen der Elektrodenschicht 4 im Bereich des zumindest einen Kontaktschichtelements bzw. Kontaktpads 2, wobei vorzugsweise wiederum ein fotolithographisches Strukturieren mit der gleichen Maske wie in 1A durchgeführt wird. Die Hilfsschicht-Öffnung O2 ist demzufolge im Wesentlichen mit der Bump-Stützschichtöffnung O1 ausgerichtet, weshalb man nunmehr eine für den nachfolgenden Elektroplattier-Vorgang notwendige Vertiefung erhält.
  • Gemäß 1C wird nunmehr die Bump-Metallisierung bzw. Höckermetallisierung an der Oberfläche der freigelegten Elektrodenschicht 4 innerhalb der Öffnungen O1 bzw. O2 ausgebildet. Vorzugsweise wird hierbei ein Elektroplattieren durchgeführt, wobei an die Elektrodenschicht 4 ein elektrischer Strom e angelegt wird und sich beispielsweise aus einer Flüssigkeit metallisches Material an der Oberfläche der freigelegten Elektrodenschicht 4 ablagert. Die durch die isolierende Hilfsschicht 5 bedeckten Abschnitte der Elektrodenschicht 4 werden hierbei nicht mit der Bump-Metallisierung beschichtet bzw. plattiert.
  • Vorzugsweise wird ein zweistufiges Elektroplattier-Verfahren durchgeführt, wobei zunächst eine ca. 3 bis 5 Mikrometer dicke Cu- oder Ni-Haftvermittler-Metallisierung 6A und anschließend eine etwa 80 Mikrometer dicke SnAg-Lot-Metallisierung 6B aufgebracht wird. Eine derartige Mehrschicht-Struktur weist auf Grund der verwendeten Haftvermittler-Metallisierung 6A weiter verbesserte mechanische Eigenschaften auf.
  • Gemäß 1D erfolgt nunmehr ein Entfernen der Hilfsschicht 5 und der Elektrodenschicht 4 an der Oberfläche der strukturierten Bump-Stützschicht 3, wobei der Fotolack 5 vorzugsweise gestrippt und die gesputterte Elektrodenschicht 4 vorzugsweise geätzt wird.
  • Gemäß 1E erfolgt nunmehr ein Umschmelzen der Bump-Metallisierung 6A bzw. 6B, wobei bei einer Temperatur von etwa 250 Grad Celsius die scharfen Kanten der Bump-Metallisie rung 6A und 6B abgerundet werden und der endgültige Kontakt-Bump bzw. Kontakthöcker B fertiggestellt wird. Der fertiggestellte Kontakt-Bumps besitzt nun eine typische Bumphöhe HB von ca. 90 Mikrometer, wobei sich bei einer Stützschichtdicke HP von etwa 70 Mikrometer ein Überstand von ca. 20 Mikrometer für den Kontakt-Bump ergibt. Ein derartiger geringer Überstand kann nunmehr unter Verwendung von herkömmlichen Schleiffolien 7 einfach ausgeglichen werden, wodurch ein Scheibenbruch zuverlässig verhindert wird.
  • Demzufolge wird nunmehr eine Bearbeitungsfolie bzw. Schleiffolie 7 an der Oberfläche der Bump-Stützschicht 3 und der Bump-Metallisierung 6A und 6B aufgebracht und unter Verwendung dieser Schleiffolie 7 schließlich ein Dünnen bzw. Schleifen der Halbleiterschaltung 1 von ihrer Rückseite bis zu einer gewünschten Dicke HS der Halbleiterschaltung 1 durchgeführt. Abschließend wird die Bearbeitungsfolie bzw. Schleiffolie 7 wieder abgezogen.
  • Auf Grund der Einbettung der Kontakt-Bumps B in die Bump-Stützschicht 3 können demzufolge erstmalig ultradünne Halbleiterschaltungen mit einer Dicke HS von weit unter 300 Mikrometer hergestellt werden, wobei ein Scheibenbruch oder das Auftreten von feinen Rissen in der Halbleiterschaltung 1 zuverlässig verhindert wird. Eine Ausbeute wird demzufolge erstmalig auch für ultradünne Halbleiterschaltungen mit Kontakt-Bumps wesentlich erhöht, wodurch sich die Gesamtkosten wesentlich verringern.
  • Vorzugsweise ist die Dicke HS der Halbleiterschaltung 1 kleiner 100 Mikrometer und die Stützschichtdicke HP der Bump-Stützschicht 3 kleiner der Bumphöhe HB des Kontak-Bumps und größer oder gleich der Differenz von Bumphöhe HB und halber Schaltungsdicke HS. Bei Erfüllung dieser Gleichung HS >= 2 (HB – HP) können demzufolge Kontakt-Bumps aufweisende Halbleiterschaltungen mit einer Dicke kleiner 100 μm hergestellt werden, die eine ausreichende Bruchfestigkeit aufweisen.
  • Ferner kann die Bruchfestigkeit durch eine gezielte Auswahl eines Elastizitätsmoduls EB für die Materialien der Kontakt-Bumps B und eines Elastizitätsmoduls EP für das gehärtete Material der Bump-Stützschicht 3 optimiert werden. Optimal ist hierbei, wenn das Elastizitätsmodul EP der Stützschicht 3 etwa halb so groß ist wie das Elastizitätsmodul EB der Kontakt-Bumps B. Genauer gesagt ist in diesem Fall die Stützschicht 3 etwa halb so hart wie der Kontakt-Bump B.
  • Gemäß 1F kann ferner ein Sägen eines Halbleiterwafers zum Vereinzeln der gedünnten Halbleiterschaltungen 1 in vereinzelte Halbleiterbausteine HB durchgeführt werden, wobei diese anschließend mit ihren Kontakt-Bumps B gemäß einem üblichen Flip-Chip-Bonding-Verfahren auf ein Trägersubstrat T kontaktiert bzw. gelötet werden. Das Trägersubstrat T weist in üblicher Weise Anschlussdrähte A auf, die aus einem aus Pressmasse PM gebildeten Gehäuse ragen. Demzufolge wird abschließend ein Vergießen des mit dem Trägersubstrat T verlöteten Halbleiterbausteins HB in einer Pressmasse PM zur Realisierung eines gehäusten Halbleiterbausteins durchgeführt, wobei auf Grund der optimierten Hafteigenschaften der Bump-Stützschicht 3 eine verringerte Gefahr einer Delamination und eine verbesserte Feuchtefestigkeit realisiert wird. Ein Langzeitausfall von Bauelementen kann dadurch wesentlich verringert werden.
  • Demzufolge kann auf Grund der Bump-Stützschicht 3 eine Topographie einer Waferoberfläche bzw. einer Oberfläche einer Halbleiterschaltung zu einer Kontakt-Bump-Oberfläche von bisher 90 Mikrometer auf 20 Mikrometer verringert werden, wodurch weiterhin kostengünstige Standard-Schleiffolien zum Bearbeiten und insbesondere zum Dünnen einer Halbleiterschaltung verwendet werden können. Auf Grund der geringeren Klebe dicke der verwendeten Schleiffolien ist eine Elastizität erhöht und ein lokales Durchdrücken der Wafer verringert, wodurch eine Rissbildung insbesondere bei einem Schleifvorgang wesentlich vermindert ist. Ferner wird durch die an den Flanken der Bump-Kontakte B angeordnete Bump-Stützschicht 3 eine Seiten- und Scherstabilität der Kontakt-Bumps B verbessert. Weiterhin werden keine zusätzlichen Belichtungsmasken oder keine speziellen Prozess-Materialien verwendet, weshalb Standardprozesse äußerst kostengünstig modifiziert werden können.
  • 2A bis 2C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrenschritte bei der Herstellung einer ultradünnen Halbleiterschaltung mit Kontakt-Bumps gemäß einem zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Schichten bzw. Elemente darstellen wie in 1, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 2A bis 2C kann die Halbleiterschaltung ferner ein Schmelzelement SE mit einer zugehörigen Schmelzelement-Vertiefung SEV aufweisen, wie sie beispielsweise zur Reparatur von defekten Schaltelementen mittels redundanter Schaltelemente verwendet wird. Derartige Schmelzelemente bzw. Fuses SE befinden sich üblicherweise in einem tieferen Bereich der Halbleiterschaltung 1, weshalb eine Schmelzelement-Vertiefung bis in die Nähe des Schmelzelements SE notwendig ist. Derartige Schmelzelemente bzw. Fuses SE können beispielsweise durch Bestrahlung mittels Laserstrahlen geschlossen oder geöffnet werden, wodurch sich eine Vielzahl von Reparaturmöglichkeiten in komplexen Halbleiterschaltungen ergeben. Da jedoch die Schmelzelement-Vertiefungen SEV sehr weit in die Halbleiterschaltung 1 hineinreichen, bedeuten sie eine besondere Gefahr für die mechanische Stabilität insbesondere bei einer mechanischen Bearbeitung bzw. bei einem Dünnen der Halbleiterschaltung.
  • Erfindungsgemäß wird gemäß 2A bis 2C demzufolge die Bump-Stützschicht 3 auch in diese Schmelzelement-Vertiefungen SEV eingebracht und anschließend ausgehärtet, wodurch sich die mechanische Stabilität der Halbleiterschaltung bzw. des Halbleiterwafers wesentlich verbessern lässt.
  • In gleicher Weise befinden sich zwischen benachbarten Halbleiterschaltungen sogenannte Sägerahmen SR, die für eine späteres Vereinzeln notwendig sind und ebenfalls eine Vertiefung in der Halbleiterschaltung bzw. im Halbleiterwafer darstellen, weshalb sie eine erhöhte Bruchgefahr bei einem Schleifvorgang bedeuten. Wiederum können auch derartige Sägerahmen SR vollständig von der Bump-Stützschicht 3 aufgefüllt werden, wodurch sich bei einem mechanischen Bearbeiten bzw. Dünnen des Halbleiterwafers bzw. der Halbleiterschaltungen ein verringerter Scheibenbruch bzw. eine verringerte Gefahr von Rissbildungen ergibt.
  • Erfindungsgemäß wird durch den Einsatz einer auf der Halbleiterschaltung bzw. auf dem Halbleiterwafer verbleibenden temperaturfesten Bump-Stützschicht zwischen den Kontakt-Bumps eine Topographie auf gewünschte Werte von etwa 20 Mikrometer eingestellt, weshalb Standard-Schleiffolien derartige Höhenunterschiede problemlos ausgleichen können und ein verringerter Scheibenbruch auftritt. Darüber hinaus ist durch das Einfassen der Kontakt-Bumps B in die Stützschicht 3 die mechanische Festigkeit der Kontakt-Bumps verbessert, weshalb sich wiederum die Gefahr eines Scheibenbruchs verringert und darüber hinaus die Gefahr einer Rissbildung in der Halbleiterschaltung minimiert wird. Da die Bump-Stützschicht 3 darüber hinaus verbesserte Hafteigenschaften auch zu einer Verklebung bzw. einer Gehäuse-Pressmasse aufweist, erhält man darüber hinaus verbesserte Feuchtsperr-Eigenschaften.
  • Die Erfindung wurde vorstehend anhand einer Silizium-Halbleiterschaltung beschrieben. Sie ist jedoch nicht darauf be schränkt und umfasst in gleicher Weise auch andere Halbleiterschaltungen.
    • 1
    Halbleiterschaltung
    2
    Kontaktschichtelement
    3
    Bump-Stützschicht
    4
    Elektrodenschicht
    5
    Hilfsschicht
    6A
    Haftvermittler-Metallisierung
    6B
    Lot-Metallisierung
    7
    Bearbeitungsfolie
    B
    Kontakt-Bump
    HB
    Halbleiterbaustein
    T
    Trägersubstrat
    PM
    Pressmasse
    A
    Anschlussdraht
    HB
    Bumphöhe
    HP
    Stützschichtdicke
    HS
    Schaltungsdicke
    SE
    Schmelzelement
    SEV
    Schmelzelement-Vertiefung
    SR
    Sägerahmen
    O1
    Stützschichtöffnung
    O2
    Hilfsschichtöffnung

Claims (23)

  1. Ultradünne Halbleiterschaltung mit Kontakt-Bumps mit einem in der Oberfläche der Halbleiterschaltung (1) ausgebildeten Kontaktschichtelement (2); einer an der Oberfläche der Halbleiterschaltung (1) ausgebildeten Bump-Stützschicht (3) mit einer Stützschichtdicke (HP) und einer Stützschichtöffnung (O1) zum Freilegen des Kontaktschichtelements (2); einer an der Oberfläche des Kontaktschichtelements (2) und innerhalb der Stützschichtöffnung (O1) der Bump-Stützschicht (3) ausgebildeten Elektrodenschicht (4); und einer auf der Elektrodenschicht (4) ausgebildeten Bump-Metallisierung zur Realisierung der Kontakt-Bumps (B) mit einer über die Stützschichtdicke (HP) hinausragenden Bumphöhe (HB), dadurch gekennzeichnet, dass eine Dicke (HS) der Halbleiterschaltung (1) kleiner 100 Mikrometer und die Stützschichtdicke (HP) kleiner der Bumphöhe (HB) und größer oder gleich der Differenz von Bumphöhe (HB) und halber Schaltungsdicke (HS) ist.
  2. Ultradünne Halbleiterschaltung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Bumphöhe (HB) etwa 90 Mikrometer aufweist.
  3. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 oder 2, dadurch gekennzeichnet, dass das Elastizitätsmodul (EP) der Stützschicht (3) etwa halb so groß ist wie das Elastizitätsmodul (EB) der Kontakt-Bumps (B).
  4. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bump-Stützschicht (3) fotoempfindliches BCB aufweist.
  5. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Hafteigenschaften der Bump-Stützschicht (3) auf eine zu verwendende Pressmasse (PM) optimiert sind.
  6. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 bis 5, gekennzeichnet durch zumindest ein Schmelzelement (SE) mit einer zugehörigen Schmelzelement-Vertiefung (SEV), wobei die Schmelzelement-Vertiefung (SEV) vollständig von der Bump-Stützschicht (3) aufgefüllt ist.
  7. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 bis 6, gekennzeichnet durch zumindest einen Sägerahmen (SR), wobei der Sägerahmen (SR) vollständig von der Bump-Stützschicht (3) aufgefüllt ist.
  8. Ultradünne Halbleiterschaltung nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass sie einen flip-chip-bondfähigen Halbleiterbaustein darstellt.
  9. Verfahren zur Herstellung einer ultradünnen Halbleiterschaltung mit Kontakt-Bumps mit den Schritten: a) Vorbereiten einer Halbleiterschaltung (1), die in ihrer Oberfläche zumindest ein Kontaktschichtelement (2) aufweist; b) Ausbilden einer Bump-Stützschicht (3) an der Oberfläche der Halbleiterschaltung (1), wobei ein Belacken eines foto empfindlichen Materials mit einer Dicke von 50 bis 80 μm durchgeführt wird; c) Strukturieren und Härten der Bump-Stützschicht (3) zum Ausbilden von zumindest einer Stützschichtöffnung (O1) in der Bump-Stützschicht (3) im Bereich des zumindest einen Kontaktschichtelements (2); d) Ausbilden einer Elektrodenschicht (4) an der Oberfläche der strukturierten und gehärteten Bump-Stützschicht (3); e) Ausbilden einer isolierenden Hilfsschicht (5) an der Oberfläche der Elektrodenschicht (4); f) Strukturieren der isolierenden Hilfsschicht (5) zum Freilegen der Elektrodenschicht (4) im Bereich des zumindest einen Kontaktschichtelements (2); g) Ausbilden einer Bump-Metallisierung (6A, 6B) an der Oberfläche der freigelegten Elektrodenschicht (4); h) Entfernen der isolierenden Hilfsschicht (5) und der Elektrodenschicht (4) an der Oberfläche der strukturierten Bump-Stützschicht (3); i) Umschmelzen der Bump-Metallisierung (6A, 6B); j) Aufbringen einer Bearbeitungsfolie (7) an der Oberfläche der Bump-Stützschicht (3) und der Bump-Metallisierung (6A, 6B); k) Dünnen der Halbleiterschaltung (1) von ihrer Rückseite; und l) Entfernen der Bearbeitungsfolie (7).
  10. Verfahren nach Patentanspruch 9, dadurch gekennzeichnet, dass in Schritt a) ein Al-Kontaktpad als Kontaktschichtelement (2) ausgebildet wird.
  11. Verfahren nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, dass das fotoempfindliche Material BCB aufweist.
  12. Verfahren nach einem der Patentansprüche 9 bis 11, dadurch gekennzeichnet, dass in Schritt c) ein fotolithographisches Strukturieren durchgeführt wird.
  13. Verfahren nach einem der Patentansprüche 9 bis 12, dadurch gekennzeichnet, dass in Schritt c) zum Härten eine thermische und mechanische Stabilisierung der Bump-Stützschicht (3) vorzugsweise bei 300°C durchgeführt wird.
  14. Verfahren nach einem der Patentansprüche 9 bis 13, dadurch gekennzeichnet, dass in Schritt d) ein Sputtern zum ganzflächigen Ausbilden einer etwa 200 nm/100 nm dicken insbesondere TiW/Cu- oder TiW/Ni-Elektrodenschicht (4) durchgeführt wird.
  15. Verfahren nach einem der Patentansprüche 9 bis 14, dadurch gekennzeichnet, dass in Schritt e) ein Belacken eines Negativ-Resists mit einer Dicke von 20 bis 50 μm durchgeführt wird.
  16. Verfahren nach einem der Patentansprüche 9 bis 15, dadurch gekennzeichnet, dass in Schritt f) ein fotolithographisches Strukturieren mit der Maske von Schritt c) durchgeführt wird.
  17. Verfahren nach einem der Patentansprüche 9 bis 16, dadurch gekennzeichnet, dass in Schritt g) ein Elektroplattieren durchgeführt wird.
  18. Verfahren nach einem der Patentansprüche 9 bis 17, dadurch gekennzeichnet, dass die Bump-Metallisierung eine Mehrschichtenfolge aufweist, wobei in Schritt g) zunächst eine etwa 5 μm dicke Cu- oder Ni-Haftvermittler-Metallisierung (6A) und anschließend eine etwa 80 μm dicke SnAg-Lot-Metallisierung (6B) ausgebildet wird.
  19. Verfahren nach einem der Patentansprüche 9 bis 18, dadurch gekennzeichnet, dass in Schritt h) die Hilfsschicht (5) gestrippt und die Elektrodenschicht (4) geätzt wird.
  20. Verfahren nach einem der Patentansprüche 9 bis 19, dadurch gekennzeichnet, dass in Schritt i) das Umschmelzen bei etwas 250°C durchgeführt wird.
  21. Verfahren nach einem der Patentansprüche 9 bis 20, dadurch gekennzeichnet, dass in Schritt k) ferner ein Sägen eines Halbleiterwafers zum Vereinzeln der gedünnten Halbleiterschaltungen (1) in Halbleiterbausteine (HB) durchgeführt wird.
  22. Verfahren nach Patentanspruch 21, gekennzeichnet durch den weiteren Schritt m) Löten des Halbleiterbausteins (HB) mit seinen Kontakt-Bumps (B) auf ein Trägersubstrat (T).
  23. Verfahren nach Patentanspruch 22, gekennzeichnet durch den weiteren Schritt n) Vergießen des mit dem Trägersubstrat (T) verlöteten Halbleiterbausteins (HB) in einer Pressmasse (PM) zur Realisierung eines gehäusten Halbleiterbausteins.
DE10355508A 2003-11-27 2003-11-27 Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren Expired - Fee Related DE10355508B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10355508A DE10355508B4 (de) 2003-11-27 2003-11-27 Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
PCT/EP2004/052258 WO2005053023A1 (de) 2003-11-27 2004-09-21 Ultradünne halbeiterschaltung mit kontakt-bumps sowie zugehöriges herstellungsverfahren
US11/441,978 US7868452B2 (en) 2003-11-27 2006-05-26 Ultrathin semiconductor circuit having contact bumps
US12/877,577 US8735277B2 (en) 2003-11-27 2010-09-08 Methods for producing an ultrathin semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10355508A DE10355508B4 (de) 2003-11-27 2003-11-27 Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE10355508A1 DE10355508A1 (de) 2005-07-07
DE10355508B4 true DE10355508B4 (de) 2006-07-06

Family

ID=34625314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10355508A Expired - Fee Related DE10355508B4 (de) 2003-11-27 2003-11-27 Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren

Country Status (3)

Country Link
US (2) US7868452B2 (de)
DE (1) DE10355508B4 (de)
WO (1) WO2005053023A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482125B2 (en) * 2010-07-16 2013-07-09 Qualcomm Incorporated Conductive sidewall for microbumps
US9490193B2 (en) 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168124A (ja) * 1999-12-08 2001-06-22 Sony Corp 半導体装置の製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US20020031868A1 (en) * 1998-07-21 2002-03-14 Capote Miguel Albert Semiconductor flip-chip package and method for the fabrication thereof
US20020070423A1 (en) * 2000-11-30 2002-06-13 Kyocera Corporation Thin-film electronic component and motherboard
US6462415B1 (en) * 2000-01-11 2002-10-08 Fujitsu Limited Semiconductor device as an object of thickness reduction
JP2002299366A (ja) * 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US20030214036A1 (en) * 2002-05-14 2003-11-20 Motorola Inc. Under bump metallurgy structural design for high reliability bumped packages

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
JP3434918B2 (ja) * 1994-11-18 2003-08-11 京セラ株式会社 半導体装置
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JPH11349104A (ja) 1998-06-09 1999-12-21 Kankyo System:Kk 廃棄商品管理システム
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
US6118179A (en) * 1999-08-27 2000-09-12 Micron Technology, Inc. Semiconductor component with external contact polymer support member and method of fabrication
JP2001103041A (ja) 1999-09-29 2001-04-13 Hitachi Kokusai Electric Inc 無線通信方法及び無線通信システム
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6468892B1 (en) * 2000-07-14 2002-10-22 National Semiconductor Corporation Front side coating for bump devices
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031868A1 (en) * 1998-07-21 2002-03-14 Capote Miguel Albert Semiconductor flip-chip package and method for the fabrication thereof
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001168124A (ja) * 1999-12-08 2001-06-22 Sony Corp 半導体装置の製造方法
US6462415B1 (en) * 2000-01-11 2002-10-08 Fujitsu Limited Semiconductor device as an object of thickness reduction
US20020070423A1 (en) * 2000-11-30 2002-06-13 Kyocera Corporation Thin-film electronic component and motherboard
JP2002299366A (ja) * 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US20030214036A1 (en) * 2002-05-14 2003-11-20 Motorola Inc. Under bump metallurgy structural design for high reliability bumped packages

Also Published As

Publication number Publication date
US7868452B2 (en) 2011-01-11
DE10355508A1 (de) 2005-07-07
US20100330744A1 (en) 2010-12-30
US8735277B2 (en) 2014-05-27
US20060292849A1 (en) 2006-12-28
WO2005053023A1 (de) 2005-06-09

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
KR100692480B1 (ko) 외부 접속 단자 및 반도체 장치
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102012100796B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE4131413A1 (de) Bondierungsverfahren fuer halbleiterchips
JP2005513759A (ja) 半導体素子及びその形成方法
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102005040213A1 (de) Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE102015214222A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10355508B4 (de) Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee