JP4237325B2 - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法 Download PDF

Info

Publication number
JP4237325B2
JP4237325B2 JP06541999A JP6541999A JP4237325B2 JP 4237325 B2 JP4237325 B2 JP 4237325B2 JP 06541999 A JP06541999 A JP 06541999A JP 6541999 A JP6541999 A JP 6541999A JP 4237325 B2 JP4237325 B2 JP 4237325B2
Authority
JP
Japan
Prior art keywords
film
metal
melting point
intermetallic compound
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06541999A
Other languages
English (en)
Other versions
JP2000260801A (ja
Inventor
荘一 本間
雅弘 宮田
弘和 江澤
潤一郎 吉岡
裕章 井上
剛 徳岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Priority to JP06541999A priority Critical patent/JP4237325B2/ja
Priority to TW089103282A priority patent/TW452942B/zh
Priority to EP00104484A priority patent/EP1035583B1/en
Priority to DE60037057T priority patent/DE60037057T2/de
Priority to KR1020000011973A priority patent/KR100334593B1/ko
Priority to US09/522,820 priority patent/US6569752B1/en
Publication of JP2000260801A publication Critical patent/JP2000260801A/ja
Application granted granted Critical
Publication of JP4237325B2 publication Critical patent/JP4237325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、金属間化合物層を設けた半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
半導体素子などの表面実装技術（Surface Mount Technology）において、はんだ付けを信頼性よく行うことは非常に重要である。ＳＭＴでこれまで広く使われてきたはんだペーストは共晶はんだ（Ｓｎ：Ｐｂ＝６３：３７重量％）である。ファインピッチに対応できるよう三元合金であるＳｎ−Ｐｂ−Ｂｉ（８％）もまた使用されている。
【０００３】
合金がはんだとして用いられる第１の理由は、強度や耐食性もさることながら、単体成分より融点が低くなることである。合金は、固溶体（solid solution）、共晶（eutectic）、金属間化合物（intermetallic compound）に大別される。
【０００４】
ＪＩＳ Ｚ ３２８２に規定されているはんだには、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｂｉ系の他、Ｂｉ−Ｓｎ系、Ｓｎ−Ｐｂ−Ａｇ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｐｂ−Ａｇ系、Ｐｂ−Ａｇ−Ｓｎ系等がある。
【０００５】
これらのうち、鉛（Ｐｂ）には複数の同位体がある。これら同位体はウラン（Ｕ）およびトリウム（Ｔｈ）の崩壊系列中の中間生成物あるいは最終生成物であり、崩壊の際、ヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことからはんだ中にα線が生じてしまう。このα線が例えばＣＭＯＳ素子などに到達するとソフトエラーを起こすという問題があった。また、Ｐｂは土壌に流出すると酸性雨によって溶け出し、環境に悪影響を及ぼす恐れがある。
【０００６】
以上のような理由からＰｂを用いたはんだは使われなくなってきている。
【０００７】
Ｐｂ系はんだに代わるはんだ材料としては、Ｓｎ−Ａｇ系が有望視されている。
【０００８】
このようなＳｎ−Ａｇ系はんだを用いた半導体装置の製造方法を図１９〜２３を参照して説明する。
【０００９】
図１９に示すように、シリコン１からなる半導体基板上にアルミニウム電極パッド２を形成し、さらにアルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。
【００１０】
次に図２０に示すように、チタン膜４、ニッケル膜５およびパラジウム膜６からなるバリアメタルを形成する。
【００１１】
続いて、図２１に示すように、バリアメタル上にレジスト８を塗布し、アルミニウム電極パッド２部分を開口し、この開口部に突起電極としてＳｎ−Ａｇ等の低融点金属９を形成する。
【００１２】
次に、図２２に示すように、レジストを除去し、バリアメタルをエッチングする。
【００１３】
さらに、図２３に示すように、はんだをリフローして、ダイシングにより半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを接続・実装し、半導体装置とする。
【００１４】
このようなＳｎ−Ａｇ系はんだは、ＳｎとＡｇの析出電位が大きく異なるため同時に析出させることが困難であったり、めっき時に異常成長が起きたり、添加剤の影響によりボイドが発生したり、めっき液の濡れ性によっては、レジスト開口部にめっきをすることが困難であるといった問題がある。また、一般に、Ｓｎ−Ａｇ系ではＳｎ量が多い傾向にあるため、高温で放置するとバリアメタルの劣化が早いという問題がある。また、特にＳｎ−Ａｇ共晶ではＡｇ量が３．５％であるため、めっき時の組成制御が困難である。
【００１５】
上述したＳｎ−Ａｇ系はんだの問題を解決すべく、２回以上に分けてめっきする方法も採られているが、工程数が増えるばかりでなく、次のような問題がある。すなわち、Ａｇめっきは一般的にシアン系であるため環境的に問題があり、Ｓｎめっきは通常酸性系であるためシアン系のＡｇめっきと混合して使用することは困難であった。またＡｇめっきをＳｎめっきの後に形成する場合、ＳｎとＡｇが置換して、Ａｇの析出にむらが生じ、組成の制御が困難であった。また、ＡｇめっきとＮｉやＣｕ等のバリアメタルとは密着性に劣っていた。
【００１６】
【発明が解決しようとする課題】
上述した通り、従来においては、鉛フリーのはんだは効果的に用いられていなかった。そこで、本発明は鉛フリーのはんだを用いて、信頼性の高い半導体素子およびその製造方法を提供することを目的とする。
【００１７】
本発明の第一の態様は、半導体基板と、前記半導体基板上に形成された配線パッドと、前記配線パッド上に形成されてなるＰｄを含むバリアメタルと、前記バリアメタル上に形成された、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物と、前記Ａｇ３Ｓｎ金属間化合物上に形成されたＳｎ単体又はＳｎを主成分とする低融点金属からなる突起電極とを具備することを特徴とする半導体素子である。
【００２１】
本発明の第二の態様は、半導体基板上に配線パッドを形成する工程と、前記配線パッド上にＰｄを含むバリアメタルを形成する工程と、前記バリアメタル上に銀を含有する金属層を形成する工程と、前記銀を含有する金属層上に錫を含有する低融点金属を形成する工程と、Ｓｎ単体又はＳｎを主成分とする前記低融点金属を溶融させて、突起電極を形成するとともに、前記銀を含有する金属層と前記錫を含有する低融点金属との界面に、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物を形成させる工程とを具備することを特徴とする半導体素子の製造方法である。
【００２４】
本発明の第三の態様は、半導体基板上に配線パッドを形成する工程と、配線パッド上にバリアメタルを形成する工程と、バリアメタル上に銀（Ａｇ）を含有する金属層を形成する工程と、銀を含有する金属層上に錫（Ｓｎ）を含有する低融点金属を形成する工程と、錫を含有する低融点金属を溶融して突起電極を形成することによって、銀を含有する金属層と錫を含有する低融点金属との界面にＡｇ3 Ｓｎ金属間化合物が形成される工程とを具備することを特徴とする半導体素子の製造方法である。
【００２５】
本発明の第三の態様において、Ａｇ3 Ｓｎ金属間化合物は層を成している。すなわち、低融点金属としてＳｎを用い、金属層としてＡｇを用いると、低融点金属であるはんだのリフロー時に、Ｓｎの溶解温度でＡｇも溶解するため、Ａｇ3 Ｓｎ金属間化合物層が下にあるバリアメタルとの界面に形成される。
【００２６】
また、本発明の第三の態様において、Ａｇ3 Ｓｎ金属間化合物は粒子状で偏析していることもある。Ａｇ層の厚さとリフロー温度とを適宜調整することによって、Ａｇ3 Ｓｎ金属間化合物を層としたり、粒子状とすることができる。
【００２７】
本発明で用いられる突起電極は、はんだめっきまたははんだペーストによる印刷によって形成される。さらに、めっきの場合には、ＡｇめっきとＳｎめっきとを別に行うこともできるが、両めっきともアルカンスルホン酸系のめっき液を用いるため環境にやさしく、且つめっき時の相性もよい。ＡｇめっきをＳｎめっきよりも先に行うため、Ｓｎめっきを先に行うときのようにＡｇの析出むらがなく、組成制御が容易である。まためっきの膜厚は、電流密度を小さくするという簡便な手段によって薄くする等、容易に制御することができる。
【００２８】
また、本発明においては突起電極を半導体素子側に形成したが、半導体素子と接続される配線基板側に形成されていてもよい。
【００２９】
一般的に、Ｓｎ／Ａｇはんだの溶融・冷却固化後、電子回折分析により調べると、微細に分割されマトリックス状に分布されたＡｇ3 Ｓｎ析出物が不可避的に含まれている。本発明によれば、バリアメタルと例えば、このＳｎ／Ａｇ系はんだとの間にＡｇ3 Ｓｎ金属間化合物からなる金属層を設けるため馴染みがよく、優れた密着性が得られる。
【００３０】
本発明によれば、バリアメタル上にさらにＡｇ3 Ｓｎ金属間化合物が形成されているため、ＳｎのＮｉへの拡散が抑えられ、信頼性の向上につながる。このＡｇ3 Ｓｎ金属間化合物は高温放置したり、温度サイクル試験後でも粒子が粗大化することがないため、温度による劣化の恐れがない。また、バリアメタルにＰｄを用いるとＡｇとの密着性に優れているため剥がれる恐れがない。さらに、Ａｇ3 Ｓｎ金属間化合物はスパッタ法によっても形成可能なため膜厚を容易に制御することができる。
【００３１】
本発明の半導体素子、すなわち半導体チップは完成すると、低融点金属からなるバンプを介して任意の形態の配線基板と接続され、樹脂等により封止されて半導体装置（パッケージ）となる。この半導体パッケージはさらにマザーボードと接続される。
【００３２】
【発明の実施の形態】
［実施例１］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図１に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００３３】
次に図２に示すように、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００３４】
続いて、図３に示すように、このバリアメタル上にＡｇ3 Ｓｎ金属間化合物膜７を、同じくスパッタリングや電子ビーム蒸着により形成する。このＡｇ3 Ｓｎ金属間化合物膜７の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ3 Ｓｎ金属間化合物膜７の厚さが１０μｍを超えるとＡｇ3 Ｓｎ金属間化合物膜７の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。
【００３５】
なお、バリアメタルとＡｇ3 Ｓｎ金属間化合物膜とは同時に形成してもよい。そして図４に示すように、Ａｇ3 Ｓｎ金属間化合物膜７上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分を１００μｍ角で開口する。この開口部に突起電極として低融点金属９を５０μｍの厚さで形成する。
【００３６】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合されていてもよい。はんだめっきに際しては、開口部のパターニングされたレジスト８が形成された半導体ウェハを、錫４０ｇ／リットル、銀０．４ｇ／リットル、アルカンスルホン酸１００ｇ／リットル、界面活性剤を主成分とする添加剤を含有する溶液中に浸し、２０℃の浴中で、前述のバリアメタルおよび金属間化合物膜を陰極とし、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条件で緩やかに攪拌しながら行う。
【００３７】
次に、図５に示すように、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジストを除去し、王水系溶液を用いて下地めっき膜として残ったＡｇ3 Ｓｎ金属間化合物膜７、パラジウム膜６およびニッケル膜５をエッチングする。さらに、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。
【００３８】
さらに、図６に示すように、半導体ウェハにフラックスを塗布し、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。
【００３９】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００４０】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００４１】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００４２】
上述のようにして作製した半導体装置の信頼性を温度サイクル試験（Thermal Cycle Test）により調べた。尚、試験サンプルとしては、９００個のバンプの形成された１０ｍｍ角のチップを使用し、樹脂基板上に実装したものを用いた。また、温度サイクルは−６５℃で３０分〜２５℃で５分〜１５０℃で３０分を１サイクルとした。
【００４３】
その結果、３０００サイクル後でも接続箇所の破断は全く認められなかった。また、バンプは５０ｇ／個で十分な強度があった。バンプが剥離したり、強度が低下することは全くなかった。さらにバンプ間でのショートも起こらなかった。また、バンプ形成後のウェハを１５０℃で保存したところ、５０００時間経過してもバンプ強度は全く低下しなかった。
【００４４】
［実施例２］
バリアメタル上にＡｇ3 Ｓｎ金属間化合物の代わりにＡｇ膜をスパッタリングや電子ビーム蒸着により形成した以外は実施例１と同様にして半導体装置を作製した。
【００４５】
本実施例においては、はんだ金属である低融点金属９をリフローする際に、Ａｇ膜がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合物を膜状とするためには、温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００４６】
［実施例３］
バリアメタル上にＡｇ3 Ｓｎ金属間化合物の代わりにＡｇ膜をアルカンスルホン系のめっき液でのめっきにより形成した以外は実施例１と同様にして半導体装置を作製した。
【００４７】
本実施例においては、はんだ金属である低融点金属９をリフローする際に、Ａｇ１０がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合物を膜状とするためには、温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００４８】
［実施例４］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図７に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００４９】
次に図８に示すように、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００５０】
続いて、図９に示すように、バリアメタルの上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分を１００μｍ角で開口する。この開口部に、Ａｇ膜１０をアルカンスルホン系のめっき液でのめっきにより形成する。このＡｇ膜１０の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ膜１０の厚さが１０μｍを超えるとＡｇ膜１０の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。ただし、Ａｇ3 Ｓｎ金属間化合物を膜状とするためには温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。
【００５１】
そして図１０に示すように、開口部に形成されたＡｇ膜１０上に突起電極として低融点金属９を５０μｍの厚さで形成する。
【００５２】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。このはんだめっきに際しては、開口部のパターニングされたレジスト８が形成された半導体ウェハを、錫４０ｇ／リットル、銀０．４ｇ／リットル、アルカンスルホン酸１００ｇ／リットル、界面活性剤を主成分とする添加剤を含有する溶液中に浸し、２０℃の浴中で、前述のバリアメタルおよびＡｇ膜を陰極とし、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条件で緩やかに攪拌しながら行う。
【００５３】
次に、図１１に示すように、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジスト８を除去し、王水系溶液を用いて下地めっき電極として残ったパラジウム膜６、ニッケル膜５をエッチングする。さらに、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。レジスト８を塗布して開口した後にＡｇ膜１０を形成しているため、エッチングする必要がない。
【００５４】
さらに、図１２に示すように、半導体ウェハにフラックスを塗布し、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。はんだ金属である低融点金属９をリフローする際に、Ａｇ１０がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。このため、はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００５５】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００５６】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００５７】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００５８】
［実施例５］
Ａｇ膜の形成厚さを１μｍとした以外は実施例４と同様にして半導体装置を作製した。
【００５９】
本実施例においては、図１３に示すように、Ａｇ１０がはんだ中のＳｎと偏析し、Ａｇ3 Ｓｎ金属間化合物粒子１１が界面に形成される。このように、Ａｇ3 Ｓｎ金属間化合物を粒子状とするには、温度にもよるが、Ａｇ膜の形成厚さを４μｍ未満とする。
【００６０】
［実施例６］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図１４に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００６１】
次に、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００６２】
このバリアメタル上にＡｇ3 Ｓｎ金属間化合物膜７を、同じくスパッタリングや電子ビーム蒸着により形成する。このＡｇ3 Ｓｎ金属間化合物膜７の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ3 Ｓｎ金属間化合物膜７の厚さが１０μｍを超えるとＡｇ3 Ｓｎ金属間化合物膜７の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。
【００６３】
なお、バリアメタルとＡｇ3 Ｓｎ金属間化合物膜とは同時に形成してもよい。
続いて、バリアメタルの上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分に重なる形状となるようガラスマスクを用いてレジストパターンを形成する。
【００６４】
さらに、図１５に示すように、王水系溶液を用いて、Ａｇ3 Ｓｎ金属間化合物膜７、パラジウム膜６およびニッケル膜５をエッチングする。次に、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。さらに、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジスト８を除去する。
【００６５】
次に、図１６に示すように、厚さ６０μｍの１６０μｍ角の印刷マスク１２をウェハ上で位置合わせして配置し、開口部に低融点金属ペースト９を流し込み、スキージ１３により余分な低融点金属ペースト９を削ぎ落としてスクリーン印刷する。
【００６６】
その後、図１７に示すように、印刷マスク１２を引き上げる、またはウェハを引き下げると、低融点金属９がバリアメタル上に形成される。
【００６７】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合されていてもよい。
【００６８】
さらに、図１８に示すように、半導体ウェハを、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。
【００６９】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００７０】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００７１】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００７２】
【発明の効果】
本発明によれば、バリアメタルと突起電極の間にＡｇ3 Ｓｎ金属間化合物を形成することで、バリアメタルと突起電極の双方に優れた密着性を有する信頼性の高い半導体素子およびその製造方法が提供される。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図２】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図３】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図４】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図５】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図６】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図７】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図８】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図９】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１０】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１１】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１２】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１３】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１４】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１５】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１６】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１７】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１８】 本発明の一実施例による半導体素子の一製造工程を示す図。
【図１９】 従来の半導体素子の一製造工程を示す図。
【図２０】 従来の半導体素子の一製造工程を示す図。
【図２１】 従来の半導体素子の一製造工程を示す図。
【図２２】 従来の半導体素子の一製造工程を示す図。
【図２３】 従来の半導体素子の一製造工程を示す図。
【符号の説明】
１…シリコン
２…アルミニウム電極パッド
３…パッシベーション膜
４…チタン膜
５…ニッケル膜
６…パラジウム膜
７…Ａｇ3 Ｓｎ金属間化合物膜
８…レジスト
９…低融点金属
１０…銀
１１…Ａｇ3 Ｓｎ金属間化合物粒子
１２…印刷マスク
１３…スキージ

Claims (2)

  1. 半導体基板と、前記半導体基板上に形成された配線パッドと、前記配線パッド上に形成されてなるＰｄを含むバリアメタルと、前記バリアメタル上に形成された、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物と、前記Ａｇ３Ｓｎ金属間化合物上に形成されたＳｎ単体又はＳｎを主成分とする低融点金属からなる突起電極とを具備することを特徴とする半導体素子。
  2. 半導体基板上に配線パッドを形成する工程と、
    前記配線パッド上にＰｄを含むバリアメタルを形成する工程と、
    前記バリアメタル上に銀を含有する金属層を形成する工程と、
    前記銀を含有する金属層上に錫を含有する低融点金属を形成する工程と、
    Ｓｎ単体又はＳｎを主成分とする前記低融点金属を溶融させて、突起電極を形成するとともに、前記銀を含有する金属層と前記錫を含有する低融点金属との界面に、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物を形成させる工程と
    を具備することを特徴とする半導体素子の製造方法。
JP06541999A 1999-03-11 1999-03-11 半導体素子およびその製造方法 Expired - Lifetime JP4237325B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06541999A JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法
TW089103282A TW452942B (en) 1999-03-11 2000-02-24 Semiconductor device and the manufacturing method thereof
EP00104484A EP1035583B1 (en) 1999-03-11 2000-03-09 Semiconductor element and fabricating method thereof
DE60037057T DE60037057T2 (de) 1999-03-11 2000-03-09 Halbleiterelement und Herstellungsverfahren dafür
KR1020000011973A KR100334593B1 (ko) 1999-03-11 2000-03-10 반도체 소자 및 그 제조 방법
US09/522,820 US6569752B1 (en) 1999-03-11 2000-03-10 Semiconductor element and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06541999A JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000260801A JP2000260801A (ja) 2000-09-22
JP4237325B2 true JP4237325B2 (ja) 2009-03-11

Family

ID=13286529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06541999A Expired - Lifetime JP4237325B2 (ja) 1999-03-11 1999-03-11 半導体素子およびその製造方法

Country Status (6)

Country Link
US (1) US6569752B1 (ja)
EP (1) EP1035583B1 (ja)
JP (1) JP4237325B2 (ja)
KR (1) KR100334593B1 (ja)
DE (1) DE60037057T2 (ja)
TW (1) TW452942B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4703835B2 (ja) * 2000-11-10 2011-06-15 新日鉄マテリアルズ株式会社 アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
JP4656275B2 (ja) 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
JP3813497B2 (ja) * 2001-11-12 2006-08-23 株式会社ルネサステクノロジ バンプ形成方法および半導体装置の実装構造体
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
JP2004241542A (ja) 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法
US6867503B2 (en) * 2003-05-07 2005-03-15 Texas Instruments Incorporated Controlling interdiffusion rates in metal interconnection structures
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
DE10355508B4 (de) * 2003-11-27 2006-07-06 Infineon Technologies Ag Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
JP4843229B2 (ja) * 2005-02-23 2011-12-21 株式会社東芝 半導体装置の製造方法
JP2006278551A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
DE102005051857A1 (de) * 2005-05-25 2007-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
TWI298204B (en) * 2005-11-21 2008-06-21 Advanced Semiconductor Eng Structure of bumps forming on an under metallurgy layer and method for making the same
JP4937623B2 (ja) * 2006-03-29 2012-05-23 シチズンホールディングス株式会社 半導体装置の製造方法
JP4724192B2 (ja) * 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012074406A (ja) * 2010-09-03 2012-04-12 Toshiba Corp 半導体装置および半導体装置の製造方法
US9006099B2 (en) * 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
JP6165411B2 (ja) * 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP6420731B2 (ja) * 2015-07-14 2018-11-07 株式会社豊田中央研究所 回路モジュール
US10797010B2 (en) * 2017-12-29 2020-10-06 Texas Instruments Incorporated Semiconductor package having a metal barrier
US11581280B2 (en) * 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes
CN112338306B (zh) * 2020-10-30 2021-11-26 大连理工大学 一种多次回流过程中调控微焊点Sn晶粒取向的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8920101D0 (en) * 1989-09-06 1989-10-18 Marconi Electronic Devices Methods of joining components
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
JPH03204193A (ja) * 1989-12-29 1991-09-05 Aisin Seiki Co Ltd 半田材料
US5489803A (en) * 1991-03-22 1996-02-06 Kabushiki Kaisha Tokai Rika Denki Seisakusho Solder-bonded structure
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US5328660A (en) * 1993-06-16 1994-07-12 International Business Machines Corporation Lead-free, high temperature, tin based multi-component solder
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
JP3274766B2 (ja) 1994-06-28 2002-04-15 荏原ユージライト株式会社 低融点錫合金めっき浴
JP3365866B2 (ja) 1994-08-01 2003-01-14 荏原ユージライト株式会社 非シアン性貴金属めっき浴
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JP3220635B2 (ja) * 1996-02-09 2001-10-22 松下電器産業株式会社 はんだ合金及びクリームはんだ
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
US6076726A (en) * 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique

Also Published As

Publication number Publication date
KR100334593B1 (ko) 2002-05-03
EP1035583B1 (en) 2007-11-14
TW452942B (en) 2001-09-01
EP1035583A2 (en) 2000-09-13
EP1035583A3 (en) 2001-05-09
US6569752B1 (en) 2003-05-27
DE60037057T2 (de) 2008-09-04
KR20000076807A (ko) 2000-12-26
DE60037057D1 (de) 2007-12-27
JP2000260801A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
JP4237325B2 (ja) 半導体素子およびその製造方法
JP3748785B2 (ja) 鉛フリーバンプの形成方法
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
JP3859403B2 (ja) 半導体装置及びその製造方法
US7838954B2 (en) Semiconductor structure with solder bumps
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
JP3615206B2 (ja) 半導体装置の製造方法
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US20030214795A1 (en) Electronic component with bump electrodes, and manufacturing method thereof
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
US5316205A (en) Method for forming gold bump connection using tin-bismuth solder
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JP4175857B2 (ja) はんだ被覆ボールの製造方法
US20060266446A1 (en) Whisker-free electronic structures
JPH11330678A (ja) 半田接合方法及び回路基板並びにその回路基板を用いた電子装置
JP4025322B2 (ja) 半導体装置の製造方法
JP2001352005A (ja) 配線基板および半導体装置
TWI253733B (en) Process for manufacturing lead-free bumps of semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term