JP2003198117A - はんだ付け方法および接合構造体 - Google Patents
はんだ付け方法および接合構造体Info
- Publication number
- JP2003198117A JP2003198117A JP2001400721A JP2001400721A JP2003198117A JP 2003198117 A JP2003198117 A JP 2003198117A JP 2001400721 A JP2001400721 A JP 2001400721A JP 2001400721 A JP2001400721 A JP 2001400721A JP 2003198117 A JP2003198117 A JP 2003198117A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- barrier metal
- metal layer
- solder material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/264—Bi as the principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Abstract
−Ag系材料などのはんだ材料を用いて電子部品を基板
にはんだ付けする場合に起こるはんだ付け部の劣化を防
止し、十分な耐熱疲労強度を得る。 【解決手段】 基板1に形成された電極3と、電子部品
7の電極9との少なくとも一方において、Cuを含む材
料から成る母材3a、9aを被覆するようにバリアメタ
ル層3b、9bを設け、SnおよびBiを含むはんだ材
料5をこれら電極間に供給して、はんだ材料を溶融状態
でバリアメタル層と接触させ、凝固させることにより電
子部品の電極と基板の電極との間をはんだ付けする。
Description
材にはんだ付けする方法に関し、より詳細には電子回路
基板の製造プロセスにおいて、基板に形成されたランド
と電子部品の電極(例えばリード)とをはんだ付けする
方法に関する。更に、本発明はこのようなはんだ付け方
法により得られる接合構造体、より詳細には電子回路基
板に関する。
路基板の製造プロセスにおいて、電子部品を基板に実装
するため、より詳細には、電子部品から引き出されたリ
ードと基板に形成されたランドとを電気的および物理的
に接合するために用いられる方法の1つとしてリフロー
はんだ付け方法が知られている。
ず、基板に形成された配線パターンの一部であるランド
上に、いわゆるクリームはんだ(図示せず)をスクリー
ン印刷法により供給する。クリームはんだは、通常、は
んだ材料から成るはんだ粉末と、ロジン、活性剤および
溶剤から成るフラックスとが混合されて構成される。そ
の後、該電子部品から引き出されたリードが、接合され
るべきランド上に配置されたクリームはんだと付着する
ようにして、電子部品を基板の所定の箇所に配置する。
このようにして電子部品がクリームはんだを介して配置
された基板を、用いるはんだ材料の融点以上の温度で熱
処理することにより、フラックスを活性化させ、クリー
ムはんだ中のはんだ粉末を構成するはんだ材料を一旦溶
融させると共に、クリームはんだ中のフラックスなどの
他の成分を蒸発(または揮発)させる。次いで、これを
冷却(または放冷)することにより、溶融したはんだ材
料を凝固させる。凝固したはんだ材料は、電子部品のリ
ードと基板のランドとの間の接合部を形成し、これらを
電気的および物理的に接合する。接合部には、はんだ材
料以外のフラックスなどの他の成分が存在し得るが、こ
のような他の成分は熱処理時においてはんだ材料と相分
離するので接合部の内部には存在せず、接合部表面にわ
ずかに残留し得る程度である。これにより、実質的には
んだ材料から成る接合部(またははんだ付け部)によっ
て電子部品が基板に実装された電子回路基板が得られ
る。
特に、共晶組成を有するもの(以下、単にSn−Pb共
晶材料とも言う)が一般的に使用されている。Sn−P
b系材料の共晶組成は、Sn−37Pb組成(即ち、3
7重量%のPbおよび残部(63重量%)のSnから成
る組成)であり、この共晶組成においてSn−Pb系材
料は183℃の融点を有することが知られている。
子回路基板を備える電子機器の廃棄処理法が問題視され
始め、はんだ材料に含まれる鉛(Pb)による地球環境
や人体への影響が懸念されている。このため、はんだ材
料として従来使用されて来たSn−Pb系材料に代え
て、鉛を含まないはんだ材料、即ち、鉛フリーはんだ材
料を使用しようとする動きがあり、その実用化が図られ
ている。
組成を有する材料が提案されているが、その1つにSn
−Bi系材料がある。近年の研究の結果、Sn−Bi系
材料の共晶組成は、おおよそSn−58Bi組成(即
ち、58重量%のBiおよび残部(42重量%)のSn
から成る組成)であり、この共晶組成においてSn−B
i系材料は139℃の融点を有することが判って来た。
び電子回路基板を備える製品の耐熱保証温度を考慮すれ
ば、鉛フリーはんだ材料の融点は、電子部品を損傷しな
い程度に十分に低く、また、製品の耐熱保証温度よりも
高いことが好ましい。上記のようなSn−Bi系材料の
融点は、例えばSn−Ag系材料などの他の鉛フリーは
んだ材料の融点、更には従来のSn−Pb系材料の融点
よりも低く、製品の耐熱保証温度よりも十分に高いこと
から、低温ではんだ付けすることが可能であるという利
点があり、Sn−Bi系材料はSn−Pb系材料の代替
候補として有力視され得る。
ているSn−Ag系材料の共晶組成は、おおよそSn−
3.5Ag組成(即ち、3.5重量%のAgおよび残部
(96.5重量%)のSnから成る組成)であり、この
共晶組成においてSn−Ag系材料は221℃の融点を
有することも判って来た。基板に実装すべき電子部品の
耐熱温度および既存のはんだ付け方法の適用の観点から
は、鉛フリーはんだ材料の融点は、電子部品を損傷しな
い程度に十分に低く、従来のSn−Pb系材料の融点に
比較的近いことが望ましいが、上記のようなSn−Ag
系材料の融点は、従来のSn−Pb系材料の融点よりも
高いため、Sn−Ag系材料を用いて既存のはんだ付け
方法をそのまま適用することは困難である。
てSn−Ag−Bi系材料とすることにより、その融点
を低下させて従来のSn−Pb系材料の融点に近づける
ことが可能なこともまた判って来ている。例えば、Sn
−3Ag−3Bi−3In組成(即ち、3重量%のA
g、3重量%のBi、3重量%のInおよび残部(91
重量%)のSnから成る組成)ではSn−Ag−Bi系
材料は210℃の融点を有する。このため、Sn−Ag
−Bi系材料もまたSn−Pb系材料の代替候補として
有力視され得る。
Bi系材料またはSn−Ag−Bi系材料を用いること
により、電子部品の熱損傷を回避しつつ電子部品を基板
にはんだ付けできるという利点があるが、これにより得
られた電子回路基板を高温条件下における連続使用試験
に付した結果、基板のランドと電子部品のリードとの間
の接合部が劣化し、十分な耐熱疲労強度が得られないこ
とが判った。
Bi系材料に含まれるスズ(Sn)が、ランドおよびリ
ードの材料として使用されている銅(Cu)と接触し、
接合部とランドとの間および接合部とリードとの間の接
合界面にSn−Cuから成る金属間化合物を形成し、そ
の結果、接合界面でのビスマス(Bi)濃度が相対的に
高くなることによると考えられる。
リフローはんだ付け方法において、Sn−Pb系材料に
代えてSn−Bi系材料から成るはんだ粉末を含むクリ
ームはんだを用いて、電子部品を基板にはんだ付けした
電子回路基板80について説明する。
1に形成されたランド63と、電子部品67から引き出
されたリード69とが接合部65を介して電気的および
機械的に接合される。ランド63は、一般的にはCuか
ら成り、配線パターンと一体的に形成され得る。また、
リード69は、一般的にはCuから成る母材69aが、
Sn−Pb共晶材料から成るめっき69bで被覆されて
成る。接合部65は、クリームはんだが熱処理されて成
るものであり、上述のように、はんだ粉末に由来するは
んだ材料で実質的に構成される。
直接接触しているので、ランド63を構成するCuがは
んだ材料中に拡散してSnと結合し、この接触界面にて
Sn−Cuから成る金属間化合物73を形成する。
だ材料が溶融すると共に、一般的に熱処理温度よりも低
い融点を有するSn−Pb共晶材料から成るめっき69
bもまた溶融し、溶融状態のはんだ材料と接触するめっ
き69bの部分は、はんだ材料中に溶融拡散していく。
このため、リード69のめっき69bが部分的に剥げ
て、母材69aが溶融状態のはんだ材料と直接に接触す
るようになる。従って、上記と同様にしてリード69の
母材69aを構成するCuがはんだ材料中に拡散してS
nと結合し、この接触界面にてSn−Cuから成る金属
間化合物71を形成する。
成る金属間化合物71が形成されると、接合界面に存在
する金属間化合物の周囲の局所的な領域ではBi濃度が
相対的に上昇する。このため、Biが比較的高濃度に存
在する相75(以下、単にBi濃化相と言う)が形成さ
れる。特に、以上のようにして電子部品をはんだ付けし
た基板を高温条件下に長時間配置すると、より多くのC
uが接合部(またははんだ材料)中へ拡散してSn−C
uから成る金属間化合物の形成が進み、これに伴ってB
i濃化相75が肥大化(または成長)する。Bi濃化相
75は非常に脆いので、接合部の劣化を招くと考えられ
る。
晶材料などのSn−Pb系材料によりめっきされている
電子部品を用いる場合に接合部の劣化が顕著である。こ
れは、リードのめっき材料に含まれる鉛(Pb)がビス
マス(Bi)と非常に結合しやすく、接合部65とリー
ド69および/またはランド63との接合界面にBi濃
化相75が形成されると、その周囲にてSn−Bi−P
bから成る合金を形成し易くなることによると考えられ
る。このようなSn−Bi−Pb合金は、約98℃の低
い融点を有するので、上記のように高温条件下にて長時
間配置すると、接合部に形成されたSn−Bi−Pb合
金が溶融し、一旦このような溶融状態のSn−Bi−P
b合金が形成されると、このような合金相の成長が促進
され、その結果、接合部の顕著な劣化を招くと考えられ
る。
ついても鉛フリー化が進められているが、現状のような
過渡期においては未だSn−Pb系材料が用いられてい
る場合があり、このような場合も無視できない。
成るはんだ粉末を含むクリームはんだを用いる場合であ
っても、ランドおよび/またはリードの材料として使用
されている銅(Cu)が接合部中に拡散して、Sn−P
b系材料に含まれるスズ(Sn)と結合することによ
り、接合部とランドおよび/またはリードとの間の接合
界面にSn−Cuから成る金属間化合物を形成し得る。
しかし、Sn−Cuから成る金属間化合物は安定であ
り、また、この場合には接合部にBiが存在しないた
め、Sn−Cuから成る金属間化合物が形成されてもB
i濃化相が形成されず、また、Sn−Bi−Pb合金も
形成されないため、接合部の劣化の問題は生じなかった
ものと考えられる。
は、Cuの他にもFe−42Ni合金材料(即ち、42
重量%のNiと残部(58重量%)のFeから成る組成
を有する合金材料)が用いられる場合がある。この場合
には、リード69のめっき69bがはんだ材料中に溶融
拡散して母材69aとはんだ材料が直接接触してもリー
ド69と接合部65との界面にはSn−Cuから成る金
属間化合物71は形成されない。しかし、Cuから成る
ランド63と接合部65との界面には依然としてSn−
Cuから成る金属間化合物73が形成され、Bi濃化相
の肥大化、およびめっき材料がPbを含む場合にはSn
−Bi−Pb合金の形成を招くので、得られた電子回路
基板を高温条件下における連続使用試験に付した際には
接合部の劣化が起こり、十分な耐熱疲労強度が得られな
いという問題は避けられない。
理に付すことにより起こり得るものである。よって、例
えば、基板の片面についてリフローはんだ付けを実施し
て電子部品を基板に接合し、基板のもう一方の片面につ
いてもリフローはんだ付けを実施して電子部品を該基板
に接合することにより、電子回路基板として、いわゆる
「両面リフローはんだ付け基板」を作製する場合や、基
板の片面についてはフローはんだ付けを実施して電子部
品を基板に接合し、基板のもう一方の片面についてはリ
フローはんだ付けにより電子部品を該基板に接合するこ
とにより、電子回路基板として、いわゆる「片面フロー
はんだ付け/片面リフローはんだ付け基板」を作製する
場合などのように、熱処理を2回またはそれ以上とする
場合にも上記の試験と同様の問題が生じる可能性も考え
られる。
述したが、例えばSn−Ag−Bi系材料などのSnお
よびBiを少なくとも含む他のはんだ材料についても同
様の問題が起こり得る。
Bi系材料やSn−Ag−Bi系材料などのSnおよび
Biを含むはんだ材料を用いて電子部品を基板にはんだ
付け(または接合)する場合に特有の問題である、高温
条件下での連続使用によるはんだ付け部(または接合
部)の劣化を効果的に防止することができ、十分な耐熱
疲労強度を得ることのできるはんだ付け方法およびこれ
により得られる電子回路基板を提供することにある。
れば、Sn−Bi系材料およびSn−Ag−Bi系材料
などのSnおよびBiを含むはんだ材料を用いて第1の
部材と第2の部材との間をはんだ付けする(または接合
する、以下も同様)方法であって、第1の部材および第
2の部材の少なくとも一方が、Cuを含む材料から成る
母材と母材を被覆するバリアメタル層とを備え、第1の
部材と第2の部材との間にはんだ材料を供給(または配
置)してはんだ材料を溶融状態でバリアメタル層と接触
させ、凝固させることにより第1の部材と第2の部材と
の間をはんだ付けすることを含む方法が提供される。
uを含む材料から成る母材がバリアメタル層に被覆され
ており、Snを含むはんだ材料がバリアメタル層と接触
するので、はんだ材料中のSnが、該母材に含まれるC
uと直接接触することが回避される。これにより、Sn
−Cuから成る金属間化合物の形成を効果的に抑制また
は防止することができるのでBi濃化相の肥大化を招か
ず、好ましくはBi濃化相の形成を実質的に防止し、よ
って、高温条件下での連続使用によるはんだ付け部(本
明細書において接合部とも言う)の劣化、ひいては耐熱
疲労強度の低下を招く原因を低減または排除することが
できる。
の部材と第2の部材との間にSnおよびBiを含むはん
だ材料を供給(または配置)して、第1の部材および第
2の部材にはんだ材料を溶融状態で接触させ、凝固させ
ることにより第1の部材と第2の部材との間をはんだ付
けするときに、第1の部材および第2の部材の少なくと
も一方に設けられたCuを含む材料から成る部分を母材
として、該母材を被覆するバリアメタル層を設け、バリ
アメタル層にはんだ材料を溶融状態で接触させ、これに
よりはんだ付け部(または接合部)の耐熱疲労強度を向
上させる方法もまた提供される。
2の部材の双方がCuを含む材料で出来ており、双方の
部材からはんだ材料(または接合部)中にCuが拡散し
得る場合には、これら双方の部材において、Cuを含む
材料がはんだ材料と直接接触しないようにバリアメタル
層で覆われていることが好ましく、これによりSn−C
uから成る金属間化合物の形成を防止することができ
る。しかし、本発明は必ずしもこれに限定されず、上記
のような場合であっても、いずれか一方のみがバリアメ
タル層を備えることにより、バリアメタル層が無い場合
に比べて耐熱疲労強度の低下を緩和することが可能であ
る。
方がバリアメタル層を表面に備えず、少なくともその表
面が鉛を含む材料から成って、はんだ材料(または接合
部)中に鉛が溶融拡散し得る場合であっても、本発明に
よればもう一方の部材のCu母材がバリアメタル層で覆
われているので、Sn−Cuから成る金属間化合物の形
成が、少なくともバリアメタル層と接合部との間の接合
界面においては防止されるので、バリアメタル層が無い
場合に比べて耐熱疲労強度の低下を緩和することができ
る。バリアメタル層を備えない方の部材は、もちろん、
鉛を含む材料が溶融した後にはんだ材料と接触し得る部
分がCuを含まないことが好ましく、これにより、該部
材と接合部との間の接合界面においてもSn−Cuから
成る金属間化合物の形成を防止することができる。
よび多層のいずれから成るものであってもよいが、Cu
を含む母材が溶融状態のはんだ材料と実質的に接触しな
いように該母材を被覆することが必要である。よって、
バリアメタル層の材料には、溶融状態のはんだ材料中に
実質的に拡散(または溶解)しないか、拡散してもその
下方に位置するCuを含む母材が露出してはんだ材料と
実質的に接触しない程度である材料を用いることが好ま
しい。尚、本明細書において、はんだ付けされるべき部
材の母材を基準とし、これに対してはんだ材料と接触す
る露出表面側を「上方」と言い、母材側を「下方」と言
うものとする。
2の部材との間の導通を確保し得るように、導電性材料
から成ることが好ましい。例えば、バリアメタル層は、
金属層またはその積層体であり得る。
メタル層はNi層(即ち、Niから成る層、後述する他
の層についても同様)またはNi層を含む多層積層体で
あり得る。Niは、はんだ材料と接触しても該はんだ材
料中に殆ど拡散せず、その下方に位置する母材を露出さ
せることがない(よって、母材に含まれるCuがはんだ
材料中に溶出しない)ので、バリアメタル層の材料とし
て用いるのに適する。Ni層は、Cuを含む母材と直接
接触してこれを被覆することが好ましいが、本発明は必
ずしもこれに限定されず、Ni層と母材との間に他の導
電性材料から成る層が配設されていてもよい。
多層積層体を用いる場合、Au層、Pd層およびSn−
Bi層からなる群から選択される少なくとも1つの層を
Ni層の上方に設けられ得る。Ni層は空気中で酸化さ
れやすく、その酸化物のためにはんだ材料に対する濡れ
性が比較的劣る。しかし、Au層などの上記の層は、N
i層に比べて酸化され難いので、はんだ材料に対する濡
れ性が良好である。例えば、バリアメタル層は、Ni層
/Au層、Ni層/Pd層およびNi層/Pd層/Au
層、Ni層/Sn−Bi層などから成り得る。Ni層の
上方にこのような層を設けてバリアメタル層表面を構成
することにより、バリアメタル層としてNi層を単独で
用いる場合よりも、はんだ材料に対する濡れ性を向上さ
せることができ、よって、接合部の接合信頼性(主とし
て接合強度)を向上させることができる。特に、バリア
メタル層の表面(または最上層)をAu層とすることが
好ましい。
ル層が多層積層体である場合には少なくとも1つの層)
は、例えば、当該技術分野において既知の電気めっき
法、溶融めっき法、置換めっき法および蒸着法などの方
法により形成され得る。
よびBiを含むはんだ材料を用いて第1の部材と第2の
部材との間がはんだ付けされた接合構造体であって、第
1の部材および第2の部材の少なくとも一方が、Cuを
含む材料から成る母材と母材を被覆するバリアメタル層
とを備える接合構造体が提供される。
含む材料から成る母材がバリアメタル層に被覆されてい
るので、上記の本発明のはんだ付け方法と同様に、Sn
−Cuから成る金属間化合物の形成、よってBi濃化相
の肥大化を効果的に抑制または防止することができる。
これにより、本発明の接合構造体を高温条件下での連続
使用に付した際にも接合部の劣化を招かず、高い耐熱疲
労強を維持することができる。
発明のはんだ付け方法によって得ることができる。ま
た、本発明の接合構造体においても、本発明のはんだ付
け方法において上述したものと同様のバリアメタル層を
用いることができる。尚、バリアメタル層としてNi層
を単独で用いる場合には、本発明のはんだ付け方法によ
って得られる接合構造体のバリアメタル層としてNi層
が残存するが、例えば、バリアメタル層としてNi層お
よびその上方に位置するAu層などを用いた場合には、
Au層が溶融状態のはんだ材料と接触することによりA
uがはんだ材料中へ溶出(または溶融拡散)するので、
接合構造体に備えられるバリアメタル層を構成する1つ
の層としては認識されないことに留意されるべきであ
る。また、Pd層およびSn−Bi層についてもAu層
と同様である。
(または接合部)の耐熱疲労強度向上方法および接合構
造体において、第1の部材および第2の部材のはんだ付
けされるべき部分は、少なくとも一方がCuを含む部分
を母材とし、該母材がバリアメタル層で被覆されていれ
ばよい。例えば、第1の部材および第2の部材の片方が
Cuを含む部分を有し、もう片方がCuを含む部分を有
さない場合、該片方のCuを含む部分が(母材として)
バリアメタル層で被覆される。また、例えば、第1の部
材および第2の部材の双方がCuを含む部分を有する場
合、該部分の少なくとも一方、好ましくは双方が(母材
として)バリアメタル層で被覆される。
部材は、基板および電子部品であり得、より詳細には、
基板に設けられた電極および電子部品の電極であり得
る。
ール系材料、ガラスエポキシ系材料、ポリイミドフィル
ム系材料、セラミック系材料、および金属系材料などか
ら成るものが含まれる。このような基板に形成される電
極は、例えば配線パターンと一体的に形成されたランド
であり得、これは、例えばCuから成る母材をバリアメ
タル層で被覆して成り得る。
部品(例えば、いわゆるQFP(クアッド・フラット・
パッケージ)部品、CSP(チップ・スケール・パッケ
ージ)部品、およびSOP(シングル・アウトサイド・
パッケージ)部品など)、チップ部品(例えば、抵抗、
コンデンサ、トランジスタ、インダクタなど)、ならび
にコネクタなどが含まれる。このような電子部品の電極
は、例えば、電子部品から引き出されたリード、端子も
しくはターミナルなどであり得、これは、例えばCuか
ら成る母材をバリアメタル層で被覆して成り得る。
の部材および第2の部材は、互いにはんだ付けされるべ
き種々の部材であり得る。従って、本発明の更に別の要
旨によれば、SnおよびBiを含むはんだ材料を用いて
はんだ付けされる電気部品または電子部品であって、C
uを含む材料から成る母材と母材を被覆するバリアメタ
ル層とを備える電極を有する電気部品または電子部品も
また提供される。
比較的低い融点を有する金属材料、例えば約100〜2
50℃の温度にて溶融する金属材料を言うものである。
SnおよびBiを含むはんだ材料とは、このようなはん
だ材料のうち、SnおよびBiを少なくとも含むもので
あり、例えばSn−Bi系材料、またはBiを添加した
Sn−Ag系材料(本明細書においてSn−Ag−Bi
系材料とも言い、これは、Sn−Ag−Bi材料、Sn
−Ag−Bi−In材料およびSn−Ag−Bi−Cu
材料を含む)であり得る。また、「〜系材料」とは、そ
の金属成分で構成される系の共晶組成を中心とし、微量
の他の金属成分を更に含み得る材料を言うものである。
例えば、Sn−Bi系材料とはSn−58Bi共晶組成
を中心とし、微量の他の金属成分(意図的に添加される
か、不可避的に混入するかを問わない)を含み得る。S
n−Bi系材料は、例えば約130〜150℃の融点を
有し得る。また例えば、Biを添加したSn−Ag系材
料とはSn−3.5Ag共晶組成を中心とした材料にB
iを所定量(例えば全体基準で約5重量%以下)で添加
し、更に、微量の他の金属成分(意図的に添加される
か、不可避的に混入するかを問わない)を含み得る。B
iを添加したSn−Ag材料は、例えば約200〜22
0℃の融点を有し得る。
例えばリフローはんだ付け方法およびフローはんだ付け
方法のいずれによっても実施され得、基板の片面のみを
はんだ付けしても、基板の両面をはんだ付けしてもよい
こと、また、本発明の接合構造体はこれらのいずれの方
法によっても得られることは、当業者には容易に理解さ
れよう。
をバリアメタル層を設けることにより防止するという概
念は、Biの存在する系においてSnとCuとが共存し
てSn−Cuから成る金属間化合物を形成し、その結
果、Bi濃化相を形成することによる弊害を除去するこ
とが望まれる場合に好適に利用され得るであろう。
て、バリアメタル層を設ける代わりに、第1の部材と第
2の部材との間に供給したはんだ材料を溶融状態から、
10℃/秒以上の冷却速度で冷却して凝固させることに
よっても、本発明の目的を達成することができ、本発明
の別の要旨によればこのようなはんだ付け方法およびこ
れにより得られる接合構造体もまた提供される。
は、冷却速度は10℃/秒未満、一般的には約5℃/秒
程度から10℃/秒未満であり、はんだ材料を供給した
後に基板(より詳細にははんだ材料)を積極的に冷却し
ていなかった。これに対して本発明の上記方法によれ
ば、冷却速度を従来よりも大きくしているので、Biの
濃化相が形成されたとしても、急冷凝固によってBi濃
化相を微相分散させることができ、即ち、Bi濃化相の
肥大化を効果的に抑制させることができる。よって、高
温条件下での連続使用によるはんだ付け部(本明細書に
おいて接合部とも言う)の劣化、ひいては耐熱疲労強度
の低下を招く原因を排除することができる。
の部材と第2の部材との間にSnおよびBiを含むはん
だ材料を供給(または配置)して、第1の部材および第
2の部材にはんだ材料を溶融状態で接触させ、凝固させ
ることにより第1の部材と第2の部材との間をはんだ付
けするときに、溶融状態のはんだ材料を10℃/秒以上
の冷却速度で冷却して凝固させ、これによりはんだ付け
部の耐熱疲労強度を向上させる方法もまた提供される。
りも耐熱疲労強度を向上させることができるが、冷却速
度をより大きく、例えば約20℃/秒以上とすることが
好ましく、例えば約20〜30℃/秒とすることが好ま
しい。このような冷却速度により、耐熱疲労強度を従来
よりも効果的に低減することができる。
だ材料が配置されるランド(またははんだ付け部)の温
度を熱電対などで経時的に測定した温度プロファイルか
らそのピーク温度を求め、該ピーク温度に達した時点か
ら、Sn−Bi−Pb合金の融点である98℃の温度に
まで低下する時点までの平均冷却速度を言うものとす
る。98℃の温度は、はんだ材料の融点に比べて十分に
低く、該温度においてはんだ材料は実質的に凝固してい
ると考えて差し支えない。
1の部材と第2の部材とがはんだ付けされた接合構造体
の製造方法としても理解され得ることに留意されたい。
つの実施形態について図1を参照しながら説明する。本
実施形態は、第1の部材および第2の部材の双方がバリ
アメタル層を備えるタイプのの実施形態に関する。図1
は、本実施形態におけるはんだ付け方法によって得られ
る電子回路基板の概略部分断面図である。
7とを準備する。基板1には、Cuから成る母材3aが
Ni単層から成るバリアメタル層3bで被覆されて成る
ランド3が形成されているが、このランド3は、例え
ば、次のような方法により形成することができる。
基板1の上面にCuから成る母材3aを、銅箔の熱圧着
(または貼付け)およびエッチングにより配線パターン
(図示せず)と一体的に形成する。配線パターンは、例
えば約50〜100μmの幅を有し得る。その後、基板
1の表面の所定の領域に配線パターンを覆ってレジスト
を形成する。このとき、母材3aはレジストに覆われず
に露出する。母材3aの高さ(即ち、配線パターンの高
さ)は、例えば約15〜40μmとされ得る。
1をNiが溶解した電解液に浸し、母材3aに適切な電
圧を印加して、母材3aの表面にNiを析出させること
により、電気めっき法を用いて、母材3aの表面にバリ
アメタル層3bとしてNi層を形成する。Ni層の高さ
(本実施形態ではバリアメタル層3bの高さに等しい)
は、例えば約2〜5μmとされ得る。これにより、基板
1の表面に、母材3aおよびこれを被覆するバリアメタ
ル層(本実施形態においてはNi層)3bから成るラン
ド3を形成することができる。ランド3は、例えば基板
1の上面から見て矩形の輪郭を有し得、例えば約0.5
〜1.5mmの横幅および約0.5〜1.5mmの縦幅
であり得るが、本実施形態はこれに限定されず、任意の
適切な形状および寸法であり得る。
Ni層を形成する方法を例示したが、これに代えて、例
えば母材3aが形成された基板1を、溶融状態のNi材
料に浸漬する溶融めっき法や、このような基板1をめっ
き用の金属を含む液状物に浸漬して母材3aの表面部分
をめっき金属で置換する置換めっき法や、母材3aにN
iを蒸着させる蒸着法により、母材3aを被覆するNi
層を形成することもできる。このような電気めっき法、
溶融めっき法および蒸着法は、当業者であれば適切な条
件を設定して実施することができる。
ている。リード9は、Cuから成る母材9aがNi単層
から成るバリアメタル層9bで被覆されて成る。このリ
ード9は、上記と同様の方法によりバリアメタル層9b
としてNi層を母材9aの表面に形成することにより予
め得られ、このリード9を用いて電子部品7が作製され
得る。
3の上に、例えばスクリーン印刷法や、ディスペンスな
どによってクリームはんだを供給する。このクリームは
んだは、SnおよびBiを含むはんだ材料としてSn−
Ag−Bi系材料、例えばSn−3Ag−2.5Bi−
2.5In材料またはSn−3.5Ag−0.5Bi−
3In材料から成る金属粒子(またははんだ粉末)が、
フラックスに分散されて構成される。フラックスには、
ロジン、活性剤および溶剤から成るような市販のものを
使用することができる。金属粒子は、例えば約20〜4
0μmの平均粒径を有し得、クリームはんだ全体基準で
約85〜90重量%の割合で存在し得る。
の上に供給されたクリームはんだと接触するようにし
て、電子部品7を基板1の上に適切に配置する。ここ
で、クリームはんだはリード9のバリアメタル層9bお
よびランド3のバリアメタル層3bと接触し、母材9a
および3aとは接触しない。このようにして得られた基
板1を、例えば約215〜240℃、好ましくは約22
0〜230℃の加熱雰囲気に通して熱処理する。これに
より、クリームはんだに熱が供給されて、クリームはん
だ中の金属粒子を構成するはんだ材料(本実施形態では
Sn−Ag−Bi系材料)が溶融すると共に、フラック
スなどの金属粒子以外の成分は蒸発(または揮発)して
除去される。
アメタル層3bおよび9bと接触するが、これらを構成
するNiは溶融状態のはんだ材料中へ殆ど溶融拡散しな
いので、溶融状態のはんだ材料が母材3aおよび9aと
直接接触することはない。従って、Sn−Cuから成る
金属間化合物の形成が防止され、よってBi濃化層の形
成もまた生じない。
放冷)して、溶融状態のはんだ材料を凝固させることに
より、実質的にはんだ材料から成る接合部(またははん
だ付け部)5が形成される。この接合部5により、電子
部品7のリード9と基板1のランド3とが電気的および
機械的に接合(またははんだ付け)される。尚、本実施
形態においては基板の冷却時のはんだ材料の冷却速度
は、従来のはんだ付け方法の場合と同等であってよい。
実装された電子回路基板20が作製される。得られた電
子回路基板20における電子部品7のリード9と接合部
5との間の接合界面および基板1のランド3と接合部5
との間の接合界面のいずれにおいても、Sn−Cuから
成る金属間化合物の形成が防止され、また、Bi濃化層
の形成も実質的に抑制される。
して作製された本実施形態における電子回路基板を約1
80℃の雰囲気にて熱処理した後の、ランドのバリアメ
タル層(Ni相)と、実質的にはんだ材料から成る接合
部(はんだ相)との接合界面近傍における断面の走査型
電子顕微鏡(SEM)写真である。図2(a)は60秒
間の熱処理後、図2(b)は180秒間の熱処理後の写
真である。図2(a)および(b)から判るように、6
0秒間および180秒間のいずれの熱処理後において
も、はんだ相は、Ni相の近傍にて均質な組成を有す
る。
て、ランド3のバリアメタル層3bを設けず(即ち、C
uから成る母材3aのみでランド3を構成し)、また、
リード9のバリアメタル層9bに代えてSn−Pbめっ
きを母材9aに施した電子部品を用いたこと以外は本実
施形態と同様にして電子回路基板を作製した。図3
(a)および(b)は、このようにして得た比較例の電
子回路基板を約180℃の雰囲気にて熱処理した後の、
ランド(Cu相)と、実質的にはんだ材料から成る接合
部(はんだ相)との接合界面近傍における断面の走査型
電子顕微鏡(SEM)写真である。図3(a)および
(b)はそれぞれ図2(a)および(b)に対応し、図
3(a)は60秒間の熱処理後、図3(b)は180秒
間の熱処理後の写真である。図3(a)に示されるよう
に、Cu相とはんだ相との間にCu−Snから成る金属
間化合物が形成され、その周囲にSn−Bi−Pb合金
(図中で、Cu−Sn金属間化合物の近辺に白く見える
部分)が偏析する。このSn−Bi−Pb合金は、約1
00℃の低い融点を有するので、熱処理時には溶融状態
であると考えられる。更なる熱処理により、図3(b)
に示されるように、Cu−Sn金属間化合物の周囲に形
成されたSn−Bi−Pb合金の部分から剥離してボイ
ド(図中で、Cu−Sn金属間化合物とはんだ相との間
の黒く見える部分)が形成される。このため、接合部の
接合強度が低下すると考えられる。
成るバリアメタル層を形成するものとしたが、本発明は
これに限定されず、Ni層の形成方法と同様の方法によ
り、Ni層の上方に他の金属層、例えばAu層を設けて
多層積層体から成るバリアメタル層を形成してもよい。
Ni層の上方に設けられるAu層などの他の層は、例え
ば、1層につき約0.01〜0.1μmの高さで形成さ
れ得る。
びリードの双方の母材がCuから成し、これら母材の双
方をバリアメタル層で覆うものとしたが、本発明はこれ
に限定されず、これらの少なくとも一方がCuを含み、
Cuを含む母材がバリアメタル層で覆われていればよ
い。例えば、リードの母材がFe−42Ni合金材料か
ら成って、Cuを含まない場合には、該母材をバリアメ
タル層で覆う必要は必ずしもなく、例えばSn−Pb系
材料などの材料から成るめっきで該母材が被覆されてい
てもよい。
めっきされている場合、ランドの母材がCuから成り、
バリアメタル層で被覆されており、ランドと接合部との
間の接合界面においてSn−Cuから成る金属間化合物
が形成されないのでBi濃化相が肥大化せず、好ましく
は実質的に形成されないので、リードのめっきに含まれ
るPbが接合部中に溶出してもSn−Bi−Pb合金の
形成を効果的に低減できる。
Biを含むはんだ材料として、Sn−Ag−Bi系材料
を用いることとしたが、本発明はこれに限定されず、S
n−Bi系材料などの他の材料を用いても同様の効果が
得られる。
んだ付け方法により電子部品を基板にはんだ付け(また
は接合)するものとしたが、本発明はこれに限定され
ず、本実施形態と同様にして準備した基板と電子部品と
を、例えばフローはんだ付け方法によりはんだ付けして
もよい。
実施形態について説明する。本実施形態は、第1の部材
および第2の部材の双方がバリアメタル層を備えず、は
んだ材料の冷却速度を従来よりも大きくするタイプの実
施形態に関する。
はんだ付けのためのリフロー炉を用いて、SnおよびB
iを含むはんだ材料として、Sn−Ag−Bi系材料に
より電子部品のリードと基板のランドとをはんだ付けし
た。電子部品のリードには、例えば、Cuから成る母材
にSn−Pbめっきが施されたものなどの一般的な電子
部品を用い得る。また、基板のランドには、Cuから成
るランド(バリアメタル層を備えないもの)を用い得
る。
を溶融させた後、基板(より詳細にには溶融状態のはん
だ材料)を積極的に冷却する点で従来のものと異なる。
具体的には、まず、基板のランド上にはんだ材料をはん
だ粉末の形態で含むクリームはんだを、例えばスクリー
ン印刷法によって供給し、はんだ材料を介して電子部品
のリードがランド上に位置するように基板に適切に配置
し、これにより得られた基板をリフロー炉に入れて熱処
理する。このときのランドの温度プロファイル(急冷プ
ロファイル)を図4に実線にて示す。図4に示すよう
に、ランドの温度は、まず約150℃まで上昇し、この
温度にて約100秒間維持され、次いで再び温度上昇し
て約230℃のピーク温度に達する。このとき、ランド
上に供給されたクリームはんだ中のはんだ材料(はんだ
粉末)が溶融すると共に、クリームはんだ中のフラック
スなどの他の成分が蒸発(または揮発)して除去され
る。その後、本実施形態においては窒素ガスをリフロー
炉の室内に常温程度の窒素ガスを約200〜500リッ
トル/分の流量にて、例えば、所望の温度プロファイル
が得られるように流量を調整しながら供給して基板を急
冷し、はんだ材料を冷却する。やがて、ランドの温度は
98℃にまで低下する。これによりランド上のはんだ材
料が凝固して接合部を形成し、基板のランドと電子部品
のリードとの間がはんだ付けされる。本実施形態のリフ
ローはんだ付けにおいては、ランドの温度がピーク温度
(本実施形態では約230℃)に達した時点から、Sn
−Bi−Pb合金の融点である98℃の温度にまで低下
する時点までの平均冷却速度は、例えば約10℃/秒以
上、好ましくは約20〜30℃/秒であり得る。
された電子回路基板が作製される。得られた電子回路基
板における電子部品のリードと接合部との間の接合界面
および基板のランドと接合部との間の接合界面のいずれ
においても、Sn−Cuから成る金属間化合物の形成が
防止され、また、Bi濃化層の形成も実質的に抑制され
得る。
て、急冷を行わない従来のリフローはんだ付けの際のラ
ンドの温度プロファイル(従来プロファイル)を図4に
一点鎖線にて併せて示す。従来のリフローはんだ付けで
は、一般的には、積極的に冷却していない。また、リフ
ロー炉の室内に常温程度の空気を流す場合もあり得る
が、その流量は約50〜100リットル/分の流量にす
ぎない。このような従来のリフローはんだ付けにおいて
は、ランドの温度がピーク温度(約230℃)に達した
時点から、Sn−Bi−Pb合金の融点である98℃の
温度にまで低下する時点までの平均冷却速度は5℃/秒
程度から、せいぜい約10℃/秒未満でしかない。この
ような従来のリフローはんだ付け方法により電子部品が
基板に実装された電子回路基板では、電子部品のリード
と接合部との間の接合界面および基板のランドと接合部
との間の接合界面のいずれにおいても、Sn−Cuから
成る金属間化合物の形成を防止できず、Bi濃化層の肥
大化を招く。このため、十分な耐熱疲労強度を得ること
ができない。特に、Sn−Pbめっきが施されたリード
を基板のランドにはんだ付けする際にはSn−Bi−P
b合金の形成を招き、接合部の劣化が顕著に起こり得
る。
んだ材料を10℃/秒以上の冷却速度で冷却して凝固さ
せるために、冷却手段として窒素ガスを用いるガス冷却
を利用するものとしたが、本発明はこれに限定されず、
任意の適切な手段を用いることができる。例えば、適切
な温度の空気などをファンやノズルなどでリフロー炉の
室内に、例えば基板全体またははんだ材料に向けて、十
分な流量で流したり、液滴をミスト状にして基板に吹き
付けたり、あるいは、適切な温度の液体、例えば水など
に基板全体を浸漬することによりはんだ材料を冷却して
もよい。
Biを含むはんだ材料として、Sn−Ag−Bi系材料
を用いることとしたが、本発明はこれに限定されず、S
n−Bi系材料などの他の材料を用いても同様の効果が
得られる。
だ付けについて説明したが、本実施形態のはんだ付け部
を積極的に約10℃/分以上の冷却速度で冷却するとい
う特徴は、フローはんだ付け方法についても適用可能で
あり、この場合にも同様の効果を奏し得る。
述したが、本発明はこれに限定されず、本発明の概念を
逸脱しない範囲で種々の改変がなされ得ることは、当業
者には容易に理解されるであろう。
はんだ材料を用いて第1の部材と第2の部材との間をは
んだ付けする方法において、第1の部材および第2の部
材の少なくとも一方に、Cuを含む材料から成る部分を
母材として該母材を被覆するバリアメタル層を設けて、
はんだ材料を溶融状態でバリアメタル層と接触させ、凝
固させることにより第1の部材と第2の部材との間がは
んだ付け(または接合)される。
だ材料中のSnが該母材に含まれるCuと直接接触せ
ず、これにより、Sn−Cuから成る金属間化合物の形
成、よってBi濃化層の肥大化を効果的に抑制または防
止することができ、従って、高温条件下での連続使用に
よる接合部の劣化、ひいては耐熱疲労強度の低下を招く
原因を低減または排除することができる。
含むはんだ材料を用いて第1の部材と第2の部材との間
がはんだ付けされた接合構造体であって、第1の部材お
よび第2の部材の少なくとも一方が、Cuを含む材料か
ら成る母材と母材を被覆するバリアメタル層とを備える
接合構造体が提供され、上記と同様の効果を奏し得る。
はんだ付け方法においてバリアメタル層を設ける代わり
に、溶融状態のはんだ材料を10℃/秒以上の冷却速度
で冷却して凝固させるはんだ付け方法およびそれによっ
て得られる接合構造体もまた提供される。このようなは
んだ付け方法によっても、Bi濃化層の形成を効果的に
抑制または防止することができ、従って、高温条件下で
の連続使用による接合部の劣化、ひいては耐熱疲労強度
の低下を招く原因を低減または排除することができる。
方法によって得られる電子回路基板の概略部分断面図で
ある。
板を約180℃の雰囲気にて熱処理した後の、ランドの
バリアメタル層(Ni相)と接合部(はんだ相)との接
合界面近傍における断面の走査型電子顕微鏡写真であ
り、図2(a)は60秒間の熱処理後、図2(b)は1
80秒間の熱処理後の写真である。
にて熱処理した後の、ランド(Cu相)と接合部(はん
だ相)との接合界面近傍における断面の走査型電子顕微
鏡写真であり、図3(a)は60秒間の熱処理後、図3
(b)は180秒間の熱処理後の写真である。
度プロファイルを比較例の温度プロファイルと共に示す
図である。
回路基板の概略部分断面図である。
Claims (15)
- 【請求項1】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間をはんだ付けする方法
であって、第1の部材および第2の部材の少なくとも一
方が、Cuを含む材料から成る母材と母材を被覆するバ
リアメタル層とを備え、第1の部材と第2の部材との間
にはんだ材料を供給してはんだ材料を溶融状態でバリア
メタル層と接触させ、凝固させることにより第1の部材
と第2の部材との間をはんだ付けすることを含む方法。 - 【請求項2】 第1の部材および第2の部材の一方がバ
リアメタル層を備え、もう一方が鉛を含む材料から成る
表面を備え、溶融状態のはんだ材料が該表面に接触す
る、請求項1に記載の方法。 - 【請求項3】 バリアメタル層がNi層を含む、請求項
1または2に記載の方法。 - 【請求項4】 バリアメタル層が、Au層、Pd層およ
びSn−Bi層からなる群から選択される少なくとも1
つの層であって、Ni層の上方に位置する層を更に含
む、請求項3に記載の方法。 - 【請求項5】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間をはんだ付けする方法
であって、第1の部材と第2の部材との間にはんだ材料
を供給し、溶融状態のはんだ材料を10℃/秒以上の冷
却速度で冷却して凝固させることにより第1の部材と第
2の部材との間をはんだ付けすることを含む方法。 - 【請求項6】 第1の部材および第2の部材の少なくと
も一方が鉛を含む材料から成る表面を備え、はんだ材料
が溶融状態で該表面に接触する、請求項5に記載の方
法。 - 【請求項7】 第1の部材が基板に形成された電極であ
り、第2の部材が電子部品の電極である、請求項1〜6
のいずれかに記載の方法。 - 【請求項8】 はんだ付けがフローはんだ付け方法また
はリフローはんだ付け方法により実施される、請求項1
〜7のいずれかに記載の方法。 - 【請求項9】 SnおよびBiを含むはんだ材料を用い
て第1の部材と第2の部材との間がはんだ付けされた接
合構造体であって、第1の部材および第2の部材の少な
くとも一方が、Cuを含む材料から成る母材と母材を被
覆するバリアメタル層とを備える、接合構造体。 - 【請求項10】 第1の部材および第2の部材の一方が
バリアメタル層を備え、もう一方が鉛を含む材料から成
る表面を備える、請求項9に記載の接合構造体。 - 【請求項11】 第1の部材が基板に形成された電極で
あり、第2の部材が電子部品の電極である、請求項9ま
たは10に記載の接合構造体。 - 【請求項12】 請求項1〜8のいずれかに記載の方法
を用いて、第1の部材と第2の部材との間がはんだ付け
された接合構造体。 - 【請求項13】 SnおよびBiを含むはんだ材料を用
いてはんだ付けされる電気または電子部品であって、C
uを含む材料から成る母材と母材を被覆するバリアメタ
ル層とを備える電極を有する電気または電子部品。 - 【請求項14】 第1の部材と第2の部材との間にSn
およびBiを含むはんだ材料を供給して、第1の部材お
よび第2の部材にはんだ材料を溶融状態で接触させ、凝
固させることにより第1の部材と第2の部材との間をは
んだ付けするときに、第1の部材および第2の部材の少
なくとも一方に設けられたCuを含む材料から成る部分
を母材として、該母材を被覆するバリアメタル層を設
け、バリアメタル層にはんだ材料を溶融状態で接触さ
せ、これによりはんだ付け部の耐熱疲労強度を向上させ
る方法。 - 【請求項15】 第1の部材と第2の部材との間にSn
およびBiを含むはんだ材料を供給して、第1の部材お
よび第2の部材にはんだ材料を溶融状態で接触させ、凝
固させることにより第1の部材と第2の部材との間をは
んだ付けするときに、溶融状態のはんだ材料を10℃/
秒以上の冷却速度で冷却して凝固させ、これによりはん
だ付け部の耐熱疲労強度を向上させる方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400721A JP2003198117A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
GB0230063A GB2383552B (en) | 2001-12-28 | 2002-12-23 | Process for soldering and connecting structure |
US10/325,888 US6871775B2 (en) | 2001-12-28 | 2002-12-23 | Process for soldering and connecting structure |
CNB021593647A CN1301049C (zh) | 2001-12-28 | 2002-12-26 | 锡焊方法及焊接结构体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400721A JP2003198117A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003198117A true JP2003198117A (ja) | 2003-07-11 |
JP2003198117A5 JP2003198117A5 (ja) | 2005-07-28 |
Family
ID=19189663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001400721A Withdrawn JP2003198117A (ja) | 2001-12-28 | 2001-12-28 | はんだ付け方法および接合構造体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6871775B2 (ja) |
JP (1) | JP2003198117A (ja) |
CN (1) | CN1301049C (ja) |
GB (1) | GB2383552B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6871775B2 (en) * | 2001-12-28 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Process for soldering and connecting structure |
JP2006202884A (ja) * | 2005-01-19 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008072006A (ja) * | 2006-09-15 | 2008-03-27 | Toyota Central R&D Labs Inc | 接合体 |
WO2009133625A1 (ja) * | 2008-05-02 | 2009-11-05 | 富士通株式会社 | 配線基板およびその製造方法、電子装置の製造方法 |
US8283759B2 (en) | 2005-10-20 | 2012-10-09 | Panasonic Corporation | Lead frame having outer leads coated with a four layer plating |
JP2014138065A (ja) * | 2013-01-16 | 2014-07-28 | Senju Metal Ind Co Ltd | プリント基板のはんだ付け方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051671A (ja) * | 2001-06-01 | 2003-02-21 | Nec Corp | 実装構造体の製造方法および実装構造体 |
US7357293B2 (en) * | 2004-03-24 | 2008-04-15 | Intel Corporation | Soldering an electronics package to a motherboard |
US20060147683A1 (en) * | 2004-12-30 | 2006-07-06 | Harima Chemicals, Inc. | Flux for soldering and circuit board |
US20060226199A1 (en) * | 2005-03-30 | 2006-10-12 | Visteon Global Technologies, Inc. | Selective soldering of flat flexible cable with lead-free solder to a substrate |
US7233074B2 (en) * | 2005-08-11 | 2007-06-19 | Texas Instruments Incorporated | Semiconductor device with improved contacts |
JP5093766B2 (ja) * | 2007-01-31 | 2012-12-12 | 株式会社タムラ製作所 | 導電性ボール等搭載半導体パッケージ基板の製造方法 |
CN103262669B (zh) * | 2010-12-22 | 2016-03-02 | 松下知识产权经营株式会社 | 安装结构体及安装结构体的制造方法 |
JP5608824B2 (ja) * | 2011-12-27 | 2014-10-15 | パナソニック株式会社 | 接合構造体 |
JP2014146652A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 配線基板およびその製造方法 |
US20150377567A1 (en) * | 2014-06-26 | 2015-12-31 | Yuriy Y. Krasnov, Jr. | Cylindrical convective air-cooling system |
CN108702862B (zh) * | 2016-02-19 | 2021-03-09 | 爱法组装材料公司 | 具有选择性集成焊料的rf屏蔽件 |
DE112017005352T5 (de) | 2016-10-24 | 2019-09-12 | Jaguar Land Rover Limited | Vorrichtung und verfahren betreffend elektrochemische migration |
CN109661726A (zh) * | 2017-01-20 | 2019-04-19 | 联想(新加坡)私人有限公司 | 钎焊接合方法和钎焊接头 |
CN111916550B (zh) * | 2019-05-09 | 2023-02-03 | 群创光电股份有限公司 | 电子装置 |
JP7251446B2 (ja) * | 2019-10-28 | 2023-04-04 | 株式会社オートネットワーク技術研究所 | 伝熱部材付基板及び伝熱部材付基板の製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4643347A (en) * | 1984-10-09 | 1987-02-17 | North American Philips Corporation | Mounting hard magnetic material permanent magnets |
US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
EP0398485B1 (en) * | 1989-05-16 | 1995-08-09 | Gec-Marconi Limited | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation |
CN1073901A (zh) * | 1991-12-30 | 1993-07-07 | 瓦房店轴承工业公司大连凌水钢丝厂 | 滚珠、滚柱钢丝的焊接方法 |
US6835898B2 (en) * | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
CN1040302C (zh) * | 1995-06-30 | 1998-10-21 | 三星电机株式会社 | 供电子部件中接线用的无铅焊料 |
US5817188A (en) * | 1995-10-03 | 1998-10-06 | Melcor Corporation | Fabrication of thermoelectric modules and solder for such fabrication |
GB2312391A (en) | 1996-04-26 | 1997-10-29 | Ibm | Soldering with lead free alloys |
JPH1041621A (ja) | 1996-07-18 | 1998-02-13 | Fujitsu Ltd | 錫−ビスマスはんだの接合方法 |
JP3144328B2 (ja) * | 1996-12-24 | 2001-03-12 | 松下電工株式会社 | 熱電変換素子およびその製造方法 |
JP2000061585A (ja) * | 1998-08-21 | 2000-02-29 | Tanaka Denshi Kogyo Kk | 半田材料の鋳造方法 |
JP2000188464A (ja) * | 1998-12-21 | 2000-07-04 | Senju Metal Ind Co Ltd | 自動はんだ付け装置 |
JP4237325B2 (ja) * | 1999-03-11 | 2009-03-11 | 株式会社東芝 | 半導体素子およびその製造方法 |
JP3514670B2 (ja) * | 1999-07-29 | 2004-03-31 | 松下電器産業株式会社 | 半田付け方法 |
JP2001237272A (ja) | 2000-02-23 | 2001-08-31 | Hitachi Ltd | 半導体装置及びこれを用いた電子装置 |
US6492585B1 (en) * | 2000-03-27 | 2002-12-10 | Marlow Industries, Inc. | Thermoelectric device assembly and method for fabrication of same |
JP3684134B2 (ja) | 2000-03-29 | 2005-08-17 | 株式会社東芝 | 電気又は電子部品及び電気又は電子組立体 |
JP2002185131A (ja) | 2000-12-14 | 2002-06-28 | Murata Mfg Co Ltd | はんだ付け方法およびはんだ接合部 |
JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
TW508987B (en) * | 2001-07-27 | 2002-11-01 | Phoenix Prec Technology Corp | Method of forming electroplated solder on organic printed circuit board |
JP3615206B2 (ja) * | 2001-11-15 | 2005-02-02 | 富士通株式会社 | 半導体装置の製造方法 |
US20030116845A1 (en) * | 2001-12-21 | 2003-06-26 | Bojkov Christo P. | Waferlevel method for direct bumping on copper pads in integrated circuits |
US6966005B2 (en) * | 2001-12-26 | 2005-11-15 | International Business Machines Corporation | Energy caching for a computer |
JP2003198117A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
JP2003198116A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
US6622907B2 (en) * | 2002-02-19 | 2003-09-23 | International Business Machines Corporation | Sacrificial seed layer process for forming C4 solder bumps |
US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
US20040084206A1 (en) * | 2002-11-06 | 2004-05-06 | I-Chung Tung | Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method |
-
2001
- 2001-12-28 JP JP2001400721A patent/JP2003198117A/ja not_active Withdrawn
-
2002
- 2002-12-23 US US10/325,888 patent/US6871775B2/en not_active Expired - Fee Related
- 2002-12-23 GB GB0230063A patent/GB2383552B/en not_active Expired - Fee Related
- 2002-12-26 CN CNB021593647A patent/CN1301049C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6871775B2 (en) * | 2001-12-28 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Process for soldering and connecting structure |
JP2006202884A (ja) * | 2005-01-19 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
US8283759B2 (en) | 2005-10-20 | 2012-10-09 | Panasonic Corporation | Lead frame having outer leads coated with a four layer plating |
JP2008072006A (ja) * | 2006-09-15 | 2008-03-27 | Toyota Central R&D Labs Inc | 接合体 |
WO2009133625A1 (ja) * | 2008-05-02 | 2009-11-05 | 富士通株式会社 | 配線基板およびその製造方法、電子装置の製造方法 |
KR101184108B1 (ko) | 2008-05-02 | 2012-09-18 | 후지쯔 가부시끼가이샤 | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 |
JP5067481B2 (ja) * | 2008-05-02 | 2012-11-07 | 富士通株式会社 | 配線基板およびその製造方法、電子装置の製造方法 |
US8713792B2 (en) | 2008-05-02 | 2014-05-06 | Fujitsu Limited | Method of manufacturing a printed wiring board |
JP2014138065A (ja) * | 2013-01-16 | 2014-07-28 | Senju Metal Ind Co Ltd | プリント基板のはんだ付け方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2383552A (en) | 2003-07-02 |
CN1430465A (zh) | 2003-07-16 |
US6871775B2 (en) | 2005-03-29 |
CN1301049C (zh) | 2007-02-14 |
GB0230063D0 (en) | 2003-01-29 |
US20030121959A1 (en) | 2003-07-03 |
GB2383552B (en) | 2005-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003198117A (ja) | はんだ付け方法および接合構造体 | |
US5038996A (en) | Bonding of metallic surfaces | |
US6010060A (en) | Lead-free solder process | |
EP2617515B1 (en) | Semiconductor device bonding material | |
JPH10303518A (ja) | 電子部品実装用基板、電子部品実装基板、及び錫・亜鉛合金の接合方法 | |
US5316205A (en) | Method for forming gold bump connection using tin-bismuth solder | |
TW201344820A (zh) | 銲錫突塊及其形成方法、以及具備有銲錫突塊之基板及其製造方法 | |
KR100671394B1 (ko) | Pb프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체 | |
US7473476B2 (en) | Soldering method, component to be joined by the soldering method, and joining structure | |
US6431432B1 (en) | Method for attaching solderballs by selectively oxidizing traces | |
KR100593774B1 (ko) | 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법 | |
TW200819012A (en) | Mounting structure | |
JP2003332731A (ja) | Pbフリー半田付け物品 | |
JPH1133776A (ja) | 半田材料及びそれを用いた電子部品 | |
JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
JP2002120086A (ja) | 無鉛はんだ及びその製造方法 | |
JP2003198116A (ja) | はんだ付け方法および接合構造体 | |
JP4071049B2 (ja) | 鉛フリー半田ペースト | |
JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
JP2002331385A (ja) | はんだ材料及びその製造方法、並びにはんだペースト | |
JP2005057117A (ja) | はんだ付け方法および接合構造体ならびに電気/電子部品 | |
JP6267427B2 (ja) | はんだ付け方法及び実装基板 | |
JPH05259632A (ja) | プリント配線板およびその製造方法 | |
JP2002141456A (ja) | 電子装置 | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061215 |