WO2009133625A1 - 配線基板およびその製造方法、電子装置の製造方法 - Google Patents

配線基板およびその製造方法、電子装置の製造方法 Download PDF

Info

Publication number
WO2009133625A1
WO2009133625A1 PCT/JP2008/058427 JP2008058427W WO2009133625A1 WO 2009133625 A1 WO2009133625 A1 WO 2009133625A1 JP 2008058427 W JP2008058427 W JP 2008058427W WO 2009133625 A1 WO2009133625 A1 WO 2009133625A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer
wiring board
wiring
plating layer
Prior art date
Application number
PCT/JP2008/058427
Other languages
English (en)
French (fr)
Inventor
泰治 酒井
作山　誠樹
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to KR1020107024278A priority Critical patent/KR101184108B1/ko
Priority to JP2010509984A priority patent/JP5067481B2/ja
Priority to PCT/JP2008/058427 priority patent/WO2009133625A1/ja
Publication of WO2009133625A1 publication Critical patent/WO2009133625A1/ja
Priority to US12/908,404 priority patent/US8713792B2/en
Priority to US14/221,431 priority patent/US20140202739A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Definitions

  • the present invention generally relates to an electronic device, and more particularly to a wiring board used in the electronic device and a manufacturing method thereof.
  • porous silica has an elastic modulus of 4 to 8 GPa, which is lower in mechanical strength than conventional interlayer insulating materials.
  • Patent Document 1 proposes a technique for forming a solder layer on a Cu wiring pattern on a wiring board in the form of a laminated structure in which a tin (Sn) layer and a bismuth (Bi) layer are sequentially laminated. ing.
  • the solder layer melts at a temperature of 139 ° C. due to the eutectic reaction of Sn and Bi, and other elements such as a semiconductor chip can be bonded to the connection electrode at a low temperature. It is considered to be.
  • the thickness of the Sn layer formed on the Cu layer is set large, and even if a large amount of Sn atoms are taken into the Cu electrode pad, the Sn layer remains on the surface of the Cu electrode pad. It is necessary to prevent the depletion of Sn atoms.
  • the film thickness of the Sn layer increases, and in the case where a fine pattern is formed at a fine pitch, There arises a problem that adjacent electrode pads are short-circuited through a thick solder layer. JP 2001-274201 A JP 2003-174252 A
  • a base a Cu wiring pattern formed on the base, a first metal layer formed on a surface of the Cu wiring pattern, and a surface of the first metal layer are formed.
  • the first metal layer is less reactive with Cu than the second metal layer, and the first metal layer and the second metal layer are Provided are a wiring board that generates a eutectic reaction, and a method of manufacturing an electronic device using the wiring board.
  • the step of forming a first metal layer on the Cu wiring pattern formed on the substrate and the eutectic between the first metal layer and the first metal layer are formed on the first metal layer.
  • a first metal layer having a lower reactivity with Cu is formed on the surface of the Cu wiring pattern, and a second metal having a higher reactivity with Cu and causing a eutectic reaction with the first metal layer is formed thereon.
  • the first metal layer diffuses into the Cu wiring pattern during the reflow process and is depleted on the surface of the Cu wiring pattern, thereby eliminating the problem that the desired eutectic reaction does not occur.
  • a reflow process at a lower temperature than before can be performed, and a low-K material having low heat resistance can be used for the semiconductor chip.
  • FIG. 2 is a diagram (part 1) for explaining a manufacturing process of the wiring board of FIG. 1;
  • FIG. 8 is a diagram (part 2) for explaining a manufacturing process of the wiring board of FIG. 1;
  • FIG. 8 is a diagram (No. 3) for explaining the production process of the wiring board in FIG. 1;
  • FIG. 2B It is a figure which expands and shows a part of FIG. 2B.
  • FIG. 2C FIG. 2 is a diagram (part 1) demonstrating that Sn—Bi eutectic solder is formed.
  • FIG. 2 is a diagram (part 2) demonstrating that Sn—Bi eutectic solder is formed.
  • FIG. 1 is a diagram (part 1) demonstrating that Sn—Bi eutectic solder is formed.
  • FIG. 3 is a diagram (part 3) demonstrating that an Sn—Bi eutectic solder is formed.
  • FIG. 3 is a view (No. 1) showing a mounting process of a semiconductor chip on the wiring board of FIG. 2;
  • FIG. 3 is a view (No. 2) showing a mounting process of a semiconductor chip on the wiring board of FIG. 2;
  • It is a figure which shows the temperature curve used in 1st Embodiment.
  • It is a figure which shows the wiring board by the modification of 1st Embodiment.
  • FIG. (2) explaining the manufacturing process of the wiring board by 2nd Embodiment.
  • FIG. (4) explaining the manufacturing process of the wiring board by 2nd Embodiment. It is FIG. (5) explaining the manufacturing process of the wiring board by 2nd Embodiment. It is FIG. (6) explaining the manufacturing process of the wiring board by 2nd Embodiment. It is FIG. (1) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (2) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (3) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (4) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG.
  • FIG. (5) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (6) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (7) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (The 8) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (9) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (10) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (11) explaining the manufacturing process of the wiring board by 3rd Embodiment. It is FIG. (12) explaining the manufacturing process of the wiring board by 3rd Embodiment.
  • FIG. 1 shows a configuration of a wiring board 10 according to the first embodiment.
  • the wiring board 10 has a base 11 made of an epoxy material, and Cu wiring patterns 11A and 11B are formed thereon.
  • the Cu wiring patterns 11A and 11B constitute electrode pads and carry solder layers 12A and 12B each having a Sn / Bi laminated structure in which a Bi layer 12 and a Sn layer 13 are sequentially laminated.
  • the Bi layer 12 is in direct contact with the Cu electrode pads 11A and 11B, but Bi does not form an intermetallic compound with Cu, so Bi atoms in the Bi layer 12 are Cu electrodes. Even if it diffuses into the pad 11A or 11B, the degree is negligible, and the situation where the Bi layer 12 disappears does not occur. For this reason, when the Sn layer 13 is formed on the Bi layer 12, the Bi layer 12 and the Sn layer 13 surely cause a eutectic reaction by reflow, and the solder layers 12A and 12B are surely at a low temperature of less than 200 ° C. Melt.
  • a Cu wiring layer including the Cu electrode pads 11A and 11B is formed on the resin substrate 11 at a pitch of 25 ⁇ m by an electroless plating method or an electrolytic plating method performed through a resist pattern (not shown). .
  • the width W of the electrode pads 11A and 11B is set to 20 ⁇ m, and as a result, the gap G between the electrode pads 11A and 11B is 5 ⁇ m.
  • the Cu electrode pads 11A and 11B formed on the substrate 11 are first washed with 10% sulfuric acid for 30 seconds, then washed with pure water for 30 seconds, and further in a dry nitrogen atmosphere. Dry in.
  • a Bi plating layer 12 is formed on the surfaces of the Cu electrode pads 11A and 11B.
  • the film thickness is about 1 ⁇ m on average.
  • each island has a size of about 2 to 5 ⁇ m.
  • FIG. 3 is an enlarged view showing a state in the vicinity of the surface of the Cu electrode pad 11A or 11B in FIG. 2B.
  • the formation process of the Bi plating layer 12 is carried out by using bismuth nitrate 1 to 10 g / L, thiouric acid 5 to 60 g / L, and nitric acid 5 to 10 mL.
  • the electroless plating bath at 70 ° C. using an electrolytic plating solution is carried out for 5 minutes.
  • the Bi plating layer 12 can be formed so as to cover about 60% of the surface area of the Cu electrode pads 11A and 11B.
  • the structure of FIG. 2B is washed in pure water for 30 seconds, and the surfaces of the Cu electrode pads 11A and 11B are washed with 10% sulfuric acid for 30 seconds, and further pure water. Wash for 30 seconds.
  • the Sn plating layer 13 is formed with a film thickness of about 1 ⁇ m by the Sn electroless plating bath on the structure thus cleaned, and the laminated solder described in FIG.
  • the wiring board 10 having the layers 12A and 12B is obtained.
  • the formation process of the Sn plating layer 13 is as follows: SnCl 2 is 25 g / L, CS (NH 2 ) 2 is 70 g / L, hydrochloric acid is 50 g / L, NaHPO 2 .2H 2 O is 15 g / L.
  • the electroless plating bath at 70 ° C. using an electroless plating solution containing L and a surfactant at a rate of 0.5 g / L is carried out for 10 minutes.
  • an Sn plating layer 13 is continuously formed on the Cu electrode pads 11A and 11B so as to cover the island-like Bi plating layer 12.
  • the Sn plating layer 13 is formed to have substantially the same thickness as the Bi plating layer 12 in consideration of the eutectic point composition (Sn42 wt% -Bi58 wt%).
  • the Sn plating layer 13 formed in this way is partly in direct contact with the Cu electrode pad 11A or 11B as shown in FIG. 4, but its area is relatively small, and therefore the structure of FIG. 2C.
  • the laminated solder layers 12A and 12B are reflowed in FIG. 5, it is possible to cause an effective eutectic reaction between the Bi plating layer 12 and the Sn plating layer 13.
  • FIGS. 5A to 5C show the results of reflowing a sample having a solder layer in which a Bi plating layer and a Sn plating layer similar to those of the wiring substrate 10 of FIG. 1 are laminated by heat treatment.
  • the Bi plating layer and the Sn plating layer are formed on a substantially circular Cu pattern by the steps of FIGS. 2A to 2C.
  • the Bi plating layer is formed directly on the Cu pattern with an average film thickness of about 1.0 ⁇ m, and the Sn plating layer is formed on the Bi plating layer with a film thickness of about 0.7 ⁇ m. ing.
  • an RMA type flux is applied to the sample surface, and heating is performed at a rate of temperature increase of 2 ° C./min.
  • FIG. 5A shows the state of the sample surface when the temperature of the sample reaches 130 ° C., but no change has occurred in the state of the sample surface since the start of temperature increase.
  • FIG. 5B shows the state of the sample surface when the temperature of the sample reaches 140 ° C., slightly exceeding the 139 ° C. which is the Sn—Bi eutectic point.
  • FIG. 5C shows the state of the sample surface when the temperature is raised to 150 ° C., and it can be seen that the solder layer continues to melt.
  • the wiring board 10 of FIG. Even if a part of the Sn plating layer 13 is in direct contact with the Cu electrode pads 11A and 11B, the diffusion of Sn atoms into the Cu electrode pad 11A or 11B is effectively suppressed in the majority of the Sn plating layer 13. It was confirmed that melting occurred near the eutectic point of 139 ° C. This is considered to be an effect that the Bi plating layer 12 is interposed between the Sn plating layer 13 and the Cu electrode pad 11A or 11B.
  • Table 1 below shows the presence or absence of the formation of the SnCu diffusion layer, that is, the Cu 6 Sn 5 intermetallic compound immediately after the formation of the Sn plating layer 13 performed on the structure of FIG.
  • the thickness of the Bi plating layer 12 and the Sn plating layer 13 indicates whether or not the solder layers 12A and 12B are melted when reflowing is performed at 180 ° C., and whether or not there is a short circuit between the adjacent electrodes 11A and 11B.
  • Comparison samples (samples # 5 and 6) with various changes in the number and comparison samples (samples # 1 to 3) corresponding to the conventional example in which the order of the Bi plating layer 12 and the Sn plating layer 13 is changed It is a table shown.
  • the sample of the present invention is sample # 4. However, the results in Table 1 are for the case where Cu electrode pads 11A and 11B having a width W of 20 ⁇ m are arranged at intervals of 5 ⁇ m.
  • the film thickness of the Sn plating layer 13 is preferably limited to about 1 ⁇ m. Is concluded.
  • the electroless plating step for forming the Bi plating layer 12 in FIG. 2B is performed using BiCl 3 at 30 g / L, C 5 H 5 O 7 Na 3 .2H 2 O at 100 g / L, C 10 H. 14 At 40 ° C. using an electroless plating solution containing 30 g ⁇ L of Na 2 O 3 .2H 2 O, 40 g / L of N (CH 2 COOH) 3 and 5 g / L of SnCl 2 .2H 2 O It is also possible to carry out with an electroless plating bath.
  • the semiconductor chip 31 is flip-chip mounted on the wiring substrate 10 of FIG. 1 as shown in FIG. 6A, and reflow is performed by, for example, temperature curve heat treatment shown in FIG. , 12B is induced at a temperature below 200 ° C., and the electronic device 30 on which the semiconductor chip 31 is mounted can be manufactured as shown in FIG. 6B.
  • the solder layers 12A and 12B are changed to Sn—Bi alloy solder layers 12Eu having a eutectic composition or a composition close to the eutectic composition.
  • the electrode pads 31A and 31B on the lower surface of the semiconductor chip 31 can be bonded to the Cu electrode pads 11A and 11B at a low temperature of less than 200 ° C., respectively.
  • the maximum temperature is less than 200 ° C., damage to the semiconductor chip can be avoided even when a porous low dielectric constant material is used as the interlayer insulating material of the semiconductor chip.
  • the maximum temperature is raised from 139 ° C., which is the Sn—Bi eutectic point, so that the amount ratio of the Bi plating layer 12 and the Sn plating layer 13 is somewhat the same. Even if it deviates from the crystal point composition, the solder layer can be surely melted.
  • solder layers 12A and 12B can be reflowed to form the wiring substrate 10A changed to the Sn—Bi alloy solder layer 12Eu.
  • 9A to 9F are views showing a manufacturing process of the wiring board 20 according to the second embodiment of the present invention. However, in the figure, the same reference numerals are assigned to portions corresponding to the portions described above, and description thereof is omitted.
  • Cu electrode pads 11A and 11B are formed on the base 11 of the wiring board 20 as in the case of FIG. 2A.
  • the Cu electrode pads 11A and 11B are formed in the step of FIG. 9B.
  • An Sn sacrificial layer 13S is formed on the electrode pads 11A and 11B by an electroless plating method so as to have a film thickness of, for example, about 1 ⁇ m.
  • the Cu electrode pads 11A and 11B in the structure of FIG. 9A are washed with 10% sulfuric acid for 30 seconds, and then with pure water for 30 seconds. This is performed after washing and drying in nitrogen gas.
  • the structure of FIG. 9A is obtained by adding SnCl 2 at 25 g / L, CS (NH 2 ) 2 at 70 g / L, HCl at 50 g / L, NaHPO 2 .2H 2 O at 15 g / L, and surfactant. Is immersed in an electroless plating solution containing 0.5 g / L and an electroless plating bath is performed at 70 ° C. for 3 minutes to form the Sn sacrificial layer 13S.
  • the structure of FIG. 9B is changed to 1-10 g / L of bismuth nitrate, 5-60 g / L of thiourea, and nitric acid. It is immersed in an electroless plating solution containing 5 to 10 mL and subjected to an electroless plating bath at 50 ° C. for 10 minutes. As a result, as shown in FIG. 9C, the Bi plating layer 12 is formed with a film thickness of about 1 ⁇ m on the Cu electrode pads 11A and 11B.
  • the Bi plating layer 12 is formed, Sn atoms constituting the Sn sacrificial layer 13S diffuse into the Cu pad electrode 11A or 11B. As a result, an interface region 11S containing the intermetallic compound Cu 6 Sn 5 is formed along the surface of the Cu pad electrode 11A or 11B.
  • the thickness of the Sn sacrificial layer 13S serving as the Sn atom supply source is as thin as about 1 ⁇ m, so the interface region 11S is in the range of about 0.2 ⁇ m on the surface of the Cu electrode pad 11A or 11B. It is limited to. Further, the Sn sacrificial layer 13S does not remain on the surfaces of the Cu electrode pads 11A and 11B. That is, there is no Sn layer between the Cu electrode pad 11A or 11B and the Bi plating layer 12.
  • FIG. 9C is washed with pure water for 30 seconds. Further, at the stage of FIG. 9D, for example, a Cu electroless plating solution “Sulcup PRX” manufactured by Uemura Kogyo Co., Ltd. is used, and the structure of FIG. Immerse in an electrolytic plating solution and perform an electroless plating bath at 40 ° C. for 5 minutes. As a result, a Cu sacrificial layer 11T having a thickness of about 0.5 ⁇ m is formed outside the Bi plated layer 12 as shown in FIG. 9D.
  • FIG. 9D is washed in pure water for 30 seconds, and further SnCl 2 is 25 g / L, CS (NH 2 ) 2 is 70 g / L, HCl is 50 g / L, NaHPO 2 .2H 2 O is 15 g. / L, immersed in an electroless plating solution containing 0.5 g / L of a surfactant, and subjected to an electroless plating bath at 70 ° C. for 3 minutes to form the Sn plating layer 13 as shown in FIG. 9E. .
  • the Bi plating layer 12 when the Bi plating layer 12 is formed, the Bi plating layer 12 is formed on the Sn sacrificial layer 13S having a good affinity for the Bi layer. It is flat and no island growth occurs as in the previous embodiment. For this reason, when forming the Sn plating layer 13, the diffusion of Sn atoms from the Sn plating layer 13 to the Cu electrode pad 11A or 11B is prevented and formed more efficiently than in the previous embodiment. It becomes possible to control the composition of the solder layers 12A and 12B having the Sn / Bi multilayer structure more precisely in the vicinity of the eutectic composition. Accordingly, the melting points of the solder layers 12A and 12B can be further reduced. [Third Embodiment] Next, a third embodiment of the present invention applied to a wiring substrate having a core substrate will be described with reference to FIGS. 10A to 10L.
  • through vias 61A and 61B made of Cu plugs are formed in the core substrate 61. Further, wiring patterns 11a and 11b are formed on the upper surface, and Cu wiring patterns 11c and 11d are formed on the lower surface. Is formed.
  • a low dielectric constant resin film 62A is formed on the upper surface of the core substrate 61 so as to cover the wiring patterns 11a and 11b, and on the lower surface of the core substrate 61, the wiring patterns 11c, A low dielectric constant resin film 62B such as NCS is formed to cover 11d.
  • openings 62a and 62b exposing the Cu wiring patterns 61a and 61b are formed in the low dielectric constant resin film 62A, respectively, and the Cu wiring is formed in the low dielectric constant resin film 62B. Openings 62c and 62d that expose patterns 61c and 61d, respectively, are formed.
  • a Cu seed layer 63A is formed on the low dielectric constant resin layer 62A by electroless plating so as to cover the openings 62a and 62b, and at the same time on the low dielectric constant resin layer 62B.
  • a Cu seed layer 63B is formed by electroless plating so as to cover the openings 62c and 62d.
  • a resist pattern R1 having an opening corresponding to the wiring pattern to be formed is formed on the Cu seed layer 63A.
  • the wiring to be formed on the Cu seed layer 63B is formed.
  • a resist pattern R2 having an opening corresponding to the pattern is formed.
  • electrolytic plating is performed using the Cu seed layers 63A and 63B as electrodes, and Cu wiring patterns 64A to 64H are formed in the openings.
  • the resist patterns R1 and R2 are removed, the Cu seed layers 63A and 63B exposed by sputtering are removed, and the formed Cu wiring patterns 64A to 64H are separated.
  • FIGS. 10G to 10I a solder resist film R3 is formed on the upper surface of the wiring board including the wiring patterns 64A to 64D except for the pad electrode forming portion on the upper surface of the wiring board thus formed.
  • the pad electrode forming portions 65A to 65C are formed so as to be exposed.
  • FIG. 10G is a plan view showing the upper surface of the wiring board
  • FIGS. 10H and 10I are cross-sectional views taken along lines AB and CD, respectively.
  • electroless plating is performed using the solder resist film R3 as a mask.
  • the Bi plating layer 66 corresponding to the Bi plating layer 12 in the previous embodiment is formed, and then the previous execution.
  • the Sn plating layer 67 corresponding to the Sn plating layer 13 in the form is formed with a film thickness of about 1 ⁇ m.
  • the Bi plating layer 66 and the Sn plating layer 67 form a eutectic solder layer having a Sn—Bi-based laminated structure. As described above, the Bi plating layer 66 and the Sn plating layer 67 are formed on the portion contacting the Cu pad electrodes 65A to 65C. A plating layer 66 is formed. Therefore, unlike the eutectic solder layer having a conventional laminated structure in which the Sn plating layer is in direct contact, Sn atoms are not depleted.
  • the film thickness of the solder layer formed on the Cu electrode pad can be reduced, a short circuit does not occur even in a configuration in which the Cu electrode pads are arranged at fine intervals.
  • Bi plating layer 12 or 66 instead of the Bi plating layer 12 or 66, it is possible to use another metal element that has low reactivity with Cu and does not form an intermetallic compound with Cu.
  • Bi instead of Bi, it is possible to use lead (Pb), indium (In), silver (Ag), or an alloy containing Bi, Pb, In, or Ag as a main component.
  • another metal forming eutectic solder with the plating layer 12 or 66 for example, gold (Au), or an alloy containing Sn or Au as a main component can be used. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

　配線基板は、基体と、前記基体上に形成されたＣｕ配線パターンと、前記Ｃｕ配線パターンの表面に形成された第１の金属層と、前記第１の金属層の表面に形成された第２の金属層と、を含み、前記第１の金属層は、前記第２の金属層と比べて、Ｃｕとの反応性が低く、前記第１の金属層と第２の金属層は共晶反応を生じる。

Description

配線基板およびその製造方法、電子装置の製造方法
　本発明は一般に電子装置に係り、特に電子装置で使われる配線基板およびその製造方法に関する。
　携帯電話やデジタルカメラなどを含む今日の電子装置では、高速動作について厳しい要求が課せられている。このため、半導チップの層間絶縁材料には、配線パターン間の寄生容量を低減すべく、ポーラスシリカなどのいわゆるｌｏｗ－Ｋ材料を使う必要が生じている。
　しかしｌｏｗ－Ｋ材料は一般に機械的に脆弱であり、接合時の熱歪みにより損傷を受けやすい。例えばポーラスシリカは、弾性率が４～８ＧＰａと従来の層間絶縁材料よりも機械的強度が低下している。
　このため、このようなｌｏｗ－Ｋ材料を使った半導体チップでは、接合工程を低温で行い、接合時における基板の熱歪みを低減することが必要である。ところが今日一般に使われている鉛フリーはんだでは、２１７℃以上の接合温度が必要であり、このため従来は、ｌｏｗ－Ｋ材料を使った半導体チップを配線基板に実装することが困難であった。
　このような事情に鑑み、特許文献１では、配線基板上のＣｕ配線パターンにはんだ層を、スズ（Ｓｎ）層とビスマス（Ｂｉ）層を順次積層した積層構造の形で形成する技術が提案されている。かかる技術では、リフロー工程の際、ＳｎとＢｉの共晶反応により前記はんだ層が１３９℃の温度で溶融し、半導体チップなどの他の素子を、前記接続電極に低温で接合することが可能となると考えられる。
　ところが、特許文献１のようにＣｕ層上にＳｎ層を直接に形成した配線基板では、Ｓｎ層のメッキ成膜工程中に、Ｓｎ層中のＳｎ原子がＣｕ層中に拡散により取り込まれ、前記Ｃｕ電極パッドに金属間化合物Ｃｕ6Ｓｎ5が形成される問題が発生する。このような金属間化合物の形成の結果、前記Ｃｕ電極パッド３上に存在していたＳｎ層は消費されてしまっており、その上にＢｉ層を形成しても、所望の共晶反応は生じない。
　このため前記特許文献１の技術では、Ｃｕ層上に形成されるＳｎ層の膜厚を大きく設定し、多量のＳｎ原子がＣｕ電極パッドに取り込まれてもＣｕ電極パッドの表面にＳｎ層が残り、Ｓｎ原子の枯渇が生じないようにすることが必要であるが、このような構成では、Ｓｎ層の膜厚が増大してしまい、微細なパターンを細かいピッチで形成するような場合には、隣接する電極パッドどうしが、厚いはんだ層を介して短絡する問題が生じる。
特開２００１－２７４２０１号公報 特開２００３－１７４２５２公報
　一の側面によれば、基体と、前記基体上に形成されたＣｕ配線パターンと、前記Ｃｕ配線パターンの表面に形成された第１の金属層と、前記第１の金属層の表面に形成された第２の金属層と、を含み、前記第１の金属層は、前記第２の金属層と比べて、Ｃｕとの反応性が低く、前記第１の金属層と第２の金属層は共晶反応を生じる配線基板、およびかかる配線基板を使った電子装置の製造方法が、提供される。
　他の側面によれば、基体上に形成されたＣｕ配線パターン上に第１の金属層を形成する工程と、前記第１の金属層上に、前記第１の金属層との間で共晶反応を生じる第２の金属層を形成する工程と、リフローを行い、前記第１の金属層と第２の金属層との間に共晶反応を生じさせる工程と、を含み、前記第１の金属層は前記第２の金属層と比べてＣｕとの反応性が低い配線基板の製造方法が、提供される。
　Ｃｕ配線パターンの表面にＣｕとの反応性がより低い第１の金属層を形成し、その上にＣｕとの反応性がより高く前記第１の金属層と共晶反応を生じる第２の金属層を形成することにより、リフロー工程の際に第１の金属層がＣｕ配線パターン中に拡散してＣｕ配線パターン表面において枯渇し、所望の共晶反応が生じなくなる問題が解消する。その結果、従来よりも低温でのリフロー工程が可能となり、半導体チップに耐熱性の低いｌｏｗ－Ｋ材料を使うことが可能となる。また、Ｃｕ配線パターン上に形成されるはんだ層の膜厚を増大させる必要がなく、このためＣｕ配線パターンないしＣｕ電極パッドを微細なピッチで形成することが可能となる。
第１の実施形態による配線基板を示す図である。 図１の配線基板の製造工程を説明する図（その１）である。 図１の配線基板の製造工程を説明する図（その２）である。 図１の配線基板の製造工程を説明する図（その３）である。 図２Ｂの一部を拡大して示す図である。 図２Ｃの一部を拡大して示す図である。 Ｓｎ－Ｂｉ系共晶はんだが形成されていることを実証する図（その１）である。 Ｓｎ－Ｂｉ系共晶はんだが形成されていることを実証する図（その２）である。 Ｓｎ－Ｂｉ系共晶はんだが形成されていることを実証する図（その３）である。 図２の配線基板上への半導体チップの実装工程を示す図（その１）である。 図２の配線基板上への半導体チップの実装工程を示す図（その２）である。 第１の実施形態で使われる温度カーブを示す図である。 第１の実施形態の一変形例による配線基板を示す図である。 第２の実施形態による配線基板の製造工程を説明する図（その１）である。 第２の実施形態による配線基板の製造工程を説明する図（その２）である。 第２の実施形態による配線基板の製造工程を説明する図（その３）である。 第２の実施形態による配線基板の製造工程を説明する図（その４）である。 第２の実施形態による配線基板の製造工程を説明する図（その５）である。 第２の実施形態による配線基板の製造工程を説明する図（その６）である。 第３の実施形態による配線基板の製造工程を説明する図（その１）である。 第３の実施形態による配線基板の製造工程を説明する図（その２）である。 第３の実施形態による配線基板の製造工程を説明する図（その３）である。 第３の実施形態による配線基板の製造工程を説明する図（その４）である。 第３の実施形態による配線基板の製造工程を説明する図（その５）である。 第３の実施形態による配線基板の製造工程を説明する図（その６）である。 第３の実施形態による配線基板の製造工程を説明する図（その７）である。 第３の実施形態による配線基板の製造工程を説明する図（その８）である。 第３の実施形態による配線基板の製造工程を説明する図（その９）である。 第３の実施形態による配線基板の製造工程を説明する図（その１０）である。 第３の実施形態による配線基板の製造工程を説明する図（その１１）である。 第３の実施形態による配線基板の製造工程を説明する図（その１２）である。
符号の説明
　１０，１０Ａ，２０　配線基板
　１１　基体
　１１Ａ，１１Ｂ，６５Ａ～６５Ｃ　Ｃｕ電極パッド
　１１Ｓ　Ｃｕ電極パッド表面領域
　１１Ｔ　Ｃｕ犠牲層
　１２．６６　Ｂｉメッキ層
　１２Ａ，１２Ｂ　はんだ層
　１２Ｅｕ　Ｓｎ－Ｂｉ共晶はんだ
　１３，６７　Ｓｎメッキ層
　１３Ｓ　Ｓｎ犠牲層
　１３Ｔ　Ｃｕ犠牲層
　１３Ｕ　Ｓｎメッキ層界面領域
　３０　電子装置
　３１　半導体チップ
　３１Ａ，３１Ｂ　電極パッド
　６１　コア基板
　６１Ａ，６１Ｂ　スルービア
　６１ａ～６１ｄ，６４Ａ～６４Ｈ　Ｃｕ配線パターン
　６２Ａ，６２Ｂ　低誘電率樹脂膜
　６２ａ～６２ｄ　開口部
　６３Ａ，６３Ｂ　Ｃｕシード層
［第１の実施形態］
　図１は、第１の実施形態による配線基板１０の構成を示す。
　図１を参照するに、配線基板１０はエポキシ材料よりなる基体１１を有し、その上にＣｕ配線パターン１１Ａ，１１Ｂが形成されている。
　図１において前記Ｃｕ配線パターン１１Ａ，１１Ｂは電極パッドを構成しており、それぞれＢｉ層１２とＳｎ層１３を順次積層したＳｎ／Ｂｉ積層構造を有するはんだ層１２Ａ，１２Ｂを担持している。
　このような構成では、Ｂｉ層１２がＣｕ電極パッド１１Ａ，１１Ｂに直接に接しているが、ＢｉはＣｕとの間に金属間化合物を形成しないため、前記Ｂｉ層１２中のＢｉ原子がＣｕ電極パッド１１Ａあるいは１１Ｂ中に拡散してもその程度は無視できる程度であり、Ｂｉ層１２が消失するような状況は生じない。そのため、前記Ｂｉ層１２上にＳｎ層１３を形成した場合、リフローによりＢｉ層１２とＳｎ層１３は確実に共晶反応を生じ、前記はんだ層１２Ａ，１２Ｂは、確実に２００℃を切る低温で溶融する。
　以下、本実施形態を実施例について説明する。
　図２Ａに示すように、樹脂基体１１上に前記Ｃｕ電極パッド１１Ａ，１１Ｂを含むＣｕ配線層を、無電解メッキ法あるいは図示しないレジストパターンを介して行う電解メッキ法により、２５μｍのピッチで形成する。前記電極パッド１１Ａ，１１Ｂの幅Ｗは２０μｍに設定され、その結果、電極パッド１１Ａ，１１Ｂの間の間隔Ｇは、５μｍとなる。
　さて、図２Ａに示す工程では、前記基体１１上に形成されたＣｕ電極パッド１１Ａ，１１Ｂを、最初は１０％の硫酸により３０秒間洗浄し、次いで純水により３０秒間洗浄し、さらに乾燥窒素雰囲気中にて乾燥させる。
　次に、このようにして得られた構造に対し、Ｂｉの無電解メッキ浴によりＢｉメッキ処理を行い、図２Ｂに示すように、前記Ｃｕ電極パッド１１Ａ，１１Ｂの表面に、Ｂｉメッキ層１２を、平均で約１μｍの膜厚に形成する。
　ただし図２Ｂに示す工程では前記Ｃｕ電極パッド１１Ａ，１１Ｂの表面において無電解メッキの置換反応が生じにくく、このため前記Ｂｉメッキ層１２は前記Ｃｕ電極パッド１１Ａ，１１Ｂの表面に均一には析出せず、図３に示すように島状に析出する。このようにして析出した島状のＢｉメッキ層１２は、島の各々が２～５μｍ程度の大きさを有している。ただし図３は、前記図２ＢにおけるＣｕ電極パッド１１Ａあるいは１１Ｂの表面近傍の状態を拡大して示す図である。
　図２Ｂに示すＢｉの無電解メッキ工程においては前記Ｂｉメッキ層１２の形成プロセスを、硝酸ビスマスを１～１０ｇ／Ｌ、チオ尿酸を５～６０ｇ／Ｌ、硝酸を５～１０ｍＬの割合で含む無電解メッキ液を使った７０℃の無電解メッキ浴を、５分間行うことで実行している。上記メッキ条件を使うことにより、前記Ｂｉメッキ層１２を、前記Ｃｕ電極パッド１１Ａ，１１Ｂの表面面積の約６０％を覆うように形成することができる。
　次にＢｉメッキ層１２の無電解メッキ工程の後、図２Ｂの構造を純水中で３０秒間洗浄し、Ｃｕ電極パッド１１Ａ，１１Ｂの表面を１０％の硫酸により３０秒間洗浄し、さらに純水により３０秒間洗浄する。
　次に図２Ｃの工程において、このようにして洗浄した構造上に、Ｓｎの無電解メッキ浴により、Ｓｎメッキ層１３が、約１μｍの膜厚で形成され、先に図１で説明した積層はんだ層１２Ａ，１２Ｂを有する配線基板１０が得られる。例えば前記図２Ｃの工程において前記Ｓｎメッキ層１３の形成プロセスを、ＳｎＣｌ2を２５ｇ／Ｌ、ＣＳ（ＮＨ2）2を７０ｇ／Ｌ、塩酸を５０ｇ／Ｌ、ＮａＨＰＯ2・２Ｈ2Ｏを１５ｇ／Ｌ、界面活性剤を０．５ｇ／Ｌの割合で含む無電解メッキ液を使った７０℃の無電解メッキ浴を、１０分間行うことで実行している。
　その結果、図４に示すように、前記Ｃｕ電極パッド１１Ａ，１１Ｂ上に、前記島状のＢｉメッキ層１２を覆ってＳｎメッキ層１３が、連続的に形成される。本実施例では、共晶点組成（Ｓｎ４２ｗｔ％－Ｂｉ５８ｗｔ％）を考慮して、前記Ｓｎメッキ層１３は、前記Ｂｉメッキ層１２と略同一の膜厚に形成している。
　このようにして形成されたＳｎメッキ層１３は、図４に示すように一部がＣｕ電極パッド１１Ａあるいは１１Ｂに直接に接しているが、その面積は比較的少なく、このため、図２Ｃの構造において積層はんだ層１２Ａ，１２Ｂをリフローさせた場合、前記Ｂｉメッキ層１２とＳｎメッキ層１３の間に有効な共晶反応を生じさせることが可能である。
　図５Ａ～５Ｃは、前記図１の配線基板１０と同様なＢｉメッキ層とＳｎメッキ層を積層したはんだ層を有する試料に対し、加熱処理によりリフローを試みた結果を示す。ただし図５Ａ～５Ｃの実験で使った試料では、前記図２Ａ～２Ｃの工程により前記Ｂｉメッキ層とＳｎメッキ層を、略円形のＣｕパターン上に形成している。
　実験では、前記Ｂｉメッキ層は前記Ｃｕパターン上に直接に、約１．０μｍの平均膜厚で形成されており、Ｓｎメッキ層は前記Ｂｉメッキ層上に約０．７μｍの膜厚で形成されている。また実験では、試料表面にＲＭＡタイプのフラックスを塗布し、加熱を２℃／分の昇温速度で行っている。
　図５Ａは、試料の温度が１３０℃に到達した時点での試料表面の様子であるが、昇温開始時点から試料表面の状態に変化は生じていない。
　これに対し、図５Ｂは試料の温度が、Ｓｎ－Ｂｉ系の共晶点である１３９℃をわずかに超えた１４０℃に到達した時点での、試料表面の様子を示す。
　図５Ｂを参照するに、表面を覆う積層はんだ層に溶融が生じており、表面の外観が白く輝いていることがわかる。
　さらに図５Ｃは、温度を１５０℃まで昇温させた場合の試料表面の様子を示すが、前記はんだ層の溶融が継続していることがわかる。
　このように、１４０℃の温度において前記Ｂｉメッキ層１２とＳｎメッキ層１３の積層はんだ層１２Ａ，１２Ｂに溶融が生じていることから、図１の配線基板１０では、図３，４に示すようにＳｎメッキ層１３の一部分が直接にＣｕ電極パッド１１Ａ，１１Ｂに接していても、前記Ｓｎメッキ層１３の大部分では、Ｓｎ原子のＣｕ電極パッド１１Ａあるいは１１Ｂへの拡散が、効果的に抑制されており、１３９℃おの共晶点近傍において溶融が生じることが確認された。これは、前記Ｓｎメッキ層１３とＣｕ電極パッド１１Ａあるいは１１Ｂの間にＢｉメッキ層１２が介在する効果であると考えられる。
　以下の表１は、このようにして得られた前記図１の構造に対して行った、Ｓｎメッキ層１３の成膜直後におけるＳｎＣｕ拡散層、すなわちＣｕ6Ｓｎ5金属間化合物の形成の有無、およびその後１８０℃でリフローを行った場合の前記はんだ層１２Ａ，１２Ｂの溶融の有無、さらに隣接する電極１１Ａ，１１Ｂ間での短絡の有無を、前記Ｂｉメッキ層１２およびＳｎメッキ層１３の厚さを様々に変化させた比較対照試料（試料＃５，６）、およびＢｉメッキ層１２とＳｎメッキ層１３の順序を入れ替えた、従来例に相当する比較対照試料（試料＃１～３）と比較して示す表である。本発明の試料は、試料＃４である。ただし表１の結果は、幅Ｗが２０μｍのＣｕ電極パッド１１Ａ，１１Ｂを５μｍ間隔で配置した場合についてのものである。
Figure JPOXMLDOC01-appb-T000001
 　表１を参照するに、対照標準試料＃１ではＳｎ層の無電解メッキ成膜と同時にＣｕ電極パッド１１Ａ，１１Ｂの表面から約１μｍの厚さの範囲にＳｎ原子が拡散して金属間化合物Ｃｕ6Ｓｎ5を形成しており、これに伴い、前記Ｃｕ電極パッド１１Ａ，１１Ｂ表面ではＳｎ層が枯渇してしまっている。その結果、Ｂｉ層を形成してリフローを行っても、前記Ｃｕ電極パッド１１Ａ，１１Ｂ上のはんだ層は溶融しない。
　一方、前記Ｓｎメッキ層の膜厚を対照標準試料＃２，＃３のように増加させれば、Ｓｎ層が残留し、はんだ層は溶融するが、Ｓｎメッキ層の膜厚が増大することから、隣接する電極パッド１１Ａ，１１Ｂ間において短絡が生じてしまうのがわかる。表１中、「×」は、はんだ層に溶融が生じなかったことを、「△」は不完全溶融が生じたことを、「○」は完全溶融が生じたことを表す。
　一方、本実施形態のようにＣｕ電極パッド１１Ａ，１１Ｂ上にＢｉメッキ層とＳｎメッキ層を順次形成した構成では、無電解メッキ処理後の金属間化合物の形成は認められず、またＣｕ電極パッド１１Ａ，１１Ｂ上のはんだ層は確実に溶融することがわかる。
　しかし、前記Ｓｎメッキ層１３の膜厚を増大させると、隣接するＣｕ電極パッド１１Ａ，１１Ｂ間での短絡が発生するため、前記Ｓｎメッキ層１３の膜厚は、１μｍ程度に止めるのが好ましいことが結論される。
　なお本実施形態において、前記図２ＢのＢｉメッキ層１２を形成する無電解メッキ工程を、ＢｉＣｌ3を３０ｇ／Ｌ，Ｃ5Ｈ5Ｏ7Ｎａ3・２Ｈ2Ｏを１００ｇ／Ｌ，Ｃ10Ｈ14Ｎａ2Ｏ3・２Ｈ2Ｏを３０ｇ・Ｌ、Ｎ（ＣＨ2ＣＯＯＨ）3を４０ｇ／Ｌ，ＳｎＣｌ2・２Ｈ2Ｏを５ｇ／Ｌの割合で含む無電解メッキ液を使った４０℃での無電解メッキ浴により実行することも可能である。
　さらに、本実施形態において、前記図１の配線基板１０上に図６Ａに示すように半導体チップ３１をフリップチップ実装し、例えば図７に示す温度カーブ熱処理によりリフローを行うことにより、前記はんだ層１２Ａ，１２Ｂに２００℃を切る温度で溶融を誘起し、図６Ｂに示すように半導体チップ３１が実装された電子装置３０を製造することができる。図６Ｂでは、前記はんだ層１２Ａ，１２Ｂは、リフローの結果、共晶組成、あるいは共晶組成に近い組成のＳｎ－Ｂｉ合金はんだ層１２Ｅｕに変化している。その結果、半導体チップ３１下面の電極パッド３１Ａ，３１Ｂを、それぞれＣｕ電極パッド１１Ａ，１１Ｂに、２００℃を切る低温において、接合することが可能となる。
　図７の温度カーブでは、最高温度が２００℃未満であるので、半導体チップの層間絶縁材料にポーラス低誘電率材料を使った場合でも、半導体チップの損傷を回避することができる。また図７の温度カーブでは、最高温度をＳｎ－Ｂｉ系の共晶点である１３９℃よりも昇温させているが、これにより、Ｂｉメッキ層１２とＳｎメッキ層１３の量比が多少共晶点組成からずれていても、はんだ層の確実な溶融が可能となる。
　また図８に示すように、図１の配線基板１０において、前記はんだ層１２Ａ，１２Ｂをリフローさせ、Ｓｎ－Ｂｉ合金はんだ層１２Ｅｕに変化させた配線基板１０Ａを形成することも可能である。
［第２の実施形態］
　図９Ａ～９Fは、本発明の第２の実施形態による配線基板２０の製造工程を示す図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
　図９Ａを参照するに、前記配線基板２０の基体１１上には前記図２Ａの場合と同様に、Ｃｕ電極パッド１１Ａ，１１Ｂが形成されているが、本実施形態では図９Ｂの工程において前記Ｃｕ電極パッド１１Ａ，１１Ｂ上にＳｎ犠牲層１３Ｓが、無電解メッキ法により、例えば約１μｍの膜厚で成膜されるように形成される。
　例えば前記Ｓｎ犠牲層１３Ｓの成膜は、前記図９Ａの構造においてＣｕ電極パッド１１Ａ，１１Ｂを、先の実施例１と同様に、１０％の硫酸で３０秒間洗浄し、その後純水により３０秒間洗浄し、窒素ガス中で乾燥させてから行う。
　さらに図９Ｂの段階において図９Ａの構造を、ＳｎＣｌ2を２５ｇ／Ｌ、ＣＳ（ＮＨ2）2を７０ｇ／Ｌ、ＨＣｌを５０ｇ／Ｌ、ＮａＨＰＯ2・２Ｈ2Ｏを１５ｇ／Ｌ、界面活性剤を０．５ｇ／Ｌの割合で含む無電解メッキ液中に浸漬し、７０℃で３分間、無電解メッキ浴を行い、前記Ｓｎ犠牲層１３Ｓを形成する。ここで前記Ｓｎ犠牲層１３Ｓは成膜中に一部のＳｎ原子が前記Ｃｕパッド電極１１Ａあるいは１１Ｂに拡散し、先に説明した金属間化合物Ｃｕ6Ｓｎ5を形成するが、成膜時間が短いため、図９Ｂの状態では、大部分のＳｎ犠牲層１３Ｓは、前記Ｃｕパッド電極１１Ａあるいは１１Ｂ上に残留する。
　次に図９Ｃの段階において前記図９Ｂの構造を純水中で３０秒間洗浄した後、前記図９Bの構造を、硝酸ビスマスを１～１０ｇ／L、チオ尿素を５～６０ｇ／L、硝酸を５～１０ ｍＬの割合で含む無電解メッキ液に浸漬し、５０℃で１０分間無電解メッキ浴を行う。これにより、図９Ｃに示すように前記Ｃｕ電極パッド１１Ａ，１１Ｂ上にＢｉメッキ層１２が、約１μｍの膜厚で形成される。またこのＢｉメッキ層１２が形成されている間に、前記Ｓｎ犠牲層１３Ｓを構成するＳｎ原子は前記Ｃｕパッド電極１１Ａあるいは１１Ｂ中に拡散する。その結果、前記金属間化合物Ｃｕ6Ｓｎ5を含む界面領域１１Ｓが、前記Ｃｕパッド電極１１Ａあるいは１１Ｂの表面に沿って形成される。ただ、図９Ｃの状態では、Ｓｎ原子の供給源となるＳｎ犠牲層１３Ｓの膜厚が１μｍ程度と薄いので、前記界面領域１１Ｓは前記Ｃｕ電極パッド１１Ａあるいは１１Ｂの表面の０．２μｍ程度の範囲に限定される。また前記Ｃｕ電極パッド１１Ａ，１１Ｂの表面には、Ｓｎ犠牲層１３Ｓは残らない。すなわち、前記Ｃｕ電極パッド１１Ａあるいは１１ＢとＢｉメッキ層１２の間に、Ｓｎ層は存在しない。
　次に図９Ｃの構造が純水により３０秒間洗浄され、さらに図９Ｄの段階で、例えば上村工業株式会社製のＣｕ無電解メッキ液「スルカップＰＲＸ」を使い、前記図９Ｃの構造を前記Ｃｕ無電解メッキ液に浸漬し、４０℃で５分間、無電解メッキ浴を行う。これにより、前記Ｂｉメッキ層１２の外側に、図９Ｄに示すように厚さが約０．５μｍのＣｕ犠牲層１１Ｔが形成される。
　次に図９Ｄの構造を、純水中で３０秒間洗浄され、さらにＳｎＣｌ2を２５ｇ／Ｌ、ＣＳ（ＮＨ2）2を７０ｇ／Ｌ、ＨＣｌを５０ｇ／Ｌ、ＮａＨＰＯ2・２Ｈ2Ｏを１５ｇ／Ｌ、界面活性剤を０．５ｇ／Ｌの割合で含む無電解メッキ液に浸漬し、７０℃で３分間無電解メッキ浴を行い、図９Ｅに示すように前記Ｓｎメッキ層１３を形成する。その際、先に形成されていたＣｕ犠牲層１１ＴにＳｎ原子が拡散し、結局、図９Ｆに示すように前記Ｃｕ犠牲層１１ＴはＣｕ原子を含んだＳｎ層界面領域１３Ｕに変換される。
　本実施形態では、前記Ｂｉメッキ層１２を形成する際に、Ｂｉメッキ層１２の形成がＢｉ層に対して親和性のよいＳｎ犠牲層１３Ｓ上においてなされるため、形成されるＢｉメッキ層１２は平坦で、先の実施形態の場合のように島状成長は生じない。このため、Ｓｎメッキ層１３を形成する場合に、Ｓｎメッキ層１３からＣｕ電極パッド１１Ａあるいは１１ＢへのＳｎ原子の拡散が、先の実施形態の場合よりもより効率的に阻止され、形成されるＳｎ／Ｂｉ積層構造を有するはんだ層１２Ａ，１２Ｂの組成を、より正確に共晶組成近傍に制御することが可能となる。これに伴い、前記はんだ層１２Ａ，１２Ｂの融点をさらに低下させることが可能となる。
［第３の実施形態］
　次にコア基板を有する配線基板に対して適用した本発明の第３の実施形態について、図１０Ａ～１０Ｌを参照しながら説明する。
　図１０Ａを参照するに、コア基板６１中にはＣｕプラグよりなるスルービア６１Ａ，６１Ｂが形成されており、またその上面には、配線パターン１１ａ，１１ｂが、下面にはＣｕ配線パターン１１ｃ，１１ｄが形成されている。
　次に図１０Ｂに示すように前記コア基板６１の上面に、前記配線パターン１１ａ，１１ｂを覆って低誘電率樹脂膜６２Ａが形成されて、前記コア基板６1の下面には、前記配線パターン１１ｃ，１１ｄを覆ってＮＣＳなどの低誘電率樹脂膜６２Ｂが形成される。
　次に図１０Ｃに示すように前記低誘電率樹脂膜６２Ａに前記Ｃｕ配線パターン６１ａおよび６１ｂをそれぞれ露出する開口部６２ａおよび６２ｂが形成され、また前記低誘電率樹脂膜６２Ｂには、前記Ｃｕ配線パターン６１ｃおよび６１ｄをそれぞれ露出する開口部６２ｃおよび６２ｄが形成される。
　次に図１０Ｄに示すように前記低誘電率樹脂層６２Ａ上に無電解メッキによりＣｕシード層６３Ａが、前記開口部６２ａおよび６２ｂを覆うように形成され、同時に前記低誘電率樹脂層６２Ｂ上に無電解メッキによりＣｕシード層６３Ｂが、前記開口部６２ｃおよび６２ｄを覆うように形成される。
　さらに図１０Ｅに示すように前記Ｃｕシード層６３Ａ上に、形成しようとしている配線パターンに対応した開口部を有するレジストパターンＲ１が形成され、同様に前記Ｃｕシード層６３Ｂ上に、形成しようとしている配線パターンに対応した開口部を有するレジストパターンＲ２が形成される。
　さらに図１０Ｅに示す段階では、前記Ｃｕシード層６３Ａ，６３Ｂを電極として電解メッキを行い、前記開口部においてＣｕ配線パターン６４Ａ～６４Ｈを形成する。
　さらに図１０Ｆに示すように前記レジストパターンＲ１，Ｒ２を除去し、スパッタにより露出したＣｕシード層６３Ａ，６３Ｂを除去し、形成されたＣｕ配線パターン６４Ａ～６４Ｈを切り離す。
　さらに、図１０Ｇ～１０Ｉに示すように、このようにして形成された配線基板の上面に、パッド電極形成部を除き、ソルダレジスト膜Ｒ３を、前記配線パターン６４Ａ～６４Ｄを含む前記配線基板上面に形成されたＣｕ配線パターンのうち、パッド電極形成部６５Ａ～６５Ｃを露出するように形成する。ただし図１０Ｇは配線基板上面を示す平面図であり、図１０Ｈおよび１０Ｉは、それぞれラインＡ－ＢおよびＣ－Ｄに沿った断面図である。
　次に図１０Ｊ～１０Ｌに示すように、前記ソルダレジスト膜Ｒ３をマスクに無電解メッキを行い、最初に先の実施形態におけるＢｉメッキ層１２に対応するＢｉメッキ層６６を、次に先の実施形態におけるＳｎメッキ層１３に対応するＳｎメッキ層６７を、それぞれ約１μｍの膜厚で形成する。
　前記Ｂｉメッキ層６６とＳｎメッキ層６７は、Ｓｎ－Ｂｉ系の積層構造を有する共晶はんだ層を形成するが、先にも説明したように、Ｃｕパッド電極６５Ａ～６５Ｃに接する部分にはＢｉメッキ層６６が形成されている。このため、Ｓｎメッキ層が直接に接する従来の積層構造を有する共晶はんだ層と異なり、Ｓｎ原子が枯渇することがない。そこで、Ｓｎメッキ層の厚さを増大させずとも、リフローさせた場合、融点が低いＳｎ－Ｂｉ系共晶はんだが形成され、電子装置をかかる配線基板上に２００℃を切る接合温度で実装することが可能となる。
　本発明によれば、Ｃｕ電極パッド上に形成されるはんだ層の膜厚を低減できるため、Ｃｕ電極パッドが微細な間隔で配置されるような構成においても、短絡が生じることがない。
　以上に説明した各実施形態において、前記Ｂｉメッキ層１２あるいは６６の代わりに、Ｃｕとの反応性が小さく、Ｃｕとの間で金属間化合物を形成しない他の金属元素を使うことが可能である。例えばＢｉの代わりに、鉛（Ｐｂ）、インジウム（Ｉｎ）、銀（Ａｇ）、あるいはＢｉ，Ｐｂ，Ｉｎ，Ａｇのいずれかを主成分とする合金を使うことが可能である。
　また前記Ｓｎメッキ層１３あるいは６７の代わりに、前記メッキ層１２あるいは６６と共晶はんだを形成する他の金属、例えば金（Ａｕ）、あるいはＳｎあるいはＡｕを主成分とする合金を使うことができる。
　以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

Claims (10)

  1. 　基体と、
    　前記基体上に形成されたＣｕ配線パターンと、
    　前記Ｃｕ配線パターンの表面に形成された第１の金属層と、
    　前記第１の金属層の表面に形成された第２の金属層と、
    を含み、
    　前記第１の金属層は、前記第２の金属層と比べて、Ｃｕとの反応性が低く、
    　前記第１の金属層と第２の金属層は共晶反応を生じる配線基板。
  2. 　前記第２の金属層はＣｕと金属間化合物を形成し、前記第１の金属層は、Ｃｕと金属間化合物を形成しない請求項１記載の配線基板。
  3. 　前記共晶反応は、１３９℃以上、１５０℃以下の温度で生じる請求項１または２記載の配線基板。
  4. 　前記第１の金属層は、ビスマス、鉛、インジウム、銀、あるいはこれらのいずれかを主成分とする合金よりなり、前記第２の金属層は、錫、金、あるいはこれらのいずれかを主成分とする合金よりなる請求項１～３のうち、いずれか一項記載の配線基板。
  5. 　さらに前記Ｃｕ電極パターンは、前記第１の金属層との界面に沿って、前記第２の金属層を構成する金属元素を含む第１の界面領域を有し、前記第２の金属層は、前記第１の金属層との界面に沿って、Ｃｕを含む第２の界面領域を有する請求項１～４のうち、いずれか一項記載の配線基板。
  6. 　請求項１～５のうち、いずれか一項記載の配線基板上に電子部品を、前記電子装置の端子が前記第２の金属層と当接するように載置する工程と、
    　前記第１および第２の金属層をリフローさせ、前記電子部品の前記端子を前記Ｃｕ配線パターンに接合する工程と、
    を含むことを特徴とする電子装置の製造方法。
  7. 　基体上に形成されたＣｕ配線パターン上に第１の金属層を形成する工程と、
    　前記第１の金属層上に、前記第１の金属層との間で共晶反応を生じる第２の金属層を形成する工程と、
    　リフローを行い、前記第１の金属層と第２の金属層との間に共晶反応を生じさせる工程と、
    を含み、
    　前記第１の金属層は前記第２の金属層と比べてＣｕとの反応性が低い配線基板の製造方法。
  8. 　前記第２の金属層はＣｕと金属間化合物を形成し、第２の金属層はＣｕと金属間化合物を形成しない請求項７記載の配線基板の製造方法。
  9. 　さらに前記基体と前記第１の金属層との間に、前記第２の金属層と同じ組成の第１の犠牲層を形成する工程と、前記第１の金属層と前記第２の金属層との間に、Ｃｕよりなる第２の犠牲層を形成する工程を含み、前記第１の犠牲層は前記第１の金属層の形成工程で消失し、前記第２の犠牲層は、前記第２の金属層の工程で消失する請求項７または８記載の配線基板の製造方法。
  10. 　前記第１の金属層は、ビスマス、鉛、インジウム、銀、あるいはこれらのいずれかを主成分とする合金よりなり、前記第２の金属層は、錫、金、あるいはこれらのいずれかを主成分とする合金よりなる請求項７～９のうち、いずれか一項記載の配線基板の製造方法。
PCT/JP2008/058427 2008-05-02 2008-05-02 配線基板およびその製造方法、電子装置の製造方法 WO2009133625A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020107024278A KR101184108B1 (ko) 2008-05-02 2008-05-02 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
JP2010509984A JP5067481B2 (ja) 2008-05-02 2008-05-02 配線基板およびその製造方法、電子装置の製造方法
PCT/JP2008/058427 WO2009133625A1 (ja) 2008-05-02 2008-05-02 配線基板およびその製造方法、電子装置の製造方法
US12/908,404 US8713792B2 (en) 2008-05-02 2010-10-20 Method of manufacturing a printed wiring board
US14/221,431 US20140202739A1 (en) 2008-05-02 2014-03-21 Printed wiring board having metal layers producing eutectic reaction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058427 WO2009133625A1 (ja) 2008-05-02 2008-05-02 配線基板およびその製造方法、電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/908,404 Continuation US8713792B2 (en) 2008-05-02 2010-10-20 Method of manufacturing a printed wiring board

Publications (1)

Publication Number Publication Date
WO2009133625A1 true WO2009133625A1 (ja) 2009-11-05

Family

ID=41254854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/058427 WO2009133625A1 (ja) 2008-05-02 2008-05-02 配線基板およびその製造方法、電子装置の製造方法

Country Status (4)

Country Link
US (2) US8713792B2 (ja)
JP (1) JP5067481B2 (ja)
KR (1) KR101184108B1 (ja)
WO (1) WO2009133625A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015536893A (ja) * 2012-10-12 2015-12-24 コーニング インコーポレイテッド 低弾性率層および残留強度を有する物品
JP2016029682A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 プリント配線板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430377B (zh) 2011-08-09 2014-03-11 Univ Nat Chiao Tung 用於減緩介金屬化合物成長之方法
US8943124B2 (en) * 2011-09-12 2015-01-27 Fiserv, Inc. Systems and methods for customizing mobile applications based upon user associations with one or more entities
US8943150B2 (en) 2011-09-12 2015-01-27 Fiserv, Inc. Systems and methods for customizing mobile applications based upon user associations with one or more entities
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
GB2569466B (en) * 2016-10-24 2021-06-30 Jaguar Land Rover Ltd Apparatus and method relating to electrochemical migration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2007275917A (ja) * 2006-04-05 2007-10-25 Mitsubishi Electric Corp 表面処理膜及びそれを用いたはんだ付方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
US5221038A (en) * 1992-10-05 1993-06-22 Motorola, Inc. Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
US5597110A (en) * 1995-08-25 1997-01-28 Motorola, Inc. Method for forming a solder bump by solder-jetting or the like
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP2001274201A (ja) 2000-03-27 2001-10-05 Toshiba Corp 電子デバイス及びその製造方法
JP4171257B2 (ja) 2001-09-26 2008-10-22 富士通株式会社 回路基板と電子部品との接合方法
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US20050269385A1 (en) * 2004-06-03 2005-12-08 National Tsing Hua University Soldering method and solder joints formed therein
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
DE102004030930A1 (de) * 2004-06-25 2006-02-23 Ormecon Gmbh Zinnbeschichtete Leiterplatten mit geringer Neigung zur Whiskerbildung
US7342306B2 (en) * 2005-12-22 2008-03-11 International Business Machines Corporation High performance reworkable heatsink and packaging structure with solder release layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2007275917A (ja) * 2006-04-05 2007-10-25 Mitsubishi Electric Corp 表面処理膜及びそれを用いたはんだ付方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015536893A (ja) * 2012-10-12 2015-12-24 コーニング インコーポレイテッド 低弾性率層および残留強度を有する物品
US11434166B2 (en) 2012-10-12 2022-09-06 Corning Incorporated Articles with a low-elastic modulus layer and retained strength
US11479501B2 (en) 2012-10-12 2022-10-25 Corning Incorporated Articles with a low-elastic modulus layer and retained strength
US11919803B2 (en) 2012-10-12 2024-03-05 Corning Incorporated Articles with a low-elastic modulus layer and retained strength
JP2016029682A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
KR101184108B1 (ko) 2012-09-18
US8713792B2 (en) 2014-05-06
US20140202739A1 (en) 2014-07-24
JPWO2009133625A1 (ja) 2011-08-25
JP5067481B2 (ja) 2012-11-07
KR20100126584A (ko) 2010-12-01
US20110031002A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5067481B2 (ja) 配線基板およびその製造方法、電子装置の製造方法
JP4490861B2 (ja) 基板
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
US7851345B2 (en) Semiconductor device and method of forming oxide layer on signal traces for electrical isolation in fine pitch bonding
TW200934329A (en) Surface treatment process for circuit board
KR20070077613A (ko) 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체
JP2010109032A (ja) 半導体装置の製造方法
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
JP2008028112A (ja) 半導体装置の製造方法
TWI427720B (zh) 焊料凸塊形成方法
JPH0955464A (ja) 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2001060760A (ja) 回路電極およびその形成方法
JP4734134B2 (ja) 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置
JPH038556A (ja) 集積回路のコンタクト及びはんだ接着方法
KR20020060307A (ko) 솔더 범프의 형성 방법
US7807560B2 (en) Solder bump forming method
JP5235796B2 (ja) 電子部品
JP3297717B2 (ja) 半導体装置の電極形成方法
JP2010147245A (ja) 電子部品の製造方法
JP3980473B2 (ja) 電子部品の製造方法
JP2000164785A (ja) ピン、ピンの製造方法、ピンを用いた配線基板
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08752332

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010509984

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107024278

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08752332

Country of ref document: EP

Kind code of ref document: A1