JPH038556A - 集積回路のコンタクト及びはんだ接着方法 - Google Patents

集積回路のコンタクト及びはんだ接着方法

Info

Publication number
JPH038556A
JPH038556A JP33144189A JP33144189A JPH038556A JP H038556 A JPH038556 A JP H038556A JP 33144189 A JP33144189 A JP 33144189A JP 33144189 A JP33144189 A JP 33144189A JP H038556 A JPH038556 A JP H038556A
Authority
JP
Japan
Prior art keywords
layer
contact
solder
copper
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33144189A
Other languages
English (en)
Other versions
JPH0620088B2 (ja
Inventor
Chin-An Chang
シイーン―エン・チヤング
Nicholas G Koopman
ニコラス・ジヨージ・クープマン
Judith M Roldan
ジユデイース・マリイ・ロールダン
Steven Strickman
ステイブン・ステリツクマン
Kamalesh K Srivastava
カマレシュ・クマー・スリヴアスターバ
Helen L Yeh
ヘレン・リ・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH038556A publication Critical patent/JPH038556A/ja
Publication of JPH0620088B2 publication Critical patent/JPH0620088B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、低温で繰返し結合、すなわち接着するための
、フラックスを使用しない半導体装置コンタクトのはん
だ結合に関する。
Ｂ、従来の技術及びその課題 半導体集積回路のコンタクト技術において、当技術分野
のレベルは、微小ピッチを有する小径のコンタクト・パ
ッドを高密度集積回路の相互接続に使用するまでに発達
してきており、この場合、場合によっては高密度集積回
路を再加工しなければならず、このため、これまでにな
い小寸法の接続部は、多数接続可能であるのみではなく
、低温での繰返し分離や再結合にも適合し得る必要があ
る。この技術では、接続を容易にし、拡散を防止し、接
触コンダクタンスを高め、しがち耐腐食性をもたせるた
めに、種々の金属の層を導入している。半導体構成物の
組立てなどの、工程の一部分を完了することができ、こ
の後、温度の偏りが小さく、かつ劣化させることなく、
その製品を装着できたり、再加工後に再装着できる場合
は、一般に製造工程は簡単なものになる。
図に示すように、一般的なチップと基板のコンタクト・
パッドとの結合は、薄い接着性バリヤ金属層を介して行
なわれ、このバリヤ金属層はスルー・ホール金属と接触
し、このスルー・ホール金属はチップや基板の誘電体表
面と接触する。バリヤ金属層は、コンタクト・パッドと
チップまたは誘電体との間の接着性を促進するように選
択され、また金属の融合を防ぐ障壁としても機能して、
はんだ結合の際に、スルー・ホール導体として選択した
金属とコンタクト部の比較的厚い導電層とが混合するの
を防止する。後者のコンタクト居は通常は銅である。場
合によっては、接着性バリヤ金属層は、２層構造であり
、その一つは接着性を促進する金属層、他は層間の相互
接続部に対してバリヤとして機能する金属層である。導
電層を表面は薄い金の層で覆い、表面腐食を防止する。
この構造形式では、銅が金の層を介して拡散して、コン
タクト・パッドの表面に酸化物を形成するという問題が
ある。従来の技術では、はとんどの利用例で、はんだ付
けにはフラックスを使用してきた。
従来、はんだ付けの分野では、溶融表面の酸化物を分解
するのにフラックスを使用して、金属にぬれ性を与える
ようにしている。しかしなから、半導体コンタクト技術
においては、フラックスの使用にはいくつかの欠点があ
る。フラックスの材料は一般に腐食性である。しかも、
金属の融点近傍の温度で沸騰し、このため溶融金属の溶
滴のキャリアとなり得る。このため、金属溶滴がチップ
の側面に当たれば、短絡回路を形成したり干渉を弓き起
こしたりする可能性がある。その上、溶融金属の界面、
及びコンタクト部の他の材料との界面にボイドが生じる
。このボイドに、除去すべき捕集物が入る可能性がある
。捕集物は、後でガスとして拡散すれば有害となる。ま
た、ボイドは小さなコンタクト部分で接触面積を減小さ
せ、これによって抵抗を大きくすることから、熱の除去
に大きな影響を及ぼす。フラックスの除去は極めて困難
であり、かつ残存するどのような残留物も前記の種々の
不利益をもたらす傾向にあるため、当技術分野では、フ
ラックスを使用しない半導体集積回路コンタクトのため
の技術を提供することに、努力が払われている。
無フラックスはんだボンディングに関する従来の技術開
発では、同一の連続した制御された環境の中で洗浄及び
リフロー作業を行なうことに多くの努力が払われた。真
空中でイオン・ミリングを行ない、続いて同じ真空中で
リフローを行なうという手法が、アイビーエム・テクニ
カル・ディスクロージャー・プルテン（ＩＢＭ　Ｔｅｃ
ｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ
）１Ｖｏ　１．２３）Ｎｏ、　　１１　（１９８１年４
月１１日付発行）、ｐ、４９１５に記載されている。
米国特許第４３７９２１８号明細書では、真空中でのイ
オンビーム加熱によって酸化物を分解し、次に同じ真空
中ではんだのりフローを行なうという技術を開示してい
る。
サーキッツ・マニュファクチュアリング（Ｃ４ｒｃｕｉ
ｔｓ　Ｍａｎｕｆａｃｔｕｒｉｎｇ）　（１９８４年１
０月付発行）ｐ、４０には、ふっ素系蒸気中の潜熱で温
度を制御した環境下で、低温はんだ厚膜居を溶融させる
という、無フラックス式はんだ付は技術が記載されてい
る。
最近、当技術分野の開発では、リフロー作業を還元雰囲
気中で行なう手法を採っている。この手法は、米国特許
第４６４６９５８号明細書、及び米国特許第４６４５１
１６号明細書に記載されている。還元雰囲気の化学的還
元能力は、水素濃度と温度とに応じて広範にわたって変
化し、低温では化学的還元力が比較的弱く、このため優
れたコンタクトの歩留りに影響を及ぼす。
コンタクト面積がさらに小さくなり、がっリフローの際
に外因性損傷を受けることなく装置をさらし得る許容温
度偏位を与えるプロセス・ウィンドウが一層せまくなる
につれて、全ての制約を同時に溝たすことは、当技術分
野では極めて困難となってきている。
Ｃ０課題を解決するための手段 本発明によれば、２００ないし１５００人程度０厚さを
有し、はんだ溶融時に銅と隣接して配置するパラジウム
薄膜層は、還元雰囲気中で機能して、無フラックス状態
で低温溶融を強めることがわかった。本発明のこの低温
溶融増進力は、低温はんだ及び高温はんだ並びに窩温ろ
う付は材料を用いるほとんど全ての溶融接続作業に使用
することができる。また、チップを再接続しようとする
とき、パッド上のはんだを除去してきれいにする（ｄｒ
ｅｓｓ−ｕｐ）　　ような銅ブロックを使用する全ての
半導体コンタクト技術に応用することができる。
本発明のパラジウム層は、チップまたはチップを装着し
ようとする回路素子の何れかの溶融領域内にあるいかな
る酸化物をも還元して元の金属構成要素に戻す化学的還
元作用を促進する。これによって、溶融材料によるぬれ
性を十分に高め、著しく低下した温度で接続を行なう。
Ｄ、実施例 本発明によれば、２００ないし１５００人の厚さを有し
、溶融作業時に銅と隣接しているバラノムウ層は、還元
雰囲気中において無フラックス状態で溶融時のぬれを十
分に高めると共に、２１５°Ｃないし３５０°Ｃ程度の
極めて低い温度でボイドのない溶融結合を実現すること
がわかった。この温度値は、結合される構成要素が温度
偏位に対して相当敏感であり、かつ繰返し溶融が、導電
性及びバリヤ性を持たすためにコンタクト領域に設けた
材料層を消耗する傾向のある、半導体装置及び集積回路
のコンタクト技術特有の数値である。
無フラックスはんだ付は時の耐腐食性慣用元素として、
これまで金（Ａｕ）が使用されている。
また、パラジウムがその一要素となっている白金属元素
、すなわちＰｔ１Ｐｄｚ　Ｒｈ、Ｒｕ及びＯｓから成る
部類は耐食性を有するため、Ａｕの代わりに白金属元素
の金属を使用できるということが知られている。
さらに、化学的触媒反応技術において、白金属元素の金
属は水素分子を水素原子に分解させ、かつ分解で得られ
た水素原子は化学的還元プロセスを促進するので、酸化
物の化学的還元を増進するものとして白金属元素の金属
を使用できることは周知である。
しかしなから、半導体集積回路コンタクト技術において
、金属は、物理的、電気的、場合によっては化学的特性
の組合せのために使用され、このことは、プロセス及び
材料の変化において予測不可能性を生む。
さらに、コンタクトは数種類の金属から成る層にするこ
とができ、かつ溶融材料は数種類金属の合金で構成でき
ることから、多くの酸化物が関与し得ることになる。−
例として、Ｐｂ／ＳｎはんだのＣｕＴｉコンタクトでは
、酸化すず、酸化鉛、及び酸化銅が低温で関連してくる
。
本発明によれば、半導体コンタクト技術において、パラ
ジウム（Ｐ　ｄ）が耐腐食性と、溶融領域全体にわたる
化学的還元作用の増進と、はんだに対するぬれ性との組
合せ特性を示すことがわかった。これらの組合せ特性あ
るいは他の諸特性も利用することによって、２１５°Ｃ
ないし３５０″Ｃの低温での結合能力に確実と考えられ
る、根本的に改善された銅のぬれ性を得ることができる
。白金（Ｐｔ）はこの組合せ特性を示さないことがわか
った。
Ｐｄ層の厚さは重要である。このＰｄ層は酸化物の還元
に十分な材料を供給する最小厚さでなければならず、こ
のため厚さは２００Å以上とする。
またＰｄ層は、熱伝達を妨げ、かつ望ましくない金属間
の化合物を形成するための材料を供給するほど厚くては
ならない。Ｐｄ層は約１５０ＯＡより厚くしてはならな
い。Ｐｄ層は、たとえばスパッタリング、真空蒸着また
は浸せきめっきなどの成膜技術で付着するのが好ましい
。
第１図に、本発明を示す２層金属構造を宵する中間製品
の概略断面図を示す。厚さ２００ないし１５００へのパ
ラジウム（Ｐ　ｄ）層１は、銅（Ｃｕ）またははんだな
どの溶融金属から成る部材２と接触している。
第１図に示す構造体は、溶融結合作業段階における中間
製品であり、層２が銅の層である場合、パラジウムＢ１
は耐腐食性を有する。このため、還元雰囲気中で溶融作
業を行なうとき、パラジウム層１が、溶融領域にある酸
化物を還元する際の還元雰囲気の還元能力の不足を補う
ことなり、これによって低温での銅のぬれ性を根本的に
向上することができる。
本発明による意外なぬれ性の改善は、第２図と第３図と
の比較で見ることができる。この場合、銅の上の同じ鉛
／すず共融はんだは、摂氏２５０　’Ｃで還元雰囲気中
にある。
第２図は従来技術の場合を示しており、銅の上のはんだ
は拡からず、すなわち銅を均一にぬらすことなく、むし
ろ垂直方向に噴出している。
これに対して第３図では、ぬれ性は根本的に向上してい
る。本発明では、溶融中のパラジウム層が溶融領域で酸
化物を還元している。
本発明では、横方向に拡がったはんだが、銅支持体の全
体をほとんど包囲していることが、第３図から明らかに
なる。本発明によれば、一般にＰｂ／Ｓｎ共融型の低温
はんだなどのすべてのはんだ、及び５重量％Ｓｎ含有の
Ｐｂ型などの比較的高温のはんだは、所要の厚さのパラ
ジウム層を設けることによって、還元雰囲気中でのぬれ
性を根本的に向上できることがわかった。第１図に示す
パラジウム層１の厚さは、溶融領域に生じる酸化物を還
元するのに十分な材料を与えるために、少なくとも２０
０人は必要であるが、形成され易く、接続の品質及び再
現性を低下し得る金属間化合物の生成を防止する上で、
１５００人を超えてはならない。
物理的メカニズムを完全に理解することは、本発明の実
施には重要ではないが、可能性のある物理的メカニズム
に関する次の説明は、本発明の原理を展開する上で一助
となる。
パラジウム層は水素を吸収すると共に、その水素の分子
を吸着水素原子に分解し、分解された水素原子は表面構
造の中で安定化し、しかもこの表面構造は衝突する水素
分子に対して多くのピークを有し、それに付着し、この
ため触媒として宵効に機能する、と言われている。
このメカニズムは、ファラデー・トランザクシヨンズ　
Ｉ　（Ｆａｒａｄａｙ　Ｔｒａｎｓ、　Ｉ　）　）Ｖｏ
　１．７２Ｎｐ、９３３にて、ボンド及びＴｒｉｐａｔ
ｈｉが報告しているメカニズムと一致している、と言わ
れている。
層厚の制限は、コンタクト部における付随金属との宵害
なパラジウム化合物の形式を防ぐ。
さらに、本発明によれば、チップ上のコンタクト及びパ
ッケージ基板上のコンタクトの双方について、はとんど
の集積回路コンタクトを実施する上で、主に導電性を高
めるたるめに、少なくとも一板の銅層が使用されること
になる。本発明のパラジウム層１は、銅とはんだまたは
結合剤との間に他の層が介在しても、この銅が設けられ
た状態で、ぬれ性を促進するという特別の利点がある。
また、パラジウム層１は、溶融作業中に酸化物を還元し
て、金属構成物を当初の形成状態に戻す。
本発明によれば、パラジウム層１を到達可能表面に設け
ているので、ぬれ性を高めることができる。パラジウム
層が酸素または炭素から成る３０Å以下の薄い層で覆わ
れていても、あるいはパラジウムが銅と混合していても
、十分な機能を果すことができる。表面における銅の量
が多ければ、より多くの酸化物を還元する必要があるこ
とは自明である。さらに、パラジウム層１が真空蒸着、
スパッタリングまたは浸せきめつきの何れの成膜法で付
着されようとも、厚さにわずかな差があることを除けば
、大きな差異はない。
第１図の中間製造物は、層２がはんだまたは結合剤で構
成される場合にも生じ得る。そして、中間製造物はコン
タクトの銅層との接続に使用されることになる。この形
式の状況は、チップの再加工または再装着に便利で、ま
た本発明による機能は最初の状況におけるのと同じ様式
で作用する。
第４図ないし第７図を参照して、種々の状況をさらに詳
細に述べる。
第４図に、半導体チップ上のコンタクトを位置決めして
、配線構造体のパッド即ち表面接続部との間で溶融接続
を行なう段階の工程説明図を示す。
第４図で、チップ３は、コンタクトとして機能する導電
材料から成る領域４を接続部として有している。この要
素４上には、たとえばはんだまたはろう付は材料などの
溶融材料から成る要素５が融着している。多くの半導体
適用例で、構成要素５のためにＰｂ／Ｓｎはんだが採用
されている。構成要素５及び表面酸化物６は、当技術分
野では標準の実施形態として、小丘状または半球状をな
す。
第４図の加工説明図で、配線を拡げるための表面接続部
であるバッド７は、下層の銅層８と、厚さ１５００Å以
下の上層のＰｄ層９とから構成されている。コンタクト
の形成では、構成要素５及び６は、要素１ｏとして示し
た化学的還元雰囲気中で、溶融温度でＰｄ層９と接触す
る。
低溶融温度で、Ｐｄ層９は、還元雰囲気１０の化学的還
元力の不足を補うことによって化学的還元増進機能を果
し、還元雰囲気ガスを使用することができ、温度を設定
でき、そして酸化物を還元できる上での諸制約を緩和し
ている。この結果、低温でかつ液相温度以上の比較的短
いドウエル時間で、ぬれ性及び溶融が得られる。
次に第５図について説明する。再加工の条件では、Ｐｄ
ｆｆの位置設定を変更することが宵利となり得る。第５
図は、配線パッドに再接続する位置にあるチップ・コン
タクトの加工を説明する図であり、チップは要素１１で
示し、導電材料領域は要素１２で示し、半球状の溶融材
料は要素１３で示し、かつ酸化物層は要素１４で示す。
この状況で、Ｐｄ層はチップ側に位置し、要素１５で示
す。
パッド１６は、一般にはんだ及び金属間化合物である溶
融材料の残留物を含む銅から成り、この残留物は、バッ
ド１６の表面１８に残存する要素１７で示す。また、還
元雰囲気は要素１９で示す。
第５図に示す再加工の状況では、表面１８における残留
はんだ１７は酸化物を含む。製造時に、再加工型チップ
のチップ・コンタクト上にＰｄコーティング１５を設け
ることは比較的容易であるが、アレイの中間で再加工中
の個別チップ位置のパッド表面１８にのみ、Ｐｄコーテ
ィングを局所的に付着するのは、はるかに困難である。
本発明は、第４図及び第５図の加工説明図に示したよう
な多様なプロセスに対処することができる。第４図では
第１図の中間製造物が構成要素８及び９に相当するが、
第５図の状況では、第１図の層状体は要素１３ないし１
５となる。
チップを取り外して装置を再加工して、チップを装置に
再接続するかまたは置換する場合には、取す外シたチッ
プのパッドから残留溶融材料すなわちはんだを除去する
には、多少の注意を要する。
コンタクト結合時の熱移動の偏りに関する全ての制約は
、この場合にも存在する。残留はんだは平坦ではなく、
優れたコンタクトに対する支障となる。寸法及び間隔か
ら見て、物理的研磨作業はほとんど実用的ではない。
第１図の本発明による構造体は、残留はんだを除去する
ためのドレッシング・ブロックとして、第６図のように
修正される。ブロック２０は、少なくとも一方の表面に
、要素２１で示した本発明によるＰｄ層を有する焼結さ
れた銅である。このようなドレッシング・ブロックは当
技術分野で周知であり、ドレッシングに使用する表面に
、はんだの層状体を有するものもある。本発明によれば
、Ｐｄｆｆ２１ははんだのぬれ性を高め、パッド上のは
んだ残留物をブロック２０側に移行させる作用を促進す
る。２６層２１は、ブロック２０上のはんだ層の除去を
可能にして、ブロック２０の製造を容易にして、使用寿
命を長くする。
第７図にパッド・ドレッシング作業を示す。第７図は、
チップ接続部を溶融してチップを取り去ったときに生ず
る残留はんだの位置２３の垂直レリーフを上面に有する
要素２２と、この要素２２の表面上方に引き寄せて位置
決めした、２６層２１を備えたブロック２０とを示す斜
視図である。要素２２とブロック２０とをはんだの融点
まで加熱して相互に接触させる。本発明によれば、この
際、２６層２１はブロック２ｏのぬれ性を高めるので、
位置２３にある残留はんだは、比較的低いピーク温度で
、比較的短い温度保持時間の間に、ブロック２０へ移行
する。第７図の加工説明図では、層２１が第１図の層１
０機能を果し、要素２３が層２の機能を果す。
本発明の原理の範囲内で数多くの変更を行ない得ること
は、当業者には明白となる。このような変更例として、
本発明はいくつかの独自の集積回路コンタクト金属構造
体を提供する。これらの構造体を、第８図、第９図、第
１０図及び第１１図に示す。
第８図に集積回路コンタクトを示すが、これは簡単な構
造を有し、高導電性材料接続部材、すなわち当技術分野
で使われるようになった用語、バイア（Ｖｉａ）という
部材によって特に宵月となる。コンタクト２５は、上面
すなわち外部接続部２６上に、クロムから成る第１の層
２７を存する。
このクロム層２７は、絶縁材料２８に対する接着特性と
導電性とを兼ね備えており、この絶縁材料２８は、銅な
どの高導電性材料を充てんしたバイア・ホール２９を取
り囲んだ、ポリイミドなどの高分子材料またはセラミッ
ク酸化物で構成することができる。クロム層２７も、点
線で示した接続部のはんだとの相互作用を防止するバリ
ヤ特性を備えている。クロム層２７上の外部接続部２６
には、はんだ付は作業時の接続部材としての特性と、導
電性を高める特性との複合特性を備えた銅Ｆ！１３０を
設ける。銅層３０の厚さを調整して、各リフロー及び再
接続の際に生じる部分的消耗に適応させることができる
。コンタクトの表面では、厚さ２００ないし１５００Ａ
のパラジウムＰＪ３１が、還元雰囲気中で無フラックス
はんだ付は作業を行なう際に、酸化物を還元してぬれ性
を高める曇きをする。第８図に示すコンタクトは無フラ
ックスの繰返し結合能力をもたらし、この際コンタクト
は、銅層３０が消耗し尽したとしても、繰返し結合作業
を通して、所要の導電特性を維持する。
第９図に示す集積回路コンタクトは、バイヤ接続に使用
される材料が低導電性すなわち低接続性である場合に、
特に宵利である。この種の材料には、たとえばモリブデ
ン及びアルミニウムがある。
高分子材料またはセラミックの酸化物、すなわち絶縁部
３２では、バイア３３は、低温接続によって高導電性を
有し得ない材料かる成る。絶縁材料３２及びバイア３３
上のコンタクト上面部には、クロム層３４を設けて、絶
縁材料３２、及びバイア３３材料と銅から成る導電性付
与層３５の間の相互作用性を阻止する導電性バリヤに接
着性を与える。銅から成る導電性付与層３５の上にはチ
タン層３６を設けて、はんだが銅層３５の電気的導電性
付与特性と相互作用して、この特性を低下させるのを防
止する。また、銅層３７を設けて、接続が完了するとき
、点線で示すはんだとの結合層を構成するようにしてい
る。厚さ２００ないし１５００Ａのパラジウム表面層３
８を設けて、この構造体を完成している。パラジウム層
３８は結合前に銅層３７の酸化を防止し、還元雰囲気中
にて無フテックスで溶融作業を行なう間に、すべての酸
化物を還元し、ぬれを促進する。
第９図のコンタクトは次のような利点を有する。
すなわち、バイア３３充てん材料が低温接続で高い導電
性を有し得す、かつ溶融時及び繰返し結合のドレッシン
グ作業時に銅層３７が消耗し尽しても、分散バリヤ層及
び導電性付与層は、電気的導電特性を維持している。
第８図及び第９図のコンタクトは、材料の横方向移動を
制限する拡がり制止部材、すなわち堰部材を設けるよう
にすることができる。
第１０図及び第１１図に、コンタクト面上にあって、他
の配線及び接続部と接続を行なう上面の一部としての、
拡がり制止部材を示す。
第１０図では、コンタクト４ｏは、銅層４１と、この銅
層４１の表面上に形成した、厚さ２００ないし１５００
人のパラジウム層４２のみを示している。コンタクト製
造時にはしばしば、コンタクト間隔が近接しかつ絶縁材
料を用いるということから、材料の横方向流動をせき止
める手段、すなわち制止手段を設けることが望ましい。
この手段は、次のクロム部材４３を用いて講じることが
できる。すなわち、コンタクトの周縁部を取り囲み、図
示していないがパラジウム層４２の表面ではんだが横方
向に流動するのを防止し、しがちポリイミドなどの高分
子系絶縁物４４がクロム部材４３の端部４５から横方向
に流動するのを防止する、クロム部材である。
第１１図では、横方向流動制止部材の原理を、上面金属
型のコンタクトの構成に採用している。
第１１図のコンタクトで、絶縁材料４７で取り囲んだバ
イア４６は、バイア４６の材料と、銅などの導電性付与
層４９との間の相互作」を防止するバリヤ特性を有する
、クロムなどの材料から成る第１の付着性接触層４８で
覆われている。導電性付与Ａ４９の上には、一般にバイ
１４６に整合させて形成した開口部Ｓ１と共に、クロム
などの拡がり制止部材層５０が付着している。絶縁性高
分子層５２は、図示しないバイア間の領域に拡がり、か
つ暦５０の端部と一致した端部を宵し、この端部で横方
向の拡がりが制止された状態で設けられている。
次に、横寸法を規制する図示しないマスクを用いて、上
面金属接続部が付着している。チタン層５３は、開口部
５１に拡がり導電性付与層４９と接触した状態で、付着
している。また、チタンなどの材料から成る層５３は、
付着性と、導電性接続機能と、層間の相互作用を阻止す
るバリヤ機能とを備えている。この層Ｓ３の主要な機能
は、後で繰返し溶融を行なう際に、はんだが導電性付与
層４９と相互作用しないようにすることである。
銅から成る溶融層５４を層５３の上に設ける。
この鋼溶融層５４は、コンタクトを組み立てるとき、点
線で示したはんだと融合する。銅層５４の上には、厚さ
２００ないし１５００Åに調整したパラジウム層５５を
被着する。このパラジウム層５Ｓは溶融作業前に銅層５
４の酸化を防止し、これによって、還元雰囲気の比較的
弱い化学的還元力を、溶融作業時に一層有効に利用でき
るようにして、次に溶融作業中に、点線で示したはんだ
が還元雰囲気の存在下で融点にてパラジウム層５５と接
触するとき、パラジウム層５５は、低ａ及びこの低温で
のより短い休止時間で、完全なぬれをもたらして、すべ
ての酸化物を還元する。
［発明を実施する最良の態様］ パラジウム層は、厚さ約２μｍの銅から成る溶融層に真
空蒸着で被着形成した、厚さ１５００Åの純パラジウム
である。還元雰囲気は、１０％の水素を含む形成ガスで
ある。温度は２５０″Ｃにする。
導電性の銅層を設けている箇所では、この銅層の厚さは
ほぼ１μｍである。付着性バリヤ層は、厚さ約１５００
Åのクロムで構成する。拡がり制止層要素は、厚さ約１
５００Åのクロムである。
以上、厚さ２００ないし１５００人のパラジウム層が、
無フラックスの還元雰囲気中にて低温で銅及びはんだの
ぬれ性を高めるという原理を利用した、中間製造物と集
積回路とを接着させる工程に関して説明した。
Ｅ９発明の効果 本発明では、パラジウム層がチップまたはチップを装着
しようとする回路素子の何れかの溶融領域内にあるいか
なる酸化物をも還元して元の金属に戻す化学的還元作用
を促進でき、溶融材料によるぬれ性を十分に高め、著し
く低下した温度で接続を行なうことができる。
【図面の簡単な説明】
第１図は、本発明による２層金属構造体を示す概略断面
図である。 第２図は、従来技術による、銅に対するはんだの還元雰
囲気における低温無フラックスのぬれ性を示す金属組織
の顕微鏡写真である。 第３図は、第２図と同じ条件での、本発明による銅に対
するはんだのぬれ性の利点を示す金属組織の顕微鏡写真
である。 第４図は、本発明による構造的特徴を存するパッドと共
に融合するために半導体チップ上のコンタクトを位置決
めした状態を示す加工説明図である。 第５図は、本発明による構造的特徴をチップ・コンタク
トに設けて、溶融作業による再結合のために、パッドに
対してチップ上のコンタクトを位置決めした状態を示す
加工説明図である。 第６図は、チップを取り除いた後で再結合を行なう前に
、集積回路のコンタクト・パッドをきれいにするために
使用する、本発明によるドレッシング（ｄｒｅｓｓｉｎ
ｇ）・ブロックを示す斜視図である。 第７図は、チップ再結合用のパッドを準備するための、
ドレッシング・ブロックを使用する状態を示す斜視図で
ある。 第８図は、本発明による３層構造の中間製造物コンタク
トを示す概略断面図である。 第９図は、本発明による５層構造の中間製造物コンタク
トを示す概略断面図である。 第１０図は、本発明の構造体における付着性を有する表
面張力界面構成要素を示す概略断面図である。 第１１図は、本発明の構造体における付着性を有する表
面張力界面構成要素の、表面コンタクトへの応用を示す
概略断面図である。 １．９．１５．２１．３１．３８．４２．５５・・・・
パラジウム層、２・・・・溶融金属部材、３．１１・・
・・チップ、５，１３・・・・溶融材料要素、６．１４
・・・・酸化物層、７．１６・・・・パッド、８．３０
．３５．３７．４Ｌ　４９．５４・・・・銅層、１０１
１９・・・・還元雰囲気、１７・・・・残留はんだ、２
０・・・・ブロック、２５．４０・・・・フンタクト、
２６・・・・外部接続部、２７．３４．４８・・・・ク
ロム層、２９．３３．４６・・・・バイア、３６．５３
・・・・チタン層、４３．５０・・・・拡がり制止部材
、５１・・・・開口部。

Claims (6)

    【特許請求の範囲】
  1. （１）半導体集積回路製造のコンタクト技術において、 パラジウムを含有する厚さ２００ないし１５００Åの第
    １の層と、 前記第１層に接触した、銅とはんだのグループから選択
    した材料から成る第２の部材と、 を含む中間製造物。
  2. （２）銅とはんだのグループから選択した材料から成り
    、露出面を有するコンタクト部材と、 前記露出面の少なくとも一部の上に形成した酸化物と、 前記露出面上に配した厚さ２００ないし１５００Åのパ
    ラジウム層と、 の組合せを具備した集積回路のコンタクト。
  3. （３）銅ブロックと、 前記銅ブロックの少なくとも片面に形成した厚さ２００
    ないし１５００Åのパラジウム層と、の組合せを具備し
    たコンタクト・パッドから、はんだを除去するためのド
    レッシング・エレメント。
  4. （４）還元雰囲気中で無フラックス溶融結合を行なうた
    めに、バイアと配線及び装置の少なくとも一方との間に
    設けたコンタクトであって、 前記バイアと接触するバリヤ層と、 複数回の溶融操作のそれぞれにおける部分的消耗に適合
    した厚さを有する、前記バリヤ層と接触する導電性の可
    溶融層と、 前記導電性の可溶融層と接触する厚さ２００ないし１５
    ００Åのパラジウム層と、 の組合せを具備したコンタクト。
  5. （５）はんだと銅との間に、厚さ２００ないし１５００
    Åのパラジウム層を設ける段階と、 還元雰囲気中で少なくとも２１５℃にて、前記銅、前記
    はんだ及び前記パラジウム層をそれぞれ加熱する段階と
    、 の組合せを具備した、集積回路における前記銅と前記は
    んだの無フラックス式接着方法。
  6. （６）第１の基板上のはんだで被覆されたコンタクト・
    パッドを、第２の基板上の銅を含んだはんだぬれ性を有
    するコンタクト・パッドに、フラックスなしではんだ接
    着する方法であって、 前記第１及び第２の基板の少なくとも一方の表面に、パ
    ラジウム表面層を形成する段階と、前記パラジウム表面
    層を、前記第１及び第２の基板のうちの他方と接触配置
    する段階と、 水素雰囲気を設ける段階と、 前記第１及び第２の基板間のはんだを溶融し、この溶融
    はんだで前記はんだぬれ性コンタクト・パッドをぬらす
    段階と、 前記第１及び第２の基板及びパラジウム表面層の組合せ
    体が融合体になるまで冷却を行なう段階と、 を含むはんだ接着方法。
JP33144189A 1988-12-23 1989-12-22 集積回路のコンタクト及びはんだ接着方法 Expired - Lifetime JPH0620088B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28917488A 1988-12-23 1988-12-23
US289174 1988-12-23

Publications (2)

Publication Number Publication Date
JPH038556A true JPH038556A (ja) 1991-01-16
JPH0620088B2 JPH0620088B2 (ja) 1994-03-16

Family

ID=23110368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33144189A Expired - Lifetime JPH0620088B2 (ja) 1988-12-23 1989-12-22 集積回路のコンタクト及びはんだ接着方法

Country Status (3)

Country Link
EP (1) EP0374475B1 (ja)
JP (1) JPH0620088B2 (ja)
DE (1) DE68907033T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289964A (en) * 1990-01-23 1994-03-01 Nippondenso Co., Ltd. Fluxless soldering process
JP2007209645A (ja) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd 電気掃除機

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
JPH0734997B2 (ja) * 1991-04-04 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属化構造体
FR2728270B1 (fr) * 1994-12-20 1997-01-24 Commissariat Energie Atomique Four a hybridation pour l'interconnexion de composants par un materiau fusible
WO2000003437A1 (de) * 1998-07-08 2000-01-20 Siemens Aktiengesellschaft Schaltungsanordnung und verfahren zu deren herstellung
US6575353B2 (en) 2001-02-20 2003-06-10 3M Innovative Properties Company Reducing metals as a brazing flux
US7696455B2 (en) * 2006-05-03 2010-04-13 Watlow Electric Manufacturing Company Power terminals for ceramic heater and method of making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413711A (en) * 1966-09-07 1968-12-03 Western Electric Co Method of making palladium copper contact for soldering
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
DE3306154A1 (de) * 1983-02-22 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Loetfaehiges schichtensystem, verfahren zu seiner herstellung und seine verwendung
US4646958A (en) * 1985-10-31 1987-03-03 International Business Machines Corp. Fluxless soldering process using a silane atmosphere

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289964A (en) * 1990-01-23 1994-03-01 Nippondenso Co., Ltd. Fluxless soldering process
JP2007209645A (ja) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd 電気掃除機

Also Published As

Publication number Publication date
DE68907033T2 (de) 1993-12-02
DE68907033D1 (de) 1993-07-15
JPH0620088B2 (ja) 1994-03-16
EP0374475B1 (en) 1993-06-09
EP0374475A1 (en) 1990-06-27

Similar Documents

Publication Publication Date Title
US5048744A (en) Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
KR100758760B1 (ko) 회로 장치 및 그 제조 방법
US6013571A (en) Microelectronic assembly including columnar interconnections and method for forming same
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
US7511232B2 (en) Substrate for mounting electronic part and electronic part
JP3215008B2 (ja) 電子回路の製造方法
KR20030040138A (ko) 반도체 장치의 제조 방법
US6774495B2 (en) Solder terminal and fabricating method thereof
KR20010098699A (ko) 납 없는 범프 배선의 형성 방법
EP0751847A1 (en) A method for joining metals by soldering
US5877560A (en) Flip chip microwave module and fabrication method
KR20100126584A (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
JPH038556A (ja) 集積回路のコンタクト及びはんだ接着方法
KR100808746B1 (ko) 회로 장치의 제조 방법
JP4011214B2 (ja) 半導体装置及び半田による接合方法
EP0262580B1 (en) Method of electrically bonding two objects
US5225711A (en) Palladium enhanced soldering and bonding of semiconductor device contacts
JPH081770B2 (ja) 電気接点構造
JP3214995B2 (ja) 電子回路の製造方法
WO2001056081A1 (en) Flip-chip bonding arrangement
JP3297717B2 (ja) 半導体装置の電極形成方法
US20230387062A1 (en) Semiconductor device