KR100514230B1 - 범프의 형성방법 및 반도체장치의 제조방법 - Google Patents

범프의 형성방법 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR100514230B1
KR100514230B1 KR10-2001-0022996A KR20010022996A KR100514230B1 KR 100514230 B1 KR100514230 B1 KR 100514230B1 KR 20010022996 A KR20010022996 A KR 20010022996A KR 100514230 B1 KR100514230 B1 KR 100514230B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
pad
forming
bump
Prior art date
Application number
KR10-2001-0022996A
Other languages
English (en)
Other versions
KR20010106196A (ko
Inventor
사쿠라이카즈노리
오타츠토무
마츠시마후미아키
마카베아키라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010106196A publication Critical patent/KR20010106196A/ko
Application granted granted Critical
Publication of KR100514230B1 publication Critical patent/KR100514230B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 원하는 폭으로, 또한 간단하게 범프를 형성할 수 있는 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판 및 전자기기를 제공하는 것을 목적으로 하며 그것을 위한 수단으로서, 범프의 형성방법은 패드(12)의 적어도 일부를 노출시키는 개구부(16)를 절연막(15)에 형성하고, 상기 패드(12)와 접속하는 범프를 형성하는 방법으로서, 상기 패드(12)와 적어도 일부에 있어서 평면적으로 중첩되는 관통구멍(22)을 갖는 레지스트층(20)을 형성하며, 상기 절연막(15)에 개구부(16)를 형성하고, 상기 개구부(16)에 의해 노출되는 상기 패드(12)와 접속하는 금속층을 형성한다.

Description

범프의 형성방법 및 반도체장치의 제조방법{METHOD FOR FORMING BUMP AND METHOD FOR MAKING SEMICONDUCTOR DEVICE}
본 발명은 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판 및 전자기기에 관한 것이다.
(발명의 배경)
반도체 칩의 패드에 범프를 형성할 때 무전해 도금을 이용하여 금속 등으로 이루어진 범프를 형성하는 방법이 공지되어 있다.
그러나, 무전해 도금에는 금속의 높이 방향뿐만 아니라 폭 방향으로도 성장하기(등방 성장한다) 때문에 범프의 폭이 패드의 폭을 초과하여, 좁은 피치의 패드에 대해 범프를 형성하기가 어려웠다.
본 발명은, 이러한 문제점을 해결하기 위한 것으로서, 그 목적은 원하는 폭으로, 간단하게 범프를 형성할 수 있는 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판 및 전자기기를 제공하는 데 있다.
(과제를 해결하기 위한 수단)
(1) 본 발명에 관한 범프의 형성방법은, 패드의 적어도 일부를 노출시키는 개구부를 절연막에 형성하여 상기 패드와 접속하는 범프를 형성하는 방법으로서,
상기 패드와 적어도 일부에 있어서 평면적으로 중첩되는 관통구멍을 갖는 레지스트층을 형성하고,
상기 절연막에 개구부를 형성하고, 상기 개구부에 의해 노출되는 상기 패드와 접속하는 금속층을 형성한다.
본 발명에 의하면, 예를 들어 한번 형성된 레지스트층의 관통구멍을 사용하여 절연막에 개구부를 형성하고, 패드와 접속하는 금속층을 형성하기 때문에 간단한 공정으로 범프를 형성할 수 있다. 레지스트층의 관통구멍 내에 금속층을 형성한 경우는 관통구멍의 크기에 따른 형상으로 즉, 소망의 폭으로 범프를 형성할 수 있다.
(2) 본 발명 범프의 형성방법에 있어서, 상기 관통구멍을 상기 패드의 외주를 초과하지 않도록 형성하여도 된다.
이것에 의하면, 패드의 외주를 초과하지 않도록 금속층을 형성할 수 있다. 따라서 좁은 피치로 마련된 복수 패드의 각각에 범프를 형성할 수 있다.
(3) 본 발명 범프의 형성방법에 있어서, 상기 절연막은, 상기 패드의 중앙부보다 단부에 있어서 두껍게 형성되어도 좋다.
이로써, 반도체 칩을 두꺼운 절연막으로 확실하게 보호할 수 있다. 절연막이 두꺼운 부분은 복수층으로 형성하여도 된다.
(4) 본 발명 범프의 형성방법에 있어서, 상기 관통구멍을, 상기 패드의 외주보다 내측으로 또한 상기 절연막이 얇게 형성되어 있는 상기 패드의 중앙부보다 외측에 형성하여도 된다.
이것에 의하면, 패드를 노출시키지 않고 범프를 형성할 수 있다.
(5) 본 발명 범프의 형성방법에 있어서, 상기 금속층은, 제1 금속층과 상기 제1 금속층의 표면에 형성되어 이루어지는 제2 금속층으로 이루어져도 좋다.
(6) 본 발명 범프의 형성방법에 있어서, 상기 개구부가, 상기 관통구멍의 외주를 초과하도록 형성됨으로써, 상기 제1 금속층이 형성되는 영역과 노출부가 상기 패드에 형성되어 상기 노출부를 덮도록 상기 패드에 상기 제2 금속층을 형성하여도 좋다.
이것에 의하면, 개구부가 관통구멍을 초과한 형상으로 형성되어도 제2 금속층으로 패드의 노출부를 덮기 때문에 패드를 노출시키는 일은 없다.
(7) 본 발명 범프의 형성방법에 있어서, 상기 관통구멍 내에 상기 제1 금속층을 형성한 후, 상기 레지스트층을 제거하고 상기 제1 금속층을 덮도록 상기 제2 금속층을 형성하여도 좋다.
이것에 의하면, 제1 금속층의 표면이 산화되는 것을 방지할 수 있다.
(8) 본 발명 범프의 형성방법에 있어서, 상기 관통구멍 내에 상기 제1 금속층을 형성한 후, 상기 레지스트층을 남기고 상기 제1 금속층의 상면에 제2 금속층을 형성하여도 좋다.
이로써, 예를 들면 제2 금속층으로서 땜납재가 부착되기 쉬운 재료가 선택된 경우, 금속층의 거의 상면에만 땜납재를 마련할 수 있다. 즉, 예를 들면 땜납재가 금속층의 외측으로 넓어지는 것을 방지하고 각 패드를 단락시키지 않고 땜납재를 마련할 수 있다.
(9) 본 발명 범프의 형성방법에 있어서, 상기 제1 금속층을, 상기 관통구멍으로부터 넘쳐나오게 형성하고 상기 관통구멍의 폭보다도 큰 폭으로 이루어지는 선단부를 갖도록 형성하여도 좋다.
이것에 의하면, 제1 금속층을 그 선단부를 관통구멍보다도 큰 폭으로 형성한다. 이렇게 함으로써, 예를 들면 범프에 땜납재의 일부를 축적하는 공간을 형성할 수 있다. 따라서, 예를 들면 땜납재를 금속층의 외측으로 넓히지 않고, 즉 각 패드를 단락시키지 않고 마련할 수 있다.
(10) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층을, 상기 관통구멍으로부터 넘쳐나오게 형성하고 상기 관통구멍의 폭보다도 큰 폭으로 이루어지는 선단부를 갖도록 형성하여도 좋다.
이에 의하면, 제2 금속층을, 그 선단부를 관통구멍보다 큰 폭으로 형성한다. 이렇게 함으로써, 예를 들면 범프에 땜납재의 일부를 축적하는 공간을 형성할 수 있다. 따라서, 예를 들면 땜납재를 금속층의 외측으로 넓히지 않고, 즉 각 패드를 단락시키지 않고 마련할 수 있다.
(11) 본 발명 범프의 형성방법에 있어서, 상기 제1 금속층을 무전해 도금에 의해 형성하여도 된다.
(12) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층을 무전해 도금에 의해 형성하여도 좋다.
(13) 본 발명 범프의 형성방법에 있어서, 상기 금속층에 땜납재를 마련하는 공정을 더 포함하여도 좋다.
(14) 본 발명 범프의 형성방법에 있어서, 상기 땜납재를 마련하는 공정에서,
상기 금속층의 적어도 상면을 피하여 주위에 수지층을 마련하고, 상기 땜납재를 상기 금속층의 상기 수지층으로부터 노출하는 부분에 마련하여도 좋다.
이것에 의하면, 수지층에 의해 땜납재가 튀길 수 있으므로, 적당량의 땜납재를 금속층에 마련할 수 있다. 즉, 땜납재가 용융하였을 때, 금속층의 주위로 넓혀지는 것을 방지할 수 있다. 따라서, 예를 들면 반도체 칩의 복수의 패드에 있어서 땜납재가 인근의 패드와 접촉하는 것을 방지할 수 있다
(15) 본 발명 범프의 형성방법에 있어서, 상기 금속층을 상기 레지스트층과 거의 같은 면이 되도록 형성하며, 상기 땜납재를 상기 금속층의 상기 레지스트층으로부터의 노출하는 부분에 마련하여도 좋다.
이것에 의하면, 금속층을 형성하기 위한 층과 땜납재를 마련하기 위한 층을, 한번 형성한 레지스트층을 사용하기 때문에 공정의 간략화가 도모된다.
(16) 본 발명 범프의 형성방법에 있어서, 상기 제1 금속층을 상기 레지스트층보다도 낮게 형성하고, 상기 제2 금속층을 상기 레지스트층을 마스크로서 인쇄법에 의해 마련하여도 좋다.
이것에 의하면, 인쇄용 마스크는 레지스트층이므로 마스크의 판 분리의 좋고 나쁨에 관계없이 제2 금속층을 마련할 수 있다. 또한, 다시 인쇄용 마스크를 형성할 필요가 없기 때문에 적은 공정으로 제2 금속층을 마련할 수 있다.
(17) 본 발명 범프의 형성방법에 있어서, 상기 절연막상에, 상기 관통구멍의 외주에서 상기 제1 금속층과 전기적으로 접속하는 도전막을 형성하고, 상기 제1 금속층을 상기 레지스트층보다 낮게 형성하고, 상기 제2 금속층을 상기 도전막을 전극으로서 전해 도금에 의해 마련하여도 좋다.
이것에 의하면, 예를 들면 무전해 도금으로 형성하는 것보다, 제2 금속층의 조성의 불균형을 작게 할 수 있다. 이로써, 제2 금속층의 용융 온도가 불균형으로 되는 것을 없앨 수 있다.
(18) 본 발명 범프의 형성방법에 있어서, 상기 제1 금속층은 니켈을 포함하는 재료로 이루어지는 것이라도 좋다.
(19) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층은 금을 포함하는 재료로 이루어지는 것이라도 좋다.
(20) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층은 땜납재로 이루어지는 것이라도 좋다.
(21) 본 발명 범프의 형성방법에 있어서, 상기 땜납재는 Sn 또는 Sn에 Ag, Cu, Bi, Zn에서 선택되는 적어도 1종의 금속을 포함하여도 좋다.
(22) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층은 제1 및 제2 Au층으로 형성하고, 상기 제1 Au층을 치환도금으로 상기 제1 금속층의 표면에 형성하고, 상기 제2 Au층을 자기촉매 도금으로 상기 제1 Au층의 표면에 형성하여도 좋다.
이것에 의하면, 범프의 표면에, Au층을 두껍게 형성할 수 있다. 따라서, 범프의 전체를 Au로 형성한 경우와 동일하게 하여, 제1 금속층의 표면에 Au층을 형성한 범프라도, 예를 들면 리드와 직접적으로 접속할 수 있다.
(23) 본 발명 범프의 형성방법에 있어서, 상기 제2 금속층은, Au층 및 Sn층으로 형성하고, 상기 Au층을 치환도금으로 상기 제1 금속층의 표면에 형성하고, 상기 Sn층을 자기촉매 도금으로 상기 Au층의 표면에 형성하여도 좋다.
(24) 본 발명 범프의 형성방법에 있어서, 상기 Sn층을 형성하는 공정에서,
무전해 주석도금액중에 Cu 또는 Ag중 적어도 어느 한쪽을 포함시켜, 상기 무전해 주석도금액에 의해, Sn을 석출시킴과 동시에 Cu 또는 Ag중 적어도 어느 한쪽을 석출시켜도 좋다.
이것에 의하면, 예를 들면 범프와 리드를 접합하는 경우에, 리드의 재료가 예를 들면 금 이외의 재료로 이루어져도 범프와 리드를 양호하게 접합할 수 있다.
(25) 본 발명에 관한 반도체장치의 제조방법은, 상기 범프의 형성방법에 의해 반도체 칩에 형성된 상기 패드상에 상기 금속층을 형성한다.
(26) 이 반도체장치의 제조방법에 있어서, 각각의 상기 범프를 어느 것인가의 리드와 전기적으로 접속하는 공정을 더 포함하며, 상기 범프에 있어서의 상기 제2 금속층과 상기 리드에 의해 공정(eutectic)을 형성하여도 좋다.
(27) 본 발명에 관한 반도체장치는, 상기 반도체장치의 제조방법에 의해 제조되어 이루어진다.
(28) 본 발명에 관한 반도체장치는, 복수의 패드를 갖는 반도체 칩과, 상기 반도체 칩상에 형성되며, 적어도 각 상기 패드의 단부를 덮도록 형성된 절연막과, 각 상기 패드상에 형성된 범프를 가지며, 상기 범프는, 상기 개구부의 외주보다 내측에 형성된 제1 금속층과 상기 제1 금속층과 상기 개구부 사이에 적어도 일부가 형성된 제2 금속층을 가지고 이루어진다.
(29) 본 발명에 관한 반도체장치는, 복수의 패드를 갖는 반도체 칩과, 상기 반도체 칩상에 형성되며, 적어도 각 상기 패드의 단부를 덮도록 형성된 절연막과, 각 상기 패드상에 형성된 범프를 가지며, 상기 범프는 그 단부가 상기 절연막상에 형성되도록 상기 개구부보다 크게 형성되며, 상기 절연막은, 상기 반도체 칩의 면 위보다 상기 범프의 상기 단부 아래에 있어서 얇게 형성되어 이루어진다.
본 발명에 의하면, 반도체 칩의 면을 두꺼운 층에 의해 덮고, 또한 범프의 단부 아래에 형성되는 절연막을 얇은 층으로 한다. 반도체 칩의 면을 두꺼운 층으로 덮음으로써 반도체 칩의 내습성을 높일 수 있다. 또한, 범프의 단부 아래의 절연막에 의한 단차를 작게 함으로써 패드와 범프와의 접속 신뢰성을 높일 수 있다.
(30) 본 발명에 관한 반도체장치는, 복수의 패드를 갖는 반도체 칩과, 각각의 상기 패드에 접속되어 기둥 형상을 이루는 본체부와, 상기 본체부에 접속되어 상기 본체부의 폭보다 큰 폭으로 형성된 선단부로 이루어지는 범프를 포함하며, 상기 범프는, 상기 선단부에 있어서의 상기 본체부의 폭을 초과하는 부분과, 상기 본체부와의 사이에 땜납재를 축적하는 공간을 가지고 이루어진다.
본 발명에 의하면, 범프는 땜납재의 일부를 축적하는 공간을 갖는다. 따라서, 범프상에서 땜납재를 용융시킨 경우에 땜납재를 금속층의 외측으로 넓히지 않고, 즉 각 패드를 단락시키지 않고 마련할 수 있다.
(31) 본 발명에 관한 회로기판은, 상기 반도체장치가 탑재되어 있다.
(32) 본 발명에 관한 전자기기는 상기 반도체장치를 갖는다.
(발명의 실시 형태)
이하, 본 발명의 적합한 실시 형태에 관하여 도면을 참조하여 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되는 것이 아니다.
(제1 실시 형태)
도 1 내지 도 4는, 본 발명을 적용한 제1 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 실시 형태에서는 반도체 칩에 범프를 형성하는 예를 설명하지만, 본 발명에 관한 범프의 형성방법은 이에 한정되는 것이 아니라, 배선 패턴에 범프를 형성할 때 적용하여도 좋다. 그 경우, 배선 패턴의 랜드가 패드에 상당한다. 또한, 본 발명은 반도체 웨이퍼에 형성된 패드에 범프를 형성할 때 적용하여도 좋다. 즉, 이하에 설명하는 내용은 반도체 칩처리에 한정되지 않고, 반도체 웨이퍼처리에 있어서도 동일하게 적용할 수 있다.
본 실시 형태에서는, 도 1에 도시한 바와 같이 반도체 칩(10)을 준비한다. 반도체 칩(10)은 복수의 패드(12)를 갖는다. 패드(12)는 반도체 칩(10)의 내부에 형성된 집적회로의 전극이 된다. 패드(12)는 반도체 칩(10)의 단부에 배열되어 있어도, 반도체 칩(10)의 중앙부에 배열되어 있어도 좋다. 또한, 패드(12)는 반도체 칩(10)이 직사각형을 이룰 때 평행한 2변의 단부를 따라 배열되어 있어도, 4변의 단부에 배열되어 있어도 좋다. 패드(12)는 반도체 칩(10)에 있어서의 집적회로가 형성된 영역에 형성되어도 좋다. 패드(12)는 매트릭스형으로 복수행 복수열로 배열되어 형성되어도 좋다. 각 패드(12)는 반도체 칩(10)에 얇고 평평하게 형성되어 있는 것이 많지만, 측면 또는 종단면의 형상은 한정되지 않고 반도체 칩(10)의 면과 같은 면으로 되어 있어도 좋다. 또한, 패드(12)의 평면 형상도 특히 한정되지 않고, 원형이라도 직사각형이라도 좋다. 패드(12)는 알루미늄(A1) 또는 구리(Cu) 등으로 형성된다. 각 패드(12)간의 피치는 설계에 따라서 자유롭게 정할 수 있지만, 본 발명은, 예를 들면 약 40㎛ 이하의 좁은 피치의 패드(12)를 갖는 반도체 칩(10)에 대하여 특히 유효하다.
반도체 칩(10)에 있어서의 패드(12)가 형성된 면에는, 절연막(14)이 형성되어 있다. 절연막(14)은 각 패드(12)를 덮고 형성되어 있다. 본 실시 형태에서는 절연막(14)은 단일층으로 형성되어 있지만, 후술하는 예에 도시한 바와 같이 복수층으로 형성되어도 좋다. 또한, 절연막(14)의 두께는 필요에 따라 자유롭게 정할 수 있다. 절연막(14)은 일반적인 패시베이션막이라도 좋다. 절연막(14)은 예를 들면 SiO2, SiN 또는 폴리이미드 수지 등으로 형성될 수 있다. 본 실시 형태에서는, 각 패드(14)의 적어도 일부를 절연막(14)으로부터 노출시키는 공정과 패드(12)상에 범프를 형성하는 공정을 동일한 레지스트층(20)을 사용하여 행할 수 있다. 상세하게는, 레지스트층(20)을 반복하여 형성하지 않고, 한번에 형성된 레지스트층(20)을 사용하여 각 공정을 행할 수 있다.
도 2의 (A)에 도시한 바와 같이, 레지스트층(20)을 형성한다. 반도체 칩(10)의 패드(12)가 형성된 면에, 즉 절연막(14)상에 레지스트층(20)을 형성한다. 레지스트층(20)은 패드(12)의 윗쪽에 관통구멍(22)을 갖는다. 포토리소그래피기술을 적용하여 관통구멍(22)을 형성하여도 좋다. 즉, 마스크를 통하여 감광성의 레지스트층(20)에 에너지를 조사, 현상하여 관통구멍(22)을 형성하여도 좋다. 이 때, 레지스트층(20)은 포지티브형 및 네거티브형 레지스트인 것을 문제삼지 않는다. 또한, 레지스트층(20)은 20㎛ 정도의 두께로 형성하여도 좋다.
또는, 비감광성의 레지스트층(20)을 에칭하여 관통구멍(22)을 형성하여도 좋다. 또한, 레지스트층(20)은 스크린인쇄 또는 잉크젯방식을 적용하여 형성하여도 좋다.
관통구멍(22)은 패드(12)의 외주를 초과하지 않는 형상으로 형성하는 것이 바람직하다. 이로써, 좁은 피치로 마련된 복수의 패드(12)의 각각에 범프를 형성할 수 있다. 또한, 관통구멍(22)은, 반도체 칩(10)의 면에 대하여 수직으로 상승하는 벽면으로 형성되는 것이 바람직하다. 이렇게 함으로써, 수직으로 일어서는 범프를 형성할 수 있다. 또한, 관통구멍(22)의 평면 형상은 예를 들면, 원형 또는 직사각형이라도 좋으며 한정되지 않는다.
도 2의 (B)에 도시한 바와 같이, 레지스트층(20)을 마스크로서 관통구멍(22) 내의 절연막(14) 부분을 제거하고 패드(12)의 적어도 일부를 노출시키는 개구부(16)를 형성한다. 개구부(16)는 에칭에 의해 형성될 수 있다. 에칭의 수단은 화학적, 물리적 또는 이들의 성질을 조합하여 이용했지만 어느 것이라도 상관없다. 또한, 에칭의 특성은 등방성 또는 이방성중 어느 것이라도 좋다. 후술하는 바와 같이, 모든 방향으로 동등하게 에칭되는 등방성의 에칭이라도 본 발명을 적용할 수 있다.
도 2의 (B)에 도시한 바와 같이, 본 실시 형태에서는, 개구부(16)를 평면시에 있어서 관통구멍(22)의 형상의 범위 내에 형성한다. 이러한 개구부(16)는 예를 들면 이방성의 에칭에 의해 형성할 수 있다. 이로써, 관통구멍(22) 내에 제1 금속층(30)을 형성하면 패드(12)의 표면을 노출시키지 않게 할 수 있다. 또한, 레지스트층(20)에 형성된 관통구멍(22)을 사용함으로써 절연막(14)의 개구부(16)를 용이하게 형성할 수 있다.
도 3의 (A)에 도시한 바와 같이, 관통구멍(22)에 제1 금속층(30)을 형성한다. 관통구멍(22)은 개구부(16)에 연통되어 있기 때문에, 관통구멍(22)에 제1 금속층(30)을 형성함으로써, 패드(12)에 전기적으로 접속된 범프를 형성할 수 있다. 제1 금속층(30)은 관통구멍(22)의 높이를 초과하지 않고, 즉 관통구멍(22)의 내측에만 형성하여도 된다. 또한, 제1 금속층(30)은 레지스트층(20)과 같은 면으로 되어도 좋고, 관통구멍(22)의 높이를 초과하여 형성되어도 좋다. 제1 금속층(30)은 니켈(Ni), 구리(Cu) 또는 금(Au) 등으로 형성하여도 좋다. 또한, 제1 금속층(30)은 도 3의 (A)에 도시한 바와 같이 단일층이라도 좋고, 이와는 별도로 복수층으로 형성하여도 좋다.
제1 금속층(30)은, 무전해 도금(치환도금을 포함한다)에 의해서 형성하여도 좋다. 예를 들면 패드(12)가 알루미늄으로 형성되어 있는 경우에는, 알칼리성 아연용액을 사용하고, 패드(12)상에 아연산염(zincate) 처리를 실시하여 알루미늄상의 표면을 아연(Zn)으로 치환 석출시킨다. 이 경우에, 미리 레지스트층(20)을 200℃ 정도로 가열해 두는 것이 바람직하다. 이로써, 레지스트층(20)에 있어서의 강알칼리성의 용액에 대한 내성을 높일 수 있다. 또한, 레지스트층(20)의 열에 의한 변형을 방지하기 위하여 레지스트층(20)에 자외선을 조사하여도 좋다. 또한, 패드(12)의 표면에 아연을 석출시킬 때, 패드(12)를 알칼리성 아연용액에 침지한 후에 치환된 아연을 질산에 의해 용해시키고, 다시 알칼리성 아연용액에 침지하여도 좋다. 다음에, 표면을 아연으로 치환한 패드(12)에 무전해 니켈도금액을 마련하여, 아연과 니켈의 치환반응을 거쳐 니켈로 이루어지는 제1 금속층(30)을 패드(12)상에 형성한다.
또한, 패드(12)에 아연산염 처리를 시행하기 전에 반도체 칩(10)의 절연막(14)의 찌꺼기를 소정의 용액(예를 들면, 약한 플루오르화수소산 용액)으로 용해하는 것이 바람직하다. 또한, 절연막(14)의 찌꺼기를 용해한 후에 패드(12)를 알칼리성 용액에 침지하여, 패드(12)의 노출부의 산화막을 제거하는 것이 바람직하다. 이들에 의해, 패드(12)의 표면을 양호하게 알루미늄으로 치환할 수 있다.
또한, 예를 들면, 아연산염 처리로 제1 금속층(30)을 패드(12)상에 형성하는 경우에, 알루미늄(패드(12)) 위의 아연층이 일부 남아 있어도 좋다. 그 경우, 제1 금속층(30)은 아연층도 포함된다.
또한, 아연산염 처리와는 별도로, 알루미늄으로 이루어지는 패드(12)에 팔라듐 등의 환원제를 포함하는 용액을 마련하고, 그 후, 무전해 니켈도금액을 마련하고, 팔라듐 등을 핵으로 하여 니켈로 이루어지는 제1 금속층(30)을 패드(12)상에 석출시켜도 좋다. 일반적으로, 니켈은 금보다도 단시간에 형성할 수 있다. 또한, 제1 금속층(30)의 두께는 15 내지 25㎛ 정도라도 좋다.
도 3의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 상술한 예로 나타낸 바와 같이, 제1 금속층(30)은 관통구멍(22)의 형상에 따라 제1 금속층(30)을 형성할 수 있다. 즉, 금속이 등방 성장하는 무전해 도금을 적용하여도, 가로(폭)방향으로의 넓어짐을 억제하여 높이 방향으로 제1 금속층(30)을 형성할 수 있다. 따라서, 좁은 피치로 복수의 패드(12)가 형성되어 있어도 인근 패드(12)끼리의 쇼트를 방지할 수 있는 범프를 각각의 패드(12)에 형성할 수 있다.
도 3의 (C)에 도시한 바와 같이, 필요하다면 제1 금속층(30)의 표면에 제2 금속층(32)을 형성한다. 제2 금속층(32)은 제1 금속층(30)을 덮도록 형성한다. 이로써, 제2 금속층(32)(니켈층)의 산화를 방지할 수 있다. 레지스트층(20)을 제거한 후에 형성하는 제2 금속층(32)은, 도 3(C)에 도시한 바와 같이 단일층이라도 좋고, 이와는 별도로 복수층이라도 상관없다. 제2 금속층(32)중 적어도 표면층은 금으로 형성하여도 좋다. 금으로 형성함으로써, 배선 패턴 등과의 전기적 접속을 더욱 확실하게 할 수 있다. 또한, 제1 금속층(30)을 니켈로 형성한 경우에는, 제1 금속층(30)(니켈층)에 무전해 금도금액을 마련하고, 그 표면에 제2 금속층(32)(금층)을 형성하여도 좋다.
무전해 도금에 의해 제1 금속층(30) 또는 제2 금속층(32)을 형성할 때, 반도체 칩(10)을 소망의 용액에 침지하는 경우에는, 반도체 칩(10)의 이면이나 측면을 미리 보호막으로 덮어도 좋다. 보호막으로서 레지스트층을 사용하여도 좋다. 레지스트층은 비감광성 레지스트라도 좋다. 레지스트층은, 반도체 칩(10)의 측면 및 이면에 2㎛ 정도의 두께로 형성하여도 좋다. 또한, 반도체 칩(10)을 용액에 침지하는 동안은 광을 차단하는 것이 바람직하다. 이로써, 용액에 반도체 칩(10)을 침지함으로써 발생되는 용액중에서의 전극간의 전위 변화를 방지할 수 있다. 즉, 각 패드(12)에 대한 무전해 도금에 의한 금속의 석출 등의 처리를 균일화 할 수 있다.
또한, 패드(12)가 구리를 포함하는 재료로 이루어지는 경우에는, 예를 들면 패드(12)에 니켈층(제1 금속층(30))을 형성하는 경우에, 팔라듐 등의 환원제를 포함하는 용액을 패드(12)에 마련하고, 그 후에 무전해 니켈용액을 마련함으로써, 팔라듐을 핵으로서 니켈층을 형성하면 좋다.
또한, 지금까지 기재한 금속 및 용액은, 일례로서 이에 한정되는 것이 아니라, 예를 들면 무전해 도금으로 사용하는 금속으로서 구리(Cu)를 사용하여도 좋다.
본 실시 형태에 의하면, 한번 형성한 레지스트층(20)을 이용하여 절연막(14)에 개구부(16)를 형성하고, 패드와 접속하는 금속층(제1 및 제2 금속층(30, 32))을 형성하기 때문에, 간단한 공정으로 범프를 형성할 수 있다. 레지스트층(20)의 관통구멍(22) 내에 금속층(예를 들면 제1 금속층(30))을 형성한 경우에는, 관통구멍(22)의 크기에 따른 형상으로 즉 소망의 폭으로 범프를 형성할 수 있다.
이상의 공정에 의해, 도 4에 도시한 바와 같이, 반도체 칩(10)의 각각의 패드(12)에 제1 금속층(30) 및 필요에 따라서 형성하는 제2 금속층(32)으로 이루어지는 범프(40)를 형성할 수 있다. 이 반도체 칩(10)은, 플립칩으로서 기판에 페이스 다운 본딩할 수 있다. 그 경우, 기판에 형성된 배선 패턴(랜드)과 범프(40)를 전기적으로 접속한다. 전기적 접속에는 이방성 도전막(ACF)이나 이방성 도전 페이스트(ACP) 등의 이방성 도전재료를 사용하여, 도전 입자를 범프(40)와 배선과의 패턴 사이에 개재시켜도 좋다. 또한, Au-Au, Au-Sn, 땜납재(솔더를 포함한다) 등에 의한 금속 접합이나 절연 수지의 수축력에 의해 범프(40)와 배선 패턴(특히 랜드)을 전기적으로 접속하여도 좋다.
(제2 실시 형태)
도 5의 (A) 내지 도 6의 (B)는, 본 발명을 적용한 제2 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 실시 형태에서는 제1 실시 형태에서 나타낸 내용을 가능한 한 적용할 수 있기 때문에, 중복되는 기재는 생략한다. 또한, 본 실시 형태에 한하지 않고, 이하에 나타내는 실시 형태에서는 다른 실시 형태의 내용을 가능한 한 적용할 수 있다.
상술한 실시 형태의 도 2의 (A)에 도시한 바와 같이, 관통구멍(22)을 갖도록 레지스트층(20)을 형성한 후, 도 5의 (A)에 도시한 바와 같이, 관통구멍(22)을 통하여 절연막(14)의 일부를 제거한다. 본 실시 형태에서는, 절연막(14)의 개구부(18)는 레지스트층(20)의 관통구멍(22)을 초과한 형상으로 형성되어 있다. 예를 들면 절연막(14)의 일부를 등방성의 에칭에 의해 제거함으로써 이러한 개구부(18)를 형성하여도 좋다. 개구부(18)는, 도 5의 (A)에 도시한 바와 같이, 패드(12)의 외주를 초과하지 않는 크기로 형성되어도 좋다.
도 5의 (B)에 도시한 바와 같이, 관통구멍(22)에 제1 금속층(30)을 형성한다. 이 경우에, 평면시에 있어서 개구부(18)의 형상은 관통구멍(22)보다 크기 때문에 개구부(18)에 있어서의 관통구멍(22)으로부터 돌출되는 외측 부분에, 제1 금속층(30)이 형성되기 어려운 경우가 있다. 이로써, 도 6의 (A)에 도시한 바와 같이 레지스트층(20)을 제거했을 때, 패드(12)상에는, 제1 금속층(30)의 주위에 절연막(14)으로부터의 노출부(13)가 형성되어 버린다. 그래서, 본 실시 형태에서는, 도 6의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한 후에 제2 금속층(32)을 형성하여 노출부(13)를 덮는다.
예를 들면, 제2 금속층(32)은 내측 및 외측의 층(34, 36)으로 이루어지며, 도 6의 (B)에 도시한 바와 같이, 그 중 내측의 층(34)에 의해 노출부(13)의 표면을 덮어도 좋다. 내측의 층(34)은 제1 금속층(30)과 동일 부재라도 좋고, 예를 들면 니켈(Ni), 구리(Cu) 또는 금(Au) 등을 사용할 수 있다. 이렇게 함으로써, 패드(12)의 표면을 노출시키지 않고 범프를 형성할 수 있다. 또한, 외측의 층(36)은 금으로 형성하여도 좋다.
또한, 단일층으로 이루어지는 제2 금속층(32)에 의해 노출부(13)를 덮어도 좋다. 이 경우에 제2 금속층(32)은 니켈(Ni), 구리(Cu) 또는 금(Au)으로 형성하여도 좋다.
본 실시 형태에 관한 반도체장치는 패드(12)를 갖는 반도체 칩(10)과 절연막(14)과 제1 및 제2 금속층(30, 32)을 갖는 범프를 포함한다.
절연막(14)은, 패드(12)의 중앙부에 개구부(18)가 형성되고, 반도체 칩(10)의 면으로부터 각 패드(12)의 단부까지를 덮도록 형성되어 있다. 제1 금속층(30)은 개구부(18)의 내측에 형성되고, 제1 금속층(30)과 개구부(18)와의 사이에 제2 금속층(32)의 적어도 일부가 형성되어 있다. 제2 금속층(32)은, 도 6의 (B)에 도시한 바와 같이, 제1 금속층(30)의 표면을 덮고 있으며, 그 표면을 덮은 중 일부가, 제1 금속층(30)과 개구부(18)와의 사이에 형성되어도 좋다. 또한, 이와는 별도로, 제2 금속층(32)을 제1 금속층(30)과 개구부(18)와의 사이에만 형성하여도 좋다. 어떻든간에, 본 실시 형태에 의해 패드(12)를 노출시키지 않는 범프를 형성할 수 있다.
(제3 실시 형태)
도 7의 (A) 내지 도 8의 (B)는, 본 발명을 적용한 제3 실시 형태에 관한 범프의 형성방법을 도시한 도면이다.
본 실시 형태에서는, 도 7의 (A)에 도시한 바와 같이, 절연막(15)이 형성된 반도체 칩(10)을 준비한다. 절연막(15)은 패드(12)의 중앙부를 덮는 부분이 반도체 칩(10)의 면으로부터 패드(12)의 단부를 덮는 부분보다 얇게 형성되어 있다. 절연막(15)은 단일층으로 형성되어도 좋고, 복수층으로 형성되어도 좋다. 예를 들면 도 7의 (A)에 도시한 바와 같이, 절연막(15)은 상층(50) 및 하층(60)으로 형성되어도 좋다. 이 경우에, 하층(60)은 패드(12)의 중앙부에 개구부(62)를 가지며, 반도체 칩(10)의 면으로부터 패드(12)의 단부를 덮도록 형성된다. 또한, 상층(50)은 하층(60) 및 패드(12)의 중앙부상에 형성된다. 이렇게 하여, 패드(12)의 중앙부에 절연막(15)의 얇은 부분(17)이 형성되어 있어도 좋다.
도 7의 (A)에 도시한 바와 같이, 반도체 칩(10)의 절연막(15)상에 관통구멍(22)을 갖는 레지스트층(20)을 형성한다. 관통구멍(22)은 패드(12)의 외주보다 내측으로서, 절연막(15)의 얇은 부분(17)보다 외측에 형성하여도 좋다. 절연막(15)이 상층(50) 및 하층(60)으로 이루어지는 경우는, 하층(60)중, 패드(12)의 단부를 덮는 부분의 윗쪽에 관통구멍(22)의 벽면이 형성되어도 좋다. 이렇게 함으로써, 관통구멍(22) 내의 절연막(15)의 부분을 제거한 경우에, 절연막(15)의 개구부를 관통구멍(22)을 초과하지 않는 형상으로 형성하기 쉽게 할 수 있다. 상세하게 말하면, 절연막(15)의 얇은 부분(17) 중, 적어도 일부를 제거할 수 있는 정도의 시간이나 처리 능력으로 에칭함으로써, 절연막(15)의 두꺼운 부분을 제거하지 않고 절연막(15)의 개구부를 관통구멍(22)을 초과하지 않는 형상으로 형성할 수 있다.
또한, 이와는 별도로, 관통구멍(22)을 절연막(15)의 얇은 부분(17)의 영역 내에 형성하여도 좋다. 이 경우에 있어서도, 관통구멍(22) 내의 절연막(15)의 얇은 부분(17)중, 적어도 일부를 제거하면, 절연막(15)의 개구부를 관통구멍(22)을 초과하지 않는 형상으로 형성할 수 있다.
또한, 또 별도로, 관통구멍(22)을 패드(12)의 외주 및 그 외측에 형성하여도 상관없다. 이와 같이 관통구멍(22)을 형성하여도 절연막(15)을 제거할 때, 예를 들면 절연막(15)의 패드(12)의 단부를 덮는 부분(예를 들면 하층(60))을 제거하지 않고 남김으로써, 반도체 칩(10) 및 패드(12)를 절연막(15)으로부터 노출시키지 않고 범프를 형성할 수 있다.
도 7의 (B)에 도시한 바와 같이, 관통구멍(22)을 통하여, 절연막(15)의 일부를 제거한다. 절연막(15)의 개구부를 그 형상이 관통구멍(22)의 크기를 초과하도록 형성하여도 좋다. 예를 들면, 상층(50)의 개구부(52)를 관통구멍(22)의 형상을 초과하여 형성하여도 좋다. 이 경우에, 하층(60)의 개구부(62)를 관통구멍(22)을 초과하지 않는 형상으로 형성하면, 다음의 공정으로 형성하는 제1 금속층(30)을 패드(12)의 표면을 노출시키지 않고 형성할 수 있다. 또한, 하층(60)의 개구부(62)를 관통구멍(22)을 초과한 형상으로 형성한 경우에 있어서도, 상술한 예로 나타낸 바와 같이, 레지스트층(20)을 제거한 후에, 패드(12)에 있어서의 제1 금속층(30)의 주위의 노출부에 제2 금속층(32)(도시하지 않음)중 적어도 일부를 형성하여 그 노출부를 덮으면 좋다.
또한, 관통구멍(22)을 초과하지 않는 형상으로 절연막(15)의 개구부를 형성하여도 좋다. 예를 들면 절연막(15)이 상층(50) 및 하층(60)으로 이루어지는 경우는, 각 층의 개구부(52, 62)를 관통구멍(22)을 초과하지 않는 형상으로 형성하여도 좋다.
도 8의 (A)에 도시한 바와 같이, 관통구멍(22)에 제1 금속층(30)을 형성한다. 하층(60)의 개구부(62)를 관통구멍(22)을 초과하지 않는 형상으로 형성하고, 상층(50)의 개구부(52)를 관통구멍(22)을 초과한 형상으로 형성한 경우는, 제1 금속층(30)을 그 단부가 하층(60)상에 실리도록 형성할 수 있다. 즉, 제1 금속층(30)의 단부 아래에 형성되는 절연막(15) 부분을 얇게 형성할 수 있다. 이로써, 범프의 단부 아래의 절연막(15)에 의한 단차를 작게 하고, 범프와 패드(12)와의 전기적 접속을 확실하게 도모할 수 있다.
도 8의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 제1 금속층(30)을 그 단부가 절연막(15)(하층(60))상에 실리도록 형성함으로써, 패드(12)를 노출시키지 않고 제1 금속층(30)을 형성할 수 있다. 또한, 제1 금속층(30)의 표면에 제2 금속층(도시하지 않음)을 형성하여도 좋다. 예를 들면, 상층(50)의 개구부(52)와 하층(60)의 개구부(62)의 크기가 다른 경우에, 하층(60)이 단부 아래에 형성된 제1 금속층(30)의 표면에, 상층(50)을 단부 아래에 갖는 제2 금속층을 형성하여도 좋다. 이로써, 제1 금속층(30) 및 제2 금속층으로 이루어지는 범프의 단부 아래에 있어서의 절연막(15)에 의한 단차를 계단 형상으로서 완화하고, 범프와 패드(12)와의 전기적 접속을 확실하게 도모할 수 있다. 또한, 이것과는 별도로, 제1 금속층(30)의 주위에 절연막(15)으로부터의 노출부가 형성되는 경우에는, 이 노출부를 덮도록 제2 금속층을 형성하여도 좋다.
본 실시 형태에 관한 반도체장치는, 패드(12)를 갖는 반도체 칩(10)과, 절연막(15)과 각 패드(12)로 형성된 범프를 포함한다.
절연막(15)은, 패드(12)의 중앙부에 개구부가 형성되며, 반도체 칩(10)의 면으로부터 각 패드(12)의 단부까지를 덮도록 형성되어 있다. 범프는, 그 단부가 절연막(15)상에 실리도록, 절연막(15)의 개구부보다 크게 형성되어 있다. 범프는, 상술한 예에서 나타낸 바와 같이 제1 금속층(30)을 가져도 된다. 또한, 범프는 제1 금속층(30)의 외측에 형성된 제2 금속층을 또한 포함하여도 좋다. 절연막(15)은, 범프의 단부 아래에 형성되어 이루어지는 얇은 층과, 반도체 칩(10)의 면에 형성되는 두꺼운 층을 갖는다. 예를 들면 도 8의 (B)에 도시한 바와 같이, 제1 금속층(30)의 단부 아래에, 복수층으로 이루어지는 절연막(15)의 하층(60)의 일부가 들어가 있어도 좋다.
이것에 의하면, 반도체 칩(10)의 면을 두꺼운 층으로 덮고, 또한, 범프의 단부 아래에 형성하는 절연막(15)을 얇은 층으로 한다. 반도체 칩(10) 면을 두꺼운 층으로 덮음으로써 반도체 칩(10)의 내습성을 높일 수 있다. 또한, 범프의 단부 아래의 절연막(15)에 의한 단차를 작게 함으로써, 패드(12)와 범프와의 접속 신뢰성을 높일 수 있다.
(제4 실시 형태)
도 9는, 본 발명을 적용한 반도체장치를 도시한 도면이다. 도 9에 도시한 반도체장치(1)는, 상술한 범프(예를 들면 도 3의 (C)에서 도시한 범프(40))가 패드(12)상에 형성된 반도체 칩(10)과, 배선 패턴(72)이 형성된 기판(70)과, 복수의 외부단자(80)를 포함한다.
이 예에서는, 반도체 칩(10)은 기판(70)에 대하여 페이스 다운 본딩되어 있다. 반도체 칩(10)과 기판(70)과는 이방성 도전재료(74)에 의해 접착되어 있다. 그리고, 범프(40)와 배선 패턴(72)과는 도전 입자에 의해 전기적으로 접속되어 있다.
기판(70)에는, 복수의 외부단자(80)가 마련되어 있다. 외부단자(80)는, 도시하지 않은 스루 홀 등을 통하여 배선 패턴(72)에 전기적으로 접속되어 있다. 각 외부단자(80)는 솔더 볼이라도 좋다. 솔더 등을 인쇄하여 리플로 공정을 거쳐 외부단자(80)를 형성하여도 좋다. 외부단자(80)는 솔더 외에 구리 등에 의해 형성되어도 좋다. 또한, 적극적으로 외부단자(80)를 형성하지 않고 머더보드 실장시에 머더보드측에 도포되는 솔더 크림을 이용하여, 그 용융시의 표면장력에서 결과적으로 외부단자를 형성하여도 된다. 이 반도체장치는, 소위 랜드 그리드 어레이형의 반도체장치이다.
(제5 실시 형태)
도 10의 (A) 내지 도 10의 (C)는, 제5 실시 형태에 관한 범프의 형성방법을 도시한 도면이다.
본 실시 형태에서는, 도 3의 (A)에 도시한 바와 같이 제1 금속층(30)을 형성한 후, 도 10의 (A)에 도시한 바와 같이, 레지스트층(20)을 남긴채 제2 금속층(33)을 형성한다. 즉, 제2 금속층(33)을 제1 금속층(30)의 표면에 형성한다. 제2 금속층(33)은, 단일층 또는 복수층 중, 어느 것이라도 좋다. 제2 금속층(33)은, 금(Au)으로 형성하여도 좋다. 제2 금속층(33)이 복수층으로 이루어지는 경우에는, 적어도 표면의 층을 금으로 형성하여도 좋다. 제2 금속층(33)의 두께는, 0.1 내지 0.2㎛ 정도라도 좋다. 또한, 제2 금속층(33)은 무전해 도금으로 형성하여도 좋다.
도 10의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 이렇게 해서, 제1 및 제2 금속층(30, 33)을 포함하는 금속층(42)을 형성한다.
다음에, 도 10의 (C)에 도시한 바와 같이, 필요하다면 금속층(42)에 땜납재(44)를 마련한다. 상세하게는, 제2 금속층(33)에 땜납재(44)를 마련한다. 땜납재(44)는, 반도체 칩(10)을 도시하지 않은 리드(배선을 포함한다)와 전기적으로 접속하기 위하여 사용된다. 땜납재(44)는, 연납 또는 경납 중, 어느 것이라도 좋으며, 예를 들면 솔더 또는 도전 페이스트 등이라도 좋다.
제2 금속층(33)은, 제1 금속층(30)보다 땜납재(44)에 잘 융합되기 쉬운 재료로 형성되는 것이 바람직하다. 땜납재(44)로서 솔더를 사용한 경우 제2 금속층(33)은, 제1 금속층(30)보다 솔더에 묻기 쉬운 재료인 것이 바람직하다. 예를 들면 상술한 바와 같이, 제2 금속층(33)의 적어도 표면은, 금으로 형성되어도 좋다. 이로 인하여 땜납재(44)를 양호한 상태로 제2 금속층(33)에 마련할 수 있다. 또한, 제2 금속층(33)의 재료는 금에 한정되지 않고, 땜납재(44)에 융합되기 쉬운 그 밖의 금속이라도 좋다.
금속층(42)에 솔더를 마련하는 경우, 예를 들면 금속층(42)의 상면(제2 금속층(33))을 솔더욕에 침지하는 것, 즉 디핑법으로 마련하여도 좋다. 그 경우, 솔더는 Au층(제2 금속층(33))에 부착되기 쉬우므로 용이하게 금속층(42)상에 솔더를 마련할 수 있다. 또한, 금속층(42)을 용융시킨 솔더의 표면에 접촉시킴으로써 제2 금속층(33)에 솔더를 부착시켜도 좋다. 또한, 인쇄법 또는 잉크젯방식에 의해 금속층(42)상에 솔더를 마련하여도 좋다. 솔더는, 주석(Sn) 및 은(Ag)을 포함하는 재료로 형성하여도 좋다. 금속층(42)상에 마련하는 솔더의 높이는 예를 들면 10 내지 20㎛ 정도라도 좋다. 또한, 본 실시 형태의 범프는 금속층(42)(제1 및 제2 금속층(30, 33))과 땜납재(44)를 포함한다.
땜납재(44)는, 주석(Sn)을 포함하는 금속이라도 좋다. 또한 땜납재(44)는 주석(Sn)에 은(Ag), 구리(Cu), 비스무트(Bi), 아연(Zn)으로부터 선택되는 하나 또는 복수의 금속이 첨가된 것이라도 좋다. 땜납재(44)의 막 두께는 인근의 범프 사이가 쇼트되지 않도록 조정하면 좋다. 예를 들면 범프와 접속하는 부재(예를 들면, 리드)의 표면이 Au인 경우에는, 땜납재(44)의 막 두께를 약 0.1 내지 3㎛로 하면 충분한 접합 강도를 갖는 Sn-Au 공정접합(共晶接合)을 형성할 수 있다. 또한, 이 정도의 막 두께라면, 인근의 범프간의 거리가 아주 근거리(예를 들면, 약 7㎛)라도, 접합시에 리플로를 함으로써 범프 사이의 쇼트를 방지할 수 있다.
또한, 상술한 예와는 별도로, 제1 금속층(30)에 직접적으로 땜납재(44)(제2 금속층)를 마련하여도 좋다. 즉, 범프는 제1 금속층(30)과 땜납재(44)를 포함한다. 예를 들면, 니켈층(제1 금속층(30))에 땜납재(44)를 도포하여 범프를 형성하여도 좋다. 땜납재(44)는, 제1 금속층(30)의 전체를 덮도록 형성하여도 좋고, 또한 제1 금속층(30)의 상면에 형성하여도 좋다.
본 실시 형태에서는, 금속층(42)은 그 상면에 제2 금속층(33)을 갖기 때문에, 예를 들면 제2 금속층(33)이 땜납재(44)에 융합되기 쉬운 재료로 이루어지는 경우에, 금속층(42)에 마련되는 땜납재(44)의 양을 적당량으로 할 수 있다. 상세하게는, 땜납재(44)를 금속층(42)의 상면에만 마련할 수 있다. 이로써, 땜납재(44)를 용융시켰을 때, 땜납재(44)가 금속층(42)의 측면으로부터 가로방향(이웃 패드(12)의 방향)으로 넓어지는 것을 방지할 수 있다. 따라서, 복수의 패드(12)가 좁은 피치로 배열되어 있는 경우라도, 용융된 땜납재(44)에 의한 각 패드(12)의 단락을 없앨 수 있다.
(제6 실시 형태)
도 11의 (A) 및 도 11의 (B)는, 제6 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 공정에 의해 형성되는 범프(46)(도 11의 (B)참조)는, 금속층(제1 및 제2 금속층(30, 33))과 땜납재(44)를 포함한다. 본 실시 형태에서는 땜납재(44)를 금속층(제1 및 제2 금속층(30, 33))의 주위에 수지층(24)을 형성한 상태에서 마련한다.
도 11의 (A)에 도시한 바와 같이, 제1 및 제2 금속층(30, 33)을 형성한다. 레지스트층(20)을 남기고, 제2 금속층(33)을 제1 금속층(30)의 상면에 형성하여도 좋다. 또한, 제2 금속층(33)은 레지스트층(20)을 제거한 후에 제1 금속층(30)의 표면을 덮도록 형성하여도 좋다. 또한, 제2 금속층(33)은, 제1 금속층(30)보다 땜납재(44)에 융합되기 쉬운 재료로 형성하여도 좋다. 다시 말하면, 제2 금속층(33)은, 제1 금속층(30)보다 땜납재(44)가 부착되기 쉬운 재료로 형성하여도 좋다.
다음에, 도 11의 (B)에 도시한 바와 같이, 금속층(제1 및 제2 금속층(30, 33))에 땜납재(44)를 마련한다. 본 공정은, 금속층(제1 및 제2 금속층(30, 33))의 주위에 수지층(24)을 마련하여 행한다.
수지층(24)은, 패드(12)에 형성된 각 금속층(제1 및 제2 금속층(30, 33))의 일부를 피해 마련한다. 상세하게는, 수지층(24)은 제2 금속층(33)의 적어도 일부를 노출시켜 마련한다. 수지층(24)은, 금속층(제1 및 제2 금속층(30, 33))의 상면을 피해 마련하여도 좋다. 도시한 바와 같이, 수지층(24)을 금속층(제1 및 제2 금속층)의 상면과 거의 같은 면이 되도록 마련하여도 좋다.
수지층(24)은, 레지스트층(20)을 제거한 후에, 다시 금속층(제1 및 제2 금속층(30, 33))의 주위에 형성하여도 좋다. 또한, 수지층(24)으로서 레지스트층(20)을 남겨 사용하여도 좋다. 후자의 경우에는, 금속층(적어도 제1 금속층(30))을 형성하기 위한 층과, 땜납재(44)를 마련하기 위한 층을 한번 형성한 레지스트층(20)을 사용하기 때문에 공정의 간략화가 도모된다. 또한, 수지층(24)으로서 레지스트층(20)을 사용하는 경우, 제2 금속층(33)은 레지스트층(20)과 거의 같은 면이 되도록 형성하는 것이 바람직하다.
수지층(24)은 포토리소그래피기술, 에칭, 스크린인쇄, 잉크젯방식, 디스펜서에 의한 도포 등을 적용하여 형성할 수 있다. 예를 들면 폴리이미드 수지를 반도체 칩(10)의 패드(12)가 형성된 면에서, 복수의 금속층(제1 및 제2 금속층(30, 33))을 피하여, 그 상면과 거의 같은 면이 되도록 도포하여 마련되어도 좋다. 그리고, 필요하다면, 에칭 등에 의해 금속층(제1 및 제2 금속층(30, 33))의 표면을 노출시켜도 좋다. 이 경우에, 산소 플라즈마를 조사하여 노출시켜도 된다. 또한, 에칭 등에 의해 금속층(제1 및 제2 금속층(30, 33))의 일부를 노출시킴으로써 수지층(24)의 두께를 금속층(제1 및 제2 금속층(30, 33))의 두께보다 다소 얇게 하여도 상관없다.
이렇게 해서, 수지층(24)을 형성한 후에, 금속층(제1 및 제2 금속층(30, 33))에 땜납재(44)를 마련한다. 땜납재(44)는, 이미 상술한 설명의 내용의 것이라도 좋으며, 예를 들면 솔더(예를 들면 주석, 은 및 구리를 포함하는 합금)라도 좋다. 또한, 땜납재(44)는 금속층(제1 및 제2 금속층(30, 33))의 적어도 수지층(24)으로부터의 노출면을 용융한 솔더의 표면에 접촉시킴으로써 마련되어도 좋다. 그 경우, 제2 금속층(33)을 땜납재(44)에 융합되기 쉬운 재료로 형성하면, 확실히 제2 금속층(33)에 땜납재(44)를 마련할 수 있다. 또한, 금속층(제1 및 제2 금속층(30, 33))에 마련하는 솔더의 높이는 예를 들면, 10 내지 20㎛ 정도라도 된다.
이들에 의하면, 수지층(24)은 솔더에 묻기 어렵기(솔더가 튀기 쉬움) 때문에, 금속층(제1 및 제2 금속층(30, 33))의 노출면에만 적당량의 솔더를 마련할 수 있다. 상세하게는, 솔더가 반도체 칩 탑재시에 패드(12)의 주위에 여분으로 흘러 나오는 일이 없을 정도로, 소량의 솔더를 마련할 수 있다. 이로써, 솔더(땜납재(44))가 금속층(제1 및 제2 금속층(30, 33))의 측면으로부터 가로방향(이웃 패드(12)의 방향)으로 넓어지는 것을 방지할 수 있다. 따라서, 복수의 패드(12)가 좁은 피치로 배열되어 있는 경우라도, 용융된 땜납재(44)에 의한 각 패드(12)의 단락을 없앨 수 있다.
(제7 실시 형태)
도 12의 (A) 및 도 12의 (B)는, 제7 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 실시 형태에서는 제1 금속층(90)의 형태가 상술한 것과 다르다.
도 12의 (A)에 도시한 바와 같이, 제1 금속층(90)을 레지스층(20)에 있어서의 관통구멍(22)의 높이를 초과하여, 즉 외측으로 밀려나와 형성된다. 다시 말하면, 제1 금속층(90)을 관통구멍(22)으로부터 넘쳐나오게 형성한다. 제1 금속층(90)은, 무전해 도금으로 형성하는 경우에는 작업 온도 및 시간, 도금액의 양 및 pH 및 도금 회수(턴 수) 등에 의해 그 두께를 컨트롤하면 된다.
제1 금속층(90)은, 관통구멍(22)의 외측 부분에서는 모든 방향으로 성장한다. 즉, 제1 금속층(90)은, 관통구멍(22)의 외측에 있어서 높이 방향뿐만 아니라 폭 방향으로도 성장한다. 이렇게 해서, 제1 금속층(90)은 그 선단부가 관통구멍(22)의 폭을 초과하여 형성된다.
다음에, 제2 금속층(92)을 형성한다. 제2 금속층(92)은 도시한 바와 같이, 레지스트층(20)을 남기고 형성하여도 좋다. 이 경우에는, 제2 금속층(92)은 제1 금속층(90)의 선단부(관통구멍(22)의 외측 부분)에 형성된다. 또한, 제2 금속층(92)은 레지스트층(20)을 제거한 후에 형성하여도 좋다. 이 경우에 제2 금속층(92)은, 제1 금속층(90)의 표면을 덮고 형성하여도 좋다. 또한, 제1 및 제2 금속층(90, 92)의 그 밖의 형태 및 형성방법은, 여기까지 기재한 내용을 적용할 수 있다.
도 12의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 이렇게 해서, 범프(100)(제1 및 제2 금속층(90, 92))를 형성한다. 범프(100)는 본체부(94)와 선단부(96)를 포함한다.
범프(100)의 본체부(94)는, 패드(12)와 접속하여 마련되어 있다. 본체부(94)는, 기둥 형상(예를 들면 원주 또는 각주)을 이룬다. 본체부(94)는, 관통구멍(22)의 형상에 맞추어 형성된다. 관통구멍(22)은 패드(12)를 초과하지 않도록 형성한 경우에는, 본체부(94)는 반도체 칩(10)의 평면시에 있어서 패드(12)의 내측에 형성된다. 또한, 본체부(94)의 두께는 레지스트층(20)의 관통구멍(22)의 높이에 따라서 형성된다.
범프(100)의 선단부(96)는 본체부(94)에 접속되어 마련된다. 선단부(96)는, 본체부(94)의 폭보다 큰 폭으로 형성된다. 예를 들면 본체부(94)가 반도체 칩(10)의 평면시에 있어서 직사각형을 이루는 경우에, 선단부(96)는 본체부(94)의 적어도 1변(모든 변인 것이 바람직하다)을 초과하여 형성된다. 또한, 하나의 패드(12)에 형성되는 범프(100)의 선단부(96)는, 반도체 칩(10)의 평면시에 있어서, 인근의 패드(12)를 향하는 방향과, 그와는 다른 방향으로 각각 다른 길이로 돌출하여도 좋다. 예를 들면 선단부(96)에 있어서 패드(12)를 향하는 방향으로 본체부(94)를 초과하는 부분은, 그와는 다른 방향으로 본체부(94)를 초과하는 부분보다 짧게 형성되어도 좋다. 이로써, 각각의 패드(12)에 있어서의 선단부(96)끼리가 전기적으로 접촉하는 것을 방지할 수 있다. 또한, 선단부(96)는, 패드(12)의 폭보다 큰 폭으로 형성되어도 좋으며, 또한 본체부(94)의 폭보다 커서 패드(12)의 폭보다 작은 폭으로 형성되어도 좋다.
범프(100)(금속층)에, 땜납재(44)를 마련한다. 땜납재(44)는, 상술한 바와 같이, 예를 들면 솔더라도 좋다. 땜납재(44)의 형성방법은 이미 기재한 바와 같다. 범프(100)는, 선단부(96)가 본체부(94)보다 크게 형성됨으로써, 선단부(96)에 있어서의 본체부(94)를 초과하는 부분과, 본체 땜납재(44)를 축적하는 공간(98)을 갖는다. 예를 들면 공간(98)은, 선단부(96)에 있어서의 패드(12)를 향하는 면과, 본체부(94)의 측면으로 형성되는 들어간 모서리로 형성되어도 좋다. 범프(100)에 마련된 땜납재(44)중, 여분인 일부를 공간(98)으로 대비함으로써, 인근의 패드(12)의 방향으로 땜납재(44)가 흐르지 않도록 할 수 있다. 또한, 본체부(94) 및 선단부(96)의 각각의 형태(금속층의 폭 등)는, 땜납재(44)를 축적하기 쉽게 자유롭게 정할 수 있다.
도 12의 (A) 및 도 12의 (B)에 도시한 예와는 별도로, 제2 금속층(92)을 관통구멍(22)으로부터 넘치게 형성하여도 좋다. 즉, 제1 금속층(90)을 레지스트층(20)을 초과하지 않는 높이로 형성하고 레지스트층(20)을 남긴 상태에서, 제2 금속층(92)을 레지스트층(20)을 초과하도록 형성하여도 좋다. 그 경우에 있어서도, 상술하여 나타낸 효과를 얻을 수 있다.
또한, 상술한 설명에서는 범프(100)는, 제1 및 제2 금속층(90, 92)을 포함하는 것으로 했지만, 이와는 별도로 범프(100)는 제1 및 제2 금속층(90, 92)과 땜납재(44)를 포함하는 것으로 하여도 좋다.
본 실시 형태에 의하면, 제1 금속층(90)(또는 제2 금속층(92))을 관통구멍(22)으로부터 넘치게 형성하여 선단부를 관통구멍(22)보다 큰 폭으로 형성한다. 이렇게 함으로써, 범프(100)에 땜납재(44)의 일부를 축적하는 공간(98)을 형성할 수 있다. 따라서, 땜납재(44)를 범프(100)(금속층)의 외측으로 넓히지 않고 즉, 각 패드(12)를 단락시키지 않고 마련할 수 있다.
다음에, 본 실시 형태에 관한 반도체장치에 관하여 설명한다. 반도체장치는, 복수의 패드(12)를 갖는 반도체 칩(10)과, 본체부(94) 및 선단부(96)를 갖는 범프(100)를 포함한다.
범프(100)에 관해서는, 이미 기재한 바와 같다. 선단부(96)는 제1 및 제2 금속층(90, 92) 또한 제2 금속층(92)으로 형성된다. 또한, 제2 금속층(92)은 선단부(96)에만 형성되어도 좋으며, 또한 선단부(96) 및 본체부(94)에 형성되어도 좋다. 또한, 선단부(96) 및 본체부(94)의 형상 및 크기는 특히 한정되지 않는다.
범프(100)는, 땜납재(44)를 축적하는 공간(98)을 갖는다. 상세하게는, 범프(100)는 땜납재(44)의 용융시에 그 일부가 들어가 축적되는 공간(98)을 갖는다. 공간(98)의 형태는 한정되지 않고, 선단부(96)와 본체부(94)와의 각각의 면에 의해 구성되는 들어간 모서리로 형성되어도 좋다.
본 실시 형태에 관한 반도체장치에 의하면, 예를 들면 반도체 칩(10)을 인터보더(기판) 등에 땜납재(44)를 개재하여 탑재할 때, 용융되는 땜납재(44)를 인근의 패드(12)의 방향으로 흐르지 않고 공간(98)에 축적할 수 있다. 즉, 복수의 패드(12)가 좁은 피치인 경우라도, 각각의 패드(12)를 단락시키는 일이 없다. 따라서, 신뢰성이 높은 반도체장치를 제공할 수 있다.
(제8 실시 형태)
도 13의 (A) 내지 도 16의 (B)는, 본 발명을 적용한 제8 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 도 16의 (A) 및 도 16의 (B)는, 본 실시 형태에 있어서의 변형예를 도시한 도면이다. 본 실시 형태에서는, 제2 금속층(180)을 전해 도금으로 형성한다.
도 13의 (A)에 도시한 바와 같이, 반도체 칩(10)에 형성된 절연막(14)상에, 도전막(170)을 형성한다. 도전막(170)은, 제2 금속층(180)을 전해 도금에 의해 형성되기 위한 도금 리드가 되는 것이다. 도전막(170)은, 적어도 각 패드(12)의 윗쪽으로부터 소정의 형상으로 절연막(14)상에 회전된다. 상세하게는, 도전막(170)은 반도체 칩(10)의 평면시에 있어서, 각 패드(14)로부터 반도체 칩(10)의 외주 방향으로 회전된다. 도전막(170)은, 절연막(14)상에서 각 패드(12)를 덮도록 형성하여도 좋다. 즉, 도전막(170)은 각 패드(12)의 위치에 대응하여 랜드 형상으로 형성하여도 좋다. 또한, 도전막(170)은 각 패드(12)를 지나도록 라인 형상으로 형성하여도 좋다. 도전막(170)의 두께는, 후에 형성하는 제1 금속층(30)과의 전기적 접속을 고려하여 자유롭게 정할 수 있지만, 예를 들면 50 내지 200nm 정도라도 좋다. 또한, 도전막(170)은, 도전 부재라면 그 재료는 한정되지 않으며, 예를 들면 니켈(Ni), 크롬(Cr), 티탄(Ti), 텅스텐(W), 백금(Pt)중 어느 하나의 재료로 형성하여도 좋다. 도전막(170)의 형성방법도 한정되지 않으며, 예를 들면 스퍼터링법, 증착법 등으로 형성하면 좋다.
도 13의 (B)에 도시한 바와 같이, 패턴형상으로 형성된 도전막(170)상에 레지스트층(20)을 형성한다. 또한, 레지스트층(20)은 반도체 칩의 면 전체에 형성되어 있으며, 즉, 레지스트층(20)은 도전막(170)상 뿐만 아니라, 도전막이 형성되어 있지 않은 절연막(14)상에도 형성된다.
도 13의 (C)에 도시한 바와 같이, 각각의 관통구멍(22)의 내측에서 절연막(14)의 개구부(16) 및 도전막(170)의 개구부(172)를 형성한다. 각 개구부(16, 172)는 연통하도록 형성하고, 이로써, 관통구멍(22)의 내측에 패드(12)의 적어도 일부를 노출시킨다. 개구부(16, 172)는 에칭으로 형성하여도 좋으며, 그 수단은 웨트 에칭 또는 드라이 에칭의 어느것이라도 좋다. 절연막(14) 및 도전막(170)은 일체적으로 개구시켜도 좋으며, 또한 도전막(170)에 개구부(172)를 형성한 후, 절연막(14)에 개구부(16)를 형성하여도 좋다. 개구부(16, 172)는, 도시한 바와 같이 관통구멍(22)의 외주와 거의 같은 크기로 형성하여도 좋으며 또한, 관통구멍(22)의 외주를 초과하지 않는 크기의 외주로 형성하여도 좋다.
도 14의 (A)에 도시한 바와 같이, 제1 금속층(30)을 형성한다. 제1 금속층(30)은 무전해 도금으로 형성하여도 좋다. 제1 금속층(30)은 관통구멍(22) 내에서 도전막(170)에 이르는 높이로 형성한다. 예를 들면, 제1 금속층(30)을 절연막(14)과 도전막(170)의 합계 두께보다 두껍게 형성한다. 이로써, 제1 금속층(30)을 관통구멍(22)의 외주에서 도전막(170)에 접속할 수 있다. 또한, 제1 금속층(30)은 레지스트층(20)보다 낮게 형성하여도 좋다. 이렇게 하면, 제2 금속층(180)을 전해 도금으로 형성하는 경우, 제2 금속층(180)을 관통구멍(22)의 폭으로 형성할 수 있다. 즉, 제2 금속층(180)이 등방성장하는 것을 억제하고, 소정의 폭으로 제1 금속층(30)상에 형성할 수 있다. 또한, 제1 금속층(30)의 두께(높이)는 한정되지 않지만, 예를 들면 1 내지 30㎛ 정도로 형성하여도 좋다.
또한, 제1 금속층(30)은 복수층으로 형성하여도 좋다. 제2 금속층(180)을 땜납재로 형성하는 경우, 제1 금속층(30)의 제2 금속층(180)과 접속하는 상층은, 패드(12)와 접속하는 하층보다 땜납재에 융합되기 쉬운 재료로 형성하여도 좋다. 예를 들면 제1 금속층(30)의 상층은 금으로 형성하여도 좋다.
도 14의 (B)에 도시한 바와 같이, 제2 금속층(180)을 형성한다. 제2 금속층(180)은 전해 도금으로 형성한다. 상세하게는, 제1 금속층(30)과 전기적으로 접속하는 도전막(170)을 전극으로서 전해 도금에 의해, 제1 금속층(30)에 접속하는 제2 금속층(180)을 형성한다. 제2 금속층(180)은 도시한 바와 같이 레지스트층(20)과 거의 같은 면이 되도록 형성하여도 좋고, 또한 레지스트층(20)보다 낮게 형성하여도 좋다.
여기서, 제2 금속층(180)은 땜납재라도 좋다. 즉, 무전해 도금으로 마련한 제1 금속층(30)에 땜납재를 마련하여도 좋다. 땜납재는, 상술에서 설명한 바와 같지만, 예를 들면 솔더를 사용하여도 좋다. 솔더의 조성은 한정되지 않지만, 예를 들면 Sn, Sn-Pb, Sn-Ag, Sn-Cu, Sn-Ag-Cu, SnZn 등이라도 좋다. 솔더를 전해 도금으로 형성하면, 무전해 도금으로 형성하는 것 보다 그 조성의 편차를 작게 할 수 있다. 그 때문에, 솔더의 용융 온도의 편차를 작게 할 수 있다. 또한, 제1 금속층(30)은 간단한 공정인 무전해 도금으로 형성하기 때문에, 전부를 전해 도금으로 형성하는 것 보다 간단하게 금속층을 형성할 수 있다.
도 14의 (C)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 레지스트층(20)을 제거하면 절연막(14)상의 도전막(170)이 노출한다.
도 15의 (A)에 도시한 바와 같이, 도전막(170)을 제거한다. 도전막(170)은, 웨트 에칭 또는 드라이 에칭 등으로 제거할 수 있다. 또한, 도전막(170)은, 제2 금속층(180)을 형성한 후에 본 공정에서 제거하기 때문에, 도전막(170)을 미리 두껍게 형성해 두어도 상관없다.
도 15의 (B)에 도시한 바와 같이, 레지스트층(20) 및 도전막(170)을 제거한 후, 필요하다면, 리플로 공정을 행하여도 좋다. 리플로 공정은, 플럭스 도포 후에 행하여도 좋고, 또한 플럭스 없이 질소 분위기 속에서 행하여도 좋다. 플럭스를 사용하는 경우에는 리플로 공정 종료 후에 세정 공정을 행하는 것이 바람직하다. 리플로의 형태는 한정되지 않으며, 적외선로, 원적외선로 또는 열풍로 등의 리플로로를 사용하여도 좋다. 또한, 레이저나 할로겐광 등으로 조사하여도 좋고, 스폿 조사 또는 일괄 조사의 어느 것이라도 좋다. 또한, 상술한 예에서는, 레지스트층(20)을 제거한 후에 리플로 공정을 행하지만, 이와는 별도로 레지스트층(20)을 남긴 상태에서 리플로 공정을 행하여도 좋다. 그 경우, 리플로 공정 종료 후에 레지스트층(20)을 제거한다.
이렇게 해서, 각 패드(12)에 제1 및 제2 금속층(30, 180)을 포함하는 범프(102)를 형성할 수 있다. 이것에 의하면, 간단한 공정으로 접속 신뢰성이 높은 범프를 형성할 수 있다.
다음에, 본 실시 형태에 있어서의 변형예를 도시한다. 도 14의 (A)에 도시한 바와 같이 제1 금속층(30)을 형성한 후, 도 16의 (A)에 도시한 바와 같이 제2 금속층(182)을 관통구멍(22)으로부터 넘치게 형성한다. 즉, 제2 금속층(182)을 레지스트층(20)보다 높게 형성한다. 그 후, 도 16의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한 후, 필요에 따라 리플로 공정을 한다. 이렇게 해서, 각 패드(12)에 제1 및 제2 금속층(30, 182)을 포함하는 범프(104)를 형성할 수 있다. 본 변형예에 있어서도, 상술에서 설명한 효과를 얻을 수 있다.
(제9 실시 형태)
도 17의 (A) 내지 도 18의 (B)는, 본 발명을 적용한 제9 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 실시 형태에서는 제2 금속층(184)을 인쇄법에 의해 형성한다.
도 17의 (A)에 도시한 바와 같이, 레지스트층(20)의 관통구멍(22)을 통하여, 절연막(14)에 개구부(16)를 형성한다. 이로써, 각 패드(12)의 적어도 일부를 노출시킨다.
도 17의 (B)에 도시한 바와 같이, 제1 금속층(30)을 형성한다. 제1 금속층(30)은 무전해 도금으로 형성한다. 제1 금속층(30)은 레지스트층(20)보다 낮게 형성한다. 상세하게는, 뒷공정에서 관통구멍(22)을 초과하지 않는 높이로, 제2 금속층(184)을 형성할 수 있는 스페이스를 남기도록, 제1 금속층(30)을 낮게 형성한다.
또한, 제1 금속층(30)은 복수층으로 형성하여도 좋다. 제2 금속층(184)을 땜납재로 형성하는 경우, 제2 금속층(184)과 접속하는 상층은, 패드(12)와 접속하는 하층보다 땜납재에 융합되기 쉬운 재료로 형성하여도 좋다. 예를 들면 제1 금속층(30)의 상층은 금으로 형성하여도 좋다.
도 17의 (C)에 도시한 바와 같이, 제2 금속층(184)을 인쇄법에 의해 형성한다. 그 경우, 레지스트층(20)을 인쇄용 마스크로서 이용한다. 상세하게는, 레지스트층(20)보다 낮게 형성된 제1 금속층(30)에 의해 생기는 단차를, 마스크의 개구로서 이용한다. 여기서, 제2 금속층(184)은, 상술한 솔더 등의 땜납재라도 좋다. 예를 들면, 페이스트형상의 솔더를 레지스트층(20) 위에 올려 놓고, 이것을 도시하지 않은 스퀴지에 의해 관통구멍(22)에 충전한다. 제2 금속층(22)(예를 들면, 땜납재)의 두께는, 레지스트층(20) 및 제1 금속층(30)의 두께를 상대적으로 고려하여 결정할 수 있다.
도 18의 (A)에 도시한 바와 같이, 리플로 공정을 행한다. 리플로 공정은, 레스트층(20)을 남긴 그대로의 상태로 행하여도 좋다. 예를 들면, 레이저광 등을 조사하여 용융시키고, 표면장력에 의해 반구 형상으로 하여도 좋다.
그 후, 도 18의 (B)에 도시한 바와 같이, 레지스트층(20)을 제거한다. 이에 의하면, 레지스트층(20)을 제거하는 것만으로, 확실하게 제1 금속층(30)상에 제2 금속층(184)을 마련할 수 있다. 즉, 통상의 인쇄용 마스크를 사용한 경우는, 마스크를 물리적인 방법으로 제거하여야 하며, 마스크 분리의 좋고 나쁨의 문제나, 또한, 마스크로의 번짐에 의한 재료의 도포량의 변화의 문제가 있으나, 여기서는 마스크로서 레지스트층을 이용하기 때문에 이러한 문제가 발생되지 않는다.
또한, 상술한 예에서는, 레지스트층(20)을 남긴 상태에서 리플로 공정을 행하지만, 이와는 별도로 레지스트층(20)을 제거한 후에, 리플로 공정을 행하여도 좋다.
본 실시 형태에 의하면, 다시 인쇄용 마스크를 형성할 필요가 없기 때문에, 적은 공정으로 제2 금속층(184)을 마련할 수 있다. 또한, 메탈 마스크 등을 사용할 필요가 없으므로, 제조 공정에 사용하는 부품 개수를 없앨 수 있으며, 마스크의 판 분리의 좋고 나쁨을 고려할 필요가 없다.
(제10 실시 형태)
도 19는, 본 발명을 적용한 제10 실시 형태에 관한 반도체장치를 도시한 도면이다. 반도체장치(3)는, 제9 실시 형태에서 설명한 범프를 갖는 반도체 칩(10)과, 배선 패턴(72)이 형성된 기판(70)과, 복수의 외부단자(80)를 포함한다. 또한, 반도체 칩(10)은 기판(70)에 페이스 다운 실장되고, 반도체 칩(10)과 기판(70)과의 사이에는 언더필재로서 수지가 충전되어 있다.
범프는, 제1 금속층(30)(예를 들면, 니켈층 또는 구리층)과, 제2 금속층(184)(예를 들면 솔더)을 포함한다. 그리고, 제2 금속층(184)에 의해, 각 패드(12)상의 제1 금속층(30)과, 배선 패턴(72)의 각 배선이 땜납 접속되어 있다. 반도체 칩(10)에는 간단한 공정으로 또한, 접속 신뢰성이 높은 땜납재가 마련되어 있다. 따라서, 저비용이고도 고신뢰성의 반도체장치를 제공할 수 있다.
또한, 본 실시 형태로 나타내는 반도체장치의 형태는, 그 밖의 상술한 실시 형태에서 나타낸 땜납재가 마련된 반도체 칩(10)에 적용할 수 있다.
(제11 실시 형태)
도 20의 (A) 및 도 20의 (B)는, 제11 실시 형태에 관한 범프의 형성방법을 도시한 도면이다. 본 실시 형태에서는 제2 금속층(110)의 형태가 상술과 다르다. 제2 금속층(110)은 복수층이라도 좋다. 도시한 예에서는, 제2 금속층(110)은 제1 및 제 2층(112, 114)을 포함한다.
도 20의 (A)에 도시한 바와 같이, 제 1층(112)을 제1 금속층(30)에 형성한다. 제 1층(112)은, 제1 금속층(30)의 표면을 덮도록 형성하는 것이 바람직하다. 또한, 제 1층(112)은 레지스트층을 사용하여 제1 금속층(30)의 상면에 형성하여도 좋다. 제 1층(112)은, 제1 금속층(30)을 레지스트층의 관통구멍에 의해 형성되며, 레지스트층을 제거한 후에 형성하여도 좋다. 제1 금속층(30)은 상술한 바와 같으며, 예를 들면 니켈층(Ni층)이라도 좋다. 제 1층(112)은 금층(Au층)이라도 좋다. 예를 들면, 금도금액을 제1 금속층(30)(Ni층)에 마련하고, Ni층의 표면에 Au를 치환 석출시켜도 좋다. 이 경우에, 반도체 칩(10)을 금도금액에 침지하여 행하여도 좋다. 제 1층(112)(Au층)의 두께는 예를 들면, 0.1 내지 0.2㎛ 정도라도 된다.
도 20의 (B)에 도시한 바와 같이, 제 1층(112)의 표면에 제 2층(114)을 형성한다. 제 2층(114)은, 금층(Au층)이라도 좋다. 예를 들면, 소정의 환원제를 포함하는 금도금액에 침지하고, 즉 자기촉매 도금으로 제 2층(114)(Au층)을 형성하여도 좋다. 또한, 반도체 칩(10)을 용액에 침지하는 경우에는 반도체 칩(10)으로의 광을 차단하는 것이 바람직하다. 제 2층(114)(Au층)의 두께는 예를 들면, 제 1층(112)(Au층)과의 합계가 0.3 내지 0.7㎛이 되는 두께라도 좋다.
이렇게 해서, 제1 및 제2 금속층(30, 110)으로 이루어지는 범프(120)를 형성할 수 있다. 범프(120)는, Au층(제1 및 제 2층(112, 114))이 외측에 형성되어 있다.
본 실시 형태에 의하면, Au층(제2 금속층(110))을 복수층으로 형성함으로써 두껍게 형성할 수 있다. 따라서, 범프(120)의 전체를 금으로 형성한 경우와 동일하게 하여, 니켈(제1 금속층(30))의 표면에 Au층(제2 금속층(110))을 형성한 범프(120)라도, 예를 들면 리드와 직접적으로(땜납재 등을 사용하지 않고) 접속할 수 있다.
또한, 본 실시 형태에서는, 제2 금속층(110)을 예를 들면 0.3 내지 0.7㎛ 정도로 두껍게 형성할 수 있으면 좋고, 그 형성방법은 상술에 한정되지 않는다. 예를 들면, 도금욕의 조성을 적절하게 선택함으로써 제 1층(112)을, 환원제를 사용하여(자기촉매 도금으로) 형성하여도 좋다.
또한, 상술한 설명에서는, 레지스트층의 관통구멍으로 제1 금속층(30)을 형성하는 방법을 나타냈지만, 패드(12)에 개구부(16)를 형성한 후에 제1 금속층(30)을 등방성장시켜도 좋다. 즉, 제1 금속층(30)을 높이 방향뿐만 아니라 폭 방향으로도 성장시켜도 좋다.
다음에, 본 실시 형태에 관한 반도체장치의 제조방법에 관해서 설명한다. 도 21 및 도 22는 반도체장치의 제조방법을 도시한 도면이다.
도 21에 도시한 바와 같이, 반도체 칩(10)의 범프(120)를 리드(130)에 전기적으로 접속한다. 본 실시 형태에 나타내는 예에서는, TAB 기술을 적용한 예를 나타낸다. 리드(130)는, 기판(140)(테이프)에 형성되어 있다. 기판(140)은, 디바이스 홀(142)을 가지며, 복수의 리드(130)가 디바이스 홀(142)의 내측으로 돌출한다. 반도체 칩(10)은, 기판(140)의 디바이스 홀(142)에 배치되어 각각의 범프(120)를, 어느 하나의 리드(130)의 일부(인너리드(132))에 접합시킨다. 리드(130)는, 필요에 따라 선단부에 있어서 범프(120)를 향해 굴곡하여도 좋다. 리드(130)의 재료는 한정되지 않으나, 예를 들면 구리라도 좋다.
리드(130)는, 적어도 인너리드(132)로 도금되어 있다. 인너리드(132)에 있어서의 도금층(134)의 두께는 한정되지 않는다. 도금층(134)은, 주석층(Sn층)이라도 된다.
범프(120)는, 제2 금속층(110)(Au층)이 예를 들면 0.3 내지 0.7㎛ 정도로 두껍게 형성되어 있다. 따라서, 범프(120)와 인너리드(132)에 의해 공정접합을 도모할 수 있다. 상세하게는, 제2 금속층(110)(Au층)과, 인너리드(132)의 도금층(Sn층)에 의해 공정을 형성함으로써 양자를 전기적으로 접속할 수 있다. 즉, 범프의 형성 공정에 의해, 제2 금속층(110)(Au층)을 두껍게 형성함으로써, 제2 금속층(110)(Au층)을 다른 도전부재와 직접적으로(땜납재 등을 사용하지 않고) 접합할 수 있다. 공정접합은, 범프(120) 및 인너리드(132)를 예를 들면 400℃ 정도로 가열하여 행한다. 이 경우에, 순간적으로 고온으로 가열하여 반도체 칩(10) 등에 과도의 열 스트레스를 주지 않도록, 미리 반도체 칩(10)을 예를 들면 200℃ 내지 400℃ 정도로 어닐링하여 두는 것이 바람직하다. 어닐링은 대기, 질소 또는 진공분위기 속에서 행할 수 있다.
제2 금속층(110)(Au층)은, 다른 도전 부재와 공정접합을 할 수 있을 정도로 두껍게 형성되어 있다. 이에 의하면, 범프(120)를 제1 및 제2 금속층(30, 110)의 양쪽을 금으로 형성한 경우보다 저 비용으로 인너리드(132)와의 접합을 도모할 수 있다.
또한, 인너리드(132)의 도금층(134)을 Au층으로 형성하고, 범프(120)의 제2 금속층(110)과 도금층(134)을 열 압착하여 접합하여도 좋다.
도 22는, 범프(120)와 리드(150)에 있어서의 접속 형태의 변형예를 도시한 도면이다. 리드(150)는 기판(160)에 형성되어 있다. 리드(150)는 배선이며, 복수의 배선이 기판(160)에 소정의 형상으로 형성되어 배선 패턴이 형성된다. 배선 패턴은 범프(120)와의 접속부(랜드(152))를 갖는다. 랜드(152)는 거기에 접속되는 라인 보다 면적이 크게 형성된다. 배선 패턴은, 적어도 랜드(152)에 있어서 도금되어 있다. 배선 패턴의 도시하지 않은 도금층은 Sn층이라도 좋다.
반도체 칩(10)을 기판(160)에 탑재하고, 범프(120)와 랜드(152)를 접합한다. 상세하게는, 반도체 칩(10)을 기판(160)에 페이스 다운 본딩한다. 본 변형예의 경우에도, 범프(120)의 제2 금속층(110)(Au층)과 랜드(152)의 도금층(Sn층)에 의해 공정을 형성할 수 있다. 또한, 반도체 칩(10)과 기판(160) 사이에는 도시하지 않은 수지를 마련하는 것이 일반적이다. 이 수지는, 언더필재로서 사용하여도 좋다.
또한, 랜드(152)의 도금층을 Au층으로 형성하고, 범프(120)의 제2 금속층(110)과 도금층(134)을 열 압착하여 접합하여도 좋다.
(제1 변형예)
다음에, 본 실시 형태에 있어서의 범프의 형성방법의 제1 변형예를 나타낸다.
우선, 제1 금속층(30)(Ni층)에 제 1층(112)(Au층)을 형성한다. 예를 들면 금도금액을 제1 금속층(30)에 마련하여 니켈의 표면에 금을 치환 석출시켜도 좋다.
그리고, 제 2층(114)을 제 1층(112)의 표면에 형성한다. 이 예에서는, 제 2층(114)은 Sn층이다. 상세하게는, 소정의 환원제를 포함하는 주석도금액에 침지하고, 즉 자기촉매 도금으로 제 2층(114)(Sn층)을 형성한다. 주석도금액은 SnCl2를 성분으로서 포함하여도 좋다. 또한, 환원제로서 TiCl2를 사용하여도 좋다. 또한, 도금액중에는 착화제, 완충제 및 안정제가 첨가된다. 예를 들면, 도금액중에는 시트르산, EDTA(에틸렌디아민4아세트산)2나트륨염, 니트릴로3아세트산 등이 포함되어도 좋다. 또한, 제 2층(114)(Sn층)을 형성할 때, 도금액을 pH 8.5 정도로 하고, 80℃ 정도로 가열하여 행하여도 좋다.
이 예에 의하면, 제 2층(114)(Sn층)에 의해, 범프(120)와 리드(130(150))를 공정접합할 수 있다. 또한, 이 예에 의한 반도체장치의 제조방법에 있어서, 리드(130(150))의 도금층은 Au층인 것이 바람직하다. 이것에 의하면, Sn-Au의 공정합금을 형성할 수 있다.
또한, 제 1층(112)은 팔라듐층(Pd층)이며, 제 2층(114)은 주석층(Sn층)이라도 좋다. 이 경우에는, Pd층(제 1층(112))을 자기촉매 도금으로 제1 금속층(30)에 형성하고, 다시 그 위에 Sn층(제 2층(114))을 적층시킨다.
제2 금속층(110)은, 상술한 금속에 한정되지 않고, 예를 들면 제 1층(112)은 구리층(Cu층) 또는 구리와 팔라듐을 포함하는 층(Cu+Pd층)이라도 좋다. 상세하게는, Ni층(제1 금속층(30))상에 선택적으로 팔라듐 핵을 마련하고, Cu를 1 내지 3㎛ 정도로 자기촉매 도금에 의해 형성한다. 또한, 팔라듐핵의 위에 다시 자기촉매 도금으로 Pd를 0.2 내지 0.5㎛ 정도로 형성하고, 다시 Cu를 1 내지 3㎛ 정도로 자기촉매 도금에 의해 형성한다. 최종적으로, Sn층을 치환도금에 의해 Cu층의 표면에 형성하는 것으로 범프를 형성한다.
상술과는 별도로, 제1 금속층(30)에 증착법으로 Sn과 Ag, Cu, Bi 또는 Zn의 적어도 하나를 포함하는 금속 또는 Sn을 포함하는 금속을 형성하여도 좋다. 이들의 합금은, 0.2㎛ 내지 0.3㎛ 정도의 막 두께로 형성하여도 좋다. 또한, 제 1층으로서 Au층을 치환도금으로 제1 금속층(30)으로 형성한 후에, 증착법으로 상술한 Sn층 등을 형성하여도 좋다.
(제2 변형예)
다음에, 본 실시 형태에 있어서의 범프의 형성방법의 제2 변형예를 나타낸다. 이 예에 있어서도, 제2 금속층(110)에 있어서의 제 2층(114)의 형태가 다르다.
이 예에서는, 제 2층(114)을 형성하기 위하여 사용하는 주석도금액중에, Cu 또는 Ag중 적어도 어느 한쪽을 포함시킨다. Cu 또는 Ag는, 미립자로서 주석도금액중에 포함시켜도 좋다. 입자의 지름은, 10 내지 100nm 정도라도 좋다. 예를 들면, 약 70nm의 지름을 갖는 Ag 입자를, 도금액중에 예를 들면 약 5g/l의 양으로 포함시켜도 좋다. 또한, 약 100nm의 지름을 갖는 Cu 입자를 도금액중에 예를 들면 약 3g/l의 량으로 포함시켜도 된다. 이들의 입자는, 가열시킨 도금액중에서 교반시킨다.
이러한 주석도금액을 사용하여 제 2층(114)을 형성한다. 상세하게는, Sn을 석출시키는 동시에, Cu 또는 Ag중 적어도 어느 한쪽을 석출시킨다. 제 2층(114)은, Sn층이다. 상세하게는 제 2층(114)은 주석도금액중에 혼입하는 입자에 의해, Sn-Cu, Sn-Ag 또는 Sn-Ag-Cu중 어느 하나의 층으로 형성된다. 또한, 제 2층(114)의 두께는 한정되지 않으며, 예를 들면 5㎛ 정도라도 좋다.
이 예에 의하면, 예를 들면 범프(120)와 리드(130(150))를 접합하는 경우에, 리드(130(150))의 도금층(134)이 예를 들면 금 이외의 재료로 이루어져도, 범프(120)와 리드(130(150))를 양호하게 접합할 수 있다. 즉, 범프(120)를 솔더로 형성한 경우와 동일하게 하여, 범프(120)와 리드(130(150))를 접합할 수 있다.
또한, 범프(120)와 접합하는 리드(130(150))의 도금층의 재료는 한정되지 않으며, 예를 들면 금, 주석 또는 구리라도 좋다. 또한, 범프(120)와 리드(130(150))와의 접합은 약 250℃로 양자를 가열하여 행하여도 좋다.
도 23에는, 본 실시 형태에 관한 반도체장치(1)를 실장한 회로기판(1000)이 도시되어 있다. 회로기판(1000)에는 예를 들면 유리 에폭시 기판이나 폴리이미드 필름 등의 유기계 기판 또는 액정표시체 기판 등의 유리기판을 이용하는 것이 일반적이다. 회로기판(1000)에는 예를 들면 구리 등으로 이루어지는 배선 패턴이 소망의 회로가 되도록 형성되어 있으며, 그들의 배선 패턴과 반도체장치(1)의 외부단자(80)를 기계적으로 접속함으로써 그들의 전기적 도통을 도모한다.
그리고, 본 발명을 적용한 반도체장치(1)를 갖는 전자기기로서, 도 24에는 노트형 퍼스널컴퓨터(1200), 도 25에는 휴대전화(1300)가 도시되어 있다.
본 발명은 한번 형성된 레지스트층의 관통구멍을 사용하여 절연막에 개구부를 형성하고, 패드와 접속하는 금속층을 형성하기 때문에 간단한 공정으로 범프를 형성할 수 있으며, 또한, 레지스트층의 관통구멍 내에 금속층을 형성한 경우는 관통구멍의 크기에 따른 형상으로 즉 소망하는 폭으로 범프를 형성할 수 있으며, 패드의 외주를 초과하지 않도록 금속층을 형성할 수 있다.
또한, 좁은 피치로 마련된 복수 패드의 각각에 범프를 형성할 수 있으며, 반도체 칩을 두꺼운 절연막으로 확실하게 보호할 수 있고, 패드를 노출시키지 않고 범프를 형성할 수 있는 효과 등을 이룰 수 있다.
도 1은 본 발명을 적용한 제1 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 2의 (A) 및 도 2의 (B)는 본 발명을 적용한 제1 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 3의 (A) 내지 도 3의 (C)는 본 발명을 적용한 제1 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 4는 본 발명을 적용한 제1 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 5의 (A) 및 도 5의 (B)는 본 발명을 적용한 제2 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 6의 (A) 및 도 6의 (B)는 본 발명을 적용한 제2 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 7의 (A) 및 도 7의 (B)는 본 발명을 적용한 제3 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 8의 (A) 및 도 8의 (B)는 본 발명을 적용한 제3 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 9는 본 발명을 적용한 제4 실시 형태에 관한 반도체장치를 도시한 도면.
도 10의 (A) 내지 도 10의 (C)는 본 발명을 적용한 제5 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 11의 (A) 및 도 11의 (B)는 본 발명을 적용한 제6 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 12의 (A) 및 도 12의 (B)는 본 발명을 적용한 제7 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 13의 (A) 내지 도 13의 (C)는 본 발명을 적용한 제8 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 14의 (A) 내지 도 14의 (C)는 본 발명을 적용한 제8 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 15의 (A) 및 도 15의 (B)는 본 발명을 적용한 제8 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 16의 (A) 및 도 16의 (B)는 본 발명을 적용한 제8 실시 형태에 관한 범프의 형성방법의 변형예를 도시한 도면.
도 17의 (A) 내지 도 17의 (C)는 본 발명을 적용한 제9 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 18의 (A) 및 도 18의 (B)는 본 발명을 적용한 제9 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 19는 본 발명을 적용한 제10 실시 형태에 관한 반도체장치를 도시한 도면.
도 20의 (A) 및 도 20의 (B)는 본 발명을 적용한 제11 실시 형태에 관한 범프의 형성방법을 도시한 도면.
도 21은 본 발명을 적용한 제11 실시 형태에 관한 반도체장치의 제조방법을 도시한 도면.
도 22는 본 발명을 적용한 제11 실시 형태에 관한 반도체장치의 제조방법을 도시한 도면.
도 23은 본 발명을 적용한 실시 형태에 관한 반도체장치가 탑재된 회로기판을 도시한 도면.
도 24는 본 발명을 적용한 실시 형태에 관한 반도체장치를 갖는 전자기기를 도시한 도면.
도 25는 본 발명을 적용한 실시 형태에 관한 반도체장치를 갖는 전자기기를 도시한 도면.
(도면의 주요부분에 대한 부호의 설명)
10 : 반도체 칩 12 : 패드
14, 15 : 절연막 16, 18 : 개구부
20 : 레지스트층 22 : 관통구멍
24 : 수지층 30 : 제1 금속층
32, 33, 92, 110, 180, 182, 184 : 제2 금속층
40, 100, 102, 104, 106 : 범프 42 : 금속층
44 : 땜납재 46 : 범프
50 : 상층 52, 62, 172 : 개구부
60 : 하층 70 : 기판
72 : 배선 패턴 74 : 이방성 도전재료
80 : 외부단자 94 : 본체부
96 : 선단부 98 : 공간
110 : 제2 금속층 112 : 제 1층
114 : 제 2층 120 : 범프
130, 150 : 리드 170 : 도전막

Claims (32)

  1. 패드의 적어도 일부를 노출시키는 개구부를 절연막에 형성하고, 상기의 패드와 접속하는 범프를 형성하는 방법에 있어서,
    상기 패드와 적어도 일부에서 평면적으로 겹쳐지는 관통구멍을 갖는 레지스트층을 형성하고,
    상기 절연막에 상기 레지스트층의 상기 관통구멍을 통하여 상기 개구부를 형성하고,
    상기 개구부에 의해 노출되는 상기 패드와 접속하는 금속층을, 상기 개구부를 형성할 때에 이용한 상기 레지스트층의 상기 관통구멍을 사용하여, 무전해 도금에 의해 형성하고,
    상기 금속층을 형성한 후, 상기 레지스트층을 남겨두고, 상기 금속층의 상기 레지스트로부터 노출된 부분에 땜납재를 마련하는 것을 특징으로 하는 범프의 형성 방법.
  2. 제 1 항에 있어서,
    상기 관통구멍을 상기 패드의 외주를 넘지 않도록 형성하는 것을 특징으로 하는 범프의 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연막은 상기 패드의 중앙부보다 단부에 있어서 두껍게 형성되는 것을 특징으로 하는 범프의 형성방법.
  4. 제 3 항에 있어서,
    상기 관통구멍을 상기 패드의 외주보다 내측으로 또한, 상기 절연막이 얇게 형성되어 있는 상기 패드의 중앙부보다 외측에 형성하는 것을 특징으로 하는 범프의 형성방법.
  5. 제 1항에 있어서,
    상기 금속층은 제1 금속층과, 상기 제1 금속층의 표면에 형성되어 이루어지는 제2 금속층으로 이루어지는 것을 특징으로 하는 범프의 형성방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 5항에 있어서,
    상기 제2 금속층을 무전해 도금에 의해 형성하는 것을 특징으로 하는 범프의 형성방법.
  13. 삭제
  14. 삭제
  15. 제 5항에 있어서,
    상기 제2 금속층을 상기 레지스트층과 거의 같은 면이 되도록 형성하고, 상기 땜납재를 상기 제2 금속층의 상기 레지스트층으로부터 노출하는 부분에 마련하는 것을 특징으로 하는 범프의 형성방법.
  16. 제 5 항에 있어서,
    상기 제1 금속층을 상기 레지스트층 보다 낮게 형성하고,
    상기 제2 금속층을 상기 레지스트층을 마스크로서 인쇄법에 의해 마련하는 것을 특징으로 하는 범프의 형성방법.
  17. 제 5 항에 있어서,
    상기 절연막 위에, 상기 관통구멍의 외주에서 상기 제1 금속층과 전기적으로 접속하는 도전막을 형성하고,
    상기 제1 금속층을 상기 레지스트층 보다 낮게 형성하고,
    상기 제2 금속층을 상기 도전막을 전극으로서, 전해도금에 의해 마련하는 것을 특징으로 하는 범프의 형성방법.
  18. 제 5항에 있어서,
    상기 제1 금속층은 니켈을 포함하는 재료로 이루어지는 것을 특징으로 하는 범프의 형성방법.
  19. 제 5 항에 있어서,
    상기 제2 금속층은 금을 포함하는 재료로 이루어지는 것을 특징으로 하는 범프의 형성방법.
  20. 삭제
  21. 제 1항에 있어서,
    상기 땜납재는 Sn 또는 Sn에 Ag, Cu, Bi, Zn으로부터 선택되는 적어도 1종의 금속을 포함하는 것을 특징으로 하는 범프의 형성방법.
  22. 제 12항에 있어서,
    상기 제2 금속층은 제1 및 제2 Au층으로 형성하고,
    상기 제1 Au층을 치환도금으로 상기 제1 금속층의 표면에 형성하고,
    상기 제2 Au층을 자기촉매도금으로 상기 제1 Au층의 표면에 형성하는 것을 특징으로 하는 범프의 형성방법.
  23. 제 12항에 있어서,
    상기 제2 금속층은 Au층 및 Sn층으로 형성하고,
    상기 Au층을 치환도금으로 상기 제1 금속층의 표면에 형성하고,
    상기 Sn층을 자기촉매도금으로 상기 Au층의 표면에 형성하는 것을 특징으로 하는 범프의 형성방법.
  24. 제 23항에 있어서,
    상기 Sn층을 형성하는 공정에서,
    무전해 주석 도금액 중에 Cu 또는 Ag의 적어도 어느 한쪽을 포함시키고, 상기 무전해 주석도금액에 의해, Sn을 석출시킴과 함께, Cu 또는 Ag의 적어도 어느 한쪽을 석출시키는 것을 특징으로 하는 범프의 형성방법.
  25. 반도체 칩에 형성된 패드 위에 금속층을 형성하는 반도체장치의 제조방법에 있어서,
    패드의 적어도 일부를 노출시키는 개구부를 절연막에 형성하고, 상기 패드와 접속하는 범프를 형성하는 방법으로서,
    상기 패드와 적어도 일부에서 평면적으로 겹쳐지는 관통구멍을 갖는 레지스트층을 형성하고,
    상기 절연막에 상기 레지스트층의 상기 관통구멍을 통하여 상기 개구부를 형성하고,
    상기 개구부에 의해 노출하는 상기 패드와 접속하는 금속층을, 상기 개구부를 형성할 때에 이용한 상기 레지스트층의 상기 관통구멍을 사용하여, 무전해 도금에 의해 형성하고,
    상기 금속층을 형성한 후, 상기 레지스트층을 남겨두고, 상기 금속층의 상기 레지스트층으로부터 노출된 부분에 땜납재를 마련하는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 범프의 형성방법을 이용하여 반도체 칩에 형성된 패드 위에 금속층을 형성하는 반도체장치의 제조방법에 있어서,
    패드의 적어도 일부에서 평면적으로 겹쳐지는 관통구멍을 갖는 레지스트층을 형성하고,
    상기 절연막에 상기 레지스트층의 상기 관통구멍을 통하여 개구부를 형성하고,
    상기 개구부를 형성할 때에 이용한 상기 레지스트층의 상기 관통구멍을 사용하여, 상기 개구부에 의해 노출하는 상기 패드와 접속하는 금속층을, 제1 금속층과, 상기 제1 금속층의 표면에 형성되어 이루어지는 제2 금속층으로 형성하고,
    상기 제2 금속층을 제1 및 제2 Au층으로 형성하고,
    상기 제1 Au층을 치환 도금으로 상기 제1 금속층의 표면에 형성하고, 상기 제2 Au층을 자기 촉매 도금으로 상기 제1 Au층의 표면에 형성하고, 상기 제1 금속층 및 제2 금속층을 형성한 후, 상기 레지스트층을 남겨두고, 상기 금속층의 상기 레지스트층으로부터 노출된 부분에 땜납재를 마련하는 것에 의해 범프를 형성하고, 각각의 범프를 어느 하나의 리드와 전기적으로 접속하는 공정과, 상기 범프에서의 상기 땜납재와 상기 리드를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR10-2001-0022996A 2000-05-01 2001-04-27 범프의 형성방법 및 반도체장치의 제조방법 KR100514230B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP??2000-132172? 2000-05-01
JP2000132172 2000-05-01
JP2000272595 2000-09-08
JP??2000-272595? 2000-09-08
JP??2001-044824? 2001-02-21
JP2001044824A JP3968554B2 (ja) 2000-05-01 2001-02-21 バンプの形成方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070245A Division KR100592609B1 (ko) 2000-05-01 2004-09-03 범프의 형성방법 및 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010106196A KR20010106196A (ko) 2001-11-29
KR100514230B1 true KR100514230B1 (ko) 2005-09-13

Family

ID=27343293

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0022996A KR100514230B1 (ko) 2000-05-01 2001-04-27 범프의 형성방법 및 반도체장치의 제조방법
KR1020040070245A KR100592609B1 (ko) 2000-05-01 2004-09-03 범프의 형성방법 및 반도체장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020040070245A KR100592609B1 (ko) 2000-05-01 2004-09-03 범프의 형성방법 및 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US6809020B2 (ko)
JP (1) JP3968554B2 (ko)
KR (2) KR100514230B1 (ko)
CN (1) CN1294635C (ko)
TW (1) TW544875B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368034B1 (ko) 2009-09-07 2014-02-26 히타치가세이가부시끼가이샤 반도체 칩 탑재용 기판 및 그의 제조 방법

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
DE10157209A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Verfahren zur Erzeugung von erhabenen Strukturen, insbesondere Kontakthöckern
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
KR20030095688A (ko) * 2002-06-14 2003-12-24 삼성전기주식회사 인쇄회로기판 및 이의 도금방법
EP1518207A1 (en) * 2002-07-03 2005-03-30 Quelis ID Systems, Inc. Wire positioning and mechanical attachment for a radio-frequency identification device
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
JP3703455B2 (ja) * 2002-12-13 2005-10-05 Ｎｅｃエレクトロニクス株式会社 二層バンプの形成方法
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
US7081372B2 (en) * 2003-07-09 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Aluminum cap with electroless nickel/immersion gold
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP2005191541A (ja) 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
TW200601492A (en) * 2004-06-30 2006-01-01 Yu-Nung Shen Routing material and manufacturing method thereof
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
JP4556568B2 (ja) * 2004-09-03 2010-10-06 パナソニック株式会社 弾性表面波装置の製造方法
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
TWI253888B (en) * 2004-12-09 2006-04-21 Advanced Semiconductor Eng Method of packaging flip chip and method of forming pre-solders on substrate thereof
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7157372B1 (en) 2005-06-14 2007-01-02 Cubic Wafer Inc. Coaxial through chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI287846B (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
US8421227B2 (en) 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
TWI378540B (en) * 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
US8592989B2 (en) * 2007-02-09 2013-11-26 Stats Chippac Ltd. Integrated circuit package system with bump over via
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8178965B2 (en) * 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US7838062B2 (en) 2007-05-29 2010-11-23 Sunpower Corporation Array of small contacts for solar cell fabrication
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8264072B2 (en) * 2007-10-22 2012-09-11 Infineon Technologies Ag Electronic device
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090233436A1 (en) * 2008-03-12 2009-09-17 Stats Chippac, Ltd. Semiconductor Device Having High-Density Interconnect Array with Core Pillars Formed With OSP Coating
JPWO2009122912A1 (ja) * 2008-03-31 2011-08-04 三洋電機株式会社 はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
GB0807485D0 (en) * 2008-04-24 2008-06-04 Welding Inst Method of applying a bump to a substrate
US8319344B2 (en) * 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US8378485B2 (en) 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
KR101069980B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 솔더 범프 형성 방법
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
TWI423409B (zh) * 2010-04-20 2014-01-11 Raydium Semiconductor Corp 晶片結構及其晶片接合結構與製造方法
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
TWI419284B (zh) * 2010-05-26 2013-12-11 Chipmos Technologies Inc 晶片之凸塊結構及凸塊結構之製造方法
US8518815B2 (en) * 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
US8232193B2 (en) 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
JP2012089703A (ja) * 2010-10-20 2012-05-10 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子
CN102569171B (zh) * 2010-11-18 2015-02-04 精材科技股份有限公司 改善冠状缺陷的线路结构及其制作方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
US8530344B1 (en) * 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
WO2014058052A1 (ja) * 2012-10-12 2014-04-17 オリンパスメディカルシステムズ株式会社 内視鏡
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
JP2013219404A (ja) * 2013-08-02 2013-10-24 Sumida Corporation アンテナ部品の製造方法
US20150187714A1 (en) * 2013-12-26 2015-07-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits including copper pillar structures and methods for fabricating the same
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US20150276945A1 (en) * 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
US9875980B2 (en) * 2014-05-23 2018-01-23 Amkor Technology, Inc. Copper pillar sidewall protection
CN105684138B (zh) * 2014-07-29 2019-09-06 松下知识产权经营株式会社 半导体部件和半导体安装品的制造方法
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
WO2016064350A1 (en) * 2014-10-23 2016-04-28 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
KR101706825B1 (ko) * 2014-11-13 2017-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105990166B (zh) * 2015-02-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
US11466355B1 (en) * 2016-07-20 2022-10-11 Oceanit Laboratories, Inc. Submerged underwater electroless, electrochemical deposition of metal on conductive and nonconductive surfaces
JP6624298B2 (ja) * 2016-09-09 2019-12-25 富士電機株式会社 半導体装置製造方法
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
IT201700087318A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
US11114399B2 (en) * 2017-12-19 2021-09-07 Jx Nippon Mining & Metals Coproration Semiconductor wafer with void suppression and method for producing same
US10453817B1 (en) 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications
CN110856375B (zh) * 2018-08-21 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 热压熔锡焊接电路板及其制作方法
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
US11094659B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Microelectronic device with pillars having flared ends
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105962A (en) * 1978-02-07 1979-08-20 Mitsubishi Electric Corp Projection electrode forming method for semiconductor device
JPH0373535A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体装置およびその製造方法
JPH03101234A (ja) * 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH06224203A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Mining Co Ltd 半導体素子
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
KR19980032839A (ko) * 1996-10-16 1998-07-25 가시오가즈오 범프전극의 구조와 그 형성방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5830533A (en) * 1991-05-28 1998-11-03 Microelectronics And Computer Technology Corporation Selective patterning of metallization on a dielectric substrate
JP2784122B2 (ja) 1992-10-29 1998-08-06 ローム株式会社 半導体装置の製法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JP3493531B2 (ja) * 1995-02-03 2004-02-03 カシオ計算機株式会社 半導体装置の製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JPH08250551A (ja) * 1995-03-10 1996-09-27 Mitsubishi Electric Corp フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3201957B2 (ja) 1996-06-27 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属バンプ、金属バンプの製造方法、接続構造体
JPH1126466A (ja) * 1997-07-09 1999-01-29 Matsushita Electron Corp 半導体装置の製造方法
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
JPH11219966A (ja) * 1998-01-30 1999-08-10 Sony Corp はんだバンプの製造方法
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US6440836B1 (en) * 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6300250B1 (en) * 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105962A (en) * 1978-02-07 1979-08-20 Mitsubishi Electric Corp Projection electrode forming method for semiconductor device
JPH0373535A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体装置およびその製造方法
JPH03101234A (ja) * 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
JPH06224203A (ja) * 1993-01-27 1994-08-12 Sumitomo Metal Mining Co Ltd 半導体素子
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
KR19980032839A (ko) * 1996-10-16 1998-07-25 가시오가즈오 범프전극의 구조와 그 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368034B1 (ko) 2009-09-07 2014-02-26 히타치가세이가부시끼가이샤 반도체 칩 탑재용 기판 및 그의 제조 방법
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same

Also Published As

Publication number Publication date
CN1294635C (zh) 2007-01-10
KR20040081732A (ko) 2004-09-22
KR20010106196A (ko) 2001-11-29
CN1322010A (zh) 2001-11-14
KR100592609B1 (ko) 2006-06-26
TW544875B (en) 2003-08-01
JP3968554B2 (ja) 2007-08-29
JP2002158248A (ja) 2002-05-31
US20010040290A1 (en) 2001-11-15
US6809020B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US6281106B1 (en) Method of solder bumping a circuit component
KR100963372B1 (ko) 반도체 장치의 제조 방법
JP3700563B2 (ja) バンプの形成方法及び半導体装置の製造方法
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
JP4237325B2 (ja) 半導体素子およびその製造方法
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US7713860B2 (en) Method of forming metallic bump on I/O pad
US6259159B1 (en) Reflowed solder ball with low melting point metal cap
US6375062B1 (en) Surface bumping method and structure formed thereby
US7851345B2 (en) Semiconductor device and method of forming oxide layer on signal traces for electrical isolation in fine pitch bonding
EP1953821A2 (en) Semiconductor package substrate
JP2006279062A (ja) 半導体素子および半導体装置
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
JP2008028112A (ja) 半導体装置の製造方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
GB2364172A (en) Flip Chip Bonding Arrangement
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP3297717B2 (ja) 半導体装置の電極形成方法
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee