KR20030095688A - 인쇄회로기판 및 이의 도금방법 - Google Patents

인쇄회로기판 및 이의 도금방법 Download PDF

Info

Publication number
KR20030095688A
KR20030095688A KR1020020033227A KR20020033227A KR20030095688A KR 20030095688 A KR20030095688 A KR 20030095688A KR 1020020033227 A KR1020020033227 A KR 1020020033227A KR 20020033227 A KR20020033227 A KR 20020033227A KR 20030095688 A KR20030095688 A KR 20030095688A
Authority
KR
South Korea
Prior art keywords
plating
water
soluble
gold
electroless
Prior art date
Application number
KR1020020033227A
Other languages
English (en)
Inventor
정창교
신영환
오화섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020020033227A priority Critical patent/KR20030095688A/ko
Priority to JP2003102494A priority patent/JP2004019003A/ja
Publication of KR20030095688A publication Critical patent/KR20030095688A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 이의 도금방법에 관한 것으로, 좀 더 상세하게는 본딩(bonding)용 패드부를 포함하고, 일정한 회로패턴이 형성된 인쇄회로기판을 제공하는 단계; 상기 본딩용 패드부를 제외한 부분에 마스크 층을 형성시키는 단계; 상기 본딩용 패드부 상에 니켈 도금층을 형성시키는 단계; 상기 니켈 도금층 상에 수용성 금 화합물을 포함하는 치환형 수용성 도금액을 접촉시켜 치환형 무전해 금 도금층을 형성시키는 단계; 및 상기 치환형 금 도금층 상에 수용성 금 화합물을 포함하는 환원형 수용성 도금액을 접촉시켜 환원형 무전해 금 도금층을 형성시키는 단계를 포함하는 인쇄회로기판 및 이의 도금방법에 관한 것이다. 본 발명에 따르면, 인쇄회로기판의 본딩용 패드의 도금시 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시 형성될 수 있는 공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지하여 무전해 도금공정의 신뢰성을 향상시킬 수 있다.

Description

인쇄회로기판 및 이의 도금방법{Printed circuit board and plating method thereof}
본 발명은 인쇄회로기판 및 이의 도금방법에 관한 것으로, 좀 더 상세하게는 인쇄회로기판의 본딩용 패드의 도금시 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시 형성될 수 있는 공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지하여 무전해 도금공정의 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 이의 도금방법에 관한 것이다.
인쇄회로기판은 기판 상에 회로 패턴 및 패드부를 포함하고 있으며, 일반적으로 상기 회로패턴 및 패드부는 구리 재질로 이루어진다. 그러나, 외부로 노출된 구리층은 시간의 경과에 따라 산화되어 반도체 및 인쇄회로기판의 실장시 신뢰성을 저하시키므로 이를 방지하기 위한 표면처리로서 패드부를 금 도금하는 공정이 필수적으로 수행되고 있다.
한편, 무전해 금 도금공정에 있어서, 피도금되는 금속 패드가 납땜특성이 요구되는 경우에는 환원형 금 도금을 통해서 0.05∼0.1㎛의 얇은 두께의 금 도금을 적용하고, 본 발명에서와 같은 본딩 등의 특성이 요구되는 경우에는 치환형 금 도금을 통해서 0.5㎛ 이상의 두꺼운 형태의 금 도금을 적용한다.
예를 들어, 미국 특허 제6,383,269호는 솔더 마스크를 사용하여 금 도금하고자 하는 회로 패턴 부위에 무전해 니켈층을 형성한 다음, 칼륨 시안화 금, 하나 이상의 유기 전도성 염, 및 하나 이상의 환원제를 포함하는 금 침지 도금액을 접촉시켜 인쇄회로기판을 제조하는 방법을 개시하고 있다.
또한, 미국 특허 제5,178,918호는 기판 상에 칼륨 시안화 금, 수산화 칼륨, 시안화 칼륨, 유기산 및 안정제를 포함하는 금 침지 도금액을 접촉시켜 무전해 도금하는 방법을 개시하고 있다.
한편, 일본 특개평 제7-7243호는 금 도금을 하고자 하는 구리 부위 상에 비결정질의 제1무전해 니켈 피막을 형성시키고, 결정질의 제2무전해 니켈 피막을 형성시킨 후에 치환반응을 주반응으로 하는 무전해 금 도금 방법을 개시하고 있다. 이외에도, 구리층 상에 니켈-금 도금층을 형성하는 개량된 기술은 미국 특허 제5,173,130호 및 제5,235,139호에 개시되어 있다.
이와 관련하여 도 1a∼1d에 종래기술에 따른 인쇄회로기판의 개략적인 금 도금 공정이 도시되어 있다.
도 1a 및 1b를 참조하면, 먼저 당업계에서 널리 알려진 방법에 따라 기판(1) 상에 패턴화된 회로(도시되지 않음), 및 패드부(2)를 형성시킨 후에 상기 패드부(2)를 제외한 나머지 부분에 포토 솔더 마스크층(3)을 형성시킨다.
그 다음, 도 1c를 참조하면, 상기 패드부(2) 상에 구연산을 주성분으로 하는 무전해 니켈 도금액을 약 85℃에서 약 20분 동안 처리하여 약 3∼6㎛의 두께를 갖는, 인 함량이 약 5∼8%인 니켈 도금층(4)을 형성시킨다.
그 다음, 도 1d를 참조하면, 상기 니켈 도금층 상에 치환형 침지 금 도금액을 접촉시켜 0.5㎛ 이상의 무전해 금 도금층(5)을 형성시킨다.
그러나, 도 3에 나타낸 바와 같이, 전술한 종래기술에 따른 인쇄회로기판의 도금공정에 따르면 원하는 금두께를 얻기 위해 니켈과 금의 이온화경향을 이용한 치환방식의 금 도금을 채택하고 있으며, 이 과정에서 하지의 니켈은 금 도금액으로 치환되어 녹아 나온다. 이 때 니켈의 녹아 나오는 경로가 되는 공극(pore)이 금 도금 조직 내에 생기게 된다. 상기 공극은 어셈블리(assembly) 공정의 베이킹(baking) 공정 등의 열처리를 거치면서 하지 니켈의 금 도금 표면으로의 확산이 발생되는 원인이 된다. 또한, 상기 하지 니켈의 확산은 와이어 본딩 풀 컷 강도(wire bonding pull strength) 저하 등 제품신뢰성에 영향을 미치는 중요한 인자로 작용하면서 제품 신뢰성을 떨어뜨리는 원인이 되고 있다.
그러나, 이러한 문제점이 있음에도 불구하고 금 도금 방식을 자기촉매형 무전해 금 도금(환원형)으로 바꾸지 못하는 이유는 환원 금 도금 방식으로는 본딩용 패드 상의 도금에서 요구되는 0.5㎛ 이상의 두께를 양산공정에서 얻을 수 없기 때문이다. 일반적인 환원형 금 도금의 도금 두께는 약 0.1㎛ 미만이다.
이에 본 발명에서는 전술한 바와 같은 문제점을 해결하기 위하여 다양한 연구를 거듭한 결과, 본딩용 패드의 도금시 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시 형성될 수 있는 공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지할 수 있음을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 목적은 인쇄회로기판의 본딩용 패드의 도금시 발생되는공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지하여 무전해 도금공정의 신뢰성을 향상시킬 수 있는 인쇄회로기판의 도금방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 방법에 따라 도금된 인쇄회로기판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 도금방법은 본딩(bonding)용 패드부를 포함하고, 일정한 회로패턴이 형성된 인쇄회로기판을 제공하는 단계; 상기 본딩용 패드부를 제외한 부분에 마스크 층을 형성시키는 단계; 상기 본딩용 패드부 상에 니켈 도금층을 형성시키는 단계; 상기 니켈 도금층 상에 수용성 금 화합물을 포함하는 치환형 수용성 도금액을 접촉시켜 치환형 무전해 금 도금층을 형성시키는 단계; 및 상기 치환형 금 도금층 상에 수용성 금 화합물을 포함하는 환원형 수용성 도금액을 접촉시켜 환원형 무전해 금 도금층을 형성시키는 단계를 포함한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판은 상기 방법에 따라 도금되어 제조된다.
도 1a∼1d는 종래기술에 따른 인쇄회로기판의 도금 공정을 개략적으로 도시하는 도면이다.
도 2a∼2e는 본 발명에 따른 인쇄회로기판의 도금 공정을 개략적으로 도시하는 도면이다.
도 3은 종래기술에 따라 도금된 인쇄회로기판의 금 도금층 표면에 공극이 발생된 상태를 개략적으로 나타낸 도면이다.
도 4는 본 발명에 따라 도금된 인쇄회로기판의 금 도금층 표면을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 실시예 1에 따라 도금된 인쇄회로기판의 금 도금층 표면의 미세구조를 5000배 확대하여 나타낸 SEM 사진이다.
도 6은 본 발명의 비교예 1에 따라 도금된 인쇄회로기판의 금 도금층 표면의 미세구조를 5000배 확대하여 나타낸 SEM 사진이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1, 11 : 기판2, 12 : 패드부
3, 13 : 솔더 마스크층4, 14 : 니켈 도금층
5, 15 : 치환형 금 도금층16 : 환원형 금 도금층
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
전술한 바와 같이, 본 발명에 따르면 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시 형성될 수 있는 공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지할 수 있어 와이어 본딩 풀 컷 강도 등을 일정 수준 이상으로 유지시켜 무전해 도금공정의 신뢰성을 향상시킬 수 있다.
본 발명에 따라 인쇄회로기판을 도금하는 방법의 개략적인 공정을 도 2a∼2e에 도시하였고, 본 발명에 따라 도금된 인쇄회로기판의 금 도금층 표면을 도 4에 개략적으로 나타내었다.
도 2a를 참조하면, 본 발명에 따른 도금공정에 앞서, 기판(11) 상에 일정한 회로 패턴(도시되지 않음) 및 본딩용 패드부(12)를 형성시키는데, 상기 공정은 당업계에서 널리 알려진 사진식각법(photolithography)에 의하는 것이 전형적이다.
그 다음, 도 2b를 참조하면, 포토 솔더 마스크(PSR)를 상기 인쇄회로기판(11) 상에 도포하는데, 상기 솔더 마스크층(13)은 후술하는 도금과정에서 도금에 대한 레지스트 역할을 한다. 상기 솔더 마스크층(13)에 드라이 필름을 적용하고, 노광 및 현상 과정을 거쳐 상기 본딩용 패드부(12) 상의 솔더 마스크층 부위만을 박리한다.
그 다음, 상술한 솔더 마스크층 박리공정 완료 후 노출된 패드부(12) 상에 도금공정이 수행된다. 본 발명에 따르면, 우선, 금 도금에 앞서 인쇄회로기판 상의 패드부(12) 상에 무전해 니켈 도금층의 형성공정이 선행된 후, 본딩(bonding) 용 도금에서 요구되는 금 도금층의 두께는 치환형 금 도금을 통해서 올리고, 그 다음 치환형 금 도금 공정시 형성된 공극을 막기 위한 대안으로 환원형 금 도금처리를 한다.
한편, 상기 노출된 본딩용 패드부(12) 상의 도금 원리를 간략히 설명하면 다음과 같다.
금속 이온을 함유한 용액에서 금속을 석출시킬 때 Mx++ X-→ M0의 전자이동이 일어난다. 이들의 화학적 변화를 일으키는 방법으로는 환원제를 이용하는 방법인 자기촉매형 무전해도금(환원도금)과 이온화경향을 이용하는 치환도금이 있다.
우선, 무전해 니켈 도금은 니켈염을 함유한 용액에서 차아린산염 등의 환원제에 따라서 화학적으로 니켈을 석출시키는 것으로 도금액은 니켈염, 환원제, 착화제, 안정제 및 습윤제 등을 포함한다. 전처리 공정 처리된 인쇄회로기판을 Pd, Au 또는 Pt와 같은 촉매의 존재하에서 도금액에 담그면 각각 하기 반응식 1 및 하기 반응식 2와 같은 주반응 및 부반응이 표면에서 일어난다.
NiSO4+ 2NaH2PO2+ 2H2O → Ni0+ Na2HPO3+ H2+ H2SO4
NaH2PO3+ H → P + NaOH + H2O
이와 같이, 촉매핵을 중심으로 니켈의 촉매반응이 일어나며 도금이 석출된다. 이 때 부반응으로 인(P)이 피막중에 공석하게 되고 Ni-P의 비결정성 조직이 된다.
한편, 무전해 니켈 도금 위에 치환형 금 도금이 석출하는 경우의 주반응은하기 반응식 3에 나타낸 바와 같다.
Ni → Ni2++ 2e-
2Au++ 2e-→ 2Au0
즉, 금 도금액 내에 니켈 및 인이 이온으로 용출되고 반대로 Au+은 전자를 받아들여 금속으로 음극 표면에 석출하는 반응이다.
한편, 환원형 무전해 금 도금의 원리는 전술한 무전해 니켈 도금의 경우와 같다.
따라서, 도 2c를 참조하면, 상술한 솔더 마스크층 박리공정 완료 후 노출된 패드부(12) 상에 바람직하게는 당업계에 공지된 공정에 따라 무전해 니켈 도금층(14)이 형성된다. 이 때, 상기 니켈 도금층의 두께는 약 3∼5㎛인 것이 바람직하다.
그 다음, 도 2d를 참조하면, 패드부(12) 상의 니켈 도금층(14)의 손상을 방지하기 위하여 요구되는 금 도금층(15)을 형성시키기 위하여 상기 니켈 도금층이 형성된 인쇄회로기판을 충분한 시간동안 치환형 무전해 수용성 도금액에 접촉, 침적시켜 원하는 금 도금 두께, 바람직하게는 0.3∼1.5㎛로 형성시킨다. 다만, 당업자라면 다양한 공정 조건의 변화를 통하여 상기 범위 미만 또는 초과하는 두께의 도금층을 형성하는 것 역시 가능하다는 점을 충분히 이해할 수 있을 것이다.
한편, 상기 치환형 도금액에는 수용성 금 화합물, 유기산, 착화제, 안정제및 환원제 등이 포함될 수 있으며, 당업계에 일반적으로 공지된 치환형 금 도금액에 사용되는 조성이라면 특별한 제한없이 사용될 수 있다. 바람직하게는, 상기 치환형 도금액 중의 수용성 금 화합물의 농도는 3.6∼4.4g/ℓ인 것이 좋다.
이 때, 상기 치환형 도금액의 pH는 약 4.5∼4.7인 것이 바람직하며, 상기 치환형 도금 과정에서 요구되는 온도는 약 82∼88℃이다. 또한, 상기 치환형 무전해 도금공정은 약 20∼30분 동안 행하여지는 것이 좋다.
그 다음, 도 2e를 참조하면, 상기 치환형 금 도금시 발생되는 공극을 막기 위하여 상기 치환형 무전해 도금층(15)이 형성된 인쇄회로기판을 충분한 시간동안 환원형 무전해 수용성 도금액에 접촉, 침적시켜 얇은 두께, 바람직하게는 0.05∼0.1㎛로 환원형 금 도금층(16)을 형성시킨다.
한편, 상기 환원형 도금액에는 수용성 금 화합물, 유기산, 착화제, 안정제 및 환원제 등이 포함될 수 있으며, 당업계에 일반적으로 공지된 환원형 금 도금액에 사용되는 조성이라면 특별한 제한없이 사용될 수 있다. 바람직하게는, 상기 환원형 도금액 중의 수용성 금 화합물의 농도는 3.8∼4.2g/ℓ인 것이 좋다.
이 때, 상기 환원형 도금액의 pH는 약 7.0∼7.8인 것이 바람직하며, 상기 환원형 도금 과정에서 요구되는 온도는 약 55∼65℃이다. 또한, 상기 치환형 무전해 도금공정은 약 2∼5분 동안 행하여지는 것이 좋다.
본 발명에 사용되는 수용성 금 화합물로는 아황산금나트륨이 대표적이며, 이에 한정되는 것은 아니다.
한편, 본 발명에 따른 치환형 금 도금공정 및 환원형 금 도금공정은 동일한장비에서 연속적으로 진행되는 형태의 인-라인(in-line) 방식으로 수행되거나, 또는 먼저 치환형 금 도금공정을 수행한 후, 별도의 설비 또는 장치에서 환원형 금 도금을 실시하는 형태의 조합 방식으로 수행될 수 있다.
좀 더 상세하게는, 상기 인-라인 방식에서는 치환형 금 도금공정을 마친 후, 이에 사용된 수용성 금 도금액을 회수하고, 1∼3회 순수 세정한 후, 환원형 금 도금액을 사용하여 금 도금을 수행할 수 있다.
상기 조합 방식으로는, 첫째 치환형 금 도금공정을 마친 후, 이에 사용된 수용성 금 도금액을 회수하고, 1∼3회 순수 세정한 후, 수분을 건조시키고, 환원형 금 도금액을 사용하여 금 도금을 수행하는 방법, 둘째 치환형 금 도금공정을 마친 후, 이에 사용된 수용성 금 도금액을 회수하고, 1∼3회 순수 세정한 후, 수분을 건조시키고, 표면의 오염물을 제거하기 위하여 젯 스크루버 처리(jet scruber)를 한 후, 다시 순수 세정하고 환원형 금 도금액을 사용하여 금 도금을 수행하는 방법, 및 마지막으로 치환형 금 도금공정을 마친 후, 이에 사용된 수용성 금 도금액을 회수하고, 1∼3회 순수 세정한 후, 수분을 건조시키고, 표면의 오염물을 제거하기 위하여 플라즈마 클리닝 처리(plasma cleaning)를 한 후, 다시 순수 세정하고 환원형 금 도금액을 사용하여 금 도금을 수행하는 방법이 있다.
또한, 본 발명에 따르면 최적의 금 도금층을 형성하기 위해서는 도금 공정 중 선택적으로 전처리 과정을 수행할 수 있다. 즉, 먼저 구리 재질의 패드부에 물리적인 연마를 실시하여 표면의 이물질을 제거하고 화학적으로 유기물을 제거한다. 또한, 구리층의 표면을 에칭시킨 후 니켈 도금층의 형성에 앞서서 선택적으로 촉매역할을 하는 팔라듐(Pd) 등으로 처리하는 것이 바람직하다.
전술한 바와 같이, 본 발명에 따르면 도 4에 나타낸 바와 같이 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시 형성될 수 있는 공극을 환원도금을 통해서 막음으로써 어셈블리 공정시 하지 니켈이 표면으로 확산되는 것을 방지할 수 있어 와이어 본딩 풀 컷 강도 등을 일정 수준 이상으로 유지시켜 무전해 도금공정의 신뢰성을 향상시킬 수 있다.
이하, 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만, 이에 본 발명의 범주가 한정되는 것은 아니다.
하기의 실시예에서는 구리 재질의 패드부를 제외한 부분에 포토 솔더 마스크층이 형성된 인쇄회로기판를 50℃에서 3분 동안 침적 탈지제 80∼120㎖/ℓ로 탈지하고 산화막 제거 및 구리 표면의 조도를 형성하기 우하여 산세 및 에칭공정을 실시한 후, 팔라듐을 사용하여 촉매처리한 다음 수세하였으며, 무전해 니켈 도금액(NIMUDEN NPR-4, UYEMURA사)으로 85℃에서 20분 동안 도금하였다. 이때, 패드부 상의 무전해 니켈층의 두께는 약 4.5㎛이었다. 그 다음, 니켈층이 형성된 인쇄회로기판을 수세한 후, 다음과 같이 상기 니켈층 상에 금 도금 공정을 수행하였다.
실시예 1
상기 활성화 처리된 인쇄회로기판을 pH 약 4.5의 치환형 도금액(TSK-25, UYEMURA사)이 담긴 도금액조에 약 26분 동안 침적하여 상기 인쇄회로기판의 니켈 도금층 상에 약 0.5㎛의 두께를 갖는 치환형 무전해 금 도금층을 형성시켰다.
그 다음, 상기 도금액조에서 치환형 도금에 사용된 수용성 금 도금액을 회수하고, 상기 도금액조를 1∼3회 순수 세정한 후, 95℃에서 1분 동안 수분을 건조시킨 다음, pH 약 7.5의 환원형 도금액(TSK-97, UYEMURA사)을 상기 도금액조에 넣고 상기 치환형 금 도금액으로 처리된 인쇄회로기판을 약 4분 동안 침적하여 상기 인쇄회로기판의 치환형 금 도금층 상에 약 0.07㎛의 두께를 갖는 환원형 무전해 금 도금층을 더욱 형성시켰다.
다음으로, 상기 도금공정 후에 수세하였고, 80℃에서 15분 동안 건조시켜 이로부터 얻은 인쇄회로기판의 금 도금층 표면을 5000배 확대하여 나타낸 SEM 사진을 도 5에 도시하였다.
비교예 1
상기 활성화 처리된 인쇄회로기판을 pH 약 4.5의 치환형 도금액(TSK-25, UYEMURA사)이 담긴 도금액조에 약 50분 동안 침적하여 상기 인쇄회로기판의 니켈 도금층 상에 약 0.7㎛의 두께를 갖는 치환형 무전해 금 도금층을 형성시켰다.
상기 도금공정 후에 수세하였고, 95℃에서 1분 동안 건조시켜 얻은 인쇄회로기판의 금 도금층 표면을 5000배 확대하여 나타낸 SEM 사진을 도 6에 도시하였다.
도 5 및 도 6에 나타낸 바와 같이, 본 발명에 따라 치환형 금 도금을 실시한 후, 환원형 금 도금을 실시하여 얻은 금 도금층은 종래기술에 따라 치환형 금 도금만을 실시하여 얻은 금 도금층에서 공극이 발견된 것과는 달리, 공급이 발생되지 않음을 알 수 있었다.
전술한 바와 같이, 본 발명에 따르면 치환형 금 도금 후에 환원방식으로 2차 금 도금을 실시하여 치환 도금시의 공극을 환원도금에서 막음으로써 어셈블리 공정에서의 하지 니켈의 표면 확산을 막을 수 있어 와이어 본딩 풀 컷 강도 저하 등의 무전해도금의 신뢰성 저하를 해결할 수 있다. 또한, 포장용기 내에 습기 등 수분이 잔존할 경우 금속의 확산이 가속되는 것을 볼 때, 공극 문제를 해결함으로써 장기간 보관시 흡습 등으로 인한 하지 금속(니켈)의 확산을 막을 수 있으므로 제품의 보관기간을 연장시킬 수 있는 간접효과가 발생하여 제품 신뢰성을 보장할 수 있는 유효기간의 연장이 가능하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (18)

  1. a) 본딩(bonding)용 패드부를 포함하고, 일정한 회로패턴이 형성된 인쇄회로기판을 제공하는 단계;
    b) 상기 본딩용 패드부를 제외한 부분에 마스크 층을 형성시키는 단계;
    c)상기 본딩용 패드부 상에 니켈 도금층을 형성시키는 단계;
    d) 상기 니켈 도금층 상에 수용성 금 화합물을 포함하는 치환형 수용성 도금액을 접촉시켜 치환형 무전해 금 도금층을 형성시키는 단계; 및
    e) 상기 치환형 금 도금층 상에 수용성 금 화합물을 포함하는 환원형 수용성 도금액을 접촉시켜 환원형 무전해 금 도금층을 형성시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  2. 제1항에 있어서, 상기 치환형 수용성 도금액은 유기산, 착화제, 안정제 및 환원제를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  3. 제1항에 있어서, 상기 환원형 수용성 도금액은 유기산, 착화제, 안정제 및 환원제를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  4. 제1항에 있어서, 상기 치환형 무전해 도금을 통해서 형성된 금 도금층의 두께는 0.3∼1.5㎛인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  5. 제1항에 있어서, 상기 환원형 무전해 도금을 통해서 형성된 금 도금층의 두께는 0.05∼0.1㎛인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  6. 제1항에 있어서, 상기 수용성 금 화합물은 아황산금나트륨인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  7. 제1항에 있어서, 상기 치환형 무전해 수용성 도금액 중의 수용성 금 화합물의 농도는 3.6∼4.4g/ℓ인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  8. 제1항에 있어서, 상기 환원형 무전해 수용성 도금액 중의 수용성 금 화합물의 농도는 3.8∼4.2g/ℓ인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  9. 제1항에 있어서, 상기 치환형 무전해 수용성 도금액의 pH는 4.5∼4.7인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  10. 제1항에 있어서, 상기 환원형 무전해 수용성 도금액의 pH는 7.0∼7.8인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  11. 제1항에 있어서, 상기 치환형 무전해 수용성 도금액의 온도는 82∼88℃인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  12. 제1항에 있어서, 상기 환원형 무전해 수용성 도금액의 온도는 55∼65℃인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  13. 제1항에 있어서, 상기 c) 단계가 20∼30분 동안 수행되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  14. 제1항에 있어서, 상기 d) 단계가 2∼5분 동안 수행되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  15. 제1항에 있어서, 상기 c)단계 및 d)단계는 인-라인(in-line) 방식으로 동일한 장비에서 연속적으로 수행되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  16. 제1항에 있어서, 상기 c)단계 및 d)단계는 조합 방식으로 별도의 설비 또는 장치에서 개별적으로 수행되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
  17. 제1항에 있어서, 상기 니켈 도금층의 두께는 3∼5㎛인 것을 특징으로 하는 인쇄회로기판의 도금방법.
  18. 제1항 내지 제17항 중 어느 한항의 방법에 따라 도금된 것을 특징으로 하는 인쇄회로기판.
KR1020020033227A 2002-06-14 2002-06-14 인쇄회로기판 및 이의 도금방법 KR20030095688A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020033227A KR20030095688A (ko) 2002-06-14 2002-06-14 인쇄회로기판 및 이의 도금방법
JP2003102494A JP2004019003A (ja) 2002-06-14 2003-04-07 プリント回路基板及びそのメッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033227A KR20030095688A (ko) 2002-06-14 2002-06-14 인쇄회로기판 및 이의 도금방법

Publications (1)

Publication Number Publication Date
KR20030095688A true KR20030095688A (ko) 2003-12-24

Family

ID=31185727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033227A KR20030095688A (ko) 2002-06-14 2002-06-14 인쇄회로기판 및 이의 도금방법

Country Status (2)

Country Link
JP (1) JP2004019003A (ko)
KR (1) KR20030095688A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619345B1 (ko) * 2004-07-16 2006-09-08 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
KR100772432B1 (ko) * 2006-08-25 2007-11-01 대덕전자 주식회사 인쇄 회로 기판 제조 방법
WO2011084415A2 (en) * 2010-01-07 2011-07-14 Texas Instruments Incorporated Electroless nickel and gold plating in semiconductor device
KR101219905B1 (ko) * 2011-04-08 2013-01-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103572264A (zh) * 2012-07-25 2014-02-12 建业(惠州)电路版有限公司 电路板表面处理方法
US8759986B2 (en) 2010-12-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Substrate structure and method of manufacturing the same
KR20150069767A (ko) 2013-12-16 2015-06-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101877296B1 (ko) * 2017-07-12 2018-07-11 주식회사 익스톨 회로패턴 도금 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742715B2 (ja) * 2005-07-19 2011-08-10 セイコーエプソン株式会社 配線パターンの形成方法、及び配線基板の製造方法
JP5214179B2 (ja) 2007-06-12 2013-06-19 株式会社トクヤマ メタライズド基板およびその製造方法
KR100981445B1 (ko) 2008-05-07 2010-09-13 (주)인터플렉스 연성인쇄회로기판의 고연성 Au 표면처리방법
KR101009228B1 (ko) 2009-08-19 2011-01-19 삼성전기주식회사 인쇄회로기판의 제조방법
CN103222348A (zh) * 2011-10-25 2013-07-24 建业(惠州)电路版有限公司 电路板化学镀镍金工艺
CN102703885B (zh) * 2012-06-04 2014-09-03 汕头超声印制板公司 一种用于pcb板的镀金工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122248A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法
KR19980017862A (ko) * 1996-08-31 1998-06-05 이대원 팔라듐이 도금된 반도체 리드프레임
KR20000009009A (ko) * 1998-07-20 2000-02-15 유무성 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
KR20010106196A (ko) * 2000-05-01 2001-11-29 구사마 사부로 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판및 전자기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122248A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法
KR19980017862A (ko) * 1996-08-31 1998-06-05 이대원 팔라듐이 도금된 반도체 리드프레임
KR20000009009A (ko) * 1998-07-20 2000-02-15 유무성 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
KR20010106196A (ko) * 2000-05-01 2001-11-29 구사마 사부로 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판및 전자기기

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619345B1 (ko) * 2004-07-16 2006-09-08 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
KR100772432B1 (ko) * 2006-08-25 2007-11-01 대덕전자 주식회사 인쇄 회로 기판 제조 방법
US8455361B2 (en) 2010-01-07 2013-06-04 Texas Instruments Incorporated Electroless plating of porous and non-porous nickel layers, and gold layer in semiconductor device
WO2011084415A3 (en) * 2010-01-07 2011-11-17 Texas Instruments Incorporated Electroless nickel and gold plating in semiconductor device
CN102782824A (zh) * 2010-01-07 2012-11-14 德州仪器公司 半导体装置中的无电镍及金镀敷
WO2011084415A2 (en) * 2010-01-07 2011-07-14 Texas Instruments Incorporated Electroless nickel and gold plating in semiconductor device
CN102782824B (zh) * 2010-01-07 2015-09-16 德州仪器公司 半导体装置中的无电镍及金镀敷
US8759986B2 (en) 2010-12-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Substrate structure and method of manufacturing the same
KR101219905B1 (ko) * 2011-04-08 2013-01-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103572264A (zh) * 2012-07-25 2014-02-12 建业(惠州)电路版有限公司 电路板表面处理方法
CN103572264B (zh) * 2012-07-25 2016-02-03 建业(惠州)电路版有限公司 电路板表面处理方法
KR20150069767A (ko) 2013-12-16 2015-06-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101877296B1 (ko) * 2017-07-12 2018-07-11 주식회사 익스톨 회로패턴 도금 방법

Also Published As

Publication number Publication date
JP2004019003A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
CN1055818C (zh) 一种使基板选择金属化的方法
JP5573429B2 (ja) 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
EP0884934B1 (en) Substrate and method for producing it
KR20030095688A (ko) 인쇄회로기판 및 이의 도금방법
JP5570585B2 (ja) 無電解ニッケルめっきのための前処理方法
JP2005520936A (ja) プリント配線基板からの銀メッキ剥離方法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
US3839083A (en) Selective metallization process
JP4616886B2 (ja) アンチモン化合物を含有する基板にスズおよびスズ合金をコーティングするための方法
JPH03170680A (ja) 非導電性支持体を直接金属被覆する方法
JP2572430B2 (ja) 基体の表面に金属を局部的に設ける方法
JP2000256866A (ja) 無電解ニッケルめっき浴
JP2023538951A (ja) パラジウムで活性化することなく銅上に無電解ニッケルを析出させる方法
US4874635A (en) Method for removing residual precious metal catalyst from the surface of metal-plated plastics
JP4096671B2 (ja) 電子部品のめっき方法、及び電子部品
US4693907A (en) Process or non-electrolytic copper plating for printed circuit board
US5792248A (en) Sensitizing solution
JP4842620B2 (ja) 高密度銅パターンを有したプリント配線板の製造方法
JP2003293143A (ja) パラジウム触媒洗浄剤とパラジウム触媒の洗浄方法、及び該洗浄剤を使用した電子部品のめっき方法、並びに電子部品
JP4059133B2 (ja) 無電解ニッケル−金めっき方法
US20080199627A1 (en) Catalytic treatment method, electroless plating method, and method for forming circuit using electroless plating
US20040202958A1 (en) Plating-pretreatment solution and plating-pretreatment method
JP2004332037A (ja) 無電解金めっき方法
JP4955274B2 (ja) めっき配線基板および無電解めっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application