KR101009228B1

KR101009228B1 - 인쇄회로기판의 제조방법

Info

Publication number: KR101009228B1
Application number: KR1020090076752A
Authority: KR
Inventors: 이재석
Original assignee: 삼성전기주식회사
Priority date: 2009-08-19
Filing date: 2009-08-19
Publication date: 2011-01-19

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (A) 절연층에 무전해 도금층을 형성하고, 상기 무전해 도금층에 회로형성영역을 노출시키는 제1 오픈부를 갖는 제1 도금 레지스트를 도포한 후, 상기 제1 오픈부에 전해 도금층을 형성하는 단계, (B) 상기 제1 도금 레지스트를 제거하고, 상기 무전해 도금층에 패드영역을 노출시키는 제2 오픈부를 갖는 제2 도금 레지스트를 도포하는 단계, (C) 상기 제2 오픈부에 의해 노출된 상기 무전해 도금층을 제거하고, 상기 전해 도금층 및 그 하부의 상기 무전해 도금층의 표면에 니켈-금 도금층을 형성하는 단계, 및 (D) 상기 제2 도금 레지스트를 제거한 후, 그 하부의 상기 무전해 도금층을 제거하는 단계를 포함하는 것을 특징으로 하며, 무전해 도금층을 제거하기 위한 에칭횟수를 줄임으로써 언더컷 현상을 최소화하고, 무전해 도금층의 형성 횟수를 최소화할 수 있는 인쇄회로기판의 제조방법을 제공한다.

무전해 도금층, 언더컷, 에칭, 전해 도금층, 도금 레지스트, 니켈-금 도금층

Description

인쇄회로기판의 제조방법{A fabricating method of a printed circuit board}

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후, 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.

최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.

통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.

도 1 내지 도 11에는 종래기술에 따른 세미 어디티브법에 의한 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도가 도시되어 있다. 이를 참조하여, 종래기술에 따른 인쇄회로기판의 제조방법에 대해 간단히 설명하면 다음과 같다.

먼저, 도 1에 도시한 바와 같이, 절연층(110)에 무전해 도금공정을 수행하여 제1 무전해 도금층(120a)을 형성한다.

다음, 도 2에 도시한 바와 같이, 제1 무전해 도금층(120a)이 형성된 절연층(110)에 제1 도금 레지스트(R1)를 도포하고, 제1 도금 레지스트(R1)에 회로형성영역을 노출시키는 제1 오픈부(A1)를 형성한다.

다음, 도 3에 도시한 바와 같이, 제1 도금 레지스트(R1)의 제1 오픈부(A1)에 전해도금공정을 수행하여 전해 도금층(130)을 형성한다.

다음, 도 4에 도시한 바와 같이, 제1 도금 레지스트(R1)를 제거한다.

다음, 도 5에 도시한 바와 같이, 제1 도금 레지스트(R1)의 제거에 의해 노출된 제1 무전해 도금층(120a)을 제거한다. 이때, 제1 무전해 도금층(120a)을 에칭으로 제거하는 과정에서 제1 무전해 도금층(120a) 및 전해 도금층(130)으로된 회로층에 첫번째 언더컷(undercut; C1) 현상이 발생하게 된다.

다음, 도 6에 도시한 바와 같이, 절연층(110)에 후술하는 니켈-금 도금층(140)의 형성을 위한 도금 인입선으로 제2 무전해 도금층(120b)을 형성한다.

다음, 도 7에 도시한 바와 같이, 절연층(110)의 제2 무전해 도금층(120b)에 제2 도금 레지스트(R2)를 형성하고, 제2 도금 레지스트(R2)에 패드영역을 노출시키 는 제2 오픈부(A2)를 형성한다.

다음, 도 8에 도시한 바와 같이, 제2 오픈부(A2)에 의해 노출된 제2 무전해 도금층(120b)을 제거한다. 이때, 제2 무전해 도금층(120b)을 에칭으로 제거하는 과정에서 제1 무전해 도금층(120a) 및 전해 도금층(130)으로된 회로층에 두번째 언더컷(undercut; C2) 현상이 발생하게 된다.

다음, 도 9에 도시한 바와 같이, 제2 오픈부(A2)에 의해 노출된 회로층의 표면에 니켈-금 도금층(140)을 형성한다.

다음, 도 10에 도시한 바와 같이, 제2 도금 레지스트(R2)를 제거한다.

마지막으로, 도 11에 도시한 바와 같이, 제2 도금 레지스트(R2)의 제거에 의해 노출된 제2 무전해 도금층(120b)을 제거한다. 이때, 제2 무전해 도금층(120b)을 에칭으로 제거하는 과정에서 제1 무전해 도금층(120a)과 전해 도금층(130)으로된 회로층에 추가적인 언더컷 현상이 발생할 수 있다.

그러나, 종래기술에 따른 인쇄회로기판의 제조방법에서는 제1 무전해 도금층(120a) 및 제2 무전해 도금층(120b)을 제거하는 3번의 에칭과정에서(도 5, 도 8, 도 11 참조) 3번의 언더컷 현상이 발생하게 되는 문제점이 있었다. 이러한 언더컷 현상은 제1 무전해 도금층(120)과 전해 도금층(130)으로된 회로층의 측면을 심하게 테이퍼지게 함으로써 회로층의 폭을 줄임으로써 회로층이 절연층(110)으로부터 박리되는 문제를 초래하였다. 뿐만 아니라, 3번의 에칭과정을 수행하는데 많은 시간이 소모되어 기판 제조 리드타임(lead time)이 길어지는 문제를 초래하였다.

또한, 종래기술에 따른 인쇄회로기판의 제조방법에서는 전해 도금층(130)을 형성하기 위해 사용되는 제1 무전해 도금층(120)을 제거하고(도 5 참조), 니켈-금 도금층(140)의 도금 인입선 역할을 수행하는 제2 무전해 도금층(120b)을 추가적으로 형성하는 방식(도 6 참조)으로 진행되기 때문에, 2번의 무전해 도금층(120a, 120b) 형성과정을 수행하는데 많은 시간이 소모되어 리드타임(lead time)이 길어지는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 무전해 도금층을 제거하기 위한 에칭횟수를 줄임으로써 회로층의 언더컷 현상을 최소화할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.

본 발명의 다른 목적은, 니켈-금 도금층을 형성하기 위해 추가적인 무전해 도금층의 형성이 필요없는 간단한 방식의 인쇄회로기판의 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법은, (A) 절연층에 무전해 도금층을 형성하고, 상기 무전해 도금층에 회로형성영역을 노출시키는 제1 오픈부를 갖는 제1 도금 레지스트를 도포한 후, 상기 제1 오픈부에 전해 도금층을 형성하는 단계, (B) 상기 제1 도금 레지스트를 제거하고, 상기 무전해 도금층에 패드영역을 노출시키는 제2 오픈부를 갖는 제2 도금 레지스트를 도포하는 단계, (C) 상기 제2 오픈부에 의해 노출된 상기 무전해 도금층을 제거하고, 상기 제2 오픈부에 의해 노출된 상기 전해 도금층 및 그 하부의 상기 무전해 도금층의 표면에 표면처리층을 형성하는 단계, 및 (D) 상기 제2 도금 레지스트를 제거한 후, 그 하부의 상기 무전해 도금층을 제거하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 표면처리층은 니켈-금 도금층인 것을 특징으로 한다.

또한, 상기 (D) 단계 이후에, (E) 상기 절연층에 솔더 레지스트층을 적층하고, 상 기 패드영역을 노출시키는 오픈부를 가공하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법은, (A) 절연층에 무전해 도금층을 형성하고, 상기 무전해 도금층에 회로형성영역을 노출시키는 제1 오픈부를 갖는 제1 도금 레지스트를 도포한 후, 상기 제1 오픈부에 전해 도금층을 형성하는 단계, (B) 상기 제1 도금 레지스트를 제거하고, 상기 무전해 도금층에 패드영역을 노출시키는 제2 오픈부를 갖는 제2 도금 레지스트를 도포한 후, 상기 제2 오픈부에 의해 노출된 상기 무전해 도금층을 제거하는 단계, (C) 상기 제2 도금 레지스트를 제거하고, 상기 무전해 도금층을 커버하되 상기 패드영역을 노출시키는 제3 오픈부를 갖는 제3 도금 레지스트를 도포하는 단계, (D) 상기 제3 오픈부에 의해 노출된 상기 전해 도금층 및 그 하부의 상기 무전해 도금층의 표면에 표면처리층을 형성하는 단계, 및 (E) 상기 제3 도금 레지스트를 제거한 후, 그 하부의 상기 무전해 도금층을 제거하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 (C) 단계에서, 상기 제3 도금 레지스트는 상기 무전해 도금층의 상부를 포함하여 측면을 커버하도록 형성된 것을 특징으로 한다.

또한, 상기 (E) 단계 이후에, (F) 상기 절연층에 솔더 레지스트층을 적층하고, 상기 패드영역을 노출시키는 오픈부를 가공하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따르면, 전해 도금층을 형성하기 위해 사용되는 무전해 도금층을 니켈-금 도금층을 형성하기 위한 도금인입선으로 사용함으로써 무전해 도금층을 제거하기 위한 에칭횟수를 줄임으로써 언더컷 현상으로부터 발생하는 회로층의 박리현상을 최소화할 수 있게 된다.

또한, 무전해 도금층의 재사용으로 인해 추가적인 도금인입선을 형성할 필요가 없어 공정이 단순화되고, 기판제조 리드타임을 축소할 수 있게 된다.

또한, 본 발명에 따르면, 언더컷 현상을 최소화함으로써 미세회로를 구현하는데에도 적용이 가능한 인쇄회로기판의 제조방법을 제공하게 된다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요 소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 12 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도이다. 여기서, 도면의 (a)는 공정평면도이고, 도면의 (b)는 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.

먼저, 도 12에 도시한 바와 같이, 절연층(110)에 무전해 도금공정을 수행하여 무전해 도금층(120)을 형성한다.

이때, 무전해 도금층(120)은, 예를 들어 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst)과정, 촉매 처리 과정, 활성화(accelerator) 과정, 무전해 도금 과정, 및 산화방지 처리과정을 포함하는 일반적인 촉매 석출 방식을 이용하여 형성된다. 공지의 기술인 촉매 석출 방식에 대한 상세한 설명은 생략하기로 한다.

한편, 도 12에는 단층 구조를 갖는 절연층(110)의 일면에 무전해 도금 층(120)이 형성되는 것으로 도시되어 있으나, 절연층(110)의 양면에 무전해 도금층(120)이 형성되고, 이후의 공정도 절연층(110)의 양면에 진행되는 것도 본 발명의 범주 내에 포함된다고 할 것이며, 절연층(110)의 하부에 베이스 기판이 구비된 것 또한 본 발명의 범주 내에 포함된다고 할 것이다.

다음, 도 13에 도시한 바와 같이, 무전해 도금층(120)이 형성된 절연층(110)에 제1 도금 레지스트(R1)를 도포하고, 제1 도금 레지스트(R1)에 회로형성영역을 노출시키는 제1 오픈부(A1)를 형성한다.

이때, 제1 도금 레지스트(R1)로는 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있으며, 제1 오픈부(A1)는 감광성 레지스트를 무전해 도금층(120)에 도포한 후, 회로형성영역에 해당하는 부분에 자외선을 노광하고, 노광된 부분을 현상액을 이용하여 제거함으로써 형성될 수 있다.

다음, 도 14에 도시한 바와 같이, 제1 도금 레지스트(R1)의 제1 오픈부(A1)에 전해도금공정을 수행하여 전해 도금층(130)을 형성한다.

다음, 도 15에 도시한 바와 같이, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제1 도금 레지스트(R1)를 제거한다.

다음, 도 16에 도시한 바와 같이, 절연층(110)에 제2 도금 레지스트(R2)를 형성하고, 제2 도금 레지스트(R2)에 니켈-금 도금층이 형성될 영역, 즉 패드영역을 노출시키는 제2 오픈부(A2)를 형성한다. 이때, 제2 도금 레지스트(R2)는 제1 도금 레지스트(R1)와 같은 재질 및 방식으로 형성되며, 제2 오픈부(A2) 또한 제1 오픈부(A1)와 동일한 방법에 의해 형성된다.

본 발명에서는 종래기술과 달리 무전해 도금층(120)을 제거하지 않고, 니켈-금 도금층의 형성을 위한 도금인입선으로 재사용하기 때문에, 무전해 도금층(120)을 제거하는 공정이 수행되지 않아 회로층에 언더컷 현상이 발생하지 않게 될 뿐만 아니라, 추가적인 무전해 도금공정이 필요없게 된다.

한편, 본 단계에서 제2 도금 레지스트(R2)에 형성되는 제2 오픈부(A2)는 회로형성영역 중에서 패드영역만 노출시키는 점에서 제1 오픈부(A1)와 구별된다. 한편, 도면에는 제1 도금 레지스트(R1)를 모두 제거하고, 제2 도금 레지스트(R2)를 형성하는 것으로 도시되어 있으나, 제1 오픈부(A1)의 일부 영역에 액상의 포토 레지스트를 메움으로써 제2 도금 레지스트(R2)의 사용량을 줄이는 방법 또한 사용가능하다 할 것이다.

다음, 도 17에 도시한 바와 같이, 제2 오픈부(A2)에 의해 노출된 무전해 도금층(120)을 퀵 에칭(quick etching) 또는 플래시 에칭 등에 의해 제거한다. 이때, 무전해 도금층(120) 및 전해 도금층(130)으로된 회로층(패드부)이 형성되며, 회로층의 하부는 에칭과정에서 언더컷(C1) 현상이 발생하게 된다.

다음, 도 18에 도시한 바와 같이, 제2 오픈부(A2)에 의해 노출된 회로층의 표면에 표면처리층으로서 니켈-금 도금층(140)을 형성한다.

다음, 도 19에 도시한 바와 같이, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제2 도금 레지스트(R2)를 제거한다.

다음, 도 20에 도시한 바와 같이, 제2 도금 레지스트(R2)의 제거에 의해 노출된 무전해 도금층(120)을 퀵 에칭 또는 플래시 에칭 등에 의해 제거한다.

마지막으로, 도 21에 도시한 바와 같이, 절연층(110)에 회로층을 보호하기 위해 솔더 레지스트층(150)을 형성하고, 패드영역, 즉 니켈-금 도금층(140)이 형성된 영역을 노출시키는 오픈부(152)를 가공한다. 이때, 오픈부(152)는 레이저 다이렉트 어블레이션(laser direct ablation; LDA) 공정에 의해 형성된다.

상술한 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법에서는 최대 2번의 무전해 도금층의 제거공정이 수행되기 때문에 종래기술에 따른 인쇄회로기판의 제조방법에 비해 회로층에 발생할 수 있는 언더컷 현상이 줄어 회로층의 박리문제가 최소화되게 된다.

도 22 내지 도 28은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도이다. 여기서, 도면의 (a)는 공정평면도이고, 도면의 (b)는 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다. 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일함 참조번호를 부여하고, 중복되는 부분에 대한 설명은 생략하기로 한다.

먼저, 도 22에 도시한 바와 같이, 이전 실시예의 도 12 내지 도 17의 공정을 수행하여 절연층(110)에 무전해 도금층(120) 및 전해 도금층(130)이 형성되고, 패드영역을 노출시키는 제2 오픈부(A2)를 갖는 제2 도금 레지스트(R2)를 형성한다.

다음, 도 23에 도시한 바와 같이, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제2 도금 레지스트(R2)를 제거한다.

다음, 도 24에 도시한 바와 같이, 절연층(110)의 무전해 도금층(120)에 제3 도금 레지스트(R3)를 형성하되, 무전해 도금층(120)에 니켈-금 도금층이 형성되는 것을 방지하기 위해 제3 도금 레지스트(R3)가 무전해 도금층(120)을 커버하도록 패드영역을 노출시키는 제3 오픈부(A3)를 형성한다.

즉, 제3 도금 레지스트(R3)는 무전해 도금층(120)의 상부만 커버하는 제2 도금 레지스트(R2)와 달리 무전해 도금층(120)의 상부를 포함하여 측면을 커버하도록 형성함으로써 후술하는 니켈-금 도금 공정에서 무전해 도금층(120)에 필요없는 니 켈-금 도금층이 형성되는 문제를 방지할 수 있게 된다.

다음, 도 25에 도시한 바와 같이, 제3 오픈부(A3)에 의해 노출된 회로층의 표면에 표면처리층으로서 니켈-금 도금층(140)을 형성한다.

다음, 도 26에 도시한 바와 같이, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제3 도금 레지스트(R3)를 제거한다.

다음, 도 27에 도시한 바와 같이, 제3 도금 레지스트(R3)의 제거에 의해 노출된 무전해 도금층(120)을 퀵 에칭 또는 플래시 에칭 등에 의해 제거한다.

마지막으로, 도 28에 도시한 바와 같이, 절연층(110)에 회로층을 보호하기 위해 솔더 레지스트층(150)을 형성하고, 패드영역, 즉 니켈-금 도금층(140)이 형성된 영역을 노출시키는 오픈부(152)를 가공한다.

상술한 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법에서는 종래기술에 따른 인쇄회로기판의 제조방법에 비해 최대 2번의 무전해 도금층의 제거공정이 수행되기 때문에 회로층에 발생할 수 있는 언더컷 현상이 줄어 회로층의 박리문제가 최소화될 뿐만 아니라, 제3 도금 레지스트(R3)를 통해 불필요한 영역에 니켈-금 도금층이 형성되는 문제를 최소화할 수 있게 된다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1 내지 도 11은 종래기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도이다.

도 12 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도이다.

도 22 내지 도 28은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정평면도 및 공정단면도이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 절연층 120 : 무전해 도금층

130 : 전해 도금층 140 : 니켈-금 도금층

150 : 솔더 레지스트층

R1, R2 : 제1 도금 레지스트

A1, A2, 152 : 오픈부

Claims

(A) 절연층에 무전해 도금층을 형성하고, 상기 무전해 도금층에 회로형성영역을 노출시키는 제1 오픈부를 갖는 제1 도금 레지스트를 도포한 후, 상기 제1 오픈부에 전해 도금층을 형성하는 단계;

(B) 상기 제1 도금 레지스트를 제거하고, 상기 무전해 도금층에 패드영역을 노출시키는 제2 오픈부를 갖는 제2 도금 레지스트를 도포하는 단계;

(C) 상기 제2 오픈부에 의해 노출된 상기 무전해 도금층을 제거하고, 상기 제2 오픈부에 의해 노출된 상기 전해 도금층 및 그 하부의 상기 무전해 도금층의 표면에 표면처리층을 형성하는 단계; 및

(D) 상기 제2 도금 레지스트를 제거한 후, 그 하부의 상기 무전해 도금층을 제거하는 단계

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 표면처리층은 니켈-금 도금층인 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 (D) 단계 이후에,

(E) 상기 절연층에 솔더 레지스트층을 적층하고, 상기 패드영역을 노출시키는 오픈부를 가공하는 단계

를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
(A) 절연층에 무전해 도금층을 형성하고, 상기 무전해 도금층에 회로형성영역을 노출시키는 제1 오픈부를 갖는 제1 도금 레지스트를 도포한 후, 상기 제1 오픈부에 전해 도금층을 형성하는 단계;

(B) 상기 제1 도금 레지스트를 제거하고, 상기 무전해 도금층에 패드영역을 노출시키는 제2 오픈부를 갖는 제2 도금 레지스트를 도포한 후, 상기 제2 오픈부에 의해 노출된 상기 무전해 도금층을 제거하는 단계;

(C) 상기 제2 도금 레지스트를 제거하고, 상기 무전해 도금층을 커버하되 상기 패드영역을 노출시키는 제3 오픈부를 갖는 제3 도금 레지스트를 도포하는 단계;

(D) 상기 제3 오픈부에 의해 노출된 상기 전해 도금층 및 그 하부의 상기 무전해 도금층의 표면에 표면처리층을 형성하는 단계; 및

(E) 상기 제3 도금 레지스트를 제거한 후, 그 하부의 상기 무전해 도금층을 제거하는 단계

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 4에 있어서,

상기 표면처리층은 니켈-금 도금층인 것을 특징으로 하는 인쇄회로기판의 제 조방법.
청구항 4에 있어서,

상기 (C) 단계에서,

상기 제3 도금 레지스트는 상기 무전해 도금층의 상부를 포함하여 측면을 커버하도록 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 4에 있어서,

상기 (E) 단계 이후에,

(F) 상기 절연층에 솔더 레지스트층을 적층하고, 상기 패드영역을 노출시키는 오픈부를 가공하는 단계

를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.