KR20090085240A - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090085240A
KR20090085240A KR1020080011035A KR20080011035A KR20090085240A KR 20090085240 A KR20090085240 A KR 20090085240A KR 1020080011035 A KR1020080011035 A KR 1020080011035A KR 20080011035 A KR20080011035 A KR 20080011035A KR 20090085240 A KR20090085240 A KR 20090085240A
Authority
KR
South Korea
Prior art keywords
circuit pattern
seed
insulating layer
layer
circuit board
Prior art date
Application number
KR1020080011035A
Other languages
English (en)
Other versions
KR100930642B1 (ko
Inventor
연제식
맹덕영
박세원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080011035A priority Critical patent/KR100930642B1/ko
Priority to US12/213,972 priority patent/US20090194318A1/en
Publication of KR20090085240A publication Critical patent/KR20090085240A/ko
Application granted granted Critical
Publication of KR100930642B1 publication Critical patent/KR100930642B1/ko
Priority to US13/585,083 priority patent/US20120312775A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1043—Subsequent to assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

인쇄회로기판 및 그 제조 방법이 개시된다. 절연층에 형성된 시드층(seed layer)에 회로 패턴을 형성하는 단계, 회로 패턴 및 회로 패턴과 상응하는 시드층이 절연층에 매립되도록, 회로 패턴을 가압하는 단계, 및 노출된 시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법은, 회로 패턴과 절연층 사이에 위치하는 시드(seed)가 에칭되는 언더컷 현상을 방지함으로써, 회로 패턴의 들뜸을 방지할 수 있고, 이에 따라, 결과적으로, 회로 패턴과 절연층 간의 접착력이 증가되어, 절연층 상에 보다 미세한 회로 패턴을 구현할 수 있다.
인쇄회로기판, 세미 에디티브(semi-additive), 매립

Description

인쇄회로기판 및 그 제조 방법{Printed circuit board and method for manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자 장치의 소형화 및 고효율화 추세에 따라, 보다 조밀한 선폭의 회로 패턴이 요구되고 있으며, 이를 위하여, 시드층(seed layer) 위에 드라이 필름(dry film)으로 도금 레지스트를 형성하고, 전해 도금 공정을 통해 회로 패턴을 형성한 뒤, 시드층을 제거하는 세미 에디티브(semi-additive) 공법이 이용되고 있다.
그러나, 세미 에디티브 공법에 있어, 무전해 도금에 의하여 형성되는 시드층 을 에칭에 의하여 제거하는 경우, 시드층이 에칭되는 속도가 회로 패턴이 에칭 속도 보다 우세하여, 회로 패턴과 절연층 사이에 위치하는 시드층이 에칭되는 언더컷(under-cut) 현상이 발생하게 되고, 이는 결과적으로 회로 패턴의 들뜸 현상으로 이어져 문제가 되어 왔다.
이에, 세미 에디티브 공법에서 시드층을 제거할 시 발생하는 언더컷 현상을 방지할 수 있는 인쇄회로기판의 제조 방법이 요구되고 있는 상황이다.
본 발명은, 회로 패턴과 절연층 사이에 위치하는 시드(seed)가 에칭되는 언더컷 현상을 방지하여 회로 패턴의 들뜸을 방지할 수 있는 인쇄회로기판 제조 방법을 제공하는 것이다.
또한, 이에 따라, 회로 패턴과 절연층 간의 접착력이 증가되어, 보다 미세한 회로 패턴이 형성될 수 있는 인쇄회로기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층에 형성된 시드층(seed layer)에 회로 패턴을 형성하는 단계, 회로 패턴 및 회로 패턴과 상응하는 시드층이 절연층에 매립되도록, 회로 패턴을 가압하는 단계, 및 노출된 시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
회로 패턴을 형성하는 단계는, 전해 도금에 의하여 수행될 수 있다.
회로 패턴을 가압하는 단계는, 회로 패턴의 일부가 절연층에 매립되도록 회로 패턴을 가압하는 단계일 수 있다.
회로 패턴을 가압하는 단계는, 프레스(press) 또는 진공 라미네이터(vacuum laminator)를 이용하여 수행될 수 있다.
시드층을 제거하는 단계는, 플래시 에칭(flash etching)에 의하여 수행될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층, 절연층에 매립되는 시 드(seed), 및 일부가 절연층에 매립되도록 시드에 형성되는 회로 패턴을 구비하는 인쇄회로기판이 제공된다.
시드는 회로 패턴의 일부를 감쌀 수 있다.
본 발명의 실시예에 따르면, 회로 패턴과 절연층 사이에 위치하는 시드(seed)가 에칭되는 언더컷 현상을 방지함으로써, 회로 패턴의 들뜸을 방지할 수 있고, 이에 따라, 결과적으로, 회로 패턴과 절연층 간의 접착력이 증가되어, 절연층상에 보다 미세한 회로 패턴을 구현할 수 있다.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도이고, 도 2 내지 도 5는 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
도 1 내지 도 5를 참조하면, 인쇄회로기판(100), 절연층(110), 시드층(seed layer, 120), 시드(seed, 120'), 회로 패턴(130, 130'), 프레스(press, 140) 가 도시되어 있다.
본 실시예에 따르면, 세미 에디티브(semi-additive) 공정에 의하여 회로 패턴(130')을 형성함에 있어, 프레스(140) 또는 진공 라미네이터(vacuum laminator)로 회로 패턴(130) 및 이와 상응하는 시드층(120)을 가압하여 절연층(110)에 매립함으로써, 회로 패턴(130)이 형성되지 않아 노출되어 있는 시드층(120)을 플래시 에칭(flash etching)에 의하여 제거할 시, 회로 패턴(130)과 절연층(110) 사이에 위치하는 시드(120')가 에칭되는 언더컷 현상을 방지함에 따라, 회로 패턴(130)의 들뜸을 방지할 수 있고, 회로 패턴(130)과 절연층(110) 간의 접착력을 증가시킬 수 있어, 절연층(110) 상에 보다 미세한 회로 패턴(130')을 구현할 수 있는 인쇄회로기판(100) 제조 방법이 제시된다.
먼저, 도 2에 도시된 바와 같이, 절연층(110)에 형성된 시드층(120)에 회로 패턴(130)을 형성한다(S110). 세미 에디티브 공법에 의한 회로 패턴(130) 형성 과정으로, 절연층(110)의 일면에 무전해 도금으로 시드층(120)을 형성한 후, 회로 패턴(130)이 형성될 부분을 제외한 시드층(120)의 표면 상에 드라이 필름(dry film) 등의 도금 레지스트층을 형성하고, 전해 도금으로 전도성 물질을 도금하여 회로 패턴(130)을 형성할 수 있으며, 이후, 도금 레지스트층을 제거하고 이하의 공정을 수행할 수 있다.
이 때, 도금 레지스트층은, 시드층(120)의 표면에 드라이 필름을 적층한 후, 포토 리소그래피(photo-lithography) 공정에 따라 회로 패턴(130)에 상응하는 영역 을 제거함으로써 형성될 수 있다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 회로 패턴(130) 및 회로 패턴(130)과 상응하는 시드층(120)이 절연층(110)에 매립되도록 회로 패턴(130)을 가압한다(S120). 즉, 프레스(140) 또는 진공 라미네이터를 이용하여 회로 패턴(130) 및 이와 상응하는 위치에 있는 시드층(120)을 절연층(110)에 매립시킬 수 있다.
프레스를 이용하는 경우, 보다 간단하고 단순화된 공정으로 회로 패턴(130) 및 시드층(120)을 매립할 수 있으며, 진공 라미네이터를 이용하는 경우, 진공 상태에서 시드층(120) 및 회로 패턴(130)을 절연층(110)으로 가압함으로써, 공기 등의 영향을 받지 않아 보다 효과적으로 시드층(120) 및 회로 패턴(130)을 매립시킬 수 있다.
한편, 절연층(110)은 반경화 상태(B-stage)일 수 있으며, 이에 따라, 회로 패턴(130) 및 시드층(120)을 가압할 시, 보다 용이하게 절연층(110)에 매립될 수 있다.
회로 패턴(130)과 이에 상응하는 시드층(120)이 절연층(110)에 매립되어, 회로 패턴(130)과 접하는 시드(120')의 면적이 넓어짐에 따라, 시드층(120)을 플래시 에칭할 때, 시드층(120)과 회로 패턴(130)의 에칭 속도 차이에 의하여 발생되는 언더컷 현상을 방지할 수 있으므로, 회로 패턴(130)과 절연층(110) 사이의 접착력을 증가시킬 수 있고, 회로 패턴(130)의 들뜸 현상을 방지할 수 있으며, 결과적으로, 인쇄회로기판(100) 제조 공정에 있어, 불량률을 대폭 줄일 수 있고, 회로 패턴(130)을 보다 미세하게 형성할 수 있다.
이 때, 도 4에 도시된 바와 같이, 회로 패턴(130)의 일부, 예를 들어, 2 내지5마이크로미터의 높이만큼 절연층(110)에 매립되도록 회로 패턴(130) 및 이와 상응하는 시드층(120)을 가압할 수 있으며, 이에 따라, 인쇄회로기판 전체의 두께를 크게 변화시키지 않으면서 전술한 바와 같은 언더컷 현상을 방지할 수 있어, 다른 외부 장치들의 디자인(design)을 추가로 변경할 필요가 없으므로, 비용 면에서 보다 효과적이다.
한편, 도 4과 같이 회로 패턴(130)의 일부만이 절연층(110)에 매립되도록 회로 패턴(130)을 가압하는 경우 이외에도, 회로 패턴(130)이 절연층(110)에 완전히 매립되도록 회로 패턴(130)을 가압할 수 있음도 물론이며, 이에 따라, 회로 패턴(130)이 절연층(110)의 표면으로 돌출되지 않아, 인쇄회로기판(100) 전체의 두께를 줄일 수 있고, 인쇄회로기판(100)의 휨 강성을 향상시킬 수 있다.
다음으로, 도 5에 도시된 바와 같이, 노출된 시드층(120)을 제거한다(S130). 즉, 회로 패턴(130)이 형성되지 않아 노출되어 있는 시드층(120)을 플래시 에칭에 의하여 제거하여 시드(120')만을 남길 수 있고, 이 때, 회로 패턴(130)의 표면도 동시에 제거될 수 있으며, 이에 따라, 서로 단락(short circuit)되지 않는 회로 패턴(130')을 형성할 수 있다.
이 때, 전술한 바와 같이, 회로 패턴(130) 및 이와 상응하는 시드층(120)이 절연층(110)에 매립되어, 회로 패턴(130)과 접촉하는 시드(120')의 면적이 넓어지고, 시드(120')가 절연층(110)의 내부에서 보호될 수 있으므로, 플래시 에칭 시, 시드층(120)의 에칭 속도가 회로 패턴(130) 보다 우세하다고 할 지라도, 시 드(120')의 일부까지 에칭액에 의하여 제거되는 언더컷 현상을 방지할 수 있고, 회로 패턴(130')과 절연층(110) 간의 접착력을 향상시킬 수 있다.
도 6은 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법의 일 실시예에 따라 형성되는 회로 패턴의 너비와, 종래 기술에 따라 형성되는 회로 패턴의 너비를 비교한 그래프이다. 이하, 도 6을 참조하여, 종래 기술에 따를 경우의 회로 패턴과, 본 실시예에 따를 경우의 회로 패턴(130')을 비교하도록 한다.
도 6의 그래프는, 시드층(120) 상에 다양한 너비의 회로 패턴(130)이 형성된 실험용 기판을 이용하여, 플래시 에칭 후 최종적으로 남아 있는 회로 패턴(130')의 너비를 측정하여 표시한 결과이다.
본 실시예에 따른 실험 결과를 도출하기 위하여, 진공 라미네이터를 이용하여 회로 패턴(130)을 가압하였으며, 이 때, 1차로, 섭씨 180도, 0.95MPa의 조건에서 1분 동안 진공을 유지하면서 20분 동안 회로 패턴(130)을 가압하였으며, 이 후, 2차로, 섭씨 120도, 0.75MPa의 조건에서 회로 패턴(130)을 30초 동안 다시 가압하였다.
또한, 플래시 에칭 시의 에칭량(etch amount)이 1.3, 1.5, 1.7 및 1.9마이크로미터로 각각 조절하여, 회로 패턴(130) 및 시드층(120)의 가압이 없는 종래 기술과 비교하였다.
도 6에 도시된 바와 같이, 에칭량이 각각 1.3, 1.5, 1.7 및 1.9마이크로미터로 동일한 경우, 가압이 없는 종래 기술과 본 실시예에 의한 회로 패턴(130')의 너 비를 비교하면, 본 실시예와 같이 회로 패턴(130) 및 시드층(120)을 가압할 때, 종래 기술에 비해서 보다 미세한 회로 패턴(130')이 실험용 기판 상에 남아 있음을 알 수 있다. 이는 각 에칭량에서, 남아 있는 회로 패턴(130') 너비의 평균값을 연결한 그래프(a, b), 및 에칭량에 무관하게 전체를 평균한 그래프(c, d)에 의해서도 명확히 나타난다.
결국, 본 실시예와 같이 가압 공정을 수행하는 경우, 종래 기술에 비하여, 회로 패턴(130)과 절연층(110) 사이의 접착력이 증가되어, 보다 미세한 회로 패턴(130')을 형성할 수 있음을 알 수 있다.
다음으로, 본 발명의 다른 측면에 따른 인쇄회로기판의 일 실시예에 대하여 설명하도록 한다.
도 7은 본 발명의 다른 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도이다. 도 7을 참조하면, 인쇄회로기판(200), 절연층(210), 시드(220), 회로 패턴(230)이 도시되어 있다.
본 실시예에 따르면, 시드(220), 및 회로 패턴(230)의 일부가 절연층(210)에 매립되고, 시드(220)가 회로 패턴(230)과 접하는 면적이 넓어짐으로써, 회로 패턴(230)과 절연층(210) 간에 접착력이 증가되어, 보다 미세한 회로 패턴(230)이 형성될 수 있는 인쇄회로기판(200)이 제시된다.
시드(220)는, 절연층(210) 중, 회로 패턴(230)이 형성될 영역에 매립될 수 있고, 회로 패턴(230)은, 시드(220)에 형성되어 그 일부, 예를 들어, 2 내지 5마이 크로미터의 높이만큼 절연층(210)에 매립될 수 있으며, 이 때, 시드(220)는 매립된 회로 패턴(230)의 일부를 감싸도록 형성될 수 있다.
시드(220) 및 회로 패턴(230)은, 세미 에디티브 공법에 의하여 형성될 수 있으며, 이에 대하여는 전술한 본 발명의 일 측면에 따른 인쇄회로기판(200) 제조 방법의 일 실시예에서 상세히 설명한 바 있으므로, 이하, 간단히 설명하도록 한다.
즉, 절연층(210)의 표면에 무전해 도금에 의하여 시드층(도 2의 120)을 형성하고, 전해 도금에 의하여 회로 패턴(도 2의 130)을 형성하고, 도금 레지스트층을 제거할 수 있다. 이어서, 회로 패턴(도 3의 130) 및 이와 상응하는 시드층(도 3의 120)을 프레스 등을 이용하여 가압하고, 노출된 시드층(도 4의 120)을 플래시 에칭으로 제거함에 따라, 절연층(210)에 매립된 시드(220) 및 절연층(210)에 일부가 매립된 회로 패턴(230)을 형성할 수 있다.
시드(220), 및 회로 패턴(230)의 일부가 매립됨에 따라, 전술한 제조 공정 중, 플래시 에칭에 의해 발생될 수 있는 언더컷 현상을 방지할 수 있어 절연층(210)과 회로 패턴(230) 간의 접착력이 증가될 수 있음과 동시에, 인쇄회로기판 전체의 두께를 크게 변화시키지 않으면서 전술한 바와 같은 언더컷 현상을 방지할 수 있어, 다른 외부 장치들의 디자인을 추가로 변경할 필요가 없으므로, 비용 면에서 보다 효과적이다.
또한, 시드(220)가 매립된 회로 패턴(230)의 일부를 감싸도록 형성됨에 따라서도, 시드(220)가 회로 패턴(230)과 접하는 면적이 넓어져, 절연층(210)과 회로 패턴(230) 간의 접착력이 증가될 수 있으며, 이에 따라, 결과적으로, 회로 패 턴(230) 들뜸에 의한 불량을 방지할 수 있고, 절연층(210) 상에 회로 패턴(230)을 보다 미세하게 형성할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 2 내지 도 5는 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 6은 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법의 일 실시예에 따라 형성되는 회로 패턴의 너비와, 종래 기술에 따라 형성되는 회로 패턴의 너비를 비교한 그래프.
도 7은 본 발명의 다른 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 인쇄회로기판 110: 절연층
120: 시드층(seed layer) 120': 시드(seed)
130, 130': 회로 패턴 140: 프레스(press)

Claims (7)

  1. 절연층에 형성된 시드층(seed layer)에 회로 패턴을 형성하는 단계;
    상기 회로 패턴 및 상기 회로 패턴과 상응하는 상기 시드층이 상기 절연층에 매립되도록, 상기 회로 패턴을 가압하는 단계; 및
    노출된 상기 시드층을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 회로 패턴을 형성하는 단계는,
    전해 도금에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 회로 패턴을 가압하는 단계는,
    상기 회로 패턴의 일부가 상기 절연층에 매립되도록 상기 회로 패턴을 가압하는 단계인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 회로 패턴을 가압하는 단계는,
    프레스(press) 또는 진공 라미네이터(vacuum laminator)를 이용하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 제1항에 있어서,
    상기 시드층을 제거하는 단계는,
    플래시 에칭(flash etching)에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  6. 절연층;
    상기 절연층에 매립되는 시드(seed); 및
    일부가 상기 절연층에 매립되도록 상기 시드에 형성되는 회로 패턴을 포함하는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 시드는 상기 회로 패턴의 일부를 감싸는 것을 특징으로 하는 인쇄회로기판.
KR1020080011035A 2008-02-04 2008-02-04 인쇄회로기판 및 그 제조 방법 KR100930642B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080011035A KR100930642B1 (ko) 2008-02-04 2008-02-04 인쇄회로기판 및 그 제조 방법
US12/213,972 US20090194318A1 (en) 2008-02-04 2008-06-26 Printed circuit board and method for manufacturing the same
US13/585,083 US20120312775A1 (en) 2008-02-04 2012-08-14 Method for manufacturing a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011035A KR100930642B1 (ko) 2008-02-04 2008-02-04 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090085240A true KR20090085240A (ko) 2009-08-07
KR100930642B1 KR100930642B1 (ko) 2009-12-09

Family

ID=40930553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011035A KR100930642B1 (ko) 2008-02-04 2008-02-04 인쇄회로기판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US20090194318A1 (ko)
KR (1) KR100930642B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009228B1 (ko) * 2009-08-19 2011-01-19 삼성전기주식회사 인쇄회로기판의 제조방법
WO2011065757A2 (en) * 2009-11-25 2011-06-03 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
WO2012074345A2 (ko) * 2010-12-03 2012-06-07 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US20200176341A1 (en) * 2017-05-19 2020-06-04 Beji Sasaki Electronic component mounting substrate and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
WO2005029934A1 (ja) * 2003-09-19 2005-03-31 Fujitsu Limited プリント基板およびその製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100693146B1 (ko) * 2005-07-26 2007-03-13 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
KR100701353B1 (ko) * 2005-08-19 2007-03-29 주식회사 두산 다층 인쇄 회로 기판 및 그 제조 방법
KR100704915B1 (ko) * 2005-09-15 2007-04-09 삼성전기주식회사 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100771675B1 (ko) * 2006-03-30 2007-11-01 엘지전자 주식회사 패키지용 인쇄회로기판 및 그 제조방법
KR100797692B1 (ko) * 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009228B1 (ko) * 2009-08-19 2011-01-19 삼성전기주식회사 인쇄회로기판의 제조방법
WO2011065757A2 (en) * 2009-11-25 2011-06-03 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
WO2011065757A3 (en) * 2009-11-25 2011-09-29 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
US9532462B2 (en) 2009-11-25 2016-12-27 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
WO2012074345A2 (ko) * 2010-12-03 2012-06-07 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
WO2012074345A3 (ko) * 2010-12-03 2012-07-26 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100930642B1 (ko) 2009-12-09
US20120312775A1 (en) 2012-12-13
US20090194318A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
KR100930642B1 (ko) 인쇄회로기판 및 그 제조 방법
US7752752B1 (en) Method of fabricating an embedded circuit pattern
US8052882B2 (en) Method of manufacturing wiring substrate
KR100890447B1 (ko) 매립형 인쇄회로기판 제조방법
US20090250260A1 (en) High density circuit board and manufacturing method thereof
KR20160020407A (ko) 배선 기판의 제조 방법
KR20110012771A (ko) 인쇄회로기판 및 그 제조방법
US20150144384A1 (en) Packaging substrate and fabrication method thereof
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20110147050A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR101048515B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20110060370A (ko) 인쇄회로기판 제조방법
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
JP2015041729A (ja) プリント配線板
JP2002324968A (ja) 配線基板の製造方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR20100032698A (ko) 인쇄 회로 기판의 제조 방법
KR20110060369A (ko) 인쇄회로기판 제조방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR20090050399A (ko) 인쇄회로기판 제조 방법
KR101056154B1 (ko) 단위기판 제조방법
JP2015070105A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee