KR20110012771A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110012771A
KR20110012771A KR1020090070634A KR20090070634A KR20110012771A KR 20110012771 A KR20110012771 A KR 20110012771A KR 1020090070634 A KR1020090070634 A KR 1020090070634A KR 20090070634 A KR20090070634 A KR 20090070634A KR 20110012771 A KR20110012771 A KR 20110012771A
Authority
KR
South Korea
Prior art keywords
layer
insulating member
pad
pattern
circuit board
Prior art date
Application number
KR1020090070634A
Other languages
English (en)
Other versions
KR101077380B1 (ko
Inventor
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090070634A priority Critical patent/KR101077380B1/ko
Priority to US12/559,443 priority patent/US8234781B2/en
Priority to JP2009213185A priority patent/JP2011035358A/ja
Publication of KR20110012771A publication Critical patent/KR20110012771A/ko
Application granted granted Critical
Publication of KR101077380B1 publication Critical patent/KR101077380B1/ko
Priority to US13/541,619 priority patent/US20120267157A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 절연부재의 일면에 함침된 회로패턴, 상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층, 및 상기 빌드업층에 적층된 솔더 레지스트층을 포함하여 구성되며, 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
절연부재, 임프린트, 빌드업층, 트렌치, 회로패턴, 범프패드

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.
도 1 내지 도 6은 종래의 일 예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 일면에 금속층(14)이 형성된 절연층(12)에 비아홀(16)을 가공한다.
다음, 도 2에 도시한 바와 같이, 비아홀(16) 내벽을 포함하여 절연층(12) 상에 무전해 도금층(18)을 형성한다. 이때, 무전해 도금층(18)은 이후 수행될 전해도금 공정의 전처리 공정의 역할을 수행하는데, 전해 도금층(24)을 형성하기 위해서는 일정두께 이상(예를 들어, 1㎛ 이상)의 무전해 도금층(18)을 형성해야 한다.
다음, 도 3에 도시한 바와 같이, 드라이 필름(20)을 적층하고, 회로 패턴 형성 영역을 노출시키는 개구부(22)를 갖도록 패터닝한다.
다음, 도 4에 도시한 바와 같이, 비아홀(16)을 포함하여 개구부(22)에 전해 도금층(24)을 형성한다.
다음, 도 5에 도시한 바와 같이, 드라이 필름(20)을 제거한다.
마지막으로, 도 6에 도시한 바와 같이, 플래시 에칭(flash etching), 퀵 에칭(quick etching) 등을 통해 전해 도금층(24)이 형성되지 않은 무전해 도금층(18)을 제거하여 비아(26)를 포함하는 회로패턴(28)을 형성한다.
그러나, 종래의 세미 어디티브법에 의해 형성된 회로패턴(28)은 절연층(12) 상에 양각 형태로 형성되어 있기 때문에 절연층(12)으로부터 분리되는 문제점이 있 었다. 특히, 점차 회로패턴(28)이 미세화되어감에 따라 절연층(12)과 회로패턴(28)의 접착면적이 줄어들어 접착력이 약화되어 회로패턴(28)의 분리가 심화되고, 다층 구조를 갖는 인쇄회로기판에서 최외층에 형성된 회로패턴(28)의 분리는 인쇄회로기판의 신뢰성을 현저히 저하시키는 문제점이 있었다.
최근에는 이러한 한계를 극복하기 위해 새로운 공법이 제안되고 있으며, 그 중 하나로 절연층 위에 레이저로 트렌치(trench)를 형성하고 도금, 연마, 에칭 공정을 통해 회로패턴을 제조하는 LPP 공법(Laser Patterning Process)이 주목을 받고 있다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도로서, 이를 참조하여 회로패턴 형성방법을 설명하면 다음과 같다.
먼저, 도 7에 도시한 바와 같이, 일면에 금속층(54)이 형성된 절연층(52)에 회로패턴용 트렌치(56a) 및 범프패드용 트렌치(56b)를 포함하는 트렌치(56)를 레이저를 이용하여 가공한다.
다음, 도 8에 도시한 바와 같이, 트렌치(56) 내벽을 포함하여 절연층(52) 상에 무전해 도금층(58)을 형성한다.
다음, 도 9에 도시한 바와 같이, 무전해 도금층(58) 상에 전해 도금층(60)을 형성한다.
마지막으로, 도 10에 도시한 바와 같이, 에칭 공정 또는 그라인딩 공정에 의 해 절연층(52) 상부로 돌출된 무전해 도금층(58) 및 전해 도금층(60)을 제거하여 비아(62)를 포함하는 매립 회로패턴(64)을 형성한다.
그러나, LPP 공법에 의해 인쇄회로기판을 제작할 경우, 회로패턴(64)이 매립된 구조를 가지기 때문에 분리되는 문제를 예방할 수 있는 장점은 있으나, 트렌치(56)가 형성되는 영역과 그렇지 않은 영역 사이에서 발생하는 도금편차를 줄이기 위해 추가적인 연마공정이 수행되어야 하고, 층별로 트렌치 가공공정 및 연마공정이 수행되어야 하기 때문에 리드타임(lead time)이 길어지는 문제점이 있었다. 또한, 트렌치 가공에 사용하는 장비가 고가이기 때문에 제조비용이 증가하는 문제점이 있었다. 따라서, 다층 인쇄회로기판을 제작함에 있어 LPP 공법을 전면 적용하는데에는 어려움이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 절연부재의 일면에 함침된 회로패턴, 상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층, 및 상기 빌드업층에 적층된 솔더 레지스트층을 포함한다.
여기서, 상기 절연부재의 일면에는 임프린팅 공법에 의해 패턴용 트렌치가 형성되고, 상기 회로패턴은 상기 패턴용 트렌치의 내부에 형성되는 것을 특징으로 한다.
여기서, 상기 절연부재는 상기 회로패턴과 연결되되, 상기 절연부재의 타면에 노출되도록 형성되는 범프패드를 구비하는 것을 특징으로 한다.
또한, 상기 범프패드의 노출면에는 표면처리층이 형성되어 있는 것을 특징으로 한다.
또한, 상기 절연부재에는 패턴용 트렌치와 상기 절연부재를 관통하도록 가공 된 범프패드용 트렌치가 형성되고, 상기 범프패드는 상기 범프패드용 트렌치의 내부에 형성되는 것을 특징으로 한다.
또한, 상기 절연부재는 상기 회로패턴과 연결되는 범프패드, 및 상기 범프패드와 연결되되 상기 절연패드의 타면에 노출되도록 형성되며, 상기 범프패드보다 큰 직경을 갖는 보조패드를 구비하는 것을 특징으로 한다.
또한, 상기 보조패드의 노출면에는 표면처리층이 형성되어 있는 것을 특징으로 한다.
또한, 상기 솔더 레지스트층에는 상기 회로층 중에 제1 패드부를 노출시키는 제1 오픈부가 형성되어 있고, 상기 절연부재에는 상기 회로패턴 중에 제2 패드부를 노출시키는 제2 오픈부가 형성되어 있는 것을 특징으로 한다.
본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법은, (A) 캐리어에 절연부재를 적층하고, 상기 절연부재에 임프린팅 공법에 의해 패턴용 트렌치를 가공하는 단계, (B) 상기 패턴용 트렌치 내부에 도금공정을 수행하여 회로패턴을 형성하는 단계, (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계, 및 (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어를 제거하는 단계를 포함한다.
이때, 상기 (D) 단계에서, 상기 솔더 레지스트층에 상기 회로층 중에 제1 패드부를 노출시키는 제1 오픈부를 가공하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E) 상기 절연부재에 상기 회로패턴 중에 제2 패드부를 노출시키는 제2 오픈부를 가공하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (F) 상기 패드부에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법은, (A) 캐리어에 절연부재를 적층하고, 상기 절연부재에 임프린팅 공법에 의해 패턴용 트렌치와 상기 절연부재를 관통하는 범프패드용 트렌치를 가공하는 단계, (B) 상기 패턴용 트렌치와 상기 범프패드용 트렌치의 내부에 도금공정을 수행하여 회로패턴 및 범프패드를 형성하는 단계, (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계, 및 (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어를 제거하는 단계를 포함한다.
이때, 상기 (D) 단계에서, 상기 솔더 레지스트층에 상기 회로층 중에 제1 패드부를 노출시키는 제1 오픈부를 가공하는 단계가 수행되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E) 상기 범프패드의 노출면에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E1) 상기 범프패드와 그 측면의 상기 절연부재에 두께방향으로 오픈부를 가공하는 단계, 및 (E2) 상기 오픈부에 도금공정을 수행하여 보조패드를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E2) 단계 이후에, (E3) 상기 보조패드에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 빌드업 공법을 적용하되, 최외층 회로층은 제조공정이 단순한 임프린팅 공법에 의해 함침구조를 갖도록 형성함으로써, 회로층의 분리를 최소화하는 동시에 리드타임을 줄이고 제조비용을 절감할 수 있게 된다. 한편, 빌드업 공법과 임프린팅 공법을 함께 적용함으로써 임프린팅 공법의 전면 적용에 따른 층간 부정합 문제를 방지할 수 있게 된다.
또한, 본 발명에 따르면, 절연부재가 캐리어에 적층되어 지지된 상태에서 이후의 공정이 수행되기 때문에, 빌드업층의 회로형성공정을 거친 후에도 절연부재는 평평하게 유지되며, 이에 따라 절연부재에 제2 패드부를 노출시키는 제2 오픈부를 가공할 때 제2 패드부와 제2 오픈부가 어긋나서 발생하는 가공오차를 줄일 수 있게 된다.
또한, 본 발명에 따르면, 절연부재에 회로패턴과 연결되는 범프패드를 구비 함으로써 절연부재에 패드부를 노출시키는 가공공정이 필요없게 된다.
또한, 본 발명에 따르면, 범프패드의 크기를 확대할 수 있는 보조패드를 형성함으로써 외부접속단자와의 접촉신뢰성을 향상시킬 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 11은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a)에 대해 설명하기로 한다.
도 11에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100a)은 일면에 회로패턴(130)이 함침된 절연부재(120)에 빌드업 절연층(142)과 회로층(144)을 포함하는 빌드업층(140)이 적층되고, 상기 빌드업층(140)에 솔더 레지스트층(150)이 형성된 것을 특징으로 한다.
여기서, 회로패턴(130)은 절연부재(120)의 일면에 함침된 구조, 즉 절연부재(120)의 일면과 동일한 표면높이를 갖도록 매립된 구조를 갖는다. 이때, 회로패턴(130)은 절연부재(120)의 일면으로부터 두께방향으로 일부분에만 형성되며, 임프린팅 공법에 의해 형성된 패턴용 트렌치(122) 내부에 도금공정에 의해 형성된다.
또한, 회로패턴(130) 중에 제2 패드부는 절연부재(120)에 형성되는 제2 오픈부(124a)에 의해 노출되며, 제2 패드부에는 솔더볼과 같은 외부접속단자(170)가 부착된다. 이때, 제2 패드부에는 부식/산화 방지 및 외부접속단자(170)와의 접착력을 향상시키기 위해 표면처리층(160)이 형성될 수 있다.
빌드업층(140)은 회로패턴(130)이 함침된 절연부재(120)의 일면에 빌드업 절연층(142)이 적층되고, 상기 빌드업 절연층(142)에 층간 연결을 위한 비아를 포함하는 회로층(144)이 형성된 구조를 갖는다. 여기서, 회로층(144)은 빌드업층(140)의 표면에 돌출되게 형성되는 구조를 가지게 된다.
솔더 레지스트층(150)은 최외층 빌드업 절연층(142)에 형성된 회로층(144)을 외부로부터 보호하기 위한 것으로서, 빌드업 절연층(142)의 상부에 적층된다. 이때, 솔더 레지스트층(150)에는 최외층 회로층(144) 중에 제1 패드부를 노출시키는 제1 오픈부(152)가 형성된다.
도 12는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100b)에 대해 설명하기로 한 다.
도 12에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100b)은 절연부재(120)에 그 일면에 함침된 회로패턴(130)을 포함하여, 상기 회로패턴(130)과 연결되되, 절연부재(120)의 타면에 노출되도록 형성된 범프패드(132)가 형성된 것을 특징으로 한다. 이를 제외하고 다른 구성요소는 동일하므로 중복되는 부분에 대한 설명은 생략하기로 한다.
여기서, 범프패드(132)는 절연부재(120)의 타면과 동일한 높이를 가지도록 형성되어, 절연부재(120)의 타면에 노출면을 갖게 된다. 제1 실시예에 따른 인쇄회로기판(100a)과 달리 본 실시예에 따른 인쇄회로기판(100b)은 회로패턴(130)과 연결된 범프패드(132)가 절연부재(120)의 타면까지 연장되게 형성되기 때문에, 패드부를 노출시키기 위해 절연부재(120)에 오픈부를 가공할 필요가 없게 된다. 본 실시예에서는 표면처리층(160)이 범프패드(132)의 노출면에 형성되고, 그 위로 외부접속단자(170)가 연결된다.
도 13은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c)에 대해 설명하기로 한다.
도 13에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100c)은 제2 실시예에 따른 인쇄회로기판(100b)에서 범프패드(132)의 폭방향 일부를 포함하여 범프패드(132)의 측면부의 절연부재(120)에 오픈부가 가공되고, 상기 오픈부에 범프 패드(132)와 연결되는 보조패드(134)가 형성된 것을 특징으로 한다. 즉, 범프패드(132)보다 큰 직경을 갖되, 절연부재(120)의 타면과 동일한 높이를 갖는 보조패드(134)를 구비함으로써 이와 연결되는 외부접속단자와의 접촉면적을 넓혀 외부접속단자(170)와의 접촉력을 증대시킬 수 있게 된다. 이때, 표면처리층(160)은 보조패드(134)의 상부에 형성된다.
도 14 내지 도 21은 도 11에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 14에 도시한 바와 같이, 캐리어(carrier; 110)에 절연부재(120)를 적층한다. 여기서, 캐리어(110)는 제조과정 중에 지지기능을 수행할 수 있는 재질로 형성되며, 이후에 제거가 용이하도록 별도의 이형층이 표면에 형성되어 있는 것이 바람직하다. 이때, 절연부재(120)는 캐리어(110)의 일면 또는 양면에 적층된다. 이하에서는 하나의 예로서 캐리어(110)의 양면에 절연부재(120)가 적층되고, 추가 공정이 진행되는 것으로 도시 및 설명하기로 한다.
다음, 도 15에 도시한 바와 같이, 절연부재(120)에 패턴용 트렌치(122)를 가공한다. 이때, 패턴용 트렌치(122)는 회로패턴(130)이 형성될 크기 및 두께를 고려하여 절연부재(120)의 두께방향으로 일부분이 제거됨으로써 형성된다. 여기서, 패 턴용 트렌치(122)는 예를 들어 가공시간 및 가공비용을 절감하기 위해 임프린팅 공법(imprinting method)에 의해 형성된다. 즉, 패턴용 트렌치(122)는 트렌치 형상에 대응하는 형상을 갖는 임프린트 몰드(imprint mold)로 절연부재(120)를 임프린팅 함으로써 형성된다.
다음, 도 16에 도시한 바와 같이, 패턴용 트렌치(122)의 내부에 도금공정을 수행하여 회로패턴(130)을 형성한다. 이때, 회로패턴(130)은 패턴용 트렌치(122)의 내벽을 포함하여 절연부재(120)의 표면에 무전해 도금층을 형성한 후, 상기 무전해 도금층을 바탕으로 패턴용 트렌치(122)의 내부에 전해 도금층을 형성함으로써 형성된다. 여기서, 패턴용 트렌치(122)의 내부에 도금층을 형성하는 과정에서 절연부재(120)의 상부에 형성되는 무전해 도금층 및 전해 도금층은 회로패턴(130)이 절연부재(120)의 일면과 동일한 표면 높이를 갖도록(함침구조), 기계적 및/또는 화학적 연마공정에 의해 제거되는 것이 바람직하다.
다음, 도 17에 도시한 바와 같이, 회로패턴(130)이 형성된 절연부재(120)에 빌드업 절연층(142)을 적층하고, 층간연결을 위한 비아를 포함하는 회로층(144)을 형성한다. 즉, 빌드업(build-up) 공정에 의해 빌드업층(140)을 형성한다. 이때, 회로층(144)은, 예를 들어 빌드업 절연층(142)에 비아홀을 가공하고, 상기 비아홀 내부를 포함하여 상기 빌드업 절연층(142)의 상부에 도금층을 형성한 후, 상기 도금층을 패터닝함으로써 형성된다. 이때, 절연부재(120)의 바로위에 적층되는 빌드업 절연층(142)에 형성되는 회로층(144)은 비아를 통해 회로패턴(130)과 연결된다.
다음, 도 18에 도시한 바와 같이, 빌드업 절연층(142)에 솔더 레지스트층(150)을 형성하고, 상기 빌드업 절연층의 최외층 회로층(144) 중에 제1 패드부를 노출시키는 제1 오픈부(152)를 가공한 후, 캐리어(110)를 제거한다. 여기서, 솔더 레지스트층(150)은 빌드업 절연층(142)의 최외층에 형성된 회로층(144)을 보호하기 위해 최외층 빌드업 절연층(142)에 형성되며, 외부와의 연결단자 역할을 수행하는 제1 패드부는 예를 들어 레이저 다이렉트 어블레이션(laser direct ablation; LDA) 공정에 의해 솔더 레지스트층(150)에 형성된 제1 오픈부(152)에 의해 외부로 노출된다.
다음, 도 19에 도시한 바와 같이, 절연부재(120)에 회로패턴(130) 중에 제2 패드부를 노출시키는 제2 오픈부(124a)를 가공한다. 이때, 제2 오픈부(124a)도 제1 오픈부(152)와 마찬가지로 레이저 다이렉트 어블레이션 공정에 의해 형성될 수 있다. 한편, 본 발명에서는 절연부재(120)가 캐리어(110)의 상부에 적층된 상태로 이후 공정이 수행되기 때문에, 트렌치 가공 공정 및 회로 형성 공정을 거친 후에라도 절연부재(120)는 평평한 구조를 갖게 된다. 이에 따라, 제2 오픈부(124a)와 제2 패드부 사이에서 발생할 수 있는 가공오차를 최소화할 수 있게 된다. 한편, 본 발명에서는 회로패턴(130)이 절연부재(120)의 일면에 함침된 구조를 갖기 때문에 절연부재(120)가 회로패턴(130)을 외부로부터 보호하는 기능을 수행하게 되어 별도의 솔더 레지스트층을 형성할 필요가 없게 된다.
다음, 도 20에 도시한 바와 같이, 제2 오픈부(124a)에 의해 노출된 제2 패드부에 표면 처리층(160)을 형성한다. 이때, 표면 처리층(160)은 노출된 제2 패드부의 부식 및 산화 방지하기 위한 것으로서, 필요에 따라 선택적으로 실시될 수 있다. 예를 들어, 표면 처리층(160)은 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐(Pd) 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 가지며, 얇은 두께로 형성된다.
마지막으로, 도 21에 도시한 바와 같이, 제2 패드부에 솔더볼과 같은 외부접속단자(170)를 형성하여 도 11에 도시한 바와 같은 인쇄회로기판(100a)을 제조한다. 여기서, 외부 접속 단자는 외부시스템과 연결하는 도전성 접속단자 역할을 수행하게 되는데, 프린팅 공정에 의해 제2 오픈부(124a)에 솔더 페이스트를 인쇄하고, 리플로우(reflow) 공정을 수행함으로써 형성된다.
도 22 내지 도 28은 도 12에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다. 본 실시예를 설명함에 있어, 이전 실시예와 대응되는 구성요소에 대해서는 동일한 참조번호를 부여하고, 중복되는 부분에 대한 설명은 생략하기로 한다.
먼저, 도 22에 도시한 바와 같이, 제조과정에서 지지기능을 수행하는 캐리어(110)에 절연부재(120)를 도포한다.
다음, 도 23에 도시한 바와 같이, 절연부재(120)에 패턴용 트렌치(122) 및 범프패드용 트렌치(124b)를 가공한다.
이때, 패턴용 트렌치(122)는 회로패턴(130)이 형성될 크기 및 두께를 고려하여 절연부재(120)의 두께방향 일부분에 형성되며, 범프패드용 트렌치(124b)는 절연부재(120)를 관통하도록 형성된다.
다음, 도 24에 도시한 바와 같이, 패턴용 트렌치(122) 및 범프패드용 트렌치(124b)의 내부에 도금공정을 수행하여, 각각 회로패턴(130) 및 범프패드(132)를 형성한다. 이때, 회로패턴(130)은 절연부재(120)의 일면과 동일한 표면 높이를 가지며(함침구조), 범프패드(132)는 절연부재(120)의 타면까지 관통하는 구조를 갖는다.
다음, 도 25에 도시한 바와 같이, 절연부재(120)에 빌드업 절연층(142)을 적층하고, 층간연결을 위한 비아를 포함하는 회로층(144)을 형성한다.
다음, 도 26에 도시한 바와 같이, 빌드업 절연층(142)에 솔더 레지스트층(150)을 형성하고, 상기 빌드업 절연층(142)의 최외층 회로층(144) 중에 제1 패드부를 노출시키는 제1 오픈부(152)를 가공한 후, 캐리어(110)를 제거한다.
다음, 도 27에 도시한 바와 같이, 절연부재(120)의 타면에 노출된 범프패드(132)에 표면 처리층(160)을 형성한다. 이때, 표면 처리층(160)은 필요에 따라 선택적으로 실시될 수 있다.
마지막으로, 도 28에 도시한 바와 같이, 범프패드(132)에 솔더볼과 같은 외부접속단자(170)를 형성하여 도 12에 도시한 바와 같은 인쇄회로기판(100b)을 제조한다.
도 29 내지 도 31은 도 13에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 29에 도시한 바와 같이, 도 22 내지 도 26의 제조과정에 의해 제조된 인쇄회로기판에서 절연부재(120)에 범프패드(132)의 폭방향 일부를 포함하여 상기 범프패드의 측면부에 오픈부를 가공하고, 상기 오픈부에 도금공정을 수행하여 상기 범프패드와 연결되는 보조패드(134)를 형성한다. 여기서, 보조패드(134)는 범프패드(132)와 연결되되, 범프패드(132)보다 큰 직경을 갖도록 형성되어, 외부접속 단자(170)와의 접촉면적을 증대시킴으로써 외부접속단자(170)와의 접착력을 증대시키는 역할을 수행하게 된다.
다음, 도 30에 도시한 바와 같이, 보조패드(134)에 표면처리층(160)을 형성한다.
마지막으로, 도 31에 도시한 바와 같이, 보조패드(134)에 솔더볼과 같은 외부접속단자(170)를 형성하여 도 13에 도시한 바와 같은 인쇄회로기판(100c)를 제조한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 6은 종래의 일 예에 따른 세미 어디티브법에 의해 회로패턴을 형성하는 방법을 공정 순서대로 도시한 공정단면도이다.
도 7 내지 도 10은 종래의 다른 예에 따른 LPP 공법에 의해 회로패턴을 형성하는 방법을 공정순서대로 도시한 공정단면도이다.
도 11은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 12는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 13은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 14 내지 도 21은 도 11에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 22 내지 도 28은 도 12에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 29 내지 도 31은 도 13에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 캐리어 120 : 절연부재
122 : 패턴용 트렌치 124b : 범프패드용 트렌치
130 : 회로패턴 132 : 범프패드
134 : 보조패드 142 : 빌드업 절연층
144 : 회로층 150 : 솔더 레지스트층
160 : 표면처리층 170 : 외부접속단자

Claims (17)

  1. 절연부재의 일면에 함침된 회로패턴;
    상기 절연부재의 일면에 적층된 빌드업 절연층에 상기 회로패턴과 연결되는 비아를 포함하는 회로층이 형성된 빌드업층; 및
    상기 빌드업층에 적층된 솔더 레지스트층
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 절연부재의 일면에는 임프린팅 공법에 의해 패턴용 트렌치가 형성되고, 상기 회로패턴은 상기 패턴용 트렌치의 내부에 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 절연부재는 상기 회로패턴과 연결되되, 상기 절연부재의 타면에 노출되도록 형성되는 범프패드를 구비하는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 범프패드의 노출면에는 표면처리층이 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 3에 있어서,
    상기 절연부재에는 패턴용 트렌치와 상기 절연부재를 관통하도록 가공된 범프패드용 트렌치가 형성되고, 상기 회로패턴은 상기 패턴용 트렌치의 내부에 형성되고, 상기 범프패드는 상기 범프패드용 트렌치의 내부에 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 청구항 3에 있어서,
    상기 절연부재는 상기 회로패턴과 연결되는 범프패드, 및 상기 범프패드와 연결되되 상기 절연패드의 타면에 노출되도록 형성되며, 상기 범프패드보다 큰 직경을 갖는 보조패드를 구비하는 것을 특징으로 하는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 보조패드의 노출면에는 표면처리층이 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 솔더 레지스트층에는 상기 회로층 중에 제1 패드부를 노출시키는 제1 오픈부가 형성되어 있고, 상기 절연부재에는 상기 회로패턴 중에 제2 패드부를 노출시키는 제2 오픈부가 형성되어 있는 것을 특징으로 하는 인쇄회로기판.
  9. (A) 캐리어에 절연부재를 도포하고, 상기 절연부재에 임프린팅 공법에 의해 패턴용 트렌치를 가공하는 단계;
    (B) 상기 패턴용 트렌치 내부에 도금공정을 수행하여 회로패턴을 형성하는 단계;
    (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계; 및
    (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어를 제거하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 (D) 단계에서,
    상기 솔더 레지스트층에 상기 회로층 중에 제1 패드부를 노출시키는 제1 오픈부를 가공하는 단계가 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 절연부재에 상기 회로패턴 중에 제2 패드부를 노출시키는 제2 오픈부를 가공하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 패드부에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. (A) 캐리어에 절연부재를 도포하고, 상기 절연부재에 임프린팅 공법에 의해 패턴용 트렌치와 상기 절연부재를 관통하는 범프패드용 트렌치를 가공하는 단계;
    (B) 상기 패턴용 트렌치와 상기 범프패드용 트렌치의 내부에 도금공정을 수행하여 회로패턴 및 범프패드를 형성하는 단계;
    (C) 상기 절연부재에 빌드업 절연층을 적층하고, 층간연결을 위한 비아를 포함하는 회로층을 형성하는 단계; 및
    (D) 상기 빌드업 절연층에 솔더 레지스트층을 형성하고, 상기 캐리어를 제거하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 (D) 단계에서,
    상기 솔더 레지스트층에 상기 회로층 중에 제1 패드부를 노출시키는 제1 오 픈부를 가공하는 단계가 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 청구항 13에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 범프패드의 노출면에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 청구항 13에 있어서,
    상기 (D) 단계 이후에,
    (E1) 상기 범프패드와 그 측면의 상기 절연부재에 두께방향으로 오픈부를 가공하는 단계; 및
    (E2) 상기 오픈부에 도금공정을 수행하여 보조패드를 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 (E2) 단계 이후에,
    (E3) 상기 보조패드에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090070634A 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법 KR101077380B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090070634A KR101077380B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법
US12/559,443 US8234781B2 (en) 2009-07-31 2009-09-14 Printed circuit board and method of fabricating the same
JP2009213185A JP2011035358A (ja) 2009-07-31 2009-09-15 プリント基板及びその製造方法
US13/541,619 US20120267157A1 (en) 2009-07-31 2012-07-03 Printed circuit board and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070634A KR101077380B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110012771A true KR20110012771A (ko) 2011-02-09
KR101077380B1 KR101077380B1 (ko) 2011-10-26

Family

ID=43525937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070634A KR101077380B1 (ko) 2009-07-31 2009-07-31 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8234781B2 (ko)
JP (1) JP2011035358A (ko)
KR (1) KR101077380B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
JP5406241B2 (ja) * 2011-04-19 2014-02-05 株式会社フジクラ 配線板の製造方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
TWI613177B (zh) * 2011-11-16 2018-02-01 製陶技術股份有限公司 製造一基材的方法
KR20130141927A (ko) * 2012-06-18 2013-12-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US8946884B2 (en) * 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
TWI655727B (zh) * 2014-06-17 2019-04-01 恆勁科技股份有限公司 封裝基板及包含該封裝基板的覆晶封裝電路
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2022191180A1 (ja) * 2021-03-10 2022-09-15 凸版印刷株式会社 多層配線基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3042591A (en) * 1957-05-20 1962-07-03 Motorola Inc Process for forming electrical conductors on insulating bases
KR100332304B1 (ko) 1999-05-31 2002-04-12 정해원 다층 인쇄회로기판 제조방법
JP2005109108A (ja) 2003-09-30 2005-04-21 Ibiden Co Ltd ビルドアッププリント配線板及びその製造方法
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
KR100619346B1 (ko) * 2004-12-06 2006-09-08 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
JP4256870B2 (ja) 2005-12-01 2009-04-22 新光電気工業株式会社 配線基板の製造方法
TWI295550B (en) 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
KR100782405B1 (ko) * 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100902128B1 (ko) * 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
KR100929839B1 (ko) 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US8234781B2 (en) 2012-08-07
US20120267157A1 (en) 2012-10-25
JP2011035358A (ja) 2011-02-17
US20110024176A1 (en) 2011-02-03
KR101077380B1 (ko) 2011-10-26

Similar Documents

Publication Publication Date Title
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
KR101109230B1 (ko) 인쇄회로기판 및 그 제조방법
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR101109344B1 (ko) 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US20120210576A1 (en) Printed circuit board and method of manufacturing the same
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR20090063116A (ko) 반도체 장치용 패키지 및 그 제조 방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
TWI547047B (zh) 連接器的製造方法
KR101077358B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101109216B1 (ko) 인쇄회로기판의 제조방법
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2005244069A (ja) 多層配線基板の製造方法
JP2006245168A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee