WO2022191180A1 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
WO2022191180A1
WO2022191180A1 PCT/JP2022/009981 JP2022009981W WO2022191180A1 WO 2022191180 A1 WO2022191180 A1 WO 2022191180A1 JP 2022009981 W JP2022009981 W JP 2022009981W WO 2022191180 A1 WO2022191180 A1 WO 2022191180A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
wiring board
multilayer wiring
inorganic insulating
insulating resin
Prior art date
Application number
PCT/JP2022/009981
Other languages
English (en)
French (fr)
Inventor
明宏 林
将人 田辺
徹勇起 土田
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021038369A external-priority patent/JP2022138469A/ja
Priority claimed from JP2021076070A external-priority patent/JP2022170149A/ja
Priority claimed from JP2021076062A external-priority patent/JP2022170143A/ja
Priority claimed from JP2021076056A external-priority patent/JP2022170138A/ja
Priority claimed from JP2021076071A external-priority patent/JP2022170150A/ja
Priority claimed from JP2021076047A external-priority patent/JP2022170131A/ja
Priority claimed from JP2021076081A external-priority patent/JP2022170158A/ja
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to CN202280015317.5A priority Critical patent/CN116889107A/zh
Publication of WO2022191180A1 publication Critical patent/WO2022191180A1/ja
Priority to US18/244,182 priority patent/US20230422412A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Definitions

  • the present invention relates to a multilayer wiring board.
  • FC-BGA substrates flip-chip ball grid arrays
  • FC-BGA substrates There is a demand for a narrower pitch of the connecting terminals used for bonding between the substrates and a finer wiring in the substrate.
  • the connection between the FC-BGA substrate and the mother board is required to use connection terminals arranged at substantially the same pitch as in the past.
  • a technique of providing a multi-layer wiring board including fine wiring, also called an interposer, between the FC-BGA board and the semiconductor chip has been adopted.
  • silicon interposer technology manufactures an interposer by forming a multi-layered wiring structure in which each layer includes fine wiring on a silicon wafer using a semiconductor circuit manufacturing technology.
  • the multi-layered wiring structure is formed by chemical mechanical polishing (CMP) or the like in the manufacture of an FC-BGA substrate whose core layer is made of, for example, a glass epoxy substrate. This is disclosed in US Pat.
  • CMP chemical mechanical polishing
  • an interposer is formed on a support such as a glass substrate, the interposer is bonded to the FC-BGA substrate, and then the support is peeled off from the interposer, thereby forming the above multilayer wiring structure on the FC-BGA substrate.
  • a transfer method a method provided above. This is disclosed in Patent Document 2.
  • An object of the present invention is to provide a multilayer wiring board with excellent insulation reliability.
  • an insulating resin layer comprising two or more layers laminated to each other, each of the two or more layers having a first surface and a second surface that is the back surface thereof, A first recess that opens on the first surface, a groove that opens on the first surface, and a second recess that opens on the second surface and communicates with one or more of the first recesses are provided, and a thickness direction an insulating resin layer integrally formed on the insulating resin layer; a land portion and a wiring portion respectively filling the first concave portion and the groove portion of the insulating resin layer; and a via portion protruding from the first surface at the position of the land portion.
  • the via portion includes a conductor layer embedded in a concave portion of another insulating resin layer adjacent on the first surface side.
  • the fact that the insulating resin layer is "integrally formed in the thickness direction" means that the insulating resin layer does not have an interface intersecting the thickness direction. It means that it has a single layer structure. Even when a plurality of mutually laminated insulating layers are made of the same material, their interfaces can be confirmed by observing the cross section with an electron microscope such as a scanning electron microscope.
  • each of the two or more layers further includes an inorganic insulating layer including a portion covering the first surface.
  • the inorganic insulating layer further includes a portion that closes the opening of the groove and a portion that covers the peripheral portion of the surface of the land on the first surface side.
  • a multilayer wiring board according to a side surface is provided.
  • the inorganic insulating layer includes the portion covering the first surface.
  • each of the two or more layers further includes an inorganic insulating layer including a portion covering the bottom surface of the groove and a portion covering the bottom surface of the first recess.
  • a multilayer wiring board according to the aspect described above is provided.
  • the multilayer wiring board according to the aspect described above wherein the inorganic insulating layer further includes a portion covering the side wall of the first recess and a portion covering the side wall of the groove. be done.
  • a multilayer wiring board relating to a ventilator side wherein the inorganic insulating layer further includes a portion covering the first side.
  • each of the two or more layers includes a first portion covering the first surface, a second portion covering the opening of the groove, and the second portion of the land.
  • a first inorganic insulating layer including a third portion covering the peripheral portion of the surface on the one side, a portion covering the bottom surface of the groove, and a portion covering the bottom surface of the first recess.
  • a multilayer wiring board according to the aspect described above further including two inorganic insulating layers is provided.
  • the second inorganic insulating layer includes a portion covering the side wall of the first recess, a portion covering the side wall of the groove, the first surface, and the A multilayer wiring board according to the above aspect further including a portion interposed between the first portion is provided.
  • each of the two or more layers includes a first portion covering the first surface, a second portion covering the bottom surface of the groove, and the bottom surface of the first recess.
  • a multilayer wiring board according to the aspect described above further includes an inorganic insulating layer including a third portion coated with According to still another aspect of the present invention, there is provided the multilayer wiring board according to the above aspect, wherein the first portion is thicker than the second portion and the third portion.
  • the inorganic insulating layer further includes a fourth portion covering sidewalls of the first recess and a fifth portion covering sidewalls of the groove, wherein the first portion is , a multilayer wiring board according to any of the above aspects, which is thicker than the fourth portion and the fifth portion.
  • any one of the above aspects wherein the first portion has a two-layer structure, and a portion of the inorganic insulating layer other than the first portion has a single-layer structure.
  • Such a multilayer wiring board is provided.
  • the inorganic insulating layer includes a first inorganic insulating layer and a second inorganic insulating layer, and the first inorganic insulating layer sandwiches the second inorganic insulating layer.
  • the second inorganic insulating layer covers the first surface, has through holes and slits at the positions of the first recesses and the positions of the grooves, respectively, and the second inorganic insulating layer spreads over the entire side surface of the inorganic insulating layer.
  • the material of the inorganic insulating layer is selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, fluorine-added silicon oxide, and carbon-added silicon oxide.
  • a multilayer wiring board according to any one of the above aspects including the above insulator is provided.
  • a multilayer wiring board according to any one of the aspects above, wherein the insulating resin layer is made of a non-photosensitive resin.
  • the cross section of the first recess and the groove has a reverse tapered shape
  • the cross section of the second recess has a forward tapered shape.
  • a wiring board is provided.
  • each of the two or more layers includes the land portion, the side surface of the via portion and the wiring portion, the surface of the wiring portion on the opening side of the groove, and the land.
  • a multilayer wiring board according to any one of the above aspects is provided, further including a first metal-containing layer covering a peripheral edge portion of a surface on the first surface side of the portion.
  • each of the two or more layers is interposed between the first metal-containing layer and the conductor layer and is made of the same material as the conductor layer or is made of the same material as the conductor layer.
  • a multilayer wiring board according to the aspect described above further includes a second metal-containing layer made of a metal material having a lower ionization tendency than the material.
  • the first metal-containing layer contains titanium.
  • a first wiring board and a second wiring board bonded to the first wiring board are provided, and the first wiring board and the second wiring board have a bonding structure interposed therebetween.
  • a composite wiring board is provided which is electrically connected to each other via electrodes, and wherein the second wiring board is a multilayer wiring board according to any of the above aspects.
  • the composite wiring board according to the aspect described above, wherein the first wiring board is a wiring board for a flip-chip ball grid array, and the second wiring board is an interposer.
  • a package includes a composite wiring board according to any one of the above aspects, and a functional device mounted on a surface of the second wiring board opposite to the first wiring board. A device is provided.
  • the "functional device” is a device that operates by being supplied with at least one of electric power and electric signals, a device that outputs at least one of electric power and electric signals in response to an external stimulus, or a device that outputs at least one of electric power and electric signals. It is a device that operates when supplied with at least one of them and outputs at least one of electric power and electrical signals in response to stimulation from the outside.
  • a functional device is in the form of a chip, for example, a semiconductor chip or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate.
  • Functional devices can include, for example, one or more of large scale integrated circuits (LSIs), memories, imaging devices, light emitting devices, and MEMS (Micro Electro Mechanical Systems).
  • MEMS are, for example, one or more of pressure sensors, acceleration sensors, gyro sensors, tilt sensors, microphones, and acoustic sensors.
  • the functional device is a semiconductor chip including an LSI.
  • each of said two or more layers forming a groove and one or more layers on a recessed underlayer.
  • the method includes forming two or more layers laminated together, each of the two or more layers forming an inorganic insulating material having a first through hole on an insulating resin layer. forming a layer; removing a portion of the insulating resin layer exposed in the first through hole to form a recess in the insulating resin layer; forming a groove on the inorganic insulating layer; forming a dummy layer having at least one second through hole communicating with the recess through the first through hole; forming the recess, the groove, the first through hole, and the dummy layer on the dummy layer; forming a conductor layer so as to fill the second through hole; and forming the conductor layer so as to remove a portion positioned outside the recess, the groove, the first through hole, or the second through hole.
  • a method for manufacturing a multilayer wiring board comprising:
  • the method includes forming two or more layers laminated together, wherein forming each of the two or more layers includes forming a recess in an insulating resin layer; Forming an inorganic insulating layer covering the upper surface of the layer and the inner surface of the recess, and forming, on the inorganic insulating layer, a dummy layer having a groove and at least one through hole communicating with the recess.
  • each of said two or more layers forming a groove and one or more layers on a recessed underlayer.
  • each of the two or more layers being formed on an insulating layer comprising an insulating resin layer as an outermost layer, forming a first inorganic insulating layer having a first through hole; removing a portion of the insulating layer exposed in the first through hole to form a recess in the insulating layer; 1 forming a dummy layer having a groove and at least one second through hole communicating with the recess through the first through hole on an inorganic insulating layer; and forming the recess on the dummy layer.
  • a conductor layer so as to fill the groove, the first through hole, and the second through hole; and a portion located outside the recess, the groove, the first through hole, or the second through hole.
  • the method includes forming two or more layers laminated together, wherein forming each of the two or more layers includes forming a recess in an insulating resin layer; forming a first inorganic insulating layer covering the upper surface of the layer and the inner surface of the recess; and a dummy layer having a groove and at least one through hole communicating with the recess on the first inorganic insulating layer.
  • the inorganic insulating layer including the first inorganic insulating layer, removing portions exposed in the recesses, the grooves, and the through-holes; and forming the recesses and the forming a conductor layer so as to fill the groove and the through-hole; forming a via portion, a land portion, and a wiring portion, respectively, from the portion of the layer in which the recess is embedded, the portion in which the through hole is embedded, and the portion in which the groove is embedded; removing; forming a second inorganic insulating layer covering the upper surface of the first inorganic insulating layer, the upper surface of the land portion, and the upper surface of the wiring portion; covering the second inorganic insulating layer; and providing an insulating resin layer filling a gap between the land portion and the wiring portion.
  • the method of manufacturing a multilayer wiring board according to the above aspects wherein the second inorganic insulating layer is formed so as to further cover the side surface of the land portion and the side surface of the wiring portion. be.
  • the inorganic insulating layer comprises one or more selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, fluorine-added silicon oxide, and carbon-added silicon oxide.
  • a method of manufacturing a multilayer wiring board according to any one of the above aspects, wherein the recess, the groove, and the through hole are formed to have forward tapered cross sections.
  • each of the two or more layers comprises: the upper surface of the dummy layer, the inner surface of the recess of the underlying layer, the dummy layer, and and forming a first metal-containing layer covering the groove and the inner surface of the through-hole.
  • each of the two or more layers is formed by removing the upper surfaces of the dummy layer and the inorganic insulating layer, the recesses, the grooves, A method of manufacturing a multilayer wiring board according to any one of the above aspects is provided, further comprising forming a first metal-containing layer covering inner surfaces of the first through hole and the second through hole.
  • each of the two or more layers consists of the same material as the conductor layer or the above-described conductor layer on the first metal-containing layer prior to forming the conductor layer.
  • a method of manufacturing a multilayer wiring board according to any of the above aspects further comprising forming a second metal-containing layer made of a metal material having a lower ionization tendency than the material of the conductor layer.
  • FIG. 1 is a cross-sectional view schematically showing a packaged device according to a first embodiment of the invention
  • FIG. FIG. 2 is a cross-sectional view schematically showing part of a multilayer wiring board used in the packaged device shown in FIG. 1
  • FIG. 3 is a schematic cross-sectional view enlarging a part of the multilayer wiring board shown in FIG. 2
  • FIG. 2 is a cross-sectional view schematically showing one step in the method of manufacturing a multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing still another step in the method of manufacturing the multilayer wiring board according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing one step of the method of manufacturing the packaged device according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view schematically showing another step of the method of manufacturing the packaged device according to the first embodiment of the present invention
  • FIG. 5 is a cross-sectional view schematically showing still another step of the method of manufacturing the packaged device according to the first embodiment of the present invention
  • FIG. 2 is a cross-sectional view schematically showing a multilayer wiring board according to a comparative example
  • FIG. 5 is a cross-sectional view schematically showing part of a multilayer wiring board used in a packaged device according to a second embodiment of the present invention
  • FIG. 30 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 29;
  • FIG. 29 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 29
  • FIG. 5 is a cross-sectional view schematically showing one step in a method of manufacturing a multilayer wiring board according to a second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 7 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the second embodiment of the present invention
  • FIG. 5 is a cross-sectional view schematically showing one step of a method of manufacturing a packaged device according to the second embodiment of the present invention
  • FIG. 5 is a cross-sectional view schematically showing a multilayer wiring board included in a packaged device according to a third embodiment of the present invention
  • FIG. 41 is an enlarged sectional view showing a part of the multilayer wiring board shown in FIG. 40;
  • FIG. 41 is an enlarged sectional view showing another part of the multilayer wiring board shown in FIG. 40;
  • FIG. 11 is a cross-sectional view schematically showing one step in a method of manufacturing a multilayer wiring board according to a third embodiment of the present invention;
  • FIG. 11 is a cross-sectional view schematically showing another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention;
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention;
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the third embodiment of the present invention
  • FIG. 2 is a cross-sectional view schematically showing a multilayer wiring board according to a comparative example
  • FIG. 55 is a cross-sectional view showing an enlarged part of the multilayer wiring board shown in FIG. 54
  • FIG. 55 is an enlarged sectional view showing another part of the multilayer wiring board shown in FIG.
  • FIG. 5 is a cross-sectional view schematically showing part of a multilayer wiring board used in a packaged device according to a fourth embodiment of the present invention
  • FIG. 58 is a schematic sectional view enlarging a part of the multilayer wiring board shown in FIG. 57
  • FIG. 11 is a cross-sectional view schematically showing one step in a method of manufacturing a multilayer wiring board according to a fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing another step in the method of manufacturing a multilayer wiring board according to the fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the fourth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing one step of a method of manufacturing a packaged device according to the fourth embodiment of the present invention
  • FIG. 2 is a cross-sectional view schematically showing a multilayer wiring board according to a comparative example
  • FIG. 11 is a cross-sectional view schematically showing part of a multilayer wiring board used in a packaged device according to a fifth embodiment of the present invention
  • FIG. 68 is a schematic cross-sectional view enlarging a part of the multilayer wiring board shown in FIG. 67
  • FIG. 11 is a cross-sectional view schematically showing one step in a method for manufacturing a multilayer wiring board according to a fifth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing another step in the method of manufacturing a multilayer wiring board according to the fifth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the fifth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing one step of a method of manufacturing a packaged device according to the fifth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing a multilayer wiring board included in a packaged device according to a sixth embodiment of the present invention
  • FIG. 74 is an enlarged sectional view showing a part of the multilayer wiring board shown in FIG. 73
  • FIG. 11 is a cross-sectional view schematically showing one step in a method for manufacturing a multilayer wiring board according to a sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing still another step in the method of manufacturing a multilayer wiring board according to the sixth embodiment of the present invention
  • FIG. 11 is a cross-sectional view schematically showing one step of a method of manufacturing a packaged device according to the sixth embodiment of the present invention
  • the “upper surface” and the “lower surface” refer to the two main surfaces of the plate-shaped member or the layer included therein, that is, the surface perpendicular to the thickness direction and having the largest area and the back surface thereof. , respectively denote the surface shown above and the surface shown below in the drawing.
  • side surface means a surface that is perpendicular to or inclined with respect to the main surface.
  • the description "AA on BB” is used regardless of the direction of gravity.
  • the condition identified by the statement “AA on BB” encompasses the condition where AA is in contact with BB.
  • Reference to “AA over BB” does not exclude the interposition of one or more other components between AA and BB.
  • FIG. 1 is a cross-sectional view schematically showing a packaged device 1 according to a first embodiment of the present invention.
  • the packaged device 1 shown in FIG. 1 includes a composite wiring board 10, a functional device 20, a first underfill layer 30, and a first bonding electrode 40.
  • the functional device 20 is, for example, a semiconductor chip or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate.
  • functional device 20 is assumed to be a semiconductor chip. That is, here the packaged device 1 is a semiconductor package.
  • the packaged device 1 includes a plurality of functional devices 20, for example.
  • the packaged device 1 may have only one functional device as the functional device 20 .
  • the functional device 20 is bonded to the composite wiring board 10 via the first bonding electrode 40 .
  • the plurality of functional devices 20 are bonded to the composite wiring board 10 by flip chip bonding, for example.
  • One or more of functional devices 20 may be bonded to composite wiring board 10 by other bonding methods such as wire bonding.
  • the first bonding electrodes 40 bond the plurality of functional devices 20 to the composite wiring board 10 .
  • a plurality of first junction electrodes 40 are provided for one functional device 20 .
  • a plurality of first bonding electrodes 40 that bond one functional device 20 to the composite wiring board 10 are arranged at a narrow pitch between the functional device 20 and the composite wiring board 10 .
  • the narrow pitch means that the pitch is narrower than the pitch of the plurality of second bonding electrodes 14 of the composite wiring board 10, which will be described later.
  • the first joining electrode 40 is made of solder, for example.
  • gold wires can be used to electrically connect the functional device 20 and the composite wiring board.
  • the first underfill layer 30 fixes the composite wiring board 10 and the plurality of functional devices 20 . If the packaged device 1 has only one functional device 20 , the first underfill layer 30 fixes the single functional device 20 to the composite wiring board 10 . In the example of this embodiment, the first underfill layer 30 is provided between the functional device 20 and the composite wiring board 10 respectively.
  • the first underfill layer 30 includes a portion interposed between the functional device 20 and the composite wiring board 10 and a portion at least partially covering the side surfaces of the functional device 20 .
  • the composite wiring board 10 includes a first wiring board and a second wiring board joined thereto.
  • the composite wiring board 10 includes an FC-BGA board 11, a multilayer wiring board 12, a second underfill layer 13, and a second bonding electrode .
  • the FC-BGA board 11 is an example of a first wiring board.
  • the FC-BGA substrate 11 is bonded to, for example, a mother board (not shown).
  • the FC-BGA substrate 11 includes a core layer 111, an insulating layer 112, a conductor layer 113, an insulating layer 114, and a joining conductor 115.
  • the core layer 111 is a resin layer.
  • the core layer 111 is, for example, a fiber-reinforced substrate made of woven fabric or non-woven fabric impregnated with a thermosetting insulating resin.
  • a thermosetting insulating resin As woven or non-woven fabrics, for example glass fibres, carbon fibres, or aramid fibres, can be used.
  • an epoxy resin can be used as the insulating resin.
  • Through holes are formed in the core layer 111 .
  • a portion of the conductor layer 113 covers the side wall of the through hole.
  • part of the conductor layer 113 covers the sidewalls of the through holes provided in the core layer 111 so as to form through holes with conductor sidewalls.
  • These through-holes whose side walls are made of a conductor may be filled with an insulator.
  • Each multilayer wiring structure includes conductor layers 113 and insulating layers 112 that are alternately laminated.
  • the insulating layer 112 is, for example, an insulating resin layer. Through holes are provided in the insulating layer 112 .
  • the conductor layer 113 is made of a metal such as copper or an alloy.
  • the conductor layer 113 may have a single layer structure or a multilayer structure.
  • the conductor layer 113 includes a wiring portion and a land portion.
  • the conductor layer 113 facing the core layer 111 with the insulating layer 112 therebetween further includes a via portion covering the side wall of the through hole provided in the insulating layer 112 .
  • the insulating layer 114 is provided on the multilayer wiring structure.
  • the insulating layer 114 is, for example, an insulating resin layer such as a solder resist.
  • the insulating layer 114 is provided with through-holes communicating with the conductor layer 113 located on the outermost surface of the multilayer wiring structure.
  • the bonding conductor 115 is formed so that the packaged device 1 can be electrically bonded to components such as other substrates.
  • the bonding conductor 115 is, for example, a metal bump provided on the exposed portion of the conductor layer 113 at the position of the through hole of the insulating layer 114 .
  • the joining conductor is also called a joining terminal.
  • the joining conductor 115 is made of solder, for example.
  • the multilayer wiring board 12 is an example of a second wiring board.
  • the multilayer wiring board 12 is bonded to the functional device 20 via the first bonding electrodes 40 .
  • the multilayer wiring board 12 is bonded to the FC-BGA substrate 11 via the second bonding electrodes 14 . That is, in the example of this embodiment, the multilayer wiring board 12 is an interposer that mediates bonding between the functional device 20 and the FC-BGA board 11 .
  • the thickness of the multilayer wiring board 12 is, for example, within the range of 10 ⁇ m or more and 300 ⁇ m or less. The multilayer wiring board 12 will be detailed later.
  • the second bonding electrodes 14 are arranged between the multilayer wiring board 12 and the functional device 20 .
  • the pitch of the second bonding electrodes 14 is wider than the pitch of the first bonding electrodes 40 and narrower than the pitch of the bonding conductors 115 located on the bottom surface of the FC-BGA substrate 11 .
  • the second bonding electrode 14 is made of solder, for example.
  • the second underfill layer 13 includes a portion interposed between the FC-BGA substrate 11 and the multilayer wiring substrate 12. Note that the underfill layer is also called a sealing resin layer. The second underfill layer 13 fixes the multilayer wiring board 12 to the FC-BGA board 11 .
  • FIG. FIG. 2 is a cross-sectional view schematically showing part of the multilayer wiring board 12.
  • FIG. 3 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board 12 shown in FIG. FIG. 3 specifically shows a portion of the first layer 70 and its vicinity.
  • the multilayer wiring board 12 includes two or more laminated layers 50, an insulating resin layer 61, a seed adhesion layer 101, a seed layer 102, a conductor layer 103, and a solder resist. It has a layer 104 , a surface treatment layer 105 , an insulating resin layer 107 and a conductor layer 108 .
  • the seed adhesion layer and the seed layer may also be referred to as the first metal-containing layer and the second metal-containing layer, respectively.
  • the number of layers 50 may be three or more.
  • the two layers 50 are described as first layer 70 and second layer 80 .
  • the first layer 70 is provided on the insulating resin layer 61 .
  • the first layer 70 includes a first insulating resin layer 71 and a first wiring layer 72 .
  • the first insulating resin layer 71 has insulating properties.
  • the first insulating resin layer 71 is provided on the insulating resin layer 61 .
  • the first insulating resin layer 71 has a first surface 71a and a second surface 71b which is the rear surface thereof.
  • the first surface 71a is the surface on the insulating resin layer 61 side.
  • the second surface 71b is a surface on the second layer 80 side.
  • a groove portion 74, a land recess portion 75 that is a first recess portion, and a via recess portion 76 that is a second recess portion are formed.
  • the groove portion 74 is formed on the first surface 71 a of the first insulating resin layer 71 .
  • the groove portion 74 is open on the first surface 71a.
  • the groove portion 74 is a groove for forming a wiring portion 72b of the first wiring layer 72, which will be described later.
  • a plurality of grooves 74 are provided.
  • the groove portion 74 has a depth that does not reach the second surface 71 b of the first insulating resin layer 71 .
  • the groove portion 74 is formed in a shape whose width gradually narrows toward the first surface 71a.
  • the groove portion 74 has a side surface 74a, which is a side wall, and a bottom surface 74b.
  • the side surface 74a is a continuous surface between the first surface 71a and the bottom surface 74b.
  • the groove 74 has a trapezoidal cross section taken along a cross section perpendicular to the direction in which the groove 74 extends, that is, a cross section along the width direction of the groove 74. is formed in Specifically, the cross section of the groove portion 74 on the previous cut surface is inversely tapered. The shape of the groove portion 74 on this cut surface may be a rectangular shape.
  • the bottom surface 74b is formed, for example, as a flat surface, as a specific example, a flat surface perpendicular to the thickness direction of the first insulating resin layer 71 .
  • the land recess 75 is formed on the first surface 71 a of the first insulating resin layer 71 .
  • the land recess 75 is open on the first surface 71a.
  • the land concave portion 75 is a concave portion for forming a land portion 72a of the first wiring layer 72, which will be described later.
  • a plurality of land recesses 75 are formed. Each of the land recesses 75 communicates with one of the grooves 74 .
  • the land recess 75 is formed in a shape in which the dimension in the direction perpendicular to the thickness direction gradually decreases from the second surface 71b toward the first surface 71a. That is, the land recess 75 has a reverse tapered cross section perpendicular to the thickness direction.
  • the land recess 75 is formed, for example, in the shape of a truncated cone.
  • the land recess 75 has a side surface 75a as a side wall and a bottom surface 75b.
  • the side surface 75a is a continuous surface between the first surface 71a and the bottom surface 75b.
  • the bottom surface 75b is formed, for example, as a flat surface, as a specific example, a flat surface perpendicular to the thickness direction of the first insulating resin layer 71 .
  • the via recess 76 is formed on the second surface 71 b of the first insulating resin layer 71 .
  • the via recess 76 is open on the second surface 71b.
  • the via recess 76 is a recess for forming the via portion 73 .
  • a plurality of via recesses 76 are formed. Each of the via recesses 76 communicates with one of the land recesses 75 .
  • the width of the via recess 76 is smaller than the width of the land recess 75 .
  • each of the via recesses 76 coincides with the center position of the land recesses 75 communicating with the via recesses 76 when observed in the thickness direction of the first insulating resin layer 71 .
  • the edge of the via recess 76 on the side of the first surface 71a is arranged inside the edge of the recess 75 for land on the side of the second surface 71b.
  • the via recess 76 is formed in a shape in which the width in the direction perpendicular to the thickness direction gradually decreases from the second surface 71b toward the first surface 71a. That is, the via recess 76 has a reverse tapered cross section perpendicular to the thickness direction.
  • the via recess 76 is formed, for example, in a truncated cone shape.
  • the first insulating resin layer 71 configured in this manner is integrally formed in the thickness direction.
  • the fact that the insulating resin layer is "integrally formed in the thickness direction" means that the insulating resin layer does not have an interface intersecting the thickness direction. It means that it has a single layer structure. Even when a plurality of mutually laminated insulating layers are made of the same material, their interfaces can be confirmed by observing the cross section with an electron microscope such as a scanning electron microscope.
  • the first wiring layer 72 fills the groove 74 , the land recess 75 , and the recess of the resin layer adjacent to the first layer 70 .
  • the concave portion of the resin layer adjacent to the first layer 70 is a later-described via hole 63 formed in the insulating resin layer 61 in the example of this embodiment.
  • the first wiring layer 72 includes a seed adhesion layer 78 , a seed layer 79 and a conductor layer 77 .
  • the conductor layer 77 fills the grooves 74 and land recesses 75 of the first insulating resin layer 71 and the via holes 63 of the insulating resin layer 61 .
  • a portion of the conductor layer 77 in which the groove portion 74 is embedded constitutes a wiring portion 72b.
  • a portion of the conductor layer 77 in which the land concave portion 75 is embedded constitutes a land portion 72a.
  • a portion of the conductor layer 77 in which the via hole 63 of the insulating resin layer 61 is embedded constitutes a via portion 62 .
  • the via portion 62 protrudes from the first surface 71a at the position of the land portion 72a.
  • the conductor layer 77 is made of copper, for example.
  • the seed adhesion layer 78 is the first metal-containing layer.
  • the seed adhesion layer 78 is a layer containing titanium.
  • a part of the seed adhesion layer 78 is provided on the side surface 74a of the groove 74 and the opening 74c.
  • the opening 74c is an opening on the first surface 71a.
  • a portion of the seed adhesion layer 78 closes the opening 74c. That is, part of the seed adhesion layer 78 covers each side surface of the wiring portion 72b and the lower surface, which is the surface on the side of the opening 74c.
  • the seed adhesion layer 78 are a side surface 75 a of the land recess 75 , a part of the opening 75 c of the land recess 75 , a side wall 64 of the via hole 63 of the insulating resin layer 61 , and the via hole 63 .
  • the opening 75c is an opening on the first surface 71a.
  • a portion of the opening 75 c of the land recess 75 is a region between the edge of the opening 75 c and the edge of the via hole 63 .
  • Another portion of the seed adhesion layer 78 closes the opening 66 of the via hole 63 .
  • the opening 66 is an opening of the via hole 63 on the first surface 61a of the insulating resin layer 61, which will be described later. That is, part of the seed adhesion layer 78 covers the side surfaces of the land portion 72 a and the via portion 62 . Also, the seed adhesion layer 78 covers the lower surface of the land portion 72a. Further, the seed adhesion layer 78 covers the peripheral portion of the lower surface of the land portion 72a on the side of the first surface 61a.
  • the seed layer 79 is the second metal-containing layer.
  • the seed layer 79 is a metal layer interposed between the seed adhesion layer 78 and the conductor layer 77 .
  • the seed layer 79 is made of the same material as the conductor layer 77 or made of a metal material having a lower ionization tendency than the material of the conductor layer 77 .
  • the seed layer 79 is made of, for example, copper, which is the same material as the metal material forming the conductor layer 77 .
  • the second layer 80 is provided on the first layer 70, as shown in FIG.
  • the second layer 80 includes a second insulating resin layer 81 and a second wiring layer 82 .
  • the second insulating resin layer 81 has insulating properties.
  • the second insulating resin layer 81 is provided on the first layer 70 .
  • the second insulating resin layer 81 has a first surface 81a and a second surface 81b which is the rear surface thereof.
  • the first surface 81a is the surface on the first layer 70 side.
  • the second surface 81b is the surface on the seed adhesion layer 101 side.
  • a groove portion 84, a land recess portion 85 that is a first recess portion, and a via recess portion 86 that is a second recess portion are formed.
  • the groove 84 is formed on the first surface 81a of the second insulating resin layer 81. As shown in FIG. The groove portion 84 is open on the first surface 81a. The groove portion 84 is a groove for forming a wiring portion 82b of the second wiring layer 82, which will be described later. A plurality of grooves 84 are provided. The groove portion 84 has a depth that does not reach the second surface 81 b of the second insulating resin layer 81 .
  • the groove portion 84 is formed in a shape whose width gradually narrows toward the first surface 81a.
  • the groove portion 84 has a side surface 84a, which is a side wall, and a bottom surface 84b.
  • the side surface 84a is a continuous surface from the first surface 81a to the bottom surface 84b.
  • the groove 84 has a trapezoidal cross section taken along a cross section orthogonal to the direction in which the groove 84 extends, that is, a cross section along the width direction of the groove 84. is formed in Specifically, the cross section of the groove portion 84 on the previous cut surface is inversely tapered. The shape of the groove portion 84 on this cut surface may be rectangular.
  • the bottom surface 84b is formed, for example, as a flat surface, as a specific example, as a flat surface perpendicular to the thickness direction of the second insulating resin layer 81 .
  • the land recess 85 is formed on the first surface 81 a of the second insulating resin layer 81 .
  • the land recess 85 is open on the first surface 81a.
  • the land concave portion 85 is a concave portion for forming a land portion 82a of the second wiring layer 82, which will be described later.
  • a plurality of land recesses 85 are formed. Each of the land recesses 85 communicates with one of the grooves 84 .
  • the land recess 85 has a depth that does not reach the second surface 81b.
  • the land recess 85 is formed in a shape in which the dimension in the direction perpendicular to the thickness direction gradually decreases from the second surface 81b toward the first surface 81a. That is, the land recess 85 has a reverse tapered cross section perpendicular to the thickness direction.
  • the land recess 85 is formed, for example, in the shape of a truncated cone.
  • the land recess 85 has a side surface 85a as a side wall and a bottom surface 85b.
  • the side surface 85a is a continuous surface from the first surface 81a to the bottom surface 85b.
  • the bottom surface 85b is formed, for example, as a flat surface, as a specific example, a flat surface perpendicular to the thickness direction of the second insulating resin layer 81 .
  • each of the via recesses 76 communicates with one of the land recesses 85 .
  • the center position of each of the land recesses 85 coincides with the center position of the via recesses 76 communicating with the land recesses 85 when viewed in the thickness direction of the second insulating resin layer 81 .
  • the via recess 86 is formed on the second surface 81 b of the second insulating resin layer 81 .
  • the via recess 86 is open on the second surface 81b.
  • the via recess 86 is a recess for forming a via portion 83 (described later) of the conductor layer 103 .
  • a plurality of via recesses 86 are formed. Each of the via recesses 86 communicates with one of the land recesses 85 .
  • the width of the via recess 86 is smaller than the width of the land recess 85 .
  • each of the via recesses 86 coincides with the center position of the land recesses 85 communicating with the via recesses 86 when observed in the thickness direction of the second insulating resin layer 81 .
  • the edge of the via recess 86 on the first surface 81a side is arranged inside the edge of the land recess 85 on the second surface 71b side.
  • the via recess 86 is formed in such a shape that the dimension in the direction perpendicular to the thickness direction gradually decreases from the second surface 81b toward the first surface 81a. That is, the via recess 86 has a reverse tapered cross section perpendicular to the thickness direction.
  • the via recess 86 is formed, for example, in a truncated cone shape.
  • the second insulating resin layer 81 thus configured is integrally formed in the thickness direction.
  • the second wiring layer 82 fills the groove 84 , the land recess 85 , and the recess of the resin layer adjacent to the second layer 80 .
  • the concave portion of the resin layer adjacent to the second layer 80 is the via concave portion 76 of the first layer 70 in the example of this embodiment.
  • the second wiring layer 82 includes a seed adhesion layer 88 , a seed layer 89 and a conductor layer 87 .
  • the conductor layer 87 fills the grooves 84 and land recesses 85 of the second insulating resin layer 81 and the via recesses 76 of the first insulating resin layer 71 .
  • a portion of the conductor layer 87 in which the groove portion 84 of the second wiring layer 82 is embedded constitutes a wiring portion 82b.
  • a portion of the conductor layer 87 in which the land recess 85 of the second wiring layer 82 is embedded constitutes a land portion 82a.
  • a portion of the conductor layer 87 in which the via recess 76 of the first layer 70 of the second wiring layer 82 is embedded constitutes a via portion 73 .
  • the conductor layer 87 is made of copper, for example.
  • the seed adhesion layer 88 is made of titanium. A part of the seed adhesion layer 88 is provided on the side surface 84a of the groove 84 and the opening 84c.
  • the opening 84c is an opening on the first surface 81a. A portion of the seed adhesion layer 88 closes the opening 84c. That is, a portion of the seed adhesion layer 88 covers the lower surface and side surfaces of each of the wiring portions 82b.
  • the side surface 85a of the land recess 85 includes the side surface 85a of the land recess 85, part of the opening 85c of the land recess 85, the side surface 76a which is the side wall of the via recess 76 of the first layer 70, and the via recess. 76 is provided in an opening 76c.
  • the opening 85c is an opening on the first surface 81a.
  • a portion of the opening 85c is a region between the edge of the opening 85c and the edge of the via recess 76.
  • the opening 76c is an opening of the via recess 76 on the first surface 71a side.
  • Another portion of the seed adhesion layer 88 closes the opening 76 c of the via recess 76 . That is, a part of the seed adhesion layer 88 covers the lower surface and the side surface of each of the land portion 82a and the via portion 73. As shown in FIG.
  • the seed layer 89 is a metal layer interposed between the seed adhesion layer 88 and the conductor layer 87 .
  • the seed layer 89 is made of the same material as the conductor layer 87 or made of a metal material having a lower ionization tendency than the material of the conductor layer 87 .
  • the seed layer 89 is made of, for example, copper, which is the same material as the metal material forming the conductor layer 87 .
  • the insulating resin layer 61 is provided on the first surface 71 a of the first layer 70 .
  • the insulating resin layer 61 has a first surface 61a and a second surface 61b.
  • the first surface 61 a is the surface opposite to the first layer 70 .
  • the second surface 61b is a surface on the first layer 70 side.
  • a via hole 63 is formed in the insulating resin layer 61 .
  • the via hole 63 is a hole penetrating the insulating resin layer 61 in the thickness direction. That is, the via hole 63 is open on the first surface 61a and the second surface 61b.
  • the via hole 63 is formed in such a shape that the dimension in the direction perpendicular to the thickness direction gradually decreases from the second surface 61b toward the first surface 61a.
  • the via hole 63 is formed, for example, in a truncated cone shape.
  • the via hole 63 has a side surface 64 which is a side wall.
  • the via hole 63 is partially filled with the first wiring layer 72 of the first layer 70 .
  • the seed adhesion layer 101 is, for example, a first metal-containing layer.
  • the seed adhesion layer 101 is a layer containing titanium, for example.
  • the seed adhesion layer 101 includes a portion covering a portion of the second surface 81 b of the second insulating resin layer 81 and a portion covering the inner surface of the via recess 86 of the second insulating resin layer 81 .
  • the seed adhesion layer 101 closes the opening of the via recess 86 .
  • the opening is an opening of the via recess 86 on the side of the first surface 81 a and communicating with the land recess 85 .
  • the seed layer 102 is, for example, a second metal-containing layer.
  • the seed layer 102 is a metal layer provided on the seed adhesion layer 101 .
  • the seed layer 102 is made of the same material as the conductor layer 103 or made of a metal material having a lower ionization tendency than the material of the conductor layer 103 .
  • the seed layer 102 is made of copper, for example.
  • the conductor layer 103 is provided on the seed adhesion layer 101 .
  • the conductor layer 103 fills the via recess 86 .
  • the portion of the conductor layer 103 that fills the via recess 86 is the via portion 83 .
  • the conductor layer 103 is electrically connected to the interlayer connection conductor layer 90 composed of the conductor layers 77 and 87 via the seed adhesion layer 101 and the seed layer 102 .
  • the conductor layer 103 is made of copper, for example.
  • the solder resist layer 104 is provided on the second layer 80 and the conductor layer 103 .
  • the solder resist layer 104 has through-holes 104 a through which part of the conductor layer 103 is exposed. These through holes 104a enable electrical connection between the multilayer wiring board 12 and the FC-BGA board 11 via the second bonding electrodes .
  • the surface treatment layer 105 is provided on the portion of the conductor layer 103 that is exposed in the through hole 104a of the solder resist layer 104 .
  • the surface treatment layer 105 prevents oxidation of the surface of the conductor layer 103 and improves wettability with solder.
  • the insulating resin layer 107 is provided on the first surface 61 a of the insulating resin layer 61 and part of the first wiring layer 72 .
  • the insulating resin layer 107 has through holes at the positions of the via portions 62 .
  • the conductor layer 108 is formed inside the through hole of the insulating resin layer 107 .
  • the conductor layer 108 is made of copper, for example.
  • a first junction electrode 40 shown in FIG. 1 is connected to the conductor layer 108 .
  • 4 to 24 are cross-sectional views schematically showing an example of the method of manufacturing the multilayer wiring board 12. First, as shown in FIG.
  • the structure shown in FIG. 5 is obtained.
  • the steps for obtaining the structure of FIG. 5 will be sequentially described below.
  • the release layer 3 is formed on one surface of the support 2 .
  • the support 2 preferably has transparency because the peeling layer 3 may be irradiated with light through the support 2 .
  • a glass plate for example, can be used as the support 2 . Since the glass plate has excellent flatness and high rigidity, it is suitable for fine pattern formation of the multilayer wiring board 12 on the support 2 . In addition, since the glass plate has a small coefficient of thermal expansion (CTE) and is resistant to distortion, it is excellent in ensuring pattern arrangement accuracy and flatness.
  • CTE coefficient of thermal expansion
  • the glass plate When a glass plate is used as the support 2, the glass plate preferably has a thickness of 0.5 mm or more, preferably 1.2 mm or more, from the viewpoint of suppressing warping in the manufacturing process. .
  • the CTE of the glass plate is preferably 3 ppm or more and 16 ppm or less, and more preferably about 10 ppm from the viewpoint of the CTE of the FC-BGA substrate 11 and the functional device 20 .
  • glass used as a material for forming the support 2 examples include quartz glass, borosilicate glass, alkali-free glass, soda glass, sapphire glass, and the like. If the support 2 does not need to have light transmittance when the support 2 is peeled off, such as using a resin that foams with heat for the release layer 3, the support 2 may be made of metal, ceramics, or the like, which is less distorted. can be used. In the example of this embodiment, glass is used for the support 2 .
  • the peeling layer 3 may be, for example, a resin that absorbs light such as UV light and generates heat or changes in properties to be peelable, or a resin that is foamed by heat and becomes peelable.
  • a resin that can be peeled off by light such as UV light, for example, laser light
  • the support 2 is irradiated with light from the side opposite to the side on which the peeling layer 3 is provided, and the multilayer wiring on the support 2 is removed.
  • the support 2 is removed from the assembly of the substrate 12 and the FC-BGA substrate 11 .
  • the release layer 3 is made of organic resin such as epoxy resin, polyimide resin, polyurethane resin, silicone resin, polyester resin, oxetane resin, maleimide resin, and acrylic resin, amorphous silicon, gallium nitride, metal oxide layer, and the like. It can be chosen from inorganic layers.
  • the release layer 3 may further contain additives such as photodegradation accelerators, light absorbers, sensitizers and fillers.
  • the release layer 3 may have a single-layer structure or a multi-layer structure.
  • a protective layer may be further provided on the release layer 3, and between the support 2 and the release layer 3, the support 2 and the release A layer that improves the adhesion of layer 3 may be further provided.
  • a laser light reflecting layer or a metal layer may be provided between the release layer 3 and the multilayer wiring board 12 .
  • the configuration of the release layer 3 is not limited to this embodiment. In the example of this embodiment, the release layer 3 uses a resin that can be separated by absorbing UV light.
  • a seed adhesion layer 5 and a seed layer 6 are provided on the release layer 3, for example, in a vacuum.
  • the seed adhesion layer 5 is a layer that improves the adhesion of the seed layer 6 to the peeling layer 3 and prevents the peeling of the seed layer 6 .
  • the seed layer 6 acts as a power supply layer for electrolytic plating in the formation of wiring.
  • the seed adhesion layer 5 and seed layer 6 can be formed by, for example, a sputtering method or a vapor deposition method.
  • Materials for the seed adhesion layer 5 and seed layer 6 include, for example, Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, and ITO.
  • Indium Tin Oxide Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • AZO Alluminum-doped Zinc Oxide
  • ZnO, PZT lead zirconate titanate
  • a titanium layer as the seed adhesion layer 5 and then a copper layer as the seed layer 6 are sequentially formed by sputtering in consideration of electrical properties, ease of manufacture, and cost.
  • the total film thickness of the seed adhesion layer 5 and the seed layer 6 is preferably 1 ⁇ m or less.
  • a titanium layer with a thickness of 50 nm is formed as the seed adhesion layer 5 and a copper layer with a thickness of 300 nm is formed as the seed layer 6 .
  • a resist layer 140 is provided on the seed layer 6 .
  • the resist layer 140 can be formed by slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating. , and doctor coating.
  • the resist layer 140 can be provided on the seed layer 6 by lamination, vacuum lamination, vacuum pressing, or the like.
  • through holes 141 are formed in the resist layer 140 by photolithography, for example.
  • the through holes 141 may be subjected to plasma treatment for the purpose of removing residues during development.
  • the thickness of the resist layer 140 is set according to the thickness of the conductor layer 108 formed in the through holes 141 . In the example of this embodiment, the thickness of the resist layer 140 is, for example, 8 ⁇ m.
  • the shape of the through holes 141 in plan view is set according to the pitch of the bonding electrodes of the functional device 20 and the shape of the bonding electrodes.
  • the through-holes 141 are circular, have an opening shape of ⁇ 25 ⁇ m, and the pitch is 55 ⁇ m.
  • the planar view is the shape of the resist layer 140 viewed in the thickness direction, in other words, the shape of the through-hole 141 viewed in the depth direction.
  • Electrolytic plating for forming the conductor layer 108 includes electrolytic nickel plating, electrolytic copper plating, electrolytic chrome plating, electrolytic Pd plating, electrolytic gold plating, electrolytic rhodium plating, electrolytic iridium plating, and the like. is simple, inexpensive, and has good electrical conductivity.
  • the thickness of the conductor layer 108 is desirably 1 ⁇ m or more from the viewpoint of solder joint and 30 ⁇ m or less from the viewpoint of productivity.
  • the resist layer 140 is removed.
  • the resist layer 140 can be dissolved or removed by dry etching or immersion in an alkaline solution or solvent.
  • an insulating resin layer 107 is provided so as to embed the conductor layer 108 .
  • the insulating resin layer 107 may be photosensitive or non-photosensitive, and may not be made of the same material as the insulating resin layers 61, 71, and 81, which will be described later.
  • the upper surface of the conductor layer 108 is exposed by physical polishing or surface polishing such as physical polishing and CMP processing.
  • the conductor layer 108 may be produced by a semi-additive method.
  • an insulating resin layer 61 is provided on the conductor layer 108 and the insulating resin layer 107 .
  • the insulating resin layer 61 is made of, for example, a photosensitive resin material.
  • photosensitive resin material for example, photosensitive polyimide resin, photosensitive benzocyclobutene resin, photosensitive epoxy resin, or modified products thereof can be used.
  • photosensitive epoxy resin is used as the photosensitive resin.
  • the photosensitive resin may be liquid or film-like.
  • the insulating resin layer 61 is formed by, for example, slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and It can be formed by a method selected from doctor coating.
  • the insulating resin layer 61 is formed using a photosensitive epoxy resin, for example, by spin coating.
  • a photosensitive epoxy resin can be cured at a relatively low temperature, and shrinkage due to curing after formation is small, which is advantageous for subsequent fine pattern formation.
  • the thickness of the insulating resin layer 61 is, for example, 2 ⁇ m on the conductor layer 108 .
  • via holes 63 are formed in the insulating resin layer 61 at the positions of the conductor layers 108 by, for example, photolithography. As described above, an underlying layer having a surface composed of the exposed surface of the insulating resin layer 61 and the exposed surface of the conductor layer 108 is obtained.
  • the insulating resin layer 61 can also be made of a non-photosensitive resin.
  • a non-photosensitive resin for example, polyimide resin, benzocyclobutene resin, epoxy resin, or modified products thereof can be used.
  • Non-photosensitive resins such as polyimide can achieve high heat resistance in addition to being excellent in insulating properties and mechanical properties.
  • Inorganic particles such as silica, alumina, and zirconia may be added as a filler to the non-photosensitive resin.
  • the non-photosensitive resin may be liquid or film-like.
  • the insulating resin layer 61 is formed by, for example, slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and doctor coating.
  • the via hole 63 can be formed, for example, by laser light irradiation.
  • the insulating resin layer 61 After forming the insulating resin layer 61, in order to planarize the surface, it may be subjected to physical polishing, or may be subjected to physical polishing and polishing such as CMP.
  • a resist layer 143 is formed on the underlying layer composed of the insulating resin layer 61 and the conductor layer 108 .
  • the resist layer 143 can be formed by applying a photosensitive resin to the underlying layer.
  • the photosensitive resin for example, those exemplified for the insulating resin layer 61 can be used.
  • the resist layer 143 like the insulating resin layer 61, can be coated by slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and the like. It can be formed by any method of doctor coating.
  • a photosensitive epoxy resin is used and the resist layer 143 is formed by a spin coating method.
  • a groove 144 corresponding to the groove 74 and a through hole 145 corresponding to the land recess 75 are formed in the resist layer 143 by photolithography.
  • the groove 144 is formed so that the cross section perpendicular to the length direction has a forward tapered shape.
  • the through hole 145 is also formed in a forward tapered shape.
  • the grooves 144 and through-holes 145 may be formed to have rectangular cross-sections. The forward tapered shape facilitates formation of the seed adhesion layer 78 without causing discontinuous portions in the grooves 144 and the through holes 145 .
  • the resist layer 143 in which the grooves 144 and the through holes 145 are formed as described above is an example of a dummy layer.
  • One or more of the through holes 145 communicate with the via holes 63 .
  • the opening of the through hole 145 on the via hole 63 side is larger than the opening of the via hole 63 on the through hole 145 side.
  • the opening of the via hole 63 on the side of the through hole 145 is arranged within the opening on the side of the through hole 145 .
  • a seed adhesion layer 78 is formed on the resist layer 143, the insulating resin layer 61, and the conductor layer 108, for example, in vacuum. Subsequently, a seed layer 79 is formed on the seed adhesion layer 78, for example, in a vacuum.
  • the seed adhesion layer 78 is made of titanium from the viewpoint of electrical properties, ease of manufacture and cost, and also to function as a copper diffusion prevention layer.
  • the seed layer 79 is made of copper in consideration of electrical properties, ease of manufacture, and cost.
  • the seed adhesion layer 78 and the seed layer 79 are sequentially formed by sputtering. When the vapor phase deposition method is used for these films, a seed adhesion layer 78 and a seed layer 79 are provided on the entire exposed surfaces of the resist layer 143, the insulating resin layer 61 and the conductor layer 108, as shown in FIG.
  • the total thickness of the seed adhesion layer 78 and the seed layer 79 is preferably 1 ⁇ m or less.
  • a material other than titanium can be used for the seed adhesion layer 78 as long as it has a copper diffusion preventing function.
  • the material of the seed layer 79 may be the same material as the conductor layer 77 or a metal material having a lower ionization tendency than the material of the conductor layer 77 .
  • the thickness of the seed adhesion layer 78 is 50 nm, and the thickness of the seed layer 79 is 300 nm.
  • a layer provided between the seed adhesion layer 78 and the seed layer 79 is made of the same material as the conductor layer 77 or made of a metal material having a lower ionization tendency than the material of the conductor layer 77 .
  • Electroplating for forming the conductor layer 77 is, for example, electrolytic copper plating. This electroplating is performed so that the via holes 63, the through holes 145 and the grooves 144 are completely embedded with the conductor layer 77, as shown in FIG.
  • the conductor layer 77 and the seed layer 79 are subjected to polishing such as physical polishing and CMP (chemical-mechanical polishing). A portion positioned outside the groove 144 is removed.
  • the seed adhesion layer 78 is also subjected to similar polishing, and the portions of the seed adhesion layer 78 located outside the via holes 63, the through holes 145 and the grooves 144 are removed. Incidentally, along with this polishing, a portion near the upper surface of the resist layer 143 may also be removed.
  • the via portion 62, the land portion 72a, and the wiring portion 72b, in which the via hole 63, the through hole 145, and the groove 144 are respectively embedded, are obtained.
  • this method does not require an etching process, so a smooth conductor surface can be obtained.
  • the resist layer 143 is removed.
  • the resist layer 143 can be removed by dry etching or immersion in an alkaline solution or solvent.
  • the first via recesses 76 are formed at one or more positions of the land portion 72a.
  • An insulating resin layer 71 is obtained. Since the photosensitive resin can be cured at a relatively low temperature, there is little shrinkage due to curing after formation. Therefore, it is advantageous for subsequent fine pattern formation.
  • the first insulating resin layer 71 can also be formed of a non-photosensitive resin such as a non-photosensitive polyimide-based insulating resin.
  • a non-photosensitive resin is spin-coated onto the insulating resin layer 61, the wiring portion 72b, and the land portion 72a, and the resin layer is irradiated with a laser beam to form a via at one or more positions of the land portion 72a.
  • a first insulating resin layer 71 having recesses 76 can be obtained.
  • Non-photosensitive resins such as polyimide can achieve high heat resistance in addition to being excellent in insulating properties and mechanical properties.
  • the first layer 70 including the first insulating resin layer 71, the conductor layer 77, the seed adhesion layer 78, and the seed layer 79 is obtained.
  • the steps similar to those described above with reference to FIGS. A conductor layer 87 including 82b and a via portion 73 and a second insulating resin layer 81 are formed.
  • the second insulating resin layer 81 is made of a photosensitive resin material.
  • the second insulating resin layer 81 is made of the same material as the insulating resin layer 61 and the first insulating resin layer 71, for example.
  • the second layer 80 including the second insulating resin layer 81, the conductor layer 87, the seed adhesion layer 88, and the seed layer 89 is obtained.
  • the surface of the insulating resin layer 61 may be etched by plasma treatment or dry etching during the period from the completion of the structure of FIG. 16 to the formation of the first insulating resin layer 71 .
  • the surface of the first insulating resin layer 71 may be subjected to the same treatment as described above during the period from the completion of the structure shown in FIG. 17 to the formation of the second insulating resin layer 81 .
  • the contact area between the insulating resin layer 61 and the first insulating resin layer 71 and the contact area between the first insulating resin layer 71 and the second insulating resin layer 81 are increased, and the adhesion of the resin/resin interface is increased. can improve sexuality.
  • the seed adhesion layer 101 and the seed layer are formed on the second insulating resin layer 81 and the land portion 82a by the same method as described above for the seed adhesion layer 78 and the seed layer 79, for example. 102 are sequentially formed.
  • a resist layer 146 having through holes 147 is formed on the seed layer 102 by the same method as described above for the insulating resin layer 107, for example.
  • Conductive layer 103 is formed on the seed layer 102 .
  • Conductive layer 103 is desirably formed by electrolytic copper plating.
  • the resist layer 146 is removed.
  • the exposed portion of the seed adhesion layer 101 is removed, followed by the removal of the exposed portion of the seed layer 102 .
  • the resist layer 146 is removed using, for example, a solution or solvent.
  • the seed adhesion layer 101 and the seed layer 102 can be removed, for example, by immersion in a chemical solution.
  • a chemical solution for removing the seed adhesion layer 101 is, for example, an alkaline etchant.
  • a chemical solution for removing the seed layer 102 is, for example, an acid-based etchant.
  • solder resist layer 104 is provided on the second insulating resin layer 81 and conductor layer 103 .
  • through holes 104 a are formed in the solder resist layer 104 .
  • an insulating resin such as an epoxy resin or an acrylic resin can be used.
  • a filler-containing photosensitive epoxy resin is used as the solder resist layer 104 .
  • a surface treatment layer 105 is formed on the portion of the conductor layer 103 exposed through the through holes 104a of the solder resist layer 104. Then, as shown in FIG. In the example of this embodiment, the surface treatment layer 105 is formed by electroless Ni/Pd/Au plating.
  • an OSP (Organic Solderability Preservative) film that is, a surface treatment layer using a water-soluble preflux may be formed.
  • an electroless tin plating layer or an electroless Ni/Au plating layer may be formed.
  • the second underfill layer 13 is formed therebetween.
  • Materials for the second underfill layer 13 include, for example, one of epoxy resin, urethane resin, silicone resin, polyester resin, oxetane resin, and maleimide resin, or a mixture of two or more of these resins, and a filler.
  • a material added with silica, titanium, aluminum oxide, magnesium oxide, zinc oxide, or the like is used.
  • the second underfill layer 13 is formed by filling liquid resin.
  • the support 2 is removed.
  • An example of removal is peeling.
  • a laser beam 23 is emitted from the back surface of the support 2, that is, the surface of the support 2 opposite to the FC-BGA substrate 11, and the peeling layer formed at the interface with the support 2 is applied. 3 is irradiated. By irradiating the laser beam 23, the support 2 can be removed from the multilayer wiring board 12 as shown in FIG.
  • the release layer 3, the seed adhesion layer 5 and the seed layer 6 are sequentially removed to obtain the multilayer wiring board 12.
  • the functional device 20 is mounted to complete the packaged device 1.
  • electroless Ni/Pd/Au plating, OSP, electroless tin plating, and electroless tin plating are applied to the conductor layer exposed on the surface in order to prevent oxidation and improve the wettability of the solder bumps.
  • Surface treatment such as electroless Ni/Au plating may be applied.
  • first underfill layer 30 As the material of the first underfill layer 30, for example, the materials exemplified as the materials of the second underfill layer 13 can be used.
  • the first underfill layer 30 can be formed, for example, by a method similar to that described above for the second underfill layer 13 .
  • the packaged device 1 shown in FIG. 1 is completed.
  • the functional device 20 is bonded to the multilayer wiring board 12 after bonding the multilayer wiring board 12 to the FC-BGA substrate 11 .
  • the multilayer wiring board 12 may be bonded to the FC-BGA board 11 after the functional device 20 is bonded to the multilayer wiring board 12 .
  • the resist layer 143 is used as a mold for forming the land portion 72a and the wiring portion 72b.
  • This resist layer 143 is a dummy layer to be removed after the conductor layer 77 is formed and polished.
  • a similar resist layer is also formed when forming the second layer, and this is used as a mold for forming the land portion 82a and the wiring portion 82b.
  • This resist layer is also a dummy layer to be removed after the conductor layer 87 is formed and polished.
  • the first insulating resin layer 71 and the second insulating resin layer 81 are provided instead of using these dummy layers as constituent elements of the multilayer wiring board 12 . In the film formation and polishing processes for the conductor layers 77 and 87, etc., there is a risk that metal will diffuse into the dummy layers. Therefore, this point is also advantageous for achieving high insulation reliability.
  • the multilayer wiring board 12 including the first insulating resin layer 71 and the second insulating resin layer 81 integrally formed in the thickness direction achieves excellent insulation reliability. Therefore, the composite wiring board 10 including the multilayer wiring board 12 and the packaged device 1 also achieve excellent insulation reliability.
  • first insulating resin layer 71 and the second insulating resin layer 81 are integrally formed in the thickness direction, and no interface exists inside. If each of the first insulating resin layer 71 and the second insulating resin layer 81 is composed of a plurality of mutually laminated insulating layers, peeling may occur between these insulating layers. In the multilayer wiring board 12 described above, each of the first insulating resin layer 71 and the second insulating resin layer 81 is integrally formed in the thickness direction, and there is no interface inside. .
  • the side surfaces and upper surfaces of the land portion 72a, the wiring portion 72b, and the via portion 73 are covered with a seed adhesion layer 78 made of titanium.
  • the seed adhesion layer 78 serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 77 to the first insulating resin layer 71 .
  • the seed adhesion layer 88 functions as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 87 to the second insulating resin layer 81 . Therefore, the composite wiring board 10 including the multilayer wiring board 12 and the packaged device 1 also achieve excellent insulation reliability.
  • a seed layer 79 that is a metal layer is interposed between the seed adhesion layer 78 and the conductor layer 77 .
  • the seed layer 79 is made of a metal material that has a lower ionization tendency than the material of the conductor layer 77
  • the seed layer 79 serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 77 to the first insulating resin layer 71.
  • the second layer 80 If the seed layer 89 is made of a metal material with a lower ionization tendency than the material of the conductor layer 87, diffusion of the metal from the conductor layer 87 to the second insulating resin layer 81 occurs. It acts as a barrier layer that makes it difficult. Therefore, the composite wiring board 10 including the multilayer wiring board 12 and the packaged device 1 also achieve excellent insulation reliability.
  • FIG. 28 is a comparative example.
  • the first insulating resin layer 71 are in contact with each other through the seed adhesion layer 78 .
  • titanium as the material for the seed adhesion layer 78, it is possible to prevent the diffusion of copper from the conductor layer 77 to the first insulating resin layer 71, thereby improving the insulation reliability between the wiring portions 72b. can be improved.
  • the side surfaces of the land portions 72a and 82a of the interlayer connection conductor layer 90 are in contact with the insulating resin layers 71 and 81 via the seed adhesion layers 78 and 88, respectively.
  • titanium which has good adhesion to the first insulating resin layer 71, for the seed adhesion layers 78 and 88, the interlayer connection conductor from the insulating resin layers 71 and 81 due to the difference in linear expansion coefficient between copper and resin during the temperature cycle test. Delamination of the layer 90 can be suppressed.
  • a comparative example, as shown in FIG. 28, is a multilayer wiring board 150 in which inner conductor layers and interlayer connection conductor layers are produced by a known semi-additive method.
  • the multilayer wiring board 150 has the same configuration as the multilayer wiring board 12 of this embodiment, but differs in the following points.
  • 28 is a cross-sectional view showing the first layer 70 of the multilayer wiring board 150 and its vicinity.
  • the seed adhesion layer 78 and the seed layer 79 of the first wiring layer 72 are arranged on the side surface of the conductor layer 77 in contrast to the multilayer wiring board 12 of the present embodiment. It differs in that it is a non-covering structure. Also, although not shown, the multilayer wiring board 150 of the comparative example differs in that the seed adhesion layer 88 and the seed layer 89 of the second wiring layer 82 do not cover the side surfaces of the conductor layer 87 . Other configurations are the same as those of the multilayer wiring board 12 .
  • the first layer 70 will be described as an explanation of the multilayer wiring board 150 of the comparative example.
  • the side surface of the conductor layer 77 of the first wiring layer 72 is in contact with the first insulating resin layer 71 . That is, the contact area between the conductor layer 77 and the first insulating resin layer 71 is larger than that of the multilayer wiring board 12 of this embodiment. Therefore, the copper of the conductor layer 77 easily diffuses into the first insulating resin layer 71 . As a result, the insulation reliability of the first insulating resin layer 71 tends to deteriorate.
  • the second layer 80 is the same as the first layer 70, that is, the insulation reliability of the second insulating resin layer 81 of the second layer 80 tends to deteriorate.
  • the side surfaces of the land portions 72 a and 82 a of the interlayer connection conductor layer 90 are in contact with the insulating resin layers 71 and 81 . Therefore, peeling is likely to occur at the interface between the land portions 72a and 82a and the insulating resin layers 71 and 81 due to the difference in linear expansion coefficient between copper and resin during the temperature cycle test.
  • the multilayer wiring board 12 manufactured in the example of this embodiment and the multilayer wiring board 150 manufactured in the comparative example were mounted on the FC-BGA board 11, and the following evaluation was performed.
  • the present invention can be applied to a semiconductor device having a wiring substrate with an interposer or the like interposed between the main substrate and the IC chip.
  • the multilayer wiring board 12 includes the wiring layers 72 and 82 of the layers 70 and 80, the seed adhesion layers 78 and 88 and the seed layer 79 as layers covering the side surfaces of the conductor layers 77 and 87. , 89 has been described as an example, but is not so limited.
  • layers 70, 80 may be configured without seed adhesion layers 78, 88 and seed layers 79, 89, or layers 70, 80 may be provided with seed adhesion layers 78, 88. , the seed layers 79 and 89 may be omitted.
  • the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may include one or more layers similar to the first layer 70 and the second layer 80. may further include
  • Second Embodiment A packaged device, a composite wiring board, and a multilayer wiring board according to the second embodiment are packaged according to the first embodiment, respectively, except that the following configuration is adopted for the multilayer wiring board. The same applies to devices, composite wiring boards and multilayer wiring boards.
  • FIG. 29 is a cross-sectional view schematically showing part of the multilayer wiring board according to the second embodiment.
  • 30 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 29.
  • FIG. FIG. 30 specifically shows a portion of the first layer 70, a portion of the second layer 80, and their vicinity.
  • a multilayer wiring board 12 according to the second embodiment is the same as the multilayer wiring board 12 according to the first embodiment, except that each layer 50 further includes an inorganic insulating layer.
  • the first layer 70 further includes the first inorganic insulating layer 160
  • the second layer 80 further includes the second inorganic insulating layer 170. are the same as those of the multilayer wiring board 12 according to the first embodiment.
  • the first inorganic insulating layer 160 includes a portion 163 covering the first surface 71a, a portion 164 covering the opening 74c of the groove portion 74, and a peripheral edge of the land portion 72a of the first wiring layer 72 on the first surface 71a side, which will be described later. and a portion 165 covering the portion 72c.
  • the first inorganic insulating layer 160 has through holes 162 at the positions of the via holes 63 provided in the insulating resin layer 61 .
  • the second inorganic insulating layer 170 includes a portion 173 covering the first surface 81a, a portion 174 covering the opening 84c of the groove portion 84, and a portion 175 covering the peripheral portion 82c of the land portion 82a on the side of the first surface 81a. contains.
  • the second inorganic insulating layer 170 has a through hole 172 at the position of the opening 76 c of the via recess 76 .
  • 31 to 39 are cross-sectional views schematically showing an example of a method of manufacturing the multilayer wiring board 12.
  • FIG. 31 to 39 are cross-sectional views schematically showing an example of a method of manufacturing the multilayer wiring board 12.
  • FIG. 10 the structure of FIG. 10 is obtained by the same method as described with reference to FIGS. 4 to 10 in the first embodiment.
  • an insulating resin layer 61 is provided on the conductor layer 108 and the insulating resin layer 107 .
  • the insulating resin layer 61 is made of, for example, a non-photosensitive resin.
  • non-photosensitive resin for example, polyimide resin, benzocyclobutene resin, epoxy resin, or modified products thereof can be used.
  • Non-photosensitive resins such as polyimide can achieve high heat resistance in addition to being excellent in insulating properties and mechanical properties.
  • Inorganic particles such as silica, alumina, and zirconia may be added as a filler to the non-photosensitive resin.
  • a non-photosensitive polyimide resin is used as the non-photosensitive resin.
  • the non-photosensitive resin may be liquid or film-like.
  • the insulating resin layer 61 is formed by, for example, slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and doctor coating.
  • the insulating resin layer 61 is formed by spin coating using a non-photosensitive resin.
  • the insulating resin layer 61 When a film-like non-photosensitive resin is provided as the insulating resin layer 61, lamination, vacuum lamination, vacuum pressing, or the like can be applied.
  • the thickness of the insulating resin layer 61 is, for example, 2 ⁇ m on the conductor layer 108 .
  • the surface of the insulating resin layer 61 may be subjected to physical polishing or physical polishing and polishing such as CMP in order to planarize the surface of the insulating resin layer 61 .
  • the surfaces of the first insulating resin layer 71 and the second insulating resin layer 81 may be flattened after being formed.
  • the material used for forming the insulating resin layer 61 is not limited to the non-photosensitive resin.
  • the insulating resin layer 61 may be formed from a photosensitive resin.
  • An insulating resin layer formed using a photosensitive resin contains elements such as phosphorus and sulfur derived from an initiator or the like.
  • an insulating resin layer formed from a non-photosensitive resin generally does not contain these elements. Therefore, it can be determined whether the insulating resin layer is formed from a non-photosensitive resin or a photosensitive resin depending on whether or not the insulating resin layer contains the above elements.
  • a first inorganic insulating layer 160 is formed on the insulating resin layer 61 .
  • the first inorganic insulating layer 160 is formed by plasma CVD (Chemical Vapor Deposition), for example.
  • the material of the first inorganic insulating layer 160 includes, for example, one or more insulators selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, fluorine-added silicon oxide, and carbon-added silicon oxide. .
  • the material of the first inorganic insulating layer 160 may be the same as or different from the material of the second inorganic insulating layer 170 and the inorganic insulating layer 109, which will be described later.
  • a resist layer 190 having through holes 191 is provided on the first inorganic insulating layer 160 .
  • the resist layer 190 can be provided by a method similar to that for the resist layer 140, for example.
  • the resist layer 190 is used as a mask to etch the first inorganic insulating layer 160 to form a through hole 162 as a first through hole at the position of the conductor layer 108 .
  • a method for etching the first inorganic insulating layer 160 for example, a dry etching method using a fluorocarbon gas can be applied.
  • the insulating resin layer 61 is etched to form via holes 63 which are recesses at the positions of the through holes 162 .
  • a method for etching the insulating resin layer 61 for example, a dry etching method using oxygen gas can be applied. Forming the via hole 63 in a forward tapered shape facilitates formation of the seed adhesion layer 78 and the seed layer 79 without causing a discontinuous portion in the via hole 63 .
  • the resist layer 190 remains after forming the via hole 63 as shown in FIG. 34, the resist layer 190 is removed as shown in FIG.
  • a layer made of a silane coupling agent may be provided between the first inorganic insulating layer 160 and the seed adhesion layer 78 and between the first inorganic insulating layer 160 and the first insulating resin layer 71 .
  • the adhesion between the first inorganic insulating layer 160 and the seed adhesion layer 78 and the adhesion between the first inorganic insulating layer 160 and the first insulating resin layer 71 can be improved. can.
  • the adhesion between them is improved, even if the multilayer wiring board 12 is warped due to heat, for example, the first inorganic insulating layer 160 and the seed adhesion layer 78 are peeled off, and the first inorganic insulating layer 160 and the seed adhesion layer 78 are peeled off. This makes it difficult for the first insulating resin layer 71 to peel off.
  • the multilayer wiring board 12 of the present embodiment exhibits higher insulation reliability than a structure in which an inorganic insulating layer is formed on a wiring portion formed by a conventional semi-additive method.
  • the semi-additive method since the wiring portion is formed by etching, the surface of the wiring portion is roughened.
  • the conformability of the inorganic insulating film is reduced, and there is a risk of pinholes being formed in the inorganic insulating film. Since copper diffuses through this pinhole, insulation reliability is lowered. In addition, if the inorganic insulating film is made thicker in order to eliminate pinholes, the effect of the difference in linear expansion coefficient between copper and the inorganic insulating film becomes stronger, and peeling may occur at the copper/inorganic insulating film interface.
  • via recesses 76 are formed on the first inorganic insulating layer 160 and the conductor layer 77 by the same method as described above for the insulating resin layer 61 and the first inorganic insulating layer 160, for example. and a second inorganic insulating layer 170 covering the upper surface thereof.
  • the first insulating resin layer 71 covers the first inorganic insulating layer 160 and the conductor layer 77, and is formed so as to fill the gap between the land portion 72a and the wiring portion 72b.
  • the material of the first insulating resin layer 71 may be the same as or different from the material of the insulating resin layer 61 and the second insulating resin layer 81 to be described later.
  • the first layer 70 including the first insulating resin layer 71, the conductor layer 77, the seed adhesion layer 78, the seed layer 79, and the first inorganic insulating layer 160 is obtained.
  • the second inorganic insulating layer 170, the seed adhesion layer 88, the seed layer 89, and the land portion are formed as shown in FIG.
  • a conductor layer 87 including 82a, wiring portion 82b and via portion 73 is formed.
  • a second insulating resin layer 81 and an inorganic insulating layer 109 are formed as shown in FIG.
  • the second layer 80 including the second insulating resin layer 81, the conductor layer 87, the seed adhesion layer 88, the seed layer 89, and the second inorganic insulating layer 170 is obtained.
  • the material of the second inorganic insulating layer 170 may be the same as or different from the material of the first inorganic insulating layer 160 and the inorganic insulating layer 109 described later.
  • the material of the second insulating resin layer 81 may be the same as or different from the material of the insulating resin layer 61 and the first insulating resin layer 71 .
  • the composite wiring board and packaged device according to the second embodiment can be manufactured by the same method as described in the first embodiment, except for using this multi-layer wiring board with support.
  • the first inorganic insulating layer 160 including the portion 163 covering the first surface 71a of the first layer 70 and the portion 173 covering the first surface 81a of the second layer 80 and a second inorganic insulating layer 170 containing Therefore, diffusion of metal from one of the adjacent insulating resin layers to the other is less likely to occur. Therefore, the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the portion 163 covering the first surface 71a of the first inorganic insulating layer 160 and the portion 173 covering the first surface 81a of the second inorganic insulating layer 170 form the first layer 70 and the second layer 80 Since the rigidity of the multilayer wiring board 12 is improved, it is possible to make the multilayer wiring board 12 less likely to warp or bend.
  • the first inorganic insulating layer 160 functions as a protective layer for the insulating resin layer 61 when the resist layer 190 and the resist layer 143 are removed. Therefore, the insulating resin layer 61 can be protected when the resist layer 190 and the resist layer 143 are removed.
  • the second inorganic insulating layer 170 of the second layer 80 can protect the first insulating resin layer 71 .
  • first inorganic insulating layer 160 can be used as a mask for forming the via holes 63 in the insulating resin layer 61 .
  • second inorganic insulating layer 170 can be used as a mask for forming the via recesses 76 of the first insulating resin layer 71 .
  • the resist layer 143 is removed after the conductor layer 77 is formed and polished, and the first insulating resin layer 71 is provided instead of using the resist layer 143 as a component of the multilayer wiring board 12 .
  • the resist layer 190 is removed after the conductor layer 87 is formed and polished, and the second insulating resin layer 81 is provided instead of using the resist layer 190 as a component of the multilayer wiring board 12 .
  • metal may diffuse into the resist layers 143 and 180 . Since the multilayer wiring board 12 described above does not include the resist layers 143 and 190 in which metal may have been diffused, it is advantageous in achieving high insulation reliability in this respect as well.
  • the first inorganic insulating layer 160 further includes a portion 164 that closes the opening 74c of the groove portion 74 and a portion 165 that covers the peripheral portion 72c of the land portion 72a on the side of the first surface 71a.
  • the second inorganic insulating layer 170 further includes a portion 174 closing the opening 84c of the groove portion 84 and a portion 175 covering the peripheral portion 82c of the land portion 82a on the first surface 81a side. Therefore, diffusion of metal from one of the adjacent insulating resin layers to the other is more difficult to occur. Therefore, the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the first insulating resin layer 71 and the second insulating resin layer 81 are made of non-photosensitive resin. Therefore, the first insulating resin layer 71 and the second insulating resin layer 81 can achieve excellent insulating properties. Therefore, the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the seed adhesion layers 78 and 88 also serve as barrier layers that make it difficult for metal to diffuse from the conductor layers 77 and 87 to the first insulating resin layer 71 and the second insulating resin layer 81 .
  • the seed layers 79 and 89 are made of a metal material having a lower ionization tendency than the material of the conductor layers 77 and 87, respectively, the conductor layers 77 and 87 are also separated from the first insulating resin layer 71. It also serves as a barrier layer that makes it difficult for metal to diffuse into the second insulating resin layer 81 .
  • the seed adhesion layers 78 and 88 cover not only the side surfaces of the land portions 72a and 82a, the via portions 73 and 83, and the bottom surfaces of the groove portions 74 and 84, but also the bottom surfaces of the groove portions 74 and 84, the conductor layers 77 and 87 are separated from the insulating resin layer 71. , 81 is much less likely to occur.
  • First inorganic insulating layer 160 includes portion 163 covering first surface 71 a of first insulating resin layer 71 .
  • the second insulating resin layer 81 fills the gap between the land portion 82a and the wiring portion 82b.
  • Second inorganic insulating layer 170 includes portion 173 covering first surface 81 a of second insulating resin layer 81 .
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the side surfaces of the land portions 72a and 82a of the interlayer connection conductor layer 90 are in contact with the insulating resin layers 71 and 81 via the seed adhesion layers 78 and 88, respectively.
  • titanium which has good adhesion to the insulating resin layers 71 and 81, for the seed adhesion layers 78 and 88, the interlayer connection conductor from the insulating resin layers 71 and 81 due to the difference in linear expansion coefficient between copper and resin during the temperature cycle test. Delamination of the layer 90 can be suppressed.
  • the first inorganic insulating layer 160 covers the bottom surface 74b and the side walls of the groove 74, and covers the bottom surface 75b and the side walls of the land recess 75. , but not limited to. In another example, the first inorganic insulating layer 160 may cover only the bottom surface 74 b of the groove 74 and only the bottom surface 75 b of the land recess 75 . Further, the first inorganic insulating layer 160 is described as covering the first surface 71a of the first insulating resin layer 71 as an example, but the present invention is not limited to this. In another example, the first inorganic insulating layer 160 may not be provided on the first surface 71a.
  • the configuration in which the second inorganic insulating layer 170 covers the bottom surface 84b and the side walls of the groove 84 and the bottom surface 85b and the side walls of the land recess 85 has been described as an example, but is limited to this. not. In another example, the second inorganic insulating layer 170 may cover only the bottom surface 84b of the groove 84 and only the bottom surface 85b of the land recess 85 . Furthermore, the second inorganic insulating layer 170 has been described as an example of a structure covering the first surface 81a of the second insulating resin layer 81, but the present invention is not limited to this. In another example, the second inorganic insulating layer 170 may not be provided on the first surface 81a.
  • the configuration in which the first layer 70 is provided with the seed adhesion layer 78 made of titanium and covering the side surface of the conductor layer 77 has been described as an example.
  • a seed adhesion layer 78 made of titanium constitutes an inorganic insulating layer.
  • the seed adhesion layer 78 when the seed adhesion layer 78 is provided, even if the first inorganic insulating layer 160 does not cover the sidewalls of the groove 74 and the sidewalls of the land recess 75, the seed The adhesion layer 78 can prevent metal from diffusing from the conductor layer 77 to the first insulating resin layer 71 .
  • the seed adhesion layer 88 prevents the conductor layer 87 from (2) Diffusion of metal into the insulating resin layer 81 can be prevented.
  • the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may include one or more layers similar to the first layer 70 and the second layer 80. may further include
  • the present invention can be applied to a semiconductor device having a wiring substrate with an interposer or the like interposed between the main substrate and the IC chip.
  • the packaged device, composite wiring board, and multilayer wiring board according to the third embodiment are packaged according to the first embodiment, respectively, except that the following configuration is adopted for the multilayer wiring board. The same applies to devices, composite wiring boards and multilayer wiring boards.
  • FIG. 40 is a cross-sectional view schematically showing a multilayer wiring board included in a packaged device according to the third embodiment.
  • 41 is a cross-sectional view showing an enlarged part of the multilayer wiring board shown in FIG. 40.
  • FIG. FIG. 42 is a cross-sectional view showing another portion of the multilayer wiring board shown in FIG. 40 in an enlarged manner.
  • the multilayer wiring board 12 shown in FIGS. 40 to 42 includes two or more layers 120, an insulating resin layer 124, an insulating resin layer 121, a conductor layer 123, and a conductor layer 126, as shown in FIG. It includes layer 125 a , seed layer 125 b , surface treatment layer 127 and insulating resin layer 128 .
  • the two or more layers 120 are laminated together.
  • two layers 120 are laminated.
  • the number of layers 120 may be three or more.
  • Each of these layers 120 includes an insulating resin layer 1201, an inorganic insulating layer 1202, a conductor layer 1203, a first metal-containing layer 1204a, and a second metal-containing layer 1204b.
  • the layer 120 of this multilayer wiring board 12 corresponds to the layer 50, 70 or 80 in the first and second embodiments.
  • the insulating resin layer 1201 of the multilayer wiring board 12 corresponds to the first insulating resin layer 71 or the second insulating resin layer 81 in the first and second embodiments.
  • the conductor layer 1203 of this multilayer wiring board 12 corresponds to the conductor layer 77 or 87 in the first and second embodiments.
  • the first metal-containing layer 1204a of this multilayer wiring board 12 corresponds to the seed adhesion layer 78 or 88 in the first and second embodiments.
  • the second metal-containing layer 1204b of this multilayer wiring board 12 corresponds to the seed layer 79 or 89 in the first and second embodiments.
  • this multilayer wiring board 12 is the same as the multilayer wiring board 12 according to the first embodiment except that each layer 120 includes an inorganic insulating layer 1202 . Moreover, this multilayer wiring board 12 is the same as the multilayer wiring board 12 according to the second embodiment, except that the inorganic insulating layer 1202 has a structure described later.
  • the insulating resin layer 1201 is integrally formed in the thickness direction.
  • Insulating resin layer 1201 is preferably made of insulating resin containing no filler.
  • the insulating resin layer 1201 has, as shown in FIGS. 40 to 42, a first surface S1 and a second surface S2 which is the rear surface of the first surface S1.
  • the insulating resin layer 1201 is provided with a plurality of first recesses R1, a plurality of grooves G, and a plurality of second recesses R2.
  • the first recess R1 is open on the first surface S1.
  • the first concave portion R1 is a land concave portion embedded with a land portion 1203L, which will be described later.
  • the depths of the first concave portions R1 are equal to each other.
  • the depth of first recess R1 is smaller than the thickness of insulating resin layer 1201 .
  • One or more of the first recesses R1 communicate with one of the grooves G.
  • One or more of the first recesses R1 communicate with the second recesses R2 of the insulating resin layer 1201 in which the first recesses R1 are provided.
  • the first concave portion R1 has an opening, side walls and a bottom surface.
  • the bottom surface of the first recess R1 is a plane perpendicular to the thickness direction.
  • the first recess R1 has a circular bottom surface, and the bottom surface of the first recess R1 communicating with the second recess R2 is circularly open.
  • the first recess R1 here has a shape in which the dimension in the direction perpendicular to the thickness direction gradually increases from the opening toward the bottom. That is, the first recess R1 here has a reverse tapered cross section perpendicular to the thickness direction. According to one example, the first recess R1 has a truncated cone shape. The first recess R1 may have a rectangular cross section parallel to the thickness direction. That is, the first recess R1 may have a prismatic or cylindrical shape with the height direction parallel to the thickness direction.
  • the groove G is open on the first surface S1.
  • the trench is filled with a wiring portion 1203W, which will be described later.
  • the depth of the groove G is equal to the depth of the first recess R1.
  • the groove G has an opening, side walls and a bottom surface.
  • the bottom surface of the groove G is a plane perpendicular to the thickness direction.
  • the groove part G has a shape in which the width gradually widens from the opening toward the bottom surface. That is, the groove G here has a reverse tapered cross section perpendicular to the length direction.
  • the groove G may have a rectangular cross section perpendicular to the length direction.
  • the second recess R2 is open on the second surface S2.
  • the second recess R2 is a via recess filled with a via portion 1203V, which will be described later.
  • the second recess R2 communicates with one or more of the first recesses R1. Specifically, each of the second recesses R2 communicates with one of the first recesses R1.
  • the second recess R2 has an opening and side walls.
  • the second recess R2 communicates with the first recess R1 at its bottom position.
  • the orthogonal projection of the second recess R2 onto a plane perpendicular to the thickness direction is surrounded by the outline of the orthogonal projection of the bottom surface of the first recess R1 communicating with this second recess R2 onto the plane.
  • the second recess R2 has a shape in which the dimension in the direction perpendicular to the thickness direction gradually increases from the opening toward the bottom. That is, the second recess R2 has a reverse tapered cross section perpendicular to the thickness direction. According to one example, the second recess R2 has a truncated cone shape. The second recess R2 may have a rectangular cross section parallel to the thickness direction. That is, the second recess R2 may have a prismatic or cylindrical shape with the height direction parallel to the thickness direction.
  • the first recessed portion R1, the groove portion G, and the second recessed portion R2 will be described later in more detail.
  • the inorganic insulating layer 1202 covers the first surface S1 of the insulating resin layer 1201 .
  • the inorganic insulating layer 1202 covering the first surface S1 of each insulating resin layer 1201 is a second concave portion provided in the insulating resin layer adjacent to the preceding insulating resin layer 1201 with the inorganic insulating layer 1202 interposed therebetween. It has a through hole at the position of R2.
  • the inorganic insulating layer 1202 has a slit at the position of the groove G provided in the insulating resin layer 1201 covering the first surface S1.
  • the conductor layer 1203 includes a land portion 1203L and a wiring portion 1203W in which the first concave portion R1 and the groove portion G of the insulating resin layer 1201 are respectively embedded, and a via portion 1203V protruding from the first surface S1 at the position of the land portion 1203L.
  • each via portion 1203V is formed integrally with one of the land portions 1203L included in that conductor layer 1203.
  • FIG. The via portion 1203V of each conductor layer 1203 is adjacent to the insulating resin layer 1201 in which the first concave portion R1 and the groove portion G are respectively embedded by the land portion 1203L and the wiring portion 1203W of the conductor layer 1203 on the first surface S1 side. is embedded in the second recess R2 of the insulating resin layer.
  • the conductor layer 1203 is made of a metal such as copper or an alloy.
  • the conductor layer 1203 may have a single layer structure or a multilayer structure. According to one example, the conductor layer 1203 is made of copper.
  • the first metal-containing layer 1204a includes a portion that covers the peripheral portion of the side and top surfaces of the land portion 1203L, a portion that covers the side and top surfaces of the wiring portion 1203W, and a via portion 1203V. and portions covering the sides and top of the. That is, the first metal-containing layer 1204a is provided on the bottom surfaces and sidewalls of the first recess R1, the second recess R2, and the groove G. As shown in FIG.
  • the first metal-containing layer 1204a is an adhesion layer or a seed adhesion layer that improves the adhesion of the second metal-containing layer 1204b to the dummy layer 2201, which will be described later, and makes it difficult for the second metal-containing layer 1204b to peel off.
  • the first metal-containing layer 1204a is a titanium-containing layer, such as a titanium layer.
  • the second metal-containing layer 1204b is interposed between the first metal-containing layer 1204a and the conductor layer 1203.
  • the second metal-containing layer 1204b is a seed layer that plays a role as a power feeding layer in film formation of the conductor layer 1203 by electroplating.
  • the second metal-containing layer 1204b is made of, for example, the same material as the conductor layer 1203, or a metal material with a lower ionization tendency than the material of the conductor layer 1203. As shown in FIG. According to one example, the second metal-containing layer 1204b is made of copper. Even when two layers laminated to each other are made of the same material, the interface between the layers can be confirmed by observing a cross section parallel to the lamination direction with, for example, a scanning electron microscope.
  • the insulating resin layer 124 is provided on one main surface of the multilayer wiring structure composed of the layer 120, as shown in FIG.
  • the material of the insulating resin layer 124 may be the same as or different from the material of the insulating resin layer 1201 .
  • the insulating resin layer 124 is provided with through holes at the positions of the via portions 1203V of the insulating resin layer 1201 included in the layer 120 adjacent thereto.
  • the through hole of insulating resin layer 124 is filled with via portion 1203V of insulating resin layer 1201 included in layer 120 adjacent thereto.
  • the through-holes of the insulating resin layer 124 are recesses opened on the layer 120 side. These recesses here have a shape in which the dimension in the direction perpendicular to the thickness direction gradually decreases from the bottom to the top. That is, the concave portion of the insulating resin layer 124 has a forward tapered cross section perpendicular to the thickness direction. According to one example, these through-holes have a frusto-conical shape. These through holes (or recesses) may have a rectangular cross section parallel to the thickness direction. That is, these through-holes may have a prismatic or cylindrical shape whose height direction is parallel to the thickness direction.
  • the insulating resin layer 121 is provided on the insulating resin layer 124 .
  • the material of the insulating resin layer 121 may be the same as or different from the material of the insulating resin layers 124 and 1201 .
  • Through holes are provided in the insulating resin layer 121 at the positions of the through holes of the insulating resin layer 124 .
  • the conductor layer 123 fills the through holes of the insulating resin layer 121 .
  • the conductor layer 123 is an electrode for joining the multilayer wiring board 12 and the functional device 20 .
  • the conductor layer 123 is made of copper, for example.
  • the conductor layer 126 fills the second recess R2 of the insulating resin layer 1201 included in the layer 120 positioned below, and also fills the second surface S2 of the insulating resin layer 1201 with the opening of the second recess R2 and its surroundings. covering the area.
  • the conductor layer 126 is made of a metal such as copper or an alloy.
  • the adhesion layer 125a covers the portion covering the inner surface of the second recess R2 of the insulating resin layer 1201 included in the layer 120 located below and the opening of the second recess R2 on the second surface S2 of the insulating resin layer 1201. and a portion covering the area around the
  • the adhesion layer 125a is a layer that improves the adhesion of the seed layer 125b to the insulating resin layer 1201 and makes it difficult for the seed layer 125b to peel off.
  • the seed layer 125b is provided on the adhesion layer 125a.
  • the seed layer 125b plays a role as a power supply layer in film formation of the conductor layer 126 by electroplating.
  • the insulating resin layer 128 is provided on the insulating resin layer 1201 and the conductor layer 126 included in the underlying layer 120 . Through holes are provided in the insulating resin layer 128 at the positions of the conductor layers 126 .
  • the surface treatment layer 127 is provided on the portion of the conductor layer 126 exposed in the through-hole of the insulating resin layer 128 .
  • the surface treatment layer 127 is provided to prevent oxidation of the surface of the conductor layer 126 and improve wettability with solder.
  • the multilayer wiring board 12 can be manufactured, for example, by the following method.
  • 43 to 53 are cross-sectional views schematically showing a method of manufacturing a multilayer wiring board according to the third embodiment of the present invention.
  • the structure of FIG. 43 is obtained by the same method as described with reference to FIGS. 4 to 11 in the first embodiment.
  • the structure of FIG. 43 includes support 2 , release layer 3 , adhesion layer 122 a , seed layer 122 b , insulating resin layer 121 , conductor layer 123 and insulating resin layer 124 .
  • the adhesion layer 122a, the seed layer 122b, the insulating resin layer 121, the conductor layer 123, and the insulating resin layer 124 are the seed adhesion layer 5, the seed layer 6, the insulating resin layer 107, and the conductor layer in the first and second embodiments, respectively. 108 and the insulating resin layer 61 .
  • the through-hole of the insulating resin layer 124 is the second concave portion R2 opened on the second surface of the insulating resin layer 124, which is the upper surface of the insulating resin layer 124 here.
  • the second recessed portion R2 may be formed to have a rectangular cross section, but is preferably formed to have a forward tapered shape. The forward tapered shape facilitates formation of the first metal-containing layer 1204a and the second metal-containing layer 1204b without causing a discontinuity in the second recess R2.
  • an inorganic insulating layer 1202 is formed on the insulating resin layer 124 and the conductor layer 123 .
  • the inorganic insulating layer 1202 is formed so as to cover the upper surface of the insulating resin layer 124 and the inner surface of the second recess R2.
  • the inorganic insulating layer 1202 is formed by plasma CVD (Chemical Vapor Deposition), for example.
  • the inorganic insulating layer 1202 is made of, for example, one or more insulators selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, fluorine-added silicon oxide, and carbon-added silicon oxide.
  • the thickness of the inorganic insulating layer 1202 is preferably 50 nm or more, more preferably 100 nm or more. When the inorganic insulating layer 1202 is thinned, discontinuous portions such as pinholes are likely to occur.
  • the thickness of the inorganic insulating layer 1202 is preferably 1000 nm or less, more preferably 500 nm or less. A thicker inorganic insulating layer 1202 requires a longer time for its deposition or its partial removal by etching, for example.
  • a dummy layer 2201 having grooves G' and at least one through-hole R1' communicating with the second recess R2 is formed on the inorganic insulating layer 1202.
  • the dummy layer 2201 corresponds to the first insulating resin layer 71 in the first embodiment.
  • the groove G' and the through hole R1' of the dummy layer 2201 correspond to the groove portion G and the first concave portion R1 of the insulating resin layer 1201, respectively.
  • the dummy layer 2201 is made of photosensitive resin.
  • this photosensitive resin for example, the same material as described above for the resist layer 143 can be used.
  • the dummy layer 2201 having the groove G' and the through hole R1' can be formed, for example, by the same method as described above for the resist layer 143.
  • the through-hole R1' of the dummy layer 2201 is formed so that the opening diameter at its upper surface is larger than that of the through-hole of the insulating resin layer 124 at its upper surface. Also, the through hole R1' is formed in a forward tapered shape. The groove G' is also formed so that the cross section perpendicular to the length direction has a forward tapered shape.
  • the groove G' and the through-hole R1' may be formed so as to have a rectangular cross-section, but if they are formed in a forward tapered shape, the groove G' and the through-hole R1' do not have a discontinuous portion. , facilitates forming the first metal-containing layer 1204a and the second metal-containing layer 1204b.
  • the insulating resin layer 1201 and the inorganic insulating layer 1202 are formed to have a forward tapered cross-section, compared to the case where the cross-section is rectangular without changing the cross-sectional area, the insulating resin The contact area between layer 1201 and inorganic insulating layer 1202 is increased. Therefore, the adhesion between the insulating resin layer 1201 and the inorganic insulating layer 1202 can be improved. Similarly, the adhesion between the insulating resin layer 1201 and the conductor layer 1203 can also be improved. Therefore, delamination can be made difficult to occur.
  • the portion exposed within the second recess R2, the portion exposed within the groove G', and the portion exposed within the through hole R1' are removed.
  • This removal is performed, for example, by dry etching using the dummy layer 2201 as a mask.
  • the portion in which the second recess R2 is embedded, the portion in which the through hole R1' is embedded, and the portion in which the groove G' is embedded are the via portion 1203V, the land portion 1203L, and the wiring. 1203W.
  • the via portion 1203V corresponds to the via portion 62 or 73 in the first and second embodiments.
  • the land portion 1203L corresponds to the land portion 72a or 82a in the first and second embodiments.
  • the wiring portion 1203W corresponds to the wiring portion 72b or 82b in the first and second embodiments.
  • an insulating resin layer 1201 covering the conductor layer 1203 and filling the gap between the land portion 1203L and the wiring portion 1203W is provided.
  • a through hole is formed in the insulating resin layer 1201 as the second recess R2.
  • the lower surface and the upper surface of the insulating resin layer 1201 are the first surface S1 and the second surface S2, respectively.
  • the concave portion of the insulating resin layer 1201 filled with the land portion 1203L is the above-described first concave portion R1.
  • the recessed portion of the insulating resin layer 1201 filled with the wiring portion 1203W is the groove portion G described above.
  • the insulating resin layer 1201 is made of photosensitive resin or non-photosensitive resin.
  • this photosensitive resin or non-photosensitive resin for example, materials similar to those described above for the resist layer 140 and the insulating resin layer 61 can be used.
  • the insulating resin layer 1201 having the first concave portion R1, the second concave portion R2 and the groove portion G can be formed by the same method as described above for the resist layer 140 and the insulating resin layer 61, for example.
  • a layer made of a silane coupling agent may be formed on the inorganic insulating layer 1202 and the first metal-containing layer 1204a.
  • the layer made of the silane coupling agent By providing the layer made of the silane coupling agent, the adhesion between the insulating resin layer 1201 and the inorganic insulating layer 1202 and the first metal-containing layer 1204a is improved. If the adhesiveness between them is improved, even if the multilayer wiring board 12 is warped due to heat, for example, delamination between the conductor layer 1203 and the insulating resin layer 1201 and insulation from the inorganic insulating layer 1202 will occur. Delamination from the resin layer 1201 is less likely to occur.
  • the layer 120 including the insulating resin layer 1201, the inorganic insulating layer 1202, the conductor layer 1203, the first metal-containing layer 1204a, and the second metal-containing layer 1204b is obtained.
  • the multilayer wiring board 12 supported by the support 2 that is, the multilayer wiring board with support is obtained.
  • the composite wiring board and packaged device according to the third embodiment can be manufactured by the same method as described in the first embodiment, except for using this multi-layer wiring board with support.
  • An interposer obtained by silicon interposer technology a so-called silicon interposer, is manufactured using silicon wafers and facilities for semiconductor front-end processes. Silicon wafers are limited in shape and size, and the number of interposers that can be manufactured from one wafer is not necessarily large. And the manufacturing equipment is also expensive. Therefore, silicon interposers are expensive. Moreover, since a silicon wafer is a semiconductor, the use of a silicon interposer also poses a problem of deterioration in transmission characteristics.
  • a silicon wafer is not required for manufacturing the multilayer wiring board 12 described above. Also, in the multilayer wiring board 12, most of the insulating layers can be made of insulating resin layers. Therefore, the above-described multilayer wiring board 12 can be manufactured using inexpensive materials and equipment, enabling cost reduction and achieving excellent transmission characteristics.
  • the method of directly building a multi-layered wiring structure containing a conductor layer with a fine wiring pattern into an FC-BGA substrate has little deterioration in transmission characteristics seen in silicon interposers.
  • this method there are problems with the manufacturing yield of the FC-BGA substrate itself, and there is a high degree of difficulty in forming a multilayer wiring structure including a conductor layer having a fine wiring pattern on a core layer such as a glass epoxy substrate. Therefore, there is a problem that the manufacturing yield is low as a whole.
  • the multi-layer wiring board 12 is manufactured separately from the FC-BGA board and joined together.
  • a multilayer wiring structure including a conductor layer 1203 having a fine wiring pattern is built into the multilayer wiring board 12, not into the FC-BGA board. Therefore, the above composite wiring board and packaged device can be manufactured with high yield.
  • the multilayer wiring structure including the conductor layer 1203 having a fine wiring pattern is formed on the support 2 rather than on a core layer such as a glass epoxy substrate. Since a substrate having excellent smoothness can be used as the support 2, a fine pattern or the like to be formed thereon can be formed with high shape accuracy. For this reason as well, the above composite wiring board and packaged device can be manufactured with a high yield.
  • the first metal-containing layer 1204a and the second metal-containing layer 1204b are patterned by etching using the land portion 1203L and the wiring portion 1203W as masks. Therefore, in the semi-additive method, the surfaces of the land portion 1203L and the wiring portion 1203W are damaged by this etching. That is, the surface roughness increases. As the surface roughness of the land portion 1203L and the wiring portion 1203W, especially the surface roughness of the wiring portion 1203W, increases, the transmission characteristics deteriorate.
  • the multilayer wiring board 12 described above recesses and grooves are provided in the underlying layer composed of the dummy layer and the insulating resin layer, and the first metal-containing layer 1204a is formed on the upper surface of the underlying layer and the inner surfaces of the recesses and grooves. , a second metal-containing layer 1204b and a conductor layer 1203 are sequentially formed, and then the portions of these layers located outside the recesses and grooves are removed by polishing, thereby forming via portions 1203V, land portions 1203L and wiring portions 1203W. to form That is, in manufacturing the multilayer wiring board 12 described above, etching for patterning the first metal-containing layer 1204a and the second metal-containing layer 1204b is not performed. Therefore, this etching does not damage the surfaces of the via portion 1203V, the land portion 1203L and the wiring portion 1203W, and they have smooth surfaces. Therefore, the multilayer wiring board 12 described above can achieve excellent transmission characteristics.
  • each of the layers 120 includes an inorganic insulating layer 1202 .
  • the inorganic insulating layer 1202 damage to the insulating resin layer 124 due to etching for removing the dummy layer 2201 can be reduced.
  • the provision of the inorganic insulating layer 1202 increases the rigidity of the multilayer wiring board 12 and makes it difficult for the multilayer wiring board 12 to warp or bend.
  • the inorganic insulating layer 1202 makes it difficult for metal to diffuse between the insulating resin layers. Therefore, the multilayer wiring board 12 described above can achieve excellent insulation reliability.
  • the side and bottom surfaces of the via portion 1203V, the land portion 1203L and the wiring portion 1203W are covered with the first metal containing layer 1204a and the second metal containing layer 1204b.
  • the first metal-containing layer 1204a and the second metal-containing layer 1204b suppress diffusion of metal from the conductor layer 1203 to the insulating resin layer 1201 and the like. Therefore, for this reason as well, the above multilayer wiring board 12 can achieve excellent insulation reliability.
  • the multilayer wiring board 12 described with reference to FIGS. 40 to 42 was manufactured by the method described with reference to FIGS. 43 to 53 and the like.
  • FIG. 54 is a cross-sectional view schematically showing a multilayer wiring board according to a comparative example.
  • 55 is a cross-sectional view showing an enlarged part of the multilayer wiring board shown in FIG. 54.
  • FIG. FIG. 56 is a cross-sectional view enlarging another part of the multilayer wiring board shown in FIG.
  • a multilayer wiring board 12' shown in FIGS. 54 to 56 is the same as the multilayer wiring board 12 according to the embodiment except for the following points.
  • the multilayer wiring board 12 ′ includes the layer 120 ′ instead of the layer 120 .
  • Each layer 120 ′ includes an insulating resin layer 1201 , a first metal-containing layer 1204 a and a second metal-containing layer 1204 b, but does not include an inorganic insulating layer 1202 . Since the conventional semi-additive method is used to form the first metal-containing layer 1204a, the second metal-containing layer 1204b, and the conductor layer 1203, the side surfaces of the land portion 1203L and the wiring portion 1203W are formed from the first metal-containing layer 1204a. and not covered by the second metal-containing layer 1204b. Moreover, the cross section of the land portion 1203L and the wiring portion 1203W has a substantially rectangular shape. Except for these points, the multilayer wiring board 12' according to the comparative example is the same as the multilayer wiring board 12 according to the embodiment.
  • the multilayer wiring board 12' according to the comparative example was confirmed to have insulation failure after 96 hours.
  • all of the multilayer wiring boards 12 according to the examples showed a resistance value of 10 6 ⁇ or more after 192 hours, indicating good insulation reliability.
  • the packaged device, composite wiring board, and multilayer wiring board according to the fourth embodiment are packaged according to the first embodiment, except that the multilayer wiring board has the following configuration. The same applies to devices, composite wiring boards and multilayer wiring boards.
  • FIG. 57 is a cross-sectional view schematically showing part of a multilayer wiring board used in a packaged device according to the fourth embodiment of the invention.
  • 58 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 57.
  • FIG. FIG. 58 specifically shows a portion of the first layer 70, a portion of the second layer 80, and their vicinity, which will be described later.
  • a multilayer wiring board 12 according to the fourth embodiment is the same as the multilayer wiring board 12 according to the first embodiment, except that each layer 50 further includes an inorganic insulating layer.
  • the first layer 70 further includes the first inorganic insulating layer 160
  • the second layer 80 further includes the second inorganic insulating layer 170. are the same as those of the multilayer wiring board 12 according to the first embodiment.
  • this multilayer wiring board 12 is the same as the multilayer wiring board 12 according to the second embodiment, except that the first inorganic insulating layer 160 and the second inorganic insulating layer 170 have structures described later.
  • the first inorganic insulating layer 160 is conformal to the surface of the first insulating resin layer 71 on the side of the first surface 71a.
  • the first inorganic insulating layer 160 has an opening 161 at the position of the opening 74c of the groove 74 and an opening 162 at the position of the opening 75c of the recess 75 for land.
  • the land recess 75 communicates with the via recess 76 at its bottom surface 75b, and therefore the bottom surface 75b is formed in an annular shape. Accordingly, the portion of the first inorganic insulating layer 160 that covers the bottom surface 75b is also configured in a ring shape.
  • the second inorganic insulating layer 170 corresponds to the first inorganic insulating layer 160.
  • the second inorganic insulating layer 170 is conformal to the surface of the second insulating resin layer 81 on the side of the first surface 81a.
  • the second inorganic insulating layer 170 has an opening 171 at the position of the opening 84c of the groove 84 and an opening 172 at the position of the opening 85c of the recess 85 for land. These openings 171 and 172 correspond to openings 161 and 162 formed in the first inorganic insulating layer 160, respectively.
  • the land recess 85 communicates with the via recess 86 at its bottom surface 85b, and therefore the bottom surface 85b is formed in an annular shape. Accordingly, the portion of the second inorganic insulating layer 170 that covers the bottom surface 85b is also configured in a ring shape.
  • 59 to 65 are cross-sectional views schematically showing an example of the method of manufacturing the multilayer wiring board 12.
  • FIG. 16 the structure of FIG. 16 is obtained by the same method as described with reference to FIGS. 4 to 16 in the first embodiment.
  • a first inorganic insulating layer 160 is formed on the insulating resin layer 61 side surface of the structure shown in FIG.
  • the material of the first inorganic insulating layer 160 includes, for example, one or more insulators selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, fluorine-added silicon oxide, and carbon-added silicon oxide. .
  • the first inorganic insulating layer 160 can be formed, for example, by plasma CVD (Chemical Vapor Deposition).
  • the land portion 72a and the wiring portion 72b have an inversely tapered cross-sectional shape.
  • the first inorganic insulating layer 160 can be formed on the portion covering the side surface of the wiring portion 72b.
  • a layer made of a silane coupling agent may be provided between the first inorganic insulating layer 160 and the wiring portion 72b and between the first inorganic insulating layer 160 and the land portion 72a.
  • a layer made of a silane coupling agent By providing a layer made of a silane coupling agent, adhesion between the first inorganic insulating layer 160 and the seed adhesion layer 78, adhesion between the first inorganic insulating layer 160 and the seed layer 79, and adhesion between the first inorganic insulating layer 160 and the seed layer 79 are improved. Adhesion of the conductor layer 77 can be improved.
  • the adhesiveness between them is improved, even if the multilayer wiring board 12 is warped due to heat, for example, the first inorganic insulating layer 160 and the seed adhesion layer 78 are peeled off, and the first inorganic insulating layer 160 and the seed layer are removed. 79 and peeling of the first inorganic insulating layer 160 and conductor layer 77 are less likely to occur.
  • the multilayer wiring board 12 of the present embodiment exhibits higher insulation reliability than a structure in which an inorganic insulating layer is formed on a wiring portion formed by a conventional semi-additive method.
  • the semi-additive method since the wiring portion is formed by etching, the surface of the wiring portion is roughened.
  • the conformability of the inorganic insulating film is reduced, and there is a risk of pinholes being formed in the inorganic insulating film. Since copper diffuses through this pinhole, insulation reliability is lowered. In addition, if the inorganic insulating film is made thicker in order to eliminate pinholes, the effect of the difference in linear expansion coefficient between copper and the inorganic insulating film becomes stronger, and peeling may occur at the copper/inorganic insulating film interface.
  • a first insulating resin layer having via recesses 76 is formed on the first inorganic insulating layer 160 by the same method as described with reference to FIG. 17 in the first embodiment. 71 is formed.
  • the first layer 70 including the first insulating resin layer 71, the conductor layer 77, the seed adhesion layer 78, the seed layer 79, and the first inorganic insulating layer 160 is obtained.
  • the second layer 80 is formed on the underlying layer composed of the first insulating resin layer 71 and the first inorganic insulating layer 160 by substantially the same method as described above for the first layer 70 .
  • a first inorganic insulating layer 160 made of a first insulating resin layer 71 is formed by the same method as described above for the resist layer 143 with reference to FIG. 12 in the first embodiment.
  • a resist layer 180 having grooves 181 and through holes 182 corresponding to the grooves 84 and land recesses 85 is formed on the underlying layer.
  • the resist layer 180 is an example of a dummy layer.
  • the portions of the first inorganic insulating layer 160 exposed in the via recesses 76 are removed by dry etching or the like.
  • a seed adhesion layer 88 and a seed layer 89 are sequentially formed by methods similar to those described above for the seed adhesion layer 78 and seed layer 79, respectively.
  • the portion of the first inorganic insulating layer 160 exposed in the via recess 76 is removed after the via recess 76 is formed in the first insulating resin layer 71 and before the resist layer 180 is formed.
  • the second layer 80 including the second insulating resin layer 81, the conductor layer 87, the seed adhesion layer 88, the seed layer 89, and the second inorganic insulating layer 170 is obtained.
  • the portion of the second inorganic insulating layer 170 exposed in the via recess 86 is removed by dry etching, for example.
  • the composite wiring board and packaged device according to the fourth embodiment can be manufactured by the same method as described in the first embodiment, except for using this multi-layer wiring board with support.
  • the first layer 70 has a gap between the bottom surface 74b of the groove 74 and the first insulating resin layer 71, and between the bottom surface 75b of the land recess 75 and the first insulating resin layer 71.
  • a first inorganic insulating layer 160 is interposed therebetween.
  • the portion interposed between the bottom surface 74b and the first insulating resin layer 71 and the portion interposed between the bottom surface 75b and the first insulating resin layer 71 are land portions 72a and It serves as a barrier layer that makes it difficult for metal to diffuse into the first insulating resin layer 71 from the upper surface of the wiring portion 72b.
  • the second inorganic insulating layer is formed between the bottom surface 84b of the groove 84 and the second insulating resin layer 81, and between the bottom surface 85b of the land recess 85 and the second insulating resin layer 81.
  • Layer 170 is interposed.
  • the portion interposed between the bottom surface 84b and the second insulating resin layer 81 and the portion interposed between the bottom surface 85b and the second insulating resin layer 81 are the land portion 82a and the second insulating resin layer 81. It functions as a barrier layer that makes diffusion of metal from the upper surface of the wiring portion 82b to the second insulating resin layer 81 difficult.
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the seed adhesion layers 78 and 88 also serve as barrier layers that make it difficult for metal to diffuse from the conductor layers 77 and 87 to the first insulating resin layer 71 and the second insulating resin layer 81 . Further, when the seed layers 79 and 89 are made of a metal material having a lower ionization tendency than the material of the conductor layers 77 and 87, respectively, the conductor layers 77 and 87 are also separated from the first insulating resin layer 71. It also serves as a barrier layer that makes it difficult for metal to diffuse into the second insulating resin layer 81 .
  • the portions of the seed adhesion layer 78 and the seed layer 79 that cover the side surfaces of the land portion 72a and the wiring portion 72b tend to become thinner as the distance from the upper surface of the conductor layer 77 increases.
  • the portion of the seed adhesion layer 88 and the seed layer 89 that covers the side surfaces of the land portion 82a and the wiring portion 82b also tends to become thinner as the distance from the upper surface of the conductor layer 87 increases.
  • the thickness of the barrier layer decreases, its ability to resist diffusion of the metal decreases.
  • the first inorganic insulating layer 160 further includes a portion covering the sidewall of the land recess 75 and a portion covering the sidewall of the groove 74 . Therefore, compared to the structure in which the first inorganic insulating layer 160 does not include the portion covering the sidewalls of the land recess 75 and the groove 74, this structure provides the first insulation from the side surfaces of the land 72a and the wiring portion 72b. Diffusion of the metal into the resin layer 71 is unlikely to occur.
  • the first inorganic insulating layer 160 further includes a portion covering the first surface 71 a of the first insulating resin layer 71 .
  • the second inorganic insulating layer 170 further includes a portion covering the first surface 81 a of the second insulating resin layer 81 . Therefore, diffusion of metal from one of the adjacent insulating resin layers to the other is less likely to occur.
  • the portion of the first inorganic insulating layer 160 that covers the first surface 71a and the portion of the second inorganic insulating layer 170 that covers the first surface 81a are less likely to warp or bend in the multilayer wiring board 12. can.
  • the resist layer 143 is removed after the conductor layer 77 is formed and polished, and the first insulating resin layer 71 is provided instead of using the resist layer 143 as a component of the multilayer wiring board 12 .
  • the resist layer 180 is removed after the conductor layer 87 is formed and polished, and the second insulating resin layer 81 is provided instead of using the resist layer 180 as a component of the multilayer wiring board 12 .
  • metal may diffuse into the resist layers 143 and 180 . Since the multilayer wiring board 12 described above does not include the resist layers 143 and 180 in which metal may have been diffused, it is also advantageous in terms of achieving high insulation reliability.
  • the gap between the land portion 72a and the wiring portion 72b is filled with the first insulating resin layer 71, as shown in FIGS.
  • a first inorganic insulating layer 160 is provided on the top and side surfaces of the land portion 72a and the top and side surfaces of the wiring portion 72b.
  • the top and side surfaces of the land portion 72a are covered with the first inorganic insulating layer 160, and the top and side surfaces of the wiring portion 72b are covered with the first inorganic insulating layer 160, thereby providing the first insulation from the conductor layer 77. It is possible to make it difficult for the metal to diffuse into the resin layer 71 .
  • a comparative example, as shown in FIG. 66, is a multilayer wiring board 150 in which inner conductor layers and interlayer connection conductor layers are produced by a known semi-additive method.
  • the multilayer wiring board 150 has the same configuration as the multilayer wiring board 12 of this embodiment, but differs in the following points.
  • components having the same functions as those of the multilayer wiring board 12 of the present embodiment are denoted by the same reference numerals as those of the multilayer wiring board 12.
  • FIG. 66 is a cross-sectional view showing the wiring portion 72b of the first layer 70, the wiring portion 82b of the second layer 80, and the vicinity thereof of the multilayer wiring board 150.
  • the multilayer wiring board 150 of the comparative example differs from the multilayer wiring board 12 of the present embodiment in that it does not have the first inorganic insulating layer 160 and the second inorganic insulating layer 170. . Furthermore, the multilayer wiring board 150 of the comparative example has a structure in which the seed adhesion layer 78 and the seed layer 79 of the first wiring layer 72 do not cover the side surfaces of the conductor layer 77, unlike the multilayer wiring board 12 of the present embodiment. different in that respect. Moreover, the multilayer wiring board 150 of the comparative example is different in that the seed adhesion layer 88 and the seed layer 89 of the second wiring layer 82 do not cover the side surfaces of the conductor layer 87 .
  • the structure of the multilayer wiring board 150 of the comparative example will be described with reference to the first layer 70.
  • FIG. 66 in the multilayer wiring board 150 of the comparative example, the side surface of the conductor layer 77 of the first wiring layer 72 is in contact with the first insulating resin layer 71 . That is, the contact area between the conductor layer 77 and the first insulating resin layer 71 is larger than that of the multilayer wiring board 12 of this embodiment. Therefore, the copper of the conductor layer 77 easily diffuses into the first insulating resin layer 71 . As a result, the insulation reliability of the first insulating resin layer 71 tends to deteriorate.
  • the second layer 80 is the same as the first layer 70, that is, the insulation reliability of the second insulating resin layer 81 tends to deteriorate.
  • the multilayer wiring board 150 of the comparative example does not include the first inorganic insulating layer 160 and the second inorganic insulating layer 170, the insulation reliability between the first insulating resin layer 71 and the second insulating resin layer 81 is also improved. easy to decline.
  • the first inorganic insulating layer 160 covers the bottom surface 74b and the side walls of the groove 74, and covers the bottom surface 75b and the side walls of the land recess 75. , but not limited to. In another example, the first inorganic insulating layer 160 may cover only the bottom surface 74 b of the groove 74 and only the bottom surface 75 b of the land recess 75 . Further, the first inorganic insulating layer 160 is described as covering the first surface 71a of the first insulating resin layer 71 as an example, but the present invention is not limited to this. In another example, the first inorganic insulating layer 160 may not be provided on the first surface 71a.
  • the configuration in which the second inorganic insulating layer 170 covers the bottom surface 84b and the side walls of the groove 84 and the bottom surface 85b and the side walls of the land recess 85 has been described as an example, but is limited to this. not. In another example, the second inorganic insulating layer 170 may cover only the bottom surface 84b of the groove 84 and only the bottom surface 85b of the land recess 85 . Furthermore, the second inorganic insulating layer 170 has been described as an example of a structure covering the first surface 81a of the second insulating resin layer 81, but the present invention is not limited to this. In another example, the second inorganic insulating layer 170 may not be provided on the first surface 81a.
  • the configuration in which the first layer 70 is provided with the seed adhesion layer 78 made of titanium and covering the side surface of the conductor layer 77 has been described as an example.
  • a seed adhesion layer 78 made of titanium constitutes an inorganic insulating layer.
  • the seed adhesion layer 78 when the seed adhesion layer 78 is provided, even if the first inorganic insulating layer 160 does not cover the sidewalls of the groove 74 and the sidewalls of the land recess 75, the seed The adhesion layer 78 can prevent metal from diffusing from the conductor layer 77 to the first insulating resin layer 71 .
  • the seed adhesion layer 88 prevents the conductor layer 87 from (2) Diffusion of metal into the insulating resin layer 81 can be prevented.
  • the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may include one or more layers similar to the first layer 70 and the second layer 80. may further include
  • the present invention can be applied to a semiconductor device having a wiring substrate with an interposer or the like interposed between the main substrate and the IC chip.
  • the packaged device, composite wiring board, and multilayer wiring board according to the fifth embodiment are packaged according to the fourth embodiment, except that the multilayer wiring board has the following configuration. The same applies to devices, composite wiring boards and multilayer wiring boards.
  • FIG. 67 is a cross-sectional view schematically showing part of the multilayer wiring board according to the fifth embodiment.
  • 68 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 67.
  • FIG. FIG. 68 specifically shows a portion of the first layer 70, a portion of the second layer 80, and their vicinity.
  • the fifth embodiment corresponds to a combination of the second embodiment and the fourth embodiment.
  • a multilayer wiring board 12 according to the fifth embodiment is the same as the multilayer wiring board 12 according to the fourth embodiment, except that each of the layers 50 further includes an inorganic insulating layer described for the layer 50 in the second embodiment. is similar to Specifically, in the multilayer wiring board 12 according to the fifth embodiment, the first layer 70 includes a first inorganic insulating layer 160 and a second inorganic insulating layer 200 as inorganic insulating layers, and the second layer 80 is an inorganic insulating layer.
  • the structure is the same as the multilayer wiring board 12 according to the fourth embodiment except that the first inorganic insulating layer 170 and the second inorganic insulating layer 210 are provided as the substrate.
  • first inorganic insulating layers 160 and 170 in FIGS. 67 and 68 respectively correspond to the first inorganic insulating layer 160 and the second inorganic insulating layer 170 in the second embodiment.
  • Second inorganic insulating layers 200 and 210 in FIGS. 67 and 68 respectively correspond to the first inorganic insulating layer 160 and second inorganic insulating layer 170 in the fourth embodiment.
  • the first inorganic insulating layer 160 includes a first portion 163 covering the first surface 71a, a second portion 164 covering the opening 74c of the groove portion 74, and a land portion of the wiring layer 72, which will be described later. and a third portion 165 that covers the peripheral edge portion 72c on the side of the first surface 71a of 72a.
  • the first inorganic insulating layer 160 has through holes 162 at the positions of the via holes 63 provided in the insulating resin layer 61 .
  • the second inorganic insulating layer 210 includes a fourth portion 211 , a fifth portion 212 , a sixth portion 213 , a seventh portion 214 and an eighth portion 215 .
  • the fourth portion 211 is a portion that covers the bottom surface 84b of the groove portion 84.
  • the fifth portion 212 is a portion covering the side surface 84 a of the groove portion 84 .
  • the sixth portion 213 is a portion that covers the bottom surface 85b of the recessed portion 85 for land.
  • a sixth portion 213 formed in the land recess 85 communicating with the via recess 86 has a through hole 213 a formed at the position of the via recess 86 .
  • the seventh portion 214 is a portion that covers the side surface 85a of the recessed portion 85 for land.
  • the eighth portion 215 is a portion interposed between the first surface 81 a and the first portion 173 covering the first surface 81 a of the first inorganic insulating layer 170 .
  • FIG. 69 to 72 are cross-sectional views schematically showing an example of the method of manufacturing the multilayer wiring board 12.
  • FIG. 69 to 72 are cross-sectional views schematically showing an example of the method of manufacturing the multilayer wiring board 12.
  • the structure shown in FIG. 36 is obtained by the same method as described with reference to FIGS. 31 to 36 and the like in the second embodiment.
  • a second inorganic insulating layer 200 covering at least the upper surface of the land portion 72a and the upper surface of the wiring portion 72b is formed.
  • the upper surface of the land portion 72a, the upper surface of the wiring portion 72b, the upper surface of the seed adhesion layer 78, the upper surface of the seed layer 79, the side surface of the seed adhesion layer 78, and the upper surface of the insulating resin layer 61 are covered.
  • a second inorganic insulating layer 200 is formed as follows. The material of the second inorganic insulating layer 200 may be the same as or different from the material of the first inorganic insulating layer 160 , the first inorganic insulating layer 170 and the second inorganic insulating layer 210 .
  • a layer made of a silane coupling agent may be provided between the first inorganic insulating layer 160 and the seed adhesion layer 78 and between the second inorganic insulating layer 200 and the insulating resin layer 71 .
  • the adhesion between the first inorganic insulating layer 160 and the seed adhesion layer 78 and the adhesion between the second inorganic insulating layer 200 and the insulating resin layer 71 can be improved.
  • the adhesiveness between them is improved, even if the multilayer wiring board 12 is warped due to heat, for example, the first inorganic insulating layer 160 and the seed adhesion layer 78 are peeled off, and the second inorganic insulating layer 200 and Detachment of the insulating resin layer 71 is less likely to occur.
  • the multilayer wiring board 12 of the present embodiment exhibits higher insulation reliability than a structure in which an inorganic insulating layer is formed on a wiring portion formed by a conventional semi-additive method.
  • the semi-additive method since the wiring portion is formed by etching, the surface of the wiring portion is roughened.
  • the conformability of the inorganic insulating film is reduced, and there is a risk of pinholes being formed in the inorganic insulating film. Since copper diffuses through this pinhole, insulation reliability is lowered. In addition, if the inorganic insulating film is made thicker in order to eliminate pinholes, the effect of the difference in linear expansion coefficient between copper and the inorganic insulating film becomes stronger, and peeling may occur at the copper/inorganic insulating film interface.
  • composite wiring board and packaged device according to the fifth embodiment can be manufactured by the same method as described in the first embodiment, except for using this multilayer wiring board with support.
  • the first layer 70 includes the first inorganic insulating layer 160 and the second inorganic insulating layer 200 .
  • the first inorganic insulating layer 160 covers the first portion 163 covering the first surface 71a, the second portion 164 covering the opening of the groove portion 74, and the peripheral portion of the surface of the land portion 72a on the first surface 71a side. and a third portion 165 .
  • the second inorganic insulating layer 200 includes a fourth portion 201 covering the bottom surface 74b of the groove portion 74 and a sixth portion 203 covering the bottom surface 75b of the land recess 75. That is, the second inorganic insulating layer 200 is interposed between the upper surface of the land portion 72 a and the insulating resin layer 71 and between the upper surface of the wiring portion 72 b and the insulating resin layer 71 .
  • the second inorganic insulating layer 200 serves as a barrier layer that makes it difficult for metal to diffuse into the insulating resin layer 71 from the upper surfaces of the land portion 72a and the wiring portion 72b.
  • the second layer 80 comprises a first inorganic insulating layer 170 and a second inorganic insulating layer 210 .
  • the first inorganic insulating layer 170 includes a first portion 173 covering the first surface 81a of the second layer 80, a second portion 174 covering the opening of the groove portion 84, and a surface of the land portion 82a on the first surface 81a side. and a third portion 175 covering the periphery of the .
  • the second inorganic insulating layer 210 includes a fourth portion 211 covering the bottom surface 84b of the groove portion 84 and a sixth portion 213 covering the bottom surface 85b of the land recess 85. That is, the second inorganic insulating layer 210 is interposed between the upper surface of the land portion 82 a and the insulating resin layer 81 and between the upper surface of the wiring portion 82 b and the insulating resin layer 81 .
  • the second inorganic insulating layer 210 serves as a barrier layer that makes it difficult for metal to diffuse into the insulating resin layer 81 from the upper surfaces of the land portion 82a and the wiring portion 82b.
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the multilayer wiring board 12 is less likely to warp or bend.
  • the first inorganic insulating layer 160 functions as a protective layer for the insulating resin layer 61 when the resist layer 190 and the resist layer 143 are removed. Therefore, the insulating resin layer 61 can be protected when the resist layer 190 and the resist layer 143 are removed. Similarly, the insulating resin layer 71 can be protected by the first inorganic insulating layer 170 of the second layer 80 .
  • first inorganic insulating layer 160 can be used as a mask for forming the via holes 63 in the insulating resin layer 61 .
  • first inorganic insulating layer 170 can be used as a mask for forming the via recesses 76 of the insulating resin layer 71 .
  • the resist layer 143 is removed after the conductor layer 77 is formed and polished, and the insulating resin layer 71 is provided instead of using the resist layer 143 as a component of the multilayer wiring board 12 .
  • the resist layer 190 is removed after the conductor layer 87 is formed and polished, and the insulating resin layer 81 is provided instead of using the resist layer 190 as a component of the multilayer wiring board 12 .
  • metal may diffuse into the resist layers 143 and 180 . Since the multilayer wiring board 12 described above does not include the resist layers 143 and 190 in which metal may have been diffused, it is advantageous in achieving high insulation reliability in this respect as well.
  • the second inorganic insulating layer 200 includes a seventh portion 204 that covers the side surface 75 a that is the side wall of the land recess 75 and a fifth portion 204 that covers the side surface 74 a that is the side wall of the groove portion 74 .
  • the second inorganic insulating layer 210 includes a seventh portion 214 that covers the side surface 85a that is the side wall of the land recess 85, a fifth portion 212 that covers the side surface 84a that is the side wall of the groove portion 84, It further includes a first surface 81a and an eighth portion 205 interposed between the first portions 173 of the first inorganic insulating layer 170 covering the first surface 81a.
  • this structure is superior to the structure in which the second inorganic insulating layers 200 and 210 do not include portions covering the side walls of the land recesses 75 and 85 and the groove portions 74 and 84. Diffusion of metal from the side surfaces of the wiring portions 72b, 82b to the insulating resin layers 71, 81 is unlikely to occur. Therefore, the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the insulating resin layer 71 and the insulating resin layer 81 are made of non-photosensitive resin. Therefore, the insulating resin layer 71 and the insulating resin layer 81 can achieve excellent insulating properties. Therefore, the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the seed adhesion layers 78 and 88 also serve as barrier layers that make it difficult for metal to diffuse from the conductor layers 77 and 87 to the insulating resin layers 71 and 81 .
  • the seed layers 79 and 89 are made of a metal material having a lower ionization tendency than the materials of the conductor layers 77 and 87, respectively, they are also separated from the conductor layers 77 and 87 by the insulating resin layer 71 and the insulating resin layer 71. It serves as a barrier layer that makes it difficult for metal to diffuse into the resin layer 81 .
  • the seed adhesion layers 78 and 88 cover not only the side surfaces of the land portions 72a and 82a, the via portions 73 and 83, and the bottom surfaces of the groove portions 74 and 84, but also the bottom surfaces of the groove portions 74 and 84, the conductor layers 77 and 87 are separated from the insulating resin layer 71. , 81 is much less likely to occur.
  • the portions of the seed adhesion layer 78 and the seed layer 79 that cover the side surfaces of the land portion 72a and the wiring portion 72b tend to become thinner as the distance from the upper surface of the conductor layer 77 increases.
  • the portion of the seed adhesion layer 88 and the seed layer 89 that covers the side surfaces of the land portion 82a and the wiring portion 82b also tends to become thinner as the distance from the upper surface of the conductor layer 87 increases.
  • the second inorganic insulating layer 200 covers the portion that covers the side surface 75a that is the side wall of the land recess 75 and the side surface 74a that is the side wall of the groove portion 74. contains parts.
  • the second inorganic insulating layer 210 includes a portion that covers the side surface 75a that is the side wall of the land recess 85 and a portion that covers the side surface 84a that is the side wall of the groove portion 84 .
  • the second inorganic insulating layers 200 and 210 make it difficult for the metal to diffuse from the side surfaces of the land portion 72a and the wiring portion 72b to the insulating resin layer 71.
  • First inorganic insulating layer 160 includes first portion 163 covering first surface 71 a of insulating resin layer 71 .
  • the gap between the land portion 82a and the wiring portion 82b is filled with the insulating resin layer 81.
  • First inorganic insulating layer 170 includes first portion 173 covering first surface 81 a of insulating resin layer 81 .
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the side surfaces of the land portions 72a and 82a of the interlayer connection conductor layer 90 are in contact with the insulating resin layers 71 and 81 via the seed adhesion layers 78 and 88, respectively.
  • titanium which has good adhesion to the insulating resin layers 71 and 81, for the seed adhesion layers 78 and 88, the interlayer connection conductor from the insulating resin layers 71 and 81 due to the difference in linear expansion coefficient between copper and resin during the temperature cycle test. Delamination of the layer 90 can be suppressed.
  • the configuration in which the first layer 70 is provided with the seed adhesion layer 78 made of titanium and covering the side surface of the conductor layer 77 has been described as an example.
  • a seed adhesion layer 78 made of titanium constitutes an inorganic insulating layer.
  • the second inorganic insulating layer 200 covers the fifth portion 202 covering the side wall of the groove 74 and the side wall of the land recess 75.
  • a configuration that does not include the seventh portion 204 may be employed. Even with this configuration, the seed adhesion layer 78 can prevent metal from diffusing from the conductor layer 77 to the insulating resin layer 71 .
  • the second inorganic insulating layer 210 does not include the fifth portion 212 covering the side wall of the groove 84 and the seventh portion 214 covering the side wall of the land recess 75. may Even with this configuration, the seed adhesion layer 88 can prevent metal from diffusing from the conductor layer 87 to the insulating resin layer 81 .
  • the second inorganic insulating layer 200 has been described as an example of a configuration including the eighth portion 205 interposed between the first surface 71a and the first portion 163 covering the first surface 71a. is not limited to In another example, the second inorganic insulating layer 200 may be configured without the eighth portion 205 .
  • the second inorganic insulating layer 210 has been described as an example of a configuration including the eighth portion 205 interposed between the first surface 81a and the first portion 173 covering the first surface 81a, but is not limited to this. In another example, the second inorganic insulating layer 200 may be configured without the eighth portion 205 .
  • the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may include one or more layers similar to the first layer 70 and the second layer 80. may further include
  • the present invention can be applied to a semiconductor device having a wiring substrate with an interposer or the like interposed between the main substrate and the IC chip.
  • the packaged device, composite wiring board, and multilayer wiring board according to the sixth embodiment are packaged according to the fourth embodiment, except that the multilayer wiring board has the following configuration. The same applies to devices, composite wiring boards and multilayer wiring boards.
  • FIG. 73 is a cross-sectional view schematically showing part of a multilayer wiring board according to the sixth embodiment.
  • 74 is a cross-sectional view schematically showing an enlarged part of the multilayer wiring board shown in FIG. 73.
  • FIG. FIG. 74 specifically shows a portion of the first layer 70, a portion of the second layer 80, and their vicinity.
  • the portion interposed between the insulating resin layers is interposed between the insulating resin layer and the conductor layer. It is the same as the multilayer wiring board 12 according to the fourth embodiment except that it is made thicker than the portion.
  • the sixth embodiment corresponds to a combination of the third embodiment and the fourth embodiment.
  • a multilayer wiring board 12 according to the sixth embodiment is the same as the multilayer wiring board 12 according to the fourth embodiment, except that each layer 50 further includes an inorganic insulating layer described for the layer 120 in the third embodiment. is similar to Specifically, in the multilayer wiring board 12 according to the sixth embodiment, the first layer 70 includes a first inorganic insulating layer 160 and a second inorganic insulating layer 200 as inorganic insulating layers, and the second layer 80 is an inorganic insulating layer.
  • the structure is the same as the multilayer wiring board 12 according to the fourth embodiment except that the first inorganic insulating layer 170 and the second inorganic insulating layer 210 are provided as the substrate.
  • each of the first inorganic insulating layers 160 and 170 in FIGS. 73 and 74 corresponds to the inorganic insulating layer 1202 in the third embodiment.
  • Second inorganic insulating layers 200 and 210 in FIGS. 73 and 74 respectively correspond to the first inorganic insulating layer 160 and second inorganic insulating layer 170 in the fourth embodiment.
  • the first layer 70 includes an insulating resin layer 71 , a wiring layer 72 and an inorganic insulating layer 300 .
  • the inorganic insulating layer 300 includes a first portion 301 covering the first surface 71a, a second portion 302 covering the bottom surface 74b of the groove portion 74, a third portion 303 covering the bottom surface 75b of the land concave portion 75, and a land. It includes a fourth portion 304 covering the side surface 75 a of the recess 75 for use and a fifth portion 305 covering the side surface 74 a of the groove portion 74 .
  • First portion 301 is thicker than second portion 302 , third portion 303 , fourth portion 304 and fifth portion 305 . Note that the inorganic insulating layer 300 may not include the fourth portion 304 and the fifth portion 305 .
  • the thickness of the first portion 301 is preferably in the range of 50 nm or more and 1000 nm or less, and more preferably in the range of 100 nm or more and 500 nm or less.
  • the first portion 301 is thickened, the multilayer wiring board 12 is less likely to warp or bend.
  • increasing the thickness of the first portion 301 increases the cost.
  • the thickness of the portion of the inorganic insulating layer 300 other than the first portion 301 is preferably in the range of 10 nm or more and 500 nm or less, and more preferably in the range of 50 nm or more and 300 nm or less. When this thickness is increased, diffusion of metal from the conductor layer 77 to the insulating resin layer 71 is less likely to occur. However, if the thickness is increased, the cost becomes high.
  • the first portion 301 of the inorganic insulating layer 300 has a two-layer structure, and the portions other than the first portion 301 of the inorganic insulating layer 300 have a single-layer structure.
  • the inorganic insulating layer 300 includes a first inorganic insulating layer 160 and a second inorganic insulating layer 200 .
  • the first inorganic insulating layer 160 covers the first surface 71a with the second inorganic insulating layer 200 interposed therebetween.
  • the first inorganic insulating layer 160 has a through hole 161 at the position of the opening 75c of the recess 75 for land. Also, the first inorganic insulating layer 160 has a slit 162 at the position of the opening 74c of the groove portion 74 .
  • the second inorganic insulating layer 200 has a shape that extends over the entire inorganic insulating layer 300 .
  • the second inorganic insulating layer 200 includes an intervening portion 201 , a first bottom surface covering portion 202 , a second bottom surface covering portion 203 , a first sidewall covering portion 204 and a second sidewall covering portion 205 .
  • the intervening portion 201 is a portion interposed between the first surface 71 a and the first inorganic insulating layer 160 .
  • Interposed portion 201 constitutes first portion 301 of inorganic insulating layer 300 together with first inorganic insulating layer 160 .
  • the first bottom surface covering portion 202 is a portion that covers the bottom surface 74b of the groove portion 74.
  • the first bottom surface covering portion 202 constitutes a second portion 302 of the inorganic insulating layer 300 .
  • the second bottom surface covering portion 203 is a portion that covers the bottom surface 75b of the land recess 75.
  • the second bottom surface covering portion 203 constitutes a third portion 303 of the inorganic insulating layer 300 .
  • the second bottom surface covering portion 203 formed in the land recess 75 communicating with the via recess 76 is formed with a through hole 203 a at the position of the via recess 76 .
  • the first side wall covering portion 204 is a portion that covers the side wall of the land concave portion 75 .
  • the first sidewall covering portion 204 constitutes a fourth portion 304 of the inorganic insulating layer 300 .
  • the second side wall covering portion 205 is a portion covering the side wall of the groove portion 74 .
  • the second sidewall covering portion 205 constitutes a fifth portion 305 of the inorganic insulating layer 300 .
  • the second layer 80 has the same structure as the first layer 70.
  • the second layer 80 includes an insulating resin layer 81 , a wiring layer 82 , a first inorganic insulating layer 170 and a second inorganic insulating layer 210 .
  • the insulating resin layer 81, the wiring layer 82, the first inorganic insulating layer 170, and the second inorganic insulating layer 210 correspond to the insulating resin layer 71, the wiring layer 72, the first inorganic insulating layer 160, and the second inorganic insulating layer 200, respectively. is doing.
  • the first inorganic insulating layer 170 covers the first surface 81a of the insulating resin layer 81 with the second inorganic insulating layer 210 interposed therebetween.
  • the first inorganic insulating layer 170 has through holes 171 and slits 172 at the positions of the land recesses 75 and the grooves 74 .
  • the through holes 171 and slits 172 correspond to the through holes 161 and slits 162 of the first inorganic insulating layer 160, respectively.
  • the second inorganic insulating layer 210 includes an intervening portion 211 , a first bottom surface covering portion 212 , a second bottom surface covering portion 213 , a first side wall covering portion 214 and a second side wall covering portion 215 .
  • the interposed portion 211 is a portion interposed between the first surface 81 a and the first inorganic insulating layer 170 .
  • the first bottom surface covering portion 212 is a portion that covers the bottom surface 84b of the groove portion 84.
  • the second bottom surface covering portion 213 is a portion that covers the bottom surface 85b of the land recess 85.
  • the second bottom surface covering portion 213 formed in the land recess 85 communicating with the via recess 86 is formed with a through hole 213 a at the position of the via recess 86 .
  • the first side wall covering portion 214 is a portion that covers the side surface 85 a that is the side wall of the recess 85 for land.
  • the second side wall covering portion 215 is a portion covering the side surface 84 a of the groove portion 84 .
  • an inorganic insulating layer 310 corresponding to the inorganic insulating layer 300 of the first layer 70 is composed of the first inorganic insulating layer 170 and the second inorganic insulating layer 210 .
  • the inorganic insulating layer 310 includes a first portion 311 , a second portion 312 , a third portion 313 , a fourth portion 314 and a fifth portion 315 .
  • the first portion 311 is a portion that covers the first surface 81 a and is composed of the intervening portions 211 of the first inorganic insulating layer 170 and the second inorganic insulating layer 210 .
  • the second portion 312 is a portion covering the bottom surface 84 b of the groove portion 84 and is configured by the first bottom surface covering portion 212 of the second inorganic insulating layer 210 .
  • the third portion 313 is a portion that covers the bottom surface 85 b of the land recess 85 and is composed of the second bottom surface covering portion 213 of the second inorganic insulating layer 210 .
  • the fourth portion 314 is a portion that covers the side surface 85 a that is the side wall of the land recess 85 , and is composed of the first side wall covering portion 214 of the second inorganic insulating layer 200 .
  • the fifth portion 315 is a portion that covers the side surface 84a that is the sidewall of the groove portion 84, and is configured by the second sidewall covering portion 215 of the second inorganic insulating layer 200. As shown in FIG.
  • 75 to 85 are cross-sectional views schematically showing an example of the method for manufacturing the multilayer wiring board 12 according to the sixth embodiment.
  • the structure shown in FIG. 75 is obtained by the method described with reference to FIGS. 43 to 47 in the third embodiment.
  • a second inorganic insulating layer covering the upper surface of the first inorganic insulating layer 160, the upper surface of the land portion 72a, the side surface of the land portion 72a, the upper surface of the wiring portion 72b, and the side surface of the wiring portion 72b is formed.
  • a layer 200 is formed.
  • the second inorganic insulating layer 200 can be formed by the same method as described above for the first inorganic insulating layer 160 in the fourth embodiment.
  • the material of the second inorganic insulating layer 200 may be the same as or different from the material of the first inorganic insulating layer 160 , the first inorganic insulating layer 170 and the second inorganic insulating layer 210 .
  • FIGS. 77 to 80 are obtained in sequence.
  • the insulating resin layer 71, the first inorganic insulating layer 170, and the resist layer 143 in FIGS. 77 to 80 respectively correspond to the insulating resin layer 1201, the inorganic insulating layer 1202, and the dummy layer 2201 in FIGS. is doing.
  • a layer made of a silane coupling agent may be provided between the second inorganic insulating layer 200 and the seed adhesion layer 78 and between the second inorganic insulating layer 200 and the insulating resin layer 71 .
  • the adhesion between the second inorganic insulating layer 200 and the seed adhesion layer 78 and the adhesion between the second inorganic insulating layer 200 and the insulating resin layer 71 can be improved.
  • the second inorganic insulating layer 200 and the seed adhesion layer 78 are peeled off, and the second inorganic insulating layer 200 and the seed adhesion layer 78 are peeled off. Detachment of the insulating resin layer 71 is less likely to occur.
  • the multilayer wiring board 12 of the present embodiment exhibits higher insulation reliability than a structure in which an inorganic insulating layer is formed on a wiring portion formed by a conventional semi-additive method.
  • the semi-additive method since the wiring portion is formed by etching, the surface of the wiring portion is roughened.
  • the followability of the inorganic insulating layer may be reduced and pinholes may be formed in the inorganic insulating layer. Since copper diffuses through this pinhole, insulation reliability is lowered. In addition, if the inorganic insulating layer is made thicker in order to eliminate pinholes, the effect of the difference in linear expansion coefficient between copper and the inorganic insulating layer becomes stronger, and peeling may occur at the copper/inorganic insulating layer interface.
  • the second wiring layer 82 in FIG. 81 corresponds to the conductor layer 1203 in FIG.
  • the composite wiring board and packaged device according to the sixth embodiment can be manufactured by the same method as described in the first embodiment, except for using this multi-layer wiring board with support.
  • the inorganic insulating layer 300 includes the first portion 301 covering the first surface 71 a of the insulating resin layer 71 and the first portion 301 covering the bottom surface 74 b of the groove portion 74 . It includes a second portion 302 and a third portion 303 covering the bottom surface 75b of the land recess 75. As shown in FIG.
  • the inorganic insulating layer 300 is interposed between the upper surface of the land portion 72 a and the insulating resin layer 71 and between the upper surface of the wiring portion 72 b and the insulating resin layer 71 .
  • the inorganic insulating layer 300 serves as a barrier layer that makes it difficult for metal to diffuse into the insulating resin layer 71 from the upper surfaces of the land portion 72a and the wiring portion 72b.
  • the inorganic insulating layer 310 includes a first portion 311 covering the first surface 81a of the insulating resin layer 81, a second portion 312 covering the bottom surface 84b of the groove portion 84, and a recess for land. and a third portion 313 covering the bottom surface 85b of 85. Therefore, the inorganic insulating layer 310 serves as a barrier layer that makes it difficult for metal to diffuse into the insulating resin layer 81 from the upper surfaces of the land portion 82a and the wiring portion 82b.
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • first layer 70 and the second layer 80 are formed by the first portion 301 of the inorganic insulating layer 300 covering the first surface 71a and the first portion 311 of the inorganic insulating layer 310 covering the first surface 81a. Since the rigidity of the multilayer wiring board 12 is improved, it is possible to make the multilayer wiring board 12 less likely to warp or bend.
  • the first portion 301 is thicker than the second portion 302 and the third portion 303.
  • first portion 311 is thicker than second portion 312 and third portion 313 . Therefore, since the rigidity of the first layer 70 and the second layer 80 is further improved, the multilayer wiring board 12 is less likely to warp or bend.
  • the first inorganic insulating layer 160 included in the inorganic insulating layer 300 functions as a protective layer for the insulating resin layer 61 when the resist layer 143 is removed.
  • the first inorganic insulating layer 170 included in the inorganic insulating layer 310 functions as a protective layer for the insulating resin layer 71 when the resist layer 143 is removed.
  • the resist layer 143 is removed after the conductor layer 77 is formed and polished, and the insulating resin layer 71 is provided.
  • the resist layer 143 is removed after the conductor layer 87 is formed and polished, and the insulating resin layer 81 is provided.
  • metal may diffuse into the resist layer 143 . Since the multilayer wiring board 12 described above does not include the resist layer 143 in which metal may have been diffused, it is also advantageous in terms of achieving high insulation reliability.
  • the inorganic insulating layer 300 of the first layer 70 further includes a fourth portion 304 that covers the side surface 75a that is the side wall of the land recess 75 and a fifth portion 305 that covers the side surface 74a that is the side wall of the groove portion 74. contains.
  • the insulating resin layer 300 extends from the side surfaces of the land 72a and the wiring portion 72b. Diffusion of metal into 81 is unlikely to occur.
  • the inorganic insulating layer 310 of the second layer 80 has a fourth portion 314 that covers the side surface 85a that is the side wall of the land recess 85 and a fifth portion 315 that covers the side surface 84a that is the side wall of the groove portion 84. contains more.
  • the insulating resin layer is formed from the side surfaces of the land portion 82a and the wiring portion 82b. Diffusion of metal into 81 is unlikely to occur.
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the inorganic insulating layer 300 is formed by stacking the first inorganic insulating layer 160 and the second inorganic insulating layer 200 formed in different processes, it can be easily formed.
  • the inorganic insulating layer 310 is also the same.
  • the seed adhesion layer 78 also serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 77 to the insulating resin layers 71 and 81 .
  • the seed layer 79 is made of a metal material that has a lower ionization tendency than the material of the conductor layer 77, they also cause diffusion of the metal from the conductor layer 77 to the insulating resin layer 71 and the insulating resin layer 81. It acts as a barrier layer that makes it difficult. The same applies to the seed adhesion layer 88 and the seed layer 89 .
  • the seed adhesion layer 78 covers not only the side surfaces of the land portion 72a, the via portion 73, and the groove portion 74, but also the bottom surface thereof, diffusion of the metal from the conductor layer 77 to the insulating resin layer 71 is further caused. make it difficult
  • the seed adhesion layer 88 is also the same.
  • the portions of the seed adhesion layer 78 and the seed layer 79 that cover the side surfaces of the land portion 72a and the wiring portion 72b tend to become thinner as the distance from the upper surface of the conductor layer 77 increases.
  • the portion of the seed adhesion layer 88 and the seed layer 89 that covers the side surfaces of the land portion 82a and the wiring portion 82b also tends to become thinner as the distance from the upper surface of the conductor layer 87 increases.
  • the second inorganic insulating layer 200 covers the portion that covers the side surface 75a that is the side wall of the land recess 75 and the side surface 74a that is the side wall of the groove portion 74. contains parts.
  • the second inorganic insulating layer 210 includes a portion that covers the side surface 75a that is the side wall of the land recess 85 and a portion that covers the side surface 84a that is the side wall of the groove portion 84 .
  • the second inorganic insulating layers 200 and 210 make it difficult for the metal to diffuse from the side surfaces of the land portion 72a and the wiring portion 72b to the insulating resin layer 71.
  • the gap between the land portion 72a and the wiring portion 72b is filled with the insulating resin layer 71, as shown in FIGS.
  • Inorganic insulating layer 300 includes a first portion 301 covering first surface 71 a of insulating resin layer 71 .
  • the gap between the land portion 82a and the wiring portion 82b is filled with the insulating resin layer 81.
  • Inorganic insulating layer 310 includes first portion 311 covering first surface 81 a of insulating resin layer 81 .
  • the multilayer wiring board 12 described above achieves excellent insulation reliability. Therefore, composite wiring boards and packaged devices including this multilayer wiring board 12 also achieve excellent insulation reliability.
  • the side surfaces of the land portions 72a and 82a of the interlayer connection conductor layer 90 are in contact with the insulating resin layers 71 and 81 via the seed adhesion layers 78 and 88, respectively.
  • titanium which has good adhesion to the insulating resin layers 71 and 81, for the seed adhesion layers 78 and 88, the interlayer connection conductor from the insulating resin layers 71 and 81 due to the difference in linear expansion coefficient between copper and resin during the temperature cycle test. Delamination of the layer 90 can be suppressed.
  • the configuration in which the first layer 70 includes the seed adhesion layer 78 covering the side surface of the conductor layer 77 was described as an example.
  • the seed adhesion layer 78 constitutes an inorganic insulating layer.
  • the inorganic insulating layer 300 does not include the portion covering the side wall of the groove portion 74 and the portion covering the side wall of the land recess portion 75. may be Even with this configuration, the seed adhesion layer 78 can prevent metal from diffusing from the conductor layer 77 to the insulating resin layer 71 .
  • the second layer 80 as well.
  • the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may include one or more layers similar to the first layer 70 and the second layer 80. may further include
  • the inorganic insulating layer 300 has a configuration including the first inorganic insulating layer 160 and the second inorganic insulating layer 200, but is not limited to this.
  • the inorganic insulating layer 300 may be configured to have a single layer structure. That is, the inorganic insulating layer 300 may be integrally formed in the thickness direction. That is, the insulating layer does not have an interface intersecting with its thickness direction.
  • the inorganic insulating layer 310 is also the same.
  • the present invention can be applied to a semiconductor device having a wiring substrate with an interposer or the like interposed between the main substrate and the IC chip.
  • Multilayer wiring board 160 Inorganic insulating layer 161 Opening or through hole 162 Opening, through hole or slit, 163... First part 164... Second part 165... Third part 170... Inorganic insulating layer 171... Opening or through hole 172... Opening, through hole or slit 173... First part 174... Second part Portion 175 Third portion 180 Resist layer 181 Groove 1 82... Through hole 190... Resist layer 191... Through hole 200... Inorganic insulating layer 201... Interposed portion 202... First bottom surface covering portion 203...
  • Insulating resin layer 1202 Inorganic insulating layer 1203 Conductor layer 1203L Land portion 1203V Via portion 1203W Wiring portion 1204a First metal-containing layer 1204b Second metal-containing layer 2201 Dummy layer , G... groove portion, G'... groove, R1... first concave portion, R1'... through hole, R2... second concave portion, S1... first surface, S2... second surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁信頼性に優れた多層配線基板を提供する。多層配線基板（１２）は、互いに積層された２以上の層（７０、８０）を含む。これら層（７０、８０）は、第１及び第２面を有した絶縁樹脂層（７１、８１）と、導体層（７７、８７）とを含む。絶縁樹脂層（７１、８１）は、第１面で開口した第１凹部（７５、８５）、第１面で開口した溝部（７４、８４）、及び、第２面で開口し、第１凹部の１以上と連通した第２凹部（７６、８６）が設けられ、各々が厚さ方向に一体に形成されている。導体層（７７、８７）は、第１凹部及び溝部をそれぞれ埋め込んだランド部（７２ａ、８２ａ）及び配線部（７２ｂ、８２ｂ）と、ランド部の位置で第１面から突出したビア部（６２、７３）とを含む。或る絶縁樹脂層の第１面から突出したビア部は、その絶縁樹脂層と第１面側で隣接した他の絶縁樹脂層の凹部を埋め込んでいる。

Description

多層配線基板
　本発明は、多層配線基板に関する。
　近年、半導体装置の高速化及び高集積化が進む中で、半導体チップを搭載するフリップチップボールグリッドアレイ（Flip Chip-Ball Grid Array）用配線基板、即ち、ＦＣ－ＢＧＡ基板にも、半導体チップとの接合に使用する接合端子の狭ピッチ化及び基板内の配線の微細化が求められている。その一方で、ＦＣ－ＢＧＡ基板とマザーボードとの接合には、従来とほぼ変わらないピッチで配列した接合端子による接合が要求されている。これらの要求のもと、ＦＣ－ＢＧＡ基板と半導体チップとの間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
　その一つは、シリコンインターポーザ技術である。このシリコンインターポーザ技術は、シリコンウェハ上に、微細な配線を各々の層が含んだ多層配線構造を、半導体回路の製造技術を用いて形成することによりインターポーザを製造するというものである。
　また、上記の多層配線構造をシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板に直接作り込む手法も開発されている。この手法は、コア層が例えばガラスエポキシ基板からなるＦＣ－ＢＧＡ基板の製造において、化学機械研磨（ＣＭＰ）などを利用して、上記の多層配線構造を形成するというものである。これについては、特許文献１に開示されている。
　更に、インターポーザをガラス基板等の支持体の上に形成し、そのインターポーザをＦＣ－ＢＧＡ基板と接合させ、その後、インターポーザから支持体を剥離することで、上記の多層配線構造を、ＦＣ－ＢＧＡ基板上に設ける方式（以下、転写方式という）もある。これについては、特許文献２に開示されている。
日本国特開２０１４－２２５６７１号公報 国際公開第２０１８／０４７８６１号
　本発明は、絶縁信頼性に優れた多層配線基板を提供することを目的とする。
　本発明の一側面によると、互いに積層された２以上の層を備え、前記２以上の層の各々は、第１面とその裏面である第２面とを有した絶縁樹脂層であって、前記第１面で開口した第１凹部、前記第１面で開口した溝部、及び、前記第２面で開口し、前記第１凹部の１以上と連通した第２凹部が設けられ、厚さ方向に一体に形成された絶縁樹脂層と、前記絶縁樹脂層の前記第１凹部及び前記溝部をそれぞれ埋め込んだランド部及び配線部と、前記ランド部の位置で前記第１面から突出したビア部とを含み、前記ビア部は、前記第１面側で隣接した他の絶縁樹脂層の凹部を埋め込んだ導体層とを含んだ多層配線基板が提供される。
　ここで、絶縁樹脂層が「厚さ方向に一体に形成され」ていることは、この絶縁樹脂層には、その厚さ方向に対して交差する界面が内部に存在していないこと、即ち、単層構造を有していることを意味している。なお、互いに積層された複数の絶縁層が同じ材料からなる場合であっても、その断面を走査電子顕微鏡などの電子顕微鏡で観察することにより、それらの界面を確認することができる。
　本発明の他の側面によると、前記２以上の層の各々は、前記第１面を被覆した部分を含んだ無機絶縁層を更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記無機絶縁層は、前記溝部の開口を塞いだ部分と、前記ランド部の前記第１面側の面の周縁部を被覆した部分とを更に含んだ上記側面に係る多層配線基板が提供される。或いは、本発明の更に他の側面によると、前記無機絶縁層は、前記第１面を被覆した前記部分からなる上記側面に係る多層配線基板が提供される。
　或いは、本発明の他の側面によると、前記２以上の層の各々は、前記溝部の底面を被覆した部分と、前記第１凹部の底面を被覆した部分とを含んだ無機絶縁層を更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記無機絶縁層は、前記第１凹部の側壁を被覆した部分と、前記溝部の側壁を被覆した部分とを更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記無機絶縁層は、前記第１面を被覆した部分を更に含んだじょう気側面に係る多層配線基板が提供される。
　或いは、本発明の他の側面によると、前記２以上の層の各々は、前記第１面を被覆した第１部分と、前記溝部の開口を塞いだ第２部分と、前記ランド部の前記第１面側の面の周縁部を被覆した第３部分とを含んだ第１無機絶縁層と、前記溝部の底面を被覆した部分と、前記第１凹部の底面を被覆した部分とを含んだ第２無機絶縁層とを更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記第２無機絶縁層は、前記第１凹部の側壁を被覆した部分と、前記溝部の側壁を被覆した部分と、前記第１面とこれを被覆した前記第１部分との間に介在した部分とを更に含んだ上記側面に係る多層配線基板が提供される。
　或いは、本発明の他の側面によると、前記２以上の層の各々は、前記第１面を被覆した第１部分と、前記溝部の底面を被覆した第２部分と、前記第１凹部の底面を被覆した第３部分とを含んだ無機絶縁層を更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記第１部分は、前記第２部分及び前記第３部分と比較してより厚い上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記無機絶縁層は、前記第１凹部の側壁を被覆した第４部分と、前記溝部の側壁を被覆した第５部分とを更に含み、前記第１部分は、前記第４部分及び前記第５部分と比較してより厚い上記側面の何れかに係る多層配線基板が提供される。本発明の更に他の側面によると、前記第１部分は二層構造を有し、前記無機絶縁層のうち前記第１部分以外の部分は単層構造を有している上記側面の何れかに係る多層配線基板が提供される。本発明の更に他の側面によると、前記無機絶縁層は、第１無機絶縁層と第２無機絶縁層とを含み、前記第１無機絶縁層は、前記第２無機絶縁層を間に挟んで前記第１面を被覆し、前記第１凹部の位置及び前記溝部の位置にそれぞれ貫通孔及びスリットを有し、前記第２無機絶縁層は、前記無機絶縁層の全体に亘って広がった上記側面の何れかに係る多層配線基板が提供される。
　本発明の更に他の側面によると、前記無機絶縁層の材料は、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、フッ素を添加した酸化ケイ素、及び、炭素を添加した酸化ケイ素からなる群より選ばれる１以上の絶縁体を含んだ上記側面の何れかに係る多層配線基板が提供される。
　本発明の更に他の側面によると、前記絶縁樹脂層は非感光性樹脂からなる上記側面の何れかに係る多層配線基板が提供される。
　本発明の更に他の側面によると、前記第１凹部及び前記溝部の断面は逆テーパ形状を有し、前記第２凹部の断面は順テーパ形状を有している上記側面の何れかに係る多層配線基板が提供される。
　本発明の更に他の側面によると、前記２以上の層の各々は、前記ランド部、前記ビア部及び前記配線部の側面、前記配線部のうち前記溝部の開口側の面、並びに、前記ランド部のうち前記第１面側の面の周縁部を被覆した第１金属含有層を更に含んだ上記側面の何れかに係る多層配線基板が提供される。本発明の更に他の側面によると、前記２以上の層の各々は、前記第１金属含有層と前記導体層との間に介在し、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を更に含んだ上記側面に係る多層配線基板が提供される。本発明の更に他の側面によると、前記第１金属含有層は、チタンを含有した上記側面の何れかに係る多層配線基板が提供される。
　本発明の更に他の側面によると、第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、上記側面の何れかに係る多層配線基板である複合配線基板が提供される。
　本発明の更に他の側面によると、前記第１配線基板は、フリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである上記側面に係る複合配線基板が提供される。
　本発明の更に他の側面によると、上記側面の何れかに係る複合配線基板と、前記第２配線基板の前記第１配線基板とは反対側の面に実装された機能デバイスとを備えたパッケージ化デバイスが提供される。
　ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路（ＬＳＩ）、メモリ、撮像素子、発光素子、及びＭＥＭＳ（Micro Electro Mechanical Systems）の１以上を含むことができる。ＭＥＭＳは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの１以上である。一例によれば、機能デバイスは、ＬＳＩを含んだ半導体チップである。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、凹部が設けられた下地層上に、溝と１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、前記下地層及び前記導体層上に、前記ビア部、前記ランド部及び前記配線部を覆うとともに、それらの間の隙間を埋め込み、前記ランド部の１以上の位置に凹部が設けられた絶縁樹脂層を形成することとを含んだ多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、絶縁樹脂層上に、第１貫通孔を有する無機絶縁層を形成することと、前記絶縁樹脂層のうち前記第１貫通孔内で露出した部分を除去して、前記絶縁樹脂層に凹部を形成することと、前記無機絶縁層上に、溝と、１以上が前記第１貫通孔を介して前記凹部と連通した第２貫通孔とを有するダミー層を形成することと、前記ダミー層上に、前記凹部と前記溝と前記第１貫通孔と前記第２貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝、前記第１貫通孔又は前記第２貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記第１貫通孔と前記第２貫通孔とを埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、前記無機絶縁層及び前記導体層を被覆するとともに、前記ランド部及び前記配線部の間の隙間を埋め込んだ絶縁樹脂層を形成することとを含んだ多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、絶縁樹脂層に凹部を形成することと、前記絶縁樹脂層の上面と前記凹部の内面とを被覆した無機絶縁層を形成することと、前記無機絶縁層上に、溝と、１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、前記無機絶縁層のうち、前記凹部、前記溝及び前記貫通孔内で露出した部分を除去することと、前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝、又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、前記導体層を被覆するとともに、前記ランド部及び前記配線部の間の隙間を埋め込んだ絶縁樹脂層を設けることとを含んだ多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、凹部が設けられた下地層上に、溝と１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、少なくとも前記ランド部の上面及び前記配線部の上面を被覆するように、無機絶縁層を形成することと、前記無機絶縁層を被覆するとともに、前記ランド部及び前記配線部の間の隙間を埋め込み、前記ランド部の１以上の位置に凹部が設けられた絶縁樹脂層を形成することと、前記無機絶縁層のうち、前記絶縁樹脂層に設けられた前記凹部の位置で露出した部分を除去することとを含んだ多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、最表面層として絶縁樹脂層を含む絶縁層上に、第１貫通孔を有する第１無機絶縁層を形成することと、前記絶縁層のうち前記第１貫通孔内で露出した部分を除去して、前記絶縁層に凹部を形成することと、前記第１無機絶縁層上に、溝と、１以上が前記第１貫通孔を介して前記凹部と連通した第２貫通孔とを有するダミー層を形成することと、前記ダミー層上に、前記凹部と前記溝と前記第１貫通孔と前記第２貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝、前記第１貫通孔又は前記第２貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記第１貫通孔と前記第２貫通孔とを埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、少なくとも前記ランド部の上面及び前記配線部の上面を被覆するように、第２無機絶縁層を形成することと、前記第２無機絶縁層を被覆するとともに、前記ランド部及び前記配線部の間の隙間を埋め込んだ絶縁樹脂層を形成することとを含んだ多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、絶縁樹脂層に凹部を形成することと、前記絶縁樹脂層の上面と前記凹部の内面とを被覆した第１無機絶縁層を形成することと、前記第１無機絶縁層上に、溝と、１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、前記第１無機絶縁層を含む無機絶縁層のうち、前記凹部、前記溝及び前記貫通孔内で露出した部分を除去することと、前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝、又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、前記第１無機絶縁層の上面、前記ランド部の上面、及び前記配線部の上面を被覆した第２無機絶縁層を形成することと、前記第２無機絶縁層を被覆するとともに、前記ランド部及び前記配線部の間の隙間を埋め込んだ絶縁樹脂層を設けることとを含んだ多層配線基板の製造方法が提供される。本発明の更に他の側面によると、前記第２無機絶縁層は、前記ランド部の側面及び前記配線部の側面を更に被覆するように形成する上記側面に係る多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、前記無機絶縁層は、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、フッ素を添加した酸化ケイ素、及び、炭素を添加した酸化ケイ素からなる群より選ばれる１以上の絶縁体を含んだ上記側面の何れかに係る多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、前記凹部、前記溝及び前記貫通孔は、順テーパ形状の断面を有するように形成する上記側面の何れかに係る多層配線基板の製造方法が提供される。
　本発明の更に他の側面によると、前記２以上の層の各々の形成は、前記導体層を形成する前に、前記ダミー層の上面と、前記下地層の前記凹部の内面と、前記ダミー層の前記溝及び前記貫通孔の内面とを被覆した第１金属含有層を形成することを更に含んだ上記側面の何れかに係る多層配線基板の製造方法が提供される。或いは、本発明の更に他の側面によると、前記２以上の層の各々の形成は、前記導体層を形成する前に、前記ダミー層及び前記無機絶縁層の上面と、前記凹部、前記溝、前記第１貫通孔及び前記第２貫通孔の内面とを被覆した第１金属含有層を形成することを更に含んだ上記側面の何れかに係る多層配線基板の製造方法が提供される。本発明の更に他の側面によると、前記２以上の層の各々の形成は、前記導体層を形成する前に、前記第１金属含有層上に、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を形成することを更に含んだ上記側面の何れかに係る多層配線基板の製造方法が提供される。本発明の更に他の側面によると、前記第１金属含有層は、チタンを含有した上記側面の何れかに係る多層配線基板の製造方法が提供される。
本発明の第１実施形態に係るパッケージ化デバイスを概略的に示す断面図。 図１に示すパッケージ化デバイスに用いられる多層配線基板の一部を概略的に示す断面図。 図２に示す多層配線基板の一部を拡大して概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第１実施形態に係るパッケージ化デバイスの製造方法の一工程を概略的に示す断面図。 本発明の第１実施形態に係るパッケージ化デバイスの製造方法の他の工程を概略的に示す断面図。 本発明の第１実施形態に係るパッケージ化デバイスの製造方法の更に他の工程を概略的に示す断面図。 比較例に係る多層配線基板を概略的に示す断面図。 本発明の第２実施形態に係るパッケージ化デバイスに用いられる多層配線基板の一部を概略的に示す断面図。 図２９に示す多層配線基板の一部を拡大して概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第２実施形態に係るパッケージ化デバイスの製造方法の一工程を概略的に示す断面図。 本発明の第３実施形態に係るパッケージ化デバイスが含んでいる多層配線基板を概略的に示す断面図。 図４０に示す多層配線基板の一部を拡大して示す断面図。 図４０に示す多層配線基板の他の一部を拡大して示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第３実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 比較例に係る多層配線基板を概略的に示す断面図。 図５４に示す多層配線基板の一部を拡大して示す断面図。 図５４に示す多層配線基板の他の一部を拡大して示す断面図。 本発明の第４実施形態に係るパッケージ化デバイスに用いられる多層配線基板の一部を概略的に示す断面図。 図５７に示す多層配線基板の一部を拡大して概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第４実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第４実施形態に係るパッケージ化デバイスの製造方法の一工程を概略的に示す断面図。 比較例に係る多層配線基板を概略的に示す断面図。 本発明の第５実施形態に係るパッケージ化デバイスに用いられる多層配線基板の一部を概略的に示す断面図。 図６７に示す多層配線基板の一部を拡大して概略的に示す断面図。 本発明の第５実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第５実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第５実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第５実施形態に係るパッケージ化デバイスの製造方法の一工程を概略的に示す断面図。 本発明の第６実施形態に係るパッケージ化デバイスが含んでいる多層配線基板を概略的に示す断面図。 図７３に示す多層配線基板の一部を拡大して示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における一工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係る多層配線基板の製造方法における更に他の工程を概略的に示す断面図。 本発明の第６実施形態に係るパッケージ化デバイスの製造方法の一工程を概略的に示す断面図。
　以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、２以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。更に、幾つかの図面では、同一の構造を、他の図面とは天地を逆にして描いていることにも留意すべきである。
　なお、本開示において、「上面」及び「下面」は、板状部材又はそれに含まれる層の２つの主面、即ち、厚さ方向に垂直であり且つ最も広い面積を有する面及びその裏面であって、図面において上方に示された面と下方に示された面とをそれぞれ意味している。また、「側面」とは、上記主面に対して垂直であるか又は傾いた面を意味している。
　また、本開示において、「ＡＡをＢＢの上に」という記載は、重力方向とは無関係に使用している。「ＡＡをＢＢの上に」という記載によって特定される状態は、ＡＡがＢＢと接触した状態を包含する。「ＡＡをＢＢの上に」という記載は、ＡＡとＢＢとの間に他の１以上の構成要素を介在させることを除外するものではない。
　＜１＞第１実施形態
　図１は、本発明の第１実施形態に係るパッケージ化デバイス１を概略的に示す断面図である。
　図１に示すパッケージ化デバイス１は、複合配線基板１０と、機能デバイス２０と、第１アンダーフィル層３０と、第１接合電極４０とを備えている。
　機能デバイス２０は、例えば、半導体チップ、又は、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップである。ここでは、一例として、機能デバイス２０は半導体チップであるとする。即ち、ここでは、パッケージ化デバイス１は、半導体パッケージである。
　パッケージ化デバイス１は、例えば、複数の機能デバイス２０を備えている。パッケージ化デバイス１は、機能デバイス２０として、１つの機能デバイスのみを備えていてもよい。
　機能デバイス２０は、第１接合電極４０を介して、複合配線基板１０へ接合されている。ここでは、複数の機能デバイス２０は、例えば、フリップチップボンディングによって、複合配線基板１０へ接合されている。機能デバイス２０の１以上は、ワイヤボンディングなどの他のボンディング法によって、複合配線基板１０へ接合されていてもよい。
　第１接合電極４０は、複数の機能デバイス２０を、複合配線基板１０に接合している。第１接合電極４０は、１つの機能デバイス２０に対して、複数設けられている。１つの機能デバイス２０を複合配線基板１０に接合する複数の第１接合電極４０は、機能デバイス２０と複合配線基板１０との間で、狭いピッチで配列している。ここでいう、狭いピッチとは、複合配線基板１０の、後述する複数の第２接合電極１４のピッチに比較して、狭いピッチであることである。
　第１接合電極４０は、例えば、はんだからなる。機能デバイス２０を、ワイヤボンディングによって複合配線基板１０へ接合する場合、例えば、金ワイヤを用いて機能デバイス２０と複合配線基板とを電気的に接続することができる。
　第１アンダーフィル層３０は、複合配線基板１０及び複数の機能デバイス２０を固定している。なお、パッケージ化デバイス１が機能デバイス２０を１つのみ備える構成である場合は、第１アンダーフィル層３０は、複合配線基板１０へ１つの機能デバイス２０を固定する。本実施形態の例では、第１アンダーフィル層３０は、機能デバイス２０及び複合配線基板１０の間にそれぞれ設けられている。第１アンダーフィル層３０は、機能デバイス２０と複合配線基板１０との間に介在した部分と、機能デバイス２０の側面を少なくとも部分的に被覆した部分とを含んでいる。
　複合配線基板１０は、第１配線基板、及び、これに接合される第２配線基板を備えている。ここでは、複合配線基板１０は、ＦＣ－ＢＧＡ基板１１と、多層配線基板１２と、第２アンダーフィル層１３と、第２接合電極１４とを備えている。
　ＦＣ－ＢＧＡ基板１１は、第１配線基板の一例である。ＦＣ－ＢＧＡ基板１１は、例えば、図示しないマザーボードへ接合される。
　ＦＣ－ＢＧＡ基板１１は、コア層１１１と、絶縁層１１２と、導体層１１３と、絶縁層１１４と、接合用導体１１５とを含んでいる。
　コア層１１１は、樹脂層である。コア層１１１は、例えば、織布又は不織布に熱硬化性の絶縁樹脂を含浸させた繊維強化基板である。織布又は不織布としては、例えば、ガラス繊維、炭素繊維、又はアラミド繊維を使用することができる。絶縁樹脂としては、例えば、エポキシ樹脂を使用することができる。
　コア層１１１には、貫通孔が形成されている。導体層１１３の一部は、貫通孔の側壁を被覆している。ここでは、導体層１１３の一部は、側壁が導体からなる貫通孔を生じるように、コア層１１１に設けられた貫通孔の側壁を被覆している。これら側壁が導体からなる貫通孔は、絶縁体で埋め込んでもよい。
　導体層１１３の残りと絶縁層１１２とは、コア層１１１の両主面上で多層配線構造を形成している。各多層配線構造は、交互に積層された導体層１１３及び絶縁層１１２を含んでいる。
　絶縁層１１２は、例えば、絶縁樹脂層である。絶縁層１１２には、貫通孔が設けられている。
　導体層１１３は、銅などの金属又は合金からなる。導体層１１３は、単層構造を有していてもよく、多層構造を有していてもよい。
　導体層１１３は、配線部とランド部とを含んでいる。絶縁層１１２を間に挟んでコア層１１１と向き合った導体層１１３は、絶縁層１１２に設けられた貫通孔の側壁を被覆したビア部を更に含んでいる。
　絶縁層１１４は、上記の多層配線構造上に設けられている。絶縁層１１４は、例えば、ソルダーレジストなどの絶縁樹脂層である。絶縁層１１４には、上記多層配線構造の最表面に位置した導体層１１３へ連通する貫通孔が設けられている。
　接合用導体１１５は、パッケージ化デバイス１を、他の基板などの構成品に電気的に接合可能に形成される。接合用導体１１５は、導体層１１３のうち絶縁層１１４の貫通孔の位置で露出した部分に設けられた、例えば金属バンプである。なお、接合用導体は、接合端子ともいう。接合用導体１１５は、例えば、はんだからなる。
　多層配線基板１２は、第２配線基板の一例である。多層配線基板１２は、第１接合電極４０を介して機能デバイス２０に接合されている。多層配線基板１２は、第２接合電極１４を介してＦＣ－ＢＧＡ基板１１に接合されている。即ち、本実施形態の例では、多層配線基板１２は、機能デバイス２０とＦＣ－ＢＧＡ基板１１との接合を媒介するインターポーザである。多層配線基板１２の厚さは、例えば、１０μｍ以上３００μｍ以下の範囲内にある。多層配線基板１２については、後で詳述する。
　第２接合電極１４は、多層配線基板１２と機能デバイス２０との間に配列されている。第２接合電極１４のピッチは、第１接合電極４０のピッチと比較してより広く、且つ、ＦＣ－ＢＧＡ基板１１の下面に位置した接合用導体１１５のピッチと比較してより狭い。第２接合電極１４は、例えば、はんだからなる。
　第２アンダーフィル層１３は、ＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に介在した部分を含んでいる。なお、アンダーフィル層は、封止樹脂層ともいう。第２アンダーフィル層１３は、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ固定している。
　多層配線基板１２について、図２及び図３を参照しながら、更に詳しく説明する。　
　図２は、多層配線基板１２の一部を概略的に示す断面図である。図３は、図２に示す多層配線基板１２の一部を拡大して概略的に示す断面図である。図３は、具体的には、第１層７０の一部及びその近傍を示している。
　図２及び図３に示すように、多層配線基板１２は、積層された２以上の層５０と、絶縁樹脂層６１と、シード密着層１０１と、シード層１０２と、導体層１０３と、ソルダーレジスト層１０４と、表面処理層１０５と、絶縁樹脂層１０７と、導体層１０８とを備えている。なお、以下の説明では、シード密着層及びシード層を、それぞれ、第１金属含有層及び第２金属含有層と称することもある。
　層５０は、ここでは、２つ設けられている。層５０の数は、３以上であってもよい。２つの層５０を、第１層７０及び第２層８０と称して説明する。
　第１層７０は、絶縁樹脂層６１上に設けられている。第１層７０は、第１絶縁樹脂層７１と、第１配線層７２とを備えている。
　第１絶縁樹脂層７１は、絶縁性を有している。第１絶縁樹脂層７１は、絶縁樹脂層６１上に設けられている。第１絶縁樹脂層７１は、第１面７１ａ及びその裏面である第２面７１ｂを有している。本実施形態の例では、第１面７１ａは、絶縁樹脂層６１側の面である。第２面７１ｂは、第２層８０側の面である。また、第１絶縁樹脂層７１には、溝部７４と、第１凹部であるランド用凹部７５と、第２凹部であるビア用凹部７６とが形成されている。
　溝部７４は、第１絶縁樹脂層７１の第１面７１ａに形成されている。溝部７４は、第１面７１ａで開口している。溝部７４は、第１配線層７２の後述する配線部７２ｂを形成するための溝である。溝部７４は、複数設けられている。溝部７４は、第１絶縁樹脂層７１の第２面７１ｂに到達しない深さを有している。
　溝部７４は、第１面７１ａに向かって幅が漸次狭くなる形状に形成されている。溝部７４は、側壁である側面７４ａと、底面７４ｂとを有している。側面７４ａは、第１面７１ａと底面７４ｂとの間で連続した面である。
　本実施形態の例では、溝部７４は、図２に示すように、溝部７４の延びる方向に直交する切断面に沿って切断した断面、即ち溝部７４の幅方向に沿う断面が台形状となる形状に形成されている。具体的には、先の切断面における溝部７４の断面は、逆テーパ状である。この切断面における溝部７４の形状は、矩形状であってもよい。底面７４ｂは、例えば平面、具体例として第１絶縁樹脂層７１の厚さ方向に直交する平面に形成されている。
　ランド用凹部７５は、第１絶縁樹脂層７１の第１面７１ａに形成されている。ランド用凹部７５は、第１面７１ａで開口している。ランド用凹部７５は、第１配線層７２の後述するランド部７２ａを形成するための凹部である。ランド用凹部７５は、複数形成されている。複数のランド用凹部７５の各々は、溝部７４の１つと連通している。
　ランド用凹部７５は、厚さ方向に対して垂直な方向の寸法が第２面７１ｂから第１面７１ａに向かって漸次小さくなる形状に形成されている。即ち、ランド用凹部７５は、厚さ方向に対して垂直な断面が逆テーパ状である。ランド用凹部７５は、例えば、円錐台形状に形成される。ランド用凹部７５は、側壁である側面７５ａと、底面７５ｂとを有している。側面７５ａは、第１面７１ａと底面７５ｂとの間で連続した面である。底面７５ｂは、例えば平面、具体例として第１絶縁樹脂層７１の厚さ方向に直交する平面に形成されている。
　ビア用凹部７６は、第１絶縁樹脂層７１の第２面７１ｂに形成されている。ビア用凹部７６は、第２面７１ｂで開口している。ビア用凹部７６は、ビア部７３を形成するための凹部である。ビア用凹部７６は、複数形成されている。ビア用凹部７６の各々は、ランド用凹部７５の何れかに連通している。ビア用凹部７６の幅は、ランド用凹部７５の幅よりも小さい。
　ビア用凹部７６の各々の中心の位置は、第１絶縁樹脂層７１の厚さ方向で観察した場合に、そのビア用凹部７６と連通したランド用凹部７５の中心の位置と一致している。本実施形態の例では、ビア用凹部７６の、第１面７１ａ側の縁は、ランド用凹部７５の第２面７１ｂ側の縁の内側に配置されている。
　ビア用凹部７６は、厚さ方向に対して垂直な方向の寸法が第２面７１ｂから第１面７１ａに向かって幅が漸次小さくなる形状に形成されている。即ち、ビア用凹部７６は、厚さ方向に対して垂直な断面が逆テーパ状である。ビア用凹部７６は、例えば、円錐台形状に形成される。
　このように構成される第１絶縁樹脂層７１は、厚さ方向に一体に形成されている。ここで、絶縁樹脂層が「厚さ方向に一体に形成され」ていることは、この絶縁樹脂層には、その厚さ方向に対して交差する界面が内部に存在していないこと、即ち、単層構造を有していることを意味している。なお、互いに積層された複数の絶縁層が同じ材料からなる場合であっても、その断面を走査電子顕微鏡などの電子顕微鏡で観察することにより、それらの界面を確認することができる。
　第１配線層７２は、溝部７４、ランド用凹部７５、及び第１層７０に隣接する樹脂層の凹部を埋め込んでいる。ここで、第１層７０に隣接する樹脂層の凹部は、本実施形態の例では、絶縁樹脂層６１に形成される後述するビアホール６３である。　
　第１配線層７２は、シード密着層７８と、シード層７９と、導体層７７とを備えている。
　導体層７７は、第１絶縁樹脂層７１の溝部７４及びランド用凹部７５と、絶縁樹脂層６１のビアホール６３とを埋め込んでいる。導体層７７のうち溝部７４を埋め込んだ部分は、配線部７２ｂを構成している。導体層７７のうちランド用凹部７５を埋め込んだ部分は、ランド部７２ａを構成している。導体層７７のうち絶縁樹脂層６１のビアホール６３を埋め込んだ部分は、ビア部６２を構成している。ビア部６２は、ランド部７２ａの位置で第１面７１ａから突出している。導体層７７は、例えば銅からなる。
　シード密着層７８は、第１金属含有層である。シード密着層７８は、チタンを含有した層である。シード密着層７８の一部は、溝部７４の側面７４ａ、及び、開口７４ｃに設けられている。開口７４ｃは、第１面７１ａ上の開口である。シード密着層７８の一部は、開口７４ｃを閉塞している。即ち、シード密着層７８の一部は、配線部７２ｂの各々の側面と、開口７４ｃ側の面である下面を被覆している。
　シード密着層７８の他の一部は、ランド用凹部７５の側面７５ａ、ランド用凹部７５の開口７５ｃの一部、絶縁樹脂層６１のビアホール６３の側壁である、後述する側面６４、及びビアホール６３の開口６６に設けられている。なお、ここで、開口７５ｃは、第１面７１ａ上の開口である。ランド用凹部７５の開口７５ｃの一部とは、開口７５ｃの縁から、ビアホール６３の縁までの間の領域である。シード密着層７８の他の一部は、ビアホール６３の開口６６を閉塞している。開口６６は、ビアホール６３の、絶縁樹脂層６１の後述する第１面６１ａ上の開口である。即ち、シード密着層７８の一部は、ランド部７２ａ及びビア部６２の各々の側面を被覆している。また、シード密着層７８は、ランド部７２ａの下面を被覆している。また、シード密着層７８は、ランド部７２ａのうち第１面６１ａ側の面である下面の周縁部を被覆している。
　シード層７９は、第２金属含有層である。シード層７９は、シード密着層７８と導体層７７との間に介在した金属層である。シード層７９は、導体層７７と同じ材料からなるか又は導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる。シード層７９は、例えば、導体層７７を形成する金属材料と同じ材料である、例えば銅からなる。
　第２層８０は、図２に示すように、第１層７０上に設けられている。第２層８０は、第２絶縁樹脂層８１と、第２配線層８２とを備えている。
　第２絶縁樹脂層８１は、絶縁性を有している。第２絶縁樹脂層８１は、第１層７０上に設けられている。第２絶縁樹脂層８１は、第１面８１ａ及びその裏面である第２面８１ｂを有している。本実施形態の例では、第１面８１ａは、第１層７０側の面である。第２面８１ｂは、シード密着層１０１側の面である。また、第２絶縁樹脂層８１には、溝部８４と、第１凹部であるランド用凹部８５と、第２凹部であるビア用凹部８６とが形成されている。
　溝部８４は、第２絶縁樹脂層８１の第１面８１ａに形成されている。溝部８４は、第１面８１ａで開口している。溝部８４は、第２配線層８２の後述する配線部８２ｂを形成するための溝である。溝部８４は、複数設けられている。溝部８４は、第２絶縁樹脂層８１の第２面８１ｂに到達しない深さを有している。
　溝部８４は、第１面８１ａに向かって幅が漸次狭くなる形状に形成されている。溝部８４は、側壁である側面８４ａと、底面８４ｂとを有している。側面８４ａは、第１面８１ａから底面８４ｂまで連続した面である。
　本実施形態の例では、溝部８４は、図２に示すように、溝部８４の延びる方向に直交する切断面に沿って切断した断面、即ち溝部８４の幅方向に沿う断面が台形状となる形状に形成されている。具体的には、先の切断面における溝部８４の断面は、逆テーパ状である。この切断面における溝部８４の形状は、矩形状であってもよい。底面８４ｂは、例えば平面、具体例として第２絶縁樹脂層８１の厚さ方向に直交する平面に形成されている。
　ランド用凹部８５は、第２絶縁樹脂層８１の第１面８１ａに形成されている。ランド用凹部８５は、第１面８１ａで開口している。ランド用凹部８５は、第２配線層８２の後述するランド部８２ａを形成するための凹部である。ランド用凹部８５は、複数形成されている。複数のランド用凹部８５の各々は、溝部８４の１つと連通している。ランド用凹部８５は、第２面８１ｂに到達しない深さを有している。
　ランド用凹部８５は、厚さ方向に対して垂直な方向の寸法が第２面８１ｂから第１面８１ａに向かって漸次小さくなる形状に形成されている。即ち、ランド用凹部８５は、厚さ方向に対して垂直な断面が逆テーパ状である。ランド用凹部８５は、例えば、円錐台形状に形成される。ランド用凹部８５は、側壁である側面８５ａと、底面８５ｂとを有している。側面８５ａは、第１面８１ａから底面８５ｂまで連続した面である。底面８５ｂは、例えば平面、具体例として第２絶縁樹脂層８１の厚さ方向に直交する平面に形成されている。
　ここで、ビア用凹部７６の各々は、ランド用凹部８５の何れかと連通している。ランド用凹部８５の各々の中心の位置は、第２絶縁樹脂層８１の厚さ方向で観察した場合に、そのランド用凹部８５と連通したビア用凹部７６の中心の位置と一致している。
　ビア用凹部８６は、第２絶縁樹脂層８１の第２面８１ｂに形成されている。ビア用凹部８６は、第２面８１ｂで開口している。ビア用凹部８６は、導体層１０３の後述するビア部８３を形成するための凹部である。ビア用凹部８６は、複数形成されている。ビア用凹部８６の各々は、ランド用凹部８５の何れかに連通している。ビア用凹部８６の幅は、ランド用凹部８５の幅よりも小さい。
　ビア用凹部８６の各々の中心の位置は、第２絶縁樹脂層８１の厚さ方向で観察した場合に、そのビア用凹部８６と連通したランド用凹部８５の中心の位置と一致している。本実施形態の例では、ビア用凹部８６の、第１面８１ａ側の縁は、ランド用凹部８５の第２面７１ｂ側の縁の内側に配置されている。
　ビア用凹部８６は、厚さ方向に対して垂直な方向の寸法が第２面８１ｂから第１面８１ａに向かって幅が漸次小さくなる形状に形成されている。即ち、ビア用凹部８６は、厚さ方向に対して垂直な断面が逆テーパ状である。ビア用凹部８６は、例えば、円錐台形状に形成される。　
　このように構成される第２絶縁樹脂層８１は、厚さ方向に一体に形成されている。
　第２配線層８２は、溝部８４、ランド用凹部８５、及び第２層８０に隣接する樹脂層の凹部を埋め込んでいる。ここで、第２層８０に隣接する樹脂層の凹部は、本実施形態の例では、第１層７０のビア用凹部７６である。　
　第２配線層８２は、シード密着層８８と、シード層８９と、導体層８７とを備えている。
　導体層８７は、第２絶縁樹脂層８１の溝部８４及びランド用凹部８５と、第１絶縁樹脂層７１のビア用凹部７６とを埋め込んでいる。導体層８７のうち第２配線層８２の溝部８４を埋め込んだ部分は、配線部８２ｂを構成している。導体層８７のうち第２配線層８２のランド用凹部８５を埋め込んだ部分は、ランド部８２ａを構成している。導体層８７のうち第２配線層８２の第１層７０のビア用凹部７６を埋め込んだ部分は、ビア部７３を構成している。導体層８７は、例えば銅からなる。
　シード密着層８８は、チタンから形成されている。シード密着層８８の一部は、溝部８４の側面８４ａ、及び、開口８４ｃに設けられている。開口８４ｃは、第１面８１ａ上の開口である。シード密着層８８の一部は、開口８４ｃを閉塞している。即ち、シード密着層８８の一部は、配線部８２ｂの各々の下面と側面とを被覆している。
　シード密着層８８の他の一部は、ランド用凹部８５の側面８５ａ、ランド用凹部８５の開口８５ｃの一部、第１層７０のビア用凹部７６の側壁である側面７６ａ、及びビア用凹部７６の開口７６ｃに設けられている。なお、ここで、開口８５ｃは、第１面８１ａ上の開口である。開口８５ｃの一部とは、開口８５ｃの縁から、ビア用凹部７６の縁までの間の領域である。開口７６ｃは、ビア用凹部７６の第１面７１ａ側の開口である。シード密着層８８の他の一部は、ビア用凹部７６の開口７６ｃを閉塞している。即ち、シード密着層８８の一部は、ランド部８２ａ及びビア部７３の各々の下面と側面とを被覆している。
　シード層８９は、シード密着層８８と導体層８７との間に介在した金属層である。シード層８９は、導体層８７と同じ材料からなるか又は導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる。シード層８９は、例えば、導体層８７を形成する金属材料と同じ材料である、例えば銅からなる。
　絶縁樹脂層６１は、第１層７０の第１面７１ａ上に設けられている。絶縁樹脂層６１は、第１面６１ａと、第２面６１ｂとを有している。第１面６１ａは、第１層７０とは反対側の面である。第２面６１ｂは、第１層７０側の面である。
　絶縁樹脂層６１には、ビアホール６３が形成されている。ビアホール６３は、絶縁樹脂層６１を厚さ方向に貫通する孔である。即ち、ビアホール６３は、第１面６１ａ及び第２面６１ｂで開口している。ビアホール６３は、厚さ方向に対して垂直な方向の寸法が第２面６１ｂから第１面６１ａに向かって漸次小さくなる形状に形成されている。ビアホール６３は、例えば円錐台形状に形成される。ビアホール６３は、側壁である側面６４を有している。
　上記の通り、ビアホール６３は、第１層７０の第１配線層７２の一部によって埋め込まれている。
　シード密着層１０１は、例えば第１金属含有層である。シード密着層１０１は、例えばチタンを含有した層である。シード密着層１０１は、第２絶縁樹脂層８１の第２面８１ｂの一部を被覆した部分と、第２絶縁樹脂層８１のビア用凹部８６の内面を被覆した部分とを含んでいる。シード密着層１０１は、ビア用凹部８６の開口を閉塞している。ここで、開口とは、ビア用凹部８６の第１面８１ａ側の開口であり、ランド用凹部８５と連通する開口である。
　シード層１０２は、例えば、第２金属含有層である。シード層１０２は、シード密着層１０１上に設けられた金属層である。シード層１０２は、導体層１０３と同じ材料からなるか又は導体層１０３の材料と比較してイオン化傾向が小さい金属材料からなる。シード層１０２は、例えば、銅からなる。
　導体層１０３は、シード密着層１０１上に設けられている。導体層１０３は、ビア用凹部８６を埋め込んでいる。導体層１０３のビア用凹部８６を埋め込んでいる部分は、ビア部８３である。導体層１０３は、導体層７７と導体層８７とからなる層間接続導体層９０に、シード密着層１０１及びシード層１０２を介して電気的に接続されている。導体層１０３は、例えば、銅からなる。
　ソルダーレジスト層１０４は、第２層８０及び導体層１０３上に設けられている。ソルダーレジスト層１０４は、導体層１０３の一部を露出させる貫通孔１０４ａを有している。これら貫通孔１０４ａは、第２接合電極１４を介した多層配線基板１２とＦＣ－ＢＧＡ基板１１との電気的接続を可能としている。
　表面処理層１０５は、導体層１０３のうちソルダーレジスト層１０４の貫通孔１０４ａ内で露出した部分の上に設けられている。表面処理層１０５は、導体層１０３の表面の酸化を防止し、はんだに対する濡れ性を向上させている。
　絶縁樹脂層１０７は、絶縁樹脂層６１の第１面６１ａ及び第１配線層７２の一部に設けられている。絶縁樹脂層１０７は、ビア部６２の位置に貫通孔を有している。
　導体層１０８は、絶縁樹脂層１０７の貫通孔内に形成されている。導体層１０８は、例えば、銅からなる。導体層１０８には、図１に示す第１接合電極４０が接続されている。
　次に、多層配線基板１２の製造方法の一例を説明する。図４乃至図２４は、多層配線基板１２の製造方法の一例を概略的に示す断面図である。
　この製造方法の一例では、先ず、図５に示す構造を得る。以下に、図５の構造を得るための工程を順次説明する。
　先ず、図４に示すように、支持体２の一方の面に剥離層３を形成する。　
　支持体２は、支持体２を通じて剥離層３に光を照射させる場合もあるため、透明性を有することが好ましい。支持体２は、例えばガラス板を用いることができる。ガラス板は平坦性に優れており、また、剛性が高いため、支持体２上の多層配線基板１２の微細なパターン形成に向いている。また、ガラス板はＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ　ｏｆ　ｔｈｅｒｍａｌ　ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。
　支持体２としてガラス板を用いる場合、ガラス板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．５ｍｍ以上、好ましくは１．２ｍｍ以上の厚さである。ガラス板のＣＴＥは３ｐｐｍ以上１６ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ基板１１、機能デバイス２０のＣＴＥの観点から１０ｐｐｍ程度がより好ましい。
　支持体２を形成する材料としてのガラスは、例えば、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。剥離層３に熱によって発泡する樹脂を用いる等、支持体２を剥離する際に支持体２に光の透過性が必要でない場合は、支持体２には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本実施形態の例では、支持体２には、ガラスが用いられる。
　剥離層３は、例えば、ＵＶ光などの光を吸収して発熱若しくは変質して剥離可能となる樹脂でもよく、又は、熱によって発泡して剥離可能となる樹脂でもよい。ＵＶ光などの光、例えばレーザ光によって剥離可能となる樹脂を用いる場合、剥離層３を設けた側とは反対側の面から支持体２に光を照射して、支持体２上の多層配線基板１２及びＦＣ－ＢＧＡ基板１１との接合体から、支持体２を取り去る。
　剥離層３は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことができる。剥離層３は、光分解促進剤、光吸収剤、増感剤、フィラー等の添加剤を更に含有してもよい。
　更に、剥離層３は、単層構造を有していてもよく、多層構造を有していてもよい。例えば支持体２上に形成される多層配線基板１２の保護を目的として、剥離層３上に更に保護層を設けてもよく、支持体２と剥離層３との間に、支持体２及び剥離層３の密着性を向上させる層を更に設けてもよい。更に剥離層３と多層配線基板１２との間に、レーザ光反射層や金属層を設けてもよい。剥離層３の構成は、本実施形態に限定されない。本実施形態の例では、剥離層３は、ＵＶ光を吸収して剥離可能となる樹脂が用いられる。
　次に、図５に示すように、剥離層３上に、例えば真空中で、シード密着層５及びシード層６を設ける。シード密着層５は、剥離層３に対するシード層６の密着性を向上させる層であり、シード層６の剥離を防止する層である。また、シード層６は、配線形成において、電解めっきの給電層として作用する。
　シード密着層５及びシード層６は、例えば、スパッタリング法、又は蒸着法などにより形成することができる。シード密着層５及びシード層６の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＡＺＯ（Aluminum-doped Zinc Oxide）、ＺｎＯ、ＰＺＴ（チタン酸ジルコン酸鉛）、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金、又はこれらを複数組み合わせたものを使用することができる。本実施形態の例では、電気特性、製造の容易性の観点、及び、コストを考慮して、シード密着層５にチタン層、続いてシード層６の銅層を順次スパッタリング法で形成する。
　シード密着層５及びシード層６の合計膜厚は、１μｍ以下とすることが好ましい。ここでは、一例として、シード密着層５として厚さが５０ｎｍのチタン層を形成するとともに、シード層６として厚さが３００ｎｍの銅層を形成することとする。
　次に、図６に示すように、シード層６上にレジスト層１４０を設ける。レジスト層１４０の材料として液状のレジストを用いる場合は、レジスト層１４０は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートのいずれかの方法で形成できる。レジスト層１４０にフィルム状のレジストを用いる場合は、レジスト層１４０は、ラミネート、真空ラミネート、真空プレスなどのいずれかの方法でシード層６上に設けることができる。
　次いで、例えばフォトリソグラフィにより、レジスト層１４０に貫通孔１４１を形成する。貫通孔１４１に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。レジスト層１４０の厚さは、貫通孔１４１に形成する導体層１０８の厚さに応じて設定される。本実施形態の例では、レジスト層１４０の厚さは、例えば８μｍである。
　貫通孔１４１の平面視の形状は、機能デバイス２０の接合電極のピッチや接合電極の形状に応じて設定される。本実施形態の例では、貫通孔１４１は、円形状であり、φ２５μｍの開口形状とし、ピッチは５５μｍである。なお、ここで、平面視とは、レジスト層１４０の厚さ方向に見た形状、換言すると貫通孔１４１の深さ方向に見た形状である。
　次に、図７に示すように、シード層６上に、電解めっきにより導体層１０８を形成する。導体層１０８は、機能デバイス２０との接合用の電極を構成する。導体層１０８を形成する電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。
　導体層１０８は、機能デバイス２０との接合用の電極となるため、導体層１０８の厚さは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μｍ以下であることが望ましい。
　次に、図８に示すように、レジスト層１４０を除去する。レジスト層１４０は、ドライエッチング法やアルカリ性の溶液や溶剤に浸漬することで溶解又は剥離できる。
　次に、図９に示すように、導体層１０８を包埋するように、絶縁樹脂層１０７を設ける。絶縁樹脂層１０７は、感光性でもよく、非感光性でもよく、更に、後述する絶縁樹脂層６１、７１、８１と同一材料でなくてもよい。
　次に、図１０に示すように、物理研磨により、又は、物理研磨とＣＭＰ処理等の表面研磨により、導体層１０８の上面を露出させる。なお、導体層１０８は、セミアディティブ工法により作製してもよい。
　次に、図１１に示すように、導体層１０８及び絶縁樹脂層１０７上に、絶縁樹脂層６１を設ける。絶縁樹脂層６１は、例えば感光性の樹脂材料で形成する。
　感光性の樹脂材料として、例えば、感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂又はそれらの変性物を用いることが可能である。一例として、感光性樹脂として、感光性のエポキシ系樹脂を用いる。
　感光性樹脂は、液状であってもよく、フィルム状であってもよい。
　液状の感光性樹脂を用いる場合、絶縁樹脂層６１は、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートから選ばれる方法により形成することができる。一例によれば、絶縁樹脂層６１は、感光性のエポキシ樹脂を用いて、例えばスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に有利である。
　絶縁樹脂層６１として、フィルム状の感光性樹脂を設ける場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。
　絶縁樹脂層６１の厚さは、例えば、導体層１０８上で２μｍになるように形成する。
　次いで、例えばフォトリソグラフィにより、導体層１０８の位置で、絶縁樹脂層６１に、ビアホール６３を形成する。以上のようにして、絶縁樹脂層６１の露出面と導体層１０８の露出面とによって表面が構成された下地層を得る。
　絶縁樹脂層６１は、非感光性樹脂で形成することもできる。非感光性樹脂としては、例えば、ポリイミド樹脂、ベンゾシクロブテン樹脂、エポキシ樹脂又はそれらの変性物を用いることが可能である。ポリイミドなどの非感光性樹脂は、絶縁性及び機械特性に優れているのに加え、高い耐熱性を達成し得る。また、非感光性樹脂は、シリカ、アルミナ、ジルコニア等の無機粒子が充填剤（フィラー）として加えられてもよい。
　非感光性樹脂は、液状であってもよく、フィルム状であってもよい。
　液状の非感光性樹脂を用いる場合、絶縁樹脂層６１は、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートから選ばれる方法により形成することができる。
　絶縁樹脂層６１として、フィルム状の非感光性樹脂を設ける場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。
　非感光性樹脂を用いる場合、ビアホール６３は、例えば、レーザ光照射によって形成することができる。
　なお、絶縁樹脂層６１を形成した後、表面を平坦化するために、物理研磨に供するか、又は、物理研磨とＣＭＰ等の研磨とに供してもよい。
　次いで、図１２に示すように、絶縁樹脂層６１及び導体層１０８からなる下地層上に、レジスト層１４３を形成する。レジスト層１４３は、感光性樹脂を下地層へ塗布することにより形成することができる。感光性樹脂としては、例えば、絶縁樹脂層６１について例示したものを使用することができる。また、レジスト層１４３は、絶縁樹脂層６１と同様に、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートのいずれかの方法で形成することができる。ここでは、一例として、感光性エポキシ樹脂を使用し、スピンコート法によりレジスト層１４３を形成することとする。
　次に、レジスト層１４３に、フォトリソグラフィにより、溝部７４に対応した溝１４４、及び、ランド用凹部７５に対応した貫通孔１４５を形成する。ここでは、一例として、溝１４４は、長さ方向に垂直な断面が順テーパ形状を有するように形成する。また、貫通孔１４５も、順テーパ形状に形成する。溝１４４及び貫通孔１４５は、断面が矩形形状を有するように形成してもよいが。順テーパ形状に形成すると、溝１４４及び貫通孔１４５内で不連続部を生じさせることなく、シード密着層７８を形成することが容易になる。
　以上のようにして溝１４４及び貫通孔１４５を形成したレジスト層１４３は、ダミー層の一例である。貫通孔１４５の１以上は、ビアホール６３と連通する。貫通孔１４５のビアホール６３側の開口は、ビアホール６３の貫通孔１４５側の開口より大きい。ビアホール６３の貫通孔１４５側の開口は、貫通孔１４５側の開口内に配置される。
　次に、図１３に示すように、レジスト層１４３、絶縁樹脂層６１、及び導体層１０８上に、例えば真空中で、シード密着層７８を形成する。続いて、シード密着層７８上に、例えば真空中で、シード層７９を形成する。
　本実施形態の例では、電気特性、製造の容易性及びコストの観点から、更には、銅の拡散防止層として機能させるため、シード密着層７８をチタンで形成する。また、電気特性、製造の容易性及びコストを考慮して、シード層７９を銅で形成する。シード密着層７８及びシード層７９は、スパッタリング法で順次形成する。これら成膜に気相堆積法を利用すると、図１３に示すように、レジスト層１４３、絶縁樹脂層６１及び導体層１０８の露出面全体に、シード密着層７８及びシード層７９が設けられる。
　シード密着層７８及びシード層７９の合計の膜厚は、１μｍ以下とするのが好ましい。なお、シード密着層７８には、銅の拡散防止機能を有していれば、チタン以外の材料を使用することもできる。シード層７９の材料は、導体層７７と同じ材料であるか、又は、導体層７７の材料よりイオン化傾向が小さい金属材料であればよい。
　本実施形態の例では、シード密着層７８の厚さ５０ｎｍであり、シード層７９の厚さは、３００ｎｍである。
　なお、シード密着層７８及びシード層７９の間には、金属材料から形成される別の層が１つ又は複数設けられてもよい。シード密着層７８及びシード層７９の間に設けられる層は、導体層７７と同じ材料からなるか又は導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる。
　次に、図１４に示すように、シード層７９上に例えば電解めっきにより、導体層７７を形成する。導体層７７を形成するための電解めっきは、例えば、電解銅めっきである。この電解めっきは、図１４に示すように、ビアホール６３、貫通孔１４５及び溝１４４が導体層７７で完全に埋めこまれるように行う。
　次に、図１５に示すように、導体層７７及びシード層７９を物理研磨及びＣＭＰ（化学機械研磨）等の研磨に供し、導体層７７及びシード層７９のうち、ビアホール６３、貫通孔１４５及び溝１４４外に位置した部分を除去する。また、シード密着層７８も同様の研磨に供し、シード密着層７８のうち、ビアホール６３、貫通孔１４５及び溝１４４外に位置した部分を除去する。なお、この研磨に伴い、レジスト層１４３の上面近傍の部分も除去され得る。
　以上のようにして、ビアホール６３、貫通孔１４５及び溝１４４をそれぞれ埋め込んだビア部６２、ランド部７２ａ及び配線部７２ｂを得る。本工法では、従来のセミアディティブ工法と比較して、エッチングの工程を経ないため、平滑な導体表面を得ることができる。
　次に、図１６に示すように、レジスト層１４３を除去する。レジスト層１４３は、ドライエッチング法やアルカリ性の溶液や溶剤に浸漬することで除去できる。
　次に、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上に、例えば、絶縁樹脂層６１について上述したのと同様の方法により、図１７に示すように、ビア用凹部７６を有する第１絶縁樹脂層７１を形成する。
　例えば、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上への感光性エポキシ樹脂材のスピンコートと、フォトリソグラフィとにより、ランド部７２ａの１以上の位置にビア用凹部７６を有する第１絶縁樹脂層７１を得る。感光性樹脂は比較的低温で硬化させることができるため、形成後の硬化による収縮が少ない。それ故、その後の微細パターン形成に有利である。
　第１絶縁樹脂層７１は、非感光性のポリイミド系絶縁樹脂などの非感光性樹脂で形成することもできる。例えば、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上へ非感光性樹脂をスピンコートし、この樹脂層へのレーザ光照射を行うことにより、ランド部７２ａの１以上の位置にビア用凹部７６を有する第１絶縁樹脂層７１を得ることができる。ポリイミドなどの非感光性樹脂は、絶縁性及び機械特性に優れているのに加え、高い耐熱性を達成し得る。
　以上のようにして、第１絶縁樹脂層７１と、導体層７７と、シード密着層７８と、シード層７９とを含んだ第１層７０を得る。
　次に、図１８に示すように、図１１乃至図１７を参照しながら上述したのと同様の工程を順次実施することで、シード密着層８８と、シード層８９と、ランド部８２ａ、配線部８２ｂ及びビア部７３を含んだ導体層８７と、第２絶縁樹脂層８１とを形成する。ここで、第２絶縁樹脂層８１は、感光性の樹脂材料で形成される。第２絶縁樹脂層８１は、例えば、絶縁樹脂層６１及び第１絶縁樹脂層７１と同じ材料で形成される。
　以上のようにして、第２絶縁樹脂層８１と、導体層８７と、シード密着層８８と、シード層８９とを含んだ第２層８０を得る。
　なお、図１６の構造を完成してから第１絶縁樹脂層７１を形成するまでの期間内に、絶縁樹脂層６１の表面に対して、プラズマ処理又はドライエッチング等によるエッチングを行ってもよい。また、図１７の構造を完成してから第２絶縁樹脂層８１を形成するまでの期間内に、第１絶縁樹脂層７１の表面に対して、上記と同様の処理を行ってもよい。このようにすることで、絶縁樹脂層６１と第１絶縁樹脂層７１との接触面積や、第１絶縁樹脂層７１と第２絶縁樹脂層８１との接触面積が増え、樹脂／樹脂界面の密着性を向上させることができる。
　次に、例えば、シード密着層７８及びシード層７９について上述したのと同様の方法により、図１９に示すように、第２絶縁樹脂層８１及びランド部８２ａ上に、シード密着層１０１とシード層１０２とを順次形成する。　
　次に、例えば、絶縁樹脂層１０７について上述したのと同様の方法により、図２０に示すように、シード層１０２上に、貫通孔１４７を有するレジスト層１４６を形成する。
　次に、図２１に示すように、シード層１０２上に導体層１０３を形成する。導体層１０３は、電解銅めっきにより形成することが望ましい。
　次に、図２２に示すように、レジスト層１４６を除去する。次に、シード密着層１０１の露出部分を除去し、続いて、シード層１０２の露出部を除去する。レジスト層１４６は、例えば、溶液や溶剤により除去する。シード密着層１０１及びシード層１０２は、例えば、薬液に浸漬することで除去できる。シード密着層１０１を除去する薬液は、例えばアルカリ系のエッチング剤である。シード層１０２を除去する薬液は、例えば酸系のエッチング剤である。
　次に、図２３に示すように、第２絶縁樹脂層８１及び導体層１０３上に、ソルダーレジスト層１０４を設ける。次に、ソルダーレジスト層１０４に貫通孔１０４ａを形成する。ソルダーレジスト層１０４の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層１０４としてフィラーを含有した感光性エポキシ樹脂を使用する。
　次に、図２４に示すように、導体層１０３のうちソルダーレジスト層１０４の貫通孔１０４ａで露出した部分の上に表面処理層１０５を形成する。本実施形態の例では、無電解Ｎｉ／Ｐｄ／Ａｕめっきにより、表面処理層１０５を成膜する。なお、表面処理層１０５としては、ＯＳＰ（Organic Solderability Preservative）膜、即ち、水溶性プレフラックスによる表面処理層を形成してもよい。或いは、表面処理層１０５として、無電解スズめっき、無電解Ｎｉ／Ａｕめっき層を形成してもよい。これにより、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。
　次に、表面処理層１０５上に、半田材料を搭載した後、一度溶融冷却して固着させることで、第２接合電極１４を得る。
　次いで、図２５に示すように、支持体２上の多層配線基板１２とＦＣ－ＢＧＡ基板１１を接合した後、それらの間に第２アンダーフィル層１３を形成する。第２アンダーフィル層１３の材料としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。第２アンダーフィル層１３は、液状の樹脂を充填させることで形成する。
　次いで、図２６及び図２７に示すように、支持体２を除去する。除去の一例は、剥離である。例えば、図２６に示すように、支持体２の背面、即ち、支持体２のＦＣ－ＢＧＡ基板１１とは逆側の面からレーザ光２３を、支持体２との界面に形成された剥離層３に照射する。レーザ光２３が照射されることで、図２７に示すように、多層配線基板１２から支持体２を取り外すことが可能となる。
　次に、剥離層３、シード密着層５及びシード層６を順次除去し、多層配線基板１２を得る。
　次に、図１に示すように、機能デバイス２０を実装してパッケージ化デバイス１が完成する。この際、機能デバイス２０の実装に先立って、表面に露出した導体層上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。
　次に、それらの接合部を、第１アンダーフィル層３０で封止する。　
　第１アンダーフィル層３０の材料としては、例えば、第２アンダーフィル層１３の材料として例示したものを使用することができる。第１アンダーフィル層３０は、例えば、第２アンダーフィル層１３について上述したのと同様の方法により形成することができる。
　以上のようにして、図１に示すパッケージ化デバイス１が完成する。
　上記の方法では、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合した後に、機能デバイス２０を多層配線基板１２へ接合している。その代わりに、機能デバイス２０を多層配線基板１２へ接合した後に、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合してもよい。
　このように構成されたパッケージ化デバイス１の製造方法では、第１層７０を形成するに際し、レジスト層１４３を、ランド部７２ａ及び配線部７２ｂを形成するための型として利用する。このレジスト層１４３は、導体層７７の成膜及び研磨後に除去するダミー層である。また、この方法では、第２層の形成に際しても、同様のレジスト層を形成し、これを、ランド部８２ａ及び配線部８２ｂを形成するための型として利用する。このレジスト層も、導体層８７の成膜及び研磨後に除去するダミー層である。そして、この方法では、これらダミー層を多層配線基板１２の構成要素とする代わりに、第１絶縁樹脂層７１及び第２絶縁樹脂層８１を設ける。導体層７７及び８７等の成膜及び研磨工程では、ダミー層中に金属が拡散するおそれがあるが、上記の多層配線基板１２は、金属が拡散された可能性のあるダミー層を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。
　このように、厚さ方向に一体に形成された第１絶縁樹脂層７１及び第２絶縁樹脂層８１を備える多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。
　更に、第１絶縁樹脂層７１及び第２絶縁樹脂層８１は、厚さ方向に一体に形成されており、界面が内部に存在しない。第１絶縁樹脂層７１及び第２絶縁樹脂層８１の各々が、互いに積層された複数の絶縁層からなる構成であると、これら複数の絶縁層間で剥離を生じる可能性がある。上記の多層配線基板１２では、第１絶縁樹脂層７１及び第２絶縁樹脂層８１の各々は、厚さ方向に一体に形成されており、内部に界面が存在しないことから、層間剥離を生じ難い。
　更に、多層配線基板１２の第１層７０では、ランド部７２ａ、配線部７２ｂ、及びビア部７３の側面及び上面は、チタンからなるシード密着層７８により被覆されている。シード密着層７８は、導体層７７から第１絶縁樹脂層７１への金属の拡散を生じ難くするバリア層として役割を果たす。第２層８０でも同様であり、シード密着層８８は、導体層８７から第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。
　更に、第１層７０は、シード密着層７８及び導体層７７の間に金属層であるシード層７９が介在する。シード層７９は、導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる場合、導体層７７から第１絶縁樹脂層７１への金属の拡散を生じ難くするバリア層としての役割を果たす。第２層８０でも同様であり、シード層８９は、導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる場合、導体層８７から第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。
　次に、上述した多層配線基板１２、及び、多層配線基板１２の製造方法を用いた場合の作用効果について、比較例である図２８を参照して説明する。
　本実施形態の例では、図２に示すように、第１配線層７２において、ランド部７２ａ及び配線部７２ｂの間隙は第１絶縁樹脂層７１によって埋め込まれ、第１配線層７２の導体層７７の側面と第１絶縁樹脂層７１とは、シード密着層７８を介して接する。前記の通り、シード密着層７８の材料としてチタンを用いることにより、導体層７７から第１絶縁樹脂層７１への銅の拡散を防止することができ、これにより配線部７２ｂ間での絶縁信頼性を向上させることができる。
　なお、上述では、第１層７０の作用効果について説明したが、第２層８０においても同様の作用効果が得られる。
　また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１とシード密着層７８、８８を介して接する。第１絶縁樹脂層７１と密着性が良好なチタンをシード密着層７８、８８に用いることで、温度サイクル試験時の銅と樹脂の線膨張係数差による絶縁樹脂層７１、８１からの層間接続導体層９０の剥離を抑制することができる。
　比較例は、図２８に示すように、内層の導体層及び層間接続導体層を公知技術であるセミアディティブ工法により作製した多層配線基板１５０である。多層配線基板１５０は、本実施形態の多層配線基板１２と同様の構成であるが、下記点について異なる。なお、図２８は、多層配線基板１５０の第１層７０及びその近傍を示す断面図である。
　図２８に示すように、比較例の多層配線基板１５０は、本実施形態の多層配線基板１２に対して、第１配線層７２のシード密着層７８及びシード層７９が、導体層７７の側面を覆わない構造である点で異なる。また、図示していないが、比較例の多層配線基板１５０は、第２配線層８２のシード密着層８８及びシード層８９が、導体層８７の側面を覆わない構造である点において、異なる。他の構成は、多層配線基板１２と同様である。
　比較例の多層配線基板１５０の説明として、第１層７０について説明する。図２８に示すように、比較例の多層配線基板１５０では、第１配線層７２の導体層７７の側面が第１絶縁樹脂層７１と接する。即ち、本実施形態の多層配線基板１２に比較して、導体層７７の第１絶縁樹脂層７１との接触面積が大きい。このため、導体層７７の銅が第１絶縁樹脂層７１に拡散しやすい。結果、第１絶縁樹脂層７１の絶縁信頼性が低下しやすくなる。比較例の多層配線基板１５０は、第２層８０においても、第１層７０と同様であり、即ち、第２層８０の第２絶縁樹脂層８１の絶縁信頼性が低下しやすくなる。
　また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１に接する。このため、温度サイクル試験時の銅と樹脂の線膨張係数差により、ランド部７２ａ、８２ａ及び絶縁樹脂層７１、８１の界面で剥離が発生しやすくなる。
　本実施形態の効果の確認として、本実施形態の例で作製した多層配線基板１２と比較例で作製した多層配線基板１５０をＦＣ－ＢＧＡ基板１１に実装し、以下の評価を実施した。
　＜評価方法＞
　＜評価１＞絶縁信頼性評価
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で１９２時間投入した。配線ルールはＬ／Ｓ＝２／２μｍとした。試験中、抵抗値が１０６Ω以上であることを合格条件とした。
　＜評価２＞層間接続導体層と樹脂層との密着性評価
　－５５℃及び１２５℃の間で、１０００サイクルの条件で環境試験を行った。環境試験後、断面観察により、層間接続導体層と樹脂間での剥離の有無を確認した。
　＜評価結果＞
　＜評価１＞絶縁信頼性評価
　９２時間時点で、比較例で作製した多層配線基板１５０では、絶縁不良が確認された。一方、実施例で作製した多層配線基板１２では１９２時間後においても抵抗値が１０６Ω以上を示し、良好な絶縁信頼性を示した。
　＜評価２＞層間接続導体層と樹脂層との密着性評価
１０００サイクル後において、比較例で作製した配線基板では、層間接続導体層と樹脂界面で剥離が確認された。一方、実施例で作製した多層配線基板１２では層間接続導体層と樹脂界面で剥離は確認されなかった。
　上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
　本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
　また、上述の例では、多層配線基板１２は、層７０、８０の配線層７２、８２は、導体層７７、８７の側面を被覆する層として、シード密着層７８、８８、及び、シード層７９、８９を備える構成が一例として説明されたが、これに限定されない。
　他の例では、層７０、８０は、シード密着層７８、８８、及び、シード層７９、８９を備えない構成であっても、又は、層７０、８０は、シード密着層７８、８８を備え、シード層７９、８９を備えない構成であってもよい。
　また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
　＜２＞第２実施形態
　第２実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板は、多層配線基板に以下の構成を採用すること以外は、それぞれ、第１実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板と同様である。
　図２９は、第２実施形態に係る多層配線基板の一部を概略的に示す断面図である。図３０は、図２９に示す多層配線基板の一部を拡大して概略的に示す断面図である。図３０は、具体的には、第１層７０の一部、第２層８０の一部、及びそれらの近傍を示している。
　第２実施形態に係る多層配線基板１２は、層５０の各々が無機絶縁層を更に備えていること以外は、第１実施形態に係る多層配線基板１２と同様である。具体的には、第２実施形態に係る多層配線基板１２は、第１層７０が第１無機絶縁層１６０を更に備え、第２層８０が第２無機絶縁層１７０を更に備えていること以外は、第１実施形態に係る多層配線基板１２と同様である。
　第１無機絶縁層１６０は、第１面７１ａを被覆した部分１６３と、溝部７４の開口７４ｃを塞いだ部分１６４と、第１配線層７２の後述するランド部７２ａの第１面７１ａ側の周縁部７２ｃを被覆した部分１６５とを含んでいる。第１無機絶縁層１６０は、絶縁樹脂層６１に設けられたビアホール６３の位置に貫通孔１６２を有している。
　第２無機絶縁層１７０は、第１面８１ａを被覆した部分１７３と、溝部８４の開口８４ｃを塞いだ部分１７４と、ランド部８２ａの第１面８１ａ側の周縁部８２ｃを被覆した部分１７５とを含んでいる。第２無機絶縁層１７０は、ビア用凹部７６の開口７６ｃの位置に貫通孔１７２を有している。
　次に、この多層配線基板１２の製造方法の一例を説明する。図３１乃至図３９は、多層配線基板１２の製造方法の一例を概略的に示す断面図である。
　この方法では、先ず、第１実施形態において図４乃至図１０を参照しながら説明したのと同様の方法により、図１０の構造を得る。
　次に、図３１に示すように、導体層１０８及び絶縁樹脂層１０７上に絶縁樹脂層６１を設ける。絶縁樹脂層６１は、例えば非感光性樹脂からなる。
　非感光性樹脂としては、例えば、ポリイミド樹脂、ベンゾシクロブテン樹脂、エポキシ樹脂又はそれらの変性物を用いることが可能である。ポリイミドなどの非感光性樹脂は、絶縁性及び機械特性に優れているのに加え、高い耐熱性を達成し得る。また、非感光性樹脂は、シリカ、アルミナ、ジルコニア等の無機粒子が充填剤（フィラー）として加えられてもよい。ここでは、一例として、非感光性樹脂として、非感光性のポリイミド樹脂を用いる。
　非感光性樹脂は、液状であってもよく、フィルム状であってもよい。　
　液状の非感光性樹脂を用いる場合、絶縁樹脂層６１は、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートから選ばれる方法により形成することができる。一例によれば、絶縁樹脂層６１は、非感光性樹脂を用いて、スピンコート法により形成する。
　絶縁樹脂層６１として、フィルム状の非感光性樹脂を設ける場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。　
　絶縁樹脂層６１の厚さは、例えば、導体層１０８上で２μｍになるように形成する。
　また、絶縁樹脂層６１を形成後、絶縁樹脂層６１の表面を平坦化するために、物理研磨に、又は、物理研磨及びＣＭＰ等の研磨に供してもよい。なお、第１絶縁樹脂層７１及び第２絶縁樹脂層８１も同様に、形成後、表面を平坦化してもよい。
　なお、絶縁樹脂層６１の形成に使用する材料は、非感光性樹脂に限定されない。絶縁樹脂層６１は、感光性樹脂から形成してもよい。感光性樹脂を使用して形成した絶縁樹脂層は、開始剤等に由来するリン及び硫黄等の元素を含んでいる。一方、非感光性樹脂から形成した絶縁樹脂層は、一般に、それら元素を含んでいない。従って、絶縁樹脂層が上記元素を含んでいるか否かによって、絶縁樹脂層が、非感光性樹脂から形成したものであるか又は感光性樹脂から形成したものであるかを判断できる。
　次に、絶縁樹脂層６１上に、第１無機絶縁層１６０を形成する。第１無機絶縁層１６０は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）により形成される。第１無機絶縁層１６０の材料は、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、フッ素を添加した酸化ケイ素、及び、炭素を添加した酸化ケイ素からなる群より選ばれる１以上の絶縁体を含む。第１無機絶縁層１６０の材料は、後述する第２無機絶縁層１７０や無機絶縁層１０９の材料と同じであってもよく、異なっていてもよい。
　次に、図３２に示すように、第１無機絶縁層１６０上に、貫通孔１９１を有するレジスト層１９０を設ける。レジスト層１９０は、例えば、レジスト層１４０と同様の方法により設けることができる。
　次に、図３３に示すように、レジスト層１９０をマスクとして用いて第１無機絶縁層１６０をエッチングして、導体層１０８の位置に、第１貫通孔である貫通孔１６２を形成する。第１無機絶縁層１６０をエッチングする方法として、例えば、フルオロカーボンガスを用いたドライエッチング法を適用することができる。
　次に、図３４に示すように、第１無機絶縁層１６０をマスクとして用いて、絶縁樹脂層６１をエッチングして、貫通孔１６２の位置に、凹部であるビアホール６３を形成する。絶縁樹脂層６１をエッチングする方法として、例えば、酸素ガスを用いたドライエッチング法を適用することができる。なお、ビアホール６３を順テーパ形状に形成すると、ビアホール６３内で不連続部を生じさせることなく、シード密着層７８及びシード層７９を形成することが容易になる。
　図３４に示すように、ビアホール６３を形成した後にレジスト層１９０が残留していた場合、図３５に示すようにレジスト層１９０を除去する。
　次に、第１実施形態において図１３乃至図１６を参照しながら説明した工程を実施する。これにより、図３６の構造を得る。
　なお、第１無機絶縁層１６０及びシード密着層７８の間に、並びに、第１無機絶縁層１６０及び第１絶縁樹脂層７１の間にシランカップリング剤からなる層を設けてもよい。シランカップリング剤からなる層を設けることで、第１無機絶縁層１６０及びシード密着層７８の密着性、並びに、第１無機絶縁層１６０及び第１絶縁樹脂層７１の密着性を向上させることができる。それらの密着性が向上すると、多層配線基板１２が、例えば熱により反りを生じた場合であっても、第１無機絶縁層１６０及びシード密着層７８の剥離、並びに、第１無機絶縁層１６０及び第１絶縁樹脂層７１の剥離を生じ難くなる。
　また、本実施形態の多層配線基板１２は、従来のセミアディティブ工法で形成した配線部に対して無機絶縁層を形成した構成よりも高い絶縁信頼性を示す。セミアディティブ工法を用いた場合、配線部はエッチングにより形成するため、配線部の表面は粗化された状態となる。
　配線部の表面が粗化されているため、無機絶縁膜の追従性が低下することで、無機絶縁膜にピンホールが形成されるおそれがある。このピンホールを通して銅が拡散するため、絶縁信頼性は低下する。また、ピンホールを解消するために、無機絶縁膜を厚くすると、銅と無機絶縁膜の線膨張係数差の影響が強くなり、銅／無機絶縁膜界面で剥離が生じる虞がある。
　次に、図３７に示すように、第１無機絶縁層１６０及び導体層７７上に、例えば、絶縁樹脂層６１及び第１無機絶縁層１６０について上述したのと同様の方法により、ビア用凹部７６を有する第１絶縁樹脂層７１と、その上面を被覆した第２無機絶縁層１７０とを形成する。第１絶縁樹脂層７１は、第１無機絶縁層１６０及び導体層７７を被覆するとともに、ランド部７２ａ及び配線部７２ｂの間の隙間を埋め込むように形成する。なお、第１絶縁樹脂層７１の材料は、絶縁樹脂層６１や後述する第２絶縁樹脂層８１の材料と同じであってもよく、異なっていてもよい。
　以上のようにして、第１絶縁樹脂層７１と、導体層７７と、シード密着層７８と、シード層７９と、第１無機絶縁層１６０とを含んだ第１層７０を得る。
　次に、図３６を参照しながら説明したのと同様の工程を実施することで、図３７に示すように、第２無機絶縁層１７０と、シード密着層８８と、シード層８９と、ランド部８２ａ、配線部８２ｂ及びビア部７３を含んだ導体層８７とを形成する。更に、絶縁樹脂層６１及び第１無機絶縁層１６０について上述したのと同様の方法により、図３８に示すように、第２絶縁樹脂層８１と無機絶縁層１０９とを形成する。以上のようにして、第２絶縁樹脂層８１と、導体層８７と、シード密着層８８と、シード層８９と、第２無機絶縁層１７０とを含んだ第２層８０を得る。第２無機絶縁層１７０の材料は、第１無機絶縁層１６０や後述する無機絶縁層１０９の材料と同じであってもよく、異なっていてもよい。第２絶縁樹脂層８１の材料は、絶縁樹脂層６１や第１絶縁樹脂層７１の材料と同じであってもよく、異なっていてもよい。
　次に、第１実施形態において図１９乃至図２４を参照しながら説明した工程を実施する。これにより、図３９に示すように、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。
　なお、第２実施形態に係る複合配線基板及びパッケージ化デバイスは、この支持体付き多層配線基板を使用すること以外は、第１実施形態において説明したのと同様の方法により製造することができる。
　このように構成されたパッケージ化デバイスでは、第１層７０の第１面７１ａを被覆した部分１６３を含んだ第１無機絶縁層１６０と、第２層８０の第１面８１ａを被覆した部分１７３を含んだ第２無機絶縁層１７０とを備えている。このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、第１無機絶縁層１６０のうち第１面７１ａを被覆した部分１６３と、第２無機絶縁層１７０のうち第１面８１ａを被覆した部分１７３とにより、第１層７０及び第２層８０の剛性が向上するので、多層配線基板１２の反りや撓みを生じ難くし得る。
　更に、第１無機絶縁層１６０は、レジスト層１９０及びレジスト層１４３を除去する時の、絶縁樹脂層６１の保護層として機能する。このため、レジスト層１９０及びレジスト層１４３を除去する際に、絶縁樹脂層６１を保護することが可能となる。同様に、第２層８０の第２無機絶縁層１７０により、第１絶縁樹脂層７１を保護することが可能となる。
　更に、第１無機絶縁層１６０を、絶縁樹脂層６１のビアホール６３を形成するためのマスクとして用いることができる。同様に、第２無機絶縁層１７０を、第１絶縁樹脂層７１のビア用凹部７６を形成するためのマスクとして用いることができる。
　また、上記の方法では、導体層７７の成膜及び研磨後にレジスト層１４３を除去し、レジスト層１４３を多層配線基板１２の構成要素とする代わりに第１絶縁樹脂層７１を設ける。同様に、導体層８７の成膜及び研磨後にレジスト層１９０を除去し、レジスト層１９０を多層配線基板１２の構成要素とする代わりに第２絶縁樹脂層８１を設ける。
　導体層７７、８７等の成膜及び研磨工程では、レジスト層１４３、１８０中に金属が拡散するおそれがある。上記の多層配線基板１２は、金属が拡散された可能性のあるレジスト層１４３、１９０を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。
　更に、第１無機絶縁層１６０は、溝部７４の開口７４ｃを塞いだ部分１６４と、ランド部７２ａの第１面７１ａ側の周縁部７２ｃを被覆した部分１６５とを更に含んでいる。第２無機絶縁層１７０は、溝部８４の開口８４ｃを塞いだ部分１７４と、ランド部８２ａの第１面８１ａ側の周縁部８２ｃを被覆した部分１７５とを更に含んでいる。このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は更に生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　更に、第１絶縁樹脂層７１及び第２絶縁樹脂層８１は、非感光性樹脂からなる。このため、第１絶縁樹脂層７１及び第２絶縁樹脂層８１は、優れた絶縁性を達成することができる。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　更に、シード密着層７８、８８も、導体層７７、８７から第１絶縁樹脂層７１及び第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。また、シード層７９、８９が、それぞれ、導体層７７の材料と導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる場合、それらも導体層７７、８７から第１絶縁樹脂層７１及び第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。
　更に、シード密着層７８、８８は、ランド部７２ａ、８２ａ、ビア部７３、８３、並びに、溝部７４、８４の側面に加えて底面も被覆することから、導体層７７、８７から絶縁樹脂層７１、８１への金属の拡散を、より一層生じ難くする。
　次に、上述した本実施形態の多層配線基板１２の構成とその製造方法を用いた場合の作用効果について説明する。
　本実施形態の例では、図２９及び図３０に示すように、ランド部７２ａ及び配線部７２ｂの間隙は第１絶縁樹脂層７１によって埋め込まれている。第１無機絶縁層１６０は、第１絶縁樹脂層７１の第１面７１ａを被覆する部分１６３を含んでいる。そして、ランド部８２ａ及び配線部８２ｂの間隙は第２絶縁樹脂層８１によって埋め込まれている。第２無機絶縁層１７０は、第２絶縁樹脂層８１の第１面８１ａを被覆する部分１７３を含んでいる。
　このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１とシード密着層７８、８８を介して接する。絶縁樹脂層７１、８１と密着性が良好なチタンをシード密着層７８、８８に用いることで、温度サイクル試験時の銅と樹脂の線膨張係数差による絶縁樹脂層７１、８１からの層間接続導体層９０の剥離を抑制することができる。
　＜作用効果の確認＞
　本実施形態の効果の確認として、本実施形態の多層配線基板１２と、図２８を参照しながら説明した比較例の多層配線基板１５０とについて、以下の評価を実施した。
　＜評価方法１＞絶縁信頼性評価
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で評価を実施した。配線ルールはＬ／Ｓ＝２／２μｍとした。また、多層配線基板１２及び多層配線基板１５０の双方において、各絶縁樹脂層の厚さを、１μｍ、１．５μｍ、２μｍ、及び２．５μｍとして評価を行った。
　多層配線基板１２では、第１無機絶縁層１６０及び第２無機絶縁層１７０の厚さを、５０ｎｍとした。上記のバイアス及び環境下で１９２時間経過した時点で、抵抗値が１０６Ω以上であることを合格条件とした。各樹脂厚さに対する評価数はＮ＝１０とした。
　＜評価方法２＞層間接続導体層と樹脂層との密着性評価
　－５５℃及び１２５℃の間で、１０００サイクルの条件で環境試験を行った。環境試験後、断面観察により、層間接続導体層と絶縁樹脂間での剥離の有無を確認した。
　＜評価結果＞
　＜評価１＞絶縁信頼性評価
　比較例の多層配線基板１５０では、絶縁樹脂層がいずれの厚さを有していても、９６時間時点で全数絶縁不良が確認された。一方、本実施形態の多層配線基板１２では、絶縁樹脂層がいずれの厚さを有していても、１９２時間経過後における抵抗値は１０６Ω以上を示し、良好な絶縁信頼性を示した。
　＜評価２＞層間接続導体層と樹脂層との密着性評価
　１０００サイクル後において、比較例の多層配線基板１５０では、層間接続導体層と絶縁樹脂の界面で剥離が確認された。一方、本実施形態の多層配線基板１２では、層間接続導体層と樹脂界面で剥離は確認されなかった。
　上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
　なお、上述の例では、第１無機絶縁層１６０は、溝部７４においては、底面７４ｂ及び側壁を被覆し、ランド用凹部７５においては、底面７５ｂ及び側壁を被覆する構成が一例として説明されたが、これに限定されない。他の例では、第１無機絶縁層１６０は、溝部７４においては、底面７４ｂのみを被覆し、ランド用凹部７５においては、底面７５ｂのみを被覆する構成であってもよい。更に、第１無機絶縁層１６０は、第１絶縁樹脂層７１の第１面７１ａを被覆する構成が一例として説明されたが、これに限定されない。他の例では、第１無機絶縁層１６０は、第１面７１ａに設けられない構成であってもよい。
　同様に、第２無機絶縁層１７０は、溝部８４においては、底面８４ｂ及び側壁を被覆し、ランド用凹部８５においては、底面８５ｂ及び側壁を被覆する構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層１７０は、溝部８４においては、底面８４ｂのみを被覆し、ランド用凹部８５においては、底面８５ｂのみを被覆する構成であってもよい。更に、第２無機絶縁層１７０は、第２絶縁樹脂層８１の第１面８１ａを被覆する構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層１７０は、第１面８１ａに設けられない構成であってもよい。
　更に、上述の例では、第１層７０は、導体層７７の側面を覆う、チタンから形成されるシード密着層７８を備える構成が一例として説明された。チタンから形成されるシード密着層７８は、無機絶縁層を構成する。本実施形態のように、シード密着層７８を備える構成である場合は、第１無機絶縁層１６０が、溝部７４の側壁、及び、ランド用凹部７５の側壁を被覆しない構成であっても、シード密着層７８によって、導体層７７から第１絶縁樹脂層７１への金属の拡散を防止できる。
　同様に、第２層８０では、第２無機絶縁層１７０が、溝部８４の側壁、及び、ランド用凹部７５の側壁を被覆しない構成であっても、シード密着層８８によって、導体層８７から第２絶縁樹脂層８１への金属の拡散を防止できる。
　また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
　本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
　＜３＞第３実施形態
　第３実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板は、多層配線基板に以下の構成を採用すること以外は、それぞれ、第１実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板と同様である。
　図４０は、第３実施形態に係るパッケージ化デバイスが含んでいる多層配線基板を概略的に示す断面図である。図４１は、図４０に示す多層配線基板の一部を拡大して示す断面図である。図４２は、図４０に示す多層配線基板の他の一部を拡大して示す断面図である。
　図４０乃至図４２に示す多層配線基板１２は、図４０に示すように、２以上の層１２０と、絶縁樹脂層１２４と、絶縁樹脂層１２１と、導体層１２３と、導体層１２６と、密着層１２５ａと、シード層１２５ｂと、表面処理層１２７と、絶縁樹脂層１２８とを含んでいる。
　２以上の層１２０は、互いに積層されている。ここでは、２つの層１２０が積層されている。層１２０の数は、３以上であってもよい。
　これら層１２０の各々は、絶縁樹脂層１２０１と、無機絶縁層１２０２と、導体層１２０３と、第１金属含有層１２０４ａと、第２金属含有層１２０４ｂとを含んでいる。
　この多層配線基板１２の層１２０は、第１及び第２実施形態における層５０、７０又は８０に相当している。この多層配線基板１２の絶縁樹脂層１２０１は、第１及び第２実施形態における第１絶縁樹脂層７１又は第２絶縁樹脂層８１に相当している。この多層配線基板１２の導体層１２０３は、第１及び第２実施形態における導体層７７又は８７に相当している。この多層配線基板１２の第１金属含有層１２０４ａは、第１及び第２実施形態におけるシード密着層７８又は８８に相当している。そして、この多層配線基板１２の第２金属含有層１２０４ｂは、第１及び第２実施形態におけるシード層７９又は８９に相当している。
　即ち、この多層配線基板１２は、層１２０の各々が無機絶縁層１２０２を含んでいること以外は、第１実施形態に係る多層配線基板１２と同様である。また、この多層配線基板１２は、無機絶縁層１２０２が後述する構造を有していること以外は、第２実施形態に係る多層配線基板１２と同様である。
　絶縁樹脂層１２０１は、厚さ方向に一体に形成されている。絶縁樹脂層１２０１は、好ましくは、フィラーを含んでいない絶縁樹脂からなる。
　絶縁樹脂層１２０１は、図４０乃至図４２に示すように、第１面Ｓ１と、その裏面である第２面Ｓ２とを有している。絶縁樹脂層１２０１には、複数の第１凹部Ｒ１、複数の溝部Ｇ、及び、複数の第２凹部Ｒ２が設けられている。
　第１凹部Ｒ１は、第１面Ｓ１で開口している。第１凹部Ｒ１は、後述するランド部１２０３Ｌで埋め込まれたランド用凹部である。
　第１凹部Ｒ１は、深さが互いに等しい。第１凹部Ｒ１の深さは、絶縁樹脂層１２０１の厚さよりも小さい。
　第１凹部Ｒ１の１以上は、溝部Ｇの１つと連通している。また、第１凹部Ｒ１の１以上は、この第１凹部Ｒ１が設けられた絶縁樹脂層１２０１が有している第２凹部Ｒ２と連通している。
　第１凹部Ｒ１は、開口と側壁と底面とを有している。第１凹部Ｒ１の底面は、厚さ方向に対して垂直な平面である。一例によれば、第１凹部Ｒ１は円形状の底面を有しており、第２凹部Ｒ２と連通した第１凹部Ｒ１の底面は円形に開口している。
　第１凹部Ｒ１は、ここでは、厚さ方向に対して垂直な方向の寸法が開口から底面に向かって漸次大きくなる形状を有している。即ち、第１凹部Ｒ１は、ここでは、厚さ方向に対して垂直な断面が逆テーパ状である。一例によれば、第１凹部Ｒ１は、円錐台形状を有している。第１凹部Ｒ１は、厚さ方向に平行な断面が矩形状であってもよい。即ち、第１凹部Ｒ１は、高さ方向が厚さ方向に平行な角柱又は円柱形状を有していてもよい。
　溝部Ｇは、第１面Ｓ１で開口している。溝部は、後述する配線部１２０３Ｗで埋め込まれている。溝部Ｇの深さは、第１凹部Ｒ１の深さと等しい。
　溝部Ｇは、開口と側壁と底面とを有している。溝部Ｇの底面は、厚さ方向に対して垂直な平面である。
　溝部Ｇは、開口から底面に向かって幅が漸次広くなる形状を有している。即ち、溝部Ｇは、ここでは、長さ方向に対して垂直な断面が逆テーパ状である。溝部Ｇは、長さ方向に対して垂直な断面が矩形状であってもよい。
　第２凹部Ｒ２は、第２面Ｓ２で開口している。第２凹部Ｒ２は、後述するビア部１２０３Ｖで埋め込まれたビア用凹部である。
　第２凹部Ｒ２は、第１凹部Ｒ１の１以上と連通している。具体的には、第２凹部Ｒ２の各々は、第１凹部Ｒ１の何れかと連通している。
　第２凹部Ｒ２は、開口と側壁とを有している。第２凹部Ｒ２は、その底部の位置で、第１凹部Ｒ１と連通している。厚さ方向に垂直な平面への第２凹部Ｒ２の正射影は、この第２凹部Ｒ２と連通した第１凹部Ｒ１の底面の先の平面への正射影の輪郭によって取り囲まれている。
　第２凹部Ｒ２は、厚さ方向に対して垂直な方向の寸法が開口から底部へ向かって漸次大きくなる形状を有している。即ち、第２凹部Ｒ２は、厚さ方向に対して垂直な断面が逆テーパ状である。一例によれば、第２凹部Ｒ２は、円錐台形状を有している。第２凹部Ｒ２は、厚さ方向に平行な断面が矩形状であってもよい。即ち、第２凹部Ｒ２は、高さ方向が厚さ方向に平行な角柱又は円柱形状を有していてもよい。　
　なお、第１凹部Ｒ１、溝部Ｇ及び第２凹部Ｒ２については、後で更に詳しく説明する。
　無機絶縁層１２０２は、絶縁樹脂層１２０１の第１面Ｓ１を被覆している。各絶縁樹脂層１２０１の第１面Ｓ１を被覆している無機絶縁層１２０２は、この無機絶縁層１２０２を間に挟んで先の絶縁樹脂層１２０１と隣接した絶縁樹脂層に設けられた第２凹部Ｒ２の位置に、貫通孔を有している。また、無機絶縁層１２０２は、これが第１面Ｓ１を被覆している絶縁樹脂層１２０１に設けられた溝部Ｇの位置に、スリットを有している。
　導体層１２０３は、絶縁樹脂層１２０１の第１凹部Ｒ１及び溝部Ｇをそれぞれ埋め込んだランド部１２０３Ｌ及び配線部１２０３Ｗと、ランド部１２０３Ｌの位置で第１面Ｓ１から突出したビア部１２０３Ｖとを含んでいる。各導体層１２０３において、ビア部１２０３Ｖの各々は、その導体層１２０３が含んでいるランド部１２０３Ｌの１つと一体に形成されている。各導体層１２０３のビア部１２０３Ｖは、その導体層１２０３のランド部１２０３Ｌ及び配線部１２０３Ｗによって第１凹部Ｒ１及び溝部Ｇがそれぞれ埋め込まれた絶縁樹脂層１２０１とその第１面Ｓ１側で隣接した他の絶縁樹脂層の第２凹部Ｒ２を埋め込んでいる。
　導体層１２０３は、銅などの金属又は合金からなる。導体層１２０３は、単層構造を有していてもよく、多層構造を有していてもよい。一例によれば、導体層１２０３は銅からなる。
　第１金属含有層１２０４ａは、図４０乃至図４２に示すように、ランド部１２０３Ｌの側面及び上面の周縁部を被覆した部分と、配線部１２０３Ｗの側面及び上面を被覆した部分と、ビア部１２０３Ｖの側面及び上面を被覆した部分とを含んでいる。即ち、第１金属含有層１２０４ａは、第１凹部Ｒ１、第２凹部Ｒ２及び溝部Ｇの底面及び側壁上に設けられている。
　第１金属含有層１２０４ａは、後述するダミー層２２０１への第２金属含有層１２０４ｂの密着性を向上させて、第２金属含有層１２０４ｂの剥離を生じ難くする密着層又はシード密着層である。一例によれば、第１金属含有層１２０４ａは、チタン層などのチタンを含有した層である。
　第２金属含有層１２０４ｂは、第１金属含有層１２０４ａと導体層１２０３との間に介在している。第２金属含有層１２０４ｂは、導体層１２０３の電解めっきによる成膜において、給電層としての役割を果たすシード層である。第２金属含有層１２０４ｂは、例えば、導体層１２０３と同じ材料からなるか又は導体層１２０３の材料と比較してイオン化傾向が小さい金属材料からなる。一例によれば、第２金属含有層１２０４ｂは銅からなる。なお、互いに積層された２つの層が同じ材料からなる場合であっても、積層方向に平行な断面を、例えば、走査電子顕微鏡で観察することにより、それら層間の界面を確認することができる。
　絶縁樹脂層１２４は、図４０に示すように、層１２０からなる多層配線構造の一方の主面上に設けられている。絶縁樹脂層１２４の材料は、絶縁樹脂層１２０１の材料と同じであってもよく、異なっていてもよい。
　絶縁樹脂層１２４には、それと隣接した層１２０が含む絶縁樹脂層１２０１のビア部１２０３Ｖの位置に、貫通孔が設けられている。絶縁樹脂層１２４の貫通孔は、それと隣接した層１２０が含む絶縁樹脂層１２０１のビア部１２０３Ｖによって埋め込まれている。
　絶縁樹脂層１２４の貫通孔は、層１２０側で開口した凹部である。これら凹部は、ここでは、厚さ方向に対して垂直な方向の寸法が下方から上方に向かって漸次小さくなる形状を有している。即ち、絶縁樹脂層１２４の凹部は、ここでは、厚さ方向に対して垂直な断面が順テーパ状である。一例によれば、これら貫通孔は、円錐台形状を有している。これら貫通孔（又は凹部）は、厚さ方向に平行な断面が矩形状であってもよい。即ち、これら貫通孔は、高さ方向が厚さ方向に平行な角柱又は円柱形状を有していてもよい。
　絶縁樹脂層１２１は、絶縁樹脂層１２４上に設けられている。絶縁樹脂層１２１の材料は、絶縁樹脂層１２４及び１２０１の材料と同じであってもよく、異なっていてもよい。絶縁樹脂層１２１には、絶縁樹脂層１２４の貫通孔の位置に貫通孔が設けられている。
　導体層１２３は、絶縁樹脂層１２１の貫通孔を埋め込んでいる。導体層１２３は、多層配線基板１２と機能デバイス２０との接合のための電極である。導体層１２３は、例えば、銅からなる。
　導体層１２６は、下方に位置した層１２０が含んでいる絶縁樹脂層１２０１の第２凹部Ｒ２を埋め込むとともに、その絶縁樹脂層１２０１の第２面Ｓ２のうち第２凹部Ｒ２の開口及びその周囲の領域を被覆している。導体層１２６は、銅などの金属又は合金からなる。
　密着層１２５ａは、下方に位置した層１２０が含んでいる絶縁樹脂層１２０１の第２凹部Ｒ２の内面を被覆した部分と、その絶縁樹脂層１２０１の第２面Ｓ２のうち第２凹部Ｒ２の開口の周囲の領域を被覆した部分とを含んでいる。密着層１２５ａは、絶縁樹脂層１２０１へのシード層１２５ｂの密着性を向上させて、シード層１２５ｂの剥離を生じ難くする層である。
　シード層１２５ｂは、密着層１２５ａ上に設けられている。シード層１２５ｂは、導体層１２６の電解めっきによる成膜において、給電層としての役割を果たす。
　絶縁樹脂層１２８は、下方に位置した層１２０が含んでいる絶縁樹脂層１２０１及び導体層１２６上に設けられている。絶縁樹脂層１２８には、導体層１２６の位置に貫通孔が設けられている。
　表面処理層１２７は、導体層１２６のうち、絶縁樹脂層１２８の貫通孔内で露出した部分の上に設けられている。表面処理層１２７は、導体層１２６の表面の酸化防止及びはんだに対する濡れ性向上のために設ける。
　この多層配線基板１２は、例えば、以下の方法により製造することができる。
　図４３乃至図５３は、本発明の第３実施形態に係る多層配線基板の製造方法を概略的に示す断面図である。
　この方法では、先ず、第１実施形態において図４乃至図１１を参照しながら説明したのと同様の方法により、図４３の構造を得る。図４３の構造は、支持体２、剥離層３、密着層１２２ａ、シード層１２２ｂ、絶縁樹脂層１２１、導体層１２３、及び絶縁樹脂層１２４を含んでいる。密着層１２２ａ、シード層１２２ｂ、絶縁樹脂層１２１、導体層１２３、及び絶縁樹脂層１２４は、それぞれ、第１及び第２実施形態におけるシード密着層５、シード層６、絶縁樹脂層１０７、導体層１０８、及び絶縁樹脂層６１に相当している。
　なお、絶縁樹脂層１２４の貫通孔は、絶縁樹脂層１２４の第２面、ここでは、絶縁樹脂層１２４の上面で開口した第２凹部Ｒ２である。第２凹部Ｒ２は、断面が矩形形状を有するように形成してもよいが、順テーパ形状に形成することが好ましい。順テーパ形状に形成すると、第２凹部Ｒ２内で不連続部を生じさせることなく、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂを形成することが容易になる。
　次に、図４４に示すように、絶縁樹脂層１２４及び導体層１２３上に、無機絶縁層１２０２を形成する。無機絶縁層１２０２は、絶縁樹脂層１２４の上面と、第２凹部Ｒ２の内面とを被覆するように形成する。
　無機絶縁層１２０２は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）により形成する。無機絶縁層１２０２は、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、フッ素を添加した酸化ケイ素、及び、炭素を添加した酸化ケイ素からなる群より選ばれる１以上の絶縁体からなる。
　無機絶縁層１２０２の厚さは、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。無機絶縁層１２０２を薄くすると、ピンホール等の不連続部を生じ易くなる。無機絶縁層１２０２の厚さは、１０００ｎｍ以下であることが好ましく、５００ｎｍ以下であることがより好ましい。無機絶縁層１２０２を厚くすると、例えば、その成膜やエッチングによるその部分的な除去に、より長い時間が必要となる。
　次に、図４５に示すように、無機絶縁層１２０２上に、溝Ｇ’と、１以上が第２凹部Ｒ２と連通した貫通孔Ｒ１’とを有するダミー層２２０１を形成する。ダミー層２２０１は、第１実施形態における第１絶縁樹脂層７１に相当する。ダミー層２２０１の溝Ｇ’及び貫通孔Ｒ１’は、それぞれ、絶縁樹脂層１２０１の溝部Ｇ及び第１凹部Ｒ１に相当する。
　ダミー層２２０１は、感光性樹脂からなる。この感光性樹脂としては、例えば、レジスト層１４３について上述したのと同様の材料を使用することができる。また、溝Ｇ’及び貫通孔Ｒ１’を有するダミー層２２０１は、例えば、レジスト層１４３について上述したのと同様の方法により形成することができる。
　ダミー層２２０１が有する貫通孔Ｒ１’は、その上面における開口径が、絶縁樹脂層１２４の貫通孔のその上面における開口径と比較してより大きくなるように形成する。また、貫通孔Ｒ１’は、順テーパ形状に形成する。そして、溝Ｇ’も、長さ方向に垂直な断面が順テーパ形状を有するように形成する。
　溝Ｇ’及び貫通孔Ｒ１’は、断面が矩形形状を有するように形成してもよいが、順テーパ形状に形成すると、溝Ｇ’及び貫通孔Ｒ１’内で不連続部を生じさせることなく、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂを形成することが容易になる。
　また、溝Ｇ’及び貫通孔Ｒ１’を、断面が順テーパ形状を有するように形成した場合、それらの断面積を変更することなしに、断面を矩形状とした場合と比較して、絶縁樹脂層１２０１と無機絶縁層１２０２との接触面積が大きくなる。それ故、絶縁樹脂層１２０１と無機絶縁層１２０２との密着性を向上させることができる。同様に、絶縁樹脂層１２０１と導体層１２０３との密着性も向上させることができる。従って、層間剥離を生じ難くすることができる。
　次いで、図４６に示すように、無機絶縁層１２０２のうち、第２凹部Ｒ２内で露出した部分と、溝Ｇ’内で露出した部分と、貫通孔Ｒ１’内で露出した部分とを除去する。この除去は、例えば、ダミー層２２０１をマスクとして用いたドライエッチングによって行う。
　次に、第１実施形態において、図１３乃至図１６を参照しながら説明した工程を実施する。これにより、図４７の構造を得る。
　図４７において、導体層１２０３のうち、第２凹部Ｒ２を埋め込んだ部分、貫通孔Ｒ１’を埋め込んだ部分、及び、溝Ｇ’を埋め込んだ部分は、それぞれ、ビア部１２０３Ｖ、ランド部１２０３Ｌ及び配線部１２０３Ｗである。ビア部１２０３Ｖは、第１及び第２実施形態におけるビア部６２又は７３に相当している。ランド部１２０３Ｌは、第１及び第２実施形態におけるランド部７２ａ又は８２ａに相当している。配線部１２０３Ｗは、第１及び第２実施形態における配線部７２ｂ又は８２ｂに相当している。
　次いで、図４８に示すように、導体層１２０３を被覆するとともに、ランド部１２０３Ｌ及び配線部１２０３Ｗの間の隙間を埋め込んだ絶縁樹脂層１２０１を設ける。絶縁樹脂層１２０１には、第２凹部Ｒ２としての貫通孔を形成する。なお、絶縁樹脂層１２０１のうち、絶縁樹脂層１２０１の下面及び上面は、それぞれ、第１面Ｓ１及び第２面Ｓ２である。また、絶縁樹脂層１２０１のうちランド部１２０３Ｌで埋め込まれた凹部は、上述した第１凹部Ｒ１である。そして、絶縁樹脂層１２０１のうち配線部１２０３Ｗで埋め込まれた凹部は、上述した溝部Ｇである。
　絶縁樹脂層１２０１は、感光性樹脂又は非感光性樹脂からなる。この感光性樹脂又は非感光性樹脂としては、例えば、レジスト層１４０及び絶縁樹脂層６１について上述したのと同様の材料を使用することができる。また、第１凹部Ｒ１、第２凹部Ｒ２及び溝部Ｇを有する絶縁樹脂層１２０１は、例えば、レジスト層１４０及び絶縁樹脂層６１について上述したのと同様の方法により形成することができる。
　なお、絶縁樹脂層１２０１を形成するのに先立ち、無機絶縁層１２０２及び第１金属含有層１２０４ａ上にシランカップリング剤からなる層を形成してもよい。シランカップリング剤からなる層を設けることで、絶縁樹脂層１２０１と無機絶縁層１２０２及び第１金属含有層１２０４ａとの密着性が向上する。それらの密着性が向上すると、多層配線基板１２が、例えば熱により反りを生じた場合であっても、導体層１２０３と絶縁樹脂層１２０１との間での層間剥離や、無機絶縁層１２０２と絶縁樹脂層１２０１との間での層間剥離を生じ難くなる。
　以上のようにして、絶縁樹脂層１２０１と、無機絶縁層１２０２と、導体層１２０３と、第１金属含有層１２０４ａと、第２金属含有層１２０４ｂとを含んだ層１２０を得る。
　その後、図４４乃至図４８を参照しながら説明した工程からなるシーケンスを繰り返し、次いで、第１実施形態において図１９乃至図２４を参照しながら説明した工程を実施する。これにより、図４９乃至図５３に示す構造を順次得る。即ち、２つの層１２０を含んだ多層配線構造を得る。なお、上記のシーケンスを更に１回以上繰り返すと、多層配線構造が含む層１２０の数を３以上とすることができる。
　以上のようにして、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板を得る。
　なお、第３実施形態に係る複合配線基板及びパッケージ化デバイスは、この支持体付き多層配線基板を使用すること以外は、第１実施形態において説明したのと同様の方法により製造することができる。
　シリコンインターポーザ技術によって得られるインターポーザ、所謂シリコンインターポーザは、シリコンウェハと半導体前工程用の設備とを用いて製造されている。シリコンウェハは、形状及びサイズに制限があり、１枚のウェハから製造できるインターポーザの数は、必ずしも多くはない。そして、その製造設備も高価である。それ故、シリコンインターポーザは高価である。また、シリコンウェハは半導体であることから、シリコンインターポーザを使用すると、伝送特性が劣化するという問題もある。
　上記の多層配線基板１２の製造に、シリコンウェハは不要である。また、多層配線基板１２では、絶縁層の多くを絶縁樹脂層とすることができる。それ故、上記の多層配線基板１２は、安価な材料及び設備で製造することができ、低コスト化が可能であり、また、優れた伝送特性も達成し得る。
　微細な配線パターンを有する導体層を含んだ多層配線構造をＦＣ－ＢＧＡ基板に直接作り込む手法は、シリコンインターポーザに見られる伝送特性の劣化は小さい。しかしながら、この手法には、ＦＣ－ＢＧＡ基板自体の製造歩留まりの問題や、ガラスエポキシ基板などのコア層上に、微細な配線パターンを有する導体層を含んだ多層配線構造を形成する難易度が高いため、全体的に製造歩留まりが低いという課題がある。更に、このＦＣ－ＢＧＡ基板では、その厚さを二等分する平面に対して高い対称性を実現することは難しい。それ故、そのようなＦＣ－ＢＧＡ基板は、加熱時に反りや歪みを生じ易い。
　上記の複合配線基板及びパッケージ化デバイスの製造においては、ＦＣ－ＢＧＡ基板とは別に、多層配線基板１２を製造し、それらを互いに接合する。微細な配線パターンを有する導体層１２０３を含んだ多層配線構造は、ＦＣ－ＢＧＡ基板には作り込まず、多層配線基板１２に作り込む。それ故、上記の複合配線基板及びパッケージ化デバイスは、高い歩留まりで製造可能である。
　また、複合配線基板１０の製造において、微細な配線パターンを有する導体層１２０３を含んだ多層配線構造は、ガラスエポキシ基板などのコア層上に形成するのではなく、支持体２上に形成する。支持体２として平滑性に優れたものを使用することができるため、その上に形成する微細パターン等は高い形状精度で形成可能である。このような理由でも、上記の複合配線基板及びパッケージ化デバイスは、高い歩留まりで製造可能である。
　また、上記の複合配線基板及びパッケージ化デバイスでは、ＦＣ－ＢＧＡ基板において、その厚さを二等分する平面に対して高い対称性を実現することは容易であり、また、多層配線基板１２においても、その厚さを二等分する平面に対して高い対称性を実現することは容易である。それ故、上記の複合配線基板及びパッケージ化デバイスは、加熱時に反りや歪みを生じ難い。
　また、セミアディティブ工法では、ランド部１２０３Ｌ及び配線部１２０３Ｗをマスクとして用いたエッチングにより、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂをパターニングする。それ故、セミアディティブ工法では、ランド部１２０３Ｌ及び配線部１２０３Ｗの表面は、このエッチングによってダメージを受ける。即ち、表面粗さが大きくなる。ランド部１２０３Ｌ及び配線部１２０３Ｗの表面、特には配線部１２０３Ｗの表面粗さが大きくなると、伝送特性が低下する。
　これに対し、上記の多層配線基板１２の製造では、ダミー層や絶縁樹脂層からなる下地層に凹部や溝を設けておき、下地層の上面並びに凹部や溝の内面に第１金属含有層１２０４ａ、第２金属含有層１２０４ｂ及び導体層１２０３を順次形成し、その後、これら層のうち凹部や溝の外側に位置した部分を研磨によって除去することにより、ビア部１２０３Ｖ、ランド部１２０３Ｌ及び配線部１２０３Ｗを形成する。即ち、上記の多層配線基板１２の製造では、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂをパターニングするためのエッチングは行わない。それ故、このエッチングによって、ビア部１２０３Ｖ、ランド部１２０３Ｌ及び配線部１２０３Ｗの表面がダメージを受けることはなく、それらは滑らかな表面を有している。従って、上記の多層配線基板１２は、優れた伝送特性を達成し得る。
　また、上記の多層配線基板１２では、層１２０の各々は、無機絶縁層１２０２を含んでいる。無機絶縁層１２０２を設けると、ダミー層２２０１を除去するためのエッチングによる絶縁樹脂層１２４のダメージを小さくすることができる。また、無機絶縁層１２０２を設けると、多層配線基板１２の剛性が高まり、その反りや撓みが生じ難くなる。
　そして、無機絶縁層１２０２は、絶縁樹脂層間での金属の拡散を生じ難くする。それ故、上記の多層配線基板１２は、優れた絶縁信頼性を達成し得る。
　更に、上記の多層配線基板１２では、ビア部１２０３Ｖ、ランド部１２０３Ｌ及び配線部１２０３Ｗの側面及び下面は、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂで覆われている。第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂは、導体層１２０３から絶縁樹脂層１２０１等への金属の拡散を抑制する。それ故、このような理由でも、上記の多層配線基板１２は、優れた絶縁信頼性を達成し得る。
　＜効果の検証＞
　上記の多層配線基板１２が奏する効果を、以下に説明する方法で検証した。
　（実施例）
　図４０乃至図４２を参照しながら説明した多層配線基板１２を、図４３乃至図５３等を参照しながら説明した方法により製造した。ここでは、配線ルールはＬ／Ｓ＝２μｍ／２μｍとした。
　（比較例）
　図５４は、比較例に係る多層配線基板を概略的に示す断面図である。図５５は、図５４に示す多層配線基板の一部を拡大して示す断面図である。図５６は、図５４に示す多層配線基板の他の一部を拡大して示す断面図である。
　図５４乃至図５６に示す多層配線基板１２’は、以下の点を除き、実施例に係る多層配線基板１２と同様である。
　即ち、多層配線基板１２’は、層１２０の代わりに層１２０’を含んでいる。各層１２０’は、絶縁樹脂層１２０１と、第１金属含有層１２０４ａと、第２金属含有層１２０４ｂとを含んでいるが、無機絶縁層１２０２を含んでいない。そして、第１金属含有層１２０４ａと、第２金属含有層１２０４ｂ及び導体層１２０３の形成に、従来のセミアディティブ工法を利用したため、ランド部１２０３Ｌ及び配線部１２０３Ｗの側面は、第１金属含有層１２０４ａ及び第２金属含有層１２０４ｂによって覆われていない。また、ランド部１２０３Ｌ及び配線部１２０３Ｗの断面は、略矩形形状を有している。これらの点を除けば、比較例に係る多層配線基板１２’は、実施例に係る多層配線基板１２と同様である。
　（試験）
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で評価を実施した。このバイアス及び環境下で１９２時間経過した時点で、抵抗値が１０６Ω以上であることを合格条件とした。実施例及び比較例の各々について、評価数はＮ＝１０とした。
　その結果、比較例に係る多層配線基板１２’は、何れも９６時間時点で絶縁不良が確認された。一方、実施例に係る多層配線基板１２の何れも、１９２時間経過後における抵抗値は１０６Ω以上を示し、良好な絶縁信頼性を示した。
　＜４＞第４実施形態
　第４実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板は、多層配線基板に以下の構成を採用すること以外は、それぞれ、第１実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板と同様である。
　図５７は、本発明の第４実施形態に係るパッケージ化デバイスに用いられる多層配線基板の一部を概略的に示す断面図である。図５８は、図５７に示す多層配線基板の一部を拡大して概略的に示す断面図である。図５８は、具体的には、後述する、第１層７０の一部、第２層８０の一部、及びそれらの近傍を示している。
　第４実施形態に係る多層配線基板１２は、層５０の各々が無機絶縁層を更に備えていること以外は、第１実施形態に係る多層配線基板１２と同様である。具体的には、第４実施形態に係る多層配線基板１２は、第１層７０が第１無機絶縁層１６０を更に備え、第２層８０が第２無機絶縁層１７０を更に備えていること以外は、第１実施形態に係る多層配線基板１２と同様である。また、この多層配線基板１２は、第１無機絶縁層１６０及び第２無機絶縁層１７０が後述する構造を有していること以外は、第２実施形態に係る多層配線基板１２と同様である。
　第１無機絶縁層１６０は、第１絶縁樹脂層７１の第１面７１ａ側の表面に対してコンフォーマルである。第１無機絶縁層１６０は、溝部７４の開口７４ｃの位置に開口１６１を形成するとともに、ランド用凹部７５の開口７５ｃの位置に開口１６２を形成している。なお、ランド用凹部７５は、その底面７５ｂの位置でビア用凹部７６と連通しており、それ故、底面７５ｂは環状に構成されている。従って、第１無機絶縁層１６０のうち底面７５ｂを被覆している部分も、環状に構成されている。
　第２無機絶縁層１７０は、第１無機絶縁層１６０に相当している。第２無機絶縁層１７０は、第２絶縁樹脂層８１の第１面８１ａ側の表面に対してコンフォーマルである。第２無機絶縁層１７０は、溝部８４の開口８４ｃの位置に開口１７１を形成するとともに、ランド用凹部８５の開口８５ｃの位置に開口１７２を形成している。これら開口１７１及び１７２は、それぞれ、第１無機絶縁層１６０が形成している開口１６１及び１６２に相当している。なお、ランド用凹部８５は、その底面８５ｂの位置でビア用凹部８６と連通しており、それ故、底面８５ｂは環状に構成されている。従って、第２無機絶縁層１７０のうち底面８５ｂを被覆している部分も、環状に構成されている。
　次に、この多層配線基板１２の製造方法の一例を説明する。図５９乃至図６５は、多層配線基板１２の製造方法の一例を概略的に示す断面図である。
　この方法では、先ず、第１実施形態において図４乃至図１６を参照しながら説明したのと同様の方法により、図１６の構造を得る。
　次に、図１６に示す構造の絶縁樹脂層６１側の面に、図５９に示すように、第１無機絶縁層１６０を形成する。第１無機絶縁層１６０の材料は、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、フッ素を添加した酸化ケイ素、及び、炭素を添加した酸化ケイ素からなる群より選ばれる１以上の絶縁体を含む。
　第１無機絶縁層１６０は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）によって形成することができる。ランド部７２ａ及び配線部７２ｂは逆テーパ状の断面形状を有しているが、プラズマＣＶＤによれば、導体層７７及び絶縁樹脂層６１の上面だけでなく、シード密着層７８のうちランド部７２ａ及び配線部７２ｂの側面を覆っている部分の上にも、第１無機絶縁層１６０を形成することができる。
　なお、第１無機絶縁層１６０と配線部７２ｂとの間、及び、第１無機絶縁層１６０とランド部７２ａとの間に、シランカップリング剤からなる層を設けてもよい。シランカップリング剤からなる層を設けることで、第１無機絶縁層１６０及びシード密着層７８の密着性、第１無機絶縁層１６０及びシード層７９の密着性、並びに、第１無機絶縁層１６０及び導体層７７の密着性を向上させることができる。それらの密着性が向上すると、多層配線基板１２が、例えば熱により反りを生じた場合であっても、第１無機絶縁層１６０及びシード密着層７８の剥離、第１無機絶縁層１６０及びシード層７９の剥離、並びに、第１無機絶縁層１６０及び導体層７７の剥離を生じ難くなる。
　また、本実施形態の多層配線基板１２は、従来のセミアディティブ工法で形成した配線部に対して無機絶縁層を形成した構成よりも高い絶縁信頼性を示す。セミアディティブ工法を用いた場合、配線部はエッチングにより形成するため、配線部の表面は粗化された状態となる。
　配線部の表面が粗化されているため、無機絶縁膜の追従性が低下することで、無機絶縁膜にピンホールが形成されるおそれがある。このピンホールを通して銅が拡散するため、絶縁信頼性は低下する。また、ピンホールを解消するために、無機絶縁膜を厚くすると、銅と無機絶縁膜の線膨張係数差の影響が強くなり、銅／無機絶縁膜界面で剥離が生じる虞がある。
　次に、図６０に示すように、第１無機絶縁層１６０上に、第１実施形態において図１７を参照しながら説明したのと同様の方法により、ビア用凹部７６を有する第１絶縁樹脂層７１を形成する。
　以上のようにして、第１絶縁樹脂層７１と、導体層７７と、シード密着層７８と、シード層７９と、第１無機絶縁層１６０とを含んだ第１層７０を得る。
　次いで、第１絶縁樹脂層７１と第１無機絶縁層１６０とからなる下地層上に、第１層７０について上述したのとほぼ同様の方法により第２層８０を形成する。
　即ち、先ず、第１実施形態において図１２を参照しながらレジスト層１４３について上述したのと同様の方法により、図６１に示すように、第１絶縁樹脂層７１からなる第１無機絶縁層１６０の下地層上に、溝部８４及びランド用凹部８５にそれぞれ対応した溝１８１及び貫通孔１８２を有するレジスト層１８０を形成する。レジスト層１８０は、ダミー層の一例である。
　次に、図６２に示すように、第１無機絶縁層１６０のうちビア用凹部７６内で露出した部分をドライエッチング等により除去する。次いで、シード密着層８８及びシード層８９を、それぞれ、シード密着層７８及びシード層７９について上述したのと同様の方法により順次形成する。
　こうすることで、ランド部７２ａと、その上に形成するビア部７３との電気的接続が可能となる。なお、第１無機絶縁層１６０のビア用凹部７６内で露出した部分の除去は、第１絶縁樹脂層７１にビア用凹部７６を形成した後であって、レジスト層１８０を形成する前であってもよい。
　次に、図１４乃至図１６、図５９及び図６０を参照しながら説明したのと同様の工程を順次実施することで、図６３に示すように、シード密着層８８と、シード層８９と、ランド部８２ａ、配線部８２ｂ及びビア部７３を含んだ導体層８７と、第２無機絶縁層１７０と、第２絶縁樹脂層８１とを形成する。
　以上のようにして、第２絶縁樹脂層８１と、導体層８７と、シード密着層８８と、シード層８９と、第２無機絶縁層１７０とを含んだ第２層８０を得る。
　次に、図６４に示すように、第２無機絶縁層１７０のうちビア用凹部８６内で露出した部分を、例えばドライエッチングにより除去する。
　次に、第１実施形態において図１９乃至図２４を参照しながら説明した工程を実施する。これにより、図６５に示すように、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。
　なお、第４実施形態に係る複合配線基板及びパッケージ化デバイスは、この支持体付き多層配線基板を使用すること以外は、第１実施形態において説明したのと同様の方法により製造することができる。
　このように構成されたパッケージ化デバイスでは、第１層７０では、溝部７４の底面７４ｂと第１絶縁樹脂層７１との間、及び、ランド用凹部７５の底面７５ｂと第１絶縁樹脂層７１との間に、第１無機絶縁層１６０が介在している。第１無機絶縁層１６０のうち、底面７４ｂと第１絶縁樹脂層７１との間に介在した部分、及び、底面７５ｂと第１絶縁樹脂層７１との間に介在した部分は、ランド部７２ａ及び配線部７２ｂの上面から第１絶縁樹脂層７１内への金属の拡散を生じ難くするバリア層としての役割を果たす。
　同様に、第２層８０では、溝部８４の底面８４ｂと第２絶縁樹脂層８１との間、及び、ランド用凹部８５の底面８５ｂと第２絶縁樹脂層８１との間に、第２無機絶縁層１７０が介在している。第２絶縁樹脂層８１のうち、底面８４ｂと第２絶縁樹脂層８１との間に介在した部分、及び、底面８５ｂと第２絶縁樹脂層８１との間に介在した部分は、ランド部８２ａ及び配線部８２ｂの上面から第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。
　従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　シード密着層７８及び８８も、導体層７７及び８７から第１絶縁樹脂層７１及び第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。また、シード層７９及び８９が、それぞれ、導体層７７の材料と導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる場合、それらも導体層７７及び８７から第１絶縁樹脂層７１及び第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。
　しかしながら、シード密着層７８及びシード層７９のうちランド部７２ａ及び配線部７２ｂの側面を被覆した部分は、導体層７７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。同様に、シード密着層８８及びシード層８９のうちランド部８２ａ及び配線部８２ｂの側面を被覆した部分も、導体層８７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。バリア層の膜厚が小さくなると、その金属の拡散を生じ難くする能力は低下する。
　第１無機絶縁層１６０は、ランド用凹部７５の側壁を被覆した部分、及び、溝部７４の側壁を被覆した部分を更に含んでいる。このため、この構造は、第１無機絶縁層１６０がランド用凹部７５及び溝部７４の側壁を被覆した部分を含んでいない構造と比較して、ランド部７２ａ及び配線部７２ｂの側面から第１絶縁樹脂層７１への金属の拡散は生じ難い。
　第１無機絶縁層１６０は、第１絶縁樹脂層７１の第１面７１ａを被覆した部分を更に含んでいる。同様に、第２無機絶縁層１７０は、第２絶縁樹脂層８１の第１面８１ａを被覆した部分を更に含んでいる。このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。また、第１無機絶縁層１６０のうち第１面７１ａを被覆した部分と、第２無機絶縁層１７０のうち第１面８１ａを被覆した部分とは、多層配線基板１２の反りや撓みを生じ難くし得る。
　また、上記の方法では、導体層７７の成膜及び研磨後にレジスト層１４３を除去し、レジスト層１４３を多層配線基板１２の構成要素とする代わりに第１絶縁樹脂層７１を設ける。同様に、導体層８７の成膜及び研磨後にレジスト層１８０を除去し、レジスト層１８０を多層配線基板１２の構成要素とする代わりに第２絶縁樹脂層８１を設ける。
　導体層７７及び８７等の成膜及び研磨工程では、レジスト層１４３及び１８０中に金属が拡散するおそれがある。上記の多層配線基板１２は、金属が拡散された可能性のあるレジスト層１４３及び１８０を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。
　次に、上述した本実施形態の多層配線基板１２の構成とその製造方法を用いた場合の作用効果について、比較例である図６６に示す多層配線基板１５０を参照して説明する。
　本実施形態の例では、図５７及び図５８に示すように、ランド部７２ａ及び配線部７２ｂの間隙は第１絶縁樹脂層７１によって埋め込まれている。そして、ランド部７２ａの上面及び側面、並びに、配線部７２ｂの上面及び側面には、第１無機絶縁層１６０が設けられている。
　このように、ランド部７２ａの上面及び側面が第１無機絶縁層１６０で被覆され、配線部７２ｂの上面及び側面が第１無機絶縁層１６０で被覆されることで、導体層７７から第１絶縁樹脂層７１への金属の拡散を生じ難くすることができる。
　この効果については、第２層８０においても同様である。結果、複数の配線部７２ｂ間の絶縁性、並びに、ランド部７２ａ及び配線部７２ｂ間の絶縁性信頼性を向上できる。
　比較例は、図６６に示すように、内層の導体層及び層間接続導体層を公知技術であるセミアディティブ工法により作製した多層配線基板１５０である。多層配線基板１５０は、本実施形態の多層配線基板１２と同様の構成であるが、下記点について異なる。なお、多層配線基板１５０において本実施形態の多層配線基板１２と同様の機能を有する構成は、多層配線基板１２と同一の符号を付して説明する。なお、図６６は、多層配線基板１５０の第１層７０の配線部７２ｂ、第２層８０の配線部８２ｂ、及びそれらの近傍を示す断面図である。
　図６６に示すように、比較例の多層配線基板１５０は、本実施形態の多層配線基板１２に対して、第１無機絶縁層１６０及び第２無機絶縁層１７０を備えない構造である点で異なる。更に、比較例の多層配線基板１５０は、本実施形態の多層配線基板１２に対して、第１配線層７２のシード密着層７８及びシード層７９が、導体層７７の側面を覆わない構造である点で異なる。また、比較例の多層配線基板１５０は、第２配線層８２のシード密着層８８及びシード層８９が、導体層８７の側面を覆わない構造である点において、異なる。
　比較例の多層配線基板１５０の構造を、第１層７０を参照して説明する。図６６に示すように、比較例の多層配線基板１５０では、第１配線層７２の導体層７７の側面が第１絶縁樹脂層７１と接する。即ち、本実施形態の多層配線基板１２に比較して、導体層７７の第１絶縁樹脂層７１との接触面積が大きい。このため、導体層７７の銅が第１絶縁樹脂層７１に拡散しやすい。結果、第１絶縁樹脂層７１の絶縁信頼性が低下しやすくなる。比較例の多層配線基板１５０は、第２層８０においても、第１層７０と同様であり、即ち、第２絶縁樹脂層８１の絶縁信頼性が低下しやすくなる。
　更に、比較例の多層配線基板１５０は、第１無機絶縁層１６０及び第２無機絶縁層１７０を備えていないことから、第１絶縁樹脂層７１及び第２絶縁樹脂層８１間の絶縁信頼性も低下しやすくなる。
　＜作用効果の確認＞
　本実施形態の効果の確認として、本実施形態の多層配線基板１２と比較例の多層配線基板１５０について、以下の評価を実施した。
　＜評価方法＞絶縁信頼性評価
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で評価を実施した。配線ルールはＬ／Ｓ＝２／２μｍとした。また、多層配線基板１２及び多層配線基板１５０の双方において、各絶縁樹脂層の厚さを、１μｍ、１．５μｍ、２μｍ、及び２．５μｍとして評価を行った。
　多層配線基板１２では、第１無機絶縁層１６０及び第２無機絶縁層１７０の厚さを、５０ｎｍとした。上記のバイアス及び環境下で１９２時間経過した時点で、抵抗値が１０６Ω以上であることを合格条件とした。各樹脂厚さに対する評価数はＮ＝１０とした。
　＜評価結果＞
　比較例の多層配線基板１５０では、絶縁樹脂層がいずれの厚さを有していても、９６時間時点で全数絶縁不良が確認された。一方、本実施形態の多層配線基板１２では、絶縁樹脂層がいずれの厚さを有していても、１９２時間経過後における抵抗値は１０６以上を示し、良好な絶縁信頼性を示した。
　上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
　なお、上述の例では、第１無機絶縁層１６０は、溝部７４においては、底面７４ｂ及び側壁を被覆し、ランド用凹部７５においては、底面７５ｂ及び側壁を被覆する構成が一例として説明されたが、これに限定されない。他の例では、第１無機絶縁層１６０は、溝部７４においては、底面７４ｂのみを被覆し、ランド用凹部７５においては、底面７５ｂのみを被覆する構成であってもよい。更に、第１無機絶縁層１６０は、第１絶縁樹脂層７１の第１面７１ａを被覆する構成が一例として説明されたが、これに限定されない。他の例では、第１無機絶縁層１６０は、第１面７１ａに設けられない構成であってもよい。
　同様に、第２無機絶縁層１７０は、溝部８４においては、底面８４ｂ及び側壁を被覆し、ランド用凹部８５においては、底面８５ｂ及び側壁を被覆する構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層１７０は、溝部８４においては、底面８４ｂのみを被覆し、ランド用凹部８５においては、底面８５ｂのみを被覆する構成であってもよい。更に、第２無機絶縁層１７０は、第２絶縁樹脂層８１の第１面８１ａを被覆する構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層１７０は、第１面８１ａに設けられない構成であってもよい。
　更に、上述の例では、第１層７０は、導体層７７の側面を覆う、チタンから形成されるシード密着層７８を備える構成が一例として説明された。チタンから形成されるシード密着層７８は、無機絶縁層を構成する。本実施形態のように、シード密着層７８を備える構成である場合は、第１無機絶縁層１６０が、溝部７４の側壁、及び、ランド用凹部７５の側壁を被覆しない構成であっても、シード密着層７８によって、導体層７７から第１絶縁樹脂層７１への金属の拡散を防止できる。
　同様に、第２層８０では、第２無機絶縁層１７０が、溝部８４の側壁、及び、ランド用凹部７５の側壁を被覆しない構成であっても、シード密着層８８によって、導体層８７から第２絶縁樹脂層８１への金属の拡散を防止できる。
　また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
　本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
　＜５＞第５実施形態
　第５実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板は、多層配線基板に以下の構成を採用すること以外は、それぞれ、第４実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板と同様である。
　図６７は、第５実施形態に係る多層配線基板の一部を概略的に示す断面図である。図６８は、図６７に示す多層配線基板の一部を拡大して概略的に示す断面図である。図６８は、具体的には、第１層７０の一部、第２層８０の一部、及びそれらの近傍を示している。
　第５実施形態は、第２実施形態と第４実施形態との組み合わせに相当している。第５実施形態に係る多層配線基板１２は、層５０の各々が、第２実施形態において層５０について説明した無機絶縁層を更に備えていること以外は、第４実施形態に係る多層配線基板１２と同様である。具体的には、第５実施形態に係る多層配線基板１２は、第１層７０が無機絶縁層として第１無機絶縁層１６０及び第２無機絶縁層２００を備え、第２層８０が無機絶縁層として第１無機絶縁層１７０及び第２無機絶縁層２１０を備えていること以外は、第４実施形態に係る多層配線基板１２と同様である。ここで、図６７及び図６８の第１無機絶縁層１６０及び１７０は、それぞれ、第２実施形態における第１無機絶縁層１６０及び第２無機絶縁層１７０に相当している。また、図６７及び図６８の第２無機絶縁層２００及び２１０は、それぞれ、第４実施形態における第１無機絶縁層１６０及び第２無機絶縁層１７０に相当している。
　この多層配線基板１２において、第１無機絶縁層１６０は、第１面７１ａを被覆した第１部分１６３と、溝部７４の開口７４ｃを塞いだ第２部分１６４と、配線層７２の後述するランド部７２ａの第１面７１ａ側の周縁部７２ｃを被覆した第３部分１６５とを含んでいる。第１無機絶縁層１６０は、絶縁樹脂層６１に設けられたビアホール６３の位置に貫通孔１６２を有している。
　第２無機絶縁層２１０は、第４部分２１１と、第５部分２１２と、第６部分２１３と、第７部分２１４と、第８部分２１５とを含んでいる。
　第４部分２１１は、溝部８４の底面８４ｂを被覆した部分である。第５部分２１２は、溝部８４の側面８４ａを被覆した部分である。
　第６部分２１３は、ランド用凹部８５の底面８５ｂを被覆した部分である。ビア用凹部８６と連通したランド用凹部８５に形成された第６部分２１３は、ビア用凹部８６の位置に、貫通孔２１３ａが形成されている。
　第７部分２１４は、ランド用凹部８５の側面８５ａを被覆した部分である。第８部分２１５は、第１面８１ａと、第１無機絶縁層１７０の第１面８１ａを被覆した第１部分１７３の間に介在した部分である。
　次に、この多層配線基板１２の製造方法の一例を説明する。図６９乃至図７２は、多層配線基板１２の製造方法の一例を概略的に示す断面図である。
　この製造方法の一例では、先ず、第２実施形態において図３１乃至図３６等を参照しながら説明したのと同様の方法により、図３６に示す構造を得る。
　次に、第４実施形態において図５９を参照しながら説明した工程を実施する。これにより、図６９に示すように、少なくともランド部７２ａの上面及び配線部７２ｂの上面を被覆した第２無機絶縁層２００を形成する。本実施形態の例では、ランド部７２ａの上面、配線部７２ｂの上面、シード密着層７８の上面、シード層７９の上面、シード密着層７８の側面、及び、絶縁樹脂層６１の上面を被覆するように、第２無機絶縁層２００を形成する。第２無機絶縁層２００の材料は、第１無機絶縁層１６０、第１無機絶縁層１７０及び第２無機絶縁層２１０の材料と同じであってもよく、異なっていてもよい。
　なお、第１無機絶縁層１６０及びシード密着層７８の間に、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の間にシランカップリング剤からなる層を設けてもよい。シランカップリング剤からなる層を設けることで、第１無機絶縁層１６０及びシード密着層７８の密着性、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の密着性を向上させることができる。それらの密着性が向上すると、多層配線基板１２が、例えば熱により反りを生じた場合であっても、第１無機絶縁層１６０及びシード密着層７８の剥離、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の剥離を生じ難くなる。
　また、本実施形態の多層配線基板１２は、従来のセミアディティブ工法で形成した配線部に対して無機絶縁層を形成した構成よりも高い絶縁信頼性を示す。セミアディティブ工法を用いた場合、配線部はエッチングにより形成するため、配線部の表面は粗化された状態となる。
　配線部の表面が粗化されているため、無機絶縁膜の追従性が低下することで、無機絶縁膜にピンホールが形成されるおそれがある。このピンホールを通して銅が拡散するため、絶縁信頼性は低下する。また、ピンホールを解消するために、無機絶縁膜を厚くすると、銅と無機絶縁膜の線膨張係数差の影響が強くなり、銅／無機絶縁膜界面で剥離が生じる虞がある。
　次に、図６０乃至図６２等を参照しながら説明した工程を実施し、図１４乃至図１６を参照しながら説明した工程を実施し、更に、図６９を参照しながら説明した工程を実施する。これにより、図７０の構造を得る。
　次に、図３１乃至図３５を参照しながら説明した工程を実施し、図６４を参照しながら説明した工程を実施する。これにより、図７１の構造を得る。
　次に、第１実施形態において図１９乃至図２４を参照しながら説明した工程を実施する。これにより、図７２に示すように、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。
　なお、第５実施形態に係る複合配線基板及びパッケージ化デバイスは、この支持体付き多層配線基板を使用すること以外は、第１実施形態において説明したのと同様の方法により製造することができる。
　このように構成されたパッケージ化デバイスでは、第１層７０は、第１無機絶縁層１６０と、第２無機絶縁層２００とを備えている。第１無機絶縁層１６０は、第１面７１ａを被覆した第１部分１６３と、溝部７４の開口を塞いだ第２部分１６４と、ランド部７２ａの第１面７１ａ側の面の周縁部を被覆した第３部分１６５とを含んでいる。
　第２無機絶縁層２００は、溝部７４の底面７４ｂを被覆した第４部分２０１と、ランド用凹部７５の底面７５ｂを被覆した第６部分２０３を含んでいる。即ち、ランド部７２ａの上面と絶縁樹脂層７１との間、及び、配線部７２ｂの上面と絶縁樹脂層７１との間に、第２無機絶縁層２００が介在している。第２無機絶縁層２００は、ランド部７２ａ及び配線部７２ｂの上面から絶縁樹脂層７１内への金属の拡散を生じ難くするバリア層としての役割を果たす。
　同様に、第２層８０は、第１無機絶縁層１７０と、第２無機絶縁層２１０とを備えている。第１無機絶縁層１７０は、第２層８０の第１面８１ａを被覆した第１部分１７３と、溝部８４の開口を塞いだ第２部分１７４と、ランド部８２ａの第１面８１ａ側の面の周縁部を被覆した第３部分１７５とを含んでいる。
　第２無機絶縁層２１０は、溝部８４の底面８４ｂを被覆した第４部分２１１と、ランド用凹部８５の底面８５ｂを被覆した第６部分２１３を含んでいる。即ち、ランド部８２ａの上面と絶縁樹脂層８１との間、及び、配線部８２ｂの上面と絶縁樹脂層８１との間に、第２無機絶縁層２１０が介在している。第２無機絶縁層２１０は、ランド部８２ａ及び配線部８２ｂの上面から絶縁樹脂層８１内への金属の拡散を生じ難くするバリア層としての役割を果たす。
　このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、第１無機絶縁層１６０のうち第１面７１ａを被覆した第１部分１６３と、第１無機絶縁層１７０のうち第１面８１ａを被覆した第１部分１７３とにより、第１層７０及び第２層８０の剛性が向上するので、多層配線基板１２の反りや撓みを生じ難くし得る。
　更に、第１無機絶縁層１６０は、レジスト層１９０及びレジスト層１４３を除去する時の、絶縁樹脂層６１の保護層として機能する。このため、レジスト層１９０及びレジスト層１４３を除去する際に、絶縁樹脂層６１を保護することが可能となる。同様に、第２層８０の第１無機絶縁層１７０により、絶縁樹脂層７１を保護することが可能となる。
　更に、第１無機絶縁層１６０を、絶縁樹脂層６１のビアホール６３を形成するためのマスクとして用いることができる。同様に、第１無機絶縁層１７０を、絶縁樹脂層７１のビア用凹部７６を形成するためのマスクとして用いることができる。
　また、上記の方法では、導体層７７の成膜及び研磨後にレジスト層１４３を除去し、レジスト層１４３を多層配線基板１２の構成要素とする代わりに絶縁樹脂層７１を設ける。同様に、導体層８７の成膜及び研磨後にレジスト層１９０を除去し、レジスト層１９０を多層配線基板１２の構成要素とする代わりに絶縁樹脂層８１を設ける。
　導体層７７、８７等の成膜及び研磨工程では、レジスト層１４３、１８０中に金属が拡散するおそれがある。上記の多層配線基板１２は、金属が拡散された可能性のあるレジスト層１４３、１９０を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。
　更に、第１層７０では、第２無機絶縁層２００は、ランド用凹部７５の側壁である側面７５ａを被覆した第７部分２０４と、溝部７４の側壁である側面７４ａを被覆した第５部分第２０２と、第１面７１ａ及び第１面７１ａを被覆した第１無機絶縁層１６０の第１部分１６３の間に介在した第８部分２０５とを更に含んでいる。
　第２層８０では、第２無機絶縁層２１０は、ランド用凹部８５の側壁である側面８５ａを被覆した第７部分２１４と、溝部８４の側壁である側面８４ａを被覆した第５部分２１２と、第１面８１ａ及び第１面８１ａを被覆した第１無機絶縁層１７０の第１部分１７３の間に介在した第８部分２０５とを更に含んでいる。
　このため、この構造は、第２無機絶縁層２００、２１０が、ランド用凹部７５、８５及び溝部７４、８４の側壁を被覆した部分を含んでいない構造と比較して、ランド部７２ａ、８２ａ及び配線部７２ｂ、８２ｂの側面から絶縁樹脂層７１、８１への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　更に、第１面７１ａ及び第１面７１ａを被覆した第１部分１６３の間に介在した第８部分２０５と、第１面８１ａ及び第１面８１ａを被覆した第１部分１７３の間に介在した第８部分２１５とにより、第１層７０及び第２層８０の剛性が向上するので、多層配線基板１２の反りや撓みを生じ難くし得る。
　更に、絶縁樹脂層７１及び絶縁樹脂層８１は、非感光性樹脂からなる。このため、絶縁樹脂層７１及び絶縁樹脂層８１は、優れた絶縁性を達成することができる。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　更に、シード密着層７８、８８も、導体層７７、８７から絶縁樹脂層７１及び絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。また、シード層７９、８９が、それぞれ、導体層７７の材料と導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる場合、それらも導体層７７、８７から絶縁樹脂層７１及び絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。
　更に、シード密着層７８、８８は、ランド部７２ａ、８２ａ、ビア部７３、８３、並びに、溝部７４、８４の側面に加えて底面も被覆することから、導体層７７、８７から絶縁樹脂層７１、８１への金属の拡散を、より一層生じ難くする。
　なお、シード密着層７８及びシード層７９のうちランド部７２ａ及び配線部７２ｂの側面を被覆した部分は、導体層７７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。同様に、シード密着層８８及びシード層８９のうちランド部８２ａ及び配線部８２ｂの側面を被覆した部分も、導体層８７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。バリア層の膜厚が小さくなると、その金属の拡散を生じ難くする能力は低下する。
　これに対して、本実施形態では、第２無機絶縁層２００は、上述の通り、ランド用凹部７５の側壁である側面７５ａを被覆した部分、及び、溝部７４の側壁である側面７４ａを被覆した部分を含んでいる。第２無機絶縁層２１０は、ランド用凹部８５の側壁である側面７５ａを被覆した部分、及び、溝部８４の側壁である側面８４ａを被覆した部分を含んでいる。
　このため、シード密着層７８及びシード層７９のうち、ランド部７２ａ及び配線部７２ｂの側面を被覆した部分、並びに、シード密着層８８及びシード層８９のうち、ランド部８２ａ及び配線部７２ｂの側面を被覆した部分の膜厚が薄くなった場合であっても、第２無機絶縁層２００、２１０によって、ランド部７２ａ及び配線部７２ｂの側面から絶縁樹脂層７１への金属の拡散は生じ難い。
　次に、上述した本実施形態の多層配線基板１２の構成とその製造方法を用いた場合の作用効果について、比較例である図６８３に示す多層配線基板１５０を参照して説明する。
　本実施形態の例では、図６７及び図６８に示すように、ランド部７２ａ及び配線部７２ｂの間隙は絶縁樹脂層７１によって埋め込まれている。第１無機絶縁層１６０は、絶縁樹脂層７１の第１面７１ａを被覆する第１部分１６３を含んでいる。そして、ランド部８２ａ及び配線部８２ｂの間隙は絶縁樹脂層８１によって埋め込まれている。第１無機絶縁層１７０は、絶縁樹脂層８１の第１面８１ａを被覆する第１部分１７３を含んでいる。
　このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１とシード密着層７８、８８を介して接する。絶縁樹脂層７１、８１と密着性が良好なチタンをシード密着層７８、８８に用いることで、温度サイクル試験時の銅と樹脂の線膨張係数差による絶縁樹脂層７１、８１からの層間接続導体層９０の剥離を抑制することができる。
　＜作用効果の確認＞
　本実施形態の効果の確認として、本実施形態の多層配線基板１２と比較例の多層配線基板１５０について、以下の評価を実施した。
　＜評価方法＞絶縁信頼性評価
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で評価を実施した。配線ルールはＬ／Ｓ＝２／２μｍとした。また、多層配線基板１２及び多層配線基板１５０の双方において、各絶縁樹脂層の厚さを、１μｍ、１．５μｍ、２μｍ、及び２．５μｍとして評価を行った。
　多層配線基板１２では、第１無機絶縁層１６０及び第１無機絶縁層１７０の厚さを、５０ｎｍとした。上記のバイアス及び環境下で１９２時間経過した時点で、抵抗値が１０６Ω以上であることを合格条件とした。各樹脂厚さに対する評価数はＮ＝１０とした。
　＜評価結果＞絶縁信頼性評価
　比較例の多層配線基板１５０では、絶縁樹脂層がいずれの厚さを有していても、９６時間時点で全数絶縁不良が確認された。一方、本実施形態の多層配線基板１２では、絶縁樹脂層がいずれの厚さを有していても、１９２時間経過後における抵抗値は１０６Ω以上を示し、良好な絶縁信頼性を示した。
　上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
　更に、上述の例では、第１層７０は、導体層７７の側面を覆う、チタンから形成されるシード密着層７８を備える構成が一例として説明された。チタンから形成されるシード密着層７８は、無機絶縁層を構成する。本実施形態のように、シード密着層７８を備える構成である場合は、第２無機絶縁層２００は、溝部７４の側壁を被覆する第５部分２０２、及び、ランド用凹部７５の側壁を被覆する第７部分２０４を含まない構成であってもよい。この構成であっても、シード密着層７８によって、導体層７７から絶縁樹脂層７１への金属の拡散を防止できる。
　同様に、第２層８０では、第２無機絶縁層２１０は、溝部８４の側壁を被覆する第５部分２１２、及び、ランド用凹部７５の側壁を被覆する第７部分２１４を含まない構成であってもよい。この構成であっても、シード密着層８８によって、導体層８７から絶縁樹脂層８１への金属の拡散を防止できる。
　また、上述の例では、第２無機絶縁層２００は、第１面７１ａとこれを被覆した第１部分１６３との間に介在した第８部分２０５を含む構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層２００は、第８部分２０５を備えない構成であってもよい。同様に、第２無機絶縁層２１０は、第１面８１ａとこれを被覆した第１部分１７３との間に介在した第８部分２０５を含む構成が一例として説明されたが、これに限定されない。他の例では、第２無機絶縁層２００は、第８部分２０５を備えない構成であってもよい。
　また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
　本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
　＜６＞第６実施形態
　第６実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板は、多層配線基板に以下の構成を採用すること以外は、それぞれ、第４実施形態に係るパッケージ化デバイス、複合配線基板及び多層配線基板と同様である。
　図７３は、第６実施形態に係る多層配線基板の一部を概略的に示す断面図である。図７４は、図７３に示す多層配線基板の一部を拡大して概略的に示す断面図である。図７４は、具体的には、第１層７０の一部、第２層８０の一部、及びそれらの近傍を示している。
　或る観点では、第６実施形態に係る多層配線基板１２は、層５０が含んでいる無機絶縁層のうち、絶縁樹脂層間に介在した部分を、絶縁樹脂層と導体層との間に介在した部分と比較してより厚くしたこと以外は、第４実施形態に係る多層配線基板１２と同様である。
　別の観点では、第６実施形態は、第３実施形態と第４実施形態との組み合わせに相当している。第６実施形態に係る多層配線基板１２は、層５０の各々が、第３実施形態において層１２０について説明した無機絶縁層を更に備えていること以外は、第４実施形態に係る多層配線基板１２と同様である。具体的には、第６実施形態に係る多層配線基板１２は、第１層７０が無機絶縁層として第１無機絶縁層１６０及び第２無機絶縁層２００を備え、第２層８０が無機絶縁層として第１無機絶縁層１７０及び第２無機絶縁層２１０を備えていること以外は、第４実施形態に係る多層配線基板１２と同様である。ここで、図７３及び図７４の第１無機絶縁層１６０及び１７０の各々は、第３実施形態における無機絶縁層１２０２に相当している。また、図７３及び図７４の第２無機絶縁層２００及び２１０は、それぞれ、第４実施形態における第１無機絶縁層１６０及び第２無機絶縁層１７０に相当している。
　この多層配線基板１２では、第１層７０は、絶縁樹脂層７１と、配線層７２と、無機絶縁層３００とを備えている。無機絶縁層３００は、第１面７１ａを被覆した第１部分３０１と、溝部７４の底面７４ｂを被覆した第２部分３０２と、ランド用凹部７５の底面７５ｂを被覆した第３部分３０３と、ランド用凹部７５の側壁である側面７５ａを被覆した第４部分３０４と、溝部７４の側壁である側面７４ａを被覆した第５部分３０５とを含んでいる。第１部分３０１は、第２部分３０２、第３部分３０３、第４部分３０４、及び第５部分３０５と比較してより厚い。なお、無機絶縁層３００は、第４部分３０４及び第５部分３０５を含んでいなくてもよい。
　第１部分３０１の厚さは、５０ｎｍ以上１０００ｎｍ以下の範囲内にあることが好ましく、１００ｎｍ以上５００ｎｍ以下の範囲内にあることがより好ましい。第１部分３０１を厚くすると、多層配線基板１２の反りや撓みが生じ難くなる。但し、第１部分３０１を厚くすると、高コストになる。
　無機絶縁層３００の第１部分３０１以外の部分の厚さは、１０ｎｍ以上５００ｎｍ以下の範囲内にあることが好ましく、５０ｎｍ以上３００ｎｍ以下の範囲内にあることがより好ましい。この厚さを大きくすると、導体層７７から絶縁樹脂層７１への金属の拡散を生じ難くなる。但し、この厚さを大きくすると、高コストになる。
　本実施形態の例では、無機絶縁層３００は、第１部分３０１が二層構造を有し、無機絶縁層３００の第１部分３０１以外の部分が単層構造を有する構成を、一例として説明する。具体的には、本実施形態の例では、無機絶縁層３００は、第１無機絶縁層１６０と第２無機絶縁層２００とを含んでいる。
　第１無機絶縁層１６０は、第２無機絶縁層２００を間に挟んで第１面７１ａを被覆している。第１無機絶縁層１６０は、ランド用凹部７５の開口７５ｃの位置に貫通孔１６１を有している。また、第１無機絶縁層１６０は、溝部７４の開口７４ｃの位置に、スリット１６２を有している。
　第２無機絶縁層２００は、無機絶縁層３００の全体に亘って広がった形状を有する。第２無機絶縁層２００は、介在部分２０１と、第１底面被覆部分２０２と、第２底面被覆部分２０３と、第１側壁被覆部分２０４と、第２側壁被覆部分２０５とを含んでいる。
　介在部分２０１は、第１面７１ａと第１無機絶縁層１６０との間に介在した部分である。介在部分２０１は、第１無機絶縁層１６０とともに、無機絶縁層３００の第１部分３０１を構成している。
　第１底面被覆部分２０２は、溝部７４の底面７４ｂを被覆した部分である。第１底面被覆部分２０２は、無機絶縁層３００の第２部分３０２を構成している。
　第２底面被覆部分２０３は、ランド用凹部７５の底面７５ｂを被覆した部分である。第２底面被覆部分２０３は、無機絶縁層３００の第３部分３０３を構成している。ビア用凹部７６と連通するランド用凹部７５に形成された第２底面被覆部分２０３は、ビア用凹部７６の位置に、貫通孔２０３ａが形成されている。
　第１側壁被覆部分２０４は、ランド用凹部７５の側壁を被覆した部分である。第１側壁被覆部分２０４は、無機絶縁層３００の第４部分３０４を構成している。
　第２側壁被覆部分２０５は、溝部７４の側壁を被覆した部分である。第２側壁被覆部分２０５は、無機絶縁層３００の第５部分３０５を構成している。
　第２層８０は、第１層７０と同様の構造を有している。第２層８０は、絶縁樹脂層８１と、配線層８２と、第１無機絶縁層１７０と、第２無機絶縁層２１０とを備えている。絶縁樹脂層８１、配線層８２、第１無機絶縁層１７０及び第２無機絶縁層２１０は、それぞれ、絶縁樹脂層７１、配線層７２、第１無機絶縁層１６０及び第２無機絶縁層２００に相当している。
　第１無機絶縁層１７０は、第２無機絶縁層２１０を間に挟んで絶縁樹脂層８１の第１面８１ａを被覆している。第１無機絶縁層１７０は、ランド用凹部７５及び溝部７４の位置に、貫通孔１７１及びスリット１７２を有している。貫通孔１７１及びスリット１７２は、それぞれ、第１無機絶縁層１６０の貫通孔１６１及びスリット１６２に相当している。
　第２無機絶縁層２１０は、介在部分２１１と、第１底面被覆部分２１２と、第２底面被覆部分２１３と、第１側壁被覆部分２１４と、第２側壁被覆部分２１５とを含んでいる。
　介在部分２１１は、第１面８１ａと第１無機絶縁層１７０との間に介在した部分である。第１底面被覆部分２１２は、溝部８４の底面８４ｂを被覆した部分である。第２底面被覆部分２１３は、ランド用凹部８５の底面８５ｂを被覆した部分である。ビア用凹部８６と連通するランド用凹部８５に形成された第２底面被覆部分２１３は、ビア用凹部８６の位置に、貫通孔２１３ａが形成されている。第1側壁被覆部分２１４は、第１側壁被覆部分２１４は、ランド用凹部８５の側壁である側面８５ａを被覆した部分である。第２側壁被覆部分２１５は、溝部８４の側壁である側面８４ａを被覆した部分である。
　第２層８０では、第１無機絶縁層１７０及び第２無機絶縁層２１０により、第１層７０の無機絶縁層３００に相当する、無機絶縁層３１０が構成されている。無機絶縁層３１０は、第１部分３１１と、第２部分３１２と、第３部分３１３と、第４部分３１４と、第５部分３１５とを含んでいる。
　第１部分３１１は、第１面８１ａを被覆した部分であり、第１無機絶縁層１７０及び第２無機絶縁層２１０の介在部分２１１により構成されている。第２部分３１２は、溝部８４の底面８４ｂを被覆した部分であり、第２無機絶縁層２１０の第１底面被覆部分２１２により構成されている。第３部分３１３は、ランド用凹部８５の底面８５ｂを被覆した部分であり、第２無機絶縁層２１０の第２底面被覆部分２１３により構成されている。第４部分３１４は、ランド用凹部８５の側壁である側面８５ａを被覆した部分であり、第２無機絶縁層２００の第１側壁被覆部分２１４により構成されている。第５部分３１５は、溝部８４の側壁である側面８４ａを被覆した部分であり、第２無機絶縁層２００の第２側壁被覆部分２１５により構成されている。
　次に、多層配線基板１２の製造方法の一例を説明する。図７５乃至図８５は、第６実施形態に係る多層配線基板１２の製造方法の一例を概略的に示す断面図である。
　この製造方法では、先ず、第３実施形態において図４３乃至図４７を参照しながら説明した方法により、図７５に示す構造を得る。なお、図７５における絶縁樹脂層１０７、シード密着層５、シード層６、絶縁樹脂層６１、第１無機絶縁層１６０、導体層７７、シード密着層７８、及びシード層７９は、それぞれ、図４７における絶縁樹脂層１２１、密着層１２２ａ、シード層１２２ｂ、絶縁樹脂層１２４、無機絶縁層１２０２、導体層１２０３、第１金属含有層１２０４ａ、及び第２金属含有層１２０４ｂに相当している。
　次に、図７６に示すように、第１無機絶縁層１６０の上面、ランド部７２ａの上面、ランド部７２ａの側面、配線部７２ｂの上面、及び配線部７２ｂの側面を被覆した第２無機絶縁層２００を形成する。
　第２無機絶縁層２００は、第４実施形態において第１無機絶縁層１６０について上述したのと同様の方法により形成できる。第２無機絶縁層２００の材料は、第１無機絶縁層１６０、第１無機絶縁層１７０及び第２無機絶縁層２１０の材料と同じであってもよく、異なっていてもよい。
　次に、第３実施形態において、図４８乃至図５１を参照しながら説明した工程を順次実施することにより、図７７乃至図８０に示す構造を順次得る。なお、図７７乃至図８０における絶縁樹脂層７１、第１無機絶縁層１７０、及びレジスト層１４３は、それぞれ、図４８乃至図５１における絶縁樹脂層１２０１、無機絶縁層１２０２、及びダミー層２２０１に相当している。
　第２無機絶縁層２００及びシード密着層７８の間に、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の間にシランカップリング剤からなる層を設けてもよい。シランカップリング剤からなる層を設けることで、第２無機絶縁層２００及びシード密着層７８の密着性、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の密着性を向上させることができる。それらの密着性が向上すると、多層配線基板１２が、例えば熱により反りを生じた場合であっても、第２無機絶縁層２００及びシード密着層７８の剥離、並びに、第２無機絶縁層２００及び絶縁樹脂層７１の剥離を生じ難くなる。
　また、本実施形態の多層配線基板１２は、従来のセミアディティブ工法で形成した配線部に対して無機絶縁層を形成した構成よりも高い絶縁信頼性を示す。セミアディティブ工法を用いた場合、配線部はエッチングにより形成するため、配線部の表面は粗化された状態となる。
　配線部の表面が粗化されていると、無機絶縁層の追従性が低下し、無機絶縁層にピンホールが形成されるおそれがある。このピンホールを通して銅が拡散するため、絶縁信頼性は低下する。また、ピンホールを解消するために、無機絶縁層を厚くすると、銅と無機絶縁層の線膨張係数差の影響が強くなり、銅／無機絶縁層界面で剥離が生じる虞がある。
　次に、第３実施形態において図５２を参照しながら説明した工程を実施して、図８１に示す構造を得る。なお、図８１における第２配線層８２は、図５２における導体層１２０３に相当している。
　次に、図７６及び図７７を参照しながら説明した工程を順次実施し、更に、図８０を参照しながら説明した工程を実施することにより、図８２乃至図８４に示す構造を順次得る。
　次に、第１実施形態において図１９乃至図２４を参照しながら説明した工程を実施する。これにより、図８５に示すように、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。
　なお、第６実施形態に係る複合配線基板及びパッケージ化デバイスは、この支持体付き多層配線基板を使用すること以外は、第１実施形態において説明したのと同様の方法により製造することができる。
　このように構成されたパッケージ化デバイスでは、第１層７０において、無機絶縁層３００は、絶縁樹脂層７１の第１面７１ａを被覆した第１部分３０１と、溝部７４の底面７４ｂを被覆した第２部分３０２と、ランド用凹部７５の底面７５ｂを被覆した第３部分３０３とを含んでいる。
　即ち、ランド部７２ａの上面と絶縁樹脂層７１との間、及び、配線部７２ｂの上面と絶縁樹脂層７１との間に、無機絶縁層３００が介在している。無機絶縁層３００は、ランド部７２ａ及び配線部７２ｂの上面から絶縁樹脂層７１内への金属の拡散を生じ難くするバリア層としての役割を果たす。
　同様に、第２層８０において、無機絶縁層３１０は、絶縁樹脂層８１の第１面８１ａを被覆した第１部分３１１と、溝部８４の底面８４ｂを被覆した第２部分３１２と、ランド用凹部８５の底面８５ｂを被覆した第３部分３１３とを含んでいる。それ故、無機絶縁層３１０は、ランド部８２ａ及び配線部８２ｂの上面から絶縁樹脂層８１内への金属の拡散を生じ難くするバリア層としての役割を果たす。
　このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、無機絶縁層３００のうち第１面７１ａを被覆した第１部分３０１と、無機絶縁層３１０のうち第１面８１ａを被覆した第１部分３１１とにより、第１層７０及び第２層８０の剛性が向上するので、多層配線基板１２の反りや撓みを生じ難くし得る。
　また、無機絶縁層３００では、第１部分３０１が第２部分３０２及び第３部分３０３と比較してより厚い構成である。同様に、無機絶縁層３１０では、第１部分３１１が第２部分３１２及び第３部分３１３と比較してより厚い構成である。このため、第１層７０及び第２層８０の剛性がより向上するので、多層配線基板１２の反りや撓みを生じ難くし得る。
　また、無機絶縁層３００が含んでいる第１無機絶縁層１６０は、レジスト層１４３を除去する時の、絶縁樹脂層６１の保護層として機能する。同様に、無機絶縁層３１０が含んでいる第１無機絶縁層１７０は、レジスト層１４３を除去する時の、絶縁樹脂層７１の保護層として機能する。
　また、上記の方法では、レジスト層１４３を多層配線基板１２の構成要素とする代わりに、導体層７７の成膜及び研磨後にレジスト層１４３を除去し、絶縁樹脂層７１を設ける。同様に、レジスト層１４３を多層配線基板１２の構成要素とする代わりに、導体層８７の成膜及び研磨後にレジスト層１４３を除去し、絶縁樹脂層８１を設ける。
　導体層７７、８７等の成膜及び研磨工程では、レジスト層１４３中に金属が拡散するおそれがある。上記の多層配線基板１２は、金属が拡散された可能性のあるレジスト層１４３を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。
　更に、第１層７０の無機絶縁層３００は、ランド用凹部７５の側壁である側面７５ａを被覆した第４部分３０４と、溝部７４の側壁である側面７４ａを被覆した第５部分３０５とを更に含んでいる。
　このため、本実施形態では、無機絶縁層３００が、ランド用凹部７５及び溝部７４の側壁を被覆した部分を含んでいない構造と比較して、ランド部７２ａ及び配線部７２ｂの側面から絶縁樹脂層８１への金属の拡散は生じ難い。
　同様に、第２層８０の無機絶縁層３１０は、ランド用凹部８５の側壁である側面８５ａを被覆した第４部分３１４と、溝部８４の側壁である側面８４ａを被覆した第５部分３１５とを更に含んでいる。
　このため、本実施形態では、無機絶縁層３１０が、ランド用凹部８５及び溝部８４の側壁を被覆した部分を含んでいない構造と比較して、ランド部８２ａ及び配線部８２ｂの側面から絶縁樹脂層８１への金属の拡散は生じ難い。
　従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　更に、無機絶縁層３００は、異なる工程で形成される第１無機絶縁層１６０及び第２無機絶縁層２００を積層することで形成されるので、簡単に形成することができる。無機絶縁層３１０も同様である。
　更に、シード密着層７８も、導体層７７から絶縁樹脂層７１及び絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。また、シード層７９が、それぞれ、導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる場合、それらも導体層７７から絶縁樹脂層７１及び絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。シード密着層８８及びシード層８９も同様である。
　更に、シード密着層７８は、ランド部７２ａ、ビア部７３、及び、溝部７４の側面に加えて底面も被覆することから、導体層７７から絶縁樹脂層７１への金属の拡散を、より一層生じ難くする。シード密着層８８も同様である。
　なお、シード密着層７８及びシード層７９のうちランド部７２ａ及び配線部７２ｂの側面を被覆した部分は、導体層７７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。同様に、シード密着層８８及びシード層８９のうちランド部８２ａ及び配線部８２ｂの側面を被覆した部分も、導体層８７の上面からの距離が大きくなるほど、膜厚が薄くなる傾向にある。バリア層の膜厚が小さくなると、その金属の拡散を生じ難くする能力は低下する。
　これに対して、本実施形態では、第２無機絶縁層２００は、上述の通り、ランド用凹部７５の側壁である側面７５ａを被覆した部分、及び、溝部７４の側壁である側面７４ａを被覆した部分を含んでいる。第２無機絶縁層２１０は、ランド用凹部８５の側壁である側面７５ａを被覆した部分、及び、溝部８４の側壁である側面８４ａを被覆した部分を含んでいる。
　このため、シード密着層７８及びシード層７９のうち、ランド部７２ａ及び配線部７２ｂの側面を被覆した部分、並びに、シード密着層８８及びシード層８９のうち、ランド部８２ａ及び配線部７２ｂの側面を被覆した部分の膜厚が薄くなった場合であっても、第２無機絶縁層２００、２１０によって、ランド部７２ａ及び配線部７２ｂの側面から絶縁樹脂層７１への金属の拡散は生じ難い。
　次に、上述した本実施形態の多層配線基板１２の構成とその製造方法を用いた場合の作用効果について説明する。
　本実施形態の例では、図７３及び図７４に示すように、ランド部７２ａ及び配線部７２ｂの間隙は絶縁樹脂層７１によって埋め込まれている。無機絶縁層３００は、絶縁樹脂層７１の第１面７１ａを被覆する第１部分３０１を含んでいる。そして、ランド部８２ａ及び配線部８２ｂの間隙は絶縁樹脂層８１によって埋め込まれている。無機絶縁層３１０は、絶縁樹脂層８１の第１面８１ａを被覆する第１部分３１１を含んでいる。
　このため、隣り合った絶縁樹脂層の一方から他方への金属の拡散は生じ難い。従って、上記の多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、この多層配線基板１２を含んだ複合配線基板及びパッケージ化デバイスも、優れた絶縁信頼性を達成する。
　また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１とシード密着層７８、８８を介して接する。絶縁樹脂層７１、８１と密着性が良好なチタンをシード密着層７８、８８に用いることで、温度サイクル試験時の銅と樹脂の線膨張係数差による絶縁樹脂層７１、８１からの層間接続導体層９０の剥離を抑制することができる。
　＜作用効果の確認＞
　本実施形態の効果の確認として、本実施形態の多層配線基板１２と比較例の多層配線基板１５０について、以下の評価を実施した。
　＜評価方法＞絶縁信頼性評価
　バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で評価を実施した。配線ルールはＬ／Ｓ＝２／２μｍとした。また、多層配線基板１２及び多層配線基板１５０の双方において、各絶縁樹脂層の厚さを、１μｍ、１．５μｍ、２μｍ、及び２．５μｍとして評価を行った。
　多層配線基板１２では、第１無機絶縁層１６０及び第１無機絶縁層１７０の厚さを、５０ｎｍとした。上記のバイアス及び環境下で１９２時間経過した時点で、抵抗値が１０６Ω以上であることを合格条件とした。各樹脂厚さに対する評価数はＮ＝１０とした。
　＜評価結果＞絶縁信頼性評価
　比較例の多層配線基板１５０では、絶縁樹脂層がいずれの厚さを有していても、９６時間時点で全数絶縁不良が確認された。一方、本実施形態の多層配線基板１２では、絶縁樹脂層がいずれの厚さを有していても、１９２時間経過後における抵抗値は１０６Ω以上を示し、良好な絶縁信頼性を示した。
　上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
　上述の例では、第１層７０は、導体層７７の側面を覆うシード密着層７８を備える構成が一例として説明された。シード密着層７８は、無機絶縁層を構成する。本実施形態のように、シード密着層７８を備える構成である場合は、無機絶縁層３００は、溝部７４の側壁を被覆する部分、及び、ランド用凹部７５の側壁を被覆する部分を含まない構成であってもよい。この構成であっても、シード密着層７８によって、導体層７７から絶縁樹脂層７１への金属の拡散を防止できる。第２層８０でも同様である。
　また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
　また、上述の例では、無機絶縁層３００は、第１無機絶縁層１６０及び第２無機絶縁層２００を備える構成が一例として説明されたが、これに限定されない。他の例では、無機絶縁層３００は、単層構造を有する構成であってもよい。即ち、無機絶縁層３００が厚さ方向で一体に形成されてもよい。即ち、絶縁層には、その厚さ方向に対して交差する界面が内部に存在していない。無機絶縁層３１０も同様である。
　本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
　１…パッケージ化デバイス、２…支持体、３…剥離層、５…シード密着層、６…シード層、１０…複合配線基板、１１…ＦＣ－ＢＧＡ基板、１２…多層配線基板、１２’… 多層配線基板、１３…第２アンダーフィル層、１４…第２接合電極、２０…機能デバイス、２３…レーザ光、３０…第１アンダーフィル層、４０…第１接合電極、５０…層、６１…絶縁樹脂層、６１ａ…第１面、６１ｂ…第２面、６２…ビア部、６３…ビアホール、６４…側面、６６…開口、７０…第１層、７１…第１絶縁樹脂層、７１ａ…第１面、７１ｂ…第２面、７２…第１配線層、７２ａ…ランド部、７２ｂ…配線部、７３…ビア部、７４…溝部、７４ａ…側面、７４ｂ…底面、７４ｃ…開口、７５…ランド用凹部、７５ａ…側面、７５ｂ…底面、７５ｃ…開口、７６…ビア用凹部、７６ａ…側面、７６ｃ…開口、７７…導体層、７８…シード密着層、７９…シード層、８０…第２層、８１…第２絶縁樹脂層、８１ａ…第１面、８１ｂ…第２面、８２…第２配線層、８２ａ…ランド部、８２ｂ…配線部、８３…ビア部、８４…溝部、８４ａ…側面、８４ｂ…底面、８４ｃ…開口、８５…ランド用凹部、８５ａ…側面、８５ｂ…底面、８５ｃ…開口、８６…ビア用凹部、８７…導体層、８８…シード密着層、８９…シード層、９０…層間接続導体層、１０１…シード密着層、１０２…シード層、１０３…導体層、１０４…ソルダーレジスト層、１０４ａ…貫通孔、１０５…表面処理層、１０７…絶縁樹脂層、１０８…導体層、１１１…コア層、１１２…絶縁層、１１３…導体層、１１４…絶縁層、１１５…接合用導体、１２０…層、１２０’…層、１２１…絶縁樹脂層、１２２ａ…密着層、１２２ｂ…シード層、１２３…導体層、１２４…絶縁樹脂層、１２５ａ…密着層、１２５ｂ…シード層、１２６…導体層、１２７…表面処理層、１２８…絶縁樹脂層、１４０…レジスト層、１４１…貫通孔、１４３…レジスト層、１４４…溝、１４５…貫通孔、１４６…レジスト層、１４７…貫通孔、１５０…多層配線基板、１６０…無機絶縁層、１６１…開口又は貫通孔、１６２…開口、貫通孔又はスリット、１６３…第１部分、１６４…第２部分、１６５…第３部分、１７０…無機絶縁層、１７１…開口又は貫通孔、１７２…開口、貫通孔又はスリット、１７３…第１部分、１７４…第２部分、１７５…第３部分、１８０…レジスト層、１８１…溝、１８２…貫通孔、１９０…レジスト層、１９１…貫通孔、２００…無機絶縁層、２０１…介在部分、２０２…第１底面被覆部分、２０３…第２底面被覆部分、２０４…第１側壁被覆部分、２０５…第２側壁被覆部分、２１０…無機絶縁層、２１１…第４部分又は介在部分、２１２…第５部分又は第１底面被覆部分、２１３…第６部分又は第２底面被覆部分、２１３ａ…貫通孔、２１４…第７部分又は第１側壁被覆部分、２１５…第８部分又は第２側壁被覆部分、３００…無機絶縁層、３０１…第１部分、３０２…第２部分、３０３…第３部分、３０４…第４部分、３０５…第５部分、３１０…無機絶縁層、３１１…第１部分、３１２…第２部分、３１３…第３部分、３１４…第４部分、３１５…第５部分、１２０１…絶縁樹脂層、１２０２…無機絶縁層、１２０３…導体層、１２０３Ｌ…ランド部、１２０３Ｖ…ビア部、１２０３Ｗ…配線部、１２０４ａ…第１金属含有層、１２０４ｂ…第２金属含有層、２２０１…ダミー層、Ｇ…溝部、Ｇ’… 溝、Ｒ１…第１凹部、Ｒ１’… 貫通孔、Ｒ２…第２凹部、Ｓ１…第１面、Ｓ２…第２面。
 

Claims (20)

  1. 　互いに積層された２以上の層を備え、前記２以上の層の各々は、
    　　第１面とその裏面である第２面とを有した絶縁樹脂層であって、前記第１面で開口した第１凹部、前記第１面で開口した溝部、及び、前記第２面で開口し、前記第１凹部の１以上と連通した第２凹部が設けられ、厚さ方向に一体に形成された絶縁樹脂層と、
    　　前記絶縁樹脂層の前記第１凹部及び前記溝部をそれぞれ埋め込んだランド部及び配線部と、前記ランド部の位置で前記第１面から突出したビア部とを含み、前記ビア部は、前記第１面側で隣接した他の絶縁樹脂層の凹部を埋め込んだ導体層と
    を含んだ多層配線基板。
  2. 　前記２以上の層の各々は、前記第１面を被覆した部分を含んだ無機絶縁層を更に含んだ請求項１に記載の多層配線基板。
  3. 　前記無機絶縁層は、前記溝部の開口を塞いだ部分と、前記ランド部の前記第１面側の面の周縁部を被覆した部分とを更に含んだ請求項２に記載の多層配線基板。
  4. 　前記無機絶縁層は、前記第１面を被覆した前記部分からなる請求項２に記載の多層配線基板。
  5. 　前記２以上の層の各々は、前記溝部の底面を被覆した部分と、前記第１凹部の底面を被覆した部分とを含んだ無機絶縁層を更に含んだ請求項１に記載の多層配線基板。
  6. 　前記無機絶縁層は、前記第１凹部の側壁を被覆した部分と、前記溝部の側壁を被覆した部分とを更に含んだ請求項５に記載の多層配線基板。
  7. 　前記無機絶縁層は、前記第１面を被覆した部分を更に含んだ請求項６に記載の多層配線基板。
  8. 　前記２以上の層の各々は、
    　　前記第１面を被覆した第１部分と、前記溝部の開口を塞いだ第２部分と、前記ランド部の前記第１面側の面の周縁部を被覆した第３部分とを含んだ第１無機絶縁層と、
    　　前記溝部の底面を被覆した部分と、前記第１凹部の底面を被覆した部分とを含んだ第２無機絶縁層と
    を更に含んだ請求項１に記載の多層配線基板。
  9. 　前記第２無機絶縁層は、前記第１凹部の側壁を被覆した部分と、前記溝部の側壁を被覆した部分と、前記第１面とこれを被覆した前記第１部分との間に介在した部分とを更に含んだ請求項８に記載の多層配線基板。
  10. 　前記２以上の層の各々は、前記第１面を被覆した第１部分と、前記溝部の底面を被覆した第２部分と、前記第１凹部の底面を被覆した第３部分とを含んだ無機絶縁層を更に含んだ請求項１に記載の多層配線基板。
  11. 　前記第１部分は、前記第２部分及び前記第３部分と比較してより厚い請求項１０に記載の多層配線基板。
  12. 　前記無機絶縁層は、前記第１凹部の側壁を被覆した第４部分と、前記溝部の側壁を被覆した第５部分とを更に含み、前記第１部分は、前記第４部分及び前記第５部分と比較してより厚い請求項１０又は１１に記載の多層配線基板。
  13. 　前記第１部分は二層構造を有し、前記無機絶縁層のうち前記第１部分以外の部分は単層構造を有している請求項１０乃至１２の何れか１項に記載の多層配線基板。
  14. 　前記無機絶縁層は、第１無機絶縁層と第２無機絶縁層とを含み、前記第１無機絶縁層は、前記第２無機絶縁層を間に挟んで前記第１面を被覆し、前記第１凹部の位置及び前記溝部の位置にそれぞれ貫通孔及びスリットを有し、前記第２無機絶縁層は、前記無機絶縁層の全体に亘って広がった請求項１０乃至１３の何れか１項に記載の多層配線基板。
  15. 　前記第１凹部及び前記溝部の断面は逆テーパ形状を有し、前記第２凹部の断面は順テーパ形状を有している請求項１乃至１４の何れか１項に記載の多層配線基板。
  16. 　前記２以上の層の各々は、前記ランド部、前記ビア部及び前記配線部の側面、前記配線部のうち前記溝部の開口側の面、並びに、前記ランド部のうち前記第１面側の面の周縁部を被覆した第１金属含有層を更に含んだ請求項１乃至１５の何れか１項に記載の多層配線基板。
  17. 　前記２以上の層の各々は、前記第１金属含有層と前記導体層との間に介在し、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を更に含んだ請求項１６に記載の多層配線基板。
  18. 　第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、請求項１乃至１７の何れか１項に記載の多層配線基板である複合配線基板。
  19. 　請求項１８に記載の複合配線基板と、
    　前記第２配線基板の前記第１配線基板とは反対側の面に実装された機能デバイスと
    を備えたパッケージ化デバイス。
  20. 　互いに積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、
    　凹部が設けられた下地層上に、溝と１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、
    　前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、
    　前記凹部、前記溝又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、
    　その後、前記ダミー層を除去することと、
    　前記下地層及び前記導体層上に、前記ビア部、前記ランド部及び前記配線部を覆うとともに、それらの間の隙間を埋め込み、前記ランド部の１以上の位置に凹部が設けられた絶縁樹脂層を形成することと
    を含んだ多層配線基板の製造方法。
     
PCT/JP2022/009981 2021-03-10 2022-03-08 多層配線基板 WO2022191180A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280015317.5A CN116889107A (zh) 2021-03-10 2022-03-08 多层配线基板
US18/244,182 US20230422412A1 (en) 2021-03-10 2023-09-08 Multilayer wiring board

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP2021-038369 2021-03-10
JP2021038369A JP2022138469A (ja) 2021-03-10 2021-03-10 多層配線基板及びその製造方法
JP2021-076056 2021-04-28
JP2021076070A JP2022170149A (ja) 2021-04-28 2021-04-28 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021076062A JP2022170143A (ja) 2021-04-28 2021-04-28 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021076056A JP2022170138A (ja) 2021-04-28 2021-04-28 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021-076070 2021-04-28
JP2021076071A JP2022170150A (ja) 2021-04-28 2021-04-28 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021-076047 2021-04-28
JP2021-076081 2021-04-28
JP2021076047A JP2022170131A (ja) 2021-04-28 2021-04-28 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2021-076071 2021-04-28
JP2021-076062 2021-04-28
JP2021076081A JP2022170158A (ja) 2021-04-28 2021-04-28 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/244,182 Continuation US20230422412A1 (en) 2021-03-10 2023-09-08 Multilayer wiring board

Publications (1)

Publication Number Publication Date
WO2022191180A1 true WO2022191180A1 (ja) 2022-09-15

Family

ID=83228063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/009981 WO2022191180A1 (ja) 2021-03-10 2022-03-08 多層配線基板

Country Status (3)

Country Link
US (1) US20230422412A1 (ja)
TW (1) TW202243172A (ja)
WO (1) WO2022191180A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277258A (ja) * 2004-03-26 2005-10-06 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP2007048856A (ja) * 2005-08-09 2007-02-22 Hitachi Ltd 配線基板及びそれを用いた構造部材
JP2011035358A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
WO2018026002A1 (ja) * 2016-08-04 2018-02-08 大日本印刷株式会社 貫通電極基板及び実装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277258A (ja) * 2004-03-26 2005-10-06 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP2007048856A (ja) * 2005-08-09 2007-02-22 Hitachi Ltd 配線基板及びそれを用いた構造部材
JP2011035358A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
WO2018026002A1 (ja) * 2016-08-04 2018-02-08 大日本印刷株式会社 貫通電極基板及び実装基板

Also Published As

Publication number Publication date
US20230422412A1 (en) 2023-12-28
TW202243172A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP4937842B2 (ja) 半導体装置およびその製造方法
JP3910493B2 (ja) 半導体装置及びその製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
TWI384595B (zh) 半導體裝置及其製造方法
WO2011125935A1 (ja) 半導体装置及びその製造方法
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
WO2022191180A1 (ja) 多層配線基板
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
JP2009004813A (ja) 半導体搭載用配線基板
JP2022170158A (ja) 多層配線基板
JP2022170143A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2022170138A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP7456097B2 (ja) 配線基板及び配線基板の製造方法
JP2022170149A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2022170150A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2022170156A (ja) 多層配線基板
JP2022170131A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP2022170153A (ja) 多層配線基板
JP2022122404A (ja) 多層配線基板
JP2023083003A (ja) 配線基板
WO2022168906A1 (ja) 複合配線基板
WO2023047946A1 (ja) 支持体付き基板および半導体装置
WO2022080152A1 (ja) 配線基板及び配線基板の製造方法
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22767134

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280015317.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22767134

Country of ref document: EP

Kind code of ref document: A1