WO2022168906A1 - 複合配線基板 - Google Patents

複合配線基板 Download PDF

Info

Publication number
WO2022168906A1
WO2022168906A1 PCT/JP2022/004207 JP2022004207W WO2022168906A1 WO 2022168906 A1 WO2022168906 A1 WO 2022168906A1 JP 2022004207 W JP2022004207 W JP 2022004207W WO 2022168906 A1 WO2022168906 A1 WO 2022168906A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
composite
layer
wiring
sealing resin
Prior art date
Application number
PCT/JP2022/004207
Other languages
English (en)
French (fr)
Inventor
将士 澤田石
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to EP22749777.3A priority Critical patent/EP4290569A1/en
Priority to CN202280010231.3A priority patent/CN116746285A/zh
Publication of WO2022168906A1 publication Critical patent/WO2022168906A1/ja
Priority to US18/360,977 priority patent/US20230371186A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Definitions

  • the present invention relates to a composite wiring board.
  • FC-BGA substrates flip-chip ball grid arrays
  • FC-BGA substrates There is a demand for a narrower pitch of the connecting terminals used for bonding between the substrates and a finer wiring in the substrate.
  • the connection between the FC-BGA substrate and the mother board is required to use connection terminals arranged at substantially the same pitch as in the past.
  • a technique of providing a multi-layer wiring board including fine wiring, also called an interposer, between the FC-BGA board and the semiconductor chip has been adopted.
  • silicon interposer technology manufactures an interposer by forming a multi-layered wiring structure in which each layer includes fine wiring on a silicon wafer using a semiconductor circuit manufacturing technology. This is disclosed in US Pat.
  • the multi-layered wiring structure is formed by chemical mechanical polishing (CMP) or the like in the manufacture of an FC-BGA substrate whose core layer is made of, for example, a glass epoxy substrate. This is disclosed in Patent Document 2.
  • CMP chemical mechanical polishing
  • an interposer is formed on a support such as a glass substrate, the interposer is bonded to the FC-BGA substrate, and then the support is peeled off from the interposer to form the above multilayer wiring structure on the FC-BGA substrate.
  • a transfer method a method provided above. This is disclosed in Patent Document 3.
  • the present invention provides a wiring substrate that facilitates narrowing the pitch of bonding terminals used for bonding to a semiconductor chip, miniaturizing wiring in the substrate, and reducing costs, and that can achieve high connection reliability. With the goal.
  • the first wiring board is joined to the first wiring board so as to face the first wiring board, and the peripheral portion is farther from the first wiring board than the central portion.
  • a composite wiring board is provided that includes a larger second wiring board and a sealing resin layer interposed between the first and second wiring boards and covering the end surface of the second wiring board.
  • the composite wiring board according to the side surface in which the second wiring board is bent such that the central portion protrudes toward the first substrate with respect to the peripheral portion.
  • the difference between the distance from the first wiring board to the peripheral part and the distance from the first wiring board to the central part is in the range of 5 ⁇ m or more and 30 ⁇ m or less.
  • the second wiring board includes two or more layers laminated together, each of the two or more layers is made of a material containing an organic insulator, and is provided with a concave portion. and a conductor layer provided on the insulating layer and filling the recess.
  • the distance from the edge of the surface of the second wiring board facing the first wiring board to the multilayer wiring structure composed of the conductor layers included in the two or more layers is 100 ⁇ m or more.
  • the composite wiring board according to the above aspect wherein the distance from the edge to the multilayer wiring structure is 1000 ⁇ m or less.
  • the composite wiring board according to any one of the aspects above, wherein the second wiring board has a thickness in the range of 20 ⁇ m or more and 100 ⁇ m or less.
  • the composite wiring board according to any one of the above aspects, wherein the peripheral portion has a bending elastic modulus within a range of 1.5 GPa or more and 20 GPa or less.
  • the "flexural modulus” is a value obtained according to the method specified in JIS K7171:2016 “Plastics - Determination of bending properties”.
  • the sealing resin layer has a linear expansion coefficient within the range of 20 ppm/°C or more and 35 ppm/°C or less.
  • the composite wiring board according to any of the above aspects, wherein the first wiring board is a flip-chip ball grid array wiring board, and the second wiring board is an interposer.
  • a package includes a composite wiring board according to any one of the above aspects, and a functional device mounted on a surface of the first wiring board opposite to the second wiring board. A device is provided.
  • the "functional device” is a device that operates by being supplied with at least one of electric power and electric signals, a device that outputs at least one of electric power and electric signals in response to an external stimulus, or a device that outputs at least one of electric power and electric signals. It is a device that operates when supplied with at least one of them and outputs at least one of electric power and electrical signals in response to stimulation from the outside.
  • a functional device is in the form of a chip, for example, a semiconductor chip or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate.
  • Functional devices can include, for example, one or more of large scale integrated circuits (LSIs), memories, imaging devices, light emitting devices, and MEMS (Micro Electro Mechanical Systems).
  • MEMS are, for example, one or more of pressure sensors, acceleration sensors, gyro sensors, tilt sensors, microphones, and acoustic sensors.
  • the functional device is a semiconductor chip including an LSI.
  • a first wiring board and a second wiring board are joined so as to face each other, a sealing resin is injected between the first and second wiring boards, and the A sealing resin layer is formed between the first and second wiring boards and covers the end surface of the second wiring board, and the second wiring board is arranged such that the central portion of the second wiring board has the first wiring with respect to the peripheral portion. and bending to protrude toward the substrate.
  • the bonding of the first and second wiring boards includes transferring the second wiring board detachably supported on a support from the support to the first wiring board.
  • the first wiring board and the second wiring board are superimposed with a sealing resin interposed therebetween, and in this state, the first wiring board and the second wiring board are separated.
  • pressure is applied to each other to form a sealing resin layer interposed between the first and second wiring boards and covering the end surface of the second wiring board; and bending so that the central portion protrudes toward the first wiring board.
  • the superposition of the first and second wiring substrates includes the second wiring substrate detachably supported on a support, and the sealing resin removed from the support.
  • a method for manufacturing a composite wiring board according to the above aspects is provided, which includes the step of interposing and transferring to the first wiring board.
  • FIG. 1 is a schematic cross-sectional view of a packaged device according to an embodiment of the invention
  • FIG. FIG. 2 is a cross-sectional view schematically showing an example of a structure that can be adopted for a second wiring substrate included in the packaged device shown in FIG. 1
  • 2 is an enlarged cross-sectional view of a portion of the packaged device shown in FIG. 1
  • FIG. FIG. 2 is a cross-sectional view schematically showing one step in the method of manufacturing the packaged device shown in FIG. 1
  • FIG. 2 is a cross-sectional view schematically showing another step in the method of manufacturing the packaged device shown in FIG. 1
  • FIG. 3 is a cross-sectional view schematically showing still another step in the method of manufacturing the packaged device shown in FIG. 1
  • FIG. 3 is a cross-sectional view schematically showing still another step in the method of manufacturing the packaged device shown in FIG. 1;
  • FIG. 3 is a cross-sectional view schematically showing still another step in the method of manufacturing the packaged device shown in FIG. 1;
  • FIG. 3 is a cross-sectional view schematically showing still another step in the method of manufacturing the packaged device shown in FIG. 1;
  • FIG. 5 is a cross-sectional view schematically showing a multilayer wiring board with a support used for manufacturing a packaged device according to a modification; Sectional drawing which shows schematically the packaged device which concerns on a modification.
  • the “upper surface” and the “lower surface” refer to the two main surfaces of the plate-shaped member or the layer included therein, that is, the surface perpendicular to the thickness direction and having the largest area and the back surface thereof. , respectively denote the surface shown above and the surface shown below in the drawing.
  • side surface means a surface that is perpendicular to or inclined with respect to the in-plane direction.
  • the description "AA on BB” is used regardless of the direction of gravity.
  • the condition identified by the statement “AA on BB” encompasses the condition where AA is in contact with BB.
  • Reference to “AA over BB” does not exclude the interposition of one or more other components between AA and BB.
  • FIG. 1 is a schematic cross-sectional view of a packaged device according to one embodiment of the present invention.
  • the packaged device 1 shown in FIG. 1 includes a composite wiring board 10, a functional device 20, a sealing resin layer 30, and a bonding electrode 40.
  • the functional device 20 is, for example, a semiconductor chip or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate.
  • functional device 20 is assumed to be a semiconductor chip. That is, here the packaged device 1 is a semiconductor package.
  • the packaged device 1 includes a plurality of functional devices 20.
  • Packaged device 1 may include only one functional device 20 .
  • the functional device 20 is bonded to the composite wiring board 10 via the bonding electrode 40 .
  • the functional device 20 is bonded to the composite wiring board 10 by flip chip bonding.
  • One or more of functional devices 20 may be bonded to composite wiring board 10 by other bonding methods such as wire bonding.
  • the junction electrodes 40 are arranged with a narrow pitch between the functional device 20 and the composite wiring board 10 .
  • the joining electrode 40 is made of metal or alloy such as solder, copper and gold, for example.
  • the functional devices 20 can be electrically connected to the composite wiring board using gold wires, for example.
  • the sealing resin layer 30 includes a portion interposed between the functional device 20 and the composite wiring board 10 and a portion at least partially covering the side surfaces of the functional device 20 .
  • the sealing resin layer 30 fixes the functional device 20 to the composite wiring board 10 .
  • the composite wiring board 10 includes an FC-BGA board 11, a multilayer wiring board 12, a sealing resin layer 13, and bonding electrodes .
  • the FC-BGA board 11 is an example of a first wiring board.
  • the FC-BGA substrate 11 is bonded, for example, to a mother board (not shown).
  • the FC-BGA substrate 11 includes a core layer 111, an insulating layer 112, a conductor layer 113, and an insulating layer 114.
  • the core layer 111 is an insulating layer.
  • the core layer 111 is, for example, a fiber-reinforced substrate made of woven fabric or non-woven fabric impregnated with a thermosetting insulating resin.
  • a thermosetting insulating resin for example glass fibres, carbon fibres, or aramid fibres, can be used.
  • an epoxy resin can be used as the insulating resin.
  • the core layer 111 is provided with through holes.
  • a portion of the conductor layer 113 covers the side wall of the through hole.
  • part of the conductor layer 113 covers the sidewalls of the through holes provided in the core layer 111 so as to form through holes with conductor sidewalls.
  • These through-holes whose side walls are made of a conductor may be filled with an insulator.
  • Each multilayer wiring structure includes a plurality of conductor layers 113 laminated together.
  • Each insulating layer 112 included in the multilayer wiring structure is interposed between two adjacent conductor layers 113 .
  • the insulating layer 112 is, for example, an insulating resin layer. Through holes are provided in the insulating layer 112 .
  • the conductor layer 113 is made of a metal such as copper or an alloy.
  • the conductor layer 113 may have a single layer structure or a multilayer structure.
  • Each conductor layer 113 included in the multilayer wiring structure includes a wiring portion and a land portion.
  • the conductor layer 113 facing the core layer 111 with the insulating layer 112 therebetween further includes a via portion covering the side wall of the through hole provided in the insulating layer 112 .
  • the insulating layer 114 is provided on the laminate of the conductor layer 113 and the insulating layer 112 .
  • the insulating layer 114 is, for example, an insulating resin layer such as a solder resist.
  • the insulating layer 114 is provided with through-holes communicating with the conductor layer 113 positioned on the outermost surface of the multilayer wiring structure.
  • the FC-BGA substrate 11 can further include a bonding conductor on the exposed portion of the conductor layer 113 at the position of the through hole of the insulating layer 114 .
  • the bonding conductor is, for example, a metal bump provided on the exposed portion of the conductor layer 113 at the position of the through hole of the insulating layer 114 .
  • the joining conductor is also called a joining terminal.
  • the joining conductor is made of solder, for example.
  • the multilayer wiring board 12 is the second wiring board.
  • the multilayer wiring board 12 is bonded to the functional device 20 via the bonding electrode 40 so that the upper surface faces the functional device 20 .
  • the multilayer wiring board 12 is joined to the FC-BGA board 11 via the joining electrode 14 so that the lower surface faces the FC-BGA board 11 . That is, the multilayer wiring board 12 is an interposer that mediates bonding between the functional device 20 and the FC-BGA board 11 .
  • the multilayer wiring board 12 has smaller dimensions than the FC-BGA board 11. Also, the multilayer wiring board 12 has larger dimensions than the functional device 20 . Specifically, the orthogonal projection of the multilayer wiring board 12 onto a plane perpendicular to the thickness direction of the FC-BGA substrate 11 is surrounded by the outline of the orthogonal projection of the FC-BGA substrate 11 onto this plane. The outline of the orthogonal projection of the multilayer wiring board 12 onto the plane surrounds the orthogonal projection of the functional device 20 onto this plane. The multilayer wiring board 12 will be detailed later.
  • the junction electrodes 14 are arranged between the multilayer wiring board 12 and the functional device 20 .
  • the pitch of the bonding electrodes 14 is wider than the pitch of the bonding electrodes 40 and narrower than the pitch of the bonding conductors provided on the bottom surface of the FC-BGA substrate 11 .
  • the joint electrode 14 is made of solder, for example.
  • the sealing resin layer 13 includes a portion interposed between the FC-BGA board 11 and the multilayer wiring board 12 . Note that the sealing resin layer is also called an underfill layer. The sealing resin layer 13 fixes the multilayer wiring board 12 to the FC-BGA board 11 .
  • FIG. 2 is a cross-sectional view schematically showing an example of a structure that can be employed in a multilayer wiring board included in the packaged device shown in FIG. 1;
  • the multilayer wiring board 12 shown in FIG. 2 includes two or more layers 120 laminated together.
  • Each of these layers 120 is made of a material containing an organic insulator, and includes an insulating layer provided with a recess and a conductor layer 1203 provided on the insulating layer and filling the recess.
  • the insulating layer is a combination of a first insulating layer 1201 and a second insulating layer 1202 .
  • each layer 120 further includes an adhesion layer 1204a and a seed layer 1204b.
  • an insulating layer made of a material containing an organic insulator may be referred to as an "organic insulating layer".
  • a laminated body in which the first insulating layers 1201 and the second insulating layers 1202 are alternately laminated constitutes the insulating layer 12I shown in FIG. 2 constitutes the multilayer wiring structure 12C shown in FIG.
  • the first insulating layer 1201 shown in FIG. 2 has, as part of the recess, a first through hole in which a via portion 1203V is provided.
  • the second insulating layer 1202 as other part of the recesses, one or more second through holes communicate with the first through holes and the land portions 1203L are formed therein, and the second through holes are connected to each other, A groove in which the wiring portion 1203W is formed is provided.
  • the bottom of the groove of the second insulating layer 1202 included in each layer 120 is part of the surface of the first insulating layer 1201 included in that layer 120 .
  • the first insulating layer 1201 and the second insulating layer 1202 are made of, for example, a material containing an organic insulator.
  • the materials of the first insulating layer 1201 and the second insulating layer 1202 may be inorganic materials, but preferably include organic materials.
  • the first insulating layer 1201 and the second insulating layer 1202 are insulating resin layers. These insulating resin layers preferably do not contain fillers.
  • the material of the first insulating layer 1201 and the material of the second insulating layer 1202 may be the same or different.
  • the conductor layer 1203 fills the first and second through holes and grooves.
  • the upper and lower surfaces of the conductor layer 1203 are flush with the upper surface of the first insulating layer 1201 and the lower surface of the second insulating layer 1202, respectively.
  • a portion of the conductor layer 1203 in which the first through hole is embedded is a via portion 1203V.
  • a portion of the conductor layer 1203 that fills the second through hole is a land portion 1203L.
  • a portion of the conductor layer 1203 that fills the groove is a wiring portion 1203W.
  • the conductor layer 1203 is made of a metal such as copper or an alloy.
  • the conductor layer 1203 may have a single layer structure or a multilayer structure.
  • the adhesion layer 1204a includes a portion interposed between the conductor layer 1203 and the first insulating layer 1201, a portion interposed between the conductor layer 1203 and the second insulating layer 1202, and a portion covering the upper surface of the conductor layer 1203. and
  • the adhesion layer 1204a is a layer that improves the adhesion of the seed layer 1204b to the first insulating layer 1201 and the second insulating layer 1202, and makes it difficult for the seed layer 1204b to peel off.
  • the seed layer 1204b is provided on the adhesion layer 1204a. Seed layer 1204 b is interposed between adhesion layer 1204 a and conductor layer 1203 .
  • the seed layer 1204b plays a role as a power supply layer in film formation of the conductor layer 1203 by electroplating.
  • FIG. 3 is an enlarged cross-sectional view of a portion of the packaged device shown in FIG.
  • the peripheral portion of the multilayer wiring board 12 is farther from the FC-BGA board 11 than the central portion of the multilayer wiring board 12 .
  • the upper surface of the FC-BGA substrate 11 is flat.
  • the multilayer wiring board 12 is bent so that the central portion protrudes toward the FC-BGA substrate 11 with respect to the peripheral portion.
  • the first portion of the multilayer wiring board 12 provided with the multilayer wiring structure 12C is not deformed, and the surface of the first portion facing the FC-BGA substrate 11 is flat.
  • the portion of the multilayer wiring board 12 where the multilayer wiring structure 12C is not provided that is, the second portion surrounding the first portion of the multilayer wiring board 12 has a larger distance from the first portion. It is deformed so that the distance from the FC-BGA substrate 11 increases.
  • the multilayer wiring board 12 is less likely to be damaged, and therefore high connection reliability can be achieved.
  • the thickness of the multilayer wiring board 12 is preferably in the range of 20 ⁇ m or more and 100 ⁇ m or less, more preferably in the range of 25 ⁇ m or more and 60 ⁇ m or less. If the multilayer wiring board 12 is thin, it is difficult to obtain a multilayer wiring structure 12C including a sufficient number of conductor layers 1203. FIG.
  • the flexural modulus of the peripheral portion of the multilayer wiring board 12 is preferably in the range of 1.5 GPa or more and 20 GPa or less, and more preferably in the range of 2 GPa or more and 15 GPa or less.
  • the distance D1 from the edge of the surface of the multilayer wiring board 12 facing the FC-BGA board 11 to the multilayer wiring structure 12C is preferably 100 ⁇ m or more, more preferably 500 ⁇ m or more.
  • the distance D1 is preferably 1000 ⁇ m or less, more preferably 700 ⁇ m or less.
  • the distance D1 is the distance from the edge to the multilayer wiring structure 12C in the direction perpendicular to the thickness direction of the composite wiring board 10. As shown in FIG. A multilayer wiring board 12 having a short distance D1 is difficult to bend. If the distance D1 is sufficiently long, the further improvement in connection reliability associated with further increasing the distance D1 is small. Most preferably, distance D1 is about 500 ⁇ m.
  • the difference D4 between the distance D2 from the FC-BGA board 11 to the periphery of the multilayer wiring board 12 and the distance D3 from the FC-BGA board 11 to the central part of the multilayer wiring board 12 is within the range of 5 ⁇ m or more and 30 ⁇ m or less. It is preferably within the range of 10 ⁇ m or more and 25 ⁇ m or less. It is advantageous to increase the difference D4 in order to improve connection reliability. However, as the difference D4 increases, the flatness of the multilayer wiring board 12 decreases.
  • the distance D3 from the FC-BGA board 11 to the central portion of the multilayer wiring board 12 is, for example, within the range of 50 ⁇ m or more and 150 ⁇ m or less. Further, the angle formed by the portion near the end surface of the surface of the multilayer wiring board 12 facing the FC-BGA board 11 with respect to the plane perpendicular to the thickness direction of the composite wiring board 10 is, for example, 5 ° or more and 30° or less.
  • the coefficient of linear expansion of the organic insulating layer included in the insulating layer 12I for example, the material forming the first insulating layer 1201 and the second insulating layer 1202 is preferably in the range of 40 ppm/° C. or more and 65 ppm/° C. or less.
  • the coefficient of linear expansion of the material forming the sealing resin layer 13 is preferably in the range of 20 ppm/°C or more and 35 ppm/°C or less.
  • the coefficient of linear expansion of the material forming the organic insulating layer included in the insulating layer 12 ⁇ /b>I is preferably larger than the coefficient of linear expansion of the material forming the sealing resin layer 13 . In this case, separation of the multilayer wiring board 12 from the FC-BGA board 11 due to thermal expansion is particularly difficult to occur.
  • the multilayer wiring board 12 included in this packaged device 1 can be manufactured, for example, by the following method.
  • 4 to 9 are cross-sectional views schematically showing the manufacturing method of the packaged device shown in FIG.
  • the support 2 may irradiate the peeling layer 3 with light through the support 2, it is advantageous to use a carrier substrate having translucency.
  • a carrier substrate having translucency for example, a rectangular glass plate can be used.
  • a rectangular glass plate is suitable for upsizing. Also, the glass plate can achieve excellent flatness and high rigidity. Therefore, a rectangular glass plate as the support 2 is suitable for forming fine patterns thereon.
  • the glass plate has a small coefficient of thermal expansion (CTE) and is resistant to distortion, it is excellent in ensuring pattern placement accuracy and flatness.
  • the thickness of the glass plate is desirably thick from the viewpoint of suppressing warping in the manufacturing process, and is, for example, in the range of 0.7 mm or more and 1.1 mm or less.
  • the CTE of the glass plate is preferably 3 ppm or more and 15 ppm or less, and more preferably about 9 ppm from the viewpoint of matching with the CTE of the FC-BGA substrate 11 and the functional device 20.
  • the support 2 may be made of a material that causes less distortion, such as metal. or ceramics can be used. It is easier to achieve the desired CTE when using ceramics.
  • the material of the release layer 3 is a resin that can be separated by absorbing ultraviolet light (UV light), and the support 2 is a glass plate.
  • the peeling layer 3 may be, for example, a resin that can be peeled off by generating heat or changing properties by absorbing light such as UV light, or a resin that is foamed by heat and becomes peelable.
  • the release layer 3 may further contain additives such as photodegradation accelerators, light absorbers, sensitizers, and fillers.
  • the release layer 3 may have a single-layer structure or a multi-layer structure. Further, for example, a protective layer may be provided on the release layer 3 for the purpose of protecting the multilayer wiring structure formed on the support 2, and the adhesiveness between the support 2 and the release layer 3 may be improved. Additional enhancing layers may be provided. Further, a laser light reflecting layer or a metal layer may be further provided between the peeling layer 3 and the multilayer wiring structure.
  • the peeling layer 3 can be formed through the support 2 . light may be applied.
  • the multilayer wiring board 12 can be formed by, for example, a semi-additive process (SAP method) and a damascene method.
  • SAP method semi-additive process
  • damascene method a damascene method
  • a photosensitive resin is applied onto the release layer 3 by spin coating.
  • a first through hole is provided in the coating film to obtain the first insulating layer 1201 shown in FIG.
  • a second insulating layer 1202 is formed on the first insulating layer 1201 .
  • the second insulating layer 1202 can be formed using, for example, a photosensitive resin.
  • the surface on which the first insulating layer 1201 is provided is coated with a photosensitive resin by spin coating, and photolithography is performed to obtain the second insulating layer 1202 having the second through holes and grooves.
  • the photosensitive resin used for forming the first insulating layer 1201 and the second insulating layer 1202 is preferably a photosensitive epoxy resin.
  • a photosensitive epoxy resin can be cured at a relatively low temperature and shrinks little during curing, so that an insulating layer with excellent flatness can be obtained, which is advantageous for subsequent fine pattern formation.
  • first insulating layer 1201 and the second insulating layer 1202 by applying a photosensitive resin, it is also possible to compress and cure an insulating resin film with a vacuum laminator. In this case, an insulating layer with excellent flatness can be obtained. Polyimide may also be used when high flatness is not required.
  • an adhesion layer 1204a and a seed layer 1204b are formed in a vacuum.
  • the adhesion layer 1204a is a layer that improves the adhesion of the seed layer 122b to the first insulating layer 1201 and the second insulating layer 1202 and prevents the seed layer 1204b from peeling off.
  • the seed layer 1204b plays a role as a power supply layer in electroplating for forming the conductor layer 1203. As shown in FIG.
  • the adhesion layer 1204a and the seed layer 1204b are formed by a sputtering method.
  • a titanium layer with a thickness of 50 nm is formed as the adhesion layer 1204a
  • a copper layer with a thickness of 300 nm is formed as the seed layer 1204b.
  • the seed layer 1204b may be formed by electroless plating.
  • Electrolytic plating includes electrolytic nickel plating, electrolytic copper plating, electrolytic chrome plating, electrolytic Pd plating, electrolytic gold plating, electrolytic rhodium plating, electrolytic iridium plating, and the like. Electrolytic copper plating is desirable because it is simple, inexpensive, and provides a conductor layer 1203 with good electrical conductivity.
  • CMP chemical mechanical polishing
  • the process for forming the layer 120 is repeated. Thereby, as shown in FIGS. 1, 3 and 5, the multilayer wiring board 12 including the multilayer wiring structure 12C and the insulating layer 12I is obtained.
  • a bonding conductor 129 is provided on the exposed portion of the multilayer wiring structure 12C.
  • the bonding conductors 129 are, for example, solder bumps.
  • the multilayer wiring board 12 supported by the support 2 and the FC-BGA board 11 are bonded.
  • the FC-BGA substrate 11 shown in FIG. 6 includes a bonding conductor 115.
  • the joining conductor 115 is made of solder, for example. By joining the joining conductors 115 and 129 to each other, the joining electrode 14 shown in FIG. 7 is formed.
  • the release layer 3 is irradiated with a laser beam to separate the support 2 and the multilayer wiring board 12 from each other as shown in FIG.
  • the multilayer wiring board 12 is transferred from the support 2 to the FC-BGA board 11 . If the release layer 3 remains on the multilayer wiring board 12, it is removed by etching, for example.
  • the sealing resin layer 13 shown in FIG. 8 is formed.
  • the sealing resin layer 13 is formed after the peeling, but the peeling may be performed after the sealing resin layer 13 is formed.
  • the sealing resin layer 13 that is, the sealing resin (or underfill material), for example, a mixture of resin and filler can be used.
  • the resin for example, one of epoxy resin, urethane resin, silicone resin, polyester resin, oxetane resin, and maleimide resin, or a mixture of two or more of these resins can be used.
  • fillers for example, one or more of silica, titanium oxide, aluminum oxide, magnesium oxide, and zinc oxide can be used.
  • the sealing resin layer 13 can be formed, for example, by filling a liquid sealing resin between the FC-BGA board 11 and the multilayer wiring board 12 and curing it.
  • liquid sealing resin for example, one that easily wets the FC-BGA substrate 11 and the multilayer wiring substrate 12 is used. If such a sealing resin is used, by injecting the sealing resin between the FC-BGA board 11 and the multilayer wiring board 12, the sealing resin will flow through the FC-BGA board 11 and the multilayer wiring by capillary action. Along with spreading between the substrate 12, the end faces of the multilayer wiring substrate 12 can be covered with a sealing resin.
  • the sealing resin tries to reduce the surface area in contact with the atmosphere.
  • the peripheral portion of the multilayer wiring board 12 is easily bent. Therefore, the sealing resin positioned outside the peripheral edge portion pushes the peripheral edge portion of the multilayer wiring board 12 upward and moves between the peripheral edge portion and the FC-BGA substrate 11 . As a result, a structure is obtained in which the central portion of the multilayer wiring board 12 protrudes toward the FC-BGA substrate 11 with respect to the peripheral portion.
  • ACF anisotropic conductive film
  • NCF non-conductive film
  • the FC-BGA substrate 11 and the multilayer wiring substrate 12 supported by the support 2 are superimposed with ACF or NCF as a sealing resin interposed therebetween.
  • the FC-BGA board 11 and the multilayer wiring board 12 are pressed against each other to form the sealing resin layer 13 interposed therebetween and covering the end surface of the multilayer wiring board 12.
  • the multi-layer wiring board 12 and the support 2 are bent so that the central part protrudes toward the FC-BGA board 11 with respect to the peripheral part. After that, the multilayer wiring board 12 and the support 2 are separated from each other.
  • the composite wiring board 10 including the FC-BGA board 11 and the multilayer wiring board 12 is obtained.
  • the functional device 20 is bonded to the composite wiring board 10 .
  • this bonding for example, thermocompression bonding or mount reflow can be used.
  • an electroless Ni/Pd/Au plating layer and an OSP (Organic Solderability Preservative) film are formed on the exposed portion of the multilayer wiring structure 12C for the purpose of preventing oxidation and improving wettability to solder.
  • a surface treatment layer with a water-soluble preflux, an electroless tin plating layer, and an electroless Ni/Au plating layer may be provided.
  • sealing resin layer 30 As the material of the sealing resin layer 30, for example, the materials exemplified as the materials of the sealing resin layer 13 can be used.
  • the encapsulating resin layer 30 can be formed, for example, by the same method as described above for the encapsulating resin layer 13 . As described above, the packaged device 1 shown in FIG. 1 is completed.
  • FIG. 10 is a cross-sectional view schematically showing a multilayer wiring board with a support used for manufacturing a packaged device according to a modification.
  • FIG. 11 is a cross-sectional view schematically showing a packaged device according to a modification.
  • the multilayer wiring board 12 shown in FIG. 10 is the same as the multilayer wiring board 12 described with reference to FIG.
  • Packaged device 1 shown in FIG. 11 is similar to packaged device 1 described with reference to FIGS.
  • FC-BGA substrate 11, multilayer wiring substrate 12, composite wiring substrate 10, and packaged device 1 can be modified in various ways.
  • the functional device 20 is not directly mounted on the FC-BGA substrate 11, but the multilayer wiring substrate 12 is interposed therebetween.
  • the pitch of the joint terminals used for joining the FC-BGA board 11 in the multilayer wiring board 12 can be made sufficiently smaller than the pitch of the joint terminals used for joining the FC-BGA board 11 to the mother board. Therefore, in the multilayer wiring board 12, it is easy to achieve a narrower pitch of connecting terminals used for connecting with the functional device 20 and finer wiring. Therefore, in the composite wiring board 10 described above, it is easy to achieve a narrower pitch of the connecting terminals used for connecting with the functional device 20 and a finer wiring.
  • An interposer obtained by silicon interposer technology a so-called silicon interposer, is manufactured using silicon wafers and facilities for semiconductor front-end processes. Silicon wafers are limited in shape and size, and the number of interposers that can be manufactured from one wafer is not necessarily large. And the manufacturing equipment is also expensive. Therefore, silicon interposers are expensive. Moreover, since a silicon wafer is a semiconductor, the use of a silicon interposer also poses a problem of deterioration in transmission characteristics.
  • a silicon wafer is not required for manufacturing the composite wiring board 10 described above.
  • the composite wiring board 10 for example, most or all of the insulating layers can be made of insulating resin layers. Therefore, the above-described composite wiring board 10 can be manufactured using inexpensive materials and equipment, enabling cost reduction and achieving excellent transmission characteristics.
  • the method of directly building a multi-layered wiring structure containing a conductor layer with a fine wiring pattern into an FC-BGA substrate has little deterioration in transmission characteristics seen in silicon interposers.
  • this method there are problems with the manufacturing yield of the FC-BGA substrate itself, and there is a high degree of difficulty in forming a multilayer wiring structure including a conductor layer having a fine wiring pattern on a core layer such as a glass epoxy substrate. Therefore, there is a problem that the manufacturing yield is low as a whole.
  • the multi-layer wiring board 12 is manufactured separately from the FC-BGA board 11, and these are joined together.
  • a multilayer wiring structure 12C including conductor layers having fine wiring patterns is not built into the FC-BGA board 11, but built into the multilayer wiring board 12.
  • FIG. 10 since the multilayer wiring board 12 is joined to the FC-BGA board 11 while being supported by the support 2, even if the multilayer wiring board 12 is thin, it can be joined to the FC-BGA board 11. be. Therefore, the above composite wiring board 10 and packaged device 1 can be manufactured with a high yield.
  • the multilayer wiring structure 12C including conductor layers having fine wiring patterns is formed on the support 2 rather than on a core layer such as a glass epoxy substrate. Since a substrate having excellent smoothness can be used as the support 2, a fine pattern or the like to be formed thereon can be formed with high shape accuracy. For this reason as well, the composite wiring board 10 and the packaged device 1 can be manufactured with a high yield.
  • the composite wiring board 10 and the packaged device 1 described above it is easy to achieve high symmetry with respect to the plane that bisects the thickness of the FC-BGA board 11, and multi-layer wiring is also possible.
  • the substrate 12 too, it is easy to achieve a high degree of symmetry with respect to a plane that bisects its thickness.
  • the FC-BGA board 11 and the multilayer wiring board 12 which are separately formed are joined together. Warp or the like hardly occurs. Therefore, the above-described composite wiring board 10 and packaged device 1 are less likely to warp or distort during heating.
  • the composite wiring board 10 described above can achieve high connection reliability. This will be explained below.
  • the peripheral portion of the multilayer wiring board 12 is farther from the FC-BGA board 11 than the central portion of the multilayer wiring board 12. That is, the encapsulating resin layer 13 is thicker in the peripheral portion of the multilayer wiring board 12 than in the central portion of the multilayer wiring board 12 .
  • the sealing resin layer 13 covers end surfaces of the multilayer wiring board 12 . Therefore, the sealing resin layer 13 has an excellent ability to protect the multilayer wiring board 12 from damage. Therefore, in the composite wiring board 10, for example, the multilayer wiring board 12 is less likely to crack from its edge, and high connection reliability can be achieved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

半導体チップとの接合に使用する接合端子の狭ピッチ化、基板内の配線の微細化、及び低コスト化が容易であり、高い接続信頼性を達成し得る配線基板を提供する。複合配線基板（１０）は、第１配線基板（１１）と、前記第１配線基板（１１）と向き合うように前記第１配線基板（１１）に接合され、周縁部は中央部と比較して前記第１配線基板（１１）からの距離がより大きい第２配線基板（１２）と、前記第１及び第２配線基板（１１，１２）間に介在するとともに、前記第２配線基板（１２）の端面を被覆した封止樹脂層（１３）とを備えている。

Description

複合配線基板
　本発明は、複合配線基板に関する。
　近年、半導体装置の高速化及び高集積化が進む中で、半導体チップを搭載するフリップチップボールグリッドアレイ（Flip Chip-Ball Grid Array）用配線基板、即ち、ＦＣ－ＢＧＡ基板にも、半導体チップとの接合に使用する接合端子の狭ピッチ化及び基板内の配線の微細化が求められている。その一方で、ＦＣ－ＢＧＡ基板とマザーボードとの接合には、従来とほぼ変わらないピッチで配列した接合端子による接合が要求されている。これらの要求のもと、ＦＣ－ＢＧＡ基板と半導体チップとの間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
　その一つは、シリコンインターポーザ技術である。このシリコンインターポーザ技術は、シリコンウェハ上に、微細な配線を各々の層が含んだ多層配線構造を、半導体回路の製造技術を用いて形成することによりインターポーザを製造するというものである。これについては、特許文献１に開示されている。
　また、上記の多層配線構造をシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板に直接作り込む手法も開発されている。この手法は、コア層が例えばガラスエポキシ基板からなるＦＣ－ＢＧＡ基板の製造において、化学機械研磨（ＣＭＰ）などを利用して、上記の多層配線構造を形成するというものである。これについては、特許文献２に開示されている。
　更に、インターポーザをガラス基板等の支持体の上に形成し、そのインターポーザをＦＣ－ＢＧＡ基板と接合させ、その後、インターポーザから支持体を剥離することで、上記の多層配線構造を、ＦＣ－ＢＧＡ基板上に設ける方式（以下、転写方式という）もある。これについては、特許文献３に開示されている。
日本国特開２００２－２８０４９０号公報 日本国特開２０１４－２２５６７１号公報 国際公開第２０１８／０４７８６１号
　本発明は、半導体チップとの接合に使用する接合端子の狭ピッチ化、基板内の配線の微細化、及び低コスト化が容易であり、高い接続信頼性を達成し得る配線基板を提供することを目的とする。
　本発明の一態様によると、第１配線基板と、前記第１配線基板と向き合うように前記第１配線基板に接合され、周縁部は中央部と比較して前記第１配線基板からの距離がより大きい第２配線基板と、前記第１及び第２配線基板間に介在するとともに、前記第２配線基板の端面を被覆した封止樹脂層とを備えた複合配線基板が提供される。
　本発明の他の側面によると、前記第２配線基板は、前記中央部が前記周縁部に対して前記第１基板へ向けて突き出るように撓んだ上記側面に係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記第１配線基板から前記周縁部までの距離と、前記第１配線基板から前記中央部までの距離との差は、５μｍ以上３０μｍ以下の範囲内にある上記側面の何れかに係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記第２配線基板は、互いに積層された２以上の層を備え、前記２以上の層の各々は、有機絶縁体を含んだ材料からなり、凹部が設けられた絶縁層と、前記絶縁層上に設けられるとともに、前記凹部を埋め込んだ導体層と
を含んだ上記側面に係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記第２配線基板の前記第１配線基板と向き合った面の縁から、前記２以上の層が含む前記導体層からなる多層配線構造までの距離は１００μｍ以上である上記側面の何れかに係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記縁から前記多層配線構造までの前記距離は１０００μｍ以下である上記側面に係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記第２配線基板は、厚さが２０μｍ以上１００μｍ以下の範囲内にある上記側面の何れかに係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記周縁部は、曲げ弾性率が１．５ＧＰａ以上２０ＧＰａ以下の範囲内にある上記側面の何れかに係る複合配線基板が提供される。
　ここで、「曲げ弾性率」は、ＪＩＳ Ｋ７１７１：２０１６「プラスチック－曲げ特性の求め方」において規定される方法に則って得られる値である。
　本発明の更に他の側面によると、前記封止樹脂層は、線膨張係数が２０ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲内にある上記側面の何れかに係る複合配線基板が提供される。
　本発明の更に他の側面によると、前記第１配線基板はフリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである上記側面の何れかに係る複合配線基板。
　本発明の更に他の側面によると、上記側面の何れかに係る複合配線基板と、前記第１配線基板の前記第２配線基板とは反対側の面に実装された機能デバイスとを備えたパッケージ化デバイスが提供される。
　ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路（ＬＳＩ）、メモリ、撮像素子、発光素子、及びＭＥＭＳ（Micro Electro Mechanical Systems）の１以上を含むことができる。ＭＥＭＳは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの１以上である。一例によれば、機能デバイスは、ＬＳＩを含んだ半導体チップである。
　本発明の更に他の側面によると、第１配線基板と第２配線基板とを、互いに向き合うように接合することと、前記第１及び第２配線基板間に封止樹脂を注入して、前記第１及び第２配線基板間に介在し且つ前記第２配線基板の端面を被覆した封止樹脂層を形成するとともに、前記第２配線基板を、周縁部に対して中央部が前記第１配線基板へ向けて突き出るように撓ませることとを含んだ複合配線基板の製造方法が提供される。
　本発明の更に他の側面によると、前記第１及び第２配線基板の接合は、支持体上に剥離可能に支持された前記第２配線基板を前記支持体から前記第１配線基板へ転写することを含む上記側面に係る複合配線基板の製造方法が提供される。
　本発明の更に他の側面によると、第１配線基板と第２配線基板とを、封止樹脂を間に挟んで重ね合わせることと、この状態で、第１配線基板と第２配線基板とを互いに対して加圧して、前記第１及び第２配線基板間に介在し且つ前記第２配線基板の端面を被覆した封止樹脂層を形成するとともに、前記第２配線基板を、周縁部に対して中央部が前記第１配線基板へ向けて突き出るように撓ませることとを含んだ複合配線基板の製造方法が提供される。
　本発明の更に他の側面によると、前記第１及び第２配線基板の重ね合わせは、支持体上に剥離可能に支持された前記第２配線基板を、前記支持体から、前記封止樹脂を間に挟んで前記第１配線基板へ転写することを含む上記側面に係る複合配線基板の製造方法が提供される。
本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図。 図１に示すパッケージ化デバイスが含んでいる第２配線基板に採用可能な構造の一例を概略的に示す断面図。 図１に示すパッケージ化デバイスの一部を拡大して示す断面図。 図１に示すパッケージ化デバイスの製造方法における一工程を概略的に示す断面図。 図１に示すパッケージ化デバイスの製造方法における他の工程を概略的に示す断面図。 図１に示すパッケージ化デバイスの製造方法における更に他の工程を概略的に示す断面図。 図１に示すパッケージ化デバイスの製造方法における更に他の工程を概略的に示す断面図。 図１に示すパッケージ化デバイスの製造方法における更に他の工程を概略的に示す断面図。 図１に示すパッケージ化デバイスの製造方法における更に他の工程を概略的に示す断面図。 変形例に係るパッケージ化デバイスの製造に使用する支持体付き多層配線基板を概略的に示す断面図。 変形例に係るパッケージ化デバイスを概略的に示す断面図。
　以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、２以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。更に、幾つかの図面では、同一の構造を、他の図面とは天地を逆にして描いていることにも留意すべきである。
　なお、本開示において、「上面」及び「下面」は、板状部材又はそれに含まれる層の２つの主面、即ち、厚さ方向に垂直であり且つ最も広い面積を有する面及びその裏面であって、図面において上方に示された面と下方に示された面とをそれぞれ意味している。また、「側面」とは、面内方向に対して垂直であるか又は傾いた面を意味している。
　また、本開示において、「ＡＡをＢＢの上に」という記載は、重力方向とは無関係に使用している。「ＡＡをＢＢの上に」という記載によって特定される状態は、ＡＡがＢＢと接触した状態を包含する。「ＡＡをＢＢの上に」という記載は、ＡＡとＢＢとの間に他の１以上の構成要素を介在させることを除外するものではない。
　＜構造＞
　図１は、本発明の一実施形態に係るパッケージ化デバイスを概略的に示す断面図である。
　図１に示すパッケージ化デバイス１は、複合配線基板１０と、機能デバイス２０と、封止樹脂層３０と、接合電極４０とを含んでいる。
　機能デバイス２０は、例えば、半導体チップ、又は、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップである。ここでは、一例として、機能デバイス２０は半導体チップであるとする。即ち、ここでは、パッケージ化デバイス１は、半導体パッケージである。
　パッケージ化デバイス１は、複数の機能デバイス２０を含んでいる。パッケージ化デバイス１は、機能デバイス２０を１つのみ含んでいてもよい。
　機能デバイス２０は、接合電極４０を介して、複合配線基板１０へ接合されている。ここでは、機能デバイス２０は、フリップチップボンディングによって、複合配線基板１０へ接合されている。機能デバイス２０の１以上は、ワイヤボンディングなどの他のボンディング法によって複合配線基板１０へ接合されていてもよい。
　接合電極４０は、機能デバイス２０と複合配線基板１０との間で、狭いピッチで配列している。接合電極４０は、例えば、はんだ、銅及び金などの金属又は合金からなる。機能デバイス２０の１以上をワイヤボンディングによって複合配線基板１０へ接合する場合、その機能デバイス２０は、例えば、金ワイヤを用いて複合配線基板と電気的に接続することができる。
　封止樹脂層３０は、機能デバイス２０と複合配線基板１０との間に介在した部分と、機能デバイス２０の側面を少なくとも部分的に被覆した部分とを含んでいる。封止樹脂層３０は、機能デバイス２０を複合配線基板１０へ固定している。
　複合配線基板１０は、ＦＣ－ＢＧＡ基板１１と、多層配線基板１２と、封止樹脂層１３と、接合電極１４とを含んでいる。
　ＦＣ－ＢＧＡ基板１１は、第１配線基板の一例である。ＦＣ－ＢＧＡ基板１１は、例えば、図示しないマザーボードへ接合される。
　ＦＣ－ＢＧＡ基板１１は、コア層１１１と、絶縁層１１２と、導体層１１３と、絶縁層１１４とを含んでいる。
　コア層１１１は、絶縁層である。コア層１１１は、例えば、織布又は不織布に熱硬化性の絶縁樹脂を含浸させた繊維強化基板である。織布又は不織布としては、例えば、ガラス繊維、炭素繊維、又はアラミド繊維を使用することができる。絶縁樹脂としては、例えば、エポキシ樹脂を使用することができる。
　コア層１１１には、貫通孔が設けられている。導体層１１３の一部は、貫通孔の側壁を被覆している。ここでは、導体層１１３の一部は、側壁が導体からなる貫通孔を生じるように、コア層１１１に設けられた貫通孔の側壁を被覆している。これら側壁が導体からなる貫通孔は、絶縁体で埋め込んでもよい。
　導体層１１３の残りは、コア層１１１の両主面上で多層配線構造を形成している。各多層配線構造は、互いに積層された複数の導体層１１３を含んでいる。
　多層配線構造が含む各絶縁層１１２は、導体層１１３の隣り合った２つの間に介在している。絶縁層１１２は、例えば、絶縁樹脂層である。絶縁層１１２には、貫通孔が設けられている。
　導体層１１３は、銅などの金属又は合金からなる。導体層１１３は、単層構造を有していてもよく、多層構造を有していてもよい。
　多層配線構造が含む各導体層１１３は、配線部とランド部とを含んでいる。絶縁層１１２を間に挟んでコア層１１１と向き合った導体層１１３は、絶縁層１１２に設けられた貫通孔の側壁を被覆したビア部を更に含んでいる。
　絶縁層１１４は、導体層１１３と絶縁層１１２との積層体上に設けられている。絶縁層１１４は、例えば、ソルダーレジストなどの絶縁樹脂層である。絶縁層１１４には、上記多層配線構造の最表面に位置した導体層１１３へ連通する貫通孔が設けられている。
　ＦＣ－ＢＧＡ基板１１は、導体層１１３のうち絶縁層１１４の貫通孔の位置で露出した部分の上に、接合用導体を更に含むことができる。接合用導体は、例えば、導体層１１３のうち絶縁層１１４の貫通孔の位置で露出した部分に設けられた金属バンプである。なお、接合用導体は、接合端子ともいう。接合用導体は、例えば、はんだからなる。
　多層配線基板１２は、第２配線基板である。多層配線基板１２は、上面が機能デバイス２０と向き合うように、接合電極４０を介して機能デバイス２０に接合されている。また、多層配線基板１２は、下面がＦＣ－ＢＧＡ基板１１と向き合うように、接合電極１４を介してＦＣ－ＢＧＡ基板１１に接合されている。即ち、多層配線基板１２は、機能デバイス２０とＦＣ－ＢＧＡ基板１１との接合を媒介するインターポーザである。
　多層配線基板１２は、ＦＣ－ＢＧＡ基板１１と比較して、寸法がより小さい。また、多層配線基板１２は、機能デバイス２０と比較して、寸法がより大きい。具体的には、ＦＣ－ＢＧＡ基板１１の厚さ方向に垂直な平面への多層配線基板１２の正射影は、この平面へのＦＣ－ＢＧＡ基板１１の正射影の輪郭によって取り囲まれている。そして、上記平面への多層配線基板１２の正射影の輪郭は、この平面への機能デバイス２０の正射影を取り囲んでいる。多層配線基板１２については、後で詳述する。
　接合電極１４は、多層配線基板１２と機能デバイス２０との間で配列している。接合電極１４のピッチは、接合電極４０のピッチと比較してより広く且つＦＣ－ＢＧＡ基板１１の下面に設ける接合用導体のピッチと比較してより狭い。接合電極１４は、例えば、はんだからなる。
　封止樹脂層１３は、ＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に介在した部分を含んでいる。なお、封止樹脂層は、アンダーフィル層ともいう。封止樹脂層１３は、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ固定している。
　多層配線基板１２について、図１及び図２を参照しながら、更に詳しく説明する。　
　図２は、図１に示すパッケージ化デバイスが含んでいる多層配線基板に採用可能な構造の一例を概略的に示す断面図である。
　図２に示す多層配線基板１２は、互いに積層された２以上の層１２０を含んでいる。これら層１２０の各々は、有機絶縁体を含んだ材料からなり、凹部が設けられた絶縁層と、この絶縁層上に設けられるとともに、その凹部を埋め込んだ導体層１２０３とを含んでいる。ここでは、上記の絶縁層は、第１絶縁層１２０１と第２絶縁層１２０２との組み合わせである。また、ここでは、各層１２０は、密着層１２０４ａとシード層１２０４ｂとを更に含んでいる。なお、以下、有機絶縁体を含んだ材料からなる絶縁層を、「有機絶縁層」と記載することがある。
　第１絶縁層１２０１及び第２絶縁層１２０２が交互に積層してなる積層体は、図１に示す絶縁層１２Ｉを構成している。また、図２に示す導体層１２０３の積層体は、図１に示す多層配線構造１２Ｃを構成している。
　図２に示す第１絶縁層１２０１は、上記凹部の一部として、内部にビア部１２０３Ｖが設けられる第１貫通孔を有している。第２絶縁層１２０２には、上記凹部の他の一部として、１以上が第１貫通孔と連通し、内部にランド部１２０３Ｌが形成される第２貫通孔と、第２貫通孔と繋がり、内部に配線部１２０３Ｗが形成される溝とが設けられている。各層１２０が含む第２絶縁層１２０２が有する溝の底面は、その層１２０が含む第１絶縁層１２０１の表面の一部である。
　第１絶縁層１２０１及び第２絶縁層１２０２は、例えば、有機絶縁体を含んだ材料からなる。第１絶縁層１２０１及び第２絶縁層１２０２の材料は、無機材料であってもよいが、好ましくは有機材料を含む。一例によれば、第１絶縁層１２０１及び第２絶縁層１２０２は、絶縁樹脂層である。これら絶縁樹脂層は、好ましくは、フィラーを含んでいない。第１絶縁層１２０１の材料と第２絶縁層１２０２の材料とは、同じであってもよく、異なっていてもよい。第１絶縁層１２０１の材料と第２絶縁層１２０２の材料とが同じであったとしても、厚さ方向に平行な断面を、例えば、走査電子顕微鏡で観察することにより、第１絶縁層１２０１と第２絶縁層１２０２との間の界面を確認することができる。
　導体層１２０３は、第１及び第２貫通孔並びに溝を埋め込んでいる。導体層１２０３の上面及び下面は、それぞれ、第１絶縁層１２０１の上面及び第２絶縁層１２０２の下面に対して面一である。
　導体層１２０３のうち、第１貫通孔を埋め込んでいる部分は、ビア部１２０３Ｖである。導体層１２０３のうち、第２貫通孔を埋め込んでいる部分はランド部１２０３Ｌである。そして、導体層１２０３のうち、溝を埋め込んでいる部分は配線部１２０３Ｗである。
　導体層１２０３は、銅などの金属又は合金からなる。導体層１２０３は、単層構造を有していてもよく、多層構造を有していてもよい。
　密着層１２０４ａは、導体層１２０３と第１絶縁層１２０１との間に介在した部分と、導体層１２０３と第２絶縁層１２０２との間に介在した部分と、導体層１２０３の上面を被覆した部分とを含んでいる。密着層１２０４ａは、第１絶縁層１２０１及び第２絶縁層１２０２へのシード層１２０４ｂの密着性を向上させて、シード層１２０４ｂの剥離を生じ難くする層である。
　シード層１２０４ｂは、密着層１２０４ａ上に設けられている。シード層１２０４ｂは、密着層１２０４ａと導体層１２０３との間に介在している。シード層１２０４ｂは、導体層１２０３の電解めっきによる成膜において、給電層としての役割を果たす。
　上記のパッケージ化デバイス１は、以下に説明する構造を有している。　
　図３は、図１に示すパッケージ化デバイスの一部を拡大して示す断面図である。
　図１及び図３に示すように、多層配線基板１２の周縁部は、多層配線基板１２の中央部と比較して、ＦＣ－ＢＧＡ基板１１からの距離がより大きい。ここでは、ＦＣ－ＢＧＡ基板１１の上面は平坦である。そして、ここでは、多層配線基板１２は、中央部が周縁部に対してＦＣ－ＢＧＡ基板１１へ向けて突き出るように撓んでいる。
　具体的には、多層配線基板１２のうち多層配線構造１２Ｃが設けられた第１部分は変形しておらず、この第１部分のＦＣ－ＢＧＡ基板１１と向き合った面は平坦である。これに対し、多層配線基板１２のうち多層配線構造１２Ｃが設けられていない部分、即ち、多層配線基板１２のうち第１部分を取り囲んだ第２部分は、第１部分からの距離が大きくなるほど、ＦＣ－ＢＧＡ基板１１からの距離が大きくなるように変形している。
　後で詳述するように、この構造によると、多層配線基板１２の損傷を生じ難く、それ故、高い接続信頼性を達成することができる。
　多層配線基板１２の厚さは、２０μｍ以上１００μｍ以下の範囲内にあることが好ましく、２５μｍ以上６０μｍ以下の範囲内にあることがより好ましい。多層配線基板１２が薄いと、十分な数の導体層１２０３を含んだ多層配線構造１２Ｃを得ることが難しい。
　多層配線基板１２の周縁部は、曲げ弾性率が１．５ＧＰａ以上２０ＧＰａ以下の範囲内にあることが好ましく、２ＧＰａ以上１５ＧＰａ以下の範囲内にあることがより好ましい。曲げ弾性率が小さいほど、多層配線基板１２を、その中央部が周縁部に対してＦＣ－ＢＧＡ基板１１へ向けて突き出るように撓ませ易い。曲げ弾性率が小さすぎると、多層配線基板１２の形状にばらつきを生じ易い。
　多層配線基板１２のＦＣ－ＢＧＡ基板１１と向き合った面の縁から多層配線構造１２Ｃまでの距離Ｄ１は、１００μｍ以上であることが好ましく、５００μｍ以上であることがより好ましい。距離Ｄ１は、１０００μｍ以下であることが好ましく、７００μｍ以下であることがより好ましくい。ここで、距離Ｄ１は、複合配線基板１０の厚さ方向に対して垂直な方向における、上記縁から多層配線構造１２Ｃまでの距離である。距離Ｄ１が短い多層配線基板１２は、撓ませ難い。距離Ｄ１が十分に長ければ、距離Ｄ１を更に大きくすることに伴う接続信頼性の更なる向上は小さい。最も好ましくは、距離Ｄ１は約５００μｍである。
　ＦＣ－ＢＧＡ基板１１から多層配線基板１２の周縁部までの距離Ｄ２と、ＦＣ－ＢＧＡ基板１１から多層配線基板１２の中央部までの距離Ｄ３との差Ｄ４は、５μｍ以上３０μｍ以下の範囲内にあることが好ましく、１０μｍ以上２５μｍ以下の範囲内にあることがより好ましい。接続信頼性を高めるうえでは、差Ｄ４を大きくすることが有利である。但し、差Ｄ４を大きくするほど、多層配線基板１２の平坦性は低下する。
　なお、ＦＣ－ＢＧＡ基板１１から多層配線基板１２の中央部までの距離Ｄ３は、例えば、５０μｍ以上１５０μｍ以下の範囲内にある。また、多層配線基板１２のＦＣ－ＢＧＡ基板１１と向き合った面のうち、その端面近傍の部分が、複合配線基板１０の厚さ方向に対して垂直な平面に対して成す角度は、例えば、５°以上３０°以下の範囲内にある。
　絶縁層１２Ｉが含む有機絶縁層、例えば、第１絶縁層１２０１及び第２絶縁層１２０２を構成している材料の線膨張係数は、４０ｐｐｍ／℃以上６５ｐｐｍ／℃以下の範囲内にあることが好ましく、封止樹脂層１３を構成している材料の線膨張係数は、２０ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲内にあることが好ましい。絶縁層１２Ｉが含む有機絶縁層を構成している材料の線膨張係数は、封止樹脂層１３を構成している材料の線膨張係数よりも大きいことが好ましい。この場合、熱膨張に伴う多層配線基板１２のＦＣ－ＢＧＡ基板１１からの剥離を特に生じ難い。
　＜製造方法＞
　このパッケージ化デバイス１が含む多層配線基板１２は、例えば、以下の方法により製造することができる。
　図４乃至図９は、図１に示すパッケージ化デバイスの製造方法を概略的に示す断面図である。
　（１）支持体２上への剥離層３の形成
　この方法では、先ず、図４に示すように、支持体２の一方の面に剥離層３を形成する。
　支持体２は、支持体２を通じて剥離層３に光を照射する場合もあるため、透光性を有しているキャリア基板を使用することが有利である。支持体２としては、例えば、矩形のガラス板を用いることができる。矩形のガラス板は、大型化に適している。また、ガラス板は、優れた平坦性及び高い剛性を実現可能である。そのため、支持体２としての矩形のガラス板は、その上に微細なパターンを形成するのに適している。
　また、ガラス板はＣＴＥ（coefficient of thermal expansion；熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体２としてガラス板を用いる場合、ガラス板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上１．１ｍｍ以下の範囲内にある。
　ガラス板のＣＴＥは、３ｐｐｍ以上１５ｐｐｍ以下であることが好ましく、ＦＣ－ＢＧＡ基板１１及び機能デバイス２０のＣＴＥとの整合性の観点から９ｐｐｍ程度がより好ましい。
　一方、剥離層３に熱によって発泡する樹脂を用いる等、支持体２を剥離する際に支持体２に光の透過性が要求されない場合は、支持体２には、歪みの少ない材料、例えばメタルやセラミックスなどを用いることができる。セラミックスを使用した場合、所望のＣＴＥを達成することが容易である。
　以下、一例として、剥離層３の材料は紫外光（ＵＶ光）を吸収して剥離可能となる樹脂であり、支持体２はガラス板であるとする。
　剥離層３は、例えば、ＵＶ光などの光を吸収することにより発熱若しくは変質して剥離可能となる樹脂でもよく、又は、熱によって発泡して剥離可能となる樹脂でもよい。
　剥離層３は、光分解促進剤、光吸収剤、増感剤、及びフィラー等の添加剤を更に含有していてもよい。
　剥離層３は、単層構造を有していてもよく、多層構造を有していてもよい。また、例えば、支持体２上に形成される多層配線構造の保護を目的として、剥離層３上に保護層を設けてもよく、支持体２と剥離層３との間にそれらの密着性を向上させる層を更に設けてもよい。また、剥離層３と多層配線構造との間に、レーザー光反射層や金属層を更に設けてもよい。
　なお、剥離層３の材料として、ＵＶ光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体２が透光性であれば、剥離層３へは、支持体２を介して光を照射してもよい。
　（２）剥離層３上への多層配線基板１２の形成
　支持体２の上面に剥離層３を形成した後、図５に示すように、剥離層３の上に多層配線基板１２を形成する。なお、支持体２と、これに支持された多層配線基板１２とを含む構造体は、「支持体付き多層配線基板」である。
　多層配線基板１２は、例えば、セミアディティブ法（Semi-Additive Process; ＳＡＰ法）及びダマシン法によって形成することができる。
　例えば、先ず、感光性樹脂をスピンコート法により剥離層３上へ塗布する。次いで、フォトリソグラフィにより、塗膜に第１貫通孔を設けて、図２に示す第１絶縁層１２０１を得る。
　次に、第１絶縁層１２０１上に第２絶縁層１２０２を形成する。第２絶縁層１２０２は、例えば、感光性樹脂を用いて形成することができる。例えば、第１絶縁層１２０１が設けられた面に、感光性樹脂をスピンコート法により塗布し、フォトリソグラフィにより、第２貫通孔及び溝を有する第２絶縁層１２０２を得る。
　第１絶縁層１２０１及び第２絶縁層１２０２の形成に使用する感光性樹脂は、感光性のエポキシ樹脂であることが好ましい。感光性エポキシ樹脂は、比較的低温で硬化させることができ、硬化に伴う収縮が少ないため、平坦性に優れた絶縁層を得ることができ、その後の微細パターン形成に有利である。
　第１絶縁層１２０１及び第２絶縁層１２０２は、感光性樹脂を塗布して形成する代わりに、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って設けることもできる。この場合、平坦性に優れた絶縁層を得ることができる。また、高い平坦性が要求されない場合は、ポリイミドを使用してもよい。
　次いで、真空中で、密着層１２０４ａ及びシード層１２０４ｂを形成する。密着層１２０４ａは、第１絶縁層１２０１及び第２絶縁層１２０２へのシード層１２２ｂの密着性を向上させて、シード層１２０４ｂの剥離を防止する層である。また、シード層１２０４ｂは、導体層１２０３を形成するための電解めっきにおいて、給電層としての役割を果たす。
　ここでは、一例として、密着層１２０４ａ及びシード層１２０４ｂは、スパッタリング法により形成することとする。また、ここでは、一例として、密着層１２０４ａとして厚さが５０ｎｍのチタン層を形成するとともに、シード層１２０４ｂとして厚さが３００ｎｍの銅層を形成することとする。なお、シード層１２０４ｂは、無電解めっきによって形成してもよい。
　次に、シード層１２０４ｂ上に、電解めっきにより導体層を形成する。電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、及び電解イリジウムめっき等が挙げられる。簡便且つ安価であり、電気伝導性が良好な導体層１２０３が得られることから、電解銅めっきが望ましい。
　次に、上記の構造を化学機械研磨（ＣＭＰ）等によって研磨して、導体層、シード層１２０４ｂ及び密着層１２０４ａのうち、第１若しくは第２貫通孔又は溝外に位置した部分を除去する。これにより、導体層１２０３を形成するとともに、層１２０を得る。
　その後、層１２０を形成するための工程を繰り返す。これにより、図１、図３及び図５に示すように、多層配線構造１２Ｃと絶縁層１２Ｉとを含んだ多層配線基板１２を得る。
　（３）複合配線基板１０の製造
　次に、図５に示すように、多層配線構造１２Ｃの露出部上に、接合用導体１２９を設ける。接合用導体１２９は、例えば、はんだバンプである。
　次いで、図６に示すように、支持体２によって支持された多層配線基板１２とＦＣ－ＢＧＡ基板１１とを接合する。なお、図６に示すＦＣ－ＢＧＡ基板１１は、接合用導体１１５を含んでいる。接合用導体１１５は、例えば、半田からなる。接合用導体１１５及び１２９が互いに接合することにより、図７に示す接合電極１４となる。
　その後、剥離層３にレーザー光を照射して、図７に示すように、支持体２と多層配線基板１２とを互いから剥離する。このようにして、多層配線基板１２を支持体２からＦＣ－ＢＧＡ基板１１へ転写する。なお、剥離層３が多層配線基板１２上に残留した場合には、例えば、エッチングによって除去する。
　次に、図８に示す封止樹脂層１３を形成する。ここでは、上記の剥離後に封止樹脂層１３を形成しているが、封止樹脂層１３を形成した後に上記の剥離を行ってもよい。
　封止樹脂層１３の材料、即ち、封止樹脂（又はアンダーフィル材）としては、例えば、樹脂とフィラーとの混合物を使用することができる。樹脂としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種以上の混合物を使用することができる。フィラーとしては、例えば、シリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、及び酸化亜鉛の１種又はこれらの２種以上を使用することができる。
　封止樹脂層１３は、例えば、液状の封止樹脂をＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に充填させ、これを硬化させることにより形成することができる。
　この液状の封止樹脂としては、例えば、ＦＣ－ＢＧＡ基板１１及び多層配線基板１２を濡らし易いものを使用する。そのような封止樹脂を使用すると、ＦＣ－ＢＧＡ基板１１と多層配線基板１２との間へ封止樹脂を注入することにより、この封止樹脂を、毛細管現象によってＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に拡げるとともに、多層配線基板１２の端面を封止樹脂で被覆することができる。
　この過程で、封止樹脂は、雰囲気と接する面の面積を小さくしようとする。上記の通り、多層配線基板１２は周縁部が撓み易い。それ故、この周縁部よりも外側に位置した封止樹脂は、多層配線基板１２の周縁部を上方へ押し上げて、周縁部とＦＣ－ＢＧＡ基板１１との間へ移動する。その結果、多層配線基板１２の中央部が周縁部に対してＦＣ－ＢＧＡ基板１１へ向けて突き出た構造が得られる。
　封止樹脂として、異方性導電フィルム（Anisotropic Conductive Film；ＡＣＦ）又は非導電性フィルム（Non-Conductive Film；ＮＣＦ）を使用してもよい。
　即ち、先ず、ＦＣ－ＢＧＡ基板１１と支持体２に支持された多層配線基板１２とを、封止樹脂としてのＡＣＦ又はＮＣＦを間に挟んで重ね合わせる。次いで、この状態で、ＦＣ－ＢＧＡ基板１１と多層配線基板１２とを互いに対して加圧して、それらの間に介在し且つ多層配線基板１２の端面を被覆した封止樹脂層１３を形成するとともに、多層配線基板１２及び支持体２を、周縁部に対して中央部がＦＣ－ＢＧＡ基板１１へ向けて突き出るように撓ませる。その後、多層配線基板１２と支持体２とを互いから剥離する。
　ＡＣＦ又はＮＣＦを使用して封止樹脂層１３を形成する場合、支持体２が撓み易いものであれば、多層配線基板１２の中央部に対して、周縁部よりも高い圧力で押圧すると、多層配線基板１２の中央部が周縁部に対してＦＣ－ＢＧＡ基板１１へ向けて突き出た構造が得られる。或いは、ＡＣＦ又はＮＣＦとして、中央部よりも周縁部がより厚いものを使用すると、多層配線基板１２の中央部が周縁部に対してＦＣ－ＢＧＡ基板１１へ向けて突き出た構造が得られる。
　以上のようにして、ＦＣ－ＢＧＡ基板１１及び多層配線基板１２などを含んだ複合配線基板１０を得る。
　（４）パッケージ化デバイス１の製造
　次に、図９に示すように、複合配線基板１０へ機能デバイス２０を接合する。この接合には、例えば、熱圧着（Thermo Compression Bonding）又はマウントリフローを利用することができる。
　機能デバイス２０の接合に先立って、多層配線構造１２Ｃの露出部上に、酸化防止及びはんだに対する濡れ性向上の目的で、無電解Ｎｉ／Ｐｄ／Ａｕめっき層、ＯＳＰ（Organic Solderability Preservative）膜、即ち、水溶性プリフラックスによる表面処理層、無電解スズめっき層、及び無電解Ｎｉ／Ａｕめっき層などの表面処理層を設けてよい。
　次いで、機能デバイス２０と複合配線基板１０との接合部に対してフラックス洗浄を実施する。その後、それらの接合部を、図１に示す封止樹脂層３０で封止する。　
　封止樹脂層３０の材料としては、例えば、封止樹脂層１３の材料として例示したものを使用することができる。封止樹脂層３０は、例えば、封止樹脂層１３について上述したのと同様の方法により形成することができる。　
　以上のようにして、図１に示すパッケージ化デバイス１が完成する。
　＜変形例＞
　図１０は、変形例に係るパッケージ化デバイスの製造に使用する支持体付き多層配線基板を概略的に示す断面図である。図１１は、変形例に係るパッケージ化デバイスを概略的に示す断面図である。
　図１０に示す多層配線基板１２は、絶縁層１２８としてソルダーレジスト層を更に含んでいること以外は、図５などを参照しながら説明した多層配線基板１２と同様である。図１１に示すパッケージ化デバイス１は、多層配線基板１２が絶縁層１２８を更に含んでいること以外は、図１乃至図９を参照しながら説明したパッケージ化デバイス１と同様である。
　この例に示すように、ＦＣ－ＢＧＡ基板１１、多層配線基板１２、複合配線基板１０、及びパッケージ化デバイス１には、様々な変形が可能である。
　＜効果＞
　上記のパッケージ化デバイス１では、機能デバイス２０をＦＣ－ＢＧＡ基板１１へ直接搭載するのではなく、それらの間に多層配線基板１２を介在させる。多層配線基板１２においてＦＣ－ＢＧＡ基板１１との接合に使用する接合端子のピッチは、ＦＣ－ＢＧＡ基板１１においてマザーボードとの接合に使用する接合端子のピッチよりも十分に小さくすることができる。それ故、多層配線基板１２において、機能デバイス２０との接合に使用する接合端子の狭ピッチ化や、配線の微細化を達成することは容易である。従って、上記の複合配線基板１０では、機能デバイス２０との接合に使用する接合端子の狭ピッチ化や、配線の微細化を達成することが容易である。
　シリコンインターポーザ技術によって得られるインターポーザ、所謂シリコンインターポーザは、シリコンウェハと半導体前工程用の設備とを用いて製造されている。シリコンウェハは、形状及びサイズに制限があり、１枚のウェハから製造できるインターポーザの数は、必ずしも多くはない。そして、その製造設備も高価である。それ故、シリコンインターポーザは高価である。また、シリコンウェハは半導体であることから、シリコンインターポーザを使用すると、伝送特性が劣化するという問題もある。
　上記の複合配線基板１０の製造に、シリコンウェハは不要である。また、複合配線基板１０では、例えば、絶縁層の殆ど又は全てを絶縁樹脂層とすることができる。それ故、上記の複合配線基板１０は、安価な材料及び設備で製造することができ、低コスト化が可能であり、また、優れた伝送特性も達成し得る。
　微細な配線パターンを有する導体層を含んだ多層配線構造をＦＣ－ＢＧＡ基板に直接作り込む手法は、シリコンインターポーザに見られる伝送特性の劣化は小さい。しかしながら、この手法には、ＦＣ－ＢＧＡ基板自体の製造歩留まりの問題や、ガラスエポキシ基板などのコア層上に、微細な配線パターンを有する導体層を含んだ多層配線構造を形成する難易度が高いため、全体的に製造歩留まりが低いという課題がある。更に、このＦＣ－ＢＧＡ基板では、その厚さを二等分する平面に対して高い対称性を実現することは難しい。それ故、そのようなＦＣ－ＢＧＡ基板は、加熱時に反りや歪みを生じ易い。
　上記の複合配線基板１０及びパッケージ化デバイス１の製造においては、ＦＣ－ＢＧＡ基板１１とは別に、多層配線基板１２を製造し、それらを互いに接合する。微細な配線パターンを有する導体層を含んだ多層配線構造１２Ｃは、ＦＣ－ＢＧＡ基板１１には作り込まず、多層配線基板１２に作り込む。また、多層配線基板１２は、支持体２に支持させた状態でＦＣ－ＢＧＡ基板１１と接合するので、多層配線基板１２が薄い場合であっても、ＦＣ－ＢＧＡ基板１１との接合が可能である。それ故、上記の複合配線基板１０及びパッケージ化デバイス１は、高い歩留まりで製造可能である。
　また、複合配線基板１０の製造において、微細な配線パターンを有する導体層を含んだ多層配線構造１２Ｃは、ガラスエポキシ基板などのコア層上に形成するのではなく、支持体２上に形成する。支持体２として平滑性に優れたものを使用することができるため、その上に形成する微細パターン等は高い形状精度で形成可能である。このような理由でも、上記の複合配線基板１０及びパッケージ化デバイス１は、高い歩留まりで製造可能である。
　更に、上記の複合配線基板１０及びパッケージ化デバイス１では、ＦＣ－ＢＧＡ基板１１において、その厚さを二等分する平面に対して高い対称性を実現することは容易であり、また、多層配線基板１２においても、その厚さを二等分する平面に対して高い対称性を実現することは容易である。更に、上記の複合配線基板１０及びパッケージ化デバイス１では、別々に形成したＦＣ－ＢＧＡ基板１１及び多層配線基板１２を接合しているので、それらのＣＴＥが相違していても、この相違に起因した反り等は生じ難い。それ故、上記の複合配線基板１０及びパッケージ化デバイス１は、加熱時に反りや歪みを生じ難い。
　また、上記の複合配線基板１０は、高い接続信頼性を達成し得る。これについて、以下に説明する。
　この複合配線基板１０では、上記の通り、多層配線基板１２の周縁部は、多層配線基板１２の中央部と比較して、ＦＣ－ＢＧＡ基板１１からの距離がより大きい。即ち、封止樹脂層１３は、多層配線基板１２の中央部と比較して、多層配線基板１２の周縁部においてより厚い。そして、封止樹脂層１３は、多層配線基板１２の端面を被覆している。それ故、この封止樹脂層１３は、多層配線基板１２を損傷から保護する能力に優れている。従って、この複合配線基板１０は、例えば、多層配線基板１２にその端部からクラックが発生し難く、高い接続信頼性を達成し得る。
　１…パッケージ化デバイス、２…支持体、３…剥離層、１０…複合配線基板、１１…ＦＣ－ＢＧＡ基板、１２…多層配線基板、１２Ｃ…多層配線構造、１２Ｉ…絶縁層、１３…封止樹脂層、１４…接合電極、２０…機能デバイス、３０…封止樹脂層、４０…接合電極、１１１…コア層、１１２…絶縁層、１１３…導体層、１１４…絶縁層、１２０…層、１２８…絶縁層、１２９…接合用導体、１２０１…第１絶縁層、１２０２…第２絶縁層、１２０３…導体層、１２０３Ｌ…ランド部、１２０３Ｖ…ビア部、１２０３Ｗ…配線部、１２０４ａ…密着層、１２０４ｂ…シード層。
 

Claims (15)

  1. 　第１配線基板と、
    　前記第１配線基板と向き合うように前記第１配線基板に接合され、周縁部は中央部と比較して前記第１配線基板からの距離がより大きい第２配線基板と、
    　前記第１及び第２配線基板間に介在するとともに、前記第２配線基板の端面を被覆した封止樹脂層と
    を備えた複合配線基板。
  2. 　前記第２配線基板は、前記中央部が前記周縁部に対して前記第１基板へ向けて突き出るように撓んだ請求項１に記載の複合配線基板。
  3. 　前記第１配線基板から前記周縁部までの距離と、前記第１配線基板から前記中央部までの距離との差は、５μｍ以上３０μｍ以下の範囲内にある請求項１又は２に記載の複合配線基板。
  4. 　前記第２配線基板は、互いに積層された２以上の層を備え、
    　前記２以上の層の各々は、
    　　有機絶縁体を含んだ材料からなり、凹部が設けられた絶縁層と、
    　　前記絶縁層上に設けられるとともに、前記凹部を埋め込んだ導体層と
    を含んだ請求項１乃至３の何れか１項に記載の複合配線基板。
  5. 　前記第２配線基板の前記第１配線基板と向き合った面の縁から、前記２以上の層が含む前記導体層からなる多層配線構造までの距離は１００μｍ以上である請求項４に記載の複合配線基板。
  6. 　前記縁から前記多層配線構造までの前記距離は１０００μｍ以下である請求項５に記載の複合配線基板。
  7. 　前記第２配線基板は、厚さが２０μｍ以上１００μｍ以下の範囲内にある請求項１乃至６の何れか１項に記載の複合配線基板。
  8. 　前記周縁部は、曲げ弾性率が１．５ＧＰａ以上２０ＧＰａ以下の範囲内にある請求項１乃至７の何れか１項に記載の複合配線基板。
  9. 　前記封止樹脂層は、線膨張係数が２０ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲内にある請求項１乃至８の何れか１項に記載の複合配線基板。
  10. 　前記第１配線基板はフリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである請求項１乃至９の何れか１項に記載の複合配線基板。
  11. 　請求項１乃至１０の何れか１項に記載の複合配線基板と、
    　前記第１配線基板の前記第２配線基板とは反対側の面に実装された機能デバイスと
    を備えたパッケージ化デバイス。
  12. 　第１配線基板と第２配線基板とを、互いに向き合うように接合することと、
    　前記第１及び第２配線基板間に封止樹脂を注入して、前記第１及び第２配線基板間に介在し且つ前記第２配線基板の端面を被覆した封止樹脂層を形成するとともに、前記第２配線基板を、周縁部に対して中央部が前記第１配線基板へ向けて突き出るように撓ませることと
    を含んだ複合配線基板の製造方法。
  13. 　前記第１及び第２配線基板の接合は、支持体上に剥離可能に支持された前記第２配線基板を前記支持体から前記第１配線基板へ転写することを含む請求項１２に記載の複合配線基板の製造方法。
  14. 　第１配線基板と第２配線基板とを、封止樹脂を間に挟んで重ね合わせることと、
    　この状態で、第１配線基板と第２配線基板とを互いに対して加圧して、前記第１及び第２配線基板間に介在し且つ前記第２配線基板の端面を被覆した封止樹脂層を形成するとともに、前記第２配線基板を、周縁部に対して中央部が前記第１配線基板へ向けて突き出るように撓ませることと
    を含んだ複合配線基板の製造方法。
  15. 　前記第１及び第２配線基板の重ね合わせは、支持体上に剥離可能に支持された前記第２配線基板を、前記支持体から、前記封止樹脂を間に挟んで前記第１配線基板へ転写することを含む請求項１４に記載の複合配線基板の製造方法。
     
PCT/JP2022/004207 2021-02-05 2022-02-03 複合配線基板 WO2022168906A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22749777.3A EP4290569A1 (en) 2021-02-05 2022-02-03 Composite wiring board
CN202280010231.3A CN116746285A (zh) 2021-02-05 2022-02-03 复合配线基板
US18/360,977 US20230371186A1 (en) 2021-02-05 2023-07-28 Composite wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021017648A JP2022120629A (ja) 2021-02-05 2021-02-05 複合配線基板
JP2021-017648 2021-02-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/360,977 Continuation US20230371186A1 (en) 2021-02-05 2023-07-28 Composite wiring board

Publications (1)

Publication Number Publication Date
WO2022168906A1 true WO2022168906A1 (ja) 2022-08-11

Family

ID=82742279

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/004207 WO2022168906A1 (ja) 2021-02-05 2022-02-03 複合配線基板

Country Status (5)

Country Link
US (1) US20230371186A1 (ja)
EP (1) EP4290569A1 (ja)
JP (1) JP2022120629A (ja)
CN (1) CN116746285A (ja)
WO (1) WO2022168906A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018131590A (ja) * 2017-02-17 2018-08-23 日立化成株式会社 コアレス基板用熱硬化性樹脂組成物、コアレス基板用プリプレグ、コアレス基板、コアレス基板の製造方法及び半導体パッケージ
US20200006181A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill Structure for Semiconductor Packages and Methods of Forming the Same
WO2020235684A1 (ja) * 2019-05-23 2020-11-26 凸版印刷株式会社 配線基板の製造方法
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018131590A (ja) * 2017-02-17 2018-08-23 日立化成株式会社 コアレス基板用熱硬化性樹脂組成物、コアレス基板用プリプレグ、コアレス基板、コアレス基板の製造方法及び半導体パッケージ
US20200006181A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill Structure for Semiconductor Packages and Methods of Forming the Same
WO2020235684A1 (ja) * 2019-05-23 2020-11-26 凸版印刷株式会社 配線基板の製造方法
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
CN116746285A (zh) 2023-09-12
EP4290569A1 (en) 2023-12-13
US20230371186A1 (en) 2023-11-16
JP2022120629A (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP4418833B2 (ja) 回路基板の製造方法
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
TW201519382A (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2009141041A (ja) 電子部品実装用パッケージ
JP2008218926A (ja) 半導体装置及びその製造方法
US8811031B2 (en) Multichip module and method for manufacturing the same
WO2011024939A1 (ja) 半導体装置およびその製造方法
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
TW201517224A (zh) 半導體裝置以及其製備方法
JP3589928B2 (ja) 半導体装置
WO2022168906A1 (ja) 複合配線基板
JP2008244180A (ja) 実装構造体およびその製造方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
US20210242134A1 (en) Component-embedded substrate
JP2002231765A (ja) 半導体装置
JP2008210842A (ja) バンプ付電子部品の実装方法
JP3982360B2 (ja) 半導体装置とその製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP2023083003A (ja) 配線基板
JP2022122404A (ja) 多層配線基板
WO2022191180A1 (ja) 多層配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749777

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280010231.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022749777

Country of ref document: EP

Effective date: 20230905