JP2008244180A - 実装構造体およびその製造方法 - Google Patents

Abstract

【課題】半導体素子などの実装部品の電極が狭ピッチ化する場合においても、配線基板との間の導通接続を確実かつ安定して行なうことができるようにする。
【解決手段】本発明は、配線基板２と、配線基板２に実装された実装部品３と、を備えた実装構造体に関する。配線基板２は、複数の凹部と、各凹部の内表面に形成された導電層２４と、を有しており、実装部品３は、凹部と対応する位置に、凹部に挿入される導電性の凸部３０を有している。
【選択図】図３

Description

本発明は、配線基板に実装部品が実装された実装構造体に関するものである。この実装構造体は、たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置およびその周辺機器などに使用されるものである。本発明はさらに、前記実装構造体の製造方法に関する。

従来より、実装構造体としては、図１４に示したものがある（たとえば特許文献１参照）。図１４に示した実装構造体９は、基板９０に対して半導体素子９１がフリップチップ実装されたものである。基板９０と半導体素子９１とは、基板９０上に形成されたハンダ９２を介して互いに導通接続されている。より具体的には、半導体素子９１は、電極パッド９３に形成されたバンプ９４と基板９０の電極パッド９５との間にハンダ９２を介在させることにより、基板９０に導通接続されている。

近年においては、半導体素子９１の性能の向上に伴い、半導体素子９１の電極パッド９３の数が増加の傾向にあり、電極パッド９３同士の間のピッチは２００μｍ以下になることがある。そして、半導体素子９１の電極パッド９３の増加・狭ピッチ化にともない、基板９０における電極パッド９５のピッチひいてはハンダ９２のピッチが小さくなる傾向にある。

特開２０００−１２６１１号公報

したがって、実装構造体９では、ハンダ９２を用いて基板９０と半導体素子９１とを導通接続する場合、隣接するハンダ９２どうしが接触し、電気的にショートする可能性が高くなる。

また、基板９０は、たとえば全体が樹脂により、あるいは織布に樹脂を含浸させたものとして形成されている。そのため、基板９０は、基板９０そのものの反りや厚みムラ、織布の表面凹凸などに起因して、その表面が平滑ではなく、凹凸（うねり）を有するものとなっている。その結果、図１５に示したように、基板９０に対して半導体素子９１を実装する場合には、基板９０の電極パッド９５と半導体素子９１の電極パッド９３との距離が一様とはならずにバラツキが生じる。そのため、一部のバンプ９２については、基板９０の電極パッド９５との導通が図れない可能性、あるいは接続安定性が低下する可能性が生じ得る。したがって、実装構造体９では、半導体素子９１の狭ピッチ化に伴って、導通の不具合が生じる可能性が高まり、歩留まりが悪化することが予想される。

本発明は、半導体素子などの実装部品の電極が狭ピッチ化する場合においても、実装部品と配線基板との間の導通接続の安定性を向上させることが可能な実装構造体およびその製造方法を提供することを課題としている。

本発明の第１の側面では、配線基板と、前記配線基板に実装された実装部品と、を備えた実装構造体であって、前記配線基板は、複数の凹部と、前記各凹部の内表面に形成された導電層と、を有しており、前記実装部品は、前記凹部と対応する位置に、前記凹部に挿入される導電性の凸部を有していることを特徴とする実装構造体が提供される。

前記導電層は、たとえば前記凹部の内表面を覆う膜状に形成される。

前記凸部は、たとえば柱状に形成されている。この場合、前記凸部は、先端部が丸みを帯びているのが好ましい。

前記複数の凸部は、たとえば隣接するものどうしのピッチが２００μｍ以下とされる。

前記凹部は、開口部および底壁を有するとともに、前記底壁から前記開口部に向うほど、断面積が大きくなるテーパ状に形成するのが好ましい。

本発明の実装構造体は、前記導電層と前記凸部との間に介在し、これらの間の導通を図るためのコンタクト導体をさらに備えていてもよい。前記コンタクト導体は、たとえば前記導電層の表面に膜状に形成されている。前記コンタクト導体は、前記凸部の表面に膜状に形成されていてもよい。コンタクト導体は、好ましくはハンダ、スズまたはインジウムである。前記コンタクト導体は、異方性導電接着剤における導体成分であってもよい。もちろん、コンタクト導体を介することなく、前記導体層と前記凸部とを直接導通させてもよい。この場合、熱圧着や超音波熱圧着の手法により、前記導体層と前記凸部との間を合金化するのが好ましい。

前記実装部品は、たとえば半導体素子である。本発明は、前記実装部品が積層コンデンサやマルチチップモジュールなどの場合であっても適用することができる。

本発明の第２の側面では、凹部を有し、前記凹部の内表面に導電層が形成された配線基板と、凸部が形成された実装部品と、を準備する工程と、前記導電層の表面に、膜状のコンタクト導体を形成する工程と、前記凹部に前記凸部を挿入するとともに、前記コンタクト導体と前記凸部とを接する工程と、前記コンタクト導体を、前記コンタクト導体の融点以上であって前記凸部および前記導電層の融点以下の温度で加熱する工程と、前記溶融した前記コンタクト導体を冷やすことによって、前記導電層と前記凸部とを接続する工程と、を備えたことを特徴とする、実装構造体の製造方法が提供される。

前記導電層と前記凸部とを接続する工程において、前記コンタクト導体を冷やす温度は、前記コンタクト導体の融点以下の温度であるのが好ましい。

本発明の実装構造体によれば、半導体素子などの実装部品の凸部を、配線基板の凹部において導電層と導通させるように構成されている。そのため、配線基板の表面に凹凸（うねり）がある場合であっても、凹部に凸部の一部が存在することとなるため、実装部品の凸部と配線基板の導電層とを効果的に接続することができる。

また、本発明の製造方法によれば、半導体素子などの実装部品の凸部が、配線基板の凹部において導電層と導通させられた配線基板が提供される。そのため、配線基板の表面に凹凸（うねり）がある場合であっても、凹部に凸部の一部が存在することとなるため、実装部品の凸部と配線基板の導電層とを効果的に接続することができる。

以下に、本発明について、図面を参照しつつ説明する。

図１および図２に示した実装構造体１は、配線基板２に半導体素子３を実装したものである。この実装構造体１は、配線基板２の裏面に複数のハンダボール１０がマトリクス状に配置されたものであり、いわゆるＢＧＡ（Ball Grid Array）として構成されている。実装構造体１ではさらに、配線基板２と半導体素子３との間にアンダーフィル１１が設けられている。アンダーフィル１１は、半導体素子３における回路素子をホコリなどの異物や水分から保護し、配線基板２と半導体素子３との間の接続部位を保護するためのものである。このアンダーフィル１１は、たとえばエポキシ樹脂やポリイミド樹脂を配線基板２と半導体素子３との間に充填することにより形成されている。

半導体素子３は、ＩＣ、ＬＳＩ等のシリコンチップであり、複数の凸部としてのバンプ３０を有している。半導体素子３は、全体での熱膨張率は、たとえば３ｐｐｍ／℃以上４ｐｐｍ／℃以下とされている。ここで、半導体素子３の熱膨張率は、ＪＩＳ Ｋ７１９７に準拠して測定した値であり、たとえば「ＳＳＣ／５２００」（セイコーインスツルメンツ社製）を用いて測定することができる。

図２および図３に示したように、複数のバンプ３０は、配線基板２に導通接続されるものであり、たとえば半導体素子３の主面３１において、周縁に沿って並ぶように形成された電極パッド３２上に形成されている。隣接するバンプ３０のピッチは、たとえば２００μｍ以下に形成されている。各バンプ３０は、先端部が丸みを帯びているとともに、たとえば銅により、横断面が円形または多角形の柱状に形成されている。各バンプ３０の寸法は、たとえば高さＨが１５μｍ以上７０μｍ以下、幅寸法Ｗが１０μｍ以上５０μｍ以下とされている。ここで、幅Ｗとは、円柱状のバンプ３０では横断面の直径を意味し、角柱状のバンプでは横断面の最大対角線長さを意味している。このようなバンプ３０は、ウエハプロセスにおいて、マスクを用いためっき法により半導体素子３の主面に形成される。

バンプ３０としては、先端が平坦な柱状のもの、あるいはスタッドバンプなどを採用することもできる。先端が平坦な柱状のバンプは、たとえばアルミニウムなどを用いた蒸着法により形成することができる。スタッドバンプは、金線などを用いたワイヤボンディング装置におけるボールボンディングの手法を応用して形成することができる。

このようにバンプ３０は、たとえば銅、金あるいはアルミニウムにより形成されるが、バンプ３０を形成するための材料としては、後述するコンタクト導体２５の融点よりも融点が高い導電性材料、たとえば融点が３６０℃以上の導電性材料により形成するのが好ましい。そうすれば、後述するコンタクト導体２５（図３参照）をハンダにより形成する場合において、そのハンダをリフローさせたときにバンプ３０が溶融してしまうことを抑制することができる。

配線基板２は、半導体素子３が実装されるものである。この配線基板２は、半導体素子３を実装する面２０に複数の凹部２１が形成されたものであり、全体での熱膨張率は、たとえば半導体素子３と同程度であり、−１．５ｐｐｍ／℃以上８．５ｐｐｍ／℃以下とされており、好ましくは半導体素子３との間の熱膨張率の差が±５ｐｐｍ／℃以下に形成されている。ここで、配線基板２の熱膨張率は、半導体素子３と同様にＪＩＳ Ｋ７１９７に準拠して測定した値であり、たとえば「ＳＳＣ／５２００」（セイコーインスツルメンツ社製）を用いて測定することができる。

配線基板２における熱膨張率を半導体素子３における熱膨張率のたとえば±５ｐｐｍ／℃以下とすれば、実装構造体１の製造時や駆動時において配線基板２および半導体素子３が加熱されたときに配線基板２および半導体素子３が同程度に熱膨張し、その後の温度低下において同程度に熱収縮する。そのため、後述する配線基板２の導電層２４と半導体素子３のバンプ３０との間に作用する応力を小さくできるため、熱収縮時あるいは熱膨張時の応力を緩和する目的で、多量のハンダなどを用いて導電層２４とバンプ３０とを接続する必要がなくなる。その結果、使用するハンダ量などを低減でき、たとえバンプ３０のピッチが２００μｍ以下に狭小化される場合であっても、隣接する凸部間がショートすることを適切に抑制することができる。

複数の凹部２１は、半導体素子３における複数のバンプ３０の配置に対応して形成されたものである。各凹部２１は、底壁２２および開口部２３を有しており、底壁２２から開口部２３に向かって広がるテーパ状に形成されている。凹部２１は、たとえば横断面が円形または多角形に形成されており、その寸法は、深さＤがたとえば１０μｍ以上３０μｍ以下、底壁２２における幅寸法Ｗ１がたとえば２０μｍ以上８０μｍ以下、開口部２３における幅寸法Ｗ２がたとえば１０μｍ以上５０μｍ以下とされている。ここで、幅Ｗ１，Ｗ２とは、横断面が円形の凹部２１では直径を意味し、横断面が多角形の凹部２１では最大対角線長さを意味している。各凹部２１には、導電層２４およびコンタクト導体２５が形成されている。

導電層２４は、電気信号を伝達するための伝達路としての機能を有するものであり、凹部２１の内表面を覆う膜状に形成されている。このような導体層２４は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。

コンタクト導体２５は、導電層２４と半導体素子３におけるバンプ３０との間の導通を図るためのものであり、導電層２４と同様に膜状に形成されている。このコンタクト導体２５は、はんだ、スズあるいはインジウムなどの低融点金属材料あるいは金属合金材料を用いためっきにより、たとえば膜厚が３μｍ以上１０μｍ以下に形成されている。

また、コンタクト導体２５は、はんだペーストを用いたスクリーン印刷法によって、凹部２１内に膜形成することができる。具体的には、凹部２１内にはんだペーストを印刷し、印刷した基板を加熱して、はんだペースト中の樹脂成分を揮発させ、はんだペーストを溶融させることで、凹部２１内にコンタクト導体２５を膜形成することができる。

図４に示したように、配線基板２は、平板状に形成されたコア基板４と、コア基板４の上面および下面に積層されたビルドアップ配線層５，６と、を含んでいる。

コア基板４は、絶縁体４０、スルーホール４１、スルーホール導体４２および充填樹脂４３を備えている。

絶縁体４０は、織布に熱硬化性樹脂を含浸させた絶縁シートを固化させたものである。好ましくは、絶縁体４０は、複数の樹脂シートを積層・固化させて形成される。織布としては、たとえば単繊維を平織りしたものを使用することができる。熱硬化性樹脂としてエポキシ樹脂、ビスマレイミドトリアジン樹脂あるいはシアネート樹脂を使用することができる。この絶縁体４０は、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下に形成されている。

ここで、配線基板２の全体での熱膨張を半導体素子３と同程度（半導体素子３との間の熱膨張率の差が±５ｐｐｍ／℃以下）とするためには、絶縁体４０における織布の体積比率を４５％以上５５％以下とするとともに、織布のための単繊維としては、繊維の軸方向の熱膨張率が−１０ｐｐｍ／℃以上５ｐｐｍ／℃以下のもの、たとえば全芳香族ポリエステル樹脂、全芳香族ポリアミド樹脂、ポリベンズオキサゾール樹脂あるいは液晶ポリマー樹脂を主成分とする有機繊維、又はＳガラスやＴガラスなどの無機繊維を用いるのが好ましい。一方、配線基板２の熱膨張率を上述のものとするためには、熱硬化性樹脂としては、熱膨張率が６０ｐｐｍ／℃以下のもの、たとえばエポキシ樹脂に非金属無機フィラー（たとえば球状シリカ）を２０ｗｔ％以上８０ｗｔ％以下含有させたものを用いるのが好ましい。

スルーホール４１は、スルーホール導体４２が形成される部分であり、コア基板４の厚み方向に貫通している。スルーホール４１の直径は、たとえば２０μｍ以上１００μｍ以下に設定されている。スルーホール４１は、たとえばドリル加工やレーザ加工によって形成することができる。

スルーホール導体４２は、ビルドアップ配線層５とビルドアップ配線層６との間の導通を図るためのものである。このスルーホール導体４２は、スルーホール４１の内面において、たとえば金、銀、銅、錫あるいはニッケルなどの金属材料により、たとえば厚みが３μｍ以上５０μｍ以下に形成されている。

充填樹脂４３は、スルーホール４１の残存空間を埋めるためのものである。充填樹脂４３は、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、テフロン（登録商標）樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂あるいはビスマレイミドトリアジン樹脂により形成されている。

図４および図５に示したように、ビルドアップ配線層５，６は、複数の導体層５０，６０および絶縁層５１，６１を交互に積層したものであり、ビア導体５２，６２をさらに含んでいる。

導体層５０，６０は、導電性を有するものであり、電気信号を伝達するための伝達路としての機能を備えている。この導体層５０，６０は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。

絶縁層５１，６１は、絶縁層５１，６１を厚み方向に貫通するビア孔５１Ａ，６１Ａを有するものであり、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、シリコン樹脂あるいはビスマレイミドトリアジン樹脂などの樹脂材料により形成されている。ビア孔５１Ａ，６１Ａは、ビア導体５２，６２を形成するための部分である。

ビア導体５２，６２は、上下の導体層５０，６０を電気的に接続するためのものであり、ビア孔５１Ａ，６１Ａにおいて、絶縁層５１，６１の上下に形成された導体層５０，６０の間に設けられる。ビア導体５２，６２は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。ビア導体５２，６２は、ビア孔５１Ａ，６１Ａの内面５１Ａａ，６１Ａａの表面を覆う膜状に形成されている。なお、ビア導体５２，６２は、ビア孔５１Ａ，６１Ａの全部または大部分を埋めるように形成してもよい。

ここで、ビルドアップ層５の最外に位置する絶縁層５１における半導体素子３のバンプ３０に対応した位置に形成された貫通孔５１Ａおよびビア導体５２は、配線基板２における凹部２１および導電層２４にそれぞれ対応している。

なお、ビア導体５２，６２とビア孔５１Ａ，６１Ａの内面との間には、導体層５０，６０とビア導体５２，６２との間の密着性を高め、あるいはビア孔５１Ａ，６１Ａの内面５１Ａａ，６１Ａａとビア導体５２，６２との密着性を高めるために下地層を設けてもよい。この場合の下地層は、たとえば銅、ニッケル、クロムあるいはチタン金属材料により形成されている。

次に、図１ないし図５を参照して説明した実装構造体１の製造方法を、図６ないし図１２を参照しつつ説明する。

図６（ａ）ないし図６（ｅ）に示したように、まず、コア基板４を作製する。コア基板４は、絶縁体４０の形成工程、絶縁体４０に貫通孔４１を形成する工程、貫通孔４１にスルーホール導体４２を形成する工程、スルーホール４１の内部における残存空間に樹脂材料４３を充填する工程を経て作製される。

図６（ａ）および図６（ｂ）に示したように、絶縁体４０の形成工程は、織布に熱硬化性樹脂を含浸させた樹脂シート４０Ａを熱プレスして硬化することによって行なわれる。織布としては、たとえばポリパラフェニレンベンズビスオキサゾール樹脂などの繊維を縦横に織り込んだものを使用することができる。繊維としては、径がたとえば０．８ｍｍ以上１．２ｍｍ以下（携帯電話など小型化が必要な分野では０．４ｍｍ以上０．５ｍｍ以下の範囲であってもよい）の単繊維を数百本束ねたものを使用することができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂あるいはシアネート樹脂を使用することができる。

上述のように、配線基板２の全体での熱膨張を半導体素子３と同程度（半導体素子３との間の熱膨張率の差が±５ｐｐｍ／℃以下）とするためには、樹脂シート４０Ａとしては、絶縁体４０における織布の体積比率を４５％以上５５％以下とされ、繊維の軸方向の熱膨張率が−１０ｐｐｍ／℃以上５ｐｐｍ／℃以下の材料により形成された単繊維の織布に、非金属無機フィラーを含有させるなどして熱膨張率が６０ｐｐｍ／℃以下とされた熱硬化性樹脂を含浸させたものを使用するのが好ましい。

絶縁体４０は、１枚の樹脂シートにより形成しても、複数枚の樹脂シートにより形成してもよく、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下に形成される。

図６（ｃ）に示したように、スルーホール４１を形成する工程は、従来周知のドリル加工あるいはレーザ加工によって行なわれる。スルーホール４１は、たとえば直径が０．１ｍｍ以上１．０ｍｍ以下に形成される。レーザ加工は、たとえばＹＡＧレーザ装置あるいはＣＯ_２レーザ装置を用いて行なうことができる。

図６（ｄ）に示したように、スルーホール導体４２を形成する工程は、たとえば無電解めっきによりスルーホール４１の内面に導電性を有する膜を膜形成することにより行なわれる。無電解めっき液としては、たとえば金、銀、銅、錫あるいはニッケルなどの被着金属イオンを含むものが使用される。スルーホール導体４２の厚みは、たとえば厚みが３μｍ以上５０μｍ以下とされる。

図６（ｅ）に示したように、スルーホール４１の内部における残存空間に樹脂材料４３を充填する工程は、たとえばポリイミド樹脂などをスクリーン印刷などにより充填することにより行なうことができる。

次に、コア基板４の上面および下面に、ビルドアップ配線層５，６を形成する。

まず、図７（ａ）に示したように、コア基板４の上面に導体層５０を形成する。この導体層５０は、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。導体層５０の厚みは、たとえば３μｍ以上５０μｍ以下とされる。

次いで、図７（ｂ）に示したように、導体層５０の上面に絶縁層５１を形成する。絶縁層５１は、従来周知のスピンコート法等によって、樹脂層を形成した後に、樹脂層を加熱・固化させることにより形成することができる。絶縁層５１の厚みは、たとえば７μｍ以上５０μｍ以下とされる。

なお、絶縁層５１の形成は、真空条件下あるいは不活性ガス雰囲気下で行なうのが好ましい。このような条件下において絶縁層５１を形成することにより、導体層５０が絶縁層５１によって覆われるまでの間に、導体層５０が酸化してしまうことを抑制することができる。

次に、図７（ｃ）および図８（ａ）に示したように、絶縁層５１にビア孔５１Ａを形成し、導体層５０の一部を露出させる。このビア孔５１Ａは、底部５１Ａａにおける幅寸法Ｗ′がたとえば２０μｍ以上８０μｍ以下、上部５１Ａｂにおける幅寸法Ｗ″がたとえば１０μｍ以上５０μｍ以下であるテーパ状に形成される。このようなビア孔５１Ａは、たとえばレーザ加工により形成することができる。レーザ加工としては、たとえばエキシマレーザ、ＹＡＧレーザ (５倍高調波、４倍高調波、３倍高調波)あるいはＣＯ_２レーザを採用することができる。

次に、図７（ｄ）および図８（ｂ）に示したように、導体層５０における露出面５０Ａおよびビア孔５１Ａの内面を覆うようにビア導体５２を膜状に形成する。

図８（ｂ）に示したように、ビア導体５２は、たとえばスパッタリング法、無電解めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。ビア導体５２は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロム、またはこれらの合金により形成される。

ビア導体５２はまた、めっき時間を長くするなどして、ビア孔５１Ａの大部分を埋めるように形成してもよい。

また、ビア導体５２を形成する前に、ビア導体５２と導体層５０やビア孔５１Ａの内面５１Ａａとの密着性を高めるために、下地層を形成してもよい。このような下地層は、たとえばスパッタリング法、無電解めっき法あるいは蒸着法により金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより、たとえば銅、ニッケル、クロムあるいはチタン、またはこれらの合金として形成される。下地層は、必ずしも一層として形成する必要はなく、複数の層として形成してもよい。たとえば、下地層は、導体層５０とビア導体５２との密着性を高めるための第１層と、ビア孔５１Ａの内面５１Ａａとビア導体５２との密着性を高めるための第２層と、を含んでいてもよい。第１層は、たとえば銅を用いたスパッタリングにより、厚みがたとえば１００ｎｍ以上１０００ｎｍ以下に形成される。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たりたとえば３Ｗ／ｃｍ^２以上２０Ｗ／ｃｍ^２以下とされる。第２層は、たとえばニッケル−クロム合金を用いたスパッタリングにより、厚みがたとえば３ｎｍ以上１００ｎｍ以下に形成される。ニッケルークロム合金におけるクロムの含有量は、たとえば１０ｗｔ％以上３０ｗｔ％以下とされる。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たりたとえば０．５Ｗ／ｃｍ^２以上３Ｗ／ｃｍ^２以下とされる。

次いで、図９（ａ）ないし図９（ｄ）に示したように、上述した工程を所定回数繰り返し、導体層５０、絶縁層５１、およびビア導体５２を所定層形成することにより、コア基板４の上面にビルドアップ配線層５を形成することができる。ただし、図１０（ａ）および図１０（ｂ）に示したように、ビルドアップ配線層５における最外層となる絶縁層５１のビア孔５１Ａに対しては、ビア孔５１Ａを完全に埋めることなく、たとえば膜状にビア導体５２を形成する。そして、ビア導体５２のうちの半導体素子３におけるバンプ３０に対応するものについては、コンタクト導体５２を形成する。すなわち、最外層となる絶縁層５１のビア孔５１Ａおよびこのビア孔５１Ａに形成されるビア導体５２のうち、半導体素子３におけるバンプ３０に対応するものは、それぞれ配線基板２における凹部２１および導電層２４となるものである。

コンタクト導体２５は、たとえばはんだ、スズあるいはインジウムなどの低融点金属材料を無電解めっきにより、ビア導体５２（導電層２４）に対して、厚みがたとえば３μｍから１０μｍに被着することにより形成することができる。

さらに、ビルドアップ配線層５を形成する場合と同様な手法により、コア基板４の下面にビルドアップ配線層６を形成することができる。ただし、ビルドアップ配線層６においては、最外層となる絶縁層６１の形成に当たっては、ビア孔６１Ａにコンタクト導体２５を形成する工程は省略される。

一方、図１１（ａ）ないし図１１（ｅ）に示したように、バンプ３０を備えた半導体素子３を形成する。このような半導体素子３は、ウエハプロセスにおいてシリコン基板などのウエハ７に所定の複数の回路素子を造り込んだ後に、各回路素子における電極７０に対してバンプ３０を一括して形成した後に、ウエハを切断することにより形成することができる。

バンプ３０の形成に当たっては、まず図１１（ａ）ないし図１１（ｃ）に示したように、ウエハ７に対して電極パッド７０を覆うようにレジスト７１を形成した後に、このレジスト７１に対して、ウエハ７における電極パッド７０に対応する部分に貫通孔７２を形成する。レジスト７１および貫通孔７２の形成は、公知のフォトリソグラフィ法により形成することができる。すなわち、レジスト７１は、たとえばスクリーン印刷やスピンコートによりウエハ７の表面に紫外線硬化性の樹脂などの感光性樹脂を、厚みがたとえば１５μｍ以上８０μｍ以下となるように被着させることにより形成することができる。一方、貫通孔７２は、所定のマスクを用いて、目的部位に紫外線などの光エネルギを照射した後に、不要部分をエッチィングにより除去することにより形成することができる。貫通孔７２は、たとえば深さＤ′が１５μｍ以上８０μｍ以下、たとえば幅寸法Ｗ３が１０μｍ以上５０μｍ以下に形成される。

次いで、図１１（ｄ）に示したように、レジスト７１の貫通孔７２に金属材料を充填して導体部７３を形成する。金属材料の充填は、たとえば銅を用いた無電解めっきにより行なうことができる。無電解めっきを採用する場合には、たとえばめっき時間などをコントロールすることにより、レジスト７１の表面から、導体部７３の一部が丸みを帯びた状態で突出させることができる。もちろん、めっき時間などをコントロールして導体部７３の端面とレジスト７１の表面とを面一としてもよく、研磨などにより、導体部７３の端面を平坦な面に仕上げてもよい。

また、導体部７３は、無電解めっきに代えて、たとえばアルミニウムなどを用いた蒸着法により形成することができ、銅やアルミニウム以外の金属材料により形成してもよい。ただし、導体部７３は、配線基板２におけるコンタクト導体２５よりも、融点が高い導電性材料、たとえば融点が３６０℃以上の導電性材料により形成するのが好ましい。

次いで、図１１（ｄ）および図１１（ｅ）に示したようにレジスト７１を除去することにより、ウエハ７における電極パッド７０上に導体部７３が形成された状態とし、ウエハ７を切断することにより、図１ないし図３を参照して説明した半導体素子３を得ることができる。

次いで、図１２（ａ）ないし図１２（ｃ）に示したように、図６ないし図１０を参照して説明した手法により製造した配線基板２に対して、図１１（ａ）ないし図１１（ｅ）を参照して説明した手法により製造した半導体素子３を実装する。

まず、図１２（ａ）および図１２（ｂ）に示したように、半導体素子３のバンプ３０を、配線基板２の凹部２１に位置合わせし、バンプ３０を凹部２１に挿入する。このとき、バンプ３０が柱状に、しかも先端部が丸みを帯びたものとされている一方で、凹部２１が上部に向うほど広がるテーパ状に形成されているとともに導電層２４およびコンタクト導体２５が膜状に形成されて凹部２１におけるバンプ３０の少なくとも一部を収容し得る空間が確保されていることから、凹部２１に対して容易かつ確実にバンプ３０を挿入することができる。

次いで、熱圧着あるいは超音波熱圧着などの手法により、半導体素子３を配線基板２に押し付けた状態で加熱し、必要に応じて超音波を印加する。このときの半導体素子３を配線基板２に押圧する力および加熱温度は、主としてコンタクト導体２５の組成により決定すればよいが、たとえばコンタクト導体２５を融点が３６０℃以下の金属材料により形成する場合には、たとえば押圧力は０．０１ＭＰａ以上０．５ＭＰａ以下とされ、たとえば加熱温度は１００℃以上２００℃以下とされる。

なお、コンタクト導体を加熱する温度は２５、コンタクト導体２５を構成する材料の融点以上であって、バンプ３０および導電層２４を構成する材料の融点以下の温度である。また、溶融したコンタクト導体２５を、それを構成する材料の融点以下の温度に冷却し、溶融したコンタクト導体２５を固化して、バンプ３０と導電層２４とを導通接続する。

このようにして、配線基板２に対して半導体素子３を押圧した状態で加熱し、必要に応じて超音波を印加した場合には、コンタクト導体２５とバンプ３０との間に金属間化合物が形成され、あるいは合金化される。そのため、バンプ３０は、コンタクト導体２５に対して、ひいては導電層２４に対して適切に導通接続される。

最後に、図１２（ｃ）に示したように、配線基板２と半導体素子３との間に絶縁性樹脂を充填してアンダーフィル１１を形成することにより実装構造体１を作製することができる。アンダーフィル１１は、たとえばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂から成り、その場合には、配線基板２と半導体素子３との間に熱硬化性樹脂を充填した後に加熱・硬化させることにより形成することができる。

以上に説明したように、実装構造体１によれば、半導体素子３のバンプ３０を、配線基板２の凹部２１において導電層２４と導通させるように構成されている。そのため、配線基板２の表面に凹凸（うねり）がある場合であっても、凹部２１にバンプ３０の一部を存在させることができるため、半導体素子３のバンプ３０と配線基板２の導電層２４とを確実に導通接続することができる。

このような効果は、半導体素子３において、隣接するバンプ３０（電極パッド３２）のピッチが、たとえば２００μｍ以下と極めて小さくされている場合にも得ることができる。したがって、実装構造体１では、バンプ３０（電極パッド３２）のピッチが狭小化される場合においても、半導体素子３と配線基板２との間の導通接続を適切に図ることができる。

実装構造体１において、ハンダなどのコンタクト導体２５によって、導電層２４とバンプ３０との間の導通を図るようにすれば、導電層２４とバンプ３０との間をより適切に導通させることができる。また、コンタクト導体２５は、凹部２１において、導電層２４とバンプ３０との間を導通させるものであるため、コンタクト導体２５によって隣接するバンプ３０が相互に接触してしまうことを抑制することができる。その結果、実装構造体１は、たとえばバンプ３０（電極パッド３２）のピッチが狭小化され、配線基板２と半導体素子３との間の距離が小さく設定される場合であっても、隣接するバンプ３０同士が電気的にショートするという問題を、抑制することができる。

本発明は、上述した実装構造体には限定されない。たとえば、配線基板２におけるコア基板４を省略し、ビルドアップ配線のみにより配線基板としてよい。

本発明にまた、バンプ３０のピッチを狭小化しても、安定して導電層２４とバンプ３０とを導通接続することができるのであれば、予めバンプ３０の表面に無電解めっき法を用いてコンタクト導体を膜形成し、そのバンプ３０を凹部２１に挿入し、バンプ３０の表面に形成されたコンタクト導体を溶融し、バンプ３０と導電層２４とを導通接続するものであっても構わない。

本発明は、多層配線基板に半導体素子を実装した実装構造体には限定されない。たとえば コンタクト導体は、図１３に示したように、絶縁性樹脂２７中に導電成分２６を分散させた異方性導電接着剤２６，２７における導電成分２６であってもよい。異方性導電接着剤２６，２７における絶縁性樹脂２７としては、エポキシ樹脂を使用することができる。異方性導電接着剤２６，２７における導電成分２６としては、直径が数ミクロン程度の球状のものを使用するのが好ましく、たとえば全体が金属材料により形成された球状のもの、樹脂ボールにニッケルめっきや金めっきなどの金属めっきを施して形成された球状のものを用いることができる。

異方性導電接着剤２６，２７を用いて配線基板２に半導体素子３を実装する場合、配線基板２の凹部２１において、バンプ３０と導電層２４との間に導電成分２６が介在し、バンプ３０と導電層２４とが導通接続される。

本発明はさらに、半導体素子に代えて、積層コンデンサやマルチチップモジュールであってもよいし、配線基板に代えて、単層の基板を用いることもできる。また、配線基板などの基板の平面視サイズが半導体素子などの実装部品よりも大きな場合には限定されず、たとえば実装部品と基板の平面視サイズを同程度とし、実装構造体全体でのサイズを半導体素子のサイズに近づけたＣＳＰ（Chip Size Package）として構成することもできる。

図１（ａ）は本発明に係る実装構造体の一例を示す全体斜視図であり、図１（ｂ）は図１（ａ）に示した実装構造体を裏面側から見た全体斜視図である。 図１（ａ）のII−II線に沿う断面図である。 図１および図２に示した実装構造体の要部を示す断面図である。 図１および図２に示した実装構造体における配線基板の要部を拡大して示した断面図である。 図１および図２に示した実装構造体におけるビルドアップ配線の要部を拡大して示した断面図である。 図６（ａ）ないし図６（ｅ）は図４に示した配線基板におけるコア基板を形成する方法を説明するための断面図である。 図７（ａ）ないし図７（ｄ）は図４に示した配線基板におけるビルドアップ配線層を形成する方法を説明するための要部を示す断面図である。 図８（ａ）および図８（ｂ）はビア導体を形成する方法を説明するための要部を示す断面図である。 図９（ａ）ないし図９（ｄ）は図３に示した配線基板におけるビルドアップ配線層を形成する方法を説明するための要部を示す断面図である。 図１０（ａ）および図１０（ｂ）はビア導体の表面にコンタクト導体を形成する方法を説明するための要部を示す断面図である。 図１１（ａ）ないし図１１（ｅ）は半導体素子におけるバンプを形成する方法を説明するための要部を示す断面図である。 図１２（ａ）ないし図１２（ｃ）は、配線基板に対して半導体素子を実装する工程を説明するための要部を示す断面図である。 本発明に係る実装構造体における半導体素子と配線基板との接続構造の他の例を説明するための図４に相当する断面図である。 従来の実装構造体の一例を説明するための断面図である。 図１４に示した実装構造体における課題を説明するための断面図である。

符号の説明

１ 実装構造体
２ 配線基板
２１ 凹部
２２ (凹部の)底壁
２３ 開口部
２４ 導電層
２５ コンタクト導体
３ 半導体素子（実装部品）
３０ （半導体素子の）バンプ（凸部）

Claims (14)

1. 配線基板と、
   前記配線基板に実装された実装部品と、
   を備えた実装構造体であって、
   前記配線基板は、複数の凹部と、前記各凹部の内表面に形成された導電層と、を有しており、
   前記実装部品は、前記凹部と対応する位置に、前記凹部に挿入される導電性の凸部を有していることを特徴とする実装構造体。
2. 前記導電層は、前記凹部の内表面を覆う膜状に形成されている、請求項１に記載の実装構造体。
3. 前記凸部は、柱状に形成されている、請求項１に記載の実装構造体。
4. 前記凸部は、先端部が丸みを帯びている、請求項３に記載の実装構造体。
5. 前記複数の凸部は、隣接する前記凸部間のピッチが２００μｍ以下である、請求項１に記載の実装構造体。
6. 前記凹部は、開口部および底壁を有しており、
   前記凹部は、前記底壁から前記開口部に向かって広がるテーパ状に形成されている、請求項１に記載の実装構造体。
7. 前記導電層と前記凸部との間に介在し、これらの間の導通を図るためのコンタクト導体をさらに備えている、請求項１に記載の実装構造体。
8. 前記コンタクト導体は、前記導電層の表面に膜状に形成されている、請求項７に記載の実装構造体。
9. 前記コンタクト導体は、前記凸部の表面に膜状に形成されている、請求項７に記載の実装構造体。
10. 前記コンタクト導体は、ハンダ、スズまたはインジウムから成る、請求項７に記載の実装構造体。
11. 前記コンタクト導体は、異方性導電接着剤における導電成分である、請求項７に記載の実装構造体。
12. 前記実装部品は、半導体素子である、請求項１に記載の実装構造体。
13. 凹部を有し、前記凹部の内表面に導電層が形成された配線基板と、凸部が形成された実装部品と、を準備する工程と、
    前記導電層の表面に、膜状のコンタクト導体を形成する工程と、
    前記凹部に前記凸部を挿入するとともに、前記コンタクト導体と前記凸部とを接する工程と、
    前記コンタクト導体を、前記コンタクト導体の融点以上であって前記凸部および前記導電層の融点以下の温度で加熱する工程と、
    前記溶融した前記コンタクト導体を冷やすことによって、前記導電層と前記凸部とを接続する工程と、
    を備えたことを特徴とする、実装構造体の製造方法。
14. 前記導電層と前記凸部とを接続する工程において、前記コンタクト導体を冷やす温度は、前記コンタクト導体の融点以下の温度である、請求項１３に記載の実装構造体の製造方法。

Images