TW202243172A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- TW202243172A TW202243172A TW111108493A TW111108493A TW202243172A TW 202243172 A TW202243172 A TW 202243172A TW 111108493 A TW111108493 A TW 111108493A TW 111108493 A TW111108493 A TW 111108493A TW 202243172 A TW202243172 A TW 202243172A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wiring board
- multilayer wiring
- inorganic insulating
- aforementioned
- Prior art date
Links
- 229920005989 resin Polymers 0.000 claims abstract description 560
- 239000011347 resin Substances 0.000 claims abstract description 560
- 239000004020 conductor Substances 0.000 claims abstract description 247
- 239000010410 layer Substances 0.000 claims description 1955
- 229910052751 metal Inorganic materials 0.000 claims description 139
- 239000002184 metal Substances 0.000 claims description 139
- 238000004519 manufacturing process Methods 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 71
- 239000002131 composite material Substances 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000007769 metal material Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract description 80
- 239000012790 adhesive layer Substances 0.000 description 118
- 239000010949 copper Substances 0.000 description 44
- 238000011156 evaluation Methods 0.000 description 44
- 229910052802 copper Inorganic materials 0.000 description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 37
- 239000010408 film Substances 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 29
- 230000006870 function Effects 0.000 description 28
- 229910052719 titanium Inorganic materials 0.000 description 25
- 239000010936 titanium Substances 0.000 description 25
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 23
- 238000005498 polishing Methods 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 20
- 230000000694 effects Effects 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000000654 additive Substances 0.000 description 17
- 230000007423 decrease Effects 0.000 description 17
- 239000011521 glass Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000002335 surface treatment layer Substances 0.000 description 14
- 239000000470 constituent Substances 0.000 description 13
- 239000003822 epoxy resin Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 229920000647 polyepoxide Polymers 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 239000012792 core layer Substances 0.000 description 11
- 238000012360 testing method Methods 0.000 description 11
- 239000006087 Silane Coupling Agent Substances 0.000 description 10
- 238000004528 spin coating Methods 0.000 description 10
- 238000003475 lamination Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 238000005452 bending Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000032798 delamination Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000007766 curtain coating Methods 0.000 description 5
- 238000007607 die coating method Methods 0.000 description 5
- 238000009503 electrostatic coating Methods 0.000 description 5
- -1 for example Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000007756 gravure coating Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000007645 offset printing Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 4
- 238000007606 doctor blade method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005187 foaming Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
提供一種絕緣可靠性優異之多層配線基板。多層配線基板(12)包含相互積層之2個以上的層(70、80)。該等層(70、80)包含：具有第1及第2面之絕緣樹脂層(71、81)；及導體層(77、87)。絕緣樹脂層(71、81)設有在第1面開口之第1凹部(75、85)、在第1面開口之溝部(74、84)、及在第2面開口且與第1凹部之1個以上連通之第2凹部(76、86)，各者係在厚度方向形成一體。導體層(77、87)包含：將第1凹部及溝部分別填埋之連接盤部(72a、82a)及配線部(72b、82b)；及在連接盤部的位置從第1面突出之通路部(62、73)。從某絕緣樹脂層的第1面突出之通路部，係將該絕緣樹脂層與在第1面側鄰接之其他絕緣樹脂層的凹部填埋。
Description
本發明係關於多層配線基板。
近年來，半導體裝置的高速化及高積體化正在進展中，在搭載半導體晶片之覆晶球柵陣列(Flip Chip-Ball Grid Array)用配線基板，亦即在FC-BGA基板，亦要求使用於與半導體晶片接合之接合端子的窄間距化及基板內之配線的微細化。另一方面，在FC-BGA基板與母板的接合方式上，要求利用與以往幾乎不變的間距配列的接合端子所進行的接合。根據此等要求，在FC-BGA基板與半導體晶片之間，採用設置被稱為中介層(interposer)之包含微細配線的多層配線基板之技術。
其一者為矽中介層技術。此矽中介層(silicon interposer)技術，係藉由在矽晶圓上使用半導體電路的製造技術來形成多層配線構造，以製造中介層，該多層配線構造係各個層含有微細的配線而成。
又，也有開發出一種將上述的多層配線構造直接製作於FC-BGA基板中，而非形成於矽晶圓上之手法。此手法係在芯層由例如玻璃環氧基板構成的FC-BGA基板的製造中，利用化學機械研磨(CMP)等形成上述的多層配線構造。關於此，係揭示於專利文獻1中。
再者，亦有將中介層形成於玻璃基板等的支持體上，使該中介層與FC-BGA基板接合，然後，從中介層將支持體剝離，藉此將上述的多層配線構造設置於FC-BGA基板上之方式(以下，稱為轉印方式)。關於此，係揭示於專利文獻2中。 [先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2014-225671號公報 [專利文獻2]國際公開第2018/047861號
[發明欲解決之課題]
本發明的目的在提供絕緣可靠性優異的多層配線基板。
根據本發明的一態樣，提供一種多層配線基板，具備相互積層之2個以上的層，前述2個以上的層的每一者係包含： 絕緣樹脂層，其具有第1面和為其背面的第2面，設有在前述第1面開口的第1凹部、在前述第1面開口的溝部、及在前述第2面開口且與前述第1凹部之1個以上連通的第2凹部，且在厚度方向形成一體；及 導體層，包含將前述絕緣樹脂層的前述第1凹部及前述溝部分別填埋之連接盤部及配線部、與在前述連接盤部的位置從前述第1面突出之通路部，前述通路部係將在前述第1面側鄰接之其他絕緣樹脂層的凹部填埋。
在此，絕緣樹脂層係「在厚度方向形成一體」係指：在此絕緣樹脂層，與其厚度方向交界的界面不存在於內部，亦即，具有單層構造。此外，即便在相互積層之複數個絕緣層由相同材料構成的情況，藉由以掃描電子顯微鏡等的電子顯微鏡觀察其剖面，仍可確認其等的界面。
根據本發明的其他態樣，提供一種如上述態樣之多層配線基板，其中前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有被覆前述第1面的部分。根據本發明的另一態樣，提供如上述態樣之多層配線基板，其中前述無機絕緣層進一步含有：堵塞前述溝部的開口之部分；及被覆前述連接盤部之前述第1面側的面的周緣部之部分。或者，根據本發明的另一態樣，提供如上述態樣之多層配線基板，其中前述無機絕緣層係由被覆前述第1面之前述部分所構成。
或者，根據本發明的其他態樣，提供一種如上述態樣之多層配線基板，其中前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有：被覆前述溝部的底面之部分；及被覆前述第1凹部的底面之部分。根據本發明的另一態樣，提供一種如上述態樣之多層配線基板，其中前述無機絕緣層進一步含有：被覆前述第1凹部的側壁之部分；及被覆前述溝部的側壁之部分。根據本發明的另一態樣，提供一種如上述態樣之多層配線基板，其中前述無機絕緣層進一步含有：被覆前述第1面之部分。
或者，根據本發明的其他態樣，提供一種如上述態樣之多層配線基板，前述2個以上的層的每一者進一步包含第1無機絕緣層及第2無機絕緣層；該第1無機絕緣層包含：第1部分，被覆前述第1面；第2部分，堵塞前述溝部的開口；及第3部分，被覆前述連接盤部之前述第1面側之面的周緣部；該第2無機絕緣層包含：被覆前述溝部的底面之部分、和被覆前述第1凹部的底面之部分。根據本發明的另一態樣，提供一種如上述態樣之多層配線基板，前述第2無機絕緣層進一步包含：被覆前述第1凹部的側壁之部分；被覆前述溝部的側壁之部分；及存在於前述第1面與被覆前述第1面之前述第1部分之間的部分。
或者，根據本發明的其他態樣，提供一種如上述態樣之多層配線基板，其中前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有：第1部分，被覆前述第1面；第2部分，被覆前述溝部的底面；及第3部分，被覆前述第1凹部的底面。根據本發明的另一態樣，提供一種如上述態樣之多層配線基板，其中前述第1部分係比前述第2部分及前述第3部分還厚。根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述無機絕緣層進一步包含被覆前述第1凹部的側壁之第4部分、和被覆前述溝部的側壁之第5部分，前述第1部分係比前述第4部分及前述第5部分還厚。根據本發明的另一態樣，提供一種上述態樣中的任一者之多層配線基板，其中前述第1部分具有二層構造，前述無機絕緣層中前述第1部分以外的部分係具有單層構造。根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述無機絕緣層包含第1無機絕緣層和第2無機絕緣層，前述第1無機絕緣層係在中間夾著前述第2無機絕緣層而被覆前述第1面，在前述第1凹部的位置及前述溝部的位置分別具有貫通孔及狹縫，前述第2無機絕緣層係涵蓋前述無機絕緣層的整體而擴展。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述無機絕緣層的材料係包含：選自由氧化矽、氮化矽、氮氧化矽、添加有氟的氧化矽、及添加有碳的氧化矽所構成的群組之1個以上的絕緣體。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述絕緣樹脂層係由非感光性樹脂所構成。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述第1凹部及前述溝部的剖面具有倒錐形狀，前述第2凹部的剖面具有正錐形狀。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板，其中前述2個以上的層的每一者進一步包含第1含金屬層，該第1含金屬層係將前述連接盤部、前述通路部及前述配線部的側面、前述配線部中之前述溝部的開口側的面、與前述連接盤部中之前述第1面側的面之周緣部予以被覆。根據本發明的另一態樣，提供一種如上述態樣之多層配線基板，其中前述2個以上的層的每一者進一步包含第2含金屬層，該第2含金屬層係存在於前述第1含金屬層與前述導體層之間，由與前述導體層相同的材料所構成、或者由離子化傾向比前述導體層的材料小的金屬材料所構成。根據本發明的另一態樣，提供一種如上述態樣中的任一者之之多層配線基板，其中前述第1含金屬層係含有鈦。
根據本發明的另一態樣，提供一種複合配線基板，其具備第1配線基板、和與前述第1配線基板接合之第2配線基板，前述第1及第2配線基板係藉由存在於該等之間的接合電極而相互電性連接，第2配線基板係如上述態樣中的任一者之多層配線基板。
根據本發明的另一態樣，提供一種如上述態樣之複合配線基板，其中前述第1配線基板係覆晶球柵陣列板用配線基板，前述第2配線基板係中介層。
根據本發明的另一態樣，提供一種封裝化裝置，其具備：如上述態樣鍾任一者之複合配線基板；以及功能元件，安裝於前述第2配線基板之與前述第1配線基板相反側的面。
在此，「功能元件」係指，藉由被供給電力及電性信號的至少一者而動作之元件、藉由來自外部的刺激而將電力及電性信號的至少一者輸出之元件、或者藉由被供給電力及電性信號的至少一者而動作且藉由來自外部的刺激將電力及電性信號的至少一者輸出之元件。功能元件，係例如半導體晶片、或如再由玻璃基板等半導體以外的材料所構成的基板上形成有電路或元件而成的晶片所示，呈現晶片的形態。功能元件可包含例如：大規模集積電路(LSI)、記憶體、攝像元件、發光元件、及MEMS(Micro Electro Mechanical Systems)之1者以上。MEMS係為例如壓力感測器、加速度感測器、陀螺儀(gyro sensor)、傾斜感測器、麥克風、及音響感測器之1者以上。根據一例，功能元件係含有LSI之半導體晶片。
根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在設有凹部的基底層上形成虛擬層，該虛擬層具有溝以及1個以上之與前述凹部連通的貫通孔； 在前述虛擬層上，以填埋前述凹部和前述溝和前述貫通孔之方式形成導體層； 以位於前述凹部、前述溝或前述貫通孔外的部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層；以及 在前述基底層及前述導體層上形成絕緣樹脂層，該絕緣樹脂層係覆蓋前述通路部、前述連接盤部及前述配線部，並且填埋該等之間的間隙，在前述連接盤部之1個以上的位置設有凹部。
根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在絕緣樹脂層上，形成具有第1貫通孔之無機絕緣層； 將前述絕緣樹脂層中於前述第1貫通孔內露出的部分去除，以在前述絕緣樹脂層形成凹部； 在前述無機絕緣層上形成虛擬層，該虛擬層具有溝、以及透過前述第1貫通孔而與前述凹部連通之1個以上的第2貫通孔； 在前述虛擬層上，以將前述凹部和前述溝和前述第1貫通孔和前述第2貫通孔填埋之方式，形成導體層； 以位於前述凹部、前述溝、前述第1貫通孔或前述第2貫通孔外之部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述第1貫通孔和前述第2貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層；以及 形成絕緣樹脂層，該絕緣樹脂層係被覆前述無機絕緣層及前述導體層，並且填埋前述連接盤部及前述配線部之間的間隙。
根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在絕緣樹脂層形成凹部； 形成將前述絕緣樹脂層的上面與前述凹部的內面被覆之無機絕緣層； 在前述無機絕緣層上形成虛擬層，該虛擬層具有溝、以及1個以上之與前述凹部連通的貫通孔； 將前述無機絕緣層中在前述凹部、前述溝及前述貫通孔內露出之部分去除； 在前述虛擬層上，以填埋前述凹部和前述溝和前述貫通孔之方式，形成導體層； 以位於前述凹部、前述溝、或前述貫通孔外的部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層；以及 設置絕緣樹脂層，該絕緣樹脂層係被覆前述導體層，並且填埋前述連接盤部及前述配線部之間的間隙。
根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在設有凹部的基底層上形成虛擬層，該虛擬層具有溝以及1個以上之與前述凹部連通的貫通孔； 在前述虛擬層上，以填埋前述凹部和前述溝和前述貫通孔之方式形成導體層； 以位於前述凹部、前述溝或前述貫通孔外的部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層； 以至少被覆前述連接盤部的上面及前述配線部的上面之方式，形成無機絕緣層； 形成絕緣樹脂層，該絕緣樹脂層係被覆前述無機絕緣層，並且填埋前述連接盤部及前述配線部之間的間隙，在前述連接盤部之1個以上的位置設有凹部；以及 將前述無機絕緣層中於設在前述絕緣樹脂層之前述凹部的位置所露出之部分去除。 根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在包含作為最表面層的絕緣樹脂層之絕緣層上，形成具有第1貫通孔之第1無機絕緣層； 將前述絕緣層中於前述第1貫通孔內所露出之部分去除，以在前述絕緣層形成凹部； 在前述第1無機絕緣層上形成虛擬層，該虛擬層具有溝、以及透過前述第1貫通孔而與前述凹部連通之1個以上的第2貫通孔； 在前述虛擬層上，以將前述凹部和前述溝和前述第1貫通孔和前述第2貫通孔填埋之方式，形成導體層； 以位於前述凹部、前述溝、前述第1貫通孔或前述第2貫通孔外之部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述第1貫通孔和前述第2貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層； 以至少被覆前述連接盤部的上面及前述配線部的上面之方式，形成第2無機絕緣層；以及 形成絕緣樹脂層，該絕緣樹脂層係被覆前述第2無機絕緣層，並且填埋前述連接盤部及前述配線部之間的間隙。
根據本發明的另一態樣，提供一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在絕緣樹脂層形成凹部； 形成將前述絕緣樹脂層的上面與前述凹部的內面被覆之第1無機絕緣層； 在前述第1無機絕緣層上形成虛擬層，該虛擬層具有溝、以及1個以上之與前述凹部連通的貫通孔； 將包含前述第1無機絕緣層的無機絕緣層中在前述凹部、前述溝及前述貫通孔內露出之部分去除； 在前述虛擬層上，以填埋前述凹部和前述溝和前述貫通孔之方式，形成導體層； 以位於前述凹部、前述溝、或前述貫通孔外的部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 之後，去除前述虛擬層； 形成第2無機絕緣層，該第2無機絕緣層係被覆前述第1無機絕緣層的上面、前述連接盤部的上面、及前述配線部的上面；以及 設置絕緣樹脂層，該絕緣樹脂層係被覆前述第2無機絕緣層，並且將前述連接盤部及前述配線部之間的間隙填埋。 根據本發明的另一態樣，係如上述態樣，其中前述第2無機絕緣層係以進一步被覆前述連接盤部的側面及前述配線部的側面之方式形成。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述無機絕緣層係包含：選自由氧化矽、氮化矽、氮氧化矽、添加有氟的氧化矽、及添加有碳的氧化矽所構成的群組之1個以上的絕緣體。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述凹部、前述溝及前述貫通孔，係以具有正錐形狀的剖面之方式形成。
根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述2個以上的層之每一者的形成係進一步包含：在形成前述導體層之前，形成第1含金屬層，該第1含金屬層係被覆前述虛擬層的上面、前述基底層的前述凹部的內面、以及前述虛擬層之前述溝及前述貫通孔的內面。 或者，根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述2個以上的層之每一者的形成係進一步包含：在形成前述導體層之前，形成第1含金屬層，該第1含金屬層係將前述虛擬層及前述無機絕緣層的上面、與前述凹部、前述溝、前述第1貫通孔及前述第2貫通孔的內面被覆。 根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述2個以上的層之每一者的形成係進一步包含：在形成前述導體層之前，形成第2含金屬層，該第2含金屬層係在前述第1含金屬層上，由與前述導體層相同的材料所構成、或者由離子化傾向比前述導體層的材料小的金屬材料所構成。 根據本發明的另一態樣，提供一種如上述態樣中的任一者之多層配線基板的製造方法，其中前述第1含金屬層係含有鈦。
[用以實施發明的形態]
以下，針對本發明的實施形態，一邊參照圖式一邊說明。以下說明的實施形態係將上述態樣的任一者更加具體化。以下所示的實施形態係表示將本發明的技術思想具體化之例，並非將本發明的技術思想限定於以下所記載之構成要素的材質、形狀、構造、及配置等。本發明的技術思想，在申請專利範圍記載的請求項所規定的技術範圍內，可施加各種變更。
以下的說明中所參照的圖式中，在具有相同或類似之功能的構成要素，標註相同的參照符號。在此，應留意圖式係示意的，與厚度方向的尺寸在厚度方向上垂直的方向，亦即與面內方向的尺寸之關係、或複數個層的厚度方向上之尺寸的關係等，可與現實的情況不同。因此，具體的尺寸，應參考以下的說明來判斷。又，應留意兩個以上之構成要素的尺寸的關係在複數個圖式間是不同的。再者，應留意在幾個圖式中，將相同構造與其他圖式上下顛倒地描繪。
此外，本揭示中，「上面」及「下面」係板狀構件或包含於其之層的兩個主面，亦即，與厚度方向垂直且具有最廣面積的面及其背面，在圖式中分別意味上方所示的面與下方所示的面。又，「側面」意味相對於上述主面呈垂直或傾斜的面。
又，本揭示中，「將AA設在BB上」之記載，係在與重力方向沒有關係下使用。藉由「將AA設在BB上」之記載所特定的狀態，係包含AA與BB接觸的狀態。「將AA設在BB上」之記載，並沒有將AA與BB之間存在其他的1個以上的構成要素之情況排除在外。
＜1＞第1實施形態 圖1係概略地顯示本發明第1實施形態之封裝化裝置1的剖面圖。
圖1所示的封裝化裝置1具備有：複合配線基板10、功能元件20、第1底膠層(first underfill layer)30、和第1接合電極40。
功能元件20係例如半導體晶片、或在由玻璃基板等半導體以外的材料所構成的基板上形成有電路或元件之晶片。在此，作為一例，功能元件20係設為半導體晶片。亦即，在此，封裝化裝置1為半導體封裝件。
封裝化裝置1具備有例如複數個功能元件20。封裝化裝置1亦可僅具備1個功能元件，作為功能元件(functional device)20。
功能元件20係隔介第1接合電極40接合至複合配線基板10。在此，複數個功能元件20係例如藉由覆晶接合(flip chip bonding)接合至複合配線基板10。功能元件20的1個以上，亦可藉由引線接合(wire bonding)等其他的接合法，接合至複合配線基板10。
第1接合電極40係將複數個功能元件20接合於複合配線基板10。第1接合電極40係相對於1個功能元件20設有複數個。將1個功能元件20接合於複合配線基板10的複數個第1接合電極40，係在功能元件20與複合配線基板10之間，以窄間距配列。在此所謂的窄間距係指：與複合配線基板10之後述的複數個第2接合電極14的間距相比較之下為較窄的間距。
第1接合電極40係例如由焊料構成。在將功能元件20藉由引線接合接合至複合配線基板10時，例如，可使用金引線將功能元件20與複合配線基板電性連接。
第1底膠層30係固定有複合配線基板10及複數個功能元件20。此外，在封裝化裝置1為僅具備一個功能元件20的構成之情況，第1底膠層30係將1個功能元件20固定於複合配線基板10。在本實施形態的例子中，第1底膠層30係分別設在功能元件20及複合配線基板10之間。第1底膠層30包含有：存在於功能元件20與複合配線基板10之間的部分；以及至少部分地被覆功能元件20的側面之部分。
複合配線基板10具備有第1配線基板、及與其接合之第2配線基板。在此，複合配線基板10具備有：FC-BGA基板11、多層配線基板12、第2底膠層13和第2接合電極14。
FC-BGA基板11為第1配線基板的一例。FC-BGA基板11係接合至例如未圖示的母板(mother board)。
FC-BGA基板11包含有：芯層111、絕緣層112、導體層113、絕緣層114、和接合用導體115。
芯層111為樹脂層。芯層111係例如使熱硬化性絕緣樹脂含浸於織布或不織布而成之纖維強化基板。作為織布或不織布，可使用例如：玻璃纖維、碳纖維、或聚芳醯胺纖維。作為絕緣樹脂，可使用例如環氧樹脂。
在芯層111形成有貫通孔。導體層113的一部分係被覆著貫通孔的側壁。在此，導體層113的一部分係被覆設置於芯層111之貫通孔的側壁，以產生側壁是由導體構成的貫通孔。此等側壁由導體所構成的貫通孔亦可被絕緣體填埋。
導體層113的剩餘部分與絕緣層112，係在芯層111的兩主面上形成有多層配線構造。各多層配線構造係包含有交替積層的導體層113及絕緣層112。
絕緣層112係為例如絕緣樹脂層。於絕緣層112設有貫通孔。
導體層113係由銅等的金屬或合金構成。導體層113可具有單層構造，亦可具有多層構造。
導體層113係含有配線部和連接盤部。中間夾著絕緣層112而與芯層111面對面的導體層113，係進一步包含通路部，該通路部係被覆有設置於絕緣層112之貫通孔的側壁。
絕緣層114係設置在上述的多層配線構造上。絕緣層114為例如阻焊劑(solder resist)等的絕緣樹脂層。於絕緣層114，設有朝位於上述多層配線構造的最表面之導體層113連通的貫通孔。
接合用導體115係以可將封裝化裝置1與其他基板等的構成品電性接合之方式形成。接合用導體115係為例如金屬凸塊，其係設置在導體層113中於絕緣層114的貫通孔的位置露出的部分。此外，接合用導體亦稱為接合端子。接合用導體115係例如由焊料構成。
多層配線基板12為第2配線基板的一例。多層配線基板12係隔介第1接合電極40而與功能元件20接合。多層配線基板12係隔介第2接合電極14而與FC-BGA基板11接合。亦即，在本實施形態的例子中，多層配線基板12係作為功能元件20與FC-BGA基板11接合媒介之中介層。多層配線基板12的厚度係位在例如10μm以上300μm以下的範圍內。關於多層配線基板12，將於後詳述。
第2接合電極14係配列於多層配線基板12與功能元件20之間。第2接合電極14的間距係比第1接合電極40的間距更廣，且比位於FC-BGA基板11下面的接合用導體115的間距更窄。第2接合電極14係例如由焊料所構成。
第2底膠層13係含有存在於FC-BGA基板11與多層配線基板12之間的部分。此外，底膠層亦稱為密封樹脂層。第2底膠層13係將多層配線基板12固定至FC-BGA基板11。
針對多層配線基板12，一邊參照圖2及圖3，一邊更詳細地說明。 圖2係概略地顯示多層配線基板12的一部分之剖面圖。圖3係將圖2所示之多層配線基板12的一部分放大並概略地顯示之剖面圖。圖3係具體而言顯示第1層70的一部分及其附近。
如圖2及圖3所示，多層配線基板12具備有：所積層之2層以上的層50、絕緣樹脂層61、種子密接層101、種子層102、導體層103、阻焊劑層104、表面處理層105、絕緣樹脂層107、和導體層108。此外，以下的說明中，有時也將種子密接層及種子層分別稱為第1含金屬層及第2含金屬層。
層50在此係設有兩個。層50的數量也可為3個以上。將兩個層50稱為第1層70及第2層80來說明。 第1層70係設置於絕緣樹脂層61上。第1層70具備有第1絕緣樹脂層71和第1配線層72。
第1絕緣樹脂層71具有絕緣性。第1絕緣樹脂層71係設置於絕緣樹脂層61上。第1絕緣樹脂層71具有第1面71a及屬於其背面的第2面71b。本實施形態的例子中，第1面71a為絕緣樹脂層61側的面。第2面71b為第2層80側的面。又，於第1絕緣樹脂層71，形成有溝部74、屬於第1凹部的連接盤用凹部75、屬於第2凹部的通路用凹部76。
溝部74係形成於第1絕緣樹脂層71的第1面71a。溝部74係在第1面71a形成有開口。溝部74係用以形成第1配線層72的後述配線部72b之溝。溝部74係設有複數個。溝部74係具有未到達第1絕緣樹脂層71的第2面71b之深度。
溝部74係形成朝向第1面71a，寬度逐漸變窄的形狀。溝部74具有：屬於側壁的側面74a、和底面74b。側面74a係在第1面71a與底面74b之間連續的面。
本實施形態的例子中，溝部74係如圖2所示，沿著與溝部74的延伸方向正交的切斷面所切斷的剖面，亦即沿著溝部74的寬度方向的剖面係形成成為梯形的形狀。具體而言，先前的切斷面中之溝部74的剖面為倒錐狀。該切斷面中之溝部74的形狀亦可為矩形。底面74b係形成於例如平面，作為具體例而言係形成於與第1絕緣樹脂層71的厚度方向正交的平面。
連接盤用凹部75係形成於第1絕緣樹脂層71的第1面71a。連接盤用凹部75係在第1面71a開口。連接盤用凹部75係用以形成第1配線層72之後述的連接盤部72a之凹部。連接盤用凹部75係形成有複數個。複數個連接盤用凹部75的每一者係與溝部74的一個連通。
連接盤用凹部75相對於厚度方向呈垂直方向的尺寸係形成從第2面71b朝向第1面71a逐漸變小的形狀。亦即，連接盤用凹部75相對於厚度方向呈垂直的剖面係為倒錐狀。連接盤用凹部75係形成例如圓錐梯形。連接盤用凹部75具有：屬於側壁的側面75a、和底面75b。側面75a係在第1面71a與底面75b之間連續的面。底面75b係形成於例如平面，作為具體例而言係形成於與第1絕緣樹脂層71的厚度方向正交的平面。
通路用凹部76係形成於第1絕緣樹脂層71的第2面71b。通路用凹部76係在第2面71b開口。通路用凹部76係用以形成通路部73的凹部。通路用凹部76係形成有複數個。通路用凹部76的每一者係與連接盤用凹部75的任一者連通。通路用凹部76的寬度係比連接盤用凹部75的寬度還小。
通路用凹部76的每一者的中心的位置，在第1絕緣樹脂層71的厚度方向觀察時，係與和該通路用凹部76連通之連接盤用凹部75的中心位置一致。本實施形態的例子中，通路用凹部76之第1面71a側的緣部，係配置在連接盤用凹部75的第2面71b側的緣部的內側。
通路用凹部76相對於厚度方向呈垂直的方向的尺寸係形成從第2面71b朝向第1面71a，寬度逐漸變小的形狀。亦即，通路用凹部76相對於厚度方向呈垂直的剖面係倒錐狀。通路用凹部76係形成例如圓錐梯形。
以此方式構成的第1絕緣樹脂層71係在厚度方向形成一體。在此，所謂絕緣樹脂層係「在厚度方向形成一體」意指：在此絕緣樹脂層中，相對於其厚度方向呈交界的界面不存在於內部，亦即具有單層構造。此外，即便相互積層的複數個絕緣層係由相同材料構成的情況，藉由以掃描電子顯微鏡等的電子顯微鏡觀察其剖面，仍可確認其等的界面。
第1配線層72係填埋溝部74、連接盤用凹部75、及與第1層70鄰接之脂層的凹部。在此，與第1層70鄰接之樹脂層的凹部，在本實施形態的例子中，係為形成於絕緣樹脂層61之後述的通路孔63。 第1配線層72具備有：種子密接層78、種子層79、和導體層77。
導體層77係填埋第1絕緣樹脂層71的溝部74及連接盤用凹部75、與絕緣樹脂層61的通路孔63。導體層77中填埋溝部74的部分，係構成配線部72b。導體層77中填埋連接盤用凹部75的部分，係構成連接盤部(land portion)72a。導體層77中填埋絕緣樹脂層61的通路孔63的部分，係構成通路部62。通路部62係在連接盤部72a的位置從第1面71a突出。導體層77係例如由銅所構成。
種子密接層78係第1含金屬層。種子密接層78係含有鈦的層。種子密接層78的一部分係設置於溝部74的側面74a及開口74c。開口74c係第1面71a上的開口。種子密接層78的一部分係閉塞著開口74c。亦即，種子密接層78的一部分係被覆著配線部72b之每一者的側面、與開口74c側的面亦即下面。
種子密接層78的另一部分係設置於連接盤用凹部75的側面75a、連接盤用凹部75的開口75c的一部分、絕緣樹脂層61的通路孔63的側壁亦即後述的側面64、以及通路孔63的開口66。此外，在此，開口75c係第1面71a上的開口。連接盤用凹部75的開口75c的一部分係指：從開口75c的緣部到通路孔63的緣部為止之間的區域。種子密接層78的另一部分係閉塞著通路孔63的開口66。開口66係通路孔63之絕緣樹脂層61之後述的第1面61a上的開口。亦即，種子密接層78的一部分係被覆著連接盤部72a及通路部62的每一者的側面。又，種子密接層78係被覆著連接盤部72a的下面。又，種子密接層78係被覆著連接盤部72a中第1面61a側的面亦即下面的周緣部。
種子層79係第2含金屬層。種子層79係存在於種子密接層78與導體層77之間的金屬層。種子層79係由與導體層77相同的材料所構成、或者由離子化傾向比導體層77的材料小的金屬材料所構成。種子層79係為例如與形成導體層77的金屬材料相同的材料，亦即例如由銅所構成。
第2層80係如圖2所示設置於第1層70上。第2層80具備有第2絕緣樹脂層81和第2配線層82。
第2絕緣樹脂層81具有絕緣性。第2絕緣樹脂層81係設置於第1層70上。第2絕緣樹脂層81具有第1面81a及屬於其背面之第2面81b。本實施形態的例子中，第1面81a係第1層70側的面第2面81b係種子密接層101側的面。又，於第2絕緣樹脂層81，形成有溝部84、屬於第1凹部的連接盤用凹部85、和屬於第2凹部的通路用凹部86。
溝部84係形成於第2絕緣樹脂層81的第1面81a。溝部84係在第1面81a開口。溝部84係用以形成第2配線層82之後述的配線部82b之溝。溝部84係設有複數個。溝部84具有未到達第2絕緣樹脂層81的第2面81b之深度。
溝部84係形成朝向第1面81a，寬度逐漸變窄的形狀。溝部84具有：屬於側壁的側面84a、和底面84b。側面84a係從第1面81a連續到底面84b為止的面。
本實施形態的例子中，溝部84係如圖2所示，沿著與溝部84的延伸方向正交的切斷面所切斷的剖面，亦即沿著溝部84的寬度方向之剖面係形成成為梯形的形狀。具體而言，先前的切斷面中之溝部84的剖面為倒錐狀。該切斷面中之溝部84的形狀亦可為矩形。底面84b係形成於例如平面，作為具體例而言係形成於與第2絕緣樹脂層81的厚度方向正交之平面。
連接盤用凹部85係形成於第2絕緣樹脂層81的第1面81a。連接盤用凹部85係在第1面81a開口。連接盤用凹部85係用以形成第2配線層82之後述的連接盤部82a之凹部。連接盤用凹部85係形成有複數個。複數個連接盤用凹部85的每一者，係與溝部84的一個連通。連接盤用凹部85係具有未到達第2面81b的深度。
連接盤用凹部85相對於厚度方向呈垂直的方向的尺寸係形成從第2面81b朝向第1面81a，逐漸變小的形狀。亦即，連接盤用凹部85相對於厚度方向呈垂直的剖面係為倒錐狀。連接盤用凹部85係形成例如圓錐梯形。連接盤用凹部85具有：側壁亦即側面85a、和底面85b。側面85a係從第1面81a連續到底面85b的面。底面85b係形成於例如平面，作為具體例而言係形成於與第2絕緣樹脂層81的厚度方向正交之平面。
在此，通路用凹部76的每一者係與連接盤用凹部85的任一者連通。連接盤用凹部85的每一者的中心位置，在第2絕緣樹脂層81的厚度方向觀察時，係與和該連接盤用凹部85連通之通路用凹部76的中心位置一致。
通路用凹部86係形成於第2絕緣樹脂層81的第2面81b。通路用凹部86係在第2面81b開口。通路用凹部86係用以形成導體層103之後述的通路部83之凹部。通路用凹部86係形成有複數個。通路用凹部86的每一者，係與連接盤用凹部85的任一者連通。通路用凹部86的寬度係小於連接盤用凹部85的寬度。
通路用凹部86的每一者的中心位置，在第2絕緣樹脂層81的厚度方向觀察時，係與和該通路用凹部86連通之連接盤用凹部85的中心位置一致。本實施形態的例子中，通路用凹部86之第1面81a側的緣部，係配置在連接盤用凹部85的第2面71b側的緣部的內側。
通路用凹部86相對於厚度方向呈垂直的方向的尺寸係從第2面81b朝向第1面81a，形成寬度逐漸變小的形狀。亦即，通路用凹部86相對於厚度方向呈垂直的剖面係為倒錐狀。通路用凹部86係形成例如圓錐梯形。 以此方式構成的第2絕緣樹脂層81係在厚度方向形成一體。
第2配線層82係填埋溝部84、連接盤用凹部85、及與第2層80鄰接之樹脂層的凹部。在此，與第2層80鄰接之樹脂層的凹部，在本實施形態的例子中，係為第1層70的通路用凹部76。 第2配線層82具備有：種子密接層88、種子層89、和導體層87。
導體層87係填埋第2絕緣樹脂層81的溝部84及連接盤用凹部85、與第1絕緣樹脂層71的通路用凹部76。導體層87中填埋第2配線層82的溝部84之部分係構成配線部82b。導體層87中填埋第2配線層82的連接盤用凹部85的部分係構成連接盤部82a。導體層87中填埋第2配線層82的第1層70的通路用凹部76之部分係構成通路部73。導體層87係例如由銅所構成。
種子密接層88係由鈦形成。種子密接層88的一部分係設置於溝部84的側面84a、及開口84c。開口84c係第1面81a上的開口。種子密接層88的一部分係閉塞著開口84c。亦即，種子密接層88的一部分係被覆著配線部82b的每一者的下面與側面。
種子密接層88的另一部分係設置於連接盤用凹部85的側面85a、連接盤用凹部85的開口85c的一部分、第1層70之通路用凹部76的側壁亦即側面76a、及通路用凹部76的開口76c。此外，在此，開口85c係第1面81a上的開口。開口85c的一部分係指從開口85c的緣部至通路用凹部76的緣部之間的區域。開口76c係通路用凹部76的第1面71a側的開口。種子密接層88的另一部分係閉塞著通路用凹部76的開口76c。亦即，種子密接層88的一部分係被覆著連接盤部82a及通路部73之每一者的下面與側面。
種子層89係存在於種子密接層88與導體層87之間的金屬層。種子層89係由與導體層87相同的材料所構成，或者由離子化傾向比導體層87的材料小的金屬材料所構成。種子層89係由例如與形成導體層87的金屬材料相同的材料，亦即例如由銅所構成。
絕緣樹脂層61係設置在第1層70的第1面71a上。絕緣樹脂層61具有：第1面61a和第2面61b。第1面61a係與第1層70相反側的面。第2面61b係第1層70側的面。
於絕緣樹脂層61形成有通路孔63。通路孔63係在厚度方向貫通絕緣樹脂層61之孔。亦即，通路孔63係在第1面61a及第2面61b開口。通路孔63相對於厚度方向呈垂直的方向的尺寸係從第2面61b朝向第1面61a形成逐漸變小的形狀。通路孔63係形成例如圓錐梯形。通路孔63具有側壁亦即側面64。
如上述，通路孔63係由第1層70之第1配線層72的一部分所填埋。
種子密接層101係例如第1含金屬層。種子密接層101係為例如含有鈦的層。種子密接層101係包含有：被覆有第2絕緣樹脂層81的第2面81b的一部分之部分；以及被覆有第2絕緣樹脂層81的通路用凹部86的內面之部分。種子密接層101係閉塞著通路用凹部86的開口。在此，開口係指：通路用凹部86的第1面81a側的開口，且與連接盤用凹部85連通的開口。
種子層102係例如第2含金屬層。種子層102係設置於種子密接層101上之金屬層。種子層102係由與導體層103相同的材料所構成，或者由離子化傾向比導體層103的材料小的金屬材料所構成。種子層102係例如由銅所構成。
導體層103係設置於種子密接層101上。導體層103係填埋通路用凹部86。填埋導體層103的通路用凹部86之部分係通路部83。導體層103係隔介種子密接層101及種子層102，而與由導體層77和導體層87構成的層間連接導體層90電性連接。導體層103係例如由銅所構成。
阻焊劑層104係設置於第2層80及導體層103上。阻焊劑層104具有使導體層103的一部分露出之貫通孔104a。此等貫通孔104a係可隔介第2接合電極14進行多層配線基板12與FC-BGA基板11的電性連接。
表面處理層105係設置在導體層103中於阻焊劑層104的貫通孔104a內所露出的部分上。表面處理層105係防止導體層103的表面氧化，使對於焊料的濡濕性提升。
絕緣樹脂層107係設置於絕緣樹脂層61的第1面61a及第1配線層72的一部分。絕緣樹脂層107係在通路部62的位置具有貫通孔。
導體層108係形成於絕緣樹脂層107的貫通孔內。導體層108係例如由銅所構成。於導體層108，連接有圖1所示的第1接合電極40。
其次，說明多層配線基板12之製造方法的一例。圖4至圖24係概略地顯示多層配線基板12之製造方法的一例之剖面圖。
在此製造方法的一例中，首先，得到圖5所示之構造。以下，依序說明用以得到圖5的構造之步驟。
首先，如圖4所示，在支持體2的一面形成剝離層3。 支持體2由於也有通過支持體2使光照射於剝離層3的情況，所以較佳為具有透明性。支持體2係可使用例如玻璃板。玻璃板的平坦性優異，且，剛性高，所以適合支持體2上之多層配線基板12的微細圖案的形成。又，玻璃板由於CTE(coefficient of thermalexpansion，熱膨脹率)小且不易變形，所以在圖案配置精度及平坦性的確保方面表現優異。
在使用玻璃板作為支持體2的情況，玻璃板的厚度從抑制製程中之翹曲的發生之觀點來看，期望是厚者，例如0.5mm以上，較佳為1.2mm以上的厚度。玻璃板的CTE係以3ppm以上16ppm以下較佳，從FC-BGA基板11、功能元件20的CTE的觀點來看，更佳為10ppm左右。
作為形成支持體2的材料之玻璃，係可使用例如：石英玻璃、硼矽酸玻璃、無鹼玻璃、鈉玻璃、或藍寶石玻璃等。在剝離層3使用因熱而發泡的樹脂等將支持體2剝離之際於支持體2不需要光的穿透性之情況，支持體2可使用變形少的例如金屬或陶瓷等。本實施形態的例子中，支持體2，係可使用玻璃。
剝離層3亦可為例如可吸收UV光等的光而發熱或變質而剝離之樹脂，或可藉由熱發泡而剝離之樹脂。在使用可藉由UV光等的光，例如藉由雷射光而剝離之樹脂時，從與設有剝離層3之側相反側的面對支持體2照射光，從與支持體2上之多層配線基板12及FC-BGA基板11的接合體，去除支持體2。
剝離層3係可選擇例如環氧樹脂、聚醯亞胺樹脂、聚胺基甲酸酯樹脂、矽酮樹脂、聚酯樹脂、氧環丁烷(oxetane)樹脂、馬來亞醯胺樹脂、及丙烯酸樹脂等的有機樹脂，或非晶矽(amorphous silicon)、氮化鎵、金屬氧化物層等的無機層。剝離層3亦可進一步含有光分解促進劑、光吸收劑、增感劑、填料等的添加劑。
再者，剝離層3亦可具有單層構造，亦可具有多層構造。例如，為了保護形成於支持體2上的多層配線基板12，亦可在剝離層3上進一步設置保護層，亦可在支持體2與剝離層3之間，進一步設置使支持體2及剝離層3的密接性提升之層。再者，亦可在剝離層3與多層配線基板12之間，設置雷射光反射層或金屬層。剝離層3的構成並不限定於本實施形態。本實施形態的例子中，剝離層3係使用吸收UV光而可剝離之樹脂。
接著，如圖5所示，在剝離層3上，例如於真空中，設置種子密接層5及種子層6。種子密接層5係使種子層6相對於剝離層3的密接性提升之層，防止種子層6的剝離之層。又，種子層6係在配線形成中，作為電解鍍敷的供電層而作用。
種子密接層5及種子層6，係可藉由例如濺鍍法或蒸鍍法等而形成。作為種子密接層5及種子層6的材料，係可使用例如：Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、AZO(Aluminum-doped Zinc Oxide)、ZnO、PZT(鋯鈦酸鉛)、TiN、Cu
3N
4、Cu合金、或將此等組合複數個。本實施形態的例子中，係考量電氣特性、製造的容易性之觀點、及成本，以濺鍍法依序在種子密接層5形成鈦層，接著形成種子層6的銅層。
種子密接層5及種子層6的總膜厚係以設為1μm以下較佳。在此，舉一例而言，係形成厚度為50nm的鈦層作為種子密接層5，並且形成厚度為300nm的銅層作為種子層6。
接著，如圖6所示，在種子層6上設置阻劑層140。在使用液狀的阻劑作為阻劑層140的材料之情況，阻劑層140係可利用狹縫塗布(slit coating)、簾狀塗布(curtain coating)、模塗布(die coating)、噴霧塗布、靜電塗布法、噴墨塗布、凹版塗布、網版印刷(screen printing)、凹版膠版印刷、旋轉塗布、及刮刀塗布之任一方法形成。在阻劑層140使用薄膜狀的阻劑之情況，阻劑層140係可藉由層疊(laminate)、真空層疊、真空壓製(vacuum press)等的任一方法設置於種子層6上。
其次，藉由例如光微影，在阻劑層140形成貫通孔141。對於貫通孔141，為了去除顯影時的殘渣，亦可進行電漿處理。阻劑層140的厚度係依據形成於貫通孔141之導體層108的厚度而設定。本實施形態的例子中，阻劑層140的厚度係為例如8μm。
貫通孔141之俯視觀看的形狀，係依據功能元件20之接合電極的間距或接合電極的形狀而設定。本實施形態的例子中，貫通孔141為圓形，設為φ25μm的開口形狀，間距為55μm。此外，在此，俯視觀看係指，在阻劑層140的厚度方向觀看的形狀，換言之，在貫通孔141的深度方向觀看的形狀。
接著，如圖7所示，在種子層6上，藉由電解鍍敷形成導體層108。導體層108係構成與功能元件20接合用之電極。作為形成導體層108的電解鍍敷，可舉出：電解鍍鎳、電解鍍銅、電解鍍鉻、電解鍍鈀、電解鍍金、電解鍍銠、電解鍍銥等，而電解鍍銅從簡便且便宜，電氣傳導性良好的觀看來看是理想的。
導體層108係成為與功能元件20接合用之電極，導體層108的厚度從焊料接合的觀點來看係以1μm以上，且生產性的觀點來看係以30μm以下較理想。
接著，如圖8所示，去除阻劑層140。阻劑層140係可藉由乾式蝕刻法或浸漬於鹼性溶液、溶劑，而溶解或剝離。
接著，如圖9所示，以包埋導體層108的方式設置絕緣樹脂層107。絕緣樹脂層107可為感光性，也可為非感光性，再者，也可不是與後述的絕緣樹脂層61、71、81相同的材料。
接著，如圖10所示，藉由物理研磨，或藉由物理研磨與CMP處理等的表面研磨，使導體層108的上面。此外，導體層108亦可藉由半加成法來製作。
接著，如圖11所示，在導體層108及絕緣樹脂層107上，設置絕緣樹脂層61。絕緣樹脂層61係由例如感光性的樹脂材料形成。
作為感光性的樹脂材料，係可使用例如感光性聚醯亞胺樹脂、感光性苯環丁烯樹脂、感光性環氧樹脂或該等的改質物。就一例而言，係使用感光性的環氧系樹脂作為感光性樹脂。
感光性樹脂可為液狀，也可為薄膜狀。
在使用液狀感光性樹脂的情況，絕緣樹脂層61係可藉由例如選自狹縫塗布、簾狀塗布、模塗布、噴霧塗布、靜電塗布法、噴墨塗布、凹版塗布、網版印刷、凹版膠版印刷、旋轉塗布、及刮刀塗布之方法而形成。根據一例，絕緣樹脂層61係使用感光性環氧樹脂，藉由例如旋轉塗布法而形成。感光性環氧樹脂係可以較低溫硬化，由於因形成後的硬化所導致的收縮較少，所以對於之後的微細圖案形成是有利的。
作為絕緣樹脂層61，在設置薄膜狀感光性樹脂的情況，係可適用層疊、真空層疊、真空壓製等。
絕緣樹脂層61的厚度，例如係以在導體層108上成為2μm之方式形成。
其次，例如藉由光微影，在導體層108的位置，於絕緣樹脂層61形成通路孔63。如以上的方式，獲得藉由絕緣樹脂層61的露出面和導體層108的露出面而構成有表面之基底層。
絕緣樹脂層61也能夠以非感光性樹脂形成。作為非感光性樹脂，係可使用例如：聚醯亞胺樹脂、苯環丁烯樹脂、環氧樹脂或該等的改質物。聚醯亞胺等的非感光性樹脂，除了絕緣性及機械特性優異外，可達成高的耐熱性。又，以非感光性樹脂而言，也可加入二氧化矽(silica)、氧化鋁、氧化鋯等的無機粒子作為填充劑(填料；filler)。
非感光性樹脂可為液狀，也可為薄膜狀。
在使用液狀非感光性樹脂的情況，絕緣樹脂層61係可藉由例如：狹縫塗布、簾狀塗布、模塗布、噴霧塗布、靜電塗布法、噴墨塗布、凹版塗布、網版印刷、凹版膠版印刷、旋轉塗布、及刮刀塗布之方法而形成。
作為絕緣樹脂層61，在設置薄膜狀非感光性樹脂的情況，係可適用層疊、真空層疊、真空壓製等。
在使用非感光性樹脂的情況，通路孔63係可藉由例如雷射光照射而形成。
此外，在形成有絕緣樹脂層61後，為了將表面平坦化，亦可供至物理研磨、或供至物理研磨與CMP等的研磨。
然後，如圖12所示，在由絕緣樹脂層61及導體層108所構成的基底層上，形成阻劑層143。阻劑層143係可藉由將感光性樹脂朝基底層塗布而形成。作為感光性樹脂，係可使用例如針對絕緣樹脂層61所例示者。又，阻劑層143係與絕緣樹脂層61同樣，可藉由例如：狹縫塗布、簾狀塗布、模塗布、噴霧塗布、靜電塗布法、噴墨塗布、凹版塗布、網版印刷、凹版膠版印刷、旋轉塗布、及刮刀塗布的任一方法而形成。在此，作為一例，係使用感光性環氧樹脂，且藉由旋轉塗布法形成阻劑層143。
接著，在阻劑層143，藉由光微影，形成與溝部74對應的溝144、及與連接盤用凹部75對應的貫通孔145。在此，作為一例，溝144係以垂直於長度方向的剖面具有正錐形狀之方式形成。又，貫通孔145亦形成正錐形狀。溝144及貫通孔145亦可以剖面具有矩形形狀的方式形成。形成正錐形狀時，沒有在溝144及貫通孔145內產生不連續部，變得容易形成種子密接層78。
如以上的方式形成有溝144及貫通孔145的阻劑層143，係為虛擬層的一例。貫通孔145之1個以上係與通路孔63連通。貫通孔145的通路孔63側的開口，係比通路孔63的貫通孔145側的開口還大。通路孔63的貫通孔145側的開口，係配置於貫通孔145側的開口內。
接著，如圖13所示，在阻劑層143、絕緣樹脂層61及導體層108上，例如於真空中，形成種子密接層78。接著，在種子密接層78上，例如於真空中，形成種子層79。
在本實施形態的例子中，從電氣特性、製造的容易性及成本的觀點來看，為了進一步使之發揮作為銅的擴散防止層之功能，而將種子密接層78以鈦形成。又，考量電氣特性、製造的容易性及成本，而將種子層79以銅形成。種子密接層78及種子層79係利用濺鍍法依序形成。當在此等成膜利用氣相沉積法時，如圖13所示，在阻劑層143、絕緣樹脂層61及導體層108的露出面整體，設置種子密接層78及種子層79。
種子密接層78及種子層79的總膜厚係以設為1μm以下較佳。此外，只要種子密接層78具有銅的擴散防止功能，則也可使用鈦以外的材料。種子層79的材料係與導體層77相同的材料，或者只要是離子化傾向比導體層77的材料小的金屬材料即可。
本實施形態的例子中，種子密接層78的厚度為50nm，種子層79的厚度為300nm。
此外，在種子密接層78及種子層79之間，亦可設置一個或複數個由金屬材料形成的另一層。設置於種子密接層78及種子層79之間的層，係由與導體層77相同的材料構成、或由離子化傾向比導體層77的材料小的金屬材料所構成。
接著，如圖14所示，在種子層79上藉由例如電解鍍敷，形成導體層77。用以形成導體層77的電解鍍敷係為例如電解鍍銅。此電解鍍敷係如圖14所示，以通路孔63、貫通孔145及溝144被導體層77完全填埋的方式進行。
接著，如圖15所示，將導體層77及種子層79供至物理研磨及CMP(化學機械研磨)等的研磨，將導體層77及種子層79中位於通路孔63、貫通孔145及溝144外的部分去除。又，種子密接層78亦供至同樣的研磨，將種子密接層78中位於通路孔63、貫通孔145及溝144外的部分去除。此外，伴隨著此研磨，阻劑層143的上面附近的部分也可被去除。
如以上的方式，得到將通路孔63、貫通孔145及溝144分別填埋的通路部62、連接盤部72a及配線部72b。在本工法中，相較於習知的半加成法，由於沒有經過蝕刻的步驟，所以可得到平滑的導體表面。
接著，如圖16所示，去除阻劑層143。阻劑層143係可藉由乾式蝕刻法、或浸漬於鹼性溶液或溶劑而去除。
接著，在絕緣樹脂層61、配線部72b及連接盤部72a上，係藉由例如與針對絕緣樹脂層61如上闡述者相同的方法，如圖17所示，形成具有通路用凹部76的第1絕緣樹脂層71。
例如，藉由感光性環氧樹脂材對於絕緣樹脂層61、配線部72b及連接盤部72a上的旋轉塗布、與光微影，得到在連接盤部72a之1個以上的位置具有通路用凹部76之第1絕緣樹脂層71。感光性樹脂由於可以較低溫使之硬化，所以因形成後的硬化所導致的收縮少。因此，有利於之後的微細圖案形成。
第1絕緣樹脂層71亦可以非感光性聚醯亞胺系絕緣樹脂等的非感光性樹脂形成。例如，藉由將非感光性樹脂旋轉塗布於絕緣樹脂層61、配線部72b、及連接盤部72a上，進行對此樹脂層照射雷射光，可得到在連接盤部72a之1個以上的位置具有通路用凹部76之第1絕緣樹脂層71。聚醯亞胺等的非感光性樹脂除了絕緣性及機械特性優異外，還可得到高的耐熱性。
如以上的方式，得到含有第1絕緣樹脂層71、導體層77、種子密接層78和種子層79之第1層70。
接著，如圖18所示，藉由一邊參照圖11至圖17一邊依序實施與上述同樣的步驟，而形成種子密接層88、和種子層89、和含有連接盤部82a、配線部82b及通路部73的導體層87、和第2絕緣樹脂層81。在此，第2絕緣樹脂層81係以感光性樹脂材料形成。第2絕緣樹脂層81係例如以與絕緣樹脂層61及第1絕緣樹脂層71相同的材料形成。
如以上的方式，得到含有第2絕緣樹脂層81、導體層87、種子密接層88、和種子層89之第2層80。
此外，在完成圖16的構造後至形成第1絕緣樹脂層71為止的期間內，亦可對絕緣樹脂層61的表面，進行電漿處理或利用乾式蝕刻等的蝕刻。又，在完成圖17的構造後至形成第2絕緣樹脂層81為止的期間內，亦可對第1絕緣樹脂層71的表面，進行與上述同樣的處理。藉由以此方式進行，絕緣樹脂層61與第1絕緣樹脂層71的接觸面積、或第1絕緣樹脂層71與第2絕緣樹脂層81的接觸面積會增加，可使樹脂/樹脂界面的密接性提升。
接著，例如藉由與針對種子密接層78及種子層(seed layer)79如上所述者同樣的方法，如圖19所示，在第2絕緣樹脂層81及連接盤部82a上，依序形成種子密接層101與種子層102。 接著，例如，藉由與針對絕緣樹脂層107如上所述者同樣的方法，如圖20所示，在種子層102上形成具有貫通孔147之阻劑層146。
接著，如圖21所示，在種子層102上形成導體層103。導體層103係以藉由電解鍍銅形成較理想。
接著，如圖22所示，去除阻劑層146。接著，去除種子密接層101的露出部分，然後，去除種子層102的露出部。阻劑層146係藉由例如溶液或溶劑而去除。種子密接層101及種子層102係可藉由例如浸漬於藥液而去除。將種子密接層101去除的藥液，為例如鹼系的蝕刻劑。去除種子層102的藥液，為例如酸系的蝕刻劑。
接著，如圖23所示，在第2絕緣樹脂層81及導體層103上設置阻焊劑層104。接著，在阻焊劑層104形成貫通孔104a。作為阻焊劑層104的材料，係可使用例如環氧樹脂或丙烯酸樹脂等的絕緣性樹脂。本發明的實施形態中，係使用含有填料(filler)的感光性環氧樹脂，作為阻焊劑層104。
接著，如圖24所示，在導體層103中於阻焊劑層104的貫通孔104a中所露出的部分上，形成表面處理層105。在本實施形態的例子中，藉由無電解Ni/Pd/Au鍍敷，將表面處理層105成膜。此外，作為表面處理層105，亦可形成OSP(Organic Solderability Preservative)膜，亦即由水溶性預焊劑(preflux)所致之表面處理層。或者，作為表面處理層105，亦可形成無電解鍍錫、無電解Ni/Au鍍敷層。藉此，完成由支持體2所支持之多層配線基板12，亦即完成帶有支持體的多層配線基板。
接著，在表面處理層105上搭載有焊料材料後，藉由熔融冷卻一次並使之固著，而得到第2接合電極14。
接著，如圖25所示，將支持體2上的多層配線基板12與FC-BGA基板11接合後，於該等之間形成第2底膠層13。作為第2底膠層13的材料，可使用例如：在環氧樹脂、胺基甲酸酯樹脂、矽酮樹脂、聚酯樹脂、氧環丁烷樹脂、及馬來亞醯胺樹脂之1種或混合有此等樹脂之2種類以上的樹脂，加入了作為填料的二氧化矽、鈦、氧化鋁、氧化鎂、或氧化鋅等而成之材料。第2底膠層13係可藉由填充液狀樹脂而形成。
其次，如圖26及圖27所示，去除支持體2。去除的一例係為剝離。例如，如圖26所示，從支持體2的背面，亦即從支持體2之與FC-BGA基板11相反側的面，將雷射光23照射到形成於與支持體2的界面之剝離層3。藉由照射雷射光23，如圖27所示，可從多層配線基板12將支持體2卸除。
接著，依據去除剝離層3、種子密接層5及種子層6，而得到多層配線基板12。
接著，如圖1所示，安裝功能元件20而完成封裝化裝置1。此時，在功能元件20的安裝前，為了在露出於表面的導體層上，使氧化防止與焊料凸塊的濡濕性改善，亦可實施無電解Ni/Pd/Au鍍敷、OSP、無電解鍍錫、無電解Ni/Au鍍敷等的表面處理。
接著，將該等的接合部以第1底膠層30密封。 就第1底膠層30的材料而言，例如可使用例示作為第2底膠層13的材料者。第1底膠層30，係可藉由例如與針對第2底膠層13如上所述者同樣的方法來形成。
如以上的方式，完成圖1所示的封裝化裝置1。
利用上述的方法，將多層配線基板12接合於FC-BGA基板11後，再將功能元件20接合於多層配線基板12。取而代之，亦可在將功能元件20接合於多層配線基板12後，再將多層配線基板12接合於FC-BGA基板11。
在以此方式構成之封裝化裝置1的製造方法中，形成第1層70時，將阻劑層143利用作為用以形成連接盤部72a及配線部72b的模。此阻劑層143係在導體層77的成膜及研磨後去除之虛擬層。又，在此方法中，於第2層的形成之際也是形成同樣的阻劑層，將此利用作為用以形成連接盤部82a及配線部82b的模。此阻劑層也是在導體層87的成膜及研磨後去除之虛擬層。且，在此方法中，取代將此等虛擬層設為多層配線基板12的構成要素，而設置第1絕緣樹脂層71及第2絕緣樹脂層81。在導體層77及87等的成膜及研磨步驟中，恐有金屬擴散於虛擬層中之虞，惟上述的多層配線基板12由於沒有將有金屬被擴散之可能性的虛擬層設為構成要素，所以在這點亦在達成高絕緣可靠性上是有利。
如此，具備在厚度方向形成一體的第1絕緣樹脂層71及第2絕緣樹脂層81之多層配線基板12，係可達成優異的絕緣可靠性。因此，含有多層配線基板12的複合配線基板10及封裝化裝置1也可達成優異的絕緣可靠性。
再者，第1絕緣樹脂層71及第2絕緣樹脂層81係在厚度方向形成一體，界面不存在於內部。當第1絕緣樹脂層71及第2絕緣樹脂層81的每一者係由相互積層的複數個絕緣層所構成時，在此等複數個絕緣層間會有產生剝離之可能性。在上述的多層配線基板12中，第1絕緣樹脂層71及第2絕緣樹脂層81的每一者係在厚度方向形成一體，由於內部不存在界面，所以難以產生層間剝離。
再者，在多層配線基板12的第1層70中，連接盤部72a、配線部72b、及通路部73的側面及上面係被由鈦所構成的種子密接層78所被覆。種子密接層78係發揮作為阻障層(barrier layer)的作用，該阻障層係使金屬從導體層77朝第1絕緣樹脂層71擴散難以發生。在第2層80中也是同樣，種子密接層88係發揮作為使金屬從導體層87朝第2絕緣樹脂層81擴散難以發生之阻障層之作用。因此，含有多層配線基板12之複合配線基板10及封裝化裝置1亦達成優異的絕緣可靠性。
更者，第1層70係在種子密接層78及導體層77之間存在屬於金屬層的種子層79。在種子層79係由離子化傾向比導體層77的材料小的金屬材料所構成時，發揮作為使金屬從導體層77朝第1絕緣樹脂層71擴散難以發生之阻障層的作用，該金屬阻障層。於第2層80也同樣，在種子層89係由離子化傾向比導體層87的材料小的金屬材料所構成時，發揮作為使金屬從導體層87朝第2絕緣樹脂層81擴散難以發生之阻障層的作用。因此，含有多層配線基板12的複合配線基板10及封裝化裝置1亦達成優異的絕緣可靠性。
接著，針對使用上述的多層配線基板12、及多層配線基板12的製造方法時的作用效果，參照屬於比較例的圖28來作說明。
本實施形態的例子中，如圖2所示，在第1配線層72中，連接盤部72a及配線部72b的間隙係被第1絕緣樹脂層71填埋，第1配線層72之導體層77的側面與第1絕緣樹脂層71係隔介種子密接層78相接。如前述所示，藉由使用鈦作為種子密接層78的材料，可防止銅從導體層77朝第1絕緣樹脂層71擴散，藉此，可使在配線部72b間的絕緣可靠性提升。
此外，上述中，雖說明關於第1層70的作用效果，但在第2層80中也可獲得同樣的作用效果。
又，層間連接導體層90之連接盤部72a、82a的側面，係透過種子密接層78、88而與絕緣樹脂層71、81相接。藉由將與第1絕緣樹脂層71密接性良好的鈦使用於種子密接層78、88，可抑制溫度循環試驗時的銅與樹脂的線膨脹係數差所致之層間連接導體層90從絕緣樹脂層71、81的剝離。
如圖28所示，比較例係利用屬於公知技術的半加成法，製作內層的導體層及層間連接導體層而成的多層配線基板150。多層配線基板150係與本實施形態的多層配線基板12同樣的構成，但關於以下的點係不同。此外，圖28係表示多層配線基板150的第1層70及其附近之剖面圖。
如圖28所示，相對於本實施形態的多層配線基板12，不同點在於：比較例的多層配線基板150係第1配線層72的種子密接層78及種子層79沒有覆蓋導體層77的側面之構造。又，雖未圖示，但不同點在於：比較例的多層配線基板150係第2配線層82的種子密接層88及種子層89沒有覆蓋導體層87的側面之構造。其他的構成係與多層配線基板12同樣。
以比較例的多層配線基板150的說明而言，係針對第1層70來說明。如圖28所示，比較例的多層配線基板150中，第1配線層72的導體層77的側面係與第1絕緣樹脂層71相接。亦即，與本實施形態的多層配線基板12相比較之下，導體層77之與第1絕緣樹脂層71的接觸面積大。因此，導體層77的銅容易擴散到第1絕緣樹脂層71。結果，第1絕緣樹脂層71的絕緣可靠性變得容易降低。比較例的多層配線基板150，在第2層80中也是與第1層70同樣，亦即，第2層80之第2絕緣樹脂層81的絕緣可靠性變得容易降低。
又，層間連接導體層90的連接盤部72a、82a的側面，係與絕緣樹脂層71、81相接。因此，溫度循環試驗時的銅與樹脂的線膨脹係數差，在連接盤部72a、82a及絕緣樹脂層71、81的界面容易發生剝離。
作為本實施形態之效果的確認，係將在本實施形態的例子中所製作之多層配線基板12與在比較例中所製作之多層配線基板150安裝於FC-BGA基板11，並實施以下的評價。
＜評價方法＞ ＜評價1＞絕緣可靠性評價 在偏壓(bias)：3.3V、130℃/85%RH的環境下投入192小時。配線規則設為L/S＝2/2μm。試驗中，以電阻值為10
6Ω以上作為合格條件。
＜評價2＞層間連接導體層與樹脂層的密接性評價 在-55℃及125℃之間，於1000循環的條件下進行環境試驗。環境試驗後，藉由剖面觀察，確認層間連接導體層與樹脂間有無剝離。
＜評價結果＞ ＜評價1＞絕緣可靠性評價 在92小時的時間點，於比較例所製作的多層配線基板150中，確認到絕緣不良。另一方面，在實施例所製作的多層配線基板12中，即便在192小時後電阻值也顯示10
6Ω以上，顯示良好的絕緣可靠性。
＜評價2＞層間連接導體層與樹脂層的密接性評價 在1000循環後，於比較例所製作的配線基板中，在層間連接導體層與樹脂界面確認到剝離。另一方面，在實施例所製作的多層配線基板12中於層間連接導體層與樹脂界面未確認到剝離。
上述的實施形態係一例，其他，關於具體的細部構造等，當然可適當地變更。
本發明係可利用於具有配線基板的半導體裝置，該配線基板具備存在於主基板與IC晶片之間的中介層等。
又，上述的例子中，多層配線基板12係以層70、80的配線層72、82為具備種子密接層78、88及種子層79、89，作為被覆導體層77、87的側面之層之構成作為一例來說明，但並不限定於此。
在其他的例子中，層70、80亦可為不具備種子密接層78、88、及種子層79、89之構成，或者，層70、80亦可為具備種子密接層78、88但不具備種子層79、89之構成。
又，上述的例子中，多層配線基板12係含有第1層70及第2層80，惟多層配線基板12亦可進一步含有與第1層70及第2層80同樣的1個以上的層。
＜2＞第2實施形態 第2實施形態的封裝化裝置、複合配線基板及多層配線基板，除了在多層配線基板採用以下的構成外，其餘係分別與第1實施形態的封裝化裝置、複合配線基板及多層配線基板同樣。
圖29係概略地顯示第2實施形態之多層配線基板的一部分之剖面圖。圖30係將圖29所示之多層配線基板的一部分放大且概略地顯示之剖面圖。圖30係具體地顯示第1層70的一部分、第2層80的一部分、及其等的附近。
第2實施形態的多層配線基板12，除了層50的每一者進一步具備無機絕緣層外，其餘係與第1實施形態的多層配線基板12同樣。具體而言，第2實施形態的多層配線基板12，除了第1層70進一步具備第1無機絕緣層160，第2層80進一步具備第2無機絕緣層170以外，其餘係與第1實施形態的多層配線基板12同樣。
第1無機絕緣層160包含有：部分163，被覆第1面71a；部分164，堵塞溝部74的開口74c；及部分165，被覆第1配線層72之後述的連接盤部72a的第1面71a側的周緣部72c。第1無機絕緣層160係在設置於絕緣樹脂層61之通路孔63的位置具有貫通孔162。
第2無機絕緣層170包含有：部分173，被覆第1面81a；部分174，堵塞溝部84的開口84c；及部分175，被覆連接盤部82a的第1面81a側的周緣部82c。第2無機絕緣層170係在通路用凹部76的開口76c的位置具有貫通孔172。
接著，說明此多層配線基板12之製造方法的一例。圖31至圖39係概略地顯示多層配線基板12之製造方法的一例之剖面圖。
在此方法中，首先，藉由與第1實施形態中一邊參照圖4至圖10一邊說明者同樣的方法，得到圖10的構造。
接著，如圖31所示，在導體層108及絕緣樹脂層107上設置絕緣樹脂層61。絕緣樹脂層61係例如由非感光性樹脂所構成。
作為非感光性樹脂，可使用例如：聚醯亞胺樹脂、苯環丁烯樹脂、環氧樹脂或該等的改質物。聚醯亞胺等的非感光性樹脂，除了絕緣性及機械特性優異外，可達成高耐熱性。又，非感光性樹脂，亦可被加入二氧化矽、氧化鋁、氧化鋯等的無機粒子作為填充劑(填料)。在此，舉一例而言，作為非感光性樹脂，係使用非感光性的聚醯亞胺樹脂。
非感光性樹脂可為液狀，也可為薄膜狀。 在使用液狀的非感光性樹脂時，絕緣樹脂層61係可藉由例如選自狹縫塗布、簾狀塗布、模塗布、噴霧塗布、靜電塗布法、噴墨塗布、凹版塗布、網版印刷、凹版膠版印刷、旋轉塗布、及刮刀塗布的方法來形成。根據一例，絕緣樹脂層61係使用非感光性樹脂，藉由旋轉塗布法形成。
以絕緣樹脂層61而言，在設置薄膜狀非感光性樹脂的情況，可適用層疊、真空層疊、真空壓製等。 絕緣樹脂層61的厚度，係例如已在導體層108上成為2μm的方式形成。又，形成絕緣樹脂層61後，為了將絕緣樹脂層61的表面平坦化，亦可供至物理研磨、或供至物理研磨及CMP等的研磨。此外，第1絕緣樹脂層71及第2絕緣樹脂層81也同樣，也可在形成後，將表面平坦化。
此外，使用於絕緣樹脂層61的形成之材料，並不限定於非感光性樹脂。絕緣樹脂層61亦可由感光性樹脂。使用感光性樹脂所形成的絕緣樹脂層，係包含源自起始劑(initiator)等的磷及硫等元素。另一方面，由非感光性樹脂形成的絕緣樹脂層，一般並未包含該等元素。因此，藉由絕緣樹脂層是否含有上述元素，可判斷絕緣樹脂層是由非感光性樹脂形成、或是由感光性樹脂形成。
接著，在絕緣樹脂層61上形成第1無機絕緣層160。第1無機絕緣層160，係藉由例如電漿CVD(Chemical Vapor Deposition；電漿化學氣相沉積)形成。第1無機絕緣層160的材料係包含例如：選自由氧化矽、氮化矽、氮氧化矽、添加有氟的氧化矽、及添加有碳的氧化矽所構成的群組之1個以上的絕緣體。第1無機絕緣層160的材料，亦可與後述的第2無機絕緣層170或無機絕緣層109的材料相同，亦可不同。
接著，如圖32所示，在第1無機絕緣層160上，設置具有貫通孔191的阻劑層190。阻劑層190係可藉由例如與阻劑層140同樣的方法設置。
接著，如圖33所示，使用阻劑層190作為遮罩來蝕刻第1無機絕緣層160，在導體層108的位置，形成屬於第1貫通孔的貫通孔162。作為蝕刻第1無機絕緣層160的方法，係可適用例如：使用氟碳化物氣體(fluorocarbon gas)的乾式蝕刻法。
接著，如圖34所示，使用第1無機絕緣層160作為遮罩，蝕刻絕緣樹脂層61，在貫通孔162的位置，形成屬於凹部的通路孔63。作為蝕刻絕緣樹脂層61的方法，係可適用例如：使用氧氣的乾式蝕刻法。此外，若將通路孔63形成正錐形狀，則在通路孔63內不會產生不連續部，容易形成種子密接層78及種子層79。
如圖34所示，在形成有通路孔63後殘留有阻劑層190的情況，如圖35所示將阻劑層190去除。
接著，實施在第1實施形態中一邊參照圖13至圖16一邊說明的步驟。藉此，得到圖36的構造。
此外，亦可在在第1無機絕緣層160及種子密接層78之間，以及第1無機絕緣層160及第1絕緣樹脂層71之間設置由矽烷偶合劑構成的層。藉由設置矽烷偶合劑構成的層，可使第1無機絕緣層160及種子密接層78的密接性、以及第1無機絕緣層160及第1絕緣樹脂層71的密接性提升。當其等的密接性提升時，即便多層配線基板12在藉由例如熱產生翹曲的情況，也難以發生第1無機絕緣層160及種子密接層78的剝離、與第1無機絕緣層160及第1絕緣樹脂層71的剝離。
又，本實施形態的多層配線基板12，相較於對以習知的半加成法所形成的配線部形成有無機絕緣層而成的構成係顯示較高的絕緣可靠性。在使用半加成法的情況，由於配線部係藉由蝕刻形成，所以配線部的表面係成為經粗化的狀態。
由於配線部的表面係呈粗化狀態，所以會有因無機絕緣膜的追隨性降低，而在無機絕緣膜形成針孔之虞。由於銅會通過此針孔而擴散，所以絕緣可靠性會降低。又，為了消除針孔，若將無機絕緣膜增厚，則銅與無機絕緣膜的線膨脹係數差的影響會變強，會有在銅/無機絕緣膜界面產生剝離之虞。
接著，如圖37所示，在第1無機絕緣層160及導體層77上，例如藉由與針對絕緣樹脂層61及第1無機絕緣層160如上闡述者相同的方法，形成具有通路用凹部76的第1絕緣樹脂層71、與被覆其上面的第2無機絕緣層170。第1絕緣樹脂層71係以被覆第1無機絕緣層160及導體層77，同時填埋連接盤部72a及配線部72b之間的間隙之方式形成。此外，第1絕緣樹脂層71的材料，亦可與絕緣樹脂層61或後述之第2絕緣樹脂層81的材料相同，亦可相異。
利用以上的方式，獲得包含有第1絕緣樹脂層71、導體層77、種子密接層78、種子層79和第1無機絕緣層160之第1層70。
接著，藉由實施與一邊參照圖36一邊說明者同樣的步驟，如圖37所示，形成第2無機絕緣層170；種子密接層88；種子層8；以及含有連接盤部82a、配線部82b及通路部73的導體層87。再者，藉由與針對絕緣樹脂層61及第1無機絕緣層160如上闡述者相同的方法，如圖38所示，形成第2絕緣樹脂層81和無機絕緣層109。利用以上的方式，得到含有第2絕緣樹脂層81、導體層87、種子密接層88、種子層89、和第2無機絕緣層170之第2層80。第2無機絕緣層170的材料亦可與第1無機絕緣層160或後述的無機絕緣層109的材料相同，亦可不同。第2絕緣樹脂層81的材料，亦可與絕緣樹脂層61或第1絕緣樹脂層71的材料相同，亦可不同。
接著，實施在第1實施形態中一邊參照圖19至圖24一邊說明的步驟。藉此，如圖39所示，完成藉由支持體2所支持的多層配線基板12，亦即，完成附有支持體的多層配線基板。
此外，第2實施形態的複合配線基板及封裝化裝置，除了使用此附有支持體的多層配線基板外，其餘係可藉由與第1實施形態中說明者同樣的方法來製造。
在以此方式構成的封裝化裝置中，具備有：第1無機絕緣層160，其含有部分163，該部分163被覆第1層70的第1面71a；及第2無機絕緣層170，其含有部分173，該部分173被覆第2層80的第1面81a。所以，不易發生金屬從相鄰的絕緣樹脂層的一者擴散到另一者的情況。從而，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置，亦達成優異的絕緣可靠性。
又，藉由第1無機絕緣層160中被覆著第1面71a的部分163、與第2無機絕緣層170中被覆著第1面81a的部分173，第1層70及第2層80的剛性得以提升，所以不易產生多層配線基板12的翹曲或彎撓。
再者，第1無機絕緣層160係作為去除阻劑層190及阻劑層143時之絕緣樹脂層61的保護層而發揮功能。因此，去除阻劑層190及阻劑層143時，可保護絕緣樹脂層61。同樣地，藉由第2層80的第2無機絕緣層170，可保護第1絕緣樹脂層71。
再者，可將第1無機絕緣層160作為用以形成絕緣樹脂層61的通路孔63之遮罩使用。同樣地，可將第2無機絕緣層170作為用以形成第1絕緣樹脂層71的通路用凹部76之遮罩使用。
又，上述的方法中，在導體層77的成膜及研磨後去除阻劑層143，取代將阻劑層143設為多層配線基板12的構成要素，而改設置第1絕緣樹脂層71。同樣地，在導體層87的成膜及研磨後去除阻劑層190，取代將阻劑層190設為多層配線基板12的構成要素，而改設置第2絕緣樹脂層81。
在導體層77、87等的成膜及研磨步驟中，有金屬擴散到阻劑層143、180中之虞。上述的多層配線基板12，由於沒有以金屬有被擴散之可能性的阻劑層143、190作為構成要素，所以這點也是在達成高的絕緣可靠性上是有利的。
再者，第1無機絕緣層160進一步包含：部分164，阻塞溝部74的開口74c；及部分165，被覆連接盤部72a的第1面71a側的周緣部72c。第2無機絕緣層170進一步包含：部分174，阻塞溝部84的開口84c；及部分175，被覆連接盤部82a的第1面81a側的周緣部82c。因此，金屬從相鄰的絕緣樹脂層的一者擴散到另一者的情況不易發生。因此，上述的多層配線基板12，達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
再者，第1絕緣樹脂層71及第2絕緣樹脂層81係由非感光性樹脂所構成。所以，第1絕緣樹脂層71及第2絕緣樹脂層81係可達成優異的絕緣性。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
再者，種子密接層78、88亦發揮作為使金屬從導體層77、87朝第1絕緣樹脂層71及第2絕緣樹脂層81擴散難以發生之阻障層的作用。又，在種子層79、89分別由離子化傾向比導體層77的材料與導體層87的材料小的金屬材料所構成時，該等亦發揮作為使金屬從導體層77、87朝第1絕緣樹脂層71及第2絕緣樹脂層81擴散不易發生之阻障層的作用。
再者，種子密接層78、88除了覆蓋連接盤部72a、82a、通路部73、83、以及溝部74、84的側面外，亦覆蓋底面，所以使金屬從導體層77、87朝絕緣樹脂層71、81的擴散更難以發生。
接著，針對上述本實施形態的多層配線基板12的構成與使用該製造方法時的作用效果進行說明。
本實施形態的例子中，圖29及圖30所示，連接盤部72a及配線部72b的間隙係被第1絕緣樹脂層71所填埋。第1無機絕緣層160係含有部分163，該部分163被覆第1絕緣樹脂層71的第1面71a。且，連接盤部82a及配線部82b的間隙係被第2絕緣樹脂層81所填埋。第2無機絕緣層170係含有部分173，該部分173係被覆第2絕緣樹脂層81的第1面81a。
所以，金屬從相鄰的絕緣樹脂層的一者朝另一者的擴散不易發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置，亦達成優異的絕緣可靠性。
又，層間連接導體層90的連接盤部72a、82a的側面係隔介種子密接層78、88而與絕緣樹脂層71、81相接。藉由將與絕緣樹脂層71、81密接性良好的鈦使用於種子密接層78、88，可抑制因溫度循環試驗時的銅與樹脂的線膨脹係數差所致之層間連接導體層90從絕緣樹脂層71、81的剝離。
＜作用效果的確認＞ 作為本實施形態之效果的確認，係針對本實施形態的多層配線基板12與一邊參照圖28一邊說明之比較例的多層配線基板150，實施以下的評價。
＜評價方法1＞絕緣可靠性評價 在偏壓：3.3V、130℃/85%RH的環境下實施評價。配線規則係設為L/S＝2/2μm。又，在多層配線基板12及多層配線基板150兩者中，將各絕緣樹脂層的厚度設為1μm、1.5μm、2μm、及2.5μm來進行評價。
在多層配線基板12中，將第1無機絕緣層160及第2無機絕緣層170的厚度設為50nm。將在上述之偏壓及環境下經過192小時的時間點，將電阻值為10
6Ω以上設為合格條件。對各樹脂厚度的評價數係設為N＝10。
＜評價方法2＞層間連接導體層與樹脂層的密接性評價 在-55℃及125℃之間，於1000循環的條件下進行環境試驗。環境試驗後，藉由剖面觀察，確認到在層間連接導體層與絕緣樹脂間有無剝離。
＜評價結果＞ ＜評價1＞絕緣可靠性評價 比較例的多層配線基板150中，不論絕緣樹脂層具有哪個厚度，在96小時的時間點確認到全數絕緣不良。另一方面，本實施形態的多層配線基板12中，不論絕緣樹脂層具有哪個厚度，經過192小時後的電阻值係顯示10
6Ω以上，顯示出良好的絕緣可靠性。
＜評價2＞層間連接導體層與樹脂層之密接性評價 1000循環後，在比較例的多層配線基板150中，於層間連接導體層與絕緣樹脂的界面確認到剝離。另一方面，在本實施形態的多層配線基板12中，於層間連接導體層與樹脂界面未確認到剝離。
上述的實施形態係為一例，其他，關於具體的細部構造等，當然也可適當地變更。
此外，上述的例子中，第1無機絕緣層160係以在溝部74中被覆底面74b及側壁，在連接盤用凹部75中，被覆底面75b及側壁的構成作為一例來說明，但並不限定於此。在其他的例子中，第1無機絕緣層160亦可為在溝部74中僅被覆底面74b，在連接盤用凹部75中僅被覆底面75b之構成。再者，係以第1無機絕緣層160為被覆第1絕緣樹脂層71的第1面71a的構成作為一例來說明，但不限定於此。在其他的例子中，第1無機絕緣層160亦可為沒有設置於第1面71a之構成。
同樣地，第2無機絕緣層170係以在溝部84中被覆底面84b及側壁，在連接盤用凹部85中被覆底面85b及側壁之構成作為一例來說明，但並不限定於此。在其他的例子中，第2無機絕緣層170亦可為在溝部84中僅被覆底面84b，在連接盤用凹部85中僅被覆底面85b之構成。再者，係以第2無機絕緣層170為被覆第2絕緣樹脂層81的第1面81a之構成作為一例來說明，但並不限定於此。在其他的例子中，第2無機絕緣層170亦可為沒有設於第1面81a之構成。
再者，上述的例子中，第1層70為係以具備覆蓋導體層77的側面且由鈦形成的種子密接層78之構成作為一例來說明。由鈦形成的種子密接層78係構成無機絕緣層。如本實施形態所示，具備種子密接層78之構成的情況，即便第1無機絕緣層160是沒有被覆溝部74的側壁、及連接盤用凹部75的側壁之構成，藉由種子密接層78，也可防止金屬從導體層77朝第1絕緣樹脂層71擴散。
同樣地，第2層80中，即便第2無機絕緣層170是沒有被覆溝部84的側壁、及連接盤用凹部75的側壁之構成，藉由種子密接層88，可防止金屬從導體層87朝第2絕緣樹脂層81擴散。
又，上述的例子中，多層配線基板12係含有第1層70及第2層80，但多層配線基板12亦可進一步含有與第1層70及第2層80同樣之1個以上的層。
本發明係可利用於具有配線基板的半導體裝置，而該配線基板具備有介存於主基板與IC晶片之間的中介層等。
＜3＞第3實施形態 第3實施形態之封裝化裝置、複合配線基板及多層配線基板，除了在多層配線基板採用以下的構成外，其餘係分別與第1實施形態的封裝化裝置、複合配線基板及多層配線基板同樣。
圖40係將第3實施形態的封裝化裝置之多層配線基板概略地顯示之剖面圖。圖41係將圖40所示之多層配線基板的一部分予以放大顯示之剖面圖。圖42係將圖40所示之多層配線基板的另一部分予以放大顯示之剖面圖。
圖40至圖42所示之多層配線基板12係如圖40所示，包含有：2個以上的層120、絕緣樹脂層124、絕緣樹脂層121、導體層123、導體層126、密接層125a、種子層125b、表面處理層127、和絕緣樹脂層128。
2個以上的層120係相互積層。在此，積層有兩個層120。層120的數量亦可為3個以上。
此等層120的每一者，係含有絕緣樹脂層1201、無機絕緣層1202、導體層1203、第1含金屬層1204a、和第2含金屬層1204b。
此多層配線基板12的層120，係相當於第1及第2實施形態中的層50、70或80。此多層配線基板12的絕緣樹脂層1201，係相當於第1及第2實施形態中的第1絕緣樹脂層71或第2絕緣樹脂層81。此多層配線基板12的導體層1203，係相當於第1及第2實施形態中的導體層77或87。此多層配線基板12的第1含金屬層1204a，係相當於第1及第2實施形態中的種子密接層78或88。且，此多層配線基板12的第2含金屬層1204b，係相當於第1及第2實施形態中的種子層79或89。
亦即，此多層配線基板12，除了層120的每一者含有無機絕緣層1202以外，其餘係與第1實施形態的多層配線基板12同樣。又，此多層配線基板12，除了無機絕緣層1202具有後述的構造外，其餘係與第2實施形態的多層配線基板12同樣。
絕緣樹脂層1201係在厚度方向形成一體。絕緣樹脂層1201較佳為由不含填料的絕緣樹脂所構成。
絕緣樹脂層1201係如圖40至圖42所示，具有：第1面S1、和屬於其背面的第2面S2。在絕緣樹脂層1201，設有複數個第1凹部R1、複數個溝部G、及複數個第2凹部R2。
第1凹部R1係在第1面S1形成有開口。第1凹部R1係被後述的連接盤部1203L所填埋之連接盤用凹部。
第1凹部R1的深度彼此相等。第1凹部R1的深度比絕緣樹脂層1201的厚度小。
第1凹部R1的1個以上，係與溝部G的一個連通。又，第1凹部R1的1個以上係與第2凹部R2連通，該第2凹部R具有設有該第1凹部R1之絕緣樹脂層1201。
第1凹部R1具有開口、側壁和底面。第1凹部R1的底面係相對於厚度方向呈垂直的平面。根據一例，第1凹部R1具有圓形的底面，與第2凹部R2連通之第1凹部R1的底面係呈圓形開口。
在此，第1凹部R1係具有相對於厚度方向呈垂直的方向的尺寸從開口朝向底面逐漸變大的形狀。亦即，在此，第1凹部R1，其相對於厚度方向垂直的剖面係為倒錐狀。根據一例，第1凹部R1係具有圓錐梯形。第1凹部R1，其平行於厚度方向的剖面亦可為矩形。亦即，第1凹部R1亦可具有高度方向與厚度方向平行之角柱或圓柱形狀。
溝部G係在第1面S1形成開口。溝部係被後述的配線部1203W填埋。溝部G的深度係與第1凹部R1的深度相等。
溝部G具有開口和側壁和底面。溝部G的底面係相對於厚度方向垂直的平面。
溝部G係具有寬度從開口朝向底面逐漸變廣的形狀。亦即，溝部G，在此處，其相對於長度方向垂直的剖面係為倒錐狀。溝部G，其相對於長度方向垂直的剖面亦可為矩形。
第2凹部R2係在第2面S2形成開口。第2凹部R2係被後述的通路部1203V所填埋的通路用凹部。
第2凹部R2係與第1凹部R1之1個以上連通。具體而言，第2凹部R2的每一者係與第1凹部R1的任一者連通。
第2凹部R2係具有開口與側壁。第2凹部R2係在其底部的位置與第1凹部R1連通。第2凹部R2對於與厚度方向垂直之平面的正射影，係被與此第2凹部R2連通之第1凹部R1的底面對於先前的平面的正射影的輪廓所包圍。
第2凹部R2，其相對於厚度方向呈垂直的方向的尺寸係具有從開口朝向底部逐漸變大的形狀。亦即，第2凹部R2，其相對於厚度方向呈垂直的剖面係為倒錐狀。根據一例，第2凹部R2係具有圓錐梯形。第2凹部R2，其與厚度方向平行的剖面亦可為矩形。亦即，第2凹部R2亦可具有高度方向與厚度方向平行之角柱或圓柱形狀。 此外，關於第1凹部R1、溝部G及第2凹部R2，將在之後更詳細地說明。
無機絕緣層1202係被覆絕緣樹脂層1201的第1面S1。被覆各絕緣樹脂層1201的第1面S1之無機絕緣層1202，係在中間夾著此無機絕緣層1202而設在與先前的絕緣樹脂層1201鄰接之絕緣樹脂層之第2凹部R2的位置，具有貫通孔。又，無機絕緣層1202係在設置於被覆著第1面S1的絕緣樹脂層1201之溝部G的位置，具有狹縫(slit)。
導體層1203係含有：將絕緣樹脂層1201的第1凹部R1及溝部G分別填埋之連接盤部1203L及配線部1203W；及在連接盤部1203L的位置從第1面S1突出之通路部1203V。各導體層1203中，通路部1203V的每一者，係與該導體層1203所含有的連接盤部1203L的一個形成一體。各導體層1203的通路部1203V係填埋絕緣樹脂層1201與在其第1面S1側鄰接之其他絕緣樹脂層的第2凹部R2，該絕緣樹脂層1201係第1凹部R1及溝部G分別被導體層1203的連接盤部1203L及配線部1203W所填埋而成。
導體層1203係由銅等的金屬或合金構成。導體層1203亦可具有單層構造，亦可多層構造。根據一例，導體層1203係由銅所構成。
第1含金屬層1204a係如圖40至圖42所示，包含有：被覆著連接盤部1203L的側面及上面的周緣部之部分；被覆著配線部1203W的側面及上面之部分；及被覆著通路部1203V的側面及上面之部分。亦即，第1含金屬層1204a係設置於第1凹部R1、第2凹部R2及溝部G的底面及側壁上。
第1含金屬層1204a係使第2含金屬層1204b對後述的虛擬層2201之密接性提升，以使第2含金屬層1204b的剝離難以產生之密接層或種子密接層。根據一例，第1含金屬層1204a係鈦層等之含有鈦的層。
第2含金屬層1204b係存在於第1含金屬層1204a與導體層1203之間。第2含金屬層1204b係在藉由導體層1203的電解鍍敷所進行的成膜中，發揮作為供電層的作用之種子層。第2含金屬層1204b係例如由與導體層1203相同材料所構成、或者由離子化傾向比導體層1203的材料小的金屬材料所構成。根據一例，第2含金屬層1204b係由銅所構成。此外，即便在相互積層的兩個層係由相同材料構成的情況，藉由例如以掃描電子顯微鏡觀察與積層方向平行剖面，可確認該等層間的界面。
絕緣樹脂層124係如圖40所示，設置在由層120所構成之多層配線構造的一方的主面上。絕緣樹脂層124的材料亦可與絕緣樹脂層1201的材料相同，亦可不同
在絕緣樹脂層124，在與其鄰接的層120所包含之絕緣樹脂層1201的通路部1203V的位置，設有貫通孔。絕緣樹脂層124的貫通孔，係被與其鄰接的層120所包含之絕緣樹脂層1201的通路部1203V填埋。
絕緣樹脂層124的貫通孔，係在層120側形成有開口之凹部。此等凹部，在此處，相對於厚度方向呈垂直的方向的尺寸係具有從下方朝上方逐漸變小的形狀。亦即，絕緣樹脂層124的凹部，在此處，相對於厚度方向呈垂直的剖面係為正錐狀。根據一例，此等貫通孔具有圓錐梯形。此等貫通孔(或凹部)，形成於厚度方向的剖面亦可為矩形。亦即，此等貫通孔亦可具有高度方向與厚度方向平行之角柱或圓柱形狀。
絕緣樹脂層121係設置於絕緣樹脂層124上。絕緣樹脂層121的材料亦可與絕緣樹脂層124及1201的材料相同，亦可不同。在絕緣樹脂層121，於絕緣樹脂層124的貫通孔的位置設有貫通孔。
導體層123係填埋絕緣樹脂層121的貫通孔。導體層123係多層配線基板12與功能元件20之接合用的電極。導體層123係例如由銅所構成。
導體層126係將位於下方的層120所含有的絕緣樹脂層1201的第2凹部R2填埋，並且將該絕緣樹脂層1201的第2面S2中第2凹部R2的開口及其周圍區域被覆。導體層126係由銅等的金屬或合金所構成。
密接層125a係含有：將位於下方的層120所包含之絕緣樹脂層1201的第2凹部R2內面被覆之部分；以及將該絕緣樹脂層1201的第2面S2中第2凹部R2的開口的周圍區域被覆之部分。密接層125a係使種子層125b對絕緣樹脂層1201的密接性提升，而難以產生種子層125b的剝離之層。
種子層125b係設置於密接層125a上。種子層125b係在藉由導體層126的電解鍍敷所進行的成膜中，發揮作為供電層作用。
絕緣樹脂層128係設置於位於下方的層120所含有的絕緣樹脂層1201及導體層126上。在絕緣樹脂層128，於導體層126的位置設有貫通孔。
表面處理層127係設置在導體層126中於絕緣樹脂層128的貫通孔內所露出的部分上。表面處理層127係為了防止導體層126的表面氧化及提升對於焊料的濡濕性而設置。
此多層配線基板12，係可藉由例如以下的方法製造。
圖43至圖53係將本發明的第3實施形態之多層配線基板的製造方法概略地顯示之剖面圖。
在此方法中，首先，藉由與第1實施形態中一邊參照圖4至圖11一邊說明者同樣的方法，得到圖43的構造。圖43的構造包含有支持體2、剝離層3、密接層122a、種子層122b、絕緣樹脂層121、導體層123及絕緣樹脂層124。密接層122a、種子層122b、絕緣樹脂層121、導體層123、及絕緣樹脂層124，係分別相當於第1及第2實施形態中的種子密接層5、種子層6、絕緣樹脂層107、導體層108、及絕緣樹脂層61。
此外，絕緣樹脂層124的貫通孔係在絕緣樹脂層124的第2面，在此係在絕緣樹脂層124的上面開口的第2凹部R2。第2凹部R2亦可以剖面具有矩形形狀的方式形成，惟較佳係形成正錐形狀。當形成正錐形狀時，不會在第2凹部R2內產生不連續部，容易形成第1含金屬層1204a及第2含金屬層1204b。
接著，如圖44所示，在絕緣樹脂層124及導體層123上，形成無機絕緣層1202。無機絕緣層1202係以被覆絕緣樹脂層124的上面、與第2凹部R2的內面之方式形成。
無機絕緣層1202係藉由例如電漿CVD(Chemical Vapor Deposition；電漿化學氣相沉積)形成。無機絕緣層1202係包含例如：選自由氧化矽、氮化矽、氮氧化矽、添加有氟的氧化矽、及添加有碳的氧化矽所構成的群組之1個以上的絕緣體。
無機絕緣層1202的厚度較佳為50nm以上，更佳為100nm以上。若將無機絕緣層1202減薄，容易產生針孔(pin hole)等的不連續部。無機絕緣層1202的厚度較佳為1000nm以下，更佳為500nm以下。若將無機絕緣層1202增厚，例如在由成膜或蝕刻所進行之局部的去除上需要有更長的時間。
接著，如圖45所示，在無機絕緣層1202上形成虛擬層2201，該虛擬層2201具有溝G’、以及1個以上之與第2凹部R2連通的貫通孔R1’。虛擬層2201係相當於第1實施形態中的第1絕緣樹脂層71。虛擬層2201的溝G’及貫通孔R1’，係分別相當於絕緣樹脂層1201的溝部G及第1凹部R1。
虛擬層2201係由感光性樹脂所構成。作為此感光性樹脂，係可使用例如與針對阻劑層143如上闡述者同樣的材料。又，具有溝G’及貫通孔R1’的虛擬層2201，係可藉由例如與針對阻劑層143如上闡述者相同的方法形成。
虛擬層2201所具有的貫通孔R1’，係以其上面的開口徑比絕緣樹脂層124的貫通孔之其上面的開口徑更大的方式形成。又，貫通孔R1’係形成正錐形狀。且，溝G’也是以垂直於長度方向的剖面具有正錐形狀之方式形成。
溝G’及貫通孔R1’亦可以剖面具有矩形形狀之方式形成，而形成正錐形狀時，不會在溝G’及貫通孔R1’內產生不連續部，變得容易形成第1含金屬層1204a及第2含金屬層1204b。
又，將溝G’及貫通孔R1’以剖面具有正錐形狀的方式形成時，未變更該等的剖面積，與將剖面設為矩形的情況相比較，絕緣樹脂層1201與無機絕緣層1202的接觸面積變大。因此，可使絕緣樹脂層1201與無機絕緣層1202的密接性提升。同樣地，也可使絕緣樹脂層1201與導體層1203的密接性提升。因此，可使層間剝離不易產生。
其次，如圖46所示，將無機絕緣層1202中於第2凹部R2內露出的部分、於溝G’內露出的部分、以及於貫通孔R1’內露出的部分去除。此去除係藉由例如使用虛擬層2201作為遮罩的乾式蝕刻來進行。
接著，在第1實施形態中，實施一邊參照圖13至圖16一邊說明的步驟。藉此，得到圖47的構造。
圖47中，導體層1203中，填埋第2凹部R2之部分、填埋貫通孔R1’之部分、及填埋溝G’之部分，係分別為通路部1203V、連接盤部1203L及配線部1203W。通路部1203V係相當於第1及第2實施形態中的通路部62或73。連接盤部1203L係相當於第1及第2實施形態中的連接盤部72a或82a。配線部1203W係相當於第1及第2實施形態中的配線部72b或82b。
其次，如圖48所示，被覆導體層1203，並且設置填埋連接盤部1203L及配線部1203W間的間隙之絕緣樹脂層1201。於絕緣樹脂層1201，形成作為第2凹部R2的貫通孔。此外，絕緣樹脂層1201中，絕緣樹脂層1201的下面及上面係分別為第1面S1及第2面S2。又，絕緣樹脂層1201中被連接盤部1203L填埋的凹部，係為上述的第1凹部R1。且，絕緣樹脂層1201中被配線部1203W填埋的凹部，係為上述的溝部G。
絕緣樹脂層1201係由感光性樹脂或非感光性樹脂構成。作為此感光性樹脂或非感光性樹脂，係可使用例如與針對阻劑層140及絕緣樹脂層61如上闡述者同樣的材料。又，具有第1凹部R1、第2凹部R2及溝部G的絕緣樹脂層1201，係可藉由例如與針對阻劑層140及絕緣樹脂層61如上闡述者相同的方法形成。
此外，亦可在形成絕緣樹脂層1201前，先在無機絕緣層1202及第1含金屬層1204a上形成由矽烷偶合劑(silane coupling agent)所構成的層。藉由設置由矽烷偶合劑構成的層，絕緣樹脂層1201與無機絕緣層1202及第1含金屬層1204a的密接性得以提升。當該等的密接性提升時，即便多層配線基板12在例如藉由熱產生翹曲的情況，也難以發生導體層1203與絕緣樹脂層1201之間的層間剝離、或無機絕緣層1202與絕緣樹脂層1201之間的層間剝離。
利用以上的方式，得到包含有絕緣樹脂層1201、無機絕緣層1202、導體層1203、第1含金屬層1204a、和第2含金屬層1204b的層120。
其後，重複進行由一邊參照圖44至圖48一邊說明的步驟所構成的序列(sequence)，其次，實施在第1實施形態中一邊參照圖19至圖24一邊說明的步驟。藉此，依序得到圖49至圖53所示的構造。亦即，得到包含兩個層120的多層配線構造。此外，若將上述的序列進一步重複進行1次以上時，可將多層配線構造所包含的層120的數量設為3個以上。
利用以上的方式，獲得藉由支持體2所支持的多層配線基板12，亦即，獲得附有支持體的多層配線基板。
此外，第3實施形態之複合配線基板及封裝化裝置，除了使用此附有支持體的多層配線基板外，其餘係可藉由與第1實施形態中說明者同樣的方法來製造。
藉由矽中介層技術所得到的中介層，所謂矽中介層，係使用矽晶圓與半導體前步驟用的設備來製造。矽晶圓在形狀及尺寸上有其限制，可由1片晶圓製造之中介層的數量未必多。且，其製造設備也昂貴。因此，矽中介層昂貴。又，由於矽晶圓為半導體，所以若使用矽中介層，也會有傳送特性劣化之問題。
上述之多層配線基板12的製造，不需要矽晶圓。又，多層配線基板12中，可將多數的絕緣層設為絕緣樹脂層。因此，上述的多層配線基板12可用便宜的材料及設備來製造，可低成本化，又，也可達成優異的傳送特性。
關於將包含具有微細的配線圖案的導體層之多層配線構造直接製作於FC-BGA基板的方法而言，在矽中介層所看到的傳送特性的劣化小。然而，此手法，由於FC-BGA基板本身之製造良率的問題、或由於在玻璃環氧基板等的芯層上，形成含有具有微細配線圖案的導體層之多層配線構造的難易度高，所以會有整體上製造良率低之課題。再者，在此FC-BGA基板中，相對於將其厚度二等分的平面難以實現高的對稱性。因此，此種FC-BGA基板，在加熱時容易產生翹曲或變形。
在上述之複合配線基板及封裝化裝置的製造中，有別於FC-BGA基板，另外製造多層配線基板12，將該等彼此接合。包含具有微細的配線圖案之導體層1203之多層配線構造，沒有被製作於FC-BGA基板，而是被製作於多層配線基板12。因此，上述之複合配線基板及封裝化裝置，係可以高良率製造。
又，在複合配線基板10的製造中，包含具有微細的配線圖案之導體層1203之多層配線構造，沒有形成於玻璃環氧基板等的芯層上，而是形成於支持體2上。由於可使用平滑性優異者作為支持體2，所以形成於其上的微細圖案等能夠以高的形狀精度形成。亦基於此種理由，上述之複合配線基板及封裝化裝置，係能夠以高的良率製造。
又，上述之複合配線基板及封裝化裝置中，在FC-BGA基板中，相對於將其厚度二等分的平面容易實現高的對稱性，又，在多層配線基板12中也是，相對於將其厚度二等分的平面容易實現高的對稱性。因此，上述之複合配線基板及封裝化裝置，在加熱時難以產生翹曲或變形。
又，在半加成(semi-additive)工法中，藉由使用連接盤部1203L及配線部1203W作為遮罩的蝕刻，將第1含金屬層1204a及第2含金屬層1204b予以圖案化。因此，半加成法中，連接盤部1203L及配線部1203W的表面，會因此蝕刻而受到破壞。亦即，表面粗度會變大。當連接盤部1203L及配線部1203W的表面，尤其配線部1203W的表面粗度變大時，傳送特性會降低。
對此，在上述的多層配線基板12的製造中，在由虛擬層或絕緣樹脂層所構成的基底層事先設置凹部或溝，在基底層的上面與凹部或溝的內面，依序形成第1含金屬層1204a、第2含金屬層1204b及導體層1203，其後，將此等層中位於凹部或溝的外側之部分藉由研磨加以去除，藉此形成通路部1203V、連接盤部1203L及配線部1203W。亦即，上述的多層配線基板12的製造中，沒有進行用以將第1含金屬層1204a及第2含金屬層1204b圖案化之蝕刻。因此，不會有藉由此蝕刻而使通路部1203V、連接盤部1203L及配線部1203W的表面受到破壞的情況，其等具有滑順的表面。因此，上述的多層配線基板12可達成優異的傳送特性。
又，上述的多層配線基板12中，層120的每一者係包含有無機絕緣層1202。當設置無機絕緣層1202時，可將用以去除虛擬層2201的蝕刻所致之絕緣樹脂層124的破壞變小。又，當設置無機絕緣層1202時，多層配線基板12的剛性會變高，其翹曲或彎撓變得難以產生。
無機絕緣層1202不易發生金屬在絕緣樹脂層間的擴散。因此，上述的多層配線基板12係可達成優異的絕緣可靠性。
再者，在上述的多層配線基板12中，通路部1203V、連接盤部1203L及配線部1203W的側面及下面，係被第1含金屬層1204a及第2含金屬層1204b所覆蓋。第1含金屬層1204a及第2含金屬層1204b，係可抑制金屬從導體層1203朝絕緣樹脂層1201等擴散。因此，亦基於此種理由，上述的多層配線基板12係可達成優異的絕緣可靠性。
＜效果的檢驗＞ 將上述的多層配線基板12所發揮的效果，藉由以下說明的方法來檢驗。
(實施例) 將參照圖40至圖42說明的多層配線基板12，藉由參照圖43至圖53等說明的方法來製造。在此，配線規則係設為L/S＝2μm/2μm。
(比較例) 圖54係將比較例的多層配線基板概略地顯示之剖面圖。圖55係將圖54所示之多層配線基板的一部分予以放大顯示之剖面圖。圖56係將圖54所示之多層配線基板的另一部分予以放大顯示之剖面圖。
圖54至圖56所示之多層配線基板12’，除了以下的點外，係與實施例的多層配線基板12同樣。
亦即，多層配線基板12’係包含有層120’來取代層120。各層120’包含有絕緣樹脂層1201、第1含金屬層1204a和第2含金屬層1204b，但不含有無機絕緣層1202。且，由於在第1含金屬層1204a和第2含金屬層1204b及導體層1203的形成，係利用以往的半加成法，所以連接盤部1203L及配線部1203W的側面沒有被第1含金屬層1204a及第2含金屬層1204b所覆蓋。又，連接盤部1203L及配線部1203W的剖面具有大致矩形形狀。除了此等的點外，比較例的多層配線基板12’係與實施例的多層配線基板12同樣。
(試驗) 在偏壓：3.3V、130℃/85%RH的環境下實施評價。在此偏壓及環境下於經過192小時的時間點，將電阻值為10
6Ω以上設為合格條件。針對實施例及比較例的每一者，評價數設為N＝10。
其結果，比較例的多層配線基板12’，皆在96小時的時間點確認到絕緣不良。另一方面，實施例的多層配線基板12的任一者，經過192小時後的電阻值皆顯示10
6Ω以上，顯示出良好的絕緣可靠性。
＜4＞第4實施形態 第4實施形態之封裝化裝置、複合配線基板及多層配線基板，除了在多層配線基板採用以下的構成外，係分別與第1實施形態的封裝化裝置、複合配線基板及多層配線基板相同。
圖57係將使用於本發明第4實施形態的封裝化裝置之多層配線基板的一部分概略地顯示之剖面圖。圖58係將圖57所示之多層配線基板的一部分放大且概略地顯示之剖面圖。圖58係具體地顯示後述之第1層70的一部分、第2層80的一部分、及其等的附近。
第4實施形態的多層配線基板12，除了層50的每一者又具備無機絕緣層外，其餘係與第1實施形態的多層配線基板12同樣。具體而言，第4實施形態的多層配線基板12除了第1層70又具備第1無機絕緣層160，第2層80又具備第2無機絕緣層170外，其餘係與第1實施形態的多層配線基板12同樣。又，此多層配線基板12除了第1無機絕緣層160及第2無機絕緣層170具有後述的構造外，其餘係與第2實施形態的多層配線基板12同樣。
第1無機絕緣層160相對於第1絕緣樹脂層71的第1面71a側的表面係保形的(conformal)。第1無機絕緣層160係在溝部74的開口74c的位置形成開口161，並且在連接盤用凹部75的開口75c的位置形成開口162。此外，連接盤用凹部75係在其底面75b的位置與通路用凹部76連通，因此，底面75b係構成環狀。因此，第1無機絕緣層160中被覆著底面75b的部分亦構成環狀。
第2無機絕緣層170係相當於第1無機絕緣層160。第2無機絕緣層170相對於第2絕緣樹脂層81的第1面81a側的表面係保形的。第2無機絕緣層170係在溝部84的開口84c的位置形成開口171，並且在連接盤用凹部85的開口85c的位置形成有開口172。此等開口171及172，係分別相當於第1無機絕緣層160所形成的開口161及162。此外，連接盤用凹部85係在其底面85b的位置與通路用凹部86連通，因此，底面85b係構成為環狀。因此，第2無機絕緣層170中被覆底面85b的部分，亦構成為環狀。
接著，說明此多層配線基板12之製造方法的一例。圖59至圖65係將多層配線基板12之製造方法的一例概略地顯示之剖面圖。
在此方法中，首先，藉由與第1實施形態中一邊參照圖4至圖16一邊說明者同樣的方法，得到圖16的構造。
接著，在圖16所示之構造的絕緣樹脂層61側的面，如圖59所示，形成第1無機絕緣層160。第1無機絕緣層160的材料係包含例如：選自由氧化矽、氮化矽、氮氧化矽、添加有氟的氧化矽、及添加有碳的氧化矽所構成的群組之1個以上的絕緣體。
第1無機絕緣層160係可藉由例如電漿CVD(Chemical Vapor Deposition；電漿化學氣相沉積)形成。連接盤部72a及配線部72b係具有倒錐狀的剖面形狀，而藉由電漿CVD，不僅是在導體層77及絕緣樹脂層61的上面，在種子密接層78中覆蓋連接盤部72a及配線部72b的側面之部分上，也可形成第1無機絕緣層160。
此外，在第1無機絕緣層160與配線部72b之間，及第1無機絕緣層160與連接盤部72a之間，亦可設置由矽烷偶合劑構成的層。藉由設置矽烷偶合劑構成的層，可使第1無機絕緣層160及種子密接層78的密接性，第1無機絕緣層160及種子層79的密接性，與第1無機絕緣層160及導體層77的密接性提升。當其等的密接性提升時，即便多層配線基板12在藉由例如熱產生翹曲的情況，也難以產生第1無機絕緣層160及種子密接層78的剝離、第1無機絕緣層160及種子層79的剝離、與第1無機絕緣層160及導體層77的剝離。
又，本實施形態的多層配線基板12，相較於對利用習知的半加成法所形成的配線部形成有無機絕緣層而成的構成呈現更高的絕緣可靠性。在使用半加成法的情況，由於配線部係藉由蝕刻形成，所以配線部的表面係成為經粗化的狀態。
由於配線部的表面係呈粗化狀態，所以會有因無機絕緣膜的追隨性降低，而在無機絕緣膜形成針孔之虞。由於銅會通過此針孔而擴散，所以絕緣可靠性會降低。又，為了消除針孔，若將無機絕緣膜增厚，則銅與無機絕緣膜的線膨脹係數差的影響會變強，會有在銅/無機絕緣膜界面產生剝離之虞。
接著，如圖60所示，在第1無機絕緣層160上，藉由與第1實施形態中一邊參照圖17一邊說明者同樣的方法，形成具有通路用凹部76的第1絕緣樹脂層71。
利用以上的方式，得到包含有第1絕緣樹脂層71、導體層77、種子密接層78、種子層79和第1無機絕緣層160之第1層70。
其次，在由第1絕緣樹脂層71與第1無機絕緣層160所構成的基底層上，藉由與針對第1層70如上闡述者大致同樣的方法，形成第2層80。
亦即，首先，藉由與第1實施形態中一邊參照圖12一邊針對阻劑層143如上闡述者相同的方法，如圖61所示，在由第1絕緣樹脂層71所構成的第1無機絕緣層160的基底層上形成阻劑層180，該阻劑層180係具有與溝部84及連接盤用凹部85分別對應之溝181及貫通孔182。阻劑層180係虛擬層的一例。
接著，如圖62所示，將第1無機絕緣層160中在通路用凹部76內所露出的部分藉由乾式蝕刻等去除。接著，將種子密接層88及種子層89，分別藉由與針對種子密接層78及種子層79如上闡述者相同的方法依序形成。
如此，可進行連接盤部72a、與形成於其上之通路部73的電性連接。此外，第1無機絕緣層160的通路用凹部76內所露出之部分的去除，係在第1絕緣樹脂層71形成有通路用凹部76後，也可在形成阻劑層180之前。
接著，藉由依序實施與一邊參照圖14至圖16、圖59及圖60一邊說明者同樣的步驟，如圖63所示，形成：種子密接層88；種子層89；含有連接盤部82a、配線部82b及通路部73之導體層87；第2無機絕緣層170；及第2絕緣樹脂層81。
利用以上的方式，得到含有第2絕緣樹脂層81、導體層87、種子密接層88、種子層89和第2無機絕緣層170之第2層80。
接著，如圖64所示，將第2無機絕緣層170中在通路用凹部86內所露出的部分，藉由例如乾式蝕刻加以去除。
接著，實施在第1實施形態中一邊參照圖19至圖24一邊說明的步驟。藉此，如圖65所示，完成藉由支持體2所支持的多層配線基板12，亦即，完成附有支持體的多層配線基板。
此外，第4實施形態的複合配線基板及封裝化裝置，除了使用此附有支持體的多層配線基板外，其餘係可藉由與第1實施形態中說明者同樣的方法來製造。
在以此方式構成的封裝化裝置中，於第1層70中，在溝部74的底面74b與第1絕緣樹脂層71之間、及連接盤用凹部75的底面75b與第1絕緣樹脂層71之間，存在有第1無機絕緣層160。第1無機絕緣層160中，存在於底面74b與第1絕緣樹脂層71之間的部分、及存在於底面75b與第1絕緣樹脂層71之間的部分，係發揮作為阻障層的作用，該阻障層係使金屬從連接盤部72a及配線部72b的上面朝第1絕緣樹脂層71內擴散不易發生。
同樣地，第2層80中，在溝部84的底面84b與第2絕緣樹脂層81之間、及連接盤用凹部85的底面85b與第2絕緣樹脂層81之間，存在有第2無機絕緣層170。在第2絕緣樹脂層81中，存在於底面84b與第2絕緣樹脂層81之間的部分、及存在於底面85b與第2絕緣樹脂層81之間的部分，係發揮作為使金屬從連接盤部82a及配線部82b的上面朝第2絕緣樹脂層81的擴散難以發生之阻障層的作用。
因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置，亦達成優異的絕緣可靠性。
種子密接層78及88亦發揮作為使金屬從導體層77及87朝第1絕緣樹脂層71及第2絕緣樹脂層81的擴散不易發生之阻障層的作用。又，在種子層79及89分別由離子化傾向比導體層77的材料與導體層87的材料小的金屬材料所構成時，該等亦發揮作為使金屬從導體層77及87朝第1絕緣樹脂層71及第2絕緣樹脂層81的擴散不易發生之阻障層的作用。
然而，在種子密接層78及種子層79中覆蓋被覆連接盤部72a及配線部72b的側面之部分，會有與導體層77的上面相隔的距離愈大，膜厚愈薄之傾向。同樣地，種子密接層88及種子層89中覆蓋連接盤部82a及配線部82b的側面之部分，也會有與導體層87的上面相隔的距離愈大，膜厚愈薄之傾向。當阻障層的膜厚變小時，使該金屬的擴散不易產生的能力會降低。
第1無機絕緣層160係進一步包含有覆蓋著連接盤用凹部75的側壁之部分、及覆蓋著溝部74的側壁之部分。因此，此構造與第1無機絕緣層160不含有覆蓋連接盤用凹部75及溝部74的側壁之部分的構造相比較，金屬從連接盤部72a及配線部72b的側面朝第1絕緣樹脂層71的擴散不易發生。
第1無機絕緣層160進一步包含有覆蓋著第1絕緣樹脂層71的第1面71a之部分。同樣地，第2無機絕緣層170進一步包含有覆蓋著第2絕緣樹脂層81的第1面81a之部分。因此，金屬從相鄰之絕緣樹脂層的一者朝另一者的擴散難以發生。又，第1無機絕緣層160中覆蓋著第1面71a之部分、與第2無機絕緣層170中覆蓋著第1面81a之部分，係使多層配線基板12的翹曲或彎撓不易發生。
又，上述方法中，在導體層77的成膜及研磨後去除阻劑層143，取代將阻劑層143設為多層配線基板12的構成要素，而改設置第1絕緣樹脂層71。同樣地，在導體層87的成膜及研磨後去除阻劑層180，取代將阻劑層180設為多層配線基板12的構成要素，而改設置第2絕緣樹脂層81。
導體層77及87等的成膜及研磨步驟中，會有金屬在阻劑層143及180中擴散之虞。上述的多層配線基板12，由於沒有以金屬有被擴散之可能性的阻劑層143及180作為構成要素，所以這點在達成高的絕緣可靠性上也是有利的。
接著，針對使用上述之本實施形態的多層配線基板12的構成與其製造方法時的作用效果，參照屬於比較例之圖66所示之多層配線基板150來作說明。
本實施形態的例子中，如圖57及圖58所示，連接盤部72a及配線部72b的間隙係被第1絕緣樹脂層71填埋。且，在連接盤部72a的上面及側面，與配線部72b的上面及側面，設有第1無機絕緣層160。
如此，藉由連接盤部72a的上面及側面被第1無機絕緣層160被覆，配線部72b的上面及側面被第1無機絕緣層160被覆，可使金屬從導體層77朝第1絕緣樹脂層71的擴散難以發生。
關於此效果，在第2層80中也是同樣的。結果，可使複數個配線部72b間的絕緣性、與連接盤部72a及配線部72b間的絕緣性可靠性提升。
比較例係如圖66所示，為將內層的導體層及層間連接導體層藉由公知技術之半加成法所製得的多層配線基板150。多層配線基板150係與本實施形態的多層配線基板12同樣的構成，但關於下述點係不同。此外，在多層配線基板150中具有與本實施形態的多層配線基板12同樣功能的構成，係標註與多層配線基板12相同的符號來說明。此外，圖66係顯示多層配線基板150之第1層70的配線部72b、第2層80的配線部82b、及其等的附近之剖面圖。
如圖66所示，比較例的多層配線基板150相對於本實施形態的多層配線基板12，為不具備第1無機絕緣層160及第2無機絕緣層170的構造這點上相異。再者，比較例的多層配線基板150相對於本實施形態的多層配線基板12，為第1配線層72的種子密接層78及種子層79未覆蓋導體層77的側面之構造這點上相異。又，比較例的多層配線基板150係第2配線層82的種子密接層88及種子層89未覆蓋導體層87的側面之構造這點上相異。
參照第1層70，說明比較例的多層配線基板150的構造。如圖66所示，在比較例的多層配線基板150中，第1配線層72的導體層77的側面係與第1絕緣樹脂層71相接。亦即，相較於本實施形態的多層配線基板12，導體層77與第1絕緣樹脂層71的接觸面積大。因此，導體層77的銅容易擴散到第1絕緣樹脂層71。結果，第1絕緣樹脂層71的絕緣可靠性變得容易降低。比較例的多層配線基板150，在第2層80中也與第1層70同樣，亦即，第2絕緣樹脂層81的絕緣可靠性變得容易降低。
再者，由於比較例的多層配線基板150不具備第1無機絕緣層160及第2無機絕緣層170，所以第1絕緣樹脂層71及第2絕緣樹脂層81間的絕緣可靠性也容易降低。
＜作用效果的確認＞ 作為本實施形態之效果的確認，係針對本實施形態的多層配線基板12與比較例的多層配線基板150，實施以下的評價。
＜評價方法＞絕緣可靠性評價 在偏壓：3.3V、130℃/85%RH的環境下實施了評價。配線規則設為L/S＝2/2μm。又，在多層配線基板12及多層配線基板150兩者中，將各絕緣樹脂層的厚度設為1μm、1.5μm、2μm、及2.5μm來進行評價。
在多層配線基板12中，將第1無機絕緣層160及第2無機絕緣層170的厚度設為50nm。在上述的偏壓及環境下於經過192小時的時間點，將電阻值為10
6Ω以上設為合格條件。針對各樹脂厚度的評價數係設為N＝10。
＜評價結果＞ 在比較例的多層配線基板150中，不論絕緣樹脂層具有哪個厚度，在96小時的時間點確認到全數絕緣不良。另一方面，在本實施形態的多層配線基板12中，不論絕緣樹脂層具有哪個厚度，經過192時間後的電阻值係顯示10
6以上，顯示出良好的絕緣可靠性。
上述的實施形態為一例，其他，關於具體的細部構造等，當然可適當地變更。
此外，上述的例子中，係以第1無機絕緣層160為在溝部74中被覆底面74b及側壁，在連接盤用凹部75中被覆底面75b及側壁之構成作為一例來說明，但不限定於此。在其他的例子中，第1無機絕緣層160亦可為在溝部74中僅被覆底面74b，在連接盤用凹部75中僅被覆底面75b之構成。再者，係以第1無機絕緣層160為被覆第1絕緣樹脂層71的第1面71a之構成作為一例來說明，但並不限定於此。在其他的例子中，第1無機絕緣層160亦可為未設置於第1面71a之構成。
同樣地，係以第2無機絕緣層170為在溝部84中被覆底面84b及側壁，在連接盤用凹部85中被覆底面85b及側壁之構成作為一例來說明，但並不限定於此。在其他的例子中，第2無機絕緣層170亦可為在溝部84中僅被覆底面84b，在連接盤用凹部85中僅被覆底面85b之構成。再者，係以第2無機絕緣層170為被覆第2絕緣樹脂層81的第1面81a之構成作為一例來說明，但並不限定於此。在其他的例子中，第2無機絕緣層170亦可為沒有設置於第1面81a之構成。
再者，上述的例子中，係以第1層70為具備覆蓋導體層77的側面且由鈦形成的種子密接層78之構成作為一例來作說明。由鈦形成的種子密接層78係構成無機絕緣層。如本實施形態所示，為具備種子密接層78之構成的情況，即便第1無機絕緣層160為未被覆溝部74的側壁及連接盤用凹部75的側壁之構成，藉由種子密接層78，也可防止金屬從導體層77朝第1絕緣樹脂層71擴散。
同樣地，第2層80中，即便第2無機絕緣層170係未被覆溝部84的側壁及連接盤用凹部75的側壁之構成，藉由種子密接層88，也可防止金屬從導體層87朝第2絕緣樹脂層81擴散。
又，上述的例子中，多層配線基板12係包含有第1層70及第2層80，惟多層配線基板12亦可進一步含有與第1層70及第2層80同樣的1個以上的層。
本發明係可利用於具有配線基板的半導體裝置，配線基板具備有存在於該主基板與IC晶片之間的中介層等。
＜5＞第5實施形態 第5實施形態的封裝化裝置、複合配線基板及多層配線基板，除了在多層配線基板採用以下的構成外，係分別與第4實施形態的封裝化裝置、複合配線基板及多層配線基板同樣。
圖67係將第5實施形態之多層配線基板的一部分概略地顯示之剖面圖。圖68係將圖67所示之多層配線基板的一部分放大且概略地顯示之剖面圖。圖68係具體地顯示第1層70的一部分、第2層80的一部分、及其等的附近。
第5實施形態係相當於第2實施形態與第4實施形態的組合。第5實施形態的多層配線基板12，除了層50的每一者進一步具備在第2實施形態中針對層50所說明的無機絕緣層之外，其餘係與第4實施形態的多層配線基板12同樣。具體而言，第5實施形態的多層配線基板12，除了第1層70具備第1無機絕緣層160及第2無機絕緣層200作為無機絕緣層，第2層80具備第1無機絕緣層170及第2無機絕緣層210作為無機絕緣層以外，其餘係與第4實施形態的多層配線基板12同樣。在此，圖67及圖68的第1無機絕緣層160及170，係分別相當於第2實施形態中的第1無機絕緣層160及第2無機絕緣層170。又，圖67及圖68的第2無機絕緣層200及210，係分別相當於第4實施形態中的第1無機絕緣層160及第2無機絕緣層170。
在此多層配線基板12中，第1無機絕緣層160係包含有：第1部分163，被覆著第1面71a；第2部分164，阻塞溝部74的開口74c；及第3部分165，被覆著配線層72之後述的連接盤部72a的第1面71a側的周緣部72c。第1無機絕緣層160係在設於絕緣樹脂層61之通路孔63的位置，具有貫通孔162。
第2無機絕緣層210係包含有：第4部分211、第5部分212、第6部分213、第7部分214；及第8部分215。
第4部分211係被覆著溝部84的底面84b之部分。第5部分212係被覆著溝部84的側面84a之部分。
第6部分213係被覆著連接盤用凹部85的底面85b之部分。在與通路用凹部86連通之連接盤用凹部85所形成的第6部分213，係在通路用凹部86的位置形成有貫通孔213a。
第7部分214係被覆著連接盤用凹部85的側面85a之部分。第8部分215乃係存在於第1面81a、與被覆著第1無機絕緣層170的第1面81a之第1部分173之間的部分。
接著，說明此多層配線基板12之製造方法的一例。圖69至圖72係將多層配線基板12之製造方法的一例概略地顯示之剖面圖。
在此製造方法的一例中，首先，藉由與第2實施形態中一邊參照圖31至圖36等一邊說明者同樣的方法，獲得圖36所示之構造。
接著，實施第4實施形態中一邊參照圖59一邊說明的步驟。藉此，如圖69所示，形成製造被覆有連接盤部72a的上面及配線部72b的上面之第2無機絕緣層200。本實施形態的例子中，以被覆連接盤部72a的上面、配線部72b的上面、種子密接層78的上面、種子層79的上面、種子密接層78的側面、及絕緣樹脂層61的上面之方式，形成第2無機絕緣層200。第2無機絕緣層200的材料，亦可與第1無機絕緣層160、第1無機絕緣層170及第2無機絕緣層210的材料相同，亦可相異。
此外，亦可在第1無機絕緣層160及種子密接層78之間，與第2無機絕緣層200及絕緣樹脂層71之間設置由矽烷偶合劑構成的層。藉由設置矽烷偶合劑構成的層，可使第1無機絕緣層160及種子密接層78的密接性、與第2無機絕緣層200及絕緣樹脂層71的密接性提升。當該等的密接性提升時，即便多層配線基板12在例如藉由熱產生翹曲的情況，也難以發生第1無機絕緣層160及種子密接層78的剝離、與第2無機絕緣層200及絕緣樹脂層71的剝離。
又，本實施形態的多層配線基板12，相較於對以習知的半加成法所形成的配線部形成有無機絕緣層而成的構成，係顯示較高的絕緣可靠性。在使用半加成法的情況，由於配線部係藉由蝕刻形成，所以配線部的表面係成為經粗化的狀態。
由於配線部的表面係呈粗化狀態，所以會有因無機絕緣膜的追隨性降低，而在無機絕緣膜形成針孔之虞。由於銅會通過此針孔而擴散，所以絕緣可靠性會降低。又，為了消除針孔，若將無機絕緣膜增厚，則會有銅與無機絕緣膜的線膨脹係數差的影響變強，而在銅/無機絕緣膜界面產生剝離之虞。
接著，實施參照圖60至圖62等說明的步驟，實施參照圖14至圖16說明的步驟，實施參照圖69說明的步驟。藉此，得到圖70的構造。
接著，實施參照圖31至圖35說明的步驟，實施參照圖64說明的步驟。藉此，得到圖71的構造。
接著，實施在第1實施形態中參照圖19至圖24說明的步驟。藉此，如圖72所示，完成藉由支持體2所支持的多層配線基板12，亦即，完成附有支持體的多層配線基板。
此外，第5實施形態的複合配線基板及封裝化裝置，除了使用此附有支持體的多層配線基板外，其餘係可藉由與第1實施形態中說明者同樣的方法來製造。
在以此方式構成的封裝化裝置中，第1層70具備有第1無機絕緣層160和第2無機絕緣層200。第1無機絕緣層160包含有：第1部分163，被覆第1面71a；第2部分164，阻塞溝部74的開口；及第3部分165，被覆連接盤部72a的第1面71a側之面的周緣部。
第2無機絕緣層200包含有：第4部分201，被覆著溝部74的底面74b；及第6部分203，被覆著連接盤用凹部75的底面75b。亦即，在連接盤部72a的上面與絕緣樹脂層71之間、及配線部72b的上面與絕緣樹脂層71之間，存在有第2無機絕緣層200。第2無機絕緣層200係發揮作為使金屬從連接盤部72a及配線部72b的上面朝絕緣樹脂層71內的擴散難以發生之阻障層的作用。
同樣地，第2層80具備有第1無機絕緣層170、和第2無機絕緣層210。第1無機絕緣層170包含有：第1部分173，被覆第2層80的第1面81a；第2部分174，阻塞溝部84的開口；及第3部分175，被覆連接盤部82a的第1面81a側之面的周緣部。
第2無機絕緣層210包含有：第4部分211，被覆著溝部84的底面84b；及第6部分213，被覆著連接盤用凹部85的底面85b。亦即，在連接盤部82a的上面與絕緣樹脂層81之間、及配線部82b的上面與絕緣樹脂層81之間，存在有第2無機絕緣層210。第2無機絕緣層210係發揮作為使金屬從連接盤部82a及配線部82b的上面朝絕緣樹脂層81內的擴散難以發生之阻障層的作用。
因此，金屬從相鄰之絕緣樹脂層的一者朝向另一者擴散之情況不易發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
又，藉由第1無機絕緣層160中被覆的第1面71a之第1部分163、與第1無機絕緣層170中被覆著第1面81a之第1部分173，第1層70及第2層80的剛性得以提升，所以不易發生多層配線基板12的翹曲或彎撓。
再者，第1無機絕緣層160係作為去除阻劑層190及阻劑層143時之絕緣樹脂層61的保護層而發揮功能。因此，去除阻劑層190及阻劑層143時，可保護絕緣樹脂層61。同樣地，藉由第2層80的第1無機絕緣層170，可保護絕緣樹脂層71。
再者，可將第1無機絕緣層160作為用以形成絕緣樹脂層61的通路孔63之遮罩使用。同樣地，可將第1無機絕緣層170作為用以形成絕緣樹脂層71的通路用凹部76之遮罩使用。
又，上述的方法中，在導體層77的成膜及研磨後將阻劑層143去除，取代將阻劑層143設為多層配線基板12的構成要素，而改設置絕緣樹脂層71。同樣地，在導體層87的成膜及研磨後去除阻劑層190，取代將阻劑層190設為多層配線基板12的構成要素，而改設置絕緣樹脂層81。
在導體層77、87等的成膜及研磨步驟中，有金屬擴散到阻劑層143、180中之虞。上述的多層配線基板12，由於沒有以金屬可能被擴散的阻劑層143、190作為構成要素，所以這點也是在達成高的絕緣可靠性上是有利的。
再者，第1層70中，第2無機絕緣層200進一步包含：第7部分204，被覆連接盤用凹部75的側壁亦即側面75a；第5部分202，被覆溝部74的側壁亦即側面74a；及第8部分205，存在於第1面71a及被覆著第1面71a之第1無機絕緣層160的第1部分163之間。
第2層80中，第2無機絕緣層210進一步包含：第7部分214，被覆連接盤用凹部85的側壁亦即側面85a；第5部分212，被覆溝部84的側壁亦即側面84a；及第8部分205，存在於第1面81a及被覆第1面81a之第1無機絕緣層170的第1部分173之間。
因此，此構造與第2無機絕緣層200、210未含有被覆連接盤用凹部75、85及溝部74、84的側壁的部分之構造相比較，金屬從連接盤部72a、82a及配線部72b、82b的側面朝絕緣樹脂層71、81的擴散難以發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
再者，藉由存在於第1面71a及被覆著第1面71a的第1部分163之間之第8部分205、與存在於第1面81a及被覆著第1面81a的第1部分173之間之第8部分215，第1層70及第2層80的剛性得以提升，所以不易發生多層配線基板12的翹曲或彎撓。
再者，絕緣樹脂層71及絕緣樹脂層81係由非感光性樹脂構成。因此，絕緣樹脂層71及絕緣樹脂層81係可達成優異的絕緣性。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
再者，種子密接層78、88亦發揮作為使金屬從導體層77、87朝絕緣樹脂層71及絕緣樹脂層81的擴散難以發生之阻障層之作用。又，在種子層79、89分別由離子化傾向比導體層77的材料與導體層87的材料小的金屬材料所構成時，該等亦發揮作為使金屬從導體層77、87朝絕緣樹脂層71及絕緣樹脂層81的擴散難以發生之阻障層之作用。
再者，種子密接層78、88除了覆蓋連接盤部72a、82a、通路部73、83、以及溝部74、84的側面外，亦覆蓋底面，可使金屬從導體層77、87朝絕緣樹脂層71、81的擴散更難以發生。
此外，在種子密接層78及種子層79中覆蓋被覆連接盤部72a及配線部72b的側面之部分，會有與導體層77的上面相隔的距離愈大，膜厚愈薄之傾向。同樣地，種子密接層88及種子層89中覆蓋連接盤部82a及配線部82b的側面之部分，也會有與導體層87的上面相隔的距離愈大，膜厚愈薄之傾向。當阻障層的膜厚變小時，使該金屬的擴散不易產生的能力會降低。
對此，本實施形態中，第2無機絕緣層200係如上所述，包含有：被覆著連接盤用凹部75的側壁亦即側面75a之部分；及被覆著溝部74的側壁亦即側面74a之部分。第2無機絕緣層210係包含有：被覆著連接盤用凹部85的側壁亦即側面75a之部分；及被覆著溝部84的側壁亦即側面84a之部分。
因此，即便種子密接層78及種子層79中被覆連接盤部72a及配線部72b的側面之部分，以及種子密接層88及種子層89中被覆連接盤部82a及配線部72b的側面之部分的膜厚變薄時，藉由第2無機絕緣層200、210，也難以發生金屬從連接盤部72a及配線部72b的側面朝絕緣樹脂層71擴散。
接著，針對使用上述之本實施形態的多層配線基板12的構成及其製造方法時的作用效果，參照屬於比較例之圖683所示之多層配線基板150來作說明。
本實施形態的例子中，如圖67及圖68所示，連接盤部72a及配線部72b的間隙係被絕緣樹脂層71填埋。第1無機絕緣層160係含有被覆絕緣樹脂層71的第1面71a之第1部分163。且，連接盤部82a及配線部82b的間隙係被絕緣樹脂層81填埋。第1無機絕緣層170係含有被覆絕緣樹脂層81的第1面81a之第1部分173。
因此，金屬從相鄰的絕緣樹脂層的一者朝另一者的擴散不易發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
又，層間連接導體層90的連接盤部72a、82a的側面係隔介種子密接層78、88而與絕緣樹脂層71、81相接。藉由將與絕緣樹脂層71、81密接性良好的鈦使用於種子密接層78、88，可抑制因溫度循環試驗時的銅與樹脂的線膨脹係數差所致之層間連接導體層90從絕緣樹脂層71、81的剝離。
＜作用效果的確認＞ 作為本實施形態之效果的確認，係針對本實施形態的多層配線基板12與比較例的多層配線基板150，實施以下的評價。
＜評價方法＞絕緣可靠性評價 在偏壓：3.3V，130℃/85%RH的環境下實施評價。配線規則設為L/S＝2/2μm。又，在多層配線基板12及多層配線基板150兩者中，係將各絕緣樹脂層的厚度設為1μm、1.5μm、2μm及2.5μm來進行評價。
在多層配線基板12中，將第1無機絕緣層160及第1無機絕緣層170的厚度設為50nm。在上述之偏壓及環境下經過192小時的時間點，將電阻值為10
6Ω以上設為合格條件。對各樹脂厚度的評價數係設為N＝10。
＜評價結果＞絕緣可靠性評價 在比較例的多層配線基板150中，不論絕緣樹脂層具有哪個厚度，在96小時的時間點確認到全數絕緣不良。另一方面，本實施形態的多層配線基板12中，不論絕緣樹脂層具有哪個厚度，經過192小時後的電阻值係顯示10
6Ω以上，顯示出良好的絕緣可靠性。
上述的實施形態乃係一例，其他，關於具體的細部構造等，當然也可適當地變更。
再者，上述的例子中，第1層70係以具備覆蓋導體層77的側面且由鈦形成的種子密接層78的構成作為一例來說明。由鈦形成的種子密接層78係構成無機絕緣層。如本實施形態所示，為具備種子密接層78之構成的情況，第2無機絕緣層200亦可為未包含被覆溝部74的側壁之第5部分202、及被覆連接盤用凹部75的側壁之第7部分204之構成。即便為此構成，藉由種子密接層78，也可防止金屬從導體層77朝絕緣樹脂層71擴散。
同樣地，第2層80中，第2無機絕緣層210亦可為未包含被覆溝部84的側壁之第5部分212、及被覆連接盤用凹部75的側壁之第7部分214之構成。即便為此構成，也可藉由種子密接層88，防止金屬從導體層87朝絕緣樹脂層81擴散。
又，上述的例子中，第2無機絕緣層200係以包含存在於第1面71a與被覆此的第1部分163之間的第8部分205之構成作為一例來說明，但不限定於此。在其他的例子中，第2無機絕緣層200亦可為不具備第8部分205之構成。同樣地，第2無機絕緣層210係以包含存在於第1面81a與被覆此的第1部分173之間的第8部分205之構成作為一例來說明，但不限定於此。在其他的例子中，第2無機絕緣層200亦可為不具備第8部分205之構成。
又，上述的例子中，多層配線基板12係包含有第1層70及第2層80，微多層配線基板12亦可進一步含有與第1層70及第2層80同樣的1個以上的層。
本發明係可利用於具有具備存在於主基板與IC晶片之間的中介層等之配線基板之半導體裝置。
＜6＞第6實施形態 第6實施形態的封裝化裝置、複合配線基板及多層配線基板，除了在多層配線基板採用以下的構成外，其餘係分別與第4實施形態之封裝化裝置、複合配線基板及多層配線基板同樣。
圖73係將第6實施形態之多層配線基板的一部分概略地顯示之剖面圖。圖74係將圖73所示之多層配線基板的一部分放大且概略地顯示之剖面圖。圖74係具體地顯示第1層70的一部分、第2層80的一部分、及其等的附近。
在某觀點中，第6實施形態的多層配線基板12除了將層50所含的無機絕緣層中存在於絕緣樹脂層間的部分設成比存在於絕緣樹脂層與導體層之間的部分更厚之外，其餘係與第4實施形態的多層配線基板12同樣。
在其他觀點中，第6實施形態係相當於第3實施形態與第4實施形態的組合。第6實施形態的多層配線基板12，層50的每一者除了進一步具備第3實施形態中層120所說明的無機絕緣層外，其餘係與第4實施形態的多層配線基板12同樣。具體而言，第6實施形態的多層配線基板12，除了第1層70具備有第1無機絕緣層160及第2無機絕緣層200作為無機絕緣層，且第2層80具備有第1無機絕緣層170及第2無機絕緣層210作為無機絕緣層之外，其餘係與第4實施形態的多層配線基板12同樣。在此，圖73及圖74之第1無機絕緣層160及170的各者，係相當於第3實施形態的無機絕緣層1202。又，圖73及圖74的第2無機絕緣層200及210，係分別相當於第4實施形態之第1無機絕緣層160及第2無機絕緣層170。
在此多層配線基板12中，第1層70係覆蓋絕緣樹脂層71、配線層72和無機絕緣層300。無機絕緣層300包含有：被覆第1面71a之第1部分301；被覆溝部74的底面74b之第2部分302；被覆連接盤用凹部75的底面75b之第3部分303；被覆連接盤用凹部75的側壁亦即側面75a之第4部分304；以及被覆溝部74的側壁亦即側面74a之第5部分305。第1部分301係比第2部分302、第3部分303、第4部分304及第5部分305更厚。此外，無機絕緣層300亦可不含有第4部分304及第5部分305。
第1部分301的厚度係以在50nm以上1000nm以下的範圍內較佳，在100nm以上500nm以下的範圍內更佳。若將第1部分301增厚，則不易發生多層配線基板12的翹曲或彎撓。然而，若將第1部分301增厚，則成本會變高。
無機絕緣層300之第1部分301以外之部分的厚度，係以在10nm以上500nm以下的範圍內較佳，在50nm以上300nm以下的範圍內更佳。若將此厚度加大，則金屬不易從導體層77朝絕緣樹脂層71擴散。但是，若將此厚度加大，則成本會變高。
本實施形態的例子中，無機絕緣層300係以第1部分301具有二層構造，無機絕緣層300之第1部分301以外的部分具有單層構造之構成作為一例來說明。具體而言，本實施形態的例子中，無機絕緣層300係包含有第1無機絕緣層160和第2無機絕緣層200。
第1無機絕緣層160係在中間夾著第2無機絕緣層200而被覆第1面71a。第1無機絕緣層160係在連接盤用凹部75的開口75c的位置具有貫通孔161。又，第1無機絕緣層160係在溝部74的開口74c的位置具有狹縫162。
第2無機絕緣層200係具有涵蓋無機絕緣層300的整體擴展的形狀。第2無機絕緣層200包含有：介在部分201、第1底面被覆部分202、第2底面被覆部分203、第1側壁被覆部分204、第2側壁被覆部分205。
介在部分201係存在於第1面71a與第1無機絕緣層160之間的部分。介在部分201係與第1無機絕緣層160一起構成無機絕緣層300的第1部分301。
第1底面被覆部分202係被覆溝部74的底面74b之部分。第1底面被覆部分202係構成無機絕緣層300的第2部分302。
第2底面被覆部分203係被覆連接盤用凹部75的底面75b之部分。第2底面被覆部分203係構成無機絕緣層300的第3部分303。形成於與通路用凹部76連通的連接盤用凹部75之第2底面被覆部分203，係在通路用凹部76的位置形成有貫通孔203a。
第1側壁被覆部分204係被覆連接盤用凹部75的側壁之部分。第1側壁被覆部分204係構成無機絕緣層300的第4部分304。
第2側壁被覆部分205係被覆溝部74的側壁之部分。第2側壁被覆部分205係構成無機絕緣層300的第5部分305。
第2層80係具有與第1層70同樣的構造。第2層80具備有：絕緣樹脂層81、配線層82、第1無機絕緣層170、和第2無機絕緣層210。絕緣樹脂層81、配線層82、第1無機絕緣層170及第2無機絕緣層210，係分別相當於絕緣樹脂層71、配線層72、第1無機絕緣層160及第2無機絕緣層200。
第1無機絕緣層170係在中間夾著第2無機絕緣層210而被覆絕緣樹脂層81的第1面81a。第1無機絕緣層170係在連接盤用凹部75及溝部74的位置具有貫通孔171及狹縫172。貫通孔171及狹縫172係分別相當於第1無機絕緣層160的貫通孔161及狹縫162。
第2無機絕緣層210包含有：介在部分211、第1底面被覆部分212、第2底面被覆部分213、第1側壁被覆部分214、和第2側壁被覆部分215。
介在部分211係存在於第1面81a與第1無機絕緣層170之間之部分。第1底面被覆部分212係被覆溝部84的底面84b之部分。第2底面被覆部分213係被覆連接盤用凹部85的底面85b之部分。形成於與通路用凹部86連通之連接盤用凹部85的第2底面被覆部分213，係在通路用凹部86的位置形成有貫通孔213a。第1側壁被覆部分214係被覆連接盤用凹部85的側壁亦即側面85a之部分。第2側壁被覆部分215係被覆溝部84的側壁亦即側面84a之部分。
在第2層80中，藉由第1無機絕緣層170及第2無機絕緣層210，構成相當於第1層70的無機絕緣層300之無機絕緣層310。無機絕緣層310包含有：第1部分311、第2部分312、第3部分313、第4部分314和第5部分315。
第1部分311係被覆第1面81a之部分，藉由第1無機絕緣層170及第2無機絕緣層210的介在部分211而構成。第2部分312係被覆溝部84的底面84b之部分，藉由第2無機絕緣層210的第1底面被覆部分212所構成。第3部分313係被覆連接盤用凹部85的底面85b之部分，藉由第2無機絕緣層210的第2底面被覆部分213而構成。第4部分314係被覆連接盤用凹部85的側壁亦即側面85a之部分，藉由第2無機絕緣層200的第1側壁被覆部分214而構成。第5部分315係被覆溝部84的側壁亦即側面84a之部分，藉由第2無機絕緣層200的第2側壁被覆部分215而構成。
接著，說明多層配線基板12之製造方法的一例。圖75至圖85係將第6實施形態之多層配線基板12之製造方法的一例概略地顯示之剖面圖。
在此製造方法中，首先，藉由第3實施形態中一邊參照圖43至圖47一邊說明的方法，得到圖75所示之構造。此外，圖75中的絕緣樹脂層107、種子密接層5、種子層6、絕緣樹脂層61、第1無機絕緣層160、導體層77、種子密接層78、及種子層79，係分別相當於圖47中的絕緣樹脂層121、密接層122a、種子層122b、絕緣樹脂層124、無機絕緣層1202、導體層1203、第1含金屬層1204a、及第2含金屬層1204b。
接著，如圖76所示，形成被覆有第1無機絕緣層160的上面、連接盤部72a的上面、連接盤部72a的側面、配線部72b的上面、及配線部72b的側面之第2無機絕緣層200。
第2無機絕緣層200，係可藉由與第4實施形態中針對第1無機絕緣層160如上闡述者相同的方法形成。第2無機絕緣層200的材料亦可與第1無機絕緣層160、第1無機絕緣層170及第2無機絕緣層210的材料相同，亦可不同。
接著，第3實施形態中，藉由依序實施參照圖48至圖51說明的步驟，依序得到圖77至圖80所示之構造。此外，圖77至圖80中的絕緣樹脂層71、第1無機絕緣層170、及阻劑層143，係分別相當於圖48至圖51中的絕緣樹脂層1201、無機絕緣層1202、及虛擬層2201。
亦可在第2無機絕緣層200及種子密接層78之間，以及，在第2無機絕緣層200及絕緣樹脂層71之間設置由矽烷偶合劑構成的層。藉由設置矽烷偶合劑構成的層，可使第2無機絕緣層200及種子密接層78的密接性，以及，使第2無機絕緣層200及絕緣樹脂層71的密接性提升。當該等的密接性提升時，即便多層配線基板12在例如藉由熱產生翹曲的情況，第2無機絕緣層200及種子密接層78的剝離，以及，第2無機絕緣層200及絕緣樹脂層71的剝離也難以發生。
又，本實施形態的多層配線基板12，係顯示比對藉由習知的半加成法所形成的配線部形成有無機絕緣層而成的構成更高的絕緣可靠性。在使用半加成法的情況，由於配線部係藉蝕刻形成，所以配線部的表面係成為經粗化的狀態。
當配線部的表面進行粗化時，會有無機絕緣層的追隨性降低，在無機絕緣層形成針孔之虞。由於銅會通過此針孔而擴散，所以絕緣可靠性會降低。又，為了消除針孔，若將無機絕緣層增厚，則銅與無機絕緣層的線膨脹係數差的影響會變強，會有在銅/無機絕緣層界面產生剝離之虞。
接著，實施在第3實施形態中參照圖52說明的步驟，而得到圖81所示的構造。此外，圖81的第2配線層82，相當於圖52的導體層1203。
接著，藉由依序實施參照圖76及圖77說明的步驟，再者，實施參照圖80說明的步驟，依序得到圖82至圖84所示的構造。
接著，實施在第1實施形態中一邊參照圖19至圖24一邊說明的步驟。藉此，圖85所示，完成藉由支持體2所支持的多層配線基板12，亦即，完成附有支持體的多層配線基板。
此外，第6實施形態的複合配線基板及封裝化裝置，除了使用此附有支持體的多層配線基板外，其餘係可藉由與第1實施形態中說明者同樣的方法來製造。
在以此方式構成的封裝化裝置中，在第1層70中，無機絕緣層300係包含有：第1部分301，被覆絕緣樹脂層71的第1面71a；第2部分302，被覆溝部74的底面74b；及第3部分303，被覆連接盤用凹部75的底面75b。
亦即，在連接盤部72a的上面與絕緣樹脂層71之間，以及，在配線部72b的上面與絕緣樹脂層71之間，存在有無機絕緣層300。無機絕緣層300係發揮作為使金屬從連接盤部72a及配線部72b的上面朝絕緣樹脂層71內的擴散難以發生之阻障層之作用。
同樣地，在第2層80中，無機絕緣層310包含有：第1部分311，被覆絕緣樹脂層81的第1面81a；第2部分312，被覆溝部84的底面84b；及第3部分313，被覆連接盤用凹部85的底面85b。因此，無機絕緣層310係發揮作為使金屬從連接盤部82a及配線部82b的上面朝絕緣樹脂層81內的擴散難以發生之阻障層之作用。
因此，金屬從相鄰的絕緣樹脂層的一者朝另一者的擴散難以發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
又，藉由無機絕緣層300中被覆第1面71a的第1部分301、與無機絕緣層310中被覆第1面81a的第1部分311，第1層70及第2層80的剛性得以提升，所以可使多層配線基板12的翹曲或彎撓難以發生。
又，無機絕緣層300中，係為第1部分301比第2部分302及第3部分303更厚的構成。同樣地，無機絕緣層310中，係為第1部分311比第2部分312及第3部分313更厚的構成。因此，第1層70及第2層80的剛性得以更加提升，所以可使多層配線基板12的翹曲或彎撓難以發生。
又，無機絕緣層300所含的第1無機絕緣層160，係作為去除阻劑層143時之絕緣樹脂層61的保護層而發揮功能。同樣地，無機絕緣層310所含的第1無機絕緣層170，係作為去除阻劑層143時之絕緣樹脂層71的保護層而發揮功能。
又，上述的方法中，取代將阻劑層143設為多層配線基板12的構成要素，而改在導體層77的成膜及研磨後去除阻劑層143，設置絕緣樹脂層71。同樣地，取代將阻劑層143設為多層配線基板12的構成要素，而改在導體層87的成膜及研磨後去除阻劑層143，設置絕緣樹脂層81。
在導體層77、87等的成膜及研磨步驟中，會有金屬擴散至阻劑層143中之虞。上述的多層配線基板12由於沒有將金屬有被擴散之可能性的阻劑層143設為構成要素，所以在這點亦在達成高絕緣可靠性上是有利的。
再者，第1層70的無機絕緣層300進一步包含有：第4部分304，被覆連接盤用凹部75的側壁亦即側面75a；及第5部分305，被覆溝部74的側壁亦即側面74a。
因此，本實施形態中，與無機絕緣層300不含被覆連接盤用凹部75及溝部74的側壁之部分的構造相比較，金屬從連接盤部72a及配線部72b的側面朝絕緣樹脂層81的擴散不易發生。
同樣地，第2層80的無機絕緣層310進一步含有：第4部分314，被覆連接盤用凹部85的側壁亦即側面85a；及第5部分315，被覆溝部84的側壁亦即側面84a。
因此，本實施形態中，與無機絕緣層310不含被覆連接盤用凹部85及溝部84的側壁之部分的構造相比較，金屬從連接盤部82a及配線部82b的側面朝絕緣樹脂層81的擴散不易發生。
因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
再者，無機絕緣層300由於係藉由將以不同步驟形成的第1無機絕緣層160及第2無機絕緣層200積層而形成，所以可簡單地形成。無機絕緣層310亦同樣。
再者，種子密接層78亦發揮作為使金屬從導體層77朝絕緣樹脂層71及絕緣樹脂層81的擴散不易發生之阻障層之作用。又，在種子層79分別由離子化傾向比導體層77的材料小的金屬材料所構成時，該等亦發揮作為使金屬從導體層77朝絕緣樹脂層71及絕緣樹脂層81的擴散不易發生之阻障層之作用。種子密接層88及種子層89亦同樣。
再者，種子密接層78除了被覆連接盤部72a、通路部73及溝部74的側面外，亦被覆底面，所以使金屬從導體層77朝絕緣樹脂層71的擴散更難以發生。種子密接層88亦同樣。
此外，在種子密接層78及種子層79中覆蓋被覆連接盤部72a及配線部72b的側面之部分，會有與導體層77的上面相隔的距離愈大，膜厚愈薄之傾向。同樣地，種子密接層88及種子層89中覆蓋連接盤部82a及配線部82b的側面之部分，也會有與導體層87的上面相隔的距離愈大，膜厚愈薄之傾向。當阻障層的膜厚變小時，使該金屬的擴散不易產生的能力會降低。
對此，本實施形態中，第2無機絕緣層200係如上所述，包含有：被覆著連接盤用凹部75的側壁亦即側面75a之部分；及被覆著溝部74的側壁亦即側面74a之部分。第2無機絕緣層210係包含有：被覆著連接盤用凹部85的側壁亦即側面75a之部分；及被覆著溝部84的側壁亦即側面84a之部分。
因此，即便種子密接層78及種子層79中被覆連接盤部72a及配線部72b的側面之部分、以及種子密接層88及種子層89中被覆連接盤部82a及配線部72b的側面之部分的膜厚變薄時，藉由第2無機絕緣層200、210，也難以發生金屬從連接盤部72a及配線部72b的側面朝絕緣樹脂層71擴散。
接著，針對使用上述本實施形態的多層配線基板12的構成與其製造方法時之作用效果進行說明。
本實施形態的例子中，如圖73及圖74所示，連接盤部72a及配線部72b的間隙係被絕緣樹脂層71所填埋。無機絕緣層300係包含有被覆絕緣樹脂層71的第1面71a之第1部分301。且，連接盤部82a及配線部82b的間隙係被絕緣樹脂層81所填埋。無機絕緣層310係包含有被覆絕緣樹脂層81的第1面81a之第1部分311。
因此，金屬從相鄰的絕緣樹脂層的一者朝另一者的擴散難以發生。因此，上述的多層配線基板12係達成優異的絕緣可靠性。因此，含有此多層配線基板12的複合配線基板及封裝化裝置亦達成優異的絕緣可靠性。
又，層間連接導體層90的連接盤部72a、82a的側面係隔介種子密接層78、88而與絕緣樹脂層71、81相接。藉由將與絕緣樹脂層71、81密接性良好的鈦使用於種子密接層78、88，可抑制溫度循環試驗時的銅與樹脂的線膨脹係數差所致之層間連接導體層90從絕緣樹脂層71、81的剝離。
＜作用效果的確認＞ 作為本實施形態之效果的確認，係針對本實施形態的多層配線基板12與比較例的多層配線基板150，實施以下的評價。
＜評價方法＞絕緣可靠性評價 在偏壓：3.3V、130℃/85%RH的環境下實施評價。配線規則係設為L/S＝2/2μm。又，在多層配線基板12及多層配線基板150兩者中，將各絕緣樹脂層的厚度設為1μm、1.5μm、2μm及2.5μm來進行評價。
在多層配線基板12中，將第1無機絕緣層160及第1無機絕緣層170的厚度設為50nm。將在上述之偏壓及環境下下經過192小時的時間點，電阻值為10
6Ω以上設為合格條件。對各樹脂厚度的評價數係設為N＝10。
＜評價結果＞絕緣可靠性評價 在比較例的多層配線基板150中，不論絕緣樹脂層具有哪個厚度，在96小時的時間點確認到全數絕緣不良。另一方面，本實施形態的多層配線基板12中，不論絕緣樹脂層具有哪個厚度，經過192小時後的電阻值係顯示10
6Ω以上，顯示出良好的絕緣可靠性。
上述的實施形態係為一例，其他，關於具體的細部構造等，當然也可適當地變更。
上述的例子中，第1層70係以具備覆蓋導體層77的側面之種子密接層78之構成作為一例來說明。種子密接層78係構成無機絕緣層。如本實施形態所示，為具備種子密接層78的構成之情況，無機絕緣層300亦可為不含被覆溝部74的側壁之部分、及被覆連接盤用凹部75的側壁之部分之構成。即便是此構成，藉由種子密接層78，也可防止金屬從導體層77朝絕緣樹脂層71擴散。第2層80中亦同樣。
又，上述的例子中，多層配線基板12係包含有第1層70及第2層80，但多層配線基板12亦可進一步含有與第1層70及第2層80同樣的1個以上的層。
又，上述的例子中，無機絕緣層300雖以具備第1無機絕緣層160及第2無機絕緣層200的構成作為一例來說明，但不限定於此。在其他的例子中，無機絕緣層300亦可為具有單層構造之構成。亦即，無機絕緣層300亦可在厚度方向形成一體。亦即，在絕緣層，與其厚度方向交界的界面係不存在於內部。無機絕緣層310亦同樣。
本發明係可利用於具有具備存在於主基板與IC晶片之間的中介層等之配線基板之半導體裝置。
1:封裝化裝置 2:支持體 3:剝離層 5:種子密接層 6:種子層 10:複合配線基板 11:FC-BGA基板 12:多層配線基板 12’:多層配線基板 13:第2底膠層 14:第2接合電極 20:功能元件 23:雷射光 30:第1底膠層 40:第1接合電極 50:層 61:絕緣樹脂層 61a:第1面 61b:第2面 62:通路部 63:通路孔 64:側面 66:開口 70:第1層 71:第1絕緣樹脂層 71a:第1面 71b:第2面 72:第1配線層 72a:連接盤部 72b:配線部 73:通路部 74:溝部 74a:側面 74b:底面 74c:開口 75:連接盤用凹部 75a:側面 75b:底面 75c:開口 76:通路用凹部 76a:側面 76c:開口 77:導體層 78:種子密接層 79:種子層 80:第2層 81:第2絕緣樹脂層 81a:第1面 81b:第2面 82:第2配線層 82a:連接盤部 82b:配線部 83:通路部 84:溝部 84a:側面 84b:底面 84c:開口 85:連接盤用凹部 85a:側面 85b:底面 85c:開口 86:通路用凹部 87:導體層 88:種子密接層 89:種子層 90:層間連接導體層 101:種子密接層 102:種子層 103:導體層 104:阻焊劑層 104a:貫通孔 105:表面處理層 107:絕緣樹脂層 108:導體層 111:芯層 112:絕緣層 113:導體層 114:絕緣層 115:接合用導體 120:層 120’:層 121:絕緣樹脂層 122a:密接層 122b:種子層 123:導體層 124:絕緣樹脂層 125a:密接層 125b:種子層 126:導體層 127:表面處理層 128:絕緣樹脂層 140:阻劑層 141:貫通孔 143:阻劑層 144:溝 145:貫通孔 146:阻劑層 147:貫通孔 150:多層配線基板 160:無機絕緣層 161:開口或貫通孔 162:開口、貫通孔或狹縫 163:第1部分 164:第2部分 165:第3部分 170:無機絕緣層 171:開口或貫通孔 172:開口、貫通孔或狹縫 173:第1部分 174:第2部分 175:第3部分 180:阻劑層 181:溝 182:貫通孔 190:阻劑層 191:貫通孔 200:無機絕緣層 201:介在部分 202:第1底面被覆部分 203:第2底面被覆部分 204:第1側壁被覆部分 205:第2側壁被覆部分 210:無機絕緣層 211:第4部分或介在部分 212:第5部分或第1底面被覆部分 213:第6部分或第2底面被覆部分 213a:貫通孔 214:第7部分或第1側壁被覆部分 215:第8部分或第2側壁被覆部分 300:無機絕緣層 301:第1部分 302:第2部分 303:第3部分 304:第4部分 305:第5部分 310:無機絕緣層 311:第1部分 312:第2部分 313:第3部分 314:第4部分 315:第5部分 1201:絕緣樹脂層 1202:無機絕緣層 1203:導體層 1203L:連接盤部 1203V:通路部 1203W:配線部 1204a:第1含金屬層 1204b:第2含金屬層 2201:虛擬層 G:溝部 G’:溝 R1:第1凹部 R1’:貫通孔 R2:第2凹部 S1:第1面 S2:第2面
圖1係將關於本發明第1實施形態的封裝化裝置概略地顯示之剖面圖。 圖2係將使用於圖1所示的封裝化裝置之多層配線基板的一部分概略地顯示之剖面圖。 圖3係將圖2所示之多層配線基板的一部分加以放大並概略地顯示之剖面圖。 圖4係將關於本發明第1實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖5係將關於本發明第1實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖6係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖7係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖8係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖9係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖10係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖11係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖12係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖13係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖14係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖15係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖16係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖17係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖18係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖19係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖20係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖21係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖22係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖23係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖24係將關於本發明第1實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖25係將關於本發明第1實施形態的封裝化裝置的製造方法之一步驟概略地顯示之剖面圖。 圖26係將關於本發明第1實施形態的封裝化裝置的製造方法之其他步驟概略地顯示之剖面圖。 圖27係將關於本發明之第1實施形態的封裝化裝置的製造方法之另一其他步驟概略地之剖面圖。 圖28係將比較例的多層配線基板概略地顯示之剖面圖。 圖29係將使用於本發明之第2實施形態的封裝化裝置之多層配線基板的一部分概略地顯示之剖面圖。 圖30係將圖29所示之多層配線基板的一部分放大並概略地顯示之剖面圖。 圖31係將關於本發明第2實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖32係將關於本發明第2實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖33係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖34係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖35係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖36係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖37係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖38係將關於本發明第2實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖39係將關於本發明第2實施形態的封裝化裝置的製造方法的一步驟概略地顯示之剖面圖。 圖40係將關於本發明第3實施形態的封裝化裝置所包含之多層配線基板概略地顯示之剖面圖。 圖41係將圖40所示之多層配線基板的一部分予以放大顯示之剖面圖。 圖42係將圖40所示之多層配線基板的另一部分予以放大顯示之剖面圖。 圖43係將關於本發明第3實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖44係將關於本發明第3實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖45係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖46係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖47係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖48係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖49係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖50係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖51係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖52係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖53係將關於本發明第3實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖54係將關於比較例的多層配線基板概略地顯示之剖面圖。 圖55係將圖54所示之多層配線基板的一部分予以放大顯示之剖面圖。 圖56係將圖54所示之多層配線基板的另一部分予以放大顯示之剖面圖。 圖57係將使用於關於本發明第4實施形態的封裝化裝置之多層配線基板的一部分概略地顯示之剖面圖。 圖58係將圖57所示之多層配線基板的一部分放大並概略地顯示之剖面圖。 圖59係將關於本發明第4實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖60係將關於本發明第4實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖61係將關於本發明第4實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖62係將關於本發明第4實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖63係將關於本發明第4實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖64係將關於本發明第4實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖65係將關於本發明第4實施形態的封裝化裝置的製造方法之一步驟概略地顯示之剖面圖。 圖66係將比較例的多層配線基板概略地顯示之剖面圖。 圖67係將使用於本發明第5實施形態的封裝化裝置之多層配線基板的一部分概略地顯示之剖面圖。 圖68係將圖67所示之多層配線基板的一部分放大並概略地顯示之剖面圖。 圖69係將關於本發明第5實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖70係將關於本發明第5實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖71係將關於本發明第5實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖72係將關於本發明第5實施形態的封裝化裝置的製造方法之一步驟概略地顯示之剖面圖。 圖73係將關於本發明第6實施形態的封裝化裝置所包含之多層配線基板概略地顯示之剖面圖。 圖74係將圖73所示之多層配線基板的一部分予以放大顯示之剖面圖。 圖75係將關於本發明第6實施形態的多層配線基板的製造方法中之一步驟概略地顯示之剖面圖。 圖76係將關於本發明第6實施形態的多層配線基板的製造方法中之其他步驟概略地顯示之剖面圖。 圖77係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖78係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖79係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖80係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖81係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖82係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖83係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖84係將關於本發明第6實施形態的多層配線基板的製造方法中之另一其他步驟概略地顯示之剖面圖。 圖85係將關於本發明第6實施形態的封裝化裝置的製造方法之一步驟概略地顯示之剖面圖。
12:多層配線基板
50:層
61:絕緣樹脂層
61a:第1面
61b:第2面
62:通路部
63:通路孔
64:側面
66:開口
70:第1層
71:第1絕緣樹脂層
71a:第1面
71b:第2面
72:第1配線層
72a:連接盤部
73:通路部
74:溝部
75:連接盤用凹部
75a:側面
75b:底面
75c:開口
76:通路用凹部
76a:側面
76c:開口
77:導體層
80:第2層
81:第2絕緣樹脂層
81a:第1面
81b:第2面
82:第2配線層
82a:連接盤部
83:通路部
84:溝部
84a:側面
84b:底面
84c:開口
85:連接盤用凹部
85a:側面
85b:底面
85c:開口
86:通路用凹部
87:導體層
88:種子密接層
89:種子層
90:層間連接導體層
101:種子密接層
102:種子層
103:導體層
104:阻焊劑層
104a:貫通孔
105:表面處理層
107:絕緣樹脂層
108:導體層
Claims (20)
- 一種多層配線基板，具備相互積層之2個以上的層，前述2個以上的層的每一者係包含： 絕緣樹脂層，其具有第1面和為其背面的第2面，設有在前述第1面開口的第1凹部、在前述第1面開口的溝部、及在前述第2面開口且與前述第1凹部之1個以上連通的第2凹部，且在厚度方向形成一體；及 導體層，包含將前述絕緣樹脂層的前述第1凹部及前述溝部分別填埋之連接盤部及配線部、與在前述連接盤部的位置從前述第1面突出之通路部，前述通路部係將在前述第1面側鄰接之其他絕緣樹脂層的凹部填埋。
- 如請求項1之多層配線基板，其中 前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有被覆前述第1面的部分。
- 如請求項2之多層配線基板，其中 前述無機絕緣層進一步含有：堵塞前述溝部的開口之部分；及被覆前述連接盤部之前述第1面側的面的周緣部之部分。
- 如請求項2之多層配線基板，其中 前述無機絕緣層係由被覆前述第1面之前述部分所構成。
- 如請求項1之多層配線基板，其中 前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有：被覆前述溝部的底面之部分；及被覆前述第1凹部的底面之部分。
- 如請求項5之多層配線基板，其中 前述無機絕緣層進一步含有：被覆前述第1凹部的側壁之部分；及被覆前述溝部的側壁之部分。
- 如請求項6之多層配線基板，其中 前述無機絕緣層進一步含有：被覆前述第1面之部分。
- 如請求項1之多層配線基板，其中 前述2個以上的層的每一者進一步包含第1無機絕緣層及第2無機絕緣層； 該第1無機絕緣層包含：第1部分，被覆前述第1面；第2部分，堵塞前述溝部的開口；及第3部分，被覆前述連接盤部之前述第1面側之面的周緣部； 該第2無機絕緣層包含：被覆前述溝部的底面之部分、及被覆前述第1凹部的底面之部分。
- 如請求項8之多層配線基板，其中 前述第2無機絕緣層進一步包含：被覆前述第1凹部的側壁之部分；被覆前述溝部的側壁之部分；及存在於前述第1面與被覆前述第1面之前述第1部分之間的部分。
- 如請求項1之多層配線基板，其中 前述2個以上的層的每一者進一步包含無機絕緣層，該無機絕緣層含有：第1部分，被覆前述第1面；第2部分，被覆前述溝部的底面；及第3部分，被覆前述第1凹部的底面。
- 如請求項10之多層配線基板，其中 前述第1部分係比前述第2部分及前述第3部分還厚。
- 如請求項10或11之多層配線基板，其中 前述無機絕緣層進一步包含被覆前述第1凹部的側壁之第4部分、及被覆前述溝部的側壁之第5部分，前述第1部分係比前述第4部分及前述第5部分還厚。
- 如請求項10至12中任一項之多層配線基板，其中 前述第1部分具有二層構造，前述無機絕緣層中之前述第1部分以外的部分係具有單層構造。
- 如請求項10至13中任一項之多層配線基板，其中 前述無機絕緣層包含第1無機絕緣層和第2無機絕緣層，前述第1無機絕緣層係在中間夾著前述第2無機絕緣層而被覆前述第1面，在前述第1凹部的位置及前述溝部的位置分別具有貫通孔及狹縫，前述第2無機絕緣層係涵蓋前述無機絕緣層的整體而擴展。
- 如請求項1至14中任一項之多層配線基板，其中 前述第1凹部及前述溝部的剖面具有倒錐形狀，前述第2凹部的剖面具有正錐形狀。
- 如請求項1至15中任一項之多層配線基板，其中 前述2個以上的層的每一者進一步包含第1含金屬層，該第1含金屬層係將前述連接盤部、前述通路部及前述配線部的側面、前述配線部中之前述溝部的開口側的面、以及前述連接盤部中之前述第1面側的面之周緣部加以被覆。
- 如請求項16之多層配線基板，其中 前述2個以上的層的每一者進一步包含第2含金屬層，該第2含金屬層係存在於前述第1含金屬層與前述導體層之間，由與前述導體層相同的材料所構成、或者由離子化傾向比前述導體層的材料小的金屬材料所構成。
- 一種複合配線基板，其具備第1配線基板、及與前述第1配線基板接合之第2配線基板，前述第1及第2配線基板係藉由存在於該等之間的接合電極相互電性連接，第2配線基板係如請求項1至17中任一項之多層配線基板。
- 一種封裝化裝置，其具備： 如請求項18之複合配線基板；以及 功能元件，安裝於前述第2配線基板之與前述第1配線基板相反側的面。
- 一種多層配線基板的製造方法，其係包含形成相互積層之2個以上的層，前述2個以上的層之每一者的形成係包含： 在設有凹部的基底層上形成虛擬層，該虛擬層具有溝以及1個以上之與前述凹部連通的貫通孔； 在前述虛擬層上，以填埋前述凹部和前述溝和前述貫通孔之方式形成導體層； 以位於前述凹部、前述溝或前述貫通孔外的部分被去除之方式研磨前述導體層，獲得前述導體層中填埋前述凹部之部分、填埋前述貫通孔之部分、及填埋前述溝之部分，分別作為通路部、連接盤部及配線部； 其後，去除前述虛擬層；以及 在前述基底層及前述導體層上形成絕緣樹脂層，該絕緣樹脂層係覆蓋前述通路部、前述連接盤部及前述配線部，並且填埋該等之間的間隙，在前述連接盤部之1個以上的位置設有凹部。
Applications Claiming Priority (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021038369A JP2022138469A (ja) | 2021-03-10 | 2021-03-10 | 多層配線基板及びその製造方法 |
| JP2021-038369 | 2021-03-10 | ||
| JP2021076081A JP2022170158A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板 |
| JP2021076071A JP2022170150A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 |
| JP2021-076081 | 2021-04-28 | ||
| JP2021-076070 | 2021-04-28 | ||
| JP2021-076047 | 2021-04-28 | ||
| JP2021-076071 | 2021-04-28 | ||
| JP2021076070A JP2022170149A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 |
| JP2021076056A JP2022170138A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 |
| JP2021-076062 | 2021-04-28 | ||
| JP2021-076056 | 2021-04-28 | ||
| JP2021076047A JP2022170131A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 |
| JP2021076062A JP2022170143A (ja) | 2021-04-28 | 2021-04-28 | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202243172A true TW202243172A (zh) | 2022-11-01 |
Family
ID=83228063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111108493A TW202243172A (zh) | 2021-03-10 | 2022-03-09 | 多層配線基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230422412A1 (zh) |
| TW (1) | TW202243172A (zh) |
| WO (1) | WO2022191180A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024116855A1 (ja) * | 2022-11-30 | 2024-06-06 | Tdk株式会社 | 配線体、表示装置、及びアンテナ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547958B2 (ja) * | 2004-03-26 | 2010-09-22 | 凸版印刷株式会社 | 多層配線基板の製造方法 |
| JP2007048856A (ja) * | 2005-08-09 | 2007-02-22 | Hitachi Ltd | 配線基板及びそれを用いた構造部材 |
| KR101077380B1 (ko) * | 2009-07-31 | 2011-10-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US20190259696A1 (en) * | 2016-08-04 | 2019-08-22 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and mounting substrate |
-
2022
- 2022-03-08 WO PCT/JP2022/009981 patent/WO2022191180A1/ja active Application Filing
- 2022-03-09 TW TW111108493A patent/TW202243172A/zh unknown
-
2023
- 2023-09-08 US US18/244,182 patent/US20230422412A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230422412A1 (en) | 2023-12-28 |
| WO2022191180A1 (ja) | 2022-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
| US9247644B2 (en) | Wiring board and method for manufacturing the same | |
| JP2004022730A (ja) | 半導体装置及びその製造方法 | |
| WO2011125935A1 (ja) | 半導体装置及びその製造方法 | |
| JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201121015A (en) | Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same | |
| JP2014192386A (ja) | インターポーザ、及び電子部品パッケージ | |
| US20230422412A1 (en) | Multilayer wiring board | |
| JP2003007909A (ja) | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 | |
| JP5377657B2 (ja) | 半導体装置の製造方法 | |
| JP5581830B2 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
| US20080203569A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN116889107A (zh) | 多层配线基板 | |
| JP2022170138A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP2022170149A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP2022170150A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP2022170143A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP2022122404A (ja) | 多層配線基板 | |
| JP2022170156A (ja) | 多層配線基板 | |
| JP2012134526A (ja) | 半導体装置 | |
| JP2022170131A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP2022170153A (ja) | 多層配線基板 | |
| WO2023047946A1 (ja) | 支持体付き基板および半導体装置 | |
| EP4290569A1 (en) | Composite wiring board | |
| JP2023083003A (ja) | 配線基板 |