JP2014192386A - インターポーザ、及び電子部品パッケージ - Google Patents

インターポーザ、及び電子部品パッケージ Download PDF

Info

Publication number
JP2014192386A
JP2014192386A JP2013067463A JP2013067463A JP2014192386A JP 2014192386 A JP2014192386 A JP 2014192386A JP 2013067463 A JP2013067463 A JP 2013067463A JP 2013067463 A JP2013067463 A JP 2013067463A JP 2014192386 A JP2014192386 A JP 2014192386A
Authority
JP
Japan
Prior art keywords
inorganic
insulating layer
inorganic insulating
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013067463A
Other languages
English (en)
Other versions
JP2014192386A5 (ja
JP6041731B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Mitsuhiro Aizawa
光浩 相澤
Koji Hara
浩児 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013067463A priority Critical patent/JP6041731B2/ja
Priority to US14/202,140 priority patent/US9374889B2/en
Publication of JP2014192386A publication Critical patent/JP2014192386A/ja
Publication of JP2014192386A5 publication Critical patent/JP2014192386A5/ja
Application granted granted Critical
Publication of JP6041731B2 publication Critical patent/JP6041731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】反りを抑制可能なインターポーザ、及び電子部品パッケージを提供する。
【解決手段】インターポーザ１は接着部４を介して接着された、第１、第２無機基板１１を有している。第１無機基板の接着部側の面には、第１、第２無機絶縁膜１３ａ、１３ｂを含む無機絶縁層１３と配線層１４とが複数積層され、接着部側とは反対側の面には第１、第２無機絶縁膜２５ａ、２５ｂを含む無機絶縁層２５と配線層２８と有機絶縁層２７とが積層され、第２無機基板の接着部側の面には、第１、第２無機絶縁膜を含む無機絶縁層が複数積層され、接着部側とは反対側の面には第１、第２無機絶縁膜を含む無機絶縁層と有機絶縁層とが積層されている。接着部を中心に第１、第２無機基板の接着部側の無機絶縁層及び反対側の無機絶縁層及び有機絶縁層は同一層構成であり、かつ上下対称に配置されており、第１、第２無機基板の各々の接着部側とは反対側の最外絶縁層は有機絶縁層である。
【選択図】図１

Description

本発明は、インターポーザ、及び前記インターポーザ上に電子部品を搭載した電子部品パッケージに関する。
従来、ＭＥＭＳ素子や半導体素子等の電子部品が実装されるインターポーザや電子部品パッケージが知られている。このようなインターポーザの一例として、貫通電極が設けられたシリコン基板上に枠状のシリコン基板を積層し、枠状のシリコン基板の内側に電子部品を実装する構造のものを挙げることができる（例えば、特許文献１、２参照）。
近年、インターポーザに搭載される電子部品の配線パターン（接続パッド部等）が狭ピッチ化しているため、インターポーザ側にも、より狭ピッチの配線パターンが求められている。しかしながら、上記のインターポーザは、インターポーザを構成するシリコン基板に設けられた貫通電極に直接電子部品を搭載する構造であるため、電子部品の狭ピッチに対応して貫通電極を設けることは困難である。
そこで、電子部品が搭載される側の配線パターンを微細にする（狭ピッチ化する）ために、多層配線層を形成したインターポーザが提案されている（例えば、特許文献３参照）。このインターポーザでは、インターポーザを構成するシリコン基板の上面側と下面側で層構造が異なっている。
特開２００９−４５０７号公報 特開２００９−２６００４９号公報 特開２００９−１１０９８３号公報
しかしながら、インターポーザを構成するシリコン基板の上面側と下面側で層構造が異なると、インターポーザに反りが発生する。
本発明は、上記の点に鑑みてなされたものであり、反りを抑制可能なインターポーザ等を提供することを課題とする。
本インターポーザは、第１無機基板を備えた配線部材と、接着部を介して前記配線部材上に接着された、第２無機基板を備えた補強部材と、を有し、前記第１無機基板の前記接着部側の面には、第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層とが各々複数層積層され、前記第１無機基板の前記接着部側とは反対側の面には第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層と有機絶縁層とが積層され、前記第２無機基板の前記接着部側の面には、第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層が複数層積層され、前記第２無機基板の前記接着部側とは反対側の面には第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と有機絶縁層とが積層され、前記第１無機基板の前記接着部側の前記無機絶縁層と、前記第２無機基板の前記接着部側の前記無機絶縁層とは同一層構成であって、前記接着部を中心として上下対称に配置され、前記第１無機基板の前記接着部側とは反対側の前記無機絶縁層及び前記有機絶縁層と、前記第２無機基板の前記接着部側とは反対側の前記無機絶縁層及び前記有機絶縁層とは同一層構成であって、前記接着部を中心として上下対称に配置され、前記第１無機基板及び前記第２無機基板の各々の前記接着部側とは反対側の最外絶縁層は有機絶縁層であることを要件とする。
開示の技術によれば、反りを抑制可能なインターポーザ等を提供できる。
第１の実施の形態に係るインターポーザを例示する図である。 第１の実施の形態に係るインターポーザの製造工程を例示する図（その１）である。 第１の実施の形態に係るインターポーザの製造工程を例示する図（その２）である。 第１の実施の形態に係るインターポーザの製造工程を例示する図（その３）である。 第１の実施の形態に係るインターポーザの製造工程を例示する図（その４）である。 第１の実施の形態の変形例１に係るインターポーザを例示する図である。 第２の実施の形態に係る電子部品パッケージを例示する図である。 第２の実施の形態に係る電子部品パッケージを有機配線基板上に実装した状態を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係るインターポーザの構造］
まず、第１の実施の形態に係るインターポーザの構造について説明する。図１は、第１の実施の形態に係るインターポーザを例示する図であり、図１（ａ）が断面図、図１（ｂ）が平面図である。
図１を参照するに、インターポーザ１は、配線部材２と、補強部材３と、接着部４とを有する。インターポーザ１において、配線部材２上に、接着部４を介して、枠状の補強部材３が積層されている。配線部材２において、無機基板１１の両面に、配線層１４、１６、１８、２０、２６、２８、無機絶縁層１２、１３、１５、１７、１９、２５、及び有機絶縁層２７が設けられている。補強部材３において、無機基板１１の両面に、無機絶縁層１２、１３、１５、１７、１９、２５、及び有機絶縁層２７が設けられている。配線部材２に設けられた絶縁層と、補強部材３に設けられた絶縁層とは同一層構成であって、各々の絶縁層（無機絶縁層１２、１３、１５、１７、１９、２５、有機絶縁層２７）は接着部４を中心として上下対称に配置されている。
又、配線部材２及び補強部材３において、接着部４を中心として上下対称に配置された絶縁層同士は同一の厚さである。なお、本願において、『同一の厚さ』とは、実質的に厚さが同一であることを意味し、厳密に厚さが同一であることを意味するものではない。つまり、『同一の厚さ』には、本願の所定の効果（反りの抑制）を奏する範囲内において厚さがばらついている場合も含まれる。
以下、配線部材２及び補強部材３の各構成要素について詳説する。なお、以下の説明では、便宜上、インターポーザ１の各構成要素において、補強部材３の有機絶縁層２７側の面（図１断面図中における上側）を一方の面又は上面と称する場合がある。又、配線部材２の有機絶縁層２７側の面（図１断面図中における下側）を他方の面又は下面と称する場合がある。
まず、配線部材２について説明する。配線部材２は、無機基板１１と、無機基板１１の一方の面１１ｆ側に、無機絶縁層１２と、無機絶縁層１３と、配線層１４と、無機絶縁層１５と、配線層１６と、無機絶縁層１７と、配線層１８と、無機絶縁層１９と、配線層２０と、金属層２１とを有する。すなわち、無機基板１１の一方の面１１ｆ側には、無機絶縁層と配線層が交互に複数層積層された配線構造体が設けられている。又、配線層２０は、インターポーザ１に搭載される電子部品と電気的に接続するための電子部品搭載用のパッドとなる。一方で、無機基板１１の他方の面１１ｇ側には、無機絶縁層２５と、配線層２６と、有機絶縁層２７と、配線層２８とを有する。配線層２８は、他の配線基板と電気的に接続するための外部接続用のパッドとなる。
無機基板１１は、無機絶縁層や配線層を含む配線構造を形成する基体となる部分である。無機基板１１の平面形状は、例えば、４０ｍｍ角の正方形等とすることができる。無機基板１１の厚さは、例えば、１００μｍ程度とすることができる。無機基板１１には、複数の貫通孔１１ｚが形成されている。貫通孔１１ｚの平面形状は、例えば、直径が１０μｍ程度の円形とすることができる。貫通孔１１ｚのピッチは、例えば、５０μｍ程度とすることができる。配線部材２を構成する無機基板１１を第１無機基板と称する場合がある。
インターポーザ１は、ＭＥＭＳ素子や半導体素子等の電子部品を搭載することにより電子部品パッケージとなり得る。その際、ＭＥＭＳ素子や半導体素子はシリコン基板を有するものが多いため、熱膨張係数を整合させる観点から、無機基板１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラス等の材料を用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。
無機基板１１の熱膨張係数をＭＥＭＳ素子や半導体素子の熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、インターポーザ１とＭＥＭＳ素子や半導体素子との接合部に生じる熱応力を低減するためである。以下、無機基板１１の材料がシリコンである場合を例にして説明する。
無機絶縁層１２は、無機基板１１の一方の面１１ｆ及び貫通孔１１ｚの内壁面を被覆するように形成されている。無機絶縁層１２としては、例えば熱酸化膜（ＳｉＯ２膜）を用いることができる。無機絶縁層１２の厚さは、例えば、１μｍ程度とすることができる。
無機絶縁層１３は、無機絶縁層１２の上面に積層されている。無機絶縁層１３は、開口部１３ｘを有し、開口部１３ｘ内には、無機基板１１の一方の面１１ｆ及び貫通孔１１ｚの内壁面を被覆する無機絶縁層１２が露出している。無機絶縁層１３は、第１無機絶縁膜１３ａと第２無機絶縁膜１３ｂが積層した構造とすることができる。
第１無機絶縁膜１３ａの材料としては、例えば、シリコン窒化膜（ＳｉＮ膜）等を用いることができる。第２無機絶縁膜１３ｂの材料としては、例えば、シリコン酸化膜（ＳｉＯ２膜）等を用いることができる。第１無機絶縁膜１３ａの厚さは、例えば、０．１μｍ程度とすることができる。第２無機絶縁膜１３ｂの厚さは、例えば、１μｍ程度とすることができる。
なお、無機絶縁層１２を熱酸化膜（ＳｉＯ２膜）とし、無機絶縁層１３をシリコン窒化膜（ＳｉＮ膜）上にシリコン酸化膜（ＳｉＯ２膜）が積層された２層構成とすることにより、無機基板１１の反りを抑制できる。この理由については、製造工程の説明の中で後述する。
配線層１４は、内壁面が無機絶縁層１２に被覆された貫通孔１１ｚを充填すると共に、開口部１３ｘ内に露出する無機絶縁層１２の上面に延在している。配線層１４の上面は、例えば、無機絶縁層１３の上面と面一とすることができる。具体的には、無機絶縁層１３の第２無機絶縁膜１３ｂの上面と面一とすることができる。配線層１４において、貫通孔１１ｚを充填する部分は貫通配線として機能する。配線層１４において、開口部１３ｘ内に露出する部分は配線パターンとして機能する。但し、配線層１４において、開口部１３ｘ内に露出する部分を平面形状が円形等のパッドとしてもよい。配線層１４の下面は、無機基板１１の他方の面１１ｇから例えば１０μｍ程度突出している。配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４は、銅（Ｃｕ）以外の金属（例えば、チタン（Ｔｉ）等）を含んでいてもよい。
無機絶縁層１５は、無機絶縁層１３の上面及び配線層１４の上面に積層されている。無機絶縁層１５は、開口部１５ｘ（ビアホール）を有し、開口部１５ｘ内には、配線層１４の上面が露出している。無機絶縁層１５は、第１無機絶縁膜１５ａと第２無機絶縁膜１５ｂが積層した構造とすることができる。第１無機絶縁膜１５ａ及び第２無機絶縁膜１５ｂの材料や厚さ等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。
配線層１６は、開口部１５ｘ内を充填するように形成されたビア配線である。配線層１６の下面は、開口部１５ｘ内に露出する配線層１４の上面に接している。配線層１６は、配線層１４と電気的に接続されている。配線層１６の上面は、例えば、無機絶縁層１５の上面と面一とすることができる。具体的には、無機絶縁層１５の第２無機絶縁膜１５ｂの上面と面一とすることができる。配線層１６の材料は、例えば、配線層１４と同様とすることができる。
無機絶縁層１７は、無機絶縁層１５の上面及び配線層１６の上面に積層されている。無機絶縁層１７は、開口部１７ｘを有し、開口部１７ｘ内には、配線層１６の上面が露出している。無機絶縁層１７は、第１無機絶縁膜１７ａと第２無機絶縁膜１７ｂが積層した構造とすることができる。第１無機絶縁膜１７ａ及び第２無機絶縁膜１７ｂの材料や厚さ等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。
配線層１８は、開口部１７ｘ内を充填するように形成された配線パターンである。配線層１８の下面は、開口部１７ｘ内に露出する配線層１６の上面に接している。配線層１８は、配線層１６と電気的に接続されている。配線層１８の上面は、例えば、無機絶縁層１７の上面と面一とすることができる。具体的には、無機絶縁層１７の第２無機絶縁膜１７ｂの上面と面一とすることができる。配線層１８の材料は、例えば、配線層１４と同様とすることができる。
無機絶縁層１９は、無機絶縁層１７の上面及び配線層１８の上面に積層されている。無機絶縁層１９は、開口部１９ｘ（ビアホール）を有し、開口部１９ｘ内には、配線層１８の上面が露出している。無機絶縁層１９は、第１無機絶縁膜１９ａと第２無機絶縁膜１９ｂが積層した構造とすることができる。第１無機絶縁膜１９ａ及び第２無機絶縁膜１９ｂの材料や厚さ等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。
配線層２０は、開口部１９ｘ内に充填されたビア配線、及び無機絶縁層１９の上面に形成された電子部品搭載用のパッドを含んで構成されている。配線層２０は、配線パターンを含んでもよい。配線層２０を構成するビア配線の下面は、開口部１９ｘ内に露出する配線層１８の上面に接している。配線層２０は、配線層１８と電気的に接続されている。配線層２０を構成するパッドは、無機絶縁層１９の上面から突出している。配線層２０の材料は、例えば、配線層１４と同様とすることができる。
金属層２１は、配線層２０の上面に形成されている。金属層２１の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。但し、金属層２１は、必要に応じて設ければよい。
無機絶縁層２５は、無機基板１１の他方の面１１ｇに形成されている。無機絶縁層２５は、第１無機絶縁膜２５ａと第２無機絶縁膜２５ｂが積層した構造とすることができる。第１無機絶縁膜２５ａは、無機基板１１の他方の面１１ｇ及び配線層１４の突出部の側面を被覆し、配線層１４の突出部の下面を露出するように形成されている。第２無機絶縁膜２５ｂは、第１無機絶縁膜２５ａの下面に形成されている。第２無機絶縁膜２５ｂは、開口部２５ｘを有し、開口部２５ｘ内には、配線層１４の突出部の下面及び第１無機絶縁膜２５ａの下面が露出している。
第１無機絶縁膜２５ａの材料としては、例えば、シリコン酸化膜（ＳｉＯ２膜）等を用いることができる。第２無機絶縁膜２５ｂの材料としては、例えば、シリコン窒化膜（ＳｉＮ膜）等を用いることができる。第１無機絶縁膜２５ａの厚さは、例えば、１μｍ程度とすることができる。第２無機絶縁膜２５ｂの厚さは、例えば、０．１μｍ程度とすることができる。
配線層２６は、開口部２５ｘ内を充填するように形成された配線パターンである。配線層２６の上面は、開口部２５ｘ内に露出する配線層１４の突出部の下面に接している。配線層２６は、配線層１４と電気的に接続されている。配線層２６の下面は、例えば、無機絶縁層２５の下面と面一とすることができる。具体的には、無機絶縁層２５の第２無機絶縁膜２５ｂの下面と面一とすることができる。配線層２６の材料は、例えば、配線層１４と同様とすることができる。
有機絶縁層２７は、無機絶縁層２５の下面及び配線層２６の下面に積層されている最外絶縁層である。有機絶縁層２７は、開口部２７ｘ（ビアホール）を有し、開口部２７ｘ内には、配線層２６の下面が露出している。有機絶縁層２７の材料としては、例えば、熱硬化性の感光性絶縁樹脂（例えば、ポリイミド）等を用いることができる。有機絶縁層２７の厚さは、例えば、３μｍ程度とすることができる。
配線層２８は、開口部２７ｘ内に充填されたビア配線、及び有機絶縁層２７の下面に形成されたパッドを含んで構成されている。配線層２８を構成するビア配線の上面は、開口部２７ｘ内に露出する配線層２６の下面に接している。配線層２８は、配線層２６と電気的に接続されている。配線層２８を構成するパッドは、有機絶縁層２７の下面から突出している。配線層２８の材料は、例えば、配線層１４と同様とすることができる。
次に、補強部材３について説明する。補強部材３は、配線部材２の一方の面１１ｆ側の配線層２０の形成領域の外縁部に接着部４を介して配置された枠状の部材である。補強部材３は、配線部材２と同一層構成と、同一の厚さを持つ。すなわち、補強部材３は、無機基板１１と、無機基板１１の他方の面１１ｆ側に、無機絶縁層１２と、無機絶縁層１３と、無機絶縁層１５と、無機絶縁層１７と、無機絶縁層１９とを有する。無機基板１１の他方の面１１ｆ側には、無機絶縁層が複数層積層された無機絶縁構造体が設けられている。一方で、補強部材３の無機基板１１の一方の面１１ｇ側には、無機絶縁層２５と、有機絶縁層２７とを有する。但し、補強部材３では、ビアや配線パターン、パッド等となる配線層は形成されていない。
又、補強部材３には、略中央部に、無機基板１１、無機絶縁層１２、１３、１５、１７、１９、２５、及び有機絶縁層２７を貫通する開口部３ｘが設けられている。開口部３ｘの内側に、電子部品搭載用のパッドとなる配線層２０と金属層２１が露出している。補強部材３の層構成は、配線部材２の無機絶縁層１２、１３、１５、１７、１９、２５、及び有機絶縁層２７と無機基板１１からなる層構成と、接着部４を中心として上下対称になるように配置されている。
補強部材３の無機基板１１の他方の面１１ｆと、配線部材２の無機基板１１の一方の面１１ｆが向かい合うように配置されている。言い換えれば、補強部材３の無機絶縁層１９の下面が、接着部４を介して、配線部材２の無機絶縁層１９の上面と接着されている。接着部４としては、例えば、熱硬化性のエポキシ系接着材等を用いることができる。補強部材３を構成する無機基板１１を第２無機基板と称する場合がある。
［第１の実施の形態に係るインターポーザの製造方法］
次に、第１の実施の形態に係るインターポーザの製造方法について説明する。図２〜図５は、第１の実施の形態に係るインターポーザの製造工程を例示する図である。なお、本実施の形態では、シリコンウェハ等を用いて複数のインターポーザとなる部分を作製後、個片化して各インターポーザとする工程の例を示すが、単品のインターポーザを作製する工程としてもよい。又、シリコンに代えてガラス（例えば、硼珪酸ガラス）等を用いてもよい。
まず、図２（ａ）に示す工程では、無機基板１１を準備し、無機基板１１の一方の面１１ｆに凹部１１ｘを形成する。具体的には、無機基板１１として、例えば、６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等を準備する。シリコンウェハの厚さは、例えば、０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等とすることができる。なお、Ｃは、最終的に無機基板１１等を切断する位置（以降、切断位置Ｃとする）を示している。
次に、例えば、無機基板１１の一方の面１１ｆに凹部１１ｘを形成する位置を開口するレジストを形成し、レジストをマスクとして無機基板１１をエッチングすることにより凹部１１ｘを形成する。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。凹部１１ｘの平面形状は、例えば、直径が１０μｍ程度の円形とすることができる。凹部１１ｘのピッチは、例えば、５０μｍ程度とすることができる。凹部１１ｘの深さは、例えば、１１０μｍ程度とすることができる。
次に、図２（ｂ）に示す工程では、無機基板１１の一方の面１１ｆ及び他方の面１１ｇ、並びに凹部１１ｘの内壁面及び内底面に無機絶縁層１２を形成する。無機絶縁層１２としては、例えば熱酸化膜（ＳｉＯ２膜）を用いることができる。無機絶縁層１２は、無機基板１１の表面近傍の温度を例えば１１００℃程度とするウェット熱酸化法により熱酸化することで形成できる。無機絶縁層１２の厚さは、例えば、１μｍ程度とすることができる。
次に、図２（ｃ）に示す工程では、無機基板１１の一方の面１１ｆに形成された無機絶縁層１２上に、開口部１３ｘを有する無機絶縁層１３を形成する。無機絶縁層１３は、第１無機絶縁膜１３ａと第２無機絶縁膜１３ｂが積層した構造とすることができる。第１無機絶縁膜１３ａの材料としては、例えば、シリコン窒化膜（ＳｉＮ膜）等を用いることができる。第２無機絶縁膜１３ｂの材料としては、例えば、シリコン酸化膜（ＳｉＯ２膜）等を用いることができる。第１無機絶縁膜１３ａの厚さは、例えば、０．１μｍ程度とすることができる。第２無機絶縁膜１３ｂの厚さは、例えば、１μｍ程度とすることができる。
第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂは、無機基板１１の一方の面１１ｆ及び凹部１１ｘに形成された無機絶縁層１２上に、成膜温度を４００℃程度とするＣＶＤ法（Chemical Vapor Deposition法）等により順次積層できる。その後、開口部１３ｘを形成する部分のみを露出するマスクを介して、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂをエッチングすることで、開口部１３ｘを形成する。開口部１３ｘは、平面視において（無機基板１１の一方の面１１ｆに対して垂直な方向から視て）、凹部１１ｘを含むように形成することができる。
無機絶縁層１２を熱酸化膜（ＳｉＯ２膜）とし、無機絶縁層１３をシリコン窒化膜（ＳｉＮ膜）上にシリコン酸化膜（ＳｉＯ２膜）が積層された２層構成とすることにより、無機基板１１の反りを抑制できる。これは、以下の理由による。一般に、膜を形成すると引っ張り応力（＋で表す）と圧縮応力（−で表す）が発生するが、熱酸化膜（ＳｉＯ２膜）である無機絶縁層１２には−３００ＭＰａ程度の圧縮応力が発生する。又、ＣＶＤ法により形成したシリコン窒化膜（ＳｉＮ膜）である第１無機絶縁膜１３ａには＋１４０ＭＰａ程度の引っ張り応力が発生する。又、ＣＶＤ法により形成したシリコン酸化膜（ＳｉＯ２膜）である第２無機絶縁膜１３ｂには−１１０ＭＰａ程度の圧縮応力が発生する。引っ張り応力が発生すると膜は凹状に反ろうとし、圧縮応力が発生すると膜は凸状に反ろうとするため、上記のように逆方向に反ろうとする膜を積層することにより、反りの発生を抑制できる。なお、ＣＶＤ法で形成された膜の応力は、成膜装置や成膜条件を調整することにより、制御することが可能である。
なお、第１無機絶縁膜１３ａの材料としてシリコン窒化膜（ＳｉＮ膜）を用い、第２無機絶縁膜１３ｂの材料としてシリコン酸化膜（ＳｉＯ２膜）を用いた場合には、開口部１３ｘを形成する際に、各々の膜を別のエッチャントを用いて選択的にエッチングできる。シリコン窒化膜（ＳｉＮ膜）のエッチャントとしては、例えば、ＣＦ４とＯ２等を用いることができ、シリコン酸化膜（ＳｉＯ２膜）のエッチャントとしては、例えば、ＣＦ４等を用いることができる。
この場合、無機絶縁層１２を熱酸化膜（ＳｉＯ２膜）としておけば、シリコン窒化膜（ＳｉＮ膜）である第１無機絶縁膜１３ａをエッチングする際に、シリコン酸化膜（ＳｉＯ２膜）である無機絶縁層１２がエッチングストップ層となる。そのため、オーバーエッチが発生せず、開口部１３ｘの深さを正確に規定することが可能となり、後工程において開口部１３ｘ内に平坦性のよい配線層を形成できる。
次に、図２（ｄ）に示す工程では、凹部１１ｘ及び開口部１３ｘを充填する配線層１４を形成する。配線層１４は、無機基板１１を貫通する貫通配線及び無機基板１１の一方の側に形成される配線パターンとなるものである。配線層１４を形成するには、まず、例えば、無機絶縁層１３上及び開口部１３ｘ内に露出する無機絶縁層１２上に、無電解めっき法やスパッタ法等によりＣｕやＴｉ等を含むシード層（図示せず）を形成する。
そして、シード層をめっき給電層に利用する電解めっき法によりシード層上にＣｕ層等を含む電解めっき層を形成する。これにより、凹部１１ｘ内を含む無機絶縁層１３上にシード層及び電解めっき層が形成される。その後、凹部１１ｘ内を含む開口部１３ｘ内に形成されたシード層及び電解めっき層以外の部分をＣＭＰ法（chemical mechanical polishing法）等を用いて除去する。これにより、シード層及び電解めっき層を含む配線層１４が形成される。配線層１４の上面は、例えば、無機絶縁層１３の上面と面一とすることができる。具体的には、無機絶縁層１３の第２無機絶縁膜１３ｂの上面と面一とすることができる。
次に、図３（ａ）に示す工程では、無機絶縁層１３、１５、１７、１９と配線層１６、１８、２０とを順次積層して配線構造体を形成する。具体的には、例えば、無機絶縁層１３の上面及び配線層１４の上面に、図２（ｃ）の工程と同様にして、開口部１５ｘを有する無機絶縁層１５を形成する。そして、図２（ｄ）の工程と同様にして、ビア配線である配線層１６を形成する。無機絶縁層１５は、第１無機絶縁膜１５ａと第２無機絶縁膜１５ｂが積層した構造とすることができる。第１無機絶縁膜１５ａ及び第２無機絶縁膜１５ｂの材料や厚さ、成膜方法等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。配線層１６の上面は、例えば、無機絶縁層１５の上面と面一とすることができる。具体的には、無機絶縁層１５の第２無機絶縁膜１５ｂの上面と面一とすることができる。
なお、無機絶縁層１５をシリコン窒化膜（ＳｉＮ膜）上にシリコン酸化膜（ＳｉＯ２膜）が積層された２層構成とすることにより、無機基板１１の反りを抑制できる。これは、前述のように、シリコン窒化膜（ＳｉＮ膜）の引っ張り応力とシリコン酸化膜（ＳｉＯ２膜）の圧縮応力が打ち消しあって反りを抑制するためである。後述の無機絶縁層１７、１９、及び２５についても同様である。
次に、例えば、無機絶縁層１５の上面及び配線層１６の上面に、図２（ｃ）の工程と同様にして、開口部１７ｘを有する無機絶縁層１７を形成する。そして、図２（ｄ）の工程と同様にして、配線パターンである配線層１８を形成する。無機絶縁層１７は、第１無機絶縁膜１７ａと第２無機絶縁膜１７ｂが積層した構造とすることができる。第１無機絶縁膜１７ａ及び第２無機絶縁膜１７ｂの材料や厚さ、成膜方法等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。配線層１８の上面は、例えば、無機絶縁層１７の上面と面一とすることができる。具体的には、無機絶縁層１７の第２無機絶縁膜１７ｂの上面と面一とすることができる。
次に、例えば、無機絶縁層１７の上面及び配線層１８の上面に、図２（ｃ）の工程と同様にして、開口部１９ｘを有する無機絶縁層１９を形成する。そして、開口部１９ｘ内及び無機絶縁層１９の上面に、ビア配線及びパッドである配線層２０を形成する。配線層２０は、例えば、平面形状が円形状になるように形成できる。無機絶縁層１９は、第１無機絶縁膜１９ａと第２無機絶縁膜１９ｂが積層した構造とすることができる。第１無機絶縁膜１９ａ及び第２無機絶縁膜１９ｂの材料や厚さ、成膜方法等は、例えば、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂと同様とすることができる。
配線層２０を形成するには、例えば、無機絶縁層１９の上面、開口部１９ｘの内側面、及び配線層１８の上面に、無電解めっき法やスパッタ法等によりＣｕやＴｉ等を含むシード層（図示せず）を連続的に形成する。そして、配線層２０を形成する部分のみを露出するレジストをシード層上に形成する。
そして、シード層をめっき給電層に利用する電解めっき法によりレジストから露出するシード層上にＣｕ層等を含む電解めっき層を形成する。これにより、レジストから露出する部分にシード層及び電解めっき層が積層形成される。その後、レジストを除去し、更に電解めっき層に覆われていない部分のシード層を除去することにより、シード層及び電解めっき層を含む配線層２０が形成される。配線層２０の上面及び側面は、無機絶縁層１９から露出する。
必要に応じ、配線層２０上に、例えば無電解めっき法等により金属層２１を形成してもよい。金属層２１の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した配線層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した配線層）等を挙げることができる。
次に、図３（ｂ）に示す工程では、無機絶縁層１９上に接着材１００を介して支持体１１０を仮接着する。接着材１００としては、後工程で容易に剥離可能なものを選択することが好ましく、例えば、溶剤に可溶なオレフィン系の接着材等を用いることができる。支持体１１０としては、例えば、シリコンウェハ等を用いることができる。支持体１１０の厚さは、図３（ｂ）に示す構造体の反りを低減する観点から、無機基板１１と同程度とすることが好ましい。
次に、図３（ｃ）に示す工程では、無機基板１１の他方の面１１ｇ側を、例えば、グラインダーで研磨し、無機基板１１の厚さを１１０μｍ程度まで薄型化する。その後、無機基板１１の他方の面１１ｇ側を１０μｍ程度エッチングする。この際、配線層１４はエッチングされないので、配線層１４の先端部が無機基板１１の他方の面１１ｇから１０μｍ程度突出する。
次に、図４（ａ）に示す工程では、無機基板１１の他方の面１１ｇに、配線層１４の突出部を覆うように、第１無機絶縁膜２５ａ及び第２無機絶縁膜２５ｂを順次積層して無機絶縁層２５を形成する。第１無機絶縁膜２５ａ及び第２無機絶縁膜２５ｂは、例えば、成膜温度を２００℃程度とするＣＶＤ法により順次積層できる。なお、接着材１００の耐熱温度が２００℃程度であるため、この工程では、ＣＶＤ法における成膜温度を２００℃程度とする必要があり、これ以上の温度とすることは困難である。
第１無機絶縁膜２５ａの材料としては、例えば、シリコン酸化膜（ＳｉＯ２膜）等を用いることができる。第２無機絶縁膜２５ｂの材料としては、例えば、シリコン窒化膜（ＳｉＮ膜）等を用いることができる。第１無機絶縁膜２５ａの厚さは、例えば、１μｍ程度とすることができる。第２無機絶縁膜２５ｂの厚さは、例えば、０．１μｍ程度とすることができる。
次に、図４（ｂ）に示す工程では、配線層２６、有機絶縁層２７、及び配線層２８を形成する。具体的には、例えば、ＣＭＰ等で第２無機絶縁膜２５ｂを平坦化した後、所定のマスクを介して、第１無機絶縁膜２５ａ及び第２無機絶縁膜２５ｂをエッチングすることで、開口部２５ｘを形成する。そして、図２（ｄ）の工程と同様にして、配線パターンである配線層２６を形成する。配線層２６の下面は、例えば、無機絶縁層２５の下面と面一とすることができる。具体的には、無機絶縁層２５の第２無機絶縁膜２５ｂの下面と面一とすることができる。
次に、無機絶縁層２５の下面及び配線層２６の下面に、開口部２７ｘを有する有機絶縁層２７を形成する。具体的には、無機絶縁層２５の下面及び配線層２６の下面に、例えば、熱硬化性の感光性絶縁樹脂（例えば、ポリイミド）を塗布又はラミネートし、露光及び現像して開口部２７ｘを形成する。そして、熱硬化性の感光性絶縁樹脂を所定の硬化温度に加熱して硬化させ、有機絶縁層２７を形成する。有機絶縁層２７の厚さは、例えば、３μｍ程度とすることができる。次に、図３（ａ）の配線層２０と同様の方法により、開口部２７ｘ内及び有機絶縁層２７の下面に外部接続用のパッドとなる配線層２８を形成する。
なお、無機絶縁層２５の下面及び配線層２６の下面に、有機絶縁層２７を設ける第１の理由は、高温にする工程が必要ないためである。つまり、本実施の形態では、無機基板１１を１００μｍ程度まで薄型化するため、その後の工程において、薄型化された無機基板１１を単独で流すことは困難である。そこで、無機基板１１に接着材１００を介して支持体１１０を仮固定して無機基板１１を補強しているが、接着材１００として耐熱性が高い材料を選定することが困難であるため、耐熱性が低い材料（耐熱温度が２００℃程度の材料）を用いている。
このため、支持体１１０を仮固定した後の工程は、接着材１００の耐熱温度以下にする必要がある。従って、接着材１００の耐熱温度以上（例えば、４００℃）とするＣＶＤ法でシリコン酸化膜等を形成するプロセスを採用することができず、接着材１００の耐熱温度以上にする必要がない有機絶縁層２７を形成する工程を採用している。
なお、図４（ａ）に示す工程では、成膜温度を２００℃程度とするＣＶＤ法により無機絶縁層２５を形成しているが、成膜温度が低いため、成膜温度を４００℃程度とするＣＶＤ法により無機絶縁層を形成する場合に比べて、絶縁性の良い膜が形成し難い。このようなプロセスで無機絶縁層を複数層積層することは好ましくないため、無機基板１１の他方の面１１ｇ側は、無機絶縁層が複数層積層された無機絶縁構造体を有していない。一方、有機絶縁層２７の材料として接着材１００の耐熱温度以下で硬化する材料（例えば、ポリイミド）を選定することは容易であり、良好な絶縁性も確保できることから、無機基板１１の他方の側に有機絶縁層２７を設けている。
無機絶縁層２５の下面及び配線層２６の下面に、有機絶縁層２７を設ける第２の理由は、インターポーザ１全体の熱膨張係数を大きくするためである。無機基板１１としてシリコンを用いたインターポーザ１の熱膨張係数は、有機絶縁層２７を設けない場合、ＭＥＭＳ素子や半導体素子等の電子部品と同程度となる。この場合、インターポーザ１を接合部を介して有機配線基板上に実装し、接合部を被覆するアンダーフィル樹脂を形成し、アンダーフィル樹脂を熱硬化させた際に、アンダーフィル樹脂が収縮して有機配線基板が反ってしまう。これは、有機絶縁層２７を有しないインターポーザ１と有機配線基板との熱膨張係数の差が大きいためである。
そこで、無機絶縁層２５の下面及び配線層２６の下面に有機絶縁層２７を設けることにより、インターポーザ１全体の熱膨張係数を大きくする。これにより、インターポーザ１と有機配線基板との熱膨張係数の差が小さくなり、アンダーフィル樹脂を熱硬化させた際の有機配線基板の反り量を低減できる。その結果、接合部にかかる応力を低減することが可能となり、インターポーザ１と有機配線基板との接続信頼性を向上できる。
次に、図４（ｃ）に示す工程では、接着材１００及び支持体１１０を除去する。接着材１００としてオレフィン系の接着材を用いた場合には、接着材１００を所定の溶剤で溶かすことにより、支持体１１０を除去できる。これにより、配線部材２が完成する。なお、この状態では、無機基板１１の一方の面１１ｆ側と他方の面１１ｇ側で層数、層構成、熱履歴等が異なるため、反りが大きい（後述の実施例参照）。
次に、図５（ａ）に示す工程では、配線部材２と同様の工程により、配線部材２と同一層構成であって、補強部材３を構成する無機基板及び各絶縁層の厚さが配線部材２を構成する無機基板及び各絶縁層の厚さと同一である補強部材３を作製する。但し、補強部材３では、ビア配線や配線パターン、パッド等となる配線層は形成しない。補強部材３を形成するには、具体的には、まず、図２（ａ）と同様にして、無機基板１１として、所定形状のシリコンウェハ等を準備する。そして、図２（ｃ）と同様にして、無機基板１１の他方の面１１ｆに、第１無機絶縁膜１３ａ及び第２無機絶縁膜１３ｂを積層して無機絶縁層１３を形成する。そして、図３（ａ）と同様にして、無機絶縁層１３上に無機絶縁層１５、無機絶縁層１７、及び無機絶縁層１９を順次積層する。
そして、図３（ｂ）及び図３（ｃ）と同様にして、無機基板１１を１００μｍ程度に薄型化する。そして、図４（ａ）と同様にして、無機基板１１の一方の面１１ｇに無機絶縁層２５を形成する。そして、図４（ｂ）と同様にして、無機絶縁層２５に有機絶縁層２７を積層後、図４（ｃ）と同様にして、接着材１００及び支持体１１０を除去する。
更に、ウェットエッチング又はドライエッチングで開口部３ｘを形成することにより、配線部材２と同一層構成及び同一層厚であり、平面形状が枠状の補強部材３が完成する。
次に、図５（ｂ）に示す工程では、補強部材３を接着部４を介して配線部材２上に接着する。例えば、図５（ｂ）に示す断面図において、補強部材３は、図５（ａ）に示す補強部材３と上下反転させた状態で配線部材２の上に配置され、補強部材３の無機絶縁層１９の下面に接着部４を貼り付ける。接着部４としては、例えば、熱硬化性のエポキシ系接着材等を用いることができる。次に、補強部材３を接着部４を介して配線部材２上に載置し、所定温度に加熱して接着部４を硬化させる。これにより、補強部材３が接着部４を介して配線部材２上に接着される。なお、接着部４として、紫外線硬化性の接着材等を用いてもよい。
その後、補強部材３が接着部４を介して配線部材２上に接着された構造体を、ダイサー等を用いて切断位置Ｃで切断することにより、個片化された複数のインターポーザ１が完成する。なお、補強部材３及び配線部材２を各々ダイサー等を用いて切断位置Ｃで切断して個片化する。そして、その後、各補強部材３の無機絶縁層１９の下面に接着部４を貼り付けて各配線部材２上に載置し、所定温度に加熱して接着部４を硬化させてインターポーザ１を作製してもよい。
このように、本実施の形態では、配線部材２と同様の工程により、配線部材２と同一層構成、同一層厚の補強部材３を形成する。これにより、配線部材２と補強部材３とは、物性値や熱履歴が等しくなるため、各々の反りの挙動が同一傾向となる。そのため、配線部材２上に接着部４を中心に上下対称な構造となるように補強部材３を積層することにより、配線部材２と補強部材３が互いに逆方向に反る（互いの反りを打ち消す方向に反る）ため、インターポーザ１全体の反りを抑制できる。
又、本実施の形態では、配線部材２の無機基板１１の一方の面１１ｆに複数の層を有する配線構造体（無機絶縁層１３、１５、１７、１９と配線層１６、１８、２０）を形成している。そのため、狭ピッチな貫通配線（貫通孔１１ｚ）を形成することなく、インターポーザ１に搭載するＭＥＭＳ素子や半導体素子等の電子部品の狭ピッチに対応した高密度な配線パターン（例えば、ライン／スペースが１μｍ／１μｍ）を形成できる。
〈実施例〉
図１に示すインターポーザ１を実際に作製し、反り量の測定を行った。なお、比較例１として、補強部材３を設けない図１の配線部材２のみのサンプルを作製し、反り量の測定を行った。又、比較例２として、図１の補強部材３に代えて、表面にシリコン酸化膜が形成されたシリコン基板のみ（図１の無機基板１１、無機絶縁層１２、及び第１無機絶縁膜２５ａのみ）を設けたサンプルを作製し、反り量の測定を行った。
なお、比較例１、比較例２、及び実施例の各サンプルにおいて、配線部材２の部分の材料、層構成、各層厚等は全く同じである。又、比較例２及び実施例の各サンプルにおいて、補強部材の無機基板１１、無機絶縁層１２、及び第１無機絶縁膜２５ａの材料、形状、厚さ等は全く同じである。比較例１、比較例２、及び実施例の反り量の測定結果を表１に示す。
Figure 2014192386
表１に示すように、補強部材３を設けない図１の配線部材２のみの場合（比較例１）には、反り量が１９５μｍであった。又、図１の補強部材３に代えて、表面にシリコン酸化膜が形成されたシリコン基板のみ（図１の無機基板１１、無機絶縁層１２、及び第１無機絶縁膜２５ａのみ）を設けた場合（比較例２）には、反り量が１４７μｍであった。
これに対し、図１に示すインターポーザ１の場合（実施例）には、反り量が１００μｍであり、比較例１及び２に対して大幅に反り量が改善されていることが確認された。つまり、配線部材２上に接着部４を介して上下対称な構造となるように補強部材３を積層することにより、配線部材２と補強部材３が互いに逆方向に反る（互いの反りを打ち消す方向に反る）ため、インターポーザ１全体の反りを抑制できることが確認された。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、補強部材３を複数の部位から構成する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図６は、第１の実施の形態の変形例１に係るインターポーザを例示する図であり、図６（ａ）が断面図、図６（ｂ）が平面図である。図６（ａ）に示すように、インターポーザ１Ａの断面構造は、インターポーザ１の断面構造と同一である。しかし、図６（ｂ）に示すように、補強部材３が複数の部位３ａ、３ｂ、３ｃ、及び３ｄから構成されている点が、インターポーザ１（図１（ｂ）参照）と相違する。
複数の部位３ａ、３ｂ、３ｃ、及び３ｄは、各々が平板状の部材であり、無機基板１１の表裏面に図１に示す所定の層を積層後、厚さ方向（積層方向）に分割することにより形成できる。複数の部位３ａ、３ｂ、３ｃ、及び３ｄは、隣接する部位の端部同士が接着材等（図示せず）により平面形状がＬ字形状になるように固定され、全体として枠状の補強部材３を形成している。
このように、補強部材３を複数の部位から構成することにより、無機基板１１等に貫通孔３ｘを設ける場合に比べて、補強部材３を構成する材料のむだを省くことができる。つまり、図１の構造の補強部材３では、貫通孔３ｘ内の部分を廃棄することになるが、図６の構造の補強部材３では、廃棄する部分がない。その結果、インターポーザ１Ａの低価格化を実現できる。
〈第２の実施の形態〉
第２の実施の形態では、インターポーザ１にＭＥＭＳ素子や半導体素子等の電子部品を実装した電子部品パッケージの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図７は、第２の実施の形態に係る電子部品パッケージを例示する図であり、図７（ａ）が断面図、図７（ｂ）が平面図である。
図７を参照するに、電子部品パッケージ１Ｂは、インターポーザ１と、ＭＥＭＳ素子や半導体素子等の電子部品５１及び６１と、突起電極５２と、接合部５３と、アンダーフィル樹脂５４とを有する。なお、本実施の形態では、２つの電子部品を実装する例を示すが、これには限定されず、１つの電子部品を実装してもよいし、３つ以上の電子部品を実装してもよい。又、複数の電子部品を実装する場合は、同一機能の電子部品のみを搭載してもよいし、異なる機能の電子部品が混在してもよい。
電子部品５１は、インターポーザ１の配線部材２上であって、かつ、補強部材３の開口部３ｘ内に実装されている。より詳しくは、電子部品５１の下面側には、突起電極５２が設けられている。突起電極５２は、例えば、銅ピラーや金バンプ等である。
突起電極５２は、接合部５３を介して、配線部材２の金属層２１と電気的に接続されている。接合部５３としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。接合部５３として、例えば、銀ペースト等の導電性ペーストを用いてもよい。配線部材２上には、突起電極５２や接合部５３を被覆するアンダーフィル樹脂５４が設けられている。
電子部品６１も電子部品５１と同様にして、インターポーザ１の配線部材２上であって、かつ、補強部材３の開口部３ｘ内に実装されている。電子部品５１と電子部品６１とは、配線部材２に形成された所定の配線層を介して電気的に接続することができる。
このように、インターポーザ１に電子部品５１及び６１を実装した電子部品パッケージ１Ｂを実現できる。この際、インターポーザ１は反り量が抑制されているため、電子部品５１及び６１を容易に実装できる。又、インターポーザ１は反り量が抑制されているため、配線部材２と電子部品５１及び６１との接続信頼性を向上できる。
又、配線部材２の無機基板１１にシリコンを用いているため、無機基板１１上に半導体製造プロセスにより各配線層を高密度に形成できる。そのため、狭ピッチな貫通配線（貫通孔１１ｚ）を形成することなく、高密度な配線パターンを形成できる。その結果、突起電極５２等が狭ピッチ化した電子部品５１及び６１を実装できる。
〈第３の実施の形態〉
第３の実施の形態では、電子部品パッケージ１Ｂを有機配線基板上に実装する例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図８は、第２の実施の形態に係る電子部品パッケージを有機配線基板上に実装した状態を例示する断面図である。
図８を参照するに、電子部品パッケージ１Ｂは、有機配線基板７０上に実装されている。有機配線基板７０は、例えば、有機絶縁樹脂層と配線層とが交互に積層され、所定の配線層同士が所定の有機絶縁樹脂層を貫通するビア配線により電気的に接続されたビルドアップ配線基板である。有機配線基板７０の一方の面にはパッド７１が形成されている。
電子部品パッケージ１Ｂにおいて、配線部材２の配線層２８は、接合部８１を介して、有機配線基板７０のパッド７１と電気的に接続されている。接合部８１としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。接合部８１として、例えば、銀ペースト等の導電性ペーストを用いてもよい。有機配線基板７０の一方の面には、配線層２８や接合部８１を被覆するアンダーフィル樹脂８２が設けられている。
このように、電子部品パッケージ１Ｂは、有機配線基板７０上に実装される場合がある。電子部品パッケージ１Ｂのインターポーザ１において、配線部材２の最外層には有機絶縁層２７が設けられているため、従来のように配線部材２が無機材料のみから形成されている場合と比べて、インターポーザ１全体の熱膨張係数が大きくなる。
そのため、有機配線基板７０とインターポーザ１との熱膨張係数の差は、有機配線基板７０と従来の無機材料のみから形成されたインターポーザとの熱膨張係数の差よりも小さくなる。これにより、有機配線基板７０上に電子部品パッケージ１Ｂを実装し、接合部８１等を被覆するアンダーフィル樹脂８２を形成し、アンダーフィル樹脂８２を熱硬化させた際に、アンダーフィル樹脂８２が収縮して生じる有機配線基板７０の反り量を低減できる。その結果、接合部８１にかかる応力を低減することが可能となり、電子部品パッケージ１Ｂの配線部材２と有機配線基板７０との接続信頼性を向上できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
１、１Ａ インターポーザ
１Ｂ 電子部品パッケージ
２ 配線部材
３ 補強部材
３ｘ、１３ｘ、１５ｘ、１７ｘ、１９ｘ、２５ｘ、２７ｘ 開口部
４ 接着部
１１ 無機基板
１１ｘ 凹部
１１ｚ 貫通孔
１２、１３、１５、１７、１９、２５ 無機絶縁層
１３ａ、１５ａ、１７ａ、１９ａ、２５ａ 第１無機絶縁膜
１３ｂ、１５ｂ、１７ｂ、１９ｂ、２５ｂ 第２無機絶縁膜
１４、１６、１８、２０、２６、２８ 配線層
２１ 金属層
２７ 有機絶縁層
５１、６１ 電子部品
５２ 突起電極
５３、８１ 接合部
５４、８２ アンダーフィル樹脂
７０ 有機配線基板
７１ パッド
１００ 接着材
１１０ 支持体

Claims (6)

  1. 第１無機基板を備えた配線部材と、接着部を介して前記配線部材上に接着された、第２無機基板を備えた補強部材と、を有し、
    前記第１無機基板の前記接着部側の面には、第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層とが各々複数層積層され、前記第１無機基板の前記接着部側とは反対側の面には第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層と有機絶縁層とが積層され、
    前記第２無機基板の前記接着部側の面には、第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層が複数層積層され、前記第２無機基板の前記接着部側とは反対側の面には第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と有機絶縁層とが積層され、
    前記第１無機基板の前記接着部側の前記無機絶縁層と、前記第２無機基板の前記接着部側の前記無機絶縁層とは同一層構成であって、前記接着部を中心として上下対称に配置され、
    前記第１無機基板の前記接着部側とは反対側の前記無機絶縁層及び前記有機絶縁層と、前記第２無機基板の前記接着部側とは反対側の前記無機絶縁層及び前記有機絶縁層とは同一層構成であって、前記接着部を中心として上下対称に配置され、
    前記第１無機基板及び前記第２無機基板の各々の前記接着部側とは反対側の最外絶縁層は有機絶縁層であるインターポーザ。
  2. 前記第１無機基板と前記第２無機基板とは同一の厚さであり、
    前記接着部を中心として上下対称に配置された絶縁層同士は、同一の厚さである請求項１記載のインターポーザ。
  3. 前記補強部材は、前記配線部材の一方の側の外縁部に配置された枠状の部材であり、
    前記補強部材の内側には電子部品搭載用のパッドとなる配線層が露出している請求項１又は２記載のインターポーザ。
  4. 請求項３記載のインターポーザの前記電子部品搭載用のパッドに電子部品が実装された電子部品パッケージ。
  5. 第１無機基板の両面に配線層及び絶縁層が設けられた配線部材を作製する工程と、
    第２無機基板の両面に絶縁層が設けられた補強部材を作製する工程と、
    前記配線部材上に接着部を介して前記補強部材を接着する工程と、を有し、
    前記配線部材を作製する工程では、前記第１無機基板の一方の面側に、第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層とを各々複数層積層し、前記第１無機基板の他方の面側に第１無機絶縁膜及び第２無機絶縁膜を含む無機絶縁層と配線層と最外絶縁層となる有機絶縁層とを積層し、
    前記補強部材を作製する工程では、前記第１無機基板の両面に設けられた絶縁層と同一層構成となるように、前記第２無機基板の両面に絶縁層を形成し、
    前記補強部材を接着する工程では、前記補強部材の前記有機絶縁層と前記配線部材の前記有機絶縁層が各々前記接着部側とは反対側を向くように、前記配線部材上に接着部を介して前記補強部材を接着するインターポーザの製造方法。
  6. 前記配線部材を作製する工程は、
    前記第１無機基板の一方の側に、第１の温度で無機絶縁層を成膜する工程と、
    前記第１無機基板の他方の側を研磨して薄型化する工程と、
    前記第１無機基板の一方の側の前記無機絶縁層上に、接着材を介して支持体を仮接着する工程と、
    前記第１無機基板の他方の側に第２の温度で硬化する有機絶縁層を形成する程と、を有し、
    前記第１の温度は前記接着材の耐熱温度よりも高く、前記第２の温度は前記接着材の耐熱温度よりも低い請求項５記載のインターポーザの製造方法。
JP2013067463A 2013-03-27 2013-03-27 インターポーザ、及び電子部品パッケージ Active JP6041731B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013067463A JP6041731B2 (ja) 2013-03-27 2013-03-27 インターポーザ、及び電子部品パッケージ
US14/202,140 US9374889B2 (en) 2013-03-27 2014-03-10 Interposer and electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013067463A JP6041731B2 (ja) 2013-03-27 2013-03-27 インターポーザ、及び電子部品パッケージ

Publications (3)

Publication Number Publication Date
JP2014192386A true JP2014192386A (ja) 2014-10-06
JP2014192386A5 JP2014192386A5 (ja) 2016-02-12
JP6041731B2 JP6041731B2 (ja) 2016-12-14

Family

ID=51620660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013067463A Active JP6041731B2 (ja) 2013-03-27 2013-03-27 インターポーザ、及び電子部品パッケージ

Country Status (2)

Country Link
US (1) US9374889B2 (ja)
JP (1) JP6041731B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170122184A (ko) * 2015-03-03 2017-11-03 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
JP2018106048A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 構造体および構造体を用いた回折格子
JP2019514209A (ja) * 2016-03-31 2019-05-30 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ コンデンサアレンジメント
KR20200113788A (ko) * 2019-03-26 2020-10-07 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2018041750A (ja) * 2015-01-21 2018-03-15 ソニー株式会社 インターポーザ、モジュールおよびインターポーザの製造方法
CN110214357B (zh) * 2016-09-27 2021-12-10 珀金埃尔默健康科学加拿大股份有限公司 电容器和射频发生器以及使用它们的其他装置
KR20210155696A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
CN115966518A (zh) * 2021-10-08 2023-04-14 群创光电股份有限公司 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034589A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2009004507A (ja) * 2007-06-20 2009-01-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及びその製造方法と電子部品装置
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW210422B (ja) * 1991-06-04 1993-08-01 Akzo Nv
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4112448B2 (ja) * 2003-07-28 2008-07-02 株式会社東芝 電気光配線基板及び半導体装置
JP2006120956A (ja) * 2004-10-22 2006-05-11 Ibiden Co Ltd 多層プリント配線板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP5248179B2 (ja) 2008-04-17 2013-07-31 新光電気工業株式会社 電子装置の製造方法
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
JP5271214B2 (ja) 2009-09-15 2013-08-21 日本電信電話株式会社 半導体装置およびその製造方法
US8809690B2 (en) * 2010-03-04 2014-08-19 Rogers Corporation Dielectric bond plies for circuits and multilayer circuits, and methods of manufacture thereof
JPWO2011108308A1 (ja) * 2010-03-04 2013-06-24 日本電気株式会社 半導体素子内蔵配線基板
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US20140048951A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9209154B2 (en) * 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034589A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2009004507A (ja) * 2007-06-20 2009-01-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及びその製造方法と電子部品装置
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170122184A (ko) * 2015-03-03 2017-11-03 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
KR102552894B1 (ko) * 2015-03-03 2023-07-10 인텔 코포레이션 다층 스티프너를 포함하는 전자 패키지
JP2019514209A (ja) * 2016-03-31 2019-05-30 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ コンデンサアレンジメント
US10748711B2 (en) 2016-03-31 2020-08-18 Tdk Electronics Ag Capacitor assembly
JP2021101462A (ja) * 2016-03-31 2021-07-08 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ コンデンサアレンジメント
JP2018106048A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 構造体および構造体を用いた回折格子
KR20200113788A (ko) * 2019-03-26 2020-10-07 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
KR102545168B1 (ko) 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US11705391B2 (en) 2019-03-26 2023-07-18 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same

Also Published As

Publication number Publication date
JP6041731B2 (ja) 2016-12-14
US20140293564A1 (en) 2014-10-02
US9374889B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
JP5590869B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4609317B2 (ja) 回路基板
JP5636265B2 (ja) 半導体パッケージ及びその製造方法
US8446013B2 (en) Wiring substrate and method for manufacturing the wiring substrate
JP6029958B2 (ja) 配線基板の製造方法
JP6606331B2 (ja) 電子装置
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP5568357B2 (ja) 半導体装置及びその製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
US11315848B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP5830702B2 (ja) 回路装置の製造方法
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
JP6533066B2 (ja) 電子装置
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
JP2017130571A (ja) インターポーザ基板、半導体装置、インターポーザ基板の製造方法および半導体装置の製造方法
JP2006147835A (ja) 半導体装置
JP2022170158A (ja) 多層配線基板
KR20100019634A (ko) 반도체 디바이스 및 그 제조 방법
JP2016100553A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6041731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150