JP2009004507A - 電子部品用パッケージ及びその製造方法と電子部品装置 - Google Patents

電子部品用パッケージ及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2009004507A
JP2009004507A JP2007163006A JP2007163006A JP2009004507A JP 2009004507 A JP2009004507 A JP 2009004507A JP 2007163006 A JP2007163006 A JP 2007163006A JP 2007163006 A JP2007163006 A JP 2007163006A JP 2009004507 A JP2009004507 A JP 2009004507A
Authority
JP
Japan
Prior art keywords
package
electrode
electronic component
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007163006A
Other languages
English (en)
Other versions
JP2009004507A5 (ja
JP5137059B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007163006A priority Critical patent/JP5137059B2/ja
Priority to EP08155189.7A priority patent/EP2017888B1/en
Priority to EP13181356.0A priority patent/EP2666745B1/en
Priority to EP13152256.7A priority patent/EP2586742B1/en
Priority to US12/113,393 priority patent/US8129830B2/en
Publication of JP2009004507A publication Critical patent/JP2009004507A/ja
Publication of JP2009004507A5 publication Critical patent/JP2009004507A5/ja
Application granted granted Critical
Publication of JP5137059B2 publication Critical patent/JP5137059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)

Abstract

【課題】貫通電極が設けられた電子部品用パッケージにおいて、キャビティを設けても貫通電極の十分なコプラナリティが得られるパッケージを提供する。
【解決手段】スルーホールＴＨが設けられたシリコン基板１０ａと、シリコン基板１０ａの両面側及びスルーホールＴＨの内面に形成された絶縁層１４と、スルーホールＴＨ内に充填された貫通電極１８とによって構成されたパッケージ基板部１１と、パッケージ基板部１１の周縁部に立設して設けられ、シリコン基板１０ａの上にキャビティＣを構成する枠部２３とを有し、キャビティＣ内の貫通電極１８の上面が絶縁層１４の高さと同等に設定されて平坦化されている。枠部２３は、貫通電極１８が平坦化された後に、プラズマ処理を利用する低温接合によってパッケージ基板部１１に接合される。
【選択図】図７

Description

本発明は電子部品用パッケージ及びその製造方法と電子部品装置に係り、さらに詳しくは、ＭＥＭＳ素子や光半導体素子などの電子部品が実装される電子部品用パッケージ及びその製造方法と電子部品装置に関する。
従来、ＭＥＭＳ素子や光半導体素子などの電子部品が実装される電子部品用パッケージがある。そのような電子部品用パッケージとして、シリコン基板の中央部に電子部品が実装されるキャビティが設けられ、キャビティの下側のシリコン基板に貫通電極が設けられた構造のものがある。
そのような電子部品用パッケージの製造方法の一例としては、図１（ａ）に示すように、まず、シリコンウェハ１００の上にスルーホールを形成するための開口部２００ｘが設けられた第１マスク層２００を形成する。次いで、図１（ｂ）に示すように、第１マスク層２００をマスクにしてシリコンウェハ１００をその上面から下面までエッチングすることにより、スルーホールＴＨを形成する。その後に、第１マスク層２００が除去される。
続いて、図１（ｃ）の示すように、シリコンウェハ１００の上に、キャビティを形成するための開口部３００ｘが設けられた第２マスク層３００を形成する。さらに、図１（ｄ）に示すように、第２マスク層３００をマスクにしてシリコンウェハ１００を厚みの途中までエッチングすることによりキャビティＣを形成する。その後に、第２マスク層３００が除去される。シリコンウェハ１００には複数のパッケージ領域が画定されており、各パッケージ領域にスルーホールＴＨ及びキャビティＣが設けられる。
次いで、図２（ａ）に示すように、シリコンウェハ１００を熱酸化することにより、シリコンウェハ１００の全面にシリコン酸化層からなる絶縁層４００を形成する。続いて、図２（ｂ）に示すように、シリコンウェハ１００のスルーホールＴＨ内にめっきによって貫通電極５００を形成する。このとき、貫通電極５００はシリコンウェハ１００の上面及び下面から突出した状態で形成される。その後に、図２（ｃ）に示すように、シリコンウェハ１００を切断することにより、個々の電子部品用パッケージを得る。
基板としてシリコンを利用する電子部品用パッケージとしては、特許文献１には、シリコン基板のスルーホール内に金属を充填し、シリコン基板の両面側を研磨して平滑化した後に、シリコン基板に高圧アニールを施すことにより、プラグ金属の緻密性及び密着性を向上させることが記載されている。
また、特許文献２には、シリコン基板の両面にポリイミドなどの比較的柔らかいポリマーからなる絶縁層を形成し、さらにその上に配線層を形成し、シリコン基板と同じ材料のＩＣチップを配線層にＣＣＢ接続することにより、接続部にかかる応力を小さくすることが記載されている。
特開２００４−２２９９０号公報 特開平６−１６９０３１号公報
上記した従来技術の電子部品パッケージでは、スルーホールＴＨ内に充填された貫通電極５００は、キャビティＣの底部から突出して形成され、さらにはめっきの特性上その高さがばらついて形成される。従って、電子部品が実装される貫通電極５００のコプラナリティ（平坦度）が十分ではなく、高性能な電子部品を実装する際に接続不良が発生する場合があり、歩留り低下の要因になる。
そこで、貫通電極５００を平坦化することによりそのコプラナリティを改善する方法が考えられる。しかしながら、キャビティＣを形成した後に貫通電極５００を形成することから、シリコンウェハ１００にはキャビティＣによる凹凸が存在するので、ＣＭＰなどでキャビティＣ内の貫通電極５００を平坦化することは困難である。しかも、同様な理由から、キャビティＣの底面に貫通電極５００に接続される微細な配線層を形成することも困難を極める。
また、シリコン基板を使用する電子部品用パッケージにおいて、シリコン基板に各種の素子を内蔵させる要求があり、そのようなパッケージの製造方法は十分に確立しているとはいえない。
本発明は以上の課題を鑑みて創作されたものであり、シリコン基板に貫通電極が設けられた構造を有する電子部品用パッケージにおいて、キャビティを設けても貫通電極の十分なコプラナリティ（平坦度）が得られ、また、各種の素子を内蔵させる場合であっても容易に対応できる電子部品用パッケージ及びその製造方法と電子部品装置を提供することを目的とする。
上記課題を解決するため、本発明は電子部品用パッケージに係り、スルーホールが設けられたシリコン基板と、前記シリコン基板の両面側及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填された貫通電極とによって構成されるパッケージ基板部と、前記パッケージ基板部の周縁部に立設して設けられ、前記シリコン基板の上にキャビティを構成する枠部とを有し、前記キャビティ内の前記貫通電極の上面が前記絶縁層の高さと同等に設定されて平坦化されていることを特徴とする。
本発明の電子部品用パッケージは、シリコン基板に絶縁層を介して貫通電極を形成した後に、貫通電極が平坦化されてパッケージ基板部が得られる。その後に、パッケージ基板部の周縁部に枠部（シリコン）が設けられてキャビティが構成される。
本発明では、キャビティが設けられていない平坦なシリコン基板に貫通電極が形成された後に、枠部が設けられるようにしたので、従来技術と違って貫通電極を平坦化することが可能になる。従って、キャビティ内のシリコン基板には平坦化された貫通電極が配置されている。また、プラズマ処理を利用することにより貫通電極にダメージを与えない低温接合によってパッケージ基板部に枠部を接合することができる。
これにより、パッケージ基板部の上に枠部によってキャビティが設けられると共に、キャビティ内のパッケージ基板部にコプラナリティ（平坦度）が良好な貫通電極が設けられた構造の電子部品用パッケージが得られる。
本発明の好適な態様では、枠部は、シリコン部と、該シリコン部の下面に形成された素子と、該素子の下側に形成されて素子に接続された接続電極とを含み、枠部の接続電極がパッケージ基板部の貫通電極に接合されている。
これにより、キャビティ内の貫通電極に接続される電子部品は、貫通電極などを介して枠部に形成された素子に電気的に接続される。例えば、電子部品がＬＥＤの場合は、素子としてツェナーダイオードが形成される。そして、キャビティ内のＬＥＤが蛍光体に埋設されたり、キャップ部材によって気密封止されたりして電子部品装置が構成される。
また、上記課題を解決するため、本発明は電子部品用パッケージに係り、スルーホールが設けられた第１シリコン基板と、前記第１シリコン基板の両面側及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填され、前記絶縁層の高さと同等の高さに設定されて平坦化された前記貫通電極とによって構成される上側パッケージ部と、第２シリコン基板と、前記第２シリコン基板の上面側に形成された素子と、該素子の上側に形成されて前記素子に電気的に接続された接続電極とによって構成される下側パッケージ部とを有し、前記下側パッケージ部の上に前記上側パッケージ部が積み重なって配置され、前記下側パッケージ部の前記接続電極に前記上側パッケージ部の前記貫通電極の下面が接合されていることを特徴とする。
本発明の電子部品用パッケージでは、上記した発明と同様に平坦な第１シリコン基板に貫通電極が形成されるので、貫通電極が容易に平坦化される。そして、素子が作り込まれた第２シリコン基板の接続電極に第１シリコン基板の貫通電極が接合される。
本発明では、上記した発明において枠部に素子を形成する場合と同様に、貫通電極が設けられる第１シリコン基板とは別の部材に素子を形成するようにしている。そして、プラズマ処理を用いた低温接合によって、下側パッケージ部の素子の接続電極に上側パッケージ部の貫通電極が接合される。
本発明と違って、貫通電極が設けられた上側シリコン基板に素子を形成する場合、後工程（特に熱酸化で絶縁層を形成する場合）の熱処理によって素子の特性がずれたり、素子を保護したりする必要があり、設計やプロセスが煩雑となってしまう。
本発明では、貫通電極が設けられた上側パッケージ部には素子を形成せずに、別の下側パッケージ部に素子を設け、プラズマ処理を用いた低温接合によって素子の接続電極を貫通電極に接続するようにしている。
従って、本発明では、素子の特性のずれを考慮する必要もないし、素子を保護する必要もなくなるので、各種素子が内蔵された電子部品用パッケージが歩留りよく低コストで製造される。
以上説明したように、本発明の電子部品用パッケージでは、キャビティを設けても貫通電極の十分なコプラナリティ（平坦度）が得られ、また、各種素子を内蔵させる場合であっても容易に対応することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図３〜図６は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図、図７及び図８は同じく電子部品用パッケージを示す断面図、図９〜図１１は同じく電子部品装置を示す断面図である。
第１実施形態の電子部品用パッケージの製造方法では、まず、図３（ａ）に示すように、シリコン基板として厚みが６００〜８００μｍの第１シリコンウェハ１０を用意する。第１シリコンウェハ１０には、個々のパッケージを得るための１つ又は複数のパッケージ領域が画定されている。
その後に、図３（ｂ）に示すように、第１シリコンウェハ１０の上にスルーホールを形成するための開口部１２ｘが設けられたマスク層１２を形成する。マスク層１２としては、レジストを単層でパターン化してもよいし、シリコン酸化層などのハードマスク層の上にレジストをパターン化し、レジストをマスクにしてハードマスク層をエッチングすることによりマスク層１２としてもよい。
次いで、図３（ｃ）に示すように、マスク層１２をマスクにしてその開口部１２ｘを通して第１シリコンウェハ１０をエッチングすることにより、上面から下面まで貫通するスルーホールＴＨを形成する。スルーホールＴＨは第１シリコンウェハ１０の各パッケージ領域にそれぞれ形成される。その後に、マスク層１２が除去される。
続いて、図３（ｄ）に示すように、第１シリコンウェハ１０を熱酸化することにより、第１シリコンウェハ１０の両面及びスルーホールＴＨの内面にシリコン酸化層からなる膜厚が５００ｎｍ程度の絶縁層１４を形成する。なお、第１シリコンウェハ１０の全面にＣＶＤ法によってシリコン酸化層を成膜して絶縁層１４としてもよい。
次いで、図３（ｅ）に示すように、銅箔などのめっき給電部材１６の上に接着剤層１５を介して第１シリコンウェハ１０を配置する。接着剤層１５には、第１シリコンウェハ１０のスルーホールＴＨに対応する部分に開口部が設けられている。さらに、めっき給電部材１６をめっき給電経路に利用する電解めっきによって、スルーホールＴＨの下部から上部まで金属（銅など）を充填することにより貫通電極１８を形成する。その後に、めっき給電部材１６及び接着剤層１５が第１シリコンウェハ１０から取り外される。
このとき、電解めっきの特性上、貫通電極１８の上面が第１シリコンウェハ１０の上面側と同一面となるように制御することは困難であるので、貫通電極１８は第１シリコンウェハ１０上の絶縁層１４の上から突出部Ｐが突き出た状態で形成される。しかも、電解めっきの面内ばらつきによって貫通電極１８の突出部Ｐはその高さがばらついて形成される。また、同様に、第１シリコンウェハ１０の下面側においても、貫通電極１８は下側に突出部Ｐが突き出た状態で形成される。
次いで、図４（ａ）に示すように、第１シリコンウェハ１０の両面側の貫通電極１８の突出部ＰをＣＭＰ(Chemical Mechanical Polishing)などによってそれぞれ研磨する。これによって、図４（ｂ）に示すように、第１シリコンウェハ１０の両面側において、貫通電極１８の上面が絶縁層１４の高さと同等になって平坦化される。つまり、貫通電極１８の上面及び下面が両面側の絶縁層１４の各面とそれぞれ同一面となって平坦化される。貫通電極１８の上面は電子部品が接続される接続部１８ａとなる。
以上により、図４（ｂ）の平面図に示すように、第１シリコンウェハ１０から多面取りする場合は、第１シリコンウェハ１０に複数のパッケージ領域Ｒが設けられ、その各領域に貫通電極１８がそれぞれ形成される。
本実施形態では、キャビティが設けられていない全体にわたって平坦な第１シリコンウェハ１０に貫通電極１８を形成するので、従来技術と違って貫通電極１８を容易に平坦化することができる。これにより、貫通電極１８の接続部１８ａのコプラナリティ（平坦度）が良好になり、電子部品を信頼性よく実装できるようになる。
次に、第１シリコンウェハ１０の各パッケージ領域Ｒの上にキャビティを設ける方法について説明する。図５（ａ）に示すように、まず、第１シリコンウェハ１０と同様な第２シリコンウェハ２０を用意する。次いで、図５（ｂ）に示すように、第１シリコンウェハ１０の各パッケージ領域Ｒの中央主要部に対応する部分に開口部１２ｙが設けられたマスク層１２を第２シリコンウェハ２０の上に形成する。
さらに、図５（ｃ）に示すように、マスク層１２をマスクにして、その開口部１２ｙを通して第２シリコンウェハ２０を上面から下面までエッチングすることにより貫通部ＴＰを形成する。これにより、第２シリコンウェハ２０に相互に繋がるシリコン部２０ａからなる格子状枠部２２が形成される。その後に、マスク層１２が除去される。
次いで、図５（ｄ）に示すように、第２シリコンウェハ２０を熱酸化することにより、第２シリコンウェハ２０の両面及び貫通部ＴＰの内面にシリコン酸化層からなる絶縁層１４を形成する。これにより、シリコン部２０ａとそれを被覆する絶縁層１４とから格子状枠部２２が構成される。なお、絶縁層１４を省略することによって、格子状枠部２２がシリコン部２０ａのみから形成されるようにしてもよい。
図５（ｄ）の平面図に示すように、第２シリコンウェハ２０に設けられた格子状枠部２２は、第１シリコンウェハ１０の各パッケージ領域Ｒの境界部（図４（ｂ）の平面図）にそれぞれ対応するように形成される。このようにして、第２シリコンウェハ２０が加工
されて枠部材となる。
次いで、図６（ａ）に示すように、前述した図４（ｂ）の各パッケージ領域Ｒに貫通電極１８が設けられた第１シリコンウェハ１０の上に、格子状枠部２２が設けられた第２シリコンウェハ２０を接着する。詳しく説明すると、まず、第１、第２シリコンウェハ１０，２０をオゾン水（オゾン濃度：８ｐｐｍ）に浸漬した状態で超音波を５分間かける。
さらに、第１、第２シリコンウェハ１０，２０を水に浸漬した状態で超音波を５分間かける。その後に、第１、第２シリコンウェハ１０，２０をスピンドライヤによって乾燥させる。これにより、第１、第２シリコンウェハ１０，２０の表面に付着した有機物などが除去されて洗浄される。
次いで、第１、第２シリコンウェハ１０，２０の各接合面に対して酸素（Ｏ2）ガスによる第１のプラズマ処理を行う。第１のプラズマ処理の条件の一例としては、圧力：５５Ｐａ、高周波電力（１３．５６ＭＨｚ）：７０Ｗ、処理時間：３０秒の条件が採用される。
続いて、第１、第２シリコンウェハ１０，２０の各接合面に対して窒素（Ｎ2）ガスによる第２のプラズマ処理を行う。第２のプラズマ処理の条件の一例としては、圧力：２０Ｐａ、高周波電力（１３．５６ＭＨｚ）：２７０Ｗ、処理時間：１５秒の条件が採用される。
これにより、第１、第２シリコンウェハ１０，２０の各接合面が親水性化し、接合に好適な表面状態となる。
次いで、第２シリコンウェハ２０の格子状枠部２２が第１シリコンウェハ１０の各パッケージ領域Ｒの境界部に対応するように、第１シリコンウェハ１０の上に第２シリコンウェハ２０を位置合わせして配置する。（図４（ｂ）及び図５（ｄ）の平面図参照）。
さらに、積層された第１、第２シリコンウェハ１０，２０に対して１００Ｎ／ウェハの圧力を５秒間かけることによって両者を圧着する。その後に、第１、第２シリコンウェハ１０，２０を温度：１５０℃の雰囲気で８時間、熱処理する。これにより、図６（ｂ）に示すように、第１シリコンウェハ１０の上に第２シリコンウェハ２０の格子状枠部２２が接合される。
第１シリコンウェハ１０に設けられた貫通電極１８（銅）は、４００℃程度までの熱処理に十分に耐えることができるので、熱処理温度は１００〜４００℃の間で任意に設定することができる。つまり、第１、第２シリコンウェハ１０，２０にプラズマ処理を行うことにより、貫通電極１８の耐熱温度以下の低い温度で両者を接合することができる。
そして、第１シリコンウェハ１０の各パッケージ領域Ｒの境界部に第２シリコンウェハ２０の格子状枠部２２が配置されることによって、各パッケージ領域Ｒの中央部にキャビティＣが設けられる。このようにして、第１シリコンウェハ１０の各パッケージ領域Ｒの周縁部に格子状枠部２２がそれぞれ立設した構造のウェハ状のパッケージ部材３が得られる。
なお、上述した形態では、格子状枠部２２をシリコンから形成したが、上述した接合方法によって第１シリコンウェハ１０に接合できる材料であれば、格子状枠部２の材料として使用可能である。
本実施形態では、ウェハ状のパッケージ部材３の各パッケージ領域Ｒに電子部品を実装した後に、第１、第２シリコンウェハ１０，２０を切断して電子部品装置を構成してもよいし、あるいは、第１、第２シリコンウェハ１０，２０を切断して個々の電子部品用パッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
図７には、図６（ｂ）のパッケージ部材３が切断されて得られる本実施形態の電子部品用パッケージ１が示されている。図７に示すように、第１、第２シリコンウェハ１０，２０が切断されることにより、第１シリコンウェハ１０が個々のシリコン基板１０ａとなり、第２シリコンウェハ２０の格子状枠部２２が個々の枠部２３となる。
図７に示すように、第１実施形態の電子部品用パッケージ１は、パッケージ基板部１１とその周縁部に接合されて立設する枠部２３とによって基本構成される。パッケージ基板部１１では、シリコン基板１０ａにスルーホールＴＨが設けられており、シリコン基板１０ａ両面側及びスルーホールＴＨの内面に絶縁層１４が形成されている。スルーホールＴＨ内には貫通電極１８が設けられており、貫通電極１８の上面及び下面は、シリコン基板１０ａの両面側の絶縁層１４の各面とそれぞれ同じ高さになって平坦化されている。
枠部２３は、シリコン部２０ａの上下面及び内面側に絶縁層１４が被覆されて構成される。そして、枠部２３の下面側の絶縁層１４がパッケージ基板部１１の上面側の絶縁層１４に接合されている。これによって、パッケージ基板部１１上の中央主要部にキャビティＣが設けられている。
前述したように、第１実施形態の電子部品用パッケージ１の製造方法では、キャビティが設けられていない平坦な第１シリコンウェハ１０に絶縁層１４を介して貫通電極１８を形成した後に、貫通電極１８の突出部Ｐを研摩して平坦化する。さらに、第１シリコンウェハ１０の上に格子状枠部２２が設けられた第２シリコンウェハ２０を接合することによって、第１シリコンウェハ１０の各パッケージ領域ＲにキャビティＣがそれぞれ設けられる。
第１シリコンウェハ１０と第２シリコンウェハ２０との接合は、各接合面を洗浄し、プラズマ処理した後に、位置合わせして圧着し、低温側（１５０℃）で熱処理することによって達成される。
従来から１０００℃程度のかなり高温の熱圧着によってシリコンウェハ同士を接着する技術は知られているが、本実施形態では、第１シリコンウェハ１０に貫通電極１８（銅など）が設けられているため、貫通電極１８はそのような高温処理に耐えることができない。本実施形態のシリコンウェハ同士の接合方法はそのような課題を鑑みて考案されており、第１シリコンウェハ１０に貫通電極１８が設けられていても、プラズマ処理を利用することにより貫通電極１８にダメージを与えない低温処理（例えば１５０℃）によって第１シリコンウェハ１０の上に第２シリコンウェハ２０を接合することができる。
このような製造方法を採用することにより、パッケージ基板部１１の上に枠部２３によってキャビティＣが設けられると共に、キャビティＣ内のパッケージ基板部１１にコプラナリティ（平坦度）が良好な貫通電極１８が設けられた構造の電子部品用パッケージ１を容易に製造することができる。
なお、図８に示された変形例の電子部品用パッケージ１ａのように、図７の電子部品用パッケージ１の枠部２３において絶縁層１４を省略し、シリコン部２０ａのみからなる枠部２３がパッケージ基板部１１の上に接合されてキャビティＣが構成されるようにしてもよい。この形態の場合は、前述した図６（ａ）の工程において、シリコン部２０ａのみからなる格子状枠部２２が設けられた第２シリコンウェハ２０が第１シリコンウェハ１０の上に同様な接合方法によって接合される。
次に、本実施形態の電子部品用パッケージ１を利用して構成される電子部品装置について説明する。図９に示すように、本実施形態の第１電子部品装置２では、図７の電子部品用パッケージ１のキャビティＣ内の貫通電極１８の接続部１８ａにＬＥＤ（Light Emitting Diode）３０のバンプ３０ａがフリップチップ接続されており、これによってＬＥＤ３０がキャビティＣ内に収容されている。
さらに、キャビティＣ内に蛍光体３２が充填されており、ＬＥＤ３０が蛍光体３２に埋設されている。また、貫通電極１８の下部にはんだボールなどが搭載されて外部接続端子２６が設けられている。
電子部品用パッケージ１のキャビティＣ内にＬＥＤ３０を実装することにより、ＬＥＤ３０の上面（発光面）側に均一の膜厚の蛍光体３２を容易に形成することができる。ＬＥＤ３０は例えば青色又は紫色の光を発光し、蛍光体３２の作用によって白色光となって外部に放出される。なお、図９において、蛍光体３２の上に透明キャップ部材をさらに設けてもよい。
図１０には第１実施形態の第２電子部品装置２ａが示されている。図１０に示すように、前述した変形例の電子部品用パッケージ１ａ（図８）のキャビティＣ内の貫通電極１８の接続部１８ａに電子部品４０のバンプ４０ａがフリップチップ接続されて実装されている。電子部品４０としては、ＬＥＤなどの光半導体素子や加速度センサなどのＭＥＭＳ素子が使用される。
さらに、電子部品用パッケージ１ａの枠部２３の上にギャップ部材２４が接合されている。パッケージ基板部１１と枠部２３とキャップ部材２４とによって収容部Ｓが構成され、その収容部Ｓに電子部品４０が気密封止された状態で収容されている。また、貫通電極１８の下部にはんだボールなどが搭載されて外部接続端子２６が設けられている。
図１０には、電子部品４０が光半導体素子からなる形態が例示されている。キャップ部材２４は透明のガラスキャップから形成され、ガラスキャップが陽極接合によって電子部品用パッケージ１ａの枠部２３（シリコン部２０ａ）に接合されている。そして、光半導体素子は、ガラスキャップを介して外部に光を放出したり、外部からの光を受光したりする。
なお、図７の電子部品用パッケージ１を使用し、その枠部２３の上面の絶縁層１４を部分的に除去してシリコン部２０ａを露出させることによってガラスキャプを枠部２３に陽極接合することも可能である。
あるいは、電子部品４０がＭＥＭＳ素子である場合は、キャップ部材２４がガラスキャップ以外にシリコンキャップなどの不透明材料から形成することができる。シリコンキャップは、電子部品用パッケージ１ａの枠部２３に前述したプラズマ処理を利用する接合方法によって接合される。なお、シリコンキャップを使用する場合は、図７に示した表面が絶縁層１４で被覆された枠部２３を備えた電子部品用パッケージ１を使用してもよい。
また、図１１には、第１実施形態の第３電子部品装置２ｂが示されている。図１１に示すように、第３電子部品装置２ｂでは、図７の電子部品用パッケージ１において枠部２３が省略されている。そして、パッケージ基板部１１の貫通電極１８の接続部１８ａに電子部品４０のバンプ４０ａがフリップチップ接続されて実装されている。さらに、中央部にキャビティＣ（凹部）が設けられて周縁部に突起状接合部２４ａが設けられた構造のキャップ部材２４が、そのキャビティＣが下側になった状態でパッケージ基板部１１の上に配置されている。キャップ部材２４の突起状接合部２４ａの先端面がパッケージ基板部１１に接合されている。
キャップ部材２４のキャビティＣによって収容部Ｓが構成され、その収容部Ｓに電子部品４０が気密封止された状態で収容されている。図１１には、電子部品４０が光半導体素子からなる形態が例示されている。キャップ部材２４は透明のガラスキャップから形成され、パッケージ基板部１１の周縁部の絶縁層１４が部分的に除去され、露出したシリコン基板１０にガラスキャップが陽極接合されている。
あるいは、電子部品４０としてＭＥＭＳ素子を使用する場合は、キャップ部材２４はガラスキャップの他にシリコンキャップなどの不透明材料から形成することができ、その場合は、パッケージ基板部１１の接合部は絶縁層１４で被覆されていてもよい。
本実施形態の第１〜第３電子部品装置２，２ａ，２ｂでは、高精度で加工できる第１シリコンウェハ１０を加工することに基づいてパッケージ基板部１１を形成するので、狭ピッチの貫通電極１８を容易に形成できる。また、第１シリコンウェハ１０にキャビティを作り込まず、枠部２３やキャップ部材２４によってキャビティＣ（収容部）を構成するようにしている。
これにより、第１シリコンウェハ１０は全体にわたって平坦な状態となっているので、貫通電極１８を容易に平坦化することができ、その接続部１８ａのコプラナリティ（平坦度）を良好に設定することができる。従って、狭ピッチで多数の端子を備えた高性能な電子部品であって信頼性よく実装することができるようになる。
さらには、特に図示しないが、貫通電極１８を平坦化した後に（図４（ｂ）の工程の後）に貫通電極１８に接続される微細な配線パターン層を形成することができる。従って、各種の電子部品の実装に対応できるようになり、設計の自由度を広げることができる。
（第２の実施の形態）
図１２〜図１３は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図、図１４は同じく電子部品装置を示す断面図である。
第２実施形態の特徴は、電子部品用パッケージを構成するシリコン基板に電子部品に接続される素子（ダイオードなど）を作り込むことにある。第２実施形態では、第１実施形態と同一要素及び同一工程においてはその詳しい説明を省略する。
第２実施形態の電子部品用パッケージの製造方法では、図１２（ａ）に示すように、まず、第１実施形態と同様な方法により図４（ｂ）の第１シリコンウェハ１０と同一構造のものを作成し、上側パッケージ部材３ａとする。すなわち、第１シリコンウェハ１０にスルーホールＴＨを形成し、その全面に絶縁層１４を形成した後に、スルーホールＴＨ内に貫通電極１８を形成し、その両面側を平坦化する。
次いで、図１２（ｂ）に示すように、上面側にツェナーダイオードＺＤが作り込まれた第２シリコンウェハ２０を用意する。ツェナーダイオードＺＤはｎ型の第２シリコンウェハ２０にｐ型の導電型不純物（ボロンなど）がイオン注入されて形成される。第２シリコンウェハ２０の上には、ツェナーダイオードＺＤの上に開口部が設けられた第１絶縁層５０が形成されている。また、第１絶縁層５０の上にはツェナーダイオードＺＤに接続された電極パッド５２が形成されている。電極パッド５２は下から順にＴｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層が形成されて構成される。
さらに、第１絶縁層５０の上には電極パッド５２の上に開口部５４ｘが設けられた第２絶縁層５４が形成さている。また、第２シリコンウェハ２０の下面に絶縁層５１が形成されている。
次いで、図１２（ｃ）に示すように、第２絶縁層５４及び電極パッド５２の上に下から順にＴｉ層／Ｃｕ（銅）層をスパッタ法によって形成して金属層５６ａを得る。続いて、金属層５６ａを第２絶縁層５４が露出するまでＣＭＰなどで研磨する。これにより、図１２（ｄ）に示すように、第２絶縁層５４の開口部５４ｘ内に金属層５６ａが埋め込まれて、電極パッド５２に接続される接続電極５６が得られる。このようにして、第２シリコンウェハ２０の上面側にツェナーダイオードＺＤに電気的に接続された接続電極５６が露出した状態で設けられる。そして、図１２（ｄ）の第２シリコンウェハ２０を下側パッケージ部材３ｂとする。
続いて、図１３（ａ）に示すように、図１２（ｄ）の下側パッケージ部材３ｂの接続電極５６（銅層）に、上記した図１２（ａ）の上側パッケージ部材３ａの貫通電極１８の下側の接続部１８ａ（銅層）を接合する。この接合方法は、第１実施形態の図６（ａ）の工程と同様な方法が採用される。つまり、上側パッケージ部材３ａと下側パッケージ部材３ｂの各接合面を洗浄し、プラズマ処理を行った後に、位置合わせして圧着し、１５０℃の温度で熱処理する。
プラズマ処理を利用して低温側で接合する方法は、シリコン同士、シリコンとシリコン酸化層（絶縁層）、又はシリコン酸化層（絶縁層）同士だけではなく、銅と銅などの各種の金属材料を接合することが可能である。
これにより、図１３（ｂ）に示すように、下側パッケージ部材３ｂの接続電極５６と上側パッケージ部材３ａの貫通電極１８の接続部１８ａとが接合されて電気的に接続される。
つまり、下側パッケージ部材３ｂに設けられたツェナーダイオードＺＤは、電極パッド５２及び接続電極５６を介して上側パッケージ部材３ａの貫通電極１８に電気的に接続される。
以上により、下側パッケージ部材３ｂの上に上側パッケージ部材３ａが積層されて構成される第２実施形態のパッケージ部材３が得られる。
第２実施形態においても、ウェハ状のパッケージ部材３の各パッケージ領域に電子部品をそれぞれ実装した後に、パッケージ部材３を切断して個々の電子部品装置を構成してもよいし、あるいは、パッケージ部材３を切断して個々のパッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
図１４には、第２実施形態の電子部品用パッケージを使用して構成される電子部品装置が示されている。図１４に示すように、第２実施形態の電子部品装置２ｃの電子部品用パッケージ１ｂは、図１３（ｂ）のパッケージ部材３が切断されて得られ、下側パッケージ部４ｂの上に上側パッケージ部４ａが積層されて基本構成されている。
下側パッケージ部４ｂでは、シリコン基板２０ａの上面側にツェナーダイオードＺＤが形成されており、ツェナーダイオードＺＤは電極パッド５２を介して接続電極５６に接続されている。また、上側パッケージ部４ａでは、シリコン基板１０ａの両面側及びそれに設けられたスルーホールＴＨの内面に絶縁層１４が形成されており、スルーホールＴＨ内に両面側が平坦化された貫通電極１８が充填されている。
そして、下側パッケージ部４ｂの上面側の接続電極５６に上側パッケージ部４ａの貫通電極１８の下側の接続部１８ａが接合されている。
さらに、上側パッケージ部４ａの貫通電極１８の上面側の接続部１８ａに、ＬＥＤ３０のバンプ３０ａがフリップチップ接続されて実装されている。また、ＬＥＤ３０は蛍光体３２に埋設されており、ＬＥＤ３０の上面（発光面）が蛍光体３２で被覆されている。第１実施形態の図９の電子部品装置１と同様に、ＬＥＤ３０は青色や紫色などの光を放出し、蛍光体３２の作用によって白色光として外部に放出される。
また、ＬＥＤ３０は、上側パッケージ部４ａの貫通電極１８、下側パッケージ部４ｂの接続電極５６及び電極パッド５２を介して、下側パッケージ部４ｂのシリコン基板２０ａに設けられたツェナーダイオードＺＤに接続されている。ツェナーダイオードＺＤは、電源ラインにおいてＬＥＤ３０と電気的に並列になるように接続されて電源レギュレータとして機能する。
なお、図１５に示す変形例の電子部品装置２ｄのように、第２実施形態の電子部品用パッケージ１ｂの上に、中央部にキャビティＣが設けられて周縁部に突起状接合部２４ａが設けられた構造の透明ガラスからなるキャップ部材２４を接合して配置してもよい。上側パッケージ部４ａの周縁部の絶縁層１４が部分的に除去されており、キャップ部材２４（ガラスキャップ）が上側パッケージ部４ａのシリコン基板１０ａに陽極接合される。
これにより、上側パッケージ部４ａ上に実装されたＬＥＤ３０はキャップ部材２４によって構成される収容部Ｓ内に気密封止されて収容される。
あるいは、ＬＥＤ３０を蛍光体３２で埋設し、その上に透明キャップ部材をさらに設けてもよい。
第２実施形態では、下側パッケージ部４ｂのシリコン基板２０ａに、ＬＥＤ３０に接続されるツェナーダイオードＺＤを内蔵させる例を示したが、上側パッケージ部４ａの上にＬＥＤ３０の代わりに加速度センサなどのＭＥＭＳ素子を実装し、下側パッケージ部４ｂのシリコン基板２０ａにＭＥＭＳ素子を駆動させるための半導体素子などを内蔵させてもよい。つまり、上側パッケージ部４ａの上に各種の電子部品を実装することができ、下側パッケージ部４ｂのシリコン基板２０ａに、電子部品に接続される各種の素子（半導体素子、ダイオード、キャパシタ、抵抗、インダクタなど）を内蔵させることができる。
上側パッケージ部４ａの上にＭＥＭＳ素子を実装する場合は、図１５のキャップ部材２４を備えた電子部品装置２ｄが採用され、ＭＥＭＳ素子が収容部Ｓに気密封止される。その場合は、キャップ部材２４として、透明ガラスの他にシリコンキャップなどの不透明材料を使用することができる。
第２実施形態においても、第１実施形態と同様に、上側パッケージ部４ａに設けられる貫通電極１８は、その上下の接続部１８ａが平坦化されて形成されると共に、狭ピッチで形成することができる。従って、高性能な電子部品が実装されるパッケージに適用することができる。
ところで、上側パッケージ部４ａにツェナーダイオードＺＤを内蔵させて下側パッケージ部４ｂを省略する方法が考えられる。しかしながら、上側パッケージ部４ａにツェナーダイオードＺＤを内蔵させる場合、ツェナーダイオードＺＤを形成した後に、スルーホールＴＨを形成し、熱酸化によって絶縁層１４を形成する必要がある。
このため、特に熱酸化する工程においてツェナーダイオードＺＤの特性が設計値からずれることが多く、そのずれをプロセス条件で補正することは困難を極める。しかも、ツェナーダイオードＺＤを形成した後に、それに異物が付着しないように保護層で被覆したり、プロセス環境のクリーン度を高く設定したりする必要があり、プロセス管理が煩雑になる問題がある。
本実施形態では、そのよう課題を回避するために、貫通電極１８が設けられた上側パッケージ部４ａにはツェナーダイオードＺＤを形成せずに、別の下側パッケージ部４ｂにツェナーダイオードＺＤを設け、プラズマ処理を用いた低温側の接合方法によってツェナーダイオードＺＤを上側パッケージ部４ａの貫通電極１８に接続するようにしている。
従って、本実施形態では、ツェナーダイオードＺＤの特性のずれを考慮する必要もないし、最終工程までクリーン度を高く設定する必要がなくなるので、各種素子を内蔵するパッケージを歩留りよく低コストで製造することができる。ツェナーダイオードＺＤばかりではなく各種素子を内蔵させる場合も同様である。
（第３の実施の形態）
図１６は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図、図１７は同じく電子部品用パッケージを示す断面図、図１８は同じく電子部品装置を示す断面図である。
第３実施形態の特徴は、第２実施形態において、ツェナーダイオードが形成された第２シリコンウェハに格子状枠部を形成し、貫通電極が設けられた第１シリコンウェハの上に第２シリコンウェハを接合することにより、キャビティが設けられた電子部品用パッケージを製造することにある。第３実施形態では、第２実施形態と同一要素及び同一工程についてはその詳しい説明を省略する。
第３実施形態の電子部品用パッケージの製造方法は、図１６（ａ）に示すように、まず、第２実施形態の図１２（ｄ）に示した下側パッケージ部材３ｂと同一構造のものを作成して上側パッケージ部材５ａとする。次いで、図１６（ｂ）に示すように、上側パッケージ部材５ａの各パッケージ領域の中央主要部に開口部１２ｚが設けられたマスク層１２を形成する。
さらに、図１６（ｃ）に示すように、マスク層１２をマスクにしてその開口部１２ｚを通して、上側パッケージ部材５ａの最上の第２絶縁層５４から最下の絶縁層５１までエッチングすることにより貫通部ＴＰを形成する。その後に、マスク層１２が除去される。これにより、シリコンウェハ１０に格子状枠部２２が形成され、格子状枠部２２にツェナーダイオードＺＤが残される。このようにして、上側パッケージ部材５ａが加工されて枠部材となる。
次いで、図１６（ｄ）の下図に示すように、第１実施形態の図４（ｂ）の貫通電極１８が設けられた第１シリコンウェハ１０と同一構造のものを作成し、さらに第１シリコンウェハ１０の下面側に、所要の貫通電極１８を接続する配線パターン層１９を形成することにより、下側パッケージ部材５ｂを得る。
そして、同じく図１６（ｄ）に示すように、下側パッケージ部材５ｂの上に図１６（ｃ）の上側パッケージ部材５ａを上下反転させた状態で配置し、下側パッケージ部材５ｂの貫通電極１８の接続部１８ａに上側パッケージ部材５ａの格子状枠部２２の接続電極５６を接合する。接合方法は、第１、第２実施形態と同様にプラズマ処理を利用する方法が採用される。
これにより、図１７に示すように、下側パッケージ部材５ｂの貫通電極１８の上側の接続部１８ａに上側パッケージ部５ａの接続電極５６が接合されて電気的に接続される。また、下側パッケージ部材５ｂの各パッケージ領域に格子状枠部２２によって構成されるキャビティＣが設けられる。これにより、第３実施形態のパッケージ部材５が得られる。
第３実施形態においても、ウェハ状のパッケージ部材５に電子部品を実装した後に、格子状枠部２２と下側パッケージ部材５ｂを切断して個々の電子部品装置を構成してもよいし、あるいは、格子状枠部２２と下側パッケージ部材５ｂを切断して個々のパッケージを得た後に電子部品を実装して電子部品装置を構成してもよい。
図１８には、第３実施形態の電子部品用パッケージを使用して構成される電子部品装置が示されている。図１８に示すように、第３実施形態の電子部品装置２ｅの電子部品用パッケージ１ｃは、上記した図１７のパッケージ部材５が切断されて得られ、パッケージ基板部１１とその周縁部に立設する枠部２３とによって基本構成されている。
パッケージ基板部１１では、第１実施形態と同様に、シリコン基板１０ａにスルーホールＴＨが設けられており、シリコン基板１０ａ両面側及びスルーホールＴＨの内面に絶縁層１４が形成されている。スルーホールＴＨ内には貫通電極１８が設けられており、貫通電極１８の上面及び下面はシリコン基板１０ａ上の絶縁層１４の上面及び下面とそれぞれ同等な高さになって平坦化されている。
また、パッケージ基板部１１上の周縁部に枠部２３が接合されており、これによってシリコン基板１０ａ上の中央主要部にキャビティＣが設けられている。枠部２３のシリコン部２０ａの下面側にはツェナーダイオードＺＤが形成されており、ツェナーダイオードＺＤに接続された接続電極５６がパッケージ基板部１１の貫通電極１８の上側の接続部１８ａに接合されている。
さらに、パッケージ基板部１１のシリコン基板１０ａの下面側には貫通電極１８同士を接続する配線パターン層１９が設けられている。
そして、パッケージ基板部１１の貫通電極１８の上側の接続部１８ａに、ＬＥＤ３０のバンプ３０ａがフリップチップ接続されている。さらに、枠部２３にはキャップ部材２４が接合されＬＥＤ３０が収容部Ｓに気密封止された状態で収容されている。また、パッケージ基板部１１の下面には貫通電極１８に接続された外部接続端子２６が設けられている。
図１８の例では、キャップ部材２４が透明のガラスキャップからなり、枠部２３の上面の絶縁層５１が所定の段階で除去され、キャップ部材２４（ガラスキャップ）がシリコン部２０ａに陽極接合されている。あるいは、第１実施形態の第１電子部品装置２（図９）のように、キャップ部材２４を省略し、ＬＥＤ３０を蛍光体で埋設してもよい。又は、ＬＥＤ３０を蛍光体で埋設し、その上に透明キャップ部材をさらに設けてもよい。
ＬＥＤ３０は、そのバンプ３０ａが接続された貫通電極１８とそれに接続されて下面に形成された配線パターン層１９と、それに接続された別の貫通電極１８などを介して枠部２３のツェナーダイオードＺＤに接続されている。
なお、パッケージ基板部１１の上面側に貫通電極１８同士を接続する配線パターン層１９を形成してもよい。
第３実施形態は第２実施形態と同様な効果を奏する。さらに、第３実施形態では、コプラナリティが良好な貫通電極１８が設けられたパッケージ基板部１１の上にツェナーダイオードＺＤが設けられた枠部２３が接合されて構成されるので、キャビティＣが設けられてツェナーダイオードＺＤが内蔵された電子部品用パッケージ１ｃを容易に製造することができる。これにより、ＬＥＤ３０がキャビティＣ内の貫通電極１８及び枠部２３のツェナーダイオードＺＤに信頼性よく接続された状態で、キャップ部材２４によって収容部Ｓに気密封止される。
なお、第３実施形態においても、ＬＥＤ３０の代わりに、ＭＥＭＳ素子や他の光半導体素子などを実装してもよく、ＭＥＭＳ素子を実装する場合は、キャップ部材２４がシリコンキャップなどの不透明材料から形成されるようにしてもよい。
図１（ａ）〜（ｄ）は従来技術の電子部品用パッケージの製造方法を示す断面図（その１）である。 図２（ａ）〜（ｃ）は従来技術の電子部品用パッケージの製造方法を示す断面図（その２）である。 図３（ａ）〜（ｅ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。 図４（ａ）及び（ｂ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。 図５（ａ）〜（ｄ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その３）である。 図６（ａ）及び（ｂ）は本発明の第１実施形態の電子部品用パッケージの製造方法を示す断面図（その４）である。 図７は本発明の第１実施形態の電子部品用パッケージを示す断面図である。 図８は本発明の第１実施形態の変形例の電子部品用パッケージを示す断面図である。 図９は本発明の第１実施形態の第１電子部品装置を示す断面図である。 図１０は本発明の第１実施形態の第２電子部品装置を示す断面図である。 図１１は本発明の第１実施形態の第３電子部品装置を示す断面図である。 図１２（ａ）〜（ｄ）は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。 図１３（ａ）及び（ｂ）は本発明の第２実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。 図１４は本発明の第２実施形態の電子部品装置を示す断面図である。 図１５は本発明の第２実施形態の変形例の電子部品装置を示す断面図である。 図１６（ａ）〜（ｄ）は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図（その１）である。 図１７は本発明の第３実施形態の電子部品用パッケージの製造方法を示す断面図（その２）である。 図１８は本発明の第３実施形態の電子部品装置を示す断面図である。
符号の説明
１，１ａ〜１ｃ…電子部品用パッケージ、２，２ａ〜２ｅ…電子部品装置、３，５…パッケージ部材、３ａ，５ａ…上側パッケージ部材、３ｂ，５ｂ…下側パッケージ部材、４ａ…上側パッケージ部、４ｂ…下側パッケージ部、１０…第１シリコンウェハ、１１…パッケージ基板部、１０ａ…シリコン基板、１２…マスク層、１２ｘ，１２ｙ，１２ｚ…開口部、１４…絶縁層、１５…接着剤層、１６…めっき給電材、１８…貫通電極、１８ａ…接続部、１９…配線パターン層、２０…第２シリコンウェハ、２０ａ…シリコン部（又はシリコン基板）、２２…格子状枠部、２３…枠部、２４…キャップ部材、２４ａ…突起状接合部、２６…外部接続端子、３０…ＬＥＤ、３０ａ，４０ａ…バンプ、４０…電子部品、５０，５１，５４…絶縁層、５２…電極パッド、５６…接続電極、５６ａ…金属層、Ｃ…キャビティ、Ｓ…収容部、Ｐ…突出部、ＺＤ…ツェナーダイオード、ＴＨ…スルーホール、ＴＰ…貫通部、Ｒ…パッケージ領域。

Claims (10)

  1. スルーホールが設けられたシリコン基板と、前記シリコン基板の両面側及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填された貫通電極とによって構成されるパッケージ基板部と、
    前記パッケージ基板部の周縁部に立設して設けられ、前記シリコン基板の上にキャビティを構成する枠部とを有し、
    前記キャビティ内の前記貫通電極の上面が前記絶縁層の高さと同等に設定されて平坦化されていることを特徴とする電子部品用パッケージ。
  2. 前記枠部は、
    シリコン部と、該シリコン部の下面側に形成された素子と、該素子の下側に形成されて前記素子に電気的に接続された接続電極とを含み、
    前記枠部の前記接続電極が前記パッケージ基板部の前記貫通電極に接合されていることを特徴とする請求項１に記載の電子部品用パッケージ。
  3. スルーホールが設けられた第１シリコン基板と、前記第１シリコン基板の両面側及び前記スルーホールの内面に形成された絶縁層と、前記スルーホール内に充填され、前記絶縁層の高さと同等の高さに設定されて平坦化された前記貫通電極とによって構成される上側パッケージ部と、
    第２シリコン基板と、前記第２シリコン基板の上面側に形成された素子と、該素子の上側に形成されて前記素子に電気的に接続された接続電極とによって構成される下側パッケージ部とを有し、
    前記下側パッケージ部の上に前記上側パッケージ部が積み重なって配置され、前記下側パッケージ部の前記接続電極に前記上側パッケージ部の前記貫通電極の下面が接合されていることを特徴とする電子部品用パッケージ。
  4. 請求項１乃至３のいずれか一項の電子部品用パッケージと、
    前記貫通電極の上面の接続部に接続されて実装された電子部品とを有することを特徴とする電子部品装置。
  5. 前記電子部品用パッケージの上に、前記電子部品を気密封止するためのキャップ部材が設けられていることを特徴とする請求項４に記載の電子部品装置。
  6. 前記電子部品はＬＥＤであり、前記ＬＥＤは蛍光体で被覆されていることを特徴とする請求項４又は５に記載の電子部品装置。
  7. シリコン基板のパッケージ形成領域にスルーホールを形成する工程と、前記シリコン基板の両面及び前記スルーホールの内面に絶縁層を形成する工程と、前記スルーホール内に貫通電極を充填する工程と、前記貫通電極を研磨することにより、貫通電極の高さと前記絶縁層の高さを同等にして平坦化する工程とを含む方法によってパッケージ部材を作成すると共に、
    前記シリコン基板のパッケージ領域の周縁部に対応する枠部材を用意する工程と、
    前記パッケージ部材の前記パッケージ領域の周縁部に前記枠部材を接合することにより、前記パッケージ部材の上にキャビティを設ける工程とを有することを特徴とする電子部品用パッケージの製造方法。
  8. 前記枠部材は、シリコン部と、前記シリコン部の下面に形成された素子と、該素子の下側に形成されて前記素子に電気的に接続された接続電極とを備え、
    前記枠部材を接合する工程において、前記枠部材の前記接続電極を前記パッケージ部材の前記貫通電極に接合することを特徴とする請求項７に記載の電子部品用パッケージの製造方法。
  9. 第１シリコン基板にスルーホールを形成する工程と、前記第１シリコン基板の両面及び前記スルーホールの内面に絶縁層を形成する工程と、前記スルーホール内に貫通電極を充填する工程と、前記貫通電極を研磨することにより、貫通電極の高さと前記絶縁層の高さを同等にして平坦化する工程とを含む方法によって上側パッケージ部材を作成すると共に、
    第２シリコン基板の上面側に素子が形成され、前記素子の上方に該素子に接続された接続電極が設けられた構造を含む下側パッケージ部材を用意する工程と、
    前記下側パッケージ部材の上に前記上側パッケージ部材を積み重ねて配置し、下側パッケージ部材の前記接続電極に前記上側パッケージ部材の前記貫通電極の下面を接合する工程とを有することを特徴とする電子部品用パッケージの製造方法。
  10. 前記接合する工程において、
    ２つの前記部材の各接合面に対してプラズマ処理をそれぞれ行うことにより、２つの前記部材は前記貫通電極の耐熱温度以下の熱処理で接合されることを特徴とする請求項７乃至９のいずれか一項に記載の電子部品用パッケージの製造方法。
JP2007163006A 2007-06-20 2007-06-20 電子部品用パッケージ及びその製造方法と電子部品装置 Active JP5137059B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007163006A JP5137059B2 (ja) 2007-06-20 2007-06-20 電子部品用パッケージ及びその製造方法と電子部品装置
EP08155189.7A EP2017888B1 (en) 2007-06-20 2008-04-25 Electronic component package and method of manufacturing the same, and electronic component device
EP13181356.0A EP2666745B1 (en) 2007-06-20 2008-04-25 Electronic component package and method of manufacturing the same
EP13152256.7A EP2586742B1 (en) 2007-06-20 2008-04-25 Electronic component package and method of manufacturing the same
US12/113,393 US8129830B2 (en) 2007-06-20 2008-05-01 Electronic component package and method of manufacturing the same, and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163006A JP5137059B2 (ja) 2007-06-20 2007-06-20 電子部品用パッケージ及びその製造方法と電子部品装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012154411A Division JP2012216868A (ja) 2012-07-10 2012-07-10 電子部品用パッケージ及び電子部品装置

Publications (3)

Publication Number Publication Date
JP2009004507A true JP2009004507A (ja) 2009-01-08
JP2009004507A5 JP2009004507A5 (ja) 2010-04-08
JP5137059B2 JP5137059B2 (ja) 2013-02-06

Family

ID=40091274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163006A Active JP5137059B2 (ja) 2007-06-20 2007-06-20 電子部品用パッケージ及びその製造方法と電子部品装置

Country Status (3)

Country Link
US (1) US8129830B2 (ja)
EP (3) EP2666745B1 (ja)
JP (1) JP5137059B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082586A1 (ja) 2009-01-13 2010-07-22 旭硝子株式会社 ＴｉＯ２を含有するシリカガラスからなる光学部材
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造
JP2014192386A (ja) * 2013-03-27 2014-10-06 Shinko Electric Ind Co Ltd インターポーザ、及び電子部品パッケージ
KR20150031223A (ko) * 2012-06-15 2015-03-23 더 보잉 컴파니 마이크로센서 패키지 및 그와 관련된 조립 방법
JP2018530152A (ja) * 2015-09-14 2018-10-11 ヴァレオ ビジョンＶａｌｅｏ Ｖｉｓｉｏｎ 電子回路を備えるｌｅｄ光源

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005345A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Halbleiterbasiertes Bauelement, Aufnahme für ein halbleiterbasiertes Bauelement und Verfahren zur Herstellung eines halbleiterbasierten Bauelements
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
JP5372579B2 (ja) * 2009-04-10 2013-12-18 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8933467B2 (en) * 2009-08-13 2015-01-13 SemiLEDs Optoelectronics Co., Ltd. Smart integrated semiconductor light emitting system including nitride based light emitting diodes (LED) and application specific integrated circuits (ASIC)
US9214456B2 (en) 2009-08-13 2015-12-15 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) system having lighting device and wireless control system
US8368187B2 (en) 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
US8564114B1 (en) * 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment
US8174108B2 (en) * 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
US8552458B2 (en) * 2010-06-26 2013-10-08 SemiLEDs Optoelectronics Co., Ltd. Side by side light emitting diode (LED) having separate electrical and heat transfer paths
EP2481703B1 (en) * 2011-01-27 2020-07-01 Sensirion AG Sensor protection
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
DE102011012924A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) * 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
EP2871152B1 (en) 2013-11-06 2017-05-24 Sensirion AG Sensor device
EP3001186B1 (en) 2014-09-26 2018-06-06 Sensirion AG Sensor chip
EP3032227B1 (en) 2014-12-08 2020-10-21 Sensirion AG Flow sensor package
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
US10497827B2 (en) * 2017-07-21 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
DE102019107760A1 (de) * 2019-03-26 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169031A (ja) * 1993-08-30 1994-06-14 Hitachi Ltd 半導体装置及びその製造方法
JP2001210872A (ja) * 2000-01-26 2001-08-03 Sanyo Electric Co Ltd 半導体発光装置及びその製造方法
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004063756A (ja) * 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2006054307A (ja) * 2004-08-11 2006-02-23 Shinko Electric Ind Co Ltd 基板の製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007042750A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
GB9710843D0 (en) * 1997-05-28 1997-07-23 Secr Defence A thermal detector array
US6710461B2 (en) * 2002-06-06 2004-03-23 Lightuning Tech. Inc. Wafer level packaging of micro electromechanical device
WO2005043314A2 (en) 2003-10-22 2005-05-12 Peterson Stanley K Method of selecting and storing airline ticket data
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4408713B2 (ja) * 2004-02-03 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
CN100589257C (zh) * 2004-08-03 2010-02-10 德山株式会社 发光元件收纳用组件及发光元件收纳用组件的制造方法
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
JP2007067326A (ja) * 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2007188976A (ja) * 2006-01-11 2007-07-26 Shinko Electric Ind Co Ltd 発光装置の製造方法
JP4749870B2 (ja) * 2006-01-24 2011-08-17 新光電気工業株式会社 発光装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169031A (ja) * 1993-08-30 1994-06-14 Hitachi Ltd 半導体装置及びその製造方法
JP2001210872A (ja) * 2000-01-26 2001-08-03 Sanyo Electric Co Ltd 半導体発光装置及びその製造方法
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004063756A (ja) * 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2006054307A (ja) * 2004-08-11 2006-02-23 Shinko Electric Ind Co Ltd 基板の製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007042750A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082586A1 (ja) 2009-01-13 2010-07-22 旭硝子株式会社 ＴｉＯ２を含有するシリカガラスからなる光学部材
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造
KR20150031223A (ko) * 2012-06-15 2015-03-23 더 보잉 컴파니 마이크로센서 패키지 및 그와 관련된 조립 방법
KR102029522B1 (ko) * 2012-06-15 2019-10-07 더 보잉 컴파니 마이크로센서 패키지 및 그와 관련된 조립 방법
JP2014192386A (ja) * 2013-03-27 2014-10-06 Shinko Electric Ind Co Ltd インターポーザ、及び電子部品パッケージ
US9374889B2 (en) 2013-03-27 2016-06-21 Shinko Electric Industries Co., Ltd. Interposer and electronic component package
JP2018530152A (ja) * 2015-09-14 2018-10-11 ヴァレオ ビジョンＶａｌｅｏ Ｖｉｓｉｏｎ 電子回路を備えるｌｅｄ光源

Also Published As

Publication number Publication date
EP2666745B1 (en) 2016-12-14
EP2586742B1 (en) 2016-05-18
EP2017888A3 (en) 2012-07-18
EP2666745A1 (en) 2013-11-27
US8129830B2 (en) 2012-03-06
US20080315230A1 (en) 2008-12-25
EP2017888B1 (en) 2014-03-05
EP2586742A1 (en) 2013-05-01
JP5137059B2 (ja) 2013-02-06
EP2017888A2 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
JP5137059B2 (ja) 電子部品用パッケージ及びその製造方法と電子部品装置
JP5808586B2 (ja) インターポーザの製造方法
TWI593055B (zh) 封裝結構及封裝方法
JP5026038B2 (ja) 電子部品装置
JP5258567B2 (ja) 半導体装置及びその製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI408795B (zh) Semiconductor device and manufacturing method thereof
TWI458071B (zh) 晶片封裝體及其製造方法
JP5313626B2 (ja) 電子部品内蔵基板及びその製造方法
TWI473223B (zh) 晶片封裝體及其製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
TWI551199B (zh) 具電性連接結構之基板及其製法
US8178957B2 (en) Electronic component device, and method of manufacturing the same
JP5248084B2 (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
TWI567894B (zh) 晶片封裝
US7829993B2 (en) Semiconductor apparatus
JP2009099838A (ja) 半導体装置およびその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US20120104445A1 (en) Chip package and method for forming the same
JP5248179B2 (ja) 電子装置の製造方法
JP4942671B2 (ja) 半導体装置およびその製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2008270443A (ja) 積層配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121107

R150 Certificate of patent or registration of utility model

Ref document number: 5137059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3