JP3751625B2 - 貫通電極の製造方法 - Google Patents

貫通電極の製造方法 Download PDF

Info

Publication number
JP3751625B2
JP3751625B2 JP2004191488A JP2004191488A JP3751625B2 JP 3751625 B2 JP3751625 B2 JP 3751625B2 JP 2004191488 A JP2004191488 A JP 2004191488A JP 2004191488 A JP2004191488 A JP 2004191488A JP 3751625 B2 JP3751625 B2 JP 3751625B2
Authority
JP
Japan
Prior art keywords
layer
hole
electrode
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004191488A
Other languages
English (en)
Other versions
JP2006013330A (ja
Inventor
孝治 山野
信幸 倉嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004191488A priority Critical patent/JP3751625B2/ja
Priority to TW094120930A priority patent/TWI381482B/zh
Priority to EP05253943A priority patent/EP1612859B1/en
Priority to DE602005019124T priority patent/DE602005019124D1/de
Priority to US11/167,750 priority patent/US20060001173A1/en
Priority to KR1020050056136A priority patent/KR101117618B1/ko
Priority to CNB2005100811765A priority patent/CN100461357C/zh
Publication of JP2006013330A publication Critical patent/JP2006013330A/ja
Application granted granted Critical
Publication of JP3751625B2 publication Critical patent/JP3751625B2/ja
Priority to US11/499,947 priority patent/US7498259B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Description

本発明は貫通電極の製造方法に係り、特に微細な貫通孔に導電材を充填するのに好適な貫通電極の製造方法に関する。
近年、半導体微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれるマイクロマシン用パッケージやインターポーザ等のように３次元的な構造とされる電子装置では、上側と下側の配線パターン間を電気的に接続する貫通電極を形成する技術の開発が進められている。例えば、インターポーザにおいては、基板の上面と下面との間を貫通する貫通孔に貫通電極を形成して配線パターン間を電気的に接続する構成が採られている（例えば、特許文献１参照）。
この特許文献１では、絶縁膜に覆われた基板の貫通孔に埋込メタルをめっきにより形成する場合、基板の上面にスパッタ法などによりシード層を形成し、さらにシード層の上面にめっき用電極を当接させて電解めっき法などによりシード層の表面にCu等の導電金属を析出させ、さらに導電金属からなる導体層を成長させて貫通孔に埋込メタルを充填する。
特開平１−２５８４５７号公報
しかしながら、上記の方法では、シード層の表面に析出した導体層が貫通孔の内周面に形成され、貫通孔の内周面に沿って導体層が成長するため、導体層の成長と共に、貫通孔の中心付近に空洞（ボイド）が発生することがあるという問題があった。
特にマイクロマシンパッケージなどでは、基板の厚さに対して貫通孔の孔径が微小になると、アスペクト比（厚さ／孔径）が大きくなるため、微小な貫通孔に貫通電極を形成することが難しかった。
そこで、本発明は上記課題を解決した貫通電極の製造方法を提供することを目的とする。
請求項１記載の発明は、支持体の表面にシード層を形成する第１工程と、前記シード層の表面に接着層を形成する第２工程と、貫通孔が形成された基板を前記接着層に押圧して貼り付ける第３工程と、前記基板の貫通孔に連通された領域の前記接着層を現像処理により除去し、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する第４工程と、前記空間内及び前記貫通孔内に導体を積層し、前記貫通孔の下端を覆う下端電極パッド及び前記貫通孔に充填された柱状電極を形成する第５工程と、前記支持体及び前記シード層及び前記接着層を前記基板から除去する第６工程とを有することを特徴とする。
請求項２記載の発明は、前記第５工程が、前記シード層の表面に前記下端電極パッドを構成するAu層を形成する工程と、前記Au層の表面にNi層を形成する工程と、前記Ni層表面にCu層を積層して前記柱状電極を形成する工程とを有することを特徴とする。
請求項３記載の発明は、前記第１工程で前記支持体の表面に粘着テープを接着し、次いで前記粘着テープの粘着面に前記シード層を形成し、前記第５工程で前記柱状電極を形成した後、前記第６工程で前記粘着テープを加熱して前記支持体を前記シード層から分離することを特徴とする。
請求項４記載の発明は、前記第１工程で前記支持体の表面に前記シード層を形成し、次いで前記シード層に前記接着層を形成し、前記第５工程で前記貫通孔の内部に前記柱状電極を形成した後、前記第６工程で前記接着層を加熱して前記支持体を前記基板から分離することを特徴とする。
請求項５記載の発明は、前記第４工程が、前記接着層をフォトレジスト層により形成する工程と、前記基板の貫通孔に連通された領域の前記フォトレジスト層を現像処理により除去する工程と、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する工程と、を有することを特徴とする。
請求項６記載の発明は、前記基板の上面にレジスト層を積層し、前記レジスト層に前記貫通孔の内部寸法より幅広な開口部を前記貫通孔の上端に形成する工程と、前記レジスト層の開口部に導体を積層し、前記柱状電極の上端に連続する上端電極パッドを形成する工程と、前記上端電極パッドを囲む前記レジスト層を除去する工程と、を有することを特徴とする。
本発明によれば、支持体の表面にシード層を形成し、シード層の表面に形成された接着層に基板をマウントすることが可能になり、基板を固定するための接着層を別個に設ける必要がなく、その分工程数を削減して製造コストを安価に抑えることが可能になる。また、基板の貫通孔に連通された領域の接着層を現像処理により除去し、貫通孔の下端に貫通孔の内部寸法より幅広となる空間を形成することにより、シード層に対向する空間内に貫通孔の下端を覆う下端電極パッドを形成することができると共に、下端電極パッド上に柱状電極を下方から積層しながら形成することができるので、貫通孔の中心付近に空洞（ボイド）が発生せず、高アスペクト比（厚さ／孔径）でも柱状電極を安定的に形成することが可能になる。
また、支持体の表面に粘着テープを介してシード層を形成することにより、貫通電極が形成された後に粘着テープを加熱して支持体をシード層から容易に分離することが可能になる。
また、支持体の表面にシード層を介して接着層を形成し、接着層を加熱することにより支持体を基板から容易に分離することが可能になる。
以下、図面と共に本発明の一実施例について説明する。
図１は本発明になる貫通電極の製造方法の一実施例が適用された電子装置を示す縦断面図である。図２は貫通電極を拡大して示す縦断面図である。
図１に示されるように、電子装置１０は、基板１２と蓋体（基板）１４とによって規定された素子搭載空間１６に機能素子１８が微小機械部品として作り込まれている。尚、基板１２、蓋体１４、素子搭載空間１６は、上方からみると四角形に形成されている。本実施例では、基板１２として、例えばシリコンウエハ（シリコン基板）または、ガラス基板が用いられる。基板１２にシリコンを用いる場合、後述する支持体としては、シリコンウエハ、ガラスが好適である。また、単なる基板ではなく集積回路を形成した半導体ウエハに貫通電極を形成する場合にも適用することができる。
また、図１には図示していないが、基板１２の表面には例えば、カンチレバーなどからなる機能素子１８と共に、機能素子１８を動作させるための電子回路も作り込まれている。この電子回路は、アルミニウム（Al）または銅(Cu)からなる電極２０を有する。また、機能素子１８は、基板１２の表面にマイクロマーシニング法により作り込まれている。
尚、本実施例の電子装置１０は、例えば、基板１２上に搭載された機能素子１８の構成によって加速度計やマイクロジャイロなどのセンサとして使用される。
電子装置１０は、基板１２と蓋体１４との間を電気的に接合する超音波接合部２２を有する。また、蓋体１４は、Siウエハからなる基板１４ａの表面に絶縁層１５を被覆したものであり、素子搭載空間１６を形成する凹部１４ｂと凹部１４ｂを囲む枠部１４ｃとを有する。超音波接合部２２は、基板１２の電極２０と、蓋体１４に形成された貫通電極２４と、貫通電極２４の下端と電極２０との間を接続する金などのバンプ２６とによって構成されている。また、貫通電極２４の上端には、はんだバンプ２７が接合されている。
蓋体１４の枠部１４ｃには、貫通電極２４が形成される貫通孔２８が設けられている。この貫通孔２８は、例えば、孔径が３０μｍ〜１００μｍ、高さ（基板１４ａの厚さ）が１５０μｍ〜５００μｍに設定されており、本実施例のアスペクト比（厚さ／孔径）は１．５〜１６．６７である。
図２に示されるように、貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させたものである。
また、電子装置１０には、蓋体１４の４辺の周縁部と基板１２の４辺の周縁部とを密閉するための超音波接合部３６が設けられている。この超音波接合部３６は、蓋体１４の下面周縁部に四角形状に形成されたシールリングパターン３８と、基板１２の上面周縁部に四角形状に形成されたシールリングパターン４０とを金バンプ４２を介して接合して素子搭載空間１６を封止している。尚、一方のシールリングパターン３８は、銅により形成されており、他方のシールリングパターン４０は、銅またはアルミニウム(Al)により形成されており、両パターン間は金バンプ４２あるいは金めっきを介在させて銅とのＡｕ−Ｃｕ接合により一体的に結合される。
貫通電極２４は、下端電極パッド３２が基板１４ａの貫通孔２８の下端開口を閉塞するように設けられ、さらに、下端電極パッド３２に銅（導電材）が積層されて貫通孔２８の内部に充填された柱状電極３０を有するため、柱状電極３０の中心部分に空洞（ボイド）が発生せず、高アスペクト比（厚さ／孔径）でも柱状電極を安定的に形成することが可能になる。
また、下端電極パッド３２及び上側電極パッド３４は、貫通孔２８の内部寸法より幅広形状に形成されているので、貫通孔２８の密閉性がより高められおり、素子搭載空間１６の気密性の確保に寄与している。また、下端電極パッド３２及び上側電極パッド３４の表面積が貫通孔２８の孔径に対して大きく設定されるため、はんだなどにより接続する際にはんだ接合面積が広くなって有利である。
ここで、上記貫通電極２４の製造方法の工程について図３乃至図１４を併せ参照して説明する。
図３に示す工程１Ａでは、支持体として機能するSiウエハ４４の表面にラミネート法によりフィルム状の粘着テープ４６を貼り付ける。この粘着テープ４６は、上面及び下面に粘着層を有する両面粘着テープであり、Siウエハ４４の表面に対して隙間が生じないように密着される。尚、粘着テープ４６は、Siウエハ４４と後述するフォトレジスト層（接着層）５２とを張り合わせるための接着手段として機能するが、貫通電極２４が完成した後の加熱処理により内蔵カプセルの発泡し、これに伴う接触面積の減少により剥離可能となる。
図４に示す工程２Ａでは、Siウエハ４４の表面に貼着された粘着テープ４６の上面にシード層４８を形成する。このシード層４８の形成方法としては、例えば、真空蒸着法あるいはスパッタ法により銅（Cu）を被覆する方法、あるいはＣｕ箔等の金属箔をラミネート形成する方法等が用いられる。
図５に示す工程３Ａでは、ラミネート法、またはローラ圧着法によりドライフィルム５０をシード層４８の表面に貼り付ける。このドライフィルム５０は、接着層として用いられるフォトレジスト層５２の上面に保護フィルム（PET：ポリエチレンテレフタレート）５４を張り合わせた２層構造になっており、フォトレジスト層５２がシード層４８の表面に密着された状態に貼着される。フォトレジスト層５２は、露光されるまでは粘着性を有し、且つ露光されない部分が現像液により溶解除去可能な感光性有機材からなるネガ型レジスト層である。尚、本実施例では、シード層４８の表面にドライフィルム５０を貼着する構成例を一例として示したが、ドライフィルム５０以外の方法（例えば、印刷等）でフォトレジスト層５２を形成しても良い。また、フォトレジスト層５２の代わりに用いられる接着層としては、例えばエポキシ樹脂やポリイミド樹脂からなる接着剤を使用することも可能である。
図６に示す工程４Ａでは、ドライフィルム５０の保護フィルム５４をフォトレジスト層５２から分離させるように剥がす。このとき、フォトレジスト層５２は、上面及び下面が粘着性を有しており、下面側とシード層４８との粘着力が上面側と保護フィルム５４との粘着力よりも強いので、保護フィルム５４を剥がす際にフォトレジスト層５２がシード層４８から分離しないように保持されている。尚、フォトレジスト層５２の厚さは、およそ１０μｍ〜１５μｍ程度である。後述するように、このフォトレジスト層５２の厚さが下端電極パッド３２の厚さに相当する。
図７に示す工程５Ａでは、粘性を有するフォトレジスト層５２の表面にSiウエハからなる蓋体１４をマウントする。蓋体１４は、前述したように下面中央に素子搭載空間１６を形成するための凹部１４ｂが形成され、且つ凹部１４ｂを囲むように下方に突出する枠部１４ｃには複数の貫通孔２８が上下方向に貫通している。そして、蓋体１４は、フォトレジスト層５２に押圧されて枠部１４ｃの下面が粘性を有するフォトレジスト層５２の表面に圧着される。このように、工程５Ａにおいては、粘着テープ等を用いずに、蓋体１４を直接的にフォトレジスト層５２の表面に圧着させるため、その分貼り付け作業工程の工数が少なくて済む。
尚、本実施例では、フォトレジスト層５２に対して露光を行わないため、フォトレジスト層５２は粘着性を失わず、この後も蓋体１４に対する固定状態を維持している。また、本実施例では、貫通孔２８の内径がおよそＤ＝３０μｍ〜６０μｍ程度、貫通孔２８の高さ（枠部１４ｃの厚さ）がＨ＝１００μｍ〜２００μｍ程度に設定されている。
図８に示す工程６Ａでは、現像液を貫通孔２８の内部に供給して貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを部分的に溶解する。この現像液を貫通孔２８の内部に供給する方法としては、Siウエハ４４上に蓋体１４が搭載された状態のものを現像液中に浸潤させるディップ現像、あるいは蓋体１４の上方から現像液をシャワー状に吹き付けるスプレー現像がある。どちらの現像方式でも貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを溶解することが可能であり、現像液の浸潤時間を管理することにより、貫通孔２８の内部寸法Ｄよりも幅広な寸法Ｄａ（＞Ｄ）を有する鍔状空間５４を作り込むことが可能になる。
すなわち、現像液は、貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａの表面から厚さ方向に浸潤してフォトレジスト層５２を溶解し、さらに浸潤時間を延長することにより上記領域Ａの半径方向にも浸潤して貫通孔２８の下部開口よりも広い面積のフォトレジスト層５２を溶解することになる。尚、浸潤時間は、フォトレジスト層５２の材質と現像液の種別との組み合わせに応じて決まる浸潤速度に応じて選択的に設定される。
さらに、プラズマアッシングを行って溶解された領域Ａのフォトレジスト層５２をプラズマを用いた電子衝突解離により活性な酸素原子を生成する灰化処理を施して鍔状空間５４からフォトレジスト層５２を除去する。尚、上記プラズマアッシングは、次工程で行うめっき処理におけるめっき液濡れ性の向上を図ることができる。
図９に示す工程７Ａでは、貫通孔２８の底部に露出するシード層４８の表面に金めっきを施し、貫通電極２４の拡散を防止するバリアメタルとしてのAuめっき層５６を形成する。続いて、Auめっき層５６の上面にニッケルめっきを施し、Niめっき層５８を形成する。さらに、Niめっき層５８の上に銅を電解めっき法により積層して貫通孔２８の内部にスタッドビア６０のCu柱状部６０ｂを形成する。尚、スタッドビア６０は、下地となるNiめっき層５８の表面に銅を析出させて成長させることで貫通孔２８の底部から上方に積層させるため、スタッドビア６０の中心付近に空洞（ボイド）が発生せず、貫通孔２８の内部に銅を積層しながら貫通孔２８の上部開口まで充填することが可能になる。
また、Auめっき層５６及びNiめっき層５８は、上記鍔状空間５４に形成されるため、貫通孔２８の内部寸法より幅広形状である。そして、Niめっき層５８上に積層されたスタッドビア６０のCu鍔部６０ａも貫通孔２８の内部寸法より幅広な寸法で積層される。これらAuめっき層５６及びNiめっき層５８及びCu鍔部６０ａにより下側電極パッド３２が構成される。そして、Cu鍔部６０ａの上方に積層されたCu柱状部６０ｂが柱状電極３０となる。尚、電極パッド３２に施すめっきとしては、ニッケルとパラジウムの２層構造（この場合、パラジウム側が表面になる）や、ニッケル、パラジウム、金の３層構造（この場合、金側が表面になる）としても良い。
図１０に示す工程８Ａでは、蓋体１４の上面にラミネート法によりドライフィルムを貼り付けてネガ型レジスト層６２を形成する。そして、スタッドビア６０の上端に対向する領域Ｂのネガ型レジスト層６２に対して露光して硬化させ、現像液により未露光部分を除去する。このようなパターニング処理により、貫通孔２８の上部開口よりも幅広形状のネガ型レジスト層６２を溶解する。これにより、スタッドビア６０の上端（貫通孔２８の上部）に連続する鍔状空間６２ａが開口する。フォトレジスト層６２に設けられた鍔状空間６２ａは、貫通孔２８の内部寸法Ｄより幅広な寸法Ｄｂ（＞Ｄ）を有する。
図１１に示す工程９Ａでは、Cu柱状部６０ｂの上端に電解めっきによりCu鍔部６０ｃを形成する。このCu鍔部６０ｃは、貫通孔２８の内部寸法より幅広な鍔状空間６２ａに形成されるため、貫通孔２８の内部寸法より幅広となる。さらに、Cu鍔部６０ｃの上面に電解めっきによりNiめっき層６４を形成する。続いて、Niめっき層６４の上面に電解金めっきを施し、バリアメタルとしての電解Auめっき層（またはＳｎめっき層）６６を電解めっきにより積層する。これらAuめっき層（またはＳｎめっき層）６６及びNiめっき層６４及びCu鍔部６０ｃにより上側電極パッド３４が構成される。
尚、電極パッド３４に施すめっきとしては、ニッケルとパラジウムの２層構造（この場合、パラジウム側が表面になる）や、ニッケル、パラジウム、金の３層構造（この場合、金側が表面になる）としても良い。
図１２に示す工程１０Ａでは、露光された蓋体１４のネガ型レジスト層６２を剥離液（例えば、アルカリ系水溶液、苛性ソーダなど）を用いて膨潤剥離して除去する。
図１３に示す工程１１Ａでは、Siウエハ４４をベーキング処理して高温に加熱することで粘着テープ４６に含まれるマイクロカプセルを破裂させる。これにより、粘着テープ４６に含まれる内蔵カプセルが発泡して粘着テープ４６の接触面積が減少するため、粘着テープ４６を介してシード層４８に接着されていたSiウエハ４４をシード層４８から容易に分離することができる。
尚、Siウエハ４４を除去する方法としては、これに限らず、例えば、バフ等を用いて削除することも可能である。
図１４に示す工程１２Ａでは、シード層４８をエッチングにより除去し、続いて、蓋体１４の下面に接着されたフォトレジスト層５２を剥離液（例えば、アルカリ系水溶液、苛性ソーダなど）を用いて剥離する。これにより、貫通電極２４を有する蓋体１４が得られる。
このように上記製造方法により貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させた構成であるので、貫通孔２８の上下両端を密閉することが可能になり、且つ下端電極パッド３２上に柱状電極３０を下方から積層しながら形成することができるので、貫通孔２８の中心付近に空洞（ボイド）が発生せず、貫通孔２８が高アスペクト比（厚さ／孔径）でも貫通孔２８の内部に柱状電極３０を安定的に形成することが可能になる。
また、本実施例では、Siウエハ４４の表面に粘着テープ４６を介してシード層４８を形成することにより、貫通電極２４が形成された後に粘着テープ４６を加熱してSiウエハ４４をシード層４８から容易に分離することが可能になり、製造工程での手間がかからず、その分製造コストを安価に抑えることが可能になる。
次に、上記貫通電極２４の製造方法の実施例２について図１５乃至図２６を参照して説明する。尚、実施例２において、上記実施例１と同一部分には同一符合を付す。
図１５に示す工程１Ｂでは、支持体として機能するガラスウエハ７０を用意する。
図１６に示す工程２Ｂでは、ガラスウエハ７０の上面にシード層４８を形成する。このシード層４８の形成方法としては、例えば、銅またはニッケルの真空蒸着法あるいはスパッタ法等が用いられる。
図１７に示す工程３Ｂでは、ラミネート法によりドライフィルム５０をシード層４８の表面に貼り付ける。
図１８に示す工程４Ｂでは、ドライフィルム５０の保護フィルム５４をフォトレジスト層５２から分離させるように剥がす。
図１９に示す工程５Ｂでは、粘性を有するフォトレジスト層５２の表面にSiウエハからなる蓋体１４を貼り付ける。蓋体１４は、前述したように下面中央に素子搭載空間１６を形成するための凹部１４ｂが形成され、且つ凹部１４ｂを囲むように下方に突出する枠部１４ｃには貫通孔２８が上下方向に貫通している。そして、蓋体１４は、フォトレジスト層５２に押圧されて枠部１４ｃの下面が粘性を有するフォトレジスト層５２の表面に圧着される。
図２０に示す工程６Ｂでは、現像液を貫通孔２８の内部に供給して貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを部分的に溶解する。この現像液を貫通孔２８の内部に供給することにより、貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを溶解することが可能であり、現像液の浸潤時間を管理することにより、貫通孔２８の内部寸法Ｄよりも幅広な寸法Ｄａ（＞Ｄ）を有する鍔状空間５４を作り込むことが可能になる。
さらに、プラズマアッシングを行って溶解された領域Ａのフォトレジスト層５２をプラズマを用いた電子衝突解離により活性な酸素原子を生成する灰化処理を施して鍔状空間５４からフォトレジスト層５２を除去する。尚、上記プラズマアッシングは、次工程で行うめっき処理におけるめっき液濡れ性の向上を図ることができる。
図２１に示す工程７Ｂでは、貫通孔２８の底部に露出するシード層４８の表面に金めっきを施し、貫通電極２４の拡散を防止するバリアメタルとしてのAuめっき層５６を形成する。続いて、Auめっき層５６の上面にニッケルめっきを施し、Niめっき層５８を形成する。さらに、Niめっき層５８の上に銅を電解めっき法により積層して貫通孔２８の内部にスタッドビア６０のCu柱状部６０ｂを形成する。尚、スタッドビア６０は、下地となるNiめっき層５８の表面に銅を析出させて成長させることで貫通孔２８の底部から上方に積層させるため、スタッドビア６０の中心付近に空洞（ボイド）が発生せず、貫通孔２８の内部に銅を積層しながら貫通孔２８の上部開口まで充填することが可能になる。
また、Auめっき層５６及びNiめっき層５８は、上記鍔状空間５４に形成されるため、貫通孔２８の内部寸法より幅広形状である。そして、Niめっき層５８上に積層されたスタッドビア６０のCu鍔部６０ａも貫通孔２８の内部寸法より幅広形状に積層される。
図２２に示す工程８Ｂでは、蓋体１４の上面にラミネート法によりドライフィルムを貼り付けてネガ型レジスト層６２を形成する。そして、スタッドビア６０の上端に対向する領域Ｂのネガ型レジスト層６２に対して露光して硬化させ、現像液により未露光部分を除去する。このようなパターニング処理により、貫通孔２８の上部開口よりも広い面積のネガ型レジスト層６２を溶解する。これにより、スタッドビア６０の上端（貫通孔２８の上部）に連続する鍔状空間６２ａが開口する。ネガ型レジスト層６２に設けられた鍔状空間６２ａは、貫通孔２８の内部寸法Ｄより幅広な寸法Ｄｂ（＞Ｄ）を有する。
図２３に示す工程９Ｂでは、Cu柱状部６０ｂの上端にCu鍔部６０ｃをめっきする。このCu鍔部６０ｃは、貫通孔２８の内部寸法より幅広な鍔状空間６２ａに形成されるため、貫通孔２８の内部寸法より幅広形状となる。さらに、Cu鍔部６０ｃの上面に無電解めっきにより電解Niめっき層６４を形成する。続いて、Niめっき層６４の上面に無電解めっきによりバリアメタルとしての電解Auめっき層（またはＳｎめっき層）６６を積層する。
図２４に示す工程１０Ｂでは、露光された蓋体１４のネガ型レジスト層６２を剥離液（例えば、アルカリ系水溶液または苛性ソーダなど）を用いて膨潤剥離して除去する。
図２５に示す工程１１Ｂでは、ガラスウエハ７０を下方からベーキング処理して高温に加熱することでフォトレジスト層５２を硬化させる。これにより、フォトレジスト層５２の粘着性が無くなり、蓋体１４からフォトレジスト層５２を容易に分離することが可能になる。
図２６に示す工程１２Ｂでは、ガラスウエハ７０を下方に剥がして蓋体１４の下面からフォトレジスト層５２を離間させる。これにより、貫通電極２４を有する蓋体１４が得られる。
また、上記工程１０Ｂでガラスウエハ７０を加熱する方法以外にも、例えば、ガラスウエハ７０をバックグラインドにより切削し、続いて、シード層４８をエッチングにより除去し、さらにフォトレジスト層５２を蓋体１４の下面から剥離させて除去する方法を用いることも可能である。
上記製造方法により貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広形状な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させた構成であるので、貫通孔２８の上下両端を密閉することが可能になり、且つ下端電極パッド３２上に柱状電極３０を下方から積層しながら形成することができるので、貫通孔２８の中心付近に空洞（ボイド）が発生せず、貫通孔２８が高アスペクト比（厚さ／孔径）でも貫通孔２８の内部に柱状電極３０を安定的に形成することが可能になる。
また、本実施例では、ガラスウエハ７０の表面にシード層４８を介して形成されたフォトレジスト層５２を加熱することにより、ガラスウエハ７０を蓋体１４から容易に分離することが可能になり、製造工程での手間がかからず、その分製造コストを安価に抑えることが可能になる。
上記実施例では、電子装置などのマイクロマシンパッケージを一例として説明したが、これに限らず、本発明を他の製品（例えば、インターポーザあるいは上面側配線パターンと下面側配線パターンとを接続するスルーホールを有する構成のもの等）に用いられる貫通電極にも適用できるのは勿論である。
本発明になる貫通電極の製造方法の一実施例が適用された電子装置を示す縦断面図である。 貫通電極を拡大して示す縦断面図である。 実施例１の工程１Ａを示す縦断面図である。 実施例１の工程２Ａを示す縦断面図である。 実施例１の工程３Ａを示す縦断面図である。 実施例１の工程４Ａを示す縦断面図である。 実施例１の工程５Ａを示す縦断面図である。 実施例１の工程６Ａを示す縦断面図である。 実施例１の工程７Ａを示す縦断面図である。 実施例１の工程８Ａを示す縦断面図である。 実施例１の工程９Ａを示す縦断面図である。 実施例１の工程１０Ａを示す縦断面図である。 実施例１の工程１１Ａを示す縦断面図である。 実施例１の工程１２Ａを示す縦断面図である。 実施例２の工程１Ｂを示す縦断面図である。 実施例２の工程２Ｂを示す縦断面図である。 実施例２の工程３Ｂを示す縦断面図である。 実施例２の工程４Ｂを示す縦断面図である。 実施例２の工程５Ｂを示す縦断面図である。 実施例２の工程６Ｂを示す縦断面図である。 実施例２の工程７Ｂを示す縦断面図である。 実施例２の工程８Ｂを示す縦断面図である。 実施例２の工程９Ｂを示す縦断面図である。 実施例２の工程１０Ｂを示す縦断面図である。 実施例２の工程１１Ｂを示す縦断面図である。 実施例２の工程１２Ｂを示す縦断面図である。
符号の説明
１０ 電子装置
１２ 基板
１４ 蓋体
１６ 素子搭載空間
１８ 機能素子
２４ 貫通電極
２８ 貫通孔
３０ 柱状電極
３２ 下側電極パッド
３４ 上側電極パッド
４４ Siウエハ
４６ 粘着テープ
４８ シード層
５０ ドライフィルム
５２ フォトレジスト層
５４ 保護フィルム
５６，６６ 電解Auめっき層
５５２４ 電解Niめっき層
６０ スタッドビア
６２ ネガ型レジスト層
７０ ガラスウエハ

Claims (6)

  1. 支持体の表面にシード層を形成する第１工程と、
    前記シード層の表面に接着層を形成する第２工程と、
    貫通孔が形成された基板を前記接着層に押圧して貼り付ける第３工程と、
    前記基板の貫通孔に連通された領域の前記接着層を除去し、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する第４工程と、
    前記空間内及び前記貫通孔内に導体を積層し、前記貫通孔の下端を覆う下端電極パッド及び前記貫通孔に充填された柱状電極を形成する第５工程と、
    前記支持体及び前記シード層及び前記接着層を前記基板から除去する第６工程と、
    を有することを特徴とする貫通電極の製造方法。
  2. 前記第５工程は、
    前記シード層の表面に前記下端電極パッドを構成するAu層を形成する工程と、
    前記Au層の表面にNi層を形成する工程と、
    前記Ni層表面にCu層を積層して前記柱状電極を形成する工程と、
    を有することを特徴とする請求項１に記載の貫通電極の製造方法。
  3. 前記第１工程で前記支持体の表面に粘着テープを接着し、次いで前記粘着テープの粘着面に前記シード層を形成し、
    前記第５工程で前記柱状電極を形成した後、
    前記第６工程で前記粘着テープを加熱して前記支持体を前記シード層から分離することを特徴とする請求項１または２の何れかに記載の貫通電極の製造方法。
  4. 前記第１工程で前記支持体の表面に前記シード層を形成し、次いで前記シード層に前記接着層を形成し、
    前記第５工程で前記貫通孔の内部に前記柱状電極を形成した後、
    前記第６工程で前記接着層を加熱して前記支持体を前記基板から分離することを特徴とする請求項１または２の何れかに記載の貫通電極の製造方法。
  5. 前記第４工程は、前記接着層をフォトレジスト層により形成する工程と、
    前記基板の貫通孔に連通された領域の前記フォトレジスト層を現像処理により除去する工程と、
    前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する工程と、
    を有することを特徴とする請求項１乃至４の何れかに記載の貫通電極の製造方法。
  6. 前記基板の上面にレジスト層を積層し、前記レジスト層に前記貫通孔の内部寸法より幅広な開口部を前記貫通孔の上端に形成する工程と、
    前記レジスト層の開口部に導体を積層し、前記柱状電極の上端に連続する上端電極パッドを形成する工程と、
    前記上端電極パッドを囲む前記レジスト層を除去する工程と、
    を有することを特徴とする請求項１乃至５の何れかに記載の貫通電極の製造方法。
JP2004191488A 2004-06-29 2004-06-29 貫通電極の製造方法 Expired - Fee Related JP3751625B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004191488A JP3751625B2 (ja) 2004-06-29 2004-06-29 貫通電極の製造方法
TW094120930A TWI381482B (zh) 2004-06-29 2005-06-23 形成貫穿電極之方法
DE602005019124T DE602005019124D1 (de) 2004-06-29 2005-06-24 Herstellung einer Durchgangselektrode
EP05253943A EP1612859B1 (en) 2004-06-29 2005-06-24 Method for forming a through electrode
US11/167,750 US20060001173A1 (en) 2004-06-29 2005-06-27 Through electrode and method for forming the same
KR1020050056136A KR101117618B1 (ko) 2004-06-29 2005-06-28 관통 전극 형성 방법
CNB2005100811765A CN100461357C (zh) 2004-06-29 2005-06-29 贯通电极及其形成方法
US11/499,947 US7498259B2 (en) 2004-06-29 2006-08-07 Through electrode and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004191488A JP3751625B2 (ja) 2004-06-29 2004-06-29 貫通電極の製造方法

Publications (2)

Publication Number Publication Date
JP2006013330A JP2006013330A (ja) 2006-01-12
JP3751625B2 true JP3751625B2 (ja) 2006-03-01

Family

ID=34941762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191488A Expired - Fee Related JP3751625B2 (ja) 2004-06-29 2004-06-29 貫通電極の製造方法

Country Status (7)

Country Link
US (2) US20060001173A1 (ja)
EP (1) EP1612859B1 (ja)
JP (1) JP3751625B2 (ja)
KR (1) KR101117618B1 (ja)
CN (1) CN100461357C (ja)
DE (1) DE602005019124D1 (ja)
TW (1) TWI381482B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258322A (ja) * 2007-04-03 2008-10-23 Shinko Electric Ind Co Ltd 基板及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7704800B2 (en) * 2006-11-06 2010-04-27 Broadcom Corporation Semiconductor assembly with one metal layer after base metal removal
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP5137059B2 (ja) * 2007-06-20 2013-02-06 新光電気工業株式会社 電子部品用パッケージ及びその製造方法と電子部品装置
TW200919593A (en) * 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
KR100986296B1 (ko) * 2008-09-05 2010-10-07 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5453763B2 (ja) * 2008-10-27 2014-03-26 大日本印刷株式会社 貫通電極基板の製造方法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
CN101916754B (zh) * 2010-06-29 2012-08-29 香港应用科技研究院有限公司 通孔和通孔形成方法以及通孔填充方法
JP5619542B2 (ja) * 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
US10526198B2 (en) * 2011-03-04 2020-01-07 Texas Instruments Incorporated Infrared sensor design using an epoxy film as an infrared absorption layer
JP5842929B2 (ja) 2011-11-22 2016-01-13 富士通株式会社 電子部品およびその製造方法
US8987871B2 (en) * 2012-05-31 2015-03-24 Stmicroelectronics Pte Ltd. Cap for a microelectromechanical system device with electromagnetic shielding, and method of manufacture
JP5874690B2 (ja) 2012-09-05 2016-03-02 株式会社デンソー 半導体装置の製造方法
JP2015177382A (ja) 2014-03-15 2015-10-05 キヤノン株式会社 素子電極が貫通配線と繋がったデバイス、及びその製造方法
SG11201807926PA (en) * 2016-03-24 2018-10-30 Agency Science Tech & Res A through silicon interposer wafer and method of manufacturing the same
CN108811354A (zh) * 2017-04-28 2018-11-13 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008143C2 (de) * 1980-03-04 1982-04-08 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JPH05243735A (ja) 1992-03-03 1993-09-21 Hitachi Chem Co Ltd 多層配線板の製造法
JPH07307565A (ja) 1994-05-10 1995-11-21 Hitachi Chem Co Ltd 配線板の製造方法
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US6441486B1 (en) * 2001-03-19 2002-08-27 Texas Instruments Incorporated BGA substrate via structure
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP3904484B2 (ja) * 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
KR100691725B1 (ko) * 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258322A (ja) * 2007-04-03 2008-10-23 Shinko Electric Ind Co Ltd 基板及びその製造方法

Also Published As

Publication number Publication date
CN1716558A (zh) 2006-01-04
CN100461357C (zh) 2009-02-11
KR20060048594A (ko) 2006-05-18
US7498259B2 (en) 2009-03-03
EP1612859B1 (en) 2010-01-27
TW200603237A (en) 2006-01-16
EP1612859A3 (en) 2006-02-01
TWI381482B (zh) 2013-01-01
EP1612859A2 (en) 2006-01-04
JP2006013330A (ja) 2006-01-12
US20060267210A1 (en) 2006-11-30
DE602005019124D1 (de) 2010-03-18
KR101117618B1 (ko) 2012-03-07
US20060001173A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP3751625B2 (ja) 貫通電極の製造方法
US8218794B2 (en) Component comprising a MEMS microphone and method for the production of said component
JP4342174B2 (ja) 電子デバイス及びその製造方法
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
US7393758B2 (en) Wafer level packaging process
JP5045769B2 (ja) センサ装置の製造方法
US20060096781A1 (en) Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same
US20060097378A1 (en) Substrate having a penetrating via and wiring connected to the penetrating via and a method for manufacturing the same
US7528481B2 (en) Wafer level packaging cap and fabrication method thereof
US11492250B2 (en) Electronic device and method for manufacturing an electronic device
US20160157345A1 (en) Wiring substrate, method of manufacturing the same and electronic component device
JP2006202918A (ja) 機能素子パッケージ体及びその製造方法
JP2012084681A (ja) 電子部品装置及びその製造方法と配線基板
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
JP2006054307A (ja) 基板の製造方法
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
JP4708009B2 (ja) 配線基板の製造方法
JP2007207982A (ja) 半導体装置とその製造方法
JP6712136B2 (ja) 電子部品の製造方法
CN113299569B (zh) 大板级扇出基板倒装芯片封装结构的制备方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP4566830B2 (ja) 半導体装置の製造方法
CN115549624A (zh) 一种电子装置及其制造方法
JP2017054978A (ja) 電子部品の製造方法
JP2017054979A (ja) 電子部品

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees