JP2015177382A - 素子電極が貫通配線と繋がったデバイス、及びその製造方法 - Google Patents
素子電極が貫通配線と繋がったデバイス、及びその製造方法 Download PDFInfo
- Publication number
- JP2015177382A JP2015177382A JP2014052845A JP2014052845A JP2015177382A JP 2015177382 A JP2015177382 A JP 2015177382A JP 2014052845 A JP2014052845 A JP 2014052845A JP 2014052845 A JP2014052845 A JP 2014052845A JP 2015177382 A JP2015177382 A JP 2015177382A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- manufacturing
- wiring
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
- G01N29/22—Details, e.g. general constructional or apparatus details
- G01N29/24—Probes
- G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
- G01N29/22—Details, e.g. general constructional or apparatus details
- G01N29/24—Probes
- G01N29/2418—Probes using optoacoustic interaction with the material, e.g. laser radiation, photoacoustics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2291/00—Indexing codes associated with group G01N29/00
- G01N2291/02—Indexing codes associated with the analysed material
- G01N2291/028—Material parameters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2291/00—Indexing codes associated with group G01N29/00
- G01N2291/10—Number of transducers
- G01N2291/101—Number of transducers one transducer
Landscapes
- Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Immunology (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Manufacturing & Machinery (AREA)
- Biochemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pressure Sensors (AREA)
- Power Engineering (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
【課題】素子と貫通配線部分を高密度でも配置することが可能なデバイスなどを提供する。
【解決手段】素子3の電極が基板1内の貫通配線と電気的に接続されているデバイス12の製造方法で、貫通孔4が形成された第一の基板1上に素子3が配置された構造体を準備し、導電性のシード層が形成された第二の基板7を準備する。そして、第一の基板に、貫通孔と繋がる開口が形成されるよう壁部6を形成し、シード層と構造体の素子側の面とを接着層8を介して接合し、貫通孔と壁部の内部に入った接着層を除去してシード層を開口の内部において露出させる。シード層を用いて、壁部と貫通孔の内部に電解めっきにより導体9が充填される。
【選択図】図1
【解決手段】素子3の電極が基板1内の貫通配線と電気的に接続されているデバイス12の製造方法で、貫通孔4が形成された第一の基板1上に素子3が配置された構造体を準備し、導電性のシード層が形成された第二の基板7を準備する。そして、第一の基板に、貫通孔と繋がる開口が形成されるよう壁部6を形成し、シード層と構造体の素子側の面とを接着層8を介して接合し、貫通孔と壁部の内部に入った接着層を除去してシード層を開口の内部において露出させる。シード層を用いて、壁部と貫通孔の内部に電解めっきにより導体9が充填される。
【選択図】図1
Description
本発明は、超音波変換素子などとして用いられる静電容量型トランスデューサ等の素子の電極が貫通配線と電気的に接続されたデバイス、その製造方法などに関する。
近年、マイクロマシニング技術によって様々な素子(センサなど)が製造されている。これらのセンサの多くは、半導体プロセスを用いて作製されている。これらの素子は、素子自体の小型化のみならず、実装部分を含めた小型化が必要となっている。これまでは、回路基板や配線基板と接続するための電極を素子の周囲に配置することが多く、実装部分を含めた面積が大きくなっていた。こうした問題の解決方法の一つとして、貫通配線を基板に形成し、基板表面の素子の配線と基板裏面の配線とを電気的に接続させる方法がある。これにより、基板裏面に電極を形成することができ、実装部分を含め、素子を備えたデバイスの小型化が可能となる。
上記技術に関して、特許文献1は、カンチレバーなどの機能素子が貫通配線基板に形成された場合の貫通配線基板の作製方法を開示している。この作製方法では、支持体上のめっきシード層の表面に形成された接着層(フィルムレジスト)を介して、貫通孔が形成された基板と前記支持体とを接着させる。そして、貫通孔に繋がった領域の接着層を除去した後、貫通孔に銅の柱状電極を形成している。最後に、シード層付き支持体と接着層を貫通配線基板から分離する。また、特許文献2は、機能素子として静電容量型の超音波トランスデューサが貫通配線基板上に形成された場合の製造方法を開示している。この製造方法では、シリコン基板に貫通孔を形成し、配線材料となる多結晶シリコンを貫通孔内部に形成した後、静電容量型の素子を形成している。
しかしながら、特許文献1の作製方法では、めっきシード層を露出させるために、貫通孔に繋がった領域の接着層(フィルムレジスト)を除去する際には、接着層の残渣が生じてはならない。また、貫通孔の内部であるため、接着層が除去されたことを確認することが容易ではなく、除去する際にはオーバーエッチングをする必要がある。しかし、オーバーエッチング時間が長くなると、除去する部分の横方向の広がり量を制御することが困難となる。その結果、電極材料が横方向に広がる量のマージンを多く取る必要があり、素子と貫通電極部分を高密度に配置できなくなるということがある。また、特許文献2の製造方法では、多結晶シリコンからなる貫通配線の場合、多結晶シリコンの抵抗率が高いので、貫通配線の抵抗を低くすることが容易ではない。仮に、配線材料に銅を用いた場合でも、基板の両面を研磨するための工程数が増え、コストアップとなってしまうことがある。
上記課題に鑑み、本発明の、素子の電極が基板内の貫通配線と電気的に接続されているデバイスの製造方法は、次の工程を有する。貫通孔が形成された第一の基板上に素子が配置された構造体を準備する工程。導電性のシード層が形成された第二の基板を準備する工程。前記第一の基板に、前記貫通孔と繋がる開口が形成されるよう壁部を形成する工程。前記シード層と前記構造体の前記素子側の面とを接着層を介して接合する工程。前記貫通孔と前記壁部の内部に入った前記接着層を除去して前記シード層を前記開口の内部において露出させる工程。前記シード層を用いて、前記壁部と前記貫通孔の内部に電解めっきにより導体を充填する工程。
また上記課題に鑑み、本発明の、素子の電極が基板の貫通孔内の貫通配線と電気的に接続されているデバイスは、前記基板の前記素子が配置された面に、前記貫通孔と繋がった開口を有する壁部が形成され、前記壁部の開口と前記貫通孔の内部に、前記貫通配線をなす導体が充填されている。
本発明によれば、素子が形成される基板の貫通孔に繋がって前記壁部を形成し、前記第二の基板と前記構造体の素子側の面とを接着層を介して接合する。そして、貫通孔と開口の内部の接着層を除去してシード層を露出させた後、貫通孔の内部に導体を充填する。壁部により、前記構造体の素子側の面において導体が貫通孔の外周よりも横方向に広がるのを抑制できる。従って、素子と貫通配線部分を高密度でも配置することが可能となる。
本発明の、素子の電極が基板内の貫通配線と電気的に接続されているデバイスの製造方法では、貫通孔を有する第一の基板上に素子が配置された構造体を準備し、導電性のシード層を有する第二の基板を準備する。そして、第一の基板に、貫通孔と繋がる開口が形成されるよう環状の突起部などの壁部を形成し、シード層と構造体の素子側の面とを接着層を介して接合し、貫通孔と壁部の内部に入った接着層を除去してシード層を開口の内部において露出させる。この露出したシード層を用いて、壁部と貫通孔の内部に電解めっきにより導体を充填する。貫通孔と繋がる開口を有する壁部により、構造体の素子側の面において導体が貫通孔の外側に広がるのを抑制でき、素子と貫通配線部分を高密度でも配置することができるようになる。
本発明の一実施形態の、素子が基板の貫通孔内の貫通配線と繋がったデバイスの作製方法が適用された電気機械変換装置付きデバイスを図1(a)、(b)に示す。図1(a)は、素子である静電容量型トランスデューサなどの電気機械変換装置付きデバイスの断面図を示し、図1(b)は、貫通孔4付近の上面図を示す。電気機械変換装置は、例えば、第一の電極と対向して間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを有する静電容量型トランスデューサなどである。電気機械変換装置を備えるデバイス12は、基板1の能動面(素子が配置される面)の絶縁層2上に機能素子3が形成されている。基板1は、例えば、シリコンウエハやガラスを用いることができる。基板1がガラス基板の場合には、絶縁層2を形成しなくてもよい。絶縁層2として、シリコン酸化膜やシリコン窒化膜などの絶縁材料を用いることができる。機能素子3としては、種類の電気機械変換可能な素子の他に、トランジスタ等を備えることもできる。機能素子3と接続された上配線10は、絶縁膜5によって基板1と絶縁された状態の貫通孔4の内部の導体9と電気的に接続し、さらに、基板1の能動面とは反対側の裏面の下配線11と電気的に接続されている。貫通配線として機能する導体9は電解めっき法を用いて形成することができるが、コストや低抵抗化を考慮すると銅を主材料とした材料を用いることが望ましい。上配線10と下配線11は、金属や合金であればよく、アルミニウムを主材料とした低抵抗な材料が望ましい。貫通孔の内壁面及び基板の裏面の絶縁膜5としては、シリコン酸化膜やシリコン窒化膜などを用いることができる。
さらに、環状の突起部などである壁部6は、基板1の能動面において貫通孔4の外周線にその内周が接触するように、或いは、その内周が貫通孔4の外周線を包含するように、形成されている。すなわち、壁部は貫通孔の外周の近傍に貫通孔を囲むように形成されている。壁部6は、貫通孔4内に導体9を形成する際に必要であって、導体9を形成した後の工程において除去してもよい。以上の構成において、貫通孔4の外周線に、その内周が接触または包含して壁部6が形成されている状態を、その開口と貫通孔4とが繋がって壁部6が形成されていると記す。壁部6は、ドライフィルムレジスト、レジスト、ポリイミドなどの絶縁膜を用いることができる。この構成により、貫通孔4と繋がっている開口をもつ壁部6によって、導体9が基板1の能動面で横方向に広がるのを抑制でき、素子と貫通配線部分を高密度に配置が可能なデバイスを作製することができる。図1(a)では、1つの機能素子3に対して貫通配線が1つ配置されているが、1つの機能素子に対して複数本の貫通配線があってもよく、また、複数の機能素子に対して、1本または複数本の貫通配線が形成されていてもよい。
本発明のデバイスの作製方法の例について、図2−1(a)〜(g)と図2−2(h)〜(l)を用いて説明する。図2−1(a)では、第一の基板1を準備し、さらに、基板1の上下面上に絶縁層2を形成する。例えば、基板1はシリコンウエハやガラスを用いることができる。基板1がガラス基板の場合には、絶縁層2を形成しなくてもよい。基板1の厚さは、例えば、100〜1000μmである。基板1がシリコンウエハの場合には、高抵抗シリコンや、低抵抗シリコンのいずれかによって構成されてもよい。ここでは、基板1は、抵抗率が0.1Ωcm以下の低抵抗シリコンによって構成されている場合を例にする。絶縁層2として、シリコン酸化膜やシリコン窒化膜などの絶縁材料を形成する。絶縁層2は、単層膜または多層膜から構成することができる。ここでは絶縁層2として、例えば、熱酸化により厚さ0.1〜1μmのシリコン酸化膜を形成する。次に、基板1の能動面の絶縁層2上に機能素子3を形成する。機能素子3として、様々な種類の電気機械変換可能な素子やその他の素子を備えたものを形成することができる。
さらに、図2−1(b)で示すように、シリコンの深堀イオンエッチング(D-RIE:Deep-Reactive Ion Etching)技術を用いて貫通孔4を形成する。例えば、貫通孔4の横断面形状が円形の場合は、直径は10〜100μmである。貫通孔は、円形であっても多角形などであってもよく、縦断面形状は垂直であっても、テーパーがあってもよい。また、必要に応じて、貫通穴4の内壁面を平滑にしてもよい。さらに、図2−1(c)で示すように、貫通孔4の内壁に絶縁膜5を形成する。絶縁膜5は、例えば、シリコン酸化膜、シリコン窒化膜、酸化アルミ、五酸化タンタルなどの絶縁性の高いものが望ましく、機能素子3を形成する温度以下で形成することが望ましい。絶縁層5の厚さは、電気機械変換素子などの性能に応じて決めることができる。絶縁膜5の厚さは、例えば、0.1〜4μmである。シリコン酸化膜を形成する場合には、化学気相堆積(CVD:Chemical Vapor Deposition)、原子層堆積(ALD:Atomic Layer Deposition)などの方法がある。絶縁膜5は、単層膜でも多層膜でもよく、必要に応じて、貫通孔4の内壁と絶縁膜5の間に、密着層や導体9の拡散を防ぐためのバリア層を形成してもよい。本実施形態では、絶縁膜5は、基板1の裏面にも形成されている。
次に、図2−1(d)で示すように、壁部6を、その開口が貫通孔4と繋がるように形成する。壁部6は、ドライフィルムレジスト、フォトレジスト、ポリイミドなどの樹脂や、絶縁材料、金属材料などを用いてよいが、絶縁性がある方が望ましい。壁部6は、例えば、ネガ型のドライフィルムレジストをラミネート法、ローラ圧着法により基板1の能動面に貼り付けた後、露光、現像、キュアを行うことで形成する。ドライフィルムレジストの膜厚は、例えば、5〜20μmであるが、機能素子3の高さより厚さがあればよい。図2−1(d)の工程にて壁部6を形成しているが、図2−1(b)の貫通孔4を形成する工程の前や、図2−1(c)の絶縁膜5を形成する工程の前であってもよい。壁部6の横方向の厚みは、導体を形成する際に剥離しない厚みがあればよい。機能素子3の形成についても、図2−1(b)の貫通孔4を形成する工程の後や、図2−1(c)の絶縁膜5を形成する工程の後や、図2−1(d)の壁部6を形成する工程の後であってもよい。この際、適宜の個所にマスクを施してもよい。
さらに、図2−1(e)で示すように、少なくとも表面に導電性を有する第二の基板(すなわち、導電性のシード層が形成された第二の基板)である支持体7を準備する。支持体7は、金属、絶縁材料などを用いることができるが、絶縁材料の場合、絶縁材料の表面にシード層として金属膜を形成する必要がある。支持体7の材料として、例えば、ステンレス、ニッケル、チタンなどを使用することができるが、この後の導体9を形成する工程でめっき液に対する耐性のある材料を選ぶのが望ましい。
さらに、図2−1(f)で示すように、支持体7の導電性を有する面(シード層)に接着層8を形成する。接着層8として、非イオン性界面活性剤を用いることができ、例えば、ポリオキシエチレンラウリルエーテルや、ポリビニルアルコールなどを用いることができる。接着層8は、ディップ法やスピンコート法やスプレーコート法などによって形成することができる。接着層の厚さは、例えば、4〜20μmで、十分な接着強度が得られる厚さであればよい。
さらに、図2−1(g)で示すように、支持体7の導電性を有する面(シード層)と基板1の壁部6ないし基板1の能動面とを、接着層8の融点以上の温度で荷重をかけながら接合する。例えば、ホットプレート上やオーブンの中で、荷重をかけて貼り合わせることができる。こうすることで、支持体7の導電性を有する面と壁部6との間を隙間なく貼り合わせることができる。接着層は、基板1の能動面に形成してもよい。
次に、図2−2(h)で示すように、貫通孔4及び壁部6の内部の接着層8を除去し、支持体7の導電性を有する面(シード層)を露出させる。接着層8を除去する方法として、非イオン性界面活性剤の可溶性溶媒を貫通孔4に浸入させて溶解させる方法がある。可溶性溶媒として、水、イソプロピルアルコール、アセトン、メタノール、エタノールなどを用いることができるが、酸素プラズマを用いたドライエッチングなどでも除去することができ、接着層8を可溶できればよく、これに限定されるものではない。接着層8を除去する際に、壁部6は貫通孔4と繋がっているため、接着層8を除去する領域を貫通孔4及び壁部6の内側だけにすることができる。
さらに、図2−2(i)で示すように、貫通孔4及び壁部6の内側の支持体7の導電性を有するシード層の面から電解めっきにより、貫通孔4の内部に導体9を充填する。導体9は、例えば、銅、ニッケルなどやこれらの合金を主材料とした材料を用いることができる。壁部6は、貫通孔4と繋がっているため、めっき液中の非イオン性界面活性剤の可溶性溶媒が、接着層8を除去することがなく、導体9が充填される貫通配線領域を貫通孔4の内側だけにすることができる。これにより、基板1の能動面において導体9が貫通孔4の外周よりも横方向に広がるのを抑制でき、素子と貫通配線部分を高密度に配置することができる。
次に、図2−2(j)で示すように、基板1の裏面の貫通孔4から突出した部分を化学機械研磨(CMP:Chemical Mechanical Polish)によって平坦化する。さらに、図2−2(k)で示すように、基板1から支持体7及び接着層8を分離する。非イオン性界面活性剤の融点以上の温度に加熱することで、非イオン性界面活性剤を固体から液体にする。こうすることで、非イオン性界面活性剤に流動性を持たせ、接着層8の接着力を低下させて容易に剥離することができる。
さらに、図2−2(l)で示すように、基板1の能動面とその反対側の裏面に上配線10と下配線11をそれぞれ形成し、貫通配線の導体9と電気的に接続させる。上配線10と下配線11は、金属や合金であればよく、銅やアルミニウムを主材料とした低抵抗な金属で形成することが望ましい。上配線10と下配線11の膜厚は、例えば、0.1〜1μmである。配線の形成方法として、スパッタ法や真空蒸着法などを用いることができる。
以下、具体的な実施例をあげて本発明をより詳細に説明する。
(実施例1)(静電容量型超音波トランスデューサが形成された場合)
本発明を用いた実施例1として、貫通配線基板上に静電容量型超音波トランスデューサを形成したデバイスの作製方法について、図3−1(a)〜(h)と図3−2(i)〜(k)を用いて説明する。デバイス100の超音波トランスデューサは、例えば、間隙(キャビティ)を隔てて対向する2つの平行平板電極をセル構造とし、一方の振動可能な電極板の振動により超音波の送受信が可能である。超音波トランスデューサの構成について、図3−1(a)の断面図を用いて説明する。第一の基板であるシリコン基板101上に、第1の電極103に対して略真空の間隙108を隔てて形成された第2の電極106を含む振動膜を備える。振動膜は、第2の電極106と第1のメンブレン105と第2のメンブレン107と第3のメンブレン109とを備え、振動可能に支持されている。図3−1(a)では、振動膜の構成が4層であるが、3層構成やそれ以外の構成を採ることもできる。さらに、駆動のための配線の例として、第1の電極103をバイアス電極とし、第2の電極106を信号取り出し電極としている。
(実施例1)(静電容量型超音波トランスデューサが形成された場合)
本発明を用いた実施例1として、貫通配線基板上に静電容量型超音波トランスデューサを形成したデバイスの作製方法について、図3−1(a)〜(h)と図3−2(i)〜(k)を用いて説明する。デバイス100の超音波トランスデューサは、例えば、間隙(キャビティ)を隔てて対向する2つの平行平板電極をセル構造とし、一方の振動可能な電極板の振動により超音波の送受信が可能である。超音波トランスデューサの構成について、図3−1(a)の断面図を用いて説明する。第一の基板であるシリコン基板101上に、第1の電極103に対して略真空の間隙108を隔てて形成された第2の電極106を含む振動膜を備える。振動膜は、第2の電極106と第1のメンブレン105と第2のメンブレン107と第3のメンブレン109とを備え、振動可能に支持されている。図3−1(a)では、振動膜の構成が4層であるが、3層構成やそれ以外の構成を採ることもできる。さらに、駆動のための配線の例として、第1の電極103をバイアス電極とし、第2の電極106を信号取り出し電極としている。
作製方法において、シリコン基板101上に、該基板と絶縁するため第1の絶縁層102を形成する。シリコン基板101の厚さは300μmで、低抵抗のシリコン基板であることが望ましく、抵抗率は0.1Ωcm以下が良い。絶縁層102は、熱酸化によって形成された厚さ1μmのシリコン酸化膜である。さらに、絶縁層102上に第1の電極103を形成する。第1の電極103は、チタンまたはタングステンをスパッタ法で形成し、厚さは0.05μmである。第1の電極103の上に、絶縁層104を形成してもよい。
さらに、第1のメンブレン105と第2のメンブレン107と第3のメンブレン109は、Plasma Enhanced−Chemical Vapor Deposition(PE−CVD)で成膜されたシリコン窒化膜である。150MPa以下程度の引張り応力になるように形成されている。第1から第3のメンブレンの厚さは、それぞれ0.4μm、0.3μm、0.7μmである。間隙108の直径は31μmで、高さは0.2μmである。第2の電極106は、チタン、アルミニウム、または、アルミニウムを含む合金をスパッタ法で形成し、電極の直径は27μmで、厚さは0.1μmである。
図3−1(a)では、静電容量型超音波トランスデューサが形成された後に、貫通孔110を形成している。貫通孔110は、シリコンの深堀イオンエッチング(D−RIE)技術を用いて形成する。貫通孔110は、横断面形状がほぼ円形であって、その直径が50μmである。さらに、貫通孔110の内壁面及びシリコン基板101の裏面に絶縁膜111を形成する。絶縁膜111は、貫通孔110の内壁の厚さが1μmになるように、シリコン酸化膜を形成する。この場合、上記メンブレンの成膜温度以下で膜を形成できるように、TEOS−CVD(Chemical Vapor Deposition)を用いて形成する。
さらに、図3−1(b)で示すように、壁部112を貫通孔110と繋がるように形成する。壁部110は、ネガ型のドライフィルムレジストをラミネート法により基板101の能動面に貼り付けた後、露光、現像、キュアを行い形成する。ドライフィルムレジストの膜厚は、5μmであるが、静電容量型超音波トランスデューサよりも高さがあればよい。さらに、図3−1(c)で示すように、導電性のシート層を有する第二の基板である支持体113を準備する。支持体113として、厚さ300μmのステンレス板を用いた。さらに、図3−1(d)で示すように、支持体113のどちらか一方の面に非イオン性界面活性剤の接着層114を形成する。非イオン性界面活性剤の接着層114として、ポリオキシエチレンラウリルエーテルを用いた。シクロペンタノンとアセトンの混合溶媒に溶解させたポリオキシエチレンラウリルエーテルを支持体114にスピンコートし、30分間放置して固体のポリオキシエチレンラウリルエーテルの層を形成する。
次に、図3−1(e)で示すように、支持体113と壁部112とを、75℃の真空オーブン中の減圧下で荷重をかけながら貼り合わせる。こうすることで、支持体113の表面と壁部112との間に隙間なく、強固に貼り合わせることができる。これにより、めっきのシード層となる導電層を形成することができる。さらに、図3−1(f)で示すように、支持体113が接合された構造体を水に浸漬し、貫通孔110と壁部112の内側にある接着層114を溶解させる。このとき、壁部112が貫通孔110と繋がって形成されているため、接着層114を除去する領域を貫通孔110及び壁部112の内側のみに限定できる。
さらに、図3−1(g)で示すように、貫通孔110及び壁部112の内側の導電性の支持体113から、硫酸銅めっき液を用いた銅のめっきによって、貫通孔110の内部に銅115を充填する。壁部112が貫通孔110と繋がって形成されているため、めっき液中の非イオン性界面活性剤の可溶性溶媒が、貫通孔110の外側の接着層114を溶解せず、導体115が充填される貫通配線領域を貫通孔110の内側だけにすることができる。これにより、基板101の素子の形成される能動面において、導体115が貫通孔110の外周よりも横方向に広がるのを抑制でき、素子と貫通配線部分を高密度に配置することができる。さらに、図3−1(h)で示すように、めっき後に基板101の裏面の貫通孔110から突出した部分を化学機械研磨(CMP)によって平坦化する。
次に、図3−2(i)で示すように、基板101から、支持体113及び接着層114を剥離する。剥離の方法として、80℃のホットプレート上に化学機械研磨後の基板を置き、基板に対して水平方向に力を加えて基板をずらして行った。こうすることで、容易に基板101と支持体113とを剥離することができる。さらに、図3−2(j)で示すように、導体115と第2の電極105、及び導体115と第1の電極103をそれぞれ電気的に接続させるための電極孔116a、116bを形成する。電極孔116a、116bは、ケミカルドライエッチング装置を用いて形成する。
さらに、図3−2(k)で示すように、基板101の能動面と裏面に上配線117a、117bと下配線118a、118bを形成し、それぞれ貫通配線の導体115と電気的に接続させる。上配線117a、117bと下配線118a、118bは、アルミニウムまたはアルミニウム合金をスパッタ法で形成し、配線の膜厚は0.5μmである。
(実施例2)(壁部を除去する場合)
本発明の実施例2の作製方法を図4を用いて説明する。実施例2は、本発明の実施例1の図3−2(i)の工程までの製法と同じであるが、壁部112を除去するという点で異なる。壁部112を除去する方法として、酸素プラズマによるアッシングによって除去する。図4では、壁部112を除去した場合の構成になっており、基板101の能動面と裏面に上配線119a、119bと下配線120a、120bを形成し、それぞれ貫通配線の導体115と電気的に接続させる。壁部112を除去することにより、接続部の信頼性を高められるといった効果がある。すなわち、上配線119a、119bとの接続領域を、導体115の上面以外にも増やすことができる。例えば、基板101の能動面から突出した導体115の側壁と電気的に接続することができる。こうすることで、導体115が基板101から突出する領域が多くなっても、安定した電気的接続が可能となる。その他の点は実施例1と同じである。
本発明の実施例2の作製方法を図4を用いて説明する。実施例2は、本発明の実施例1の図3−2(i)の工程までの製法と同じであるが、壁部112を除去するという点で異なる。壁部112を除去する方法として、酸素プラズマによるアッシングによって除去する。図4では、壁部112を除去した場合の構成になっており、基板101の能動面と裏面に上配線119a、119bと下配線120a、120bを形成し、それぞれ貫通配線の導体115と電気的に接続させる。壁部112を除去することにより、接続部の信頼性を高められるといった効果がある。すなわち、上配線119a、119bとの接続領域を、導体115の上面以外にも増やすことができる。例えば、基板101の能動面から突出した導体115の側壁と電気的に接続することができる。こうすることで、導体115が基板101から突出する領域が多くなっても、安定した電気的接続が可能となる。その他の点は実施例1と同じである。
(実施例3)
図5(a)は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源2010から発振したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。プローブ(探触子)2022内の本発明の電気機械変換装置を含むデバイス2020は、光音響波2018を受信して電気信号に変換し、信号処理部2024に出力する。信号処理部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。ここでは、信号処理部2024とデータ処理部2026を含めて、処理部という。表示部2028は、データ処理部2026から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。
図5(a)は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源2010から発振したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。プローブ(探触子)2022内の本発明の電気機械変換装置を含むデバイス2020は、光音響波2018を受信して電気信号に変換し、信号処理部2024に出力する。信号処理部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。ここでは、信号処理部2024とデータ処理部2026を含めて、処理部という。表示部2028は、データ処理部2026から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。
図5(b)は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ(探触子)2122内の本発明の電気機械変換装置を含むデバイス2120から被検体2114へ送信された音響波は、反射体2116により反射される。デバイス2120は、反射された音響波(反射波)2118を受信して電気信号に変換し、信号処理部2124に出力する。信号処理部2124は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2126へ出力する。データ処理部2126は、入力された信号を用いて被検体情報(音響インピーダンスの違いを反映した特性情報)を画像データとして取得する。ここでも、信号処理部2124とデータ処理部2126を含めて、処理部という。表示部2128は、データ処理部2126から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの(ハンドヘルド型)であってもよい。また、図5(b)のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図5(a)と図5(b)の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図5(a)のデバイス2020が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
1・・第一の基板(基板)、3・・素子(電気機械変換装置)、4・・貫通孔、6・・壁部、7・・第二の基板(支持体)、8・・接着層、9・・導体(貫通配線)、12・・デバイス
Claims (17)
- 素子の電極が基板内の貫通配線と電気的に接続されているデバイスの製造方法であって、
貫通孔が形成された第一の基板上に前記素子が配置された構造体を準備する工程と、
導電性のシード層が形成された第二の基板を準備する工程と、
前記第一の基板に、前記貫通孔と繋がる開口が形成されるよう壁部を形成する工程と、
前記シード層と前記構造体の前記素子側の面とを接着層を介して接合する工程と、
前記貫通孔と前記壁部の内部に入った前記接着層を除去して前記シード層を前記開口の内部において露出させる工程と、
前記シード層を用いて、前記壁部と前記貫通孔の内部に電解めっきにより導体を充填する工程と、
を有することを特徴とする製造方法。 - 前記構造体から前記第二の基板を分離する工程を有することを特徴とする請求項1に記載の製造方法。
- 前記構造体から前記第二の基板を分離した後に、前記壁部を除去する工程を有することを特徴とする請求項2に記載の製造方法。
- 前記貫通孔の内壁面に絶縁膜が形成されることを特徴とする請求項1乃至3の何れか1項に記載の製造方法。
- 前記壁部は絶縁性を有することを特徴とする請求項1乃至4の何れか1項に記載の製造方法。
- 前記導体は金属であることを特徴とする請求項1乃至5の何れか1項に記載の製造方法。
- 前記壁部は前記貫通孔の外周の近傍に前記貫通孔を囲むように形成することを特徴とする請求項1乃至6の何れか1項に記載の製造方法。
- 前記素子は静電容量型トランスデューサであることを特徴とする請求項1乃至7の何れか1項に記載の製造方法。
- 前記導体を充填する工程のあとに、前記構造体の前記素子側の面と反対側の面を化学機械研磨する工程を有することを特徴とする請求項1乃至8の何れか1項に記載の製造方法。
- 前記構造体の前記素子側の面に、前記壁部が形成されることを特徴とする請求項1乃至9の何れか1項に記載の製造方法。
- 前記第二の基板のシード層に前記接着層を形成する工程を有することを特徴とする請求項1乃至10の何れか1項に記載の製造方法。
- 前記壁部は前記素子より高く形成されることを特徴とする請求項1乃至11の何れか1項に記載の製造方法。
- 素子の電極が基板の貫通孔内の貫通配線と電気的に接続されているデバイスであって、
前記基板の前記素子が配置された面に、前記貫通孔と繋がった開口を有する壁部が形成され、
前記壁部の開口と前記貫通孔の内部に、前記貫通配線をなす導体が充填されていることを特徴とするデバイス。 - 前記素子は電気機械変換装置であることを特徴とする請求項13に記載のデバイス。
- 前記電気機械変換装置は、第一の電極と対向して間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを有する静電容量型トランスデューサであることを特徴とする請求項14に記載のデバイス。
- 請求項14または15に記載のデバイスと、処理部と、を有し、
前記電気機械変換装置は、被検体からの音響波を受信して電気信号に変換し、
前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする被検体情報取得装置。 - 光源をさらに有し、
前記電気機械変換装置は、前記光源からの光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換することを特徴とする請求項16に記載の被検体情報取得装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014052845A JP2015177382A (ja) | 2014-03-15 | 2014-03-15 | 素子電極が貫通配線と繋がったデバイス、及びその製造方法 |
US14/640,287 US10073064B2 (en) | 2014-03-15 | 2015-03-06 | Device having element electrode connected to penetrating wire, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014052845A JP2015177382A (ja) | 2014-03-15 | 2014-03-15 | 素子電極が貫通配線と繋がったデバイス、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015177382A true JP2015177382A (ja) | 2015-10-05 |
Family
ID=54070076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014052845A Pending JP2015177382A (ja) | 2014-03-15 | 2014-03-15 | 素子電極が貫通配線と繋がったデバイス、及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10073064B2 (ja) |
JP (1) | JP2015177382A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103316A (ja) * | 2015-12-01 | 2017-06-08 | キヤノン株式会社 | 貫通配線基板の製造方法、及び電子デバイスの製造方法 |
WO2019065656A1 (ja) * | 2017-09-29 | 2019-04-04 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112187A (ja) * | 2015-12-15 | 2017-06-22 | キヤノン株式会社 | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 |
JP6648267B2 (ja) * | 2016-05-20 | 2020-02-14 | オリンパス株式会社 | 超音波振動子モジュール、超音波内視鏡および超音波振動子モジュールの製造方法 |
CN112452695B (zh) * | 2020-10-29 | 2023-02-17 | 北京京东方技术开发有限公司 | 声波换能结构及其制备方法和声波换能器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176055B2 (en) * | 2001-11-02 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
JP2004103911A (ja) * | 2002-09-11 | 2004-04-02 | Shinko Electric Ind Co Ltd | 配線形成方法 |
US8084866B2 (en) * | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US7232754B2 (en) * | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
JP3751625B2 (ja) | 2004-06-29 | 2006-03-01 | 新光電気工業株式会社 | 貫通電極の製造方法 |
US7300857B2 (en) * | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US8278738B2 (en) * | 2005-02-17 | 2012-10-02 | Sharp Kabushiki Kaisha | Method of producing semiconductor device and semiconductor device |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
JP2007109825A (ja) * | 2005-10-12 | 2007-04-26 | Nec Corp | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 |
US7749899B2 (en) * | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
US7629249B2 (en) * | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US7902643B2 (en) * | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
JP5305691B2 (ja) * | 2008-02-27 | 2013-10-02 | キヤノン株式会社 | 液体吐出ヘッドおよびその製造方法 |
JP4594995B2 (ja) * | 2008-04-16 | 2010-12-08 | オリンパスメディカルシステムズ株式会社 | 超音波トランスデューサ及び電子機器 |
JP5424632B2 (ja) * | 2008-12-19 | 2014-02-26 | キヤノン株式会社 | インクジェット記録ヘッド用基板の製造方法 |
JP5317826B2 (ja) | 2009-05-19 | 2013-10-16 | キヤノン株式会社 | 容量型機械電気変換素子の製造方法 |
US8487445B1 (en) * | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
ITTO20110577A1 (it) * | 2011-06-30 | 2012-12-31 | Stmicroelectronics Malta Ltd | Incapsulamento per un sensore mems e relativo procedimento di fabbricazione |
US8431431B2 (en) * | 2011-07-12 | 2013-04-30 | Invensas Corporation | Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers |
US8816477B2 (en) * | 2011-10-21 | 2014-08-26 | SK Hynix Inc. | Semiconductor package having a contamination preventing layer formed in the semiconductor chip |
US8552548B1 (en) * | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
-
2014
- 2014-03-15 JP JP2014052845A patent/JP2015177382A/ja active Pending
-
2015
- 2015-03-06 US US14/640,287 patent/US10073064B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103316A (ja) * | 2015-12-01 | 2017-06-08 | キヤノン株式会社 | 貫通配線基板の製造方法、及び電子デバイスの製造方法 |
US10667392B2 (en) | 2015-12-01 | 2020-05-26 | Canon Kabushiki Kaisha | Method for manufacturing through wiring substrate and method for manufacturing device |
WO2019065656A1 (ja) * | 2017-09-29 | 2019-04-04 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
JPWO2019065656A1 (ja) * | 2017-09-29 | 2020-11-19 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
JP7180605B2 (ja) | 2017-09-29 | 2022-11-30 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150263647A1 (en) | 2015-09-17 |
US10073064B2 (en) | 2018-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6478902B2 (ja) | 貫通配線基板の製造方法、及び電子デバイスの製造方法 | |
US10090780B2 (en) | Device with electrode connected to through wire, and method for manufacturing the same | |
US10073064B2 (en) | Device having element electrode connected to penetrating wire, and method for manufacturing the same | |
US20070180916A1 (en) | Capacitive micromachined ultrasound transducer and methods of making the same | |
JP6235902B2 (ja) | 静電容量型トランスデューサ及びその製造方法 | |
US9475092B2 (en) | Electro-acoustic transducer and method of manufacturing the same | |
US20080296708A1 (en) | Integrated sensor arrays and method for making and using such arrays | |
US10338034B2 (en) | Transducer device comprising an insulating film between a through wiring line and a semiconductor substrate | |
TW201110306A (en) | 3D multi-wafer stacked semiconductor structure and method for manufacturing the same | |
CN104701452A (zh) | 电容式微加工超声换能器及其制造方法 | |
TWI667815B (zh) | 一種mems壓電轉換器及其製作方法 | |
JP5330115B2 (ja) | 積層配線基板 | |
JP2015211162A (ja) | ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ | |
JP2013051459A (ja) | 電気機械変換装置及びその製造方法 | |
US9530692B2 (en) | Method of forming through wiring | |
JP2017112187A (ja) | 貫通配線を有する基板に素子を設けたデバイス及びその製造方法 | |
JP2009094235A (ja) | 半導体装置及びその製造方法 | |
JP2016103550A (ja) | 電子デバイス、およびその作製方法 | |
JP6708398B2 (ja) | 貫通配線基板の製造方法及びこれを用いたデバイスの製造方法 | |
JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
JP6028887B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
JP2016029731A (ja) | 回路基板及びセンサー | |
JP2015115425A (ja) | 貫通電極を備える構造体の製造方法 | |
WO2021253444A1 (zh) | 超声换能器制备方法、超声换能器以及信息采集元件 | |
JP2017135352A (ja) | 貫通配線基板、その作製方法、電子デバイス及びその作製方法 |