JP2015211162A - ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ - Google Patents
ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ Download PDFInfo
- Publication number
- JP2015211162A JP2015211162A JP2014092876A JP2014092876A JP2015211162A JP 2015211162 A JP2015211162 A JP 2015211162A JP 2014092876 A JP2014092876 A JP 2014092876A JP 2014092876 A JP2014092876 A JP 2014092876A JP 2015211162 A JP2015211162 A JP 2015211162A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- glass
- hole
- wiring
- electrical wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
- C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
- C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
Abstract
【課題】薄いガラス基板の少なくとも一方の表面に、微細な電気配線を有するガラス部材を提供する。【解決手段】ガラス基板を有するガラス部材であって、前記ガラス基板の相互に対向する表面には、それぞれ、第１および第２の電気配線が配置され、前記第１および第２の電気配線は、前記ガラス基板に形成された貫通孔を介して、相互に電気的に接続され、前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの幅を有することを特徴とするガラス部材。【選択図】図１４
Description
本発明は、ガラスインターポーザのようなガラス部材およびその製造方法に関する。
半導体素子の分野において、半導体素子のさらなる微細化のため、例えば、ガラス基板に形成された貫通孔を介して、ガラス基板の両表面の電気配線を接続する半導体実装中継基板（ガラスインターポーザ）が注目されている。
このようなガラスインターポーザは、例えば、ガラス基板に貫通孔を形成した後、ガラス基板の両表面に、貫通孔を介して相互に電気的に接続された電気配線を形成することにより、製造することができる。
現在のところ、ガラスインターポーザに使用されるガラス基板は、厚さ約３００μｍ程度まで薄肉化されてきている。しかしながら、近年の素子の微細化、ならびに電子部品の薄化および省スペース化の要望の高まりを受けて、ガラス基板には、さらなる薄肉化が求められるようになってきている。
しかしながら、ガラスインターポーザに使用されるガラス基板として、さらに薄いガラス基板を使用した場合、表面に形成される電気配線の寸法精度が低下してしまうという問題が生じる。これは、薄いガラス基板は、処理装置の振動やたわみなどの影響を受けやすく、表面に形成される電気配線の寸法安定性が悪いためである。
このため、薄いガラス基板では、表面の所望の位置に、高い精度で微細な電気配線を形成することは難しいという問題がある。
なお、本願では、例えばガラスインターポーザのような、ガラス基板に設けられた貫通孔を介して、該貫通孔の両側の電気配線が相互に電気的に接続された部材を、特に「ガラス部材」と称する場合がある。従って、ガラスインターポーザは、「ガラス部材」の一種である。
本発明は、前述のような背景に鑑みなされたものであり、本発明では、薄いガラス基板の少なくとも一方の表面に、微細な電気配線を形成することが可能な、ガラス部材の製造方法を提供することを目的とする。また、本発明では、薄いガラス基板の少なくとも一方の表面に、微細な電気配線を有するガラス部材を提供することを目的とする。
本発明では、ガラス基板の両表面に貫通孔を介して相互に接続された電気配線を有するガラス部材の製造方法であって、
（ａ）第１および第２の表面を有し、厚さが３００μｍ以上のガラス基板を準備するステップと、
（ｂ）前記ガラス基板の第１の表面に、パターン化された第１の電気配線を設置するステップと、
（ｃ）前記ガラス基板を、樹脂層を介してサポート基板に結合して、組立体を構成するステップであって、前記ガラス基板は、前記第１の表面が内側となるようにして、前記サポート基板に結合されるステップと、
（ｄ）前記ガラス基板を、厚さが１０μｍ〜８０μｍの範囲となるように、第２の表面の側から薄肉化するステップと、
（ｅ）前記ガラス基板に前記第２の表面の側からレーザ光を照射して、前記ガラス基板に貫通孔を形成するステップと、
（ｆ）前記ガラス基板の第２の表面に、パターン化された第２の電気配線を設置するステップであって、前記第２の電気配線は、前記貫通孔に充填された導体によって、前記第１の電気配線と電気的に接続されるステップと、
（ｈ）前記ガラス基板と前記サポート基板とを分離するステップと、
を、この順に有することを特徴とする製造方法が提供される。
（ａ）第１および第２の表面を有し、厚さが３００μｍ以上のガラス基板を準備するステップと、
（ｂ）前記ガラス基板の第１の表面に、パターン化された第１の電気配線を設置するステップと、
（ｃ）前記ガラス基板を、樹脂層を介してサポート基板に結合して、組立体を構成するステップであって、前記ガラス基板は、前記第１の表面が内側となるようにして、前記サポート基板に結合されるステップと、
（ｄ）前記ガラス基板を、厚さが１０μｍ〜８０μｍの範囲となるように、第２の表面の側から薄肉化するステップと、
（ｅ）前記ガラス基板に前記第２の表面の側からレーザ光を照射して、前記ガラス基板に貫通孔を形成するステップと、
（ｆ）前記ガラス基板の第２の表面に、パターン化された第２の電気配線を設置するステップであって、前記第２の電気配線は、前記貫通孔に充填された導体によって、前記第１の電気配線と電気的に接続されるステップと、
（ｈ）前記ガラス基板と前記サポート基板とを分離するステップと、
を、この順に有することを特徴とする製造方法が提供される。
また、本発明では、ガラス基板を有するガラス部材であって、
前記ガラス基板の相互に対向する表面には、それぞれ、第１および第２の電気配線が配置され、
前記第１および第２の電気配線は、前記ガラス基板に形成された貫通孔を介して、相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの幅を有することを特徴とするガラス部材が提供される。
前記ガラス基板の相互に対向する表面には、それぞれ、第１および第２の電気配線が配置され、
前記第１および第２の電気配線は、前記ガラス基板に形成された貫通孔を介して、相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの幅を有することを特徴とするガラス部材が提供される。
さらに、本発明では、ガラス基板を有するガラスインターポーザであって、
前記ガラス基板は、第１および第２の表面と、両表面にわたって延在する貫通孔とを有し、
前記ガラス基板の前記第１の表面および第２の表面には、それぞれ、第１の電気配線および第２の電気配線が形成され、
前記ガラス基板の前記第１の表面には、前記第１の電気配線と電気的に接続された第１の電子部品が配置され、前記ガラス基板の前記第２の表面には、前記第２の電気配線と電気的に接続された第２の電子部品が配置され、
前記第１および第２の電子部品は、前記貫通孔に充填された導体を介して相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの配線幅を有することを特徴とするガラスインターポーザが提供される。
前記ガラス基板は、第１および第２の表面と、両表面にわたって延在する貫通孔とを有し、
前記ガラス基板の前記第１の表面および第２の表面には、それぞれ、第１の電気配線および第２の電気配線が形成され、
前記ガラス基板の前記第１の表面には、前記第１の電気配線と電気的に接続された第１の電子部品が配置され、前記ガラス基板の前記第２の表面には、前記第２の電気配線と電気的に接続された第２の電子部品が配置され、
前記第１および第２の電子部品は、前記貫通孔に充填された導体を介して相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの配線幅を有することを特徴とするガラスインターポーザが提供される。
本発明では、薄いガラス基板の少なくとも一方の表面に、微細な電気配線を形成することが可能な、ガラス部材の製造方法を提供することができる。また、本発明では、薄いガラス基板の少なくとも一方の表面に、微細な電気配線を有するガラス部材を提供することができる。
以下、図面を参照して、本発明の一実施形態について説明する。
（本発明の一実施形態によるガラス部材の製造方法）
図１には、本発明の一実施形態によるガラス部材の製造方法（以下、「第１の製造方法」と称する）のフローを模式的に示す。
図１には、本発明の一実施形態によるガラス部材の製造方法（以下、「第１の製造方法」と称する）のフローを模式的に示す。
図１に示すように、この第１の製造方法は、
（ａ）第１および第２の表面を有し、厚さが３００μｍ以上のガラス基板を準備するステップ（ステップ１１０）と、
（ｂ）前記ガラス基板の第１の表面に、パターン化された第１の電気配線を設置するステップ（ステップＳ１２０）と、
（ｃ）前記ガラス基板を、樹脂層を介してサポート基板に結合して、組立体を構成するステップであって、前記ガラス基板は、前記第１の表面が内側となるようにして、前記サポート基板に結合されるステップ（ステップＳ１３０）と、
（ｄ）前記ガラス基板を、厚さが１０μｍ〜８０μｍの範囲となるように、第２の表面の側から薄肉化するステップ（ステップＳ１４０）と、
（ｅ）前記ガラス基板に前記第２の表面の側からレーザ光を照射して、前記ガラス基板に貫通孔を形成するステップ（ステップＳ１５０）と、
（ｆ）前記ガラス基板の第２の表面に、パターン化された第２の電気配線を設置するステップであって、前記第２の電気配線は、前記貫通孔に充填された導体によって、前記第１の電気配線と電気的に接続されるステップ（ステップＳ１６０）と、
（ｇ）前記組立体を所定の位置で切断するステップ（ステップＳ１７０）と、
（ｈ）前記ガラス基板と前記サポート基板とを分離するステップ（ステップＳ１８０）と、
を有する。
（ａ）第１および第２の表面を有し、厚さが３００μｍ以上のガラス基板を準備するステップ（ステップ１１０）と、
（ｂ）前記ガラス基板の第１の表面に、パターン化された第１の電気配線を設置するステップ（ステップＳ１２０）と、
（ｃ）前記ガラス基板を、樹脂層を介してサポート基板に結合して、組立体を構成するステップであって、前記ガラス基板は、前記第１の表面が内側となるようにして、前記サポート基板に結合されるステップ（ステップＳ１３０）と、
（ｄ）前記ガラス基板を、厚さが１０μｍ〜８０μｍの範囲となるように、第２の表面の側から薄肉化するステップ（ステップＳ１４０）と、
（ｅ）前記ガラス基板に前記第２の表面の側からレーザ光を照射して、前記ガラス基板に貫通孔を形成するステップ（ステップＳ１５０）と、
（ｆ）前記ガラス基板の第２の表面に、パターン化された第２の電気配線を設置するステップであって、前記第２の電気配線は、前記貫通孔に充填された導体によって、前記第１の電気配線と電気的に接続されるステップ（ステップＳ１６０）と、
（ｇ）前記組立体を所定の位置で切断するステップ（ステップＳ１７０）と、
（ｈ）前記ガラス基板と前記サポート基板とを分離するステップ（ステップＳ１８０）と、
を有する。
なお、ステップＳ１７０は、任意に実施される工程であって、例えば、組立体が既に所望の寸法を有する場合など、工程を実施する必要がない場合は、実施されなくてもよい。また、ステップＳ１７０は、ステップＳ１８０よりも後の段階で、実施されてもよい。
以下、図２〜図１３を参照して、各工程について説明する。なお、図２〜図１３は、それぞれ、第１の製造方法の各工程における様子を模式的に示した図である。
（ステップＳ１１０）
まず、ガラス基板が準備される。ガラス基板の種類は特に限られない。
まず、ガラス基板が準備される。ガラス基板の種類は特に限られない。
ガラス基板の厚さは、３００μｍ以上である。ガラス基板の厚さは、例えば、１０００μｍ（１ｍｍ）以下であることが好ましく、例えば、３００μｍ〜７００μｍの範囲であってもよい。
ガラス基板の厚さが３００μｍを下回ると、処理装置の振動や自身のたわみなど等の影響により、ガラス基板の寸法安定性が低下する。このため、例えば、後のステップＳ１２０および／またはステップＳ１６０等の配線工程において、表面の所望の位置に高精度で微細な電気配線を形成することが難しくなる。一方、ガラス基板の厚さが１０００μｍを超えると、後のガラス基板の薄肉化の工程（ステップＳ１４０参照）における作業効率が低下する。
ガラス基板の形状は、特に限られず、ガラス基板は、例えば、円盤状、正方形状、または矩形状等であってもよい。
図２には、一例として、矩形状のガラス基板１１０を示した。ガラス基板１１０は、第１の表面１１２および第２の表面１１４を有する。
（ステップＳ１２０）
次に、ステップＳ１１０で準備されたガラス基板１１０の一方の表面（例えば第１の表面１１２）に、パターン化された第１の電気配線が形成される。
次に、ステップＳ１１０で準備されたガラス基板１１０の一方の表面（例えば第１の表面１１２）に、パターン化された第１の電気配線が形成される。
図３〜図５を参照して、この工程の一例について説明する。
図３〜図５には、ガラス基板１１０の第１の表面１１２に、第１の電気配線を形成するまでの流れを概略的に示す。
まず、図３に示すように、ガラス基板１１０の第１の表面１１２に、第１のシード層１１８が形成される。
第１のシード層１１８は、上部に導電膜を密着性良く形成することができるものである限り、その材質は、特に限られない。第１のシード層は、例えば、金属、半導体、または酸化物等であってもよい。このうち、酸化物は、例えば導電性酸化物であってもよい。
第１のシード層１１８は、例えばスパッタリング法など、一般的な成膜法で形成することができる。あるいは、無電解めっき法により、ガラス基板１１０の第１の表面１１２に、第１のシード層１１８を成膜してもよい。
第１のシード層１１８の厚さは、特に限られない。第１のシード層１１８は、例えば、１００ｎｍ〜１０００ｎｍの厚さを有してもよい。
次に、図４に示すように、第１のシード層１１８の上部に、第１の導電層１２０が成膜される。
第１の導電層１２０は、例えば、金属、半導体、または酸化物（導電性酸化物）等であってもよい。金属としては、例えば、銅（含む合金。以下同じ）およびニッケル等が挙げられる。酸化物としては、例えば、ＩＴＯ（インジウムスズ酸化物）等が挙げられる。
第１の導電層１２０の成膜方法は、特に限られない。第１のシード層１１８が導電性を有し、第１の導電層１２０が金属の場合、第１の導電層１２０は、電解めっき法により形成されてもよい。
第１の導電層１２０の厚さは、特に限られない。第１の導電層１２０は、例えば、０．５μｍ〜１０μｍの厚さを有してもよい。
次に、図５に示すように、第１の導電層１２０がパターン処理され、第１の表面１１２に、パターン化された第１の電気配線１２５が形成される。
この処理には、従来から使用されている一般的な配線パターン化技術を適用してもよい。例えば、レジストを用いた露光／現像によるリソグラフィー法などが使用され得る。
ここで、この第１の導電層１２０をパターン処理する工程では、ガラス基板１１０は、未だ３００μｍ以上の厚さを有する。従って、前述のような寸法安定性に関する問題、すなわち、処理装置の振動やガラス基板１１０自身のたわみなど等の影響により、ガラス基板１１０上に、高精度で微細な電気配線を形成することができなくなるという問題は、生じ難い。
従って、本発明による第１の製造方法では、ガラス基板１１０の第１の表面１１２に、微細な第１の電気配線１２５のパターンを高精度に形成することができる。
例えば、第１の電気配線１２５の幅（図５におけるＸ方向の長さ）は、例えば、２μｍ〜５μｍとすることができる。同様に、第１の電気配線１２５同士の間隔は、例えば、２μｍ〜５μｍとすることができる。
なお、以上の例では、図４に示すように、第１の導電層１２０は、第１のシード層１１８を形成してから、この第１のシード層１１８上に形成される。ただし、これは単なる一例であって、第１の導電層１２０は、ガラス基板１１０の第１の表面１１２に直接形成されてもよい。この場合、第１のシード層１１８を含まず、第１の導電層１２０のみを有する第１の電気配線１２５が得られる。
そのような第１の導電層１２０は、例えば、無電解めっき法等を用いて、ガラス基板１１０の第１の表面１１２に形成することができる。
（ステップＳ１３０）
次に、第１の電気配線１２５を有するガラス基板１１０がサポート基板に結合され、組立体が構成される。
次に、第１の電気配線１２５を有するガラス基板１１０がサポート基板に結合され、組立体が構成される。
図６には、そのような組立体の一構成例を示す。図６に示すように、この組立体１３０は、ガラス基板１１０を、樹脂層１３８を介して、サポート基板１３５と結合することにより構成される。なお、この際には、ガラス基板１１０は、第１の電気配線１２５が形成された第１の表面１１２の側がサポート基板１３５に近い側となるようにして、サポート基板１３５と結合される。
樹脂層１３８を構成する樹脂は、特に限られないが、樹脂は、ガラス基板１１０とサポート基板１３５を結合させた後は高い粘着力を持ち、機械的または熱的に、あるいは紫外線照射、またはレーザ照射を行うことにより容易に剥離するものが好ましい。この場合、後の工程において、ガラス基板１１０とサポート基板１３５を容易に分離することが可能になる。
また、樹脂層１３８は、組立体１３０が後に熱処理工程に供される可能性がある場合、耐熱性（〜約３００℃まで）を有するものが好ましい。樹脂層１３８は、例えばシリコーン系樹脂、ポリイミド系樹脂、およびアクリル系樹脂等から選定されることが好ましい。
樹脂層の厚さ（最大厚さ）は、特に限られないが、例えば、５μｍ〜１００μｍの範囲であってもよい。
サポート基板１３５は、金属、樹脂、セラミックス、およびガラスなど、いかなる材料で構成されてもよい。ただし、組立体１３０が後に熱処理工程に供される可能性がある場合、サポート基板１３５は、耐熱性（〜約３００℃まで）を有するものが好ましい。
サポート基板１３５の厚さは、組立体１３０の全体の厚さが５００μｍ以上となる限り、特に限られない。サポート基板１３５の厚さは、例えば、０．３ｍｍ〜０．７ｍｍの範囲であってもよい。
（ステップＳ１４０）
次に、組立体１３０のガラス基板１１０が薄肉化される。
次に、組立体１３０のガラス基板１１０が薄肉化される。
図７には、この工程によって得られる組立体１３０の断面を概略的に示す。図７に示すように、この工程では、ガラス基板１１０を第２の表面１１４の側から薄肉処理することにより、ガラス基板１１０が薄肉化される。
ガラス基板１１０の薄肉化は、例えば、一般的なエッチング処理または機械研磨処理等により、行うことができる。
薄肉化後のガラス基板１１０の厚さは、例えば、１０μｍ〜８０μｍの範囲であり、３０μｍ〜６０μｍの範囲であってもよい。
（ステップＳ１５０）
次に、薄肉化された組立体１３０を用いて、ガラス基板１１０に、１または２以上の貫通孔が形成される。
次に、薄肉化された組立体１３０を用いて、ガラス基板１１０に、１または２以上の貫通孔が形成される。
なお、この工程の前に、ガラス基板１１０の第２の表面１１４に、第２のシード層１４０を形成してもよい。第２のシード層１４０は、前述の第１のシード層１１８と同様の方法により、形成されてもよい。また、第２のシード層１４０は、前述の第１のシード層１１８と同様の材料で構成されてもよい。ただし、この工程の実施は、任意である。
図８には、ガラス基板１１０に複数の貫通孔を形成する工程を概略的に示す。図８に示すように、この工程では、レーザ源１４２から、組立体１３０のガラス基板１１０の第２の表面１１４に向かってレーザ光１４４が照射される。
照射されたレーザ光１４４によって、第２のシード層１４０（存在する場合）およびガラス基板１１０が熱溶融し、照射領域に貫通孔１４５が形成される。
前述のステップＳ１４０において、ガラス基板１１０は、十分に薄肉化されている。このため、本工程において、貫通孔１４５を効率的に形成することができる。
レーザ源１４２は、特に限られない。レーザ源１４２は、例えば、エキシマレーザであってもよい。
ここで、通常の場合、貫通孔１４５は、組立体１３０を厚さ方向から見たとき、第１の電気配線１２５が形成された領域と重なるように形成される。
また、図８に示すように、貫通孔１４５は、ガラス基板１１０を貫通するものの、第１の電気配線１２５を構成する第１の導電層１２０は、貫通しないように形成されることが好ましい。このような貫通孔１４５を形成した場合、以降の第２の電気配線を形成する工程（ステップＳ１６０）において、貫通孔を介した第１および第２の電気配線の電気的接続がより容易となる。
なお、第１の電気配線１２５中の第１のシード層１１８が絶縁体の場合、貫通孔１４５は、第１のシード層１１８を貫通する必要がある。
このような第１の導電層１２０を「貫通しない」貫通孔１４５は、レーザ光１４４の照射時間と加工深さの関係を予め把握しておくことにより、適正に形成することができる。
ただし、第１の製造方法において、第１の導電層１２０を「貫通しない」貫通孔１４５は、必須の構成ではなく、貫通孔１４５は、第１の導電層１２０を貫通してもよい。その場合、例えば、以降の工程で貫通孔１２５を導体で充填する際に、該導体が第１の導電層１２０の貫通部分にも充填される。
（ステップＳ１６０）
次に、ガラス基板１１０の第２の表面１１４に、第２の電気配線が形成される。
次に、ガラス基板１１０の第２の表面１１４に、第２の電気配線が形成される。
図９〜図１１を参照して、この工程の一例について説明する。
図９〜図１１には、ガラス基板１１０の第２の表面１１４に、第２の電気配線を形成するまでの流れを概略的に示す。
まず、図９に示すように、ガラス基板１１０の第２の表面１１２に、中間導電層１５０が形成される。中間導電層１５０は、第２のシード層１４０の上部と、各貫通孔１４５の底部および側壁を覆うように形成される。
中間導電層１５０は、導電性を有し、上部に第２の導電膜を密着性良く形成することができるものであれば、その材質は、特に限られない。中間導電層１５０は、例えば、金属、半導体、または導電性酸化物等であってもよい。金属としては、ニッケル、銅、および銀等が挙げられる。
中間導電層１５０は、無電解めっき法、あるいは導電性ペーストや導電性インクを印刷、滴下する方法などの一般的な成膜法により成膜することができる。
中間導電層１５０の厚さは、特に限られない。中間導電層１５０は、例えば、１００ｎｍ〜１０００ｎｍの厚さを有してもよい。
次に、図１０に示すように、中間導電層１５０の上部に、第２の導電層１５２が成膜される。第２の導電層１５２は、各貫通孔１４５を完全に充填するように形成される。
第２の導電層１５２は、例えば、金属、半導体、または酸化物（導電性酸化物）等であってもよい。金属としては、例えば、銅、銀、およびニッケル等が挙げられる。酸化物としては、例えば、ＩＴＯ（インジウムスズ酸化物）等が挙げられる。
なお、第２の導電層１５２は、第１の導電層１２０と同じ材料で構成されてもよい。また、第２の導電層１５２は、中間導電層１５０と同じ材料で構成されてもよい。
第２の導電層１５２の成膜方法は、特に限られない。第２の導電層１５２が金属の場合、第２の導電層１５２は、電解めっき法により形成されてもよい。
第２の導電層１５２の成膜により、ガラス基板１１０の第１の表面１１２の側に配置された第１の導電層１２０と、ガラス基板１１０の第２の表面１１４の側に配置された第２の導電層１５２とが、貫通孔１４５に充填された導体（第２の導電層１５２の一部および中間導電層１５０）を介して電気的に接続される。
次に、図１１に示すように、第２の導電層１５２を、中間導電膜１５０（および第２のシード層１４０）とともにパターン処理することにより、ガラス基板１１０の第２の表面１１４に、パターン化された第２の電気配線１５５が形成される。
前述の第１の電気配線１２５の場合と同様に、この処理には、従来から使用されている一般的な配線パターン化技術を適用してもよい。例えば、レジストを用いた露光／現像によるリソグラフィー法などが使用され得る。
以上の工程により、ガラス基板１１０の第１の表面１１２に配置された第１の電気配線１２５と、ガラス基板１１０の第２の表面１１４に配置された第２の電気配線１５５とが、貫通孔１４５に充填された導体を介して電気的に接続される。
ここで、この第２の導電層１５２をパターン処理する工程では、ガラス基板１１０は、サポート基板１３５に結合されており、組立体１３０全体は、依然として、約５００μｍ以上の厚さを有する。
従って、前述のような寸法安定性に関する問題、すなわち、処理装置の振動やガラス基板１１０自身のたわみなど等の影響により、ガラス基板１１０上に、高精度で微細な電気配線を形成することができなくなるという問題は、生じ難い。
従って、ガラス基板１１０の第２の表面１１４には、微細な第２の電気配線１５５を高精度に形成することができる。
例えば、第２の電気配線１５５の幅（図１１におけるＸ方向の長さ）は、例えば、２μｍ〜５μｍとすることができる。同様に、第２の電気配線１５５同士の間隔は、例えば、２μｍ〜５μｍとすることができる。
（ステップＳ１７０）
次に、組立体１３０が所定の位置で切断され、切断部材１３１が製造される。
次に、組立体１３０が所定の位置で切断され、切断部材１３１が製造される。
図１２には、組立体１３０を切断して、３つの切断部材１３１を製造する工程を概略的に示す。
図１２に示すように、組立体１３０は、破線ＣＵの位置で切断される。また、これにより、貫通孔を介して第１の電気配線１２５と第２の電気配線１５５とが相互に電気的に接続された切断部材１３１が得られる。
組立体１３０の切断方法は、特に限られない。組立体１３０は、例えば、ダイシングにより切断されてもよい。
なお、前述のように、この工程は、次のステップＳ１８０の後に実施してもよい。あるいは、不要な場合、この工程は、省略されてもよい。
（ステップＳ１８０）
次に、切断部材１３１の樹脂層１３８の部分から、ガラス基板１１０とサポート基板１３５とが相互に分離される。これにより、第１の電気配線１２５および第２の電気配線１５５を有するガラス部材１００が得られる。
次に、切断部材１３１の樹脂層１３８の部分から、ガラス基板１１０とサポート基板１３５とが相互に分離される。これにより、第１の電気配線１２５および第２の電気配線１５５を有するガラス部材１００が得られる。
切断部材１３１からガラス部材１００を分離する方法は、特に限られない。例えば、切断部材１３１を加熱して樹脂層１３８を軟化させることにより、切断部材１３１からガラス部材１００を取り外してもよい。あるいは、機械的に、切断部材１３１からガラス部材１００を取り外してもよい。さらに、樹脂層１３８にレーザを照射し、樹脂層１３８を加熱劣化させることにより、切断部材１３１からガラス部材１００を取り外してもよい。
この他にも、様々な方法で、切断部材１３１からガラス部材１００を取り外すことができる。
以上の工程により、本発明の一実施形態によるガラス部材１００を製造することができる。このような第１の製造方法では、例えば１０μｍ〜８０μｍの範囲のような、有意に薄いガラス基板の少なくとも一方の表面に、高精度に配置された微細な電気配線を有するガラス部材を製造することが可能となる。
なお、前述の本発明による第１の製造方法は、ガラス部材１００を製造するための単なる一例に過ぎず、その他の製造方法を用いても、ガラス部材１００を製造できることは当業者には明らかである。
例えば、前述の例では、ステップＳ１５０において、ガラス基板１１０に貫通孔１４５が形成される前に、第２の表面１１４に第２のシード層１４０が形成される。しかしながら、この代わりに、ガラス基板１１０に貫通孔１４５を形成してから、第２のシード層を成膜してもよい。この場合、第２のシード層は、ガラス基板１１０の第２の表面１１４に加えて、貫通孔１４５の底面および側壁にも形成される。すなわち、第２のシード層は、図９に示した中間導電膜１５０と同様の形態を有するように形成される。
また、例えば、中間導電膜１５０が無電解めっき法などによって形成される導電膜の場合など、所定の場合には、第２のシード層１４０は、省略してもよい。
さらに、上記例では、貫通孔１４５は、ステップＳ１６０において、中間導電層１５０および第２の導電層１５２で充填される。しかしながら、この代わりに、貫通孔１４５は、別の導体で充填されてもよい。すなわち、ステップＳ１６０の前に、予め、貫通孔１４５を別の導体で充填するステップを実施してもよい。
また、前述の例では、ステップＳ１２０およびステップＳ１６０でパターン形成される第１および第２の電気配線１２５、１５５は、いずれも微細配線（例えば幅２μｍ〜５μｍ）である。しかしながら、ガラス部材１００の適用製品の中には、基板の一方においてのみ、微細配線が必要なものも存在する。従って、ガラス部材１００がそのような製品に適用される場合、ステップＳ１２０およびステップＳ１６０で形成される第１および第２の電気配線１２５、１５５の一方は、微細配線でなくてもよい。
この他にも、第１の製造方法において、様々な修正が可能である。
（本発明の一実施形態によるガラス部材）
次に、図１４を参照して、本発明の一実施形態によるガラス部材について説明する。
次に、図１４を参照して、本発明の一実施形態によるガラス部材について説明する。
図１４には、本発明の一実施形態によるガラス部材（以下、「第１のガラス部材」と称する）の構成を概略的に示す。
図１４に示すように、この第１のガラス部材２００は、第１および第２の表面２１２、２１４を有するガラス基板２１０を有する。ガラス基板２１０の第１の表面２１２には、第１の電気配線２２５が配置され、第２の表面２１４には、第２の電気配線２５５が配置される。
また、ガラス基板２１０は、第１の表面２１２から第２の表面２１４まで貫通する、１または２以上の貫通孔２４５を有する。この貫通孔２４５には、導体２６０が充填されている。貫通孔２４５は、第１のガラス部材２００を上面から見たとき、第１および第２の電気配線２２５、２５５と重なるように配置される。従って、各貫通孔２４５に充填された導体２６０を介して、第１の電気配線２２５は、第２の電気配線２５５と電気的に接続される。
第１の電気配線２２５は、第１の導電層２２０を有し、第２の電気配線２５５は、第２の導電層２５２を有する。
なお、図１４に示した例では、第１のガラス部材２００は、３つの貫通孔２４５を有する。しかしながら、これは単なる一例であって、第１のガラス部材２００は、１もしくは２つの貫通孔２４５を有しても良く、あるいは、４つ以上の貫通孔２４５を有してもよい。例えば、図１４において、第１のガラス部材２００を破線Ｃで切断した場合、それぞれ、単一の貫通孔２４５を有する、３つのガラス部材を調製することができる。
ここで、第１のガラス部材２００は、ガラス基板２１０の厚さが、１０μｍ〜８０μｍの範囲にあるという特徴を有する。例えば、ガラス基板２１０は、厚さが４０μｍ〜６０μｍの範囲であってもよい。
また、第１のガラス部材２００において、第１および第２の電気配線２２５、２５５のうちの少なくとも一つには、２μｍ〜５μｍの範囲の、微細な配線幅を有する配線が含まれる。さらに、第１および第２の電気配線２２５、２５５のうちの少なくとも一つにおいて、配線間距離は、２μｍ〜５μｍの範囲であってもよい。
このような第１のガラス部材２００は、薄いガラス基板２１０で構成されるため、第１のガラス部材２００が適用される部材、例えば電子素子または電子装置の微細化および省スペース化に貢献することができる。また、第１のガラス部材２００において、第１および第２の電気配線２２５、２５５のうちの少なくとも一つは、高精度に形成された微細な配線を有する。このため、第１のガラス部材２００を、電子素子または電子装置のような部材に適用した場合、そのような部材を、有意に高性能化させることが可能になる。
（ガラス部材に含まれる各構成部材について）
次に、前述のような特徴を有する第１のガラス部材２００を例に、その構成部材について説明する。
次に、前述のような特徴を有する第１のガラス部材２００を例に、その構成部材について説明する。
（ガラス基板）
ガラス基板は２１０は、前述のように、１０μｍ〜８０μｍの範囲の厚さを有する。ガラス基板２１０の材質は、特に限られない。
ガラス基板は２１０は、前述のように、１０μｍ〜８０μｍの範囲の厚さを有する。ガラス基板２１０の材質は、特に限られない。
（第１および第２の電気配線）
第１の電気配線２２５は、図１４に示すように、単一の導電層２２０で構成されてもよい。あるいは、第１の電気配線２２５は、複数の層で構成されてもよい。前者の場合、単一の導電層２２０は、金属、半導体、導電性酸化物、および導電性樹脂などの導電材料で構成されてもよい。
第１の電気配線２２５は、図１４に示すように、単一の導電層２２０で構成されてもよい。あるいは、第１の電気配線２２５は、複数の層で構成されてもよい。前者の場合、単一の導電層２２０は、金属、半導体、導電性酸化物、および導電性樹脂などの導電材料で構成されてもよい。
一方、第１の電気配線２２５が複数の層で構成される場合、少なくとも一つの層は、貫通孔２４５内に充填された導体２６０と電気的に接続された導電層である必要がある。
第２の電気配線２５５についても同様のことが言える。
図１５には、第１の電気配線２２５および第２の電気配線２５５が、いずれも複数の層で構成される場合の、各層の配置を模式的に示す。
図１５に示すように、第１の電気配線２２５は、第１の下側層２２１と、該第１の下側層２２１の上部に形成された第１の上側層２２８とを有する。同様に、第２の電気配線２５５は、第２の下側層２５３と、該第２の下側層２５３の上部に形成された第２の上側層２５８とを有する。
これらの層のうち、第１の下側層２２１、第１の上側層２２８、および第２の上側層２５８は、導電層であり、第１の上側層２２８は、第１の下側層２２１および貫通孔２４５内に充填された導体２６０を介して、第２の上側層２５８と相互に電気的に接続される。なお、貫通孔２４５内に充填された導体２６０は、第２の上側層２５８の一部であってもよい。
一方、第２の電気配線２５５の第２の下側層２５３は、導電層であっても絶縁層であってもよい。第２の下側層２５３は、ガラス基板２１０の第２の表面２１４から貫通孔２４５の側壁にまで配置される。第２の下側層２５３が導電層である場合、第２の下側層２５３は、導体２６０と同じ材料であってもよい。
第１の電気配線２２５および第２の電気配線２５５は、このような構成を有してもよい。
（貫通孔）
貫通孔２４５の寸法および形状は、特に限られない。貫通孔２４５の延伸軸に垂直な方向における断面の形状は、円、楕円、矩形、または三角形等であってもよい。また、この断面の最大寸法は、例えば１０μｍ〜５０μｍの範囲であってもよい。ここで、貫通孔の断面の「最大寸法」とは、円の場合は直径を意味し、楕円の場合は長軸の長さを意味し、三角形および矩形の場合は、対角線の最大長さ意味する。
貫通孔２４５の寸法および形状は、特に限られない。貫通孔２４５の延伸軸に垂直な方向における断面の形状は、円、楕円、矩形、または三角形等であってもよい。また、この断面の最大寸法は、例えば１０μｍ〜５０μｍの範囲であってもよい。ここで、貫通孔の断面の「最大寸法」とは、円の場合は直径を意味し、楕円の場合は長軸の長さを意味し、三角形および矩形の場合は、対角線の最大長さ意味する。
第１のガラス部材２００が複数の貫通孔２４５を有する場合、貫通孔２４５間の距離ｄは、特に限られない。この距離ｄは、例えば、２０μｍ〜５００μｍの範囲であってもよい。
なお、貫通孔２４５は、一方の開口から他方の開口に向かって断面寸法が減少するようなテーパ形状を有してもよい。
貫通孔２４５内に充填される導体２６０は、導電性を有するものであれば、材料は限られない。例えば、導体２６０は、銅、ニッケル、金、白金およびチタン等のような金属、および／または導電性酸化物もしくは導電性樹脂等等を含んでもよい。
なお、導体２６０は、第１の電気配線２２５および第２の電気配線２５５のいずれかに含まれる材料と等しい材料を含んでもよい。
（本発明の一実施形態によるガラス部材の適用例）
以上、図１４および図１５を参照して、本発明による第１のガラス部材２００について説明した。
以上、図１４および図１５を参照して、本発明による第１のガラス部材２００について説明した。
上記のような特徴を有する第１のガラス部材２００は、各種装置または素子に適用することができる。例えば、第１のガラス部材２００は、ＴＦＴのようなディスプレイ装置、指紋センサのようなセンサ類、およびガラスインターポーザ等に適用することができる。
第１のガラス部材２００をこれらの装置に適用した場合、配線部分を小型化、省スペース化することが可能となる。また、装置の高密度化および高性能化を図ることが可能になる。
図１６には、本発明による第１のガラス部材を適用したガラスインターポーザの構成例を模式的に示す。
図１６に示すように、このガラスインターポーザ３００は、第１の表面３１２および第２の表面３１４を有するガラス基板３１０を有する。
ガラス基板３１０は、複数の貫通孔３４５を有し、各貫通孔３４５には、導体３６０が充填されている。ガラス基板３１０の第１の表面３１２には、第１の電気配線３２５が配置されており、第２の表面３１４には、第２の電気配線３５５が配置されている。第１の電気配線３２５と第２の電気配線３５５は、貫通孔３４５に充填された導体３６０により、相互に電気的に接続される。
さらに、ガラスインターポーザ３００は、ガラス基板３１０の第１の表面３１２の側に配置された第１の電子部品３７０と、ガラス基板３１０の第２の表面３１４の側に配置された第２の電子部品３７５と、を有する。
第１の電子部品３７０は、第１の電気配線３２５と電気的に接続されており、第２の電子部品３７５は、第２の電気配線３５５と電気的に接続されている。従って、第１の電子部品３７０と第２の電子部品３７５は、貫通孔３４５内の導体３６０を介して、相互に電気的に接続される。
ここで、ガラスインターポーザ３００において、ガラス基板３１０は、１０μｍ〜８０μｍの範囲の厚さを有する。また、第１の電気配線３２５および第２の電気配線３５５の少なくとも一方は、２μｍ〜５μｍの配線幅を有する。
このようなガラスインターポーザ３００は、薄いガラス基板３１０で構成されるため、小型化および省スペース化することができる。また、ガラスインターポーザ３００は、第１の電気配線３２５および第２の電気配線３５５の少なくとも一方に、高精度に形成された微細な配線を有する。このため、ガラスインターポーザ３００は、小型でありながら、高い性能を発現させることができる。
本発明は、例えば、ガラスインターポーザのようなガラス部材に利用することができる。
１００ ガラス部材
１１０ ガラス基板
１１２ 第１の表面
１１４ 第２の表面
１１８ 第１のシード層
１２０ 第１の導電層
１２５ 第１の電気配線
１３０ 組立体
１３１ 切断部材
１３５ サポート基板
１３８ 樹脂層
１４０ 第２のシード層
１４２ レーザ源
１４４ レーザ光
１４５ 貫通孔
１５０ 中間導電層
１５２ 第２の導電層
１５５ 第２の電気配線
２００ 第１のガラス部材
２１０ ガラス基板
２１２ 第１の表面
２１４ 第２の表面
２２０ 第１の導電層
２２１ 第１の下側層
２２５ 第１の電気配線
２２８ 第１の上側層
２４５ 貫通孔
２５２ 第２の導電層
２５３ 第２の下側層
２５５ 第２の電気配線
２５８ 第２の上側層
２６０ 導体
３００ ガラスインターポーザ
３１０ ガラス基板
３１２ 第１の表面
３１４ 第２の表面
３２５ 第１の電気配線
３４５ 貫通孔
３５５ 第２の電気配線
３６０ 導体
３７０ 第１の電子部品
３７５ 第２の電子部品
１１０ ガラス基板
１１２ 第１の表面
１１４ 第２の表面
１１８ 第１のシード層
１２０ 第１の導電層
１２５ 第１の電気配線
１３０ 組立体
１３１ 切断部材
１３５ サポート基板
１３８ 樹脂層
１４０ 第２のシード層
１４２ レーザ源
１４４ レーザ光
１４５ 貫通孔
１５０ 中間導電層
１５２ 第２の導電層
１５５ 第２の電気配線
２００ 第１のガラス部材
２１０ ガラス基板
２１２ 第１の表面
２１４ 第２の表面
２２０ 第１の導電層
２２１ 第１の下側層
２２５ 第１の電気配線
２２８ 第１の上側層
２４５ 貫通孔
２５２ 第２の導電層
２５３ 第２の下側層
２５５ 第２の電気配線
２５８ 第２の上側層
２６０ 導体
３００ ガラスインターポーザ
３１０ ガラス基板
３１２ 第１の表面
３１４ 第２の表面
３２５ 第１の電気配線
３４５ 貫通孔
３５５ 第２の電気配線
３６０ 導体
３７０ 第１の電子部品
３７５ 第２の電子部品
Claims (13)
- ガラス基板の両表面に貫通孔を介して相互に接続された電気配線を有するガラス部材の製造方法であって、
（ａ）第１および第２の表面を有し、厚さが３００μｍ以上のガラス基板を準備するステップと、
（ｂ）前記ガラス基板の第１の表面に、パターン化された第１の電気配線を設置するステップと、
（ｃ）前記ガラス基板を、樹脂層を介してサポート基板に結合して、組立体を構成するステップであって、前記ガラス基板は、前記第１の表面が内側となるようにして、前記サポート基板に結合されるステップと、
（ｄ）前記ガラス基板を、厚さが１０μｍ〜８０μｍの範囲となるように、第２の表面の側から薄肉化するステップと、
（ｅ）前記ガラス基板に前記第２の表面の側からレーザ光を照射して、前記ガラス基板に貫通孔を形成するステップと、
（ｆ）前記ガラス基板の第２の表面に、パターン化された第２の電気配線を設置するステップであって、前記第２の電気配線は、前記貫通孔に充填された導体によって、前記第１の電気配線と電気的に接続されるステップと、
（ｈ）前記ガラス基板と前記サポート基板とを分離するステップと、
を、この順に有することを特徴とする製造方法。 - 前記（ｂ）のステップは、
前記ガラス基板の第１の表面に、第１のシード層を設置するステップと、
前記第１のシード層の上に、第１の導電層を設置するステップと、
前記第１のシード層および第１の導電層をパターン化するステップと、
を有する、請求項１に記載の製造方法。 - 前記（ｆ）のステップは、
前記ガラス基板の第２の表面に、第２のシード層を設置するステップと、
前記第２のシード層の上に、第２の導電層を設置するステップと、
前記第２のシード層および第２の導電層をパターン化するステップと、
を有する、請求項１または２に記載の製造方法。 - 前記（ｂ）のステップでは、２μｍ〜５μｍの幅を有する前記第１の電気配線が形成される、請求項１乃至３のいずれか一つに記載の製造方法。
- 前記（ｆ）のステップでは、２μｍ〜５μｍの幅を有する前記第２の電気配線が形成される、請求項１乃至４のいずれか一つに記載の製造方法。
- 前記（ｄ）のステップは、前記ガラス基板の第２の表面を選択的にエッチングすることにより実施される、請求項１乃至５のいずれか一つに記載の製造方法。
- さらに、前記（ｆ）のステップの後であって前記（ｈ）のステップの前、または前記（ｈ）のステップの後に、
（ｇ）前記組立体を所定の位置で切断するステップ
を有する、請求項１乃至６のいずれか一つに記載の製造方法。 - 前記（ｆ）のステップにおいて、前記貫通孔に充填された導体は、前記第２の電気配線と同じ材料を有する、請求項１乃至７のいずれか一つに記載の製造方法。
- 前記（ｅ）のステップでは、前記第１の電気配線は、前記貫通孔によって貫通されない、請求項１乃至８のいずれか一つに記載の製造方法。
- ガラス基板を有するガラス部材であって、
前記ガラス基板の相互に対向する表面には、それぞれ、第１および第２の電気配線が配置され、
前記第１および第２の電気配線は、前記ガラス基板に形成された貫通孔を介して、相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの幅を有することを特徴とするガラス部材。 - 前記貫通孔は、直径が１０μｍ〜５０μｍの範囲の寸法を有する、請求項１０に記載のガラス部材。
- 前記貫通孔は、複数存在し、２０μｍ〜５００μｍのピッチで配置されている、請求項１０または１１に記載のガラス部材。
- ガラス基板を有するガラスインターポーザであって、
前記ガラス基板は、第１および第２の表面と、両表面にわたって延在する貫通孔とを有し、
前記ガラス基板の前記第１の表面および第２の表面には、それぞれ、第１の電気配線および第２の電気配線が形成され、
前記ガラス基板の前記第１の表面には、前記第１の電気配線と電気的に接続された第１の電子部品が配置され、前記ガラス基板の前記第２の表面には、前記第２の電気配線と電気的に接続された第２の電子部品が配置され、
前記第１および第２の電子部品は、前記貫通孔に充填された導体を介して相互に電気的に接続され、
前記ガラス基板は、１０μｍ〜８０μｍの範囲の厚さを有し、
前記第１および第２の電気配線の少なくとも一方は、２μｍ〜５μｍの配線幅を有することを特徴とするガラスインターポーザ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014092876A JP2015211162A (ja) | 2014-04-28 | 2014-04-28 | ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ |
| US14/679,237 US9629250B2 (en) | 2014-04-28 | 2015-04-06 | Method of manufacturing glass component, glass component, and glass interposer |
| TW104113103A TW201545218A (zh) | 2014-04-28 | 2015-04-23 | 玻璃構件之製造方法、玻璃構件、及玻璃中介層 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014092876A JP2015211162A (ja) | 2014-04-28 | 2014-04-28 | ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015211162A true JP2015211162A (ja) | 2015-11-24 |
Family
ID=54336149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014092876A Pending JP2015211162A (ja) | 2014-04-28 | 2014-04-28 | ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9629250B2 (ja) |
| JP (1) | JP2015211162A (ja) |
| TW (1) | TW201545218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024079849A1 (ja) * | 2022-10-13 | 2024-04-18 | 株式会社レゾナック | 薄型配線部材の製造方法、薄型配線部材、及び、配線基板の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11654657B2 (en) | 2017-10-27 | 2023-05-23 | Corning Incorporated | Through glass via fabrication using a protective material |
| EP3806141A4 (en) * | 2018-06-08 | 2021-08-04 | Toppan Printing Co., Ltd. | METHOD OF MANUFACTURING GLASS DEVICE AND GLASS DEVICE |
| US11780210B2 (en) * | 2019-09-18 | 2023-10-10 | Intel Corporation | Glass dielectric layer with patterning |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284828A (ja) * | 1987-05-15 | 1988-11-22 | Fujitsu Ltd | 封止樹脂による腐蝕性評価方法 |
| JP2005039078A (ja) * | 2003-07-16 | 2005-02-10 | Masaki Esashi | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 |
| JP2012238894A (ja) * | 2012-08-08 | 2012-12-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480503A (en) * | 1993-12-30 | 1996-01-02 | International Business Machines Corporation | Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof |
| WO2001098793A2 (en) * | 2000-06-20 | 2001-12-27 | Nanonexus, Inc. | Systems for testing integraged circuits during burn-in |
| WO2003007370A1 (en) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor |
| WO2007129554A1 (ja) * | 2006-05-08 | 2007-11-15 | Asahi Glass Company, Limited | 薄板ガラス積層体、薄板ガラス積層体を用いた表示装置の製造方法および、支持ガラス基板 |
| JP5003082B2 (ja) * | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
| CN102007524B (zh) * | 2008-04-17 | 2013-07-31 | 旭硝子株式会社 | 玻璃层叠体、带支撑体的显示装置用面板及它们的制造方法 |
| US8673163B2 (en) * | 2008-06-27 | 2014-03-18 | Apple Inc. | Method for fabricating thin sheets of glass |
| JP5289996B2 (ja) * | 2009-02-16 | 2013-09-11 | 日本特殊陶業株式会社 | 補強材付き配線基板 |
| JP5562597B2 (ja) * | 2009-08-28 | 2014-07-30 | 荒川化学工業株式会社 | 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法 |
| KR20120099018A (ko) * | 2009-10-20 | 2012-09-06 | 아사히 가라스 가부시키가이샤 | 유리 적층체, 지지체를 구비한 표시 장치용 패널, 표시 장치용 패널, 표시 장치 및 이들의 제조 방법 |
| US8411459B2 (en) * | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US8584354B2 (en) * | 2010-08-26 | 2013-11-19 | Corning Incorporated | Method for making glass interposer panels |
| EP2770806A4 (en) * | 2011-10-20 | 2015-10-21 | Asahi Glass Co Ltd | METHOD FOR FORMING DECLOUCHANT HOLES IN AN INSULATING SUBSTRATE, AND METHOD FOR PRODUCING AN INSULATING SUBSTRATE FOR AN INTERCALAR |
| TWI544593B (zh) * | 2013-09-09 | 2016-08-01 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
| US10425724B2 (en) * | 2014-03-13 | 2019-09-24 | Starkey Laboratories, Inc. | Interposer stack inside a substrate for a hearing assistance device |
| KR101580287B1 (ko) * | 2014-05-02 | 2015-12-24 | 삼성전기주식회사 | 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법 |
-
2014
- 2014-04-28 JP JP2014092876A patent/JP2015211162A/ja active Pending
-
2015
- 2015-04-06 US US14/679,237 patent/US9629250B2/en active Active
- 2015-04-23 TW TW104113103A patent/TW201545218A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284828A (ja) * | 1987-05-15 | 1988-11-22 | Fujitsu Ltd | 封止樹脂による腐蝕性評価方法 |
| JP2005039078A (ja) * | 2003-07-16 | 2005-02-10 | Masaki Esashi | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 |
| JP2012238894A (ja) * | 2012-08-08 | 2012-12-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024079849A1 (ja) * | 2022-10-13 | 2024-04-18 | 株式会社レゾナック | 薄型配線部材の製造方法、薄型配線部材、及び、配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9629250B2 (en) | 2017-04-18 |
| TW201545218A (zh) | 2015-12-01 |
| US20150313020A1 (en) | 2015-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
| TWI454192B (zh) | 具有電子元件之印刷電路板的製造方法 | |
| JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
| TW201712766A (zh) | 封裝載板及其製作方法 | |
| JP2010192696A (ja) | 電子部品装置及びその製造方法 | |
| US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
| JP2015211162A (ja) | ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ | |
| JP2016201424A (ja) | プリント配線板およびその製造方法 | |
| JP2019160885A (ja) | 回路基板、電子回路装置、および、回路基板の製造方法 | |
| JP6444269B2 (ja) | 電子部品装置及びその製造方法 | |
| TW201042742A (en) | Interconnect for tightly packed arrays with flex circuit | |
| TWI822659B (zh) | 用於低溫接合的結構和方法 | |
| JP2015198094A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
| JP2024057090A (ja) | 貫通電極基板、配線基板および配線基板の製造方法 | |
| JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
| JP2016157901A (ja) | 電子装置 | |
| JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
| JP2013041926A (ja) | 部品内蔵基板の製造方法 | |
| JP6372247B2 (ja) | 貫通電極基板の製造方法および粘着シート | |
| TWI545999B (zh) | 印刷電路板及其製作方法 | |
| JP6258810B2 (ja) | 配線基板の製造方法 | |
| JP2017174953A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP2012069804A (ja) | 半導体装置及びその製造方法 | |
| JP2017139433A (ja) | 貫通電極基板及びその製造方法 | |
| JP2014204004A (ja) | 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |