TW201545218A - 玻璃構件之製造方法、玻璃構件、及玻璃中介層 - Google Patents

玻璃構件之製造方法、玻璃構件、及玻璃中介層 Download PDF

Info

Publication number
TW201545218A
TW201545218A TW104113103A TW104113103A TW201545218A TW 201545218 A TW201545218 A TW 201545218A TW 104113103 A TW104113103 A TW 104113103A TW 104113103 A TW104113103 A TW 104113103A TW 201545218 A TW201545218 A TW 201545218A
Authority
TW
Taiwan
Prior art keywords
glass substrate
glass
electric wiring
wiring
manufacturing
Prior art date
Application number
TW104113103A
Other languages
English (en)
Inventor
Shintaro Takahashi
Motoshi Ono
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of TW201545218A publication Critical patent/TW201545218A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Surface Treatment Of Glass (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種於薄型之玻璃基板之至少一表面具有微細之電氣配線之玻璃構件。 本發明之玻璃構件之特徵在於：其係具有玻璃基板者；且於上述玻璃基板之相互對向之表面分別配置第1及第2電氣配線，上述第1及第2電氣配線經由形成於上述玻璃基板之貫通孔相互電性連接，上述玻璃基板具有10μm~80μm之範圍之厚度，上述第1及第2電氣配線之至少一者具有2μm~5μm之寬度。

Description

玻璃構件之製造方法、玻璃構件、及玻璃中介層
本發明係關於一種如玻璃中介層般之玻璃構件及其製造方法。
於半導體元件之領域，為了使半導體元件進一步微細化而例如經由形成於玻璃基板之貫通孔將玻璃基板之兩表面之電氣配線連接之半導體安裝中繼基板(玻璃中介層)受到矚目。
此種玻璃中介層例如可藉由如下方式製造：於玻璃基板形成貫通孔後，於玻璃基板之兩表面形成經由貫通孔相互電性連接之電氣配線。
目前，玻璃中介層中所使用之玻璃基板薄至厚度約300μm左右。然而，受到近年來之元件之微細化、以及電子零件之薄化及省空間化之要求之提高之影響，對於玻璃基板要求進一步之薄壁化。
然而，於使用更薄之玻璃基板作為玻璃中介層中所使用之玻璃基板之情形時，會產生形成於表面之電氣配線之尺寸精度降低之問題。其原因在於：薄型之玻璃基板容易受到處理裝置之振動或撓曲等之影響，而形成於表面之電氣配線之尺寸穩定性較差。
因此，於薄型之玻璃基板中，存在難以於表面之所需之位置以較高之精度形成微細之電氣配線之問題。
再者，本案中，存在將例如玻璃中介層般之、經由設置於玻璃基板之貫通孔使該貫通孔之兩側之電氣配線相互電性連接之構件，特別稱作「玻璃構件」之情況。因此，玻璃中介層係「玻璃構件」之一種。
本發明係鑒於如上所述之背景而完成者，於本發明中，目的在於提供一種可於薄型之玻璃基板之至少一表面形成微細之電氣配線之玻璃構件之製造方法。又，於本發明中，目的在於提供一種於薄型之玻璃基板之至少一表面具有微細之電氣配線之玻璃構件。
於本發明中，提供一種製造方法，其特徵在於：其係於玻璃基板之兩表面具有經由貫通孔相互連接之電氣配線之玻璃構件之製造方法；且依序包括如下步驟： (a)準備具有第1及第2表面且厚度為300μm以上之玻璃基板；(b)於上述玻璃基板之第1表面設置經圖案化之第1電氣配線；(c)將上述玻璃基板經由樹脂層而與支持基板結合從而構成組裝體，其中，使上述玻璃基板以上述第1表面成為內側之方式與上述支持基板結合；(d)以厚度成為10μm~80μm之範圍之方式自第2表面側使上述玻璃基板薄壁化；(e)自上述第2表面側對上述玻璃基板照射雷射光而於上述玻璃基板形成貫通孔；(f)於上述玻璃基板之第2表面設置經圖案化之第2電氣配線，其中，使上述第2電氣配線藉由填充於上述貫通孔之導體與上述第1電氣配線電性連接；及(h)將上述玻璃基板與上述支持基板予以分離。
又，於本發明中，提供一種玻璃構件，其特徵在於：其係具有玻璃基板者；且 於上述玻璃基板之相互對向之表面分別配置第1及第2電氣配線；上述第1及第2電氣配線經由形成於上述玻璃基板之貫通孔相互電性連接；上述玻璃基板具有10μm~80μm之範圍之厚度；上述第1及第2電氣配線之至少一者具有2μm~5μm之寬度。
進而，於本發明中，提供一種玻璃中介層，其特徵在於：其係具有玻璃基板者；且上述玻璃基板具有第1及第2表面、及穿過兩表面而延伸之貫通孔；於上述玻璃基板之上述第1表面及第2表面，分別形成第1電氣配線及第2電氣配線；於上述玻璃基板之上述第1表面，配置與上述第1電氣配線電性連接之第1電子零件，且於上述玻璃基板之上述第2表面，配置與上述第2電氣配線電性連接之第2電子零件；上述第1及第2電子零件經由填充於上述貫通孔之導體相互電性連接；上述玻璃基板具有10μm~80μm之範圍之厚度；上述第1及第2電氣配線之至少一者具有2μm~5μm之配線寬度。
於本發明中，可提供一種可於薄型之玻璃基板之至少一表面形成微細之電氣配線之玻璃構件之製造方法。又，於本發明中，可提供一種於薄型之玻璃基板之至少一表面具有微細之電氣配線之玻璃構件。
100‧‧‧玻璃構件
110‧‧‧玻璃基板
112‧‧‧第1表面
114‧‧‧第2表面
118‧‧‧第1晶種層
120‧‧‧第1導電層
125‧‧‧第1電氣配線
130‧‧‧組裝體
131‧‧‧切斷構件
135‧‧‧支持基板
138‧‧‧樹脂層
140‧‧‧第2晶種層
142‧‧‧雷射源
144‧‧‧雷射光
145‧‧‧貫通孔
150‧‧‧中間導電層
152‧‧‧第2導電層
155‧‧‧第2電氣配線
200‧‧‧第1玻璃構件
210‧‧‧玻璃基板
212‧‧‧第1表面
214‧‧‧第2表面
220‧‧‧第1導電層
221‧‧‧第1下側層
225‧‧‧第1電氣配線
228‧‧‧第1上側層
245‧‧‧貫通孔
252‧‧‧第2導電層
253‧‧‧第2下側層
255‧‧‧第2電氣配線
258‧‧‧第2上側層
260‧‧‧導體
300‧‧‧玻璃中介層
310‧‧‧玻璃基板
312‧‧‧第1表面
314‧‧‧第2表面
325‧‧‧第1電氣配線
345‧‧‧貫通孔
355‧‧‧第2電氣配線
360‧‧‧導體
370‧‧‧第1電子零件
375‧‧‧第2電子零件
CU‧‧‧虛線
X、Y‧‧‧方向
圖1係本發明之第1玻璃構件之製造方法之概略性之流程圖。
圖2係模式性地表示本發明之第1玻璃構件之製造方法中可使用之玻璃基板之形態之圖。
圖3係模式性地表示本發明之第1玻璃構件之製造方法中之一步 驟之情況之圖。
圖4係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖5係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖6係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖7係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖8係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖9係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖10係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖11係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖12係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖13係模式性地表示本發明之第1玻璃構件之製造方法中之一步驟之情況之圖。
圖14係概略性地表示本發明之第1玻璃構件之一構成例之圖。
圖15係概略性地表示第1及第2電氣配線之另一構成例之圖。
圖16係概略性地表示將本發明之第1玻璃構件應用於玻璃中介層之例之圖。
以下，參照圖式，對本發明之一實施形態進行說明。
(本發明之一實施形態之玻璃構件之製造方法)
圖1中，模式性地表示本發明之一實施形態之玻璃構件之製造方法(以下，稱作「第1製造方法」)之流程。
如圖1所示，該第1製造方法包括如下步驟：(a)準備具有第1及第2表面且厚度為300μm以上之玻璃基板(步驟110)；(b)於上述玻璃基板之第1表面設置經圖案化之第1電氣配線(步驟S120)；(c)將上述玻璃基板經由樹脂層而與支持基板結合從而構成組裝體，其中，使上述玻璃基板以上述第1表面成為內側之方式與上述支持基板結合(步驟S130)；(d)以厚度成為10μm~80μm之範圍之方式自第2表面側使上述玻璃基板薄壁化(步驟S140)；(e)自上述第2表面側對上述玻璃基板照射雷射光而於上述玻璃基板形成貫通孔(步驟S150)；(f)於上述玻璃基板之第2表面設置經圖案化之第2電氣配線，其中，使上述第2電氣配線藉由填充於上述貫通孔之導體而與上述第1電氣配線電性連接(步驟S160)；(g)於將上述組裝體特定之位置切斷(步驟S170)；及(h)將上述玻璃基板與上述支持基板予以分離(步驟S180)。
再者，步驟S170係任意實施之步驟，例如，於組裝體已具有所需之尺寸之情形等無需實施步驟之情形時，亦可不實施。又，步驟S170亦可於步驟S180後之階段實施。
以下，參照圖2~圖13，對各步驟進行說明。再者，圖2~圖13分別為模式性地表示第1製造方法之各步驟中之情況之圖。
(步驟S110)
首先，準備玻璃基板。玻璃基板之種類並無特別限定。
玻璃基板之厚度為300μm以上。玻璃基板之厚度例如較佳為1000μm(1mm)以下，例如為300μm~700μm之範圍。
若玻璃基板之厚度低於300μm，則會因處理裝置之振動或自身之撓曲等等之影響而玻璃基板之尺寸穩定性降低。因此，例如於其後之步驟S120及/或步驟S160等配線步驟中，難以於表面之所需之位置以高精度形成微細之電氣配線。另一方面，若玻璃基板之厚度超過1000μm，則其後之玻璃基板之薄壁化之步驟(參照步驟S140)中之作業效率降低。
玻璃基板之形狀並無特別限定，玻璃基板例如可為圓盤狀、正方形狀、或矩形狀等。
圖2中，作為一例，例示了矩形狀之玻璃基板110。玻璃基板110具有第1表面112及第2表面114。
(步驟S120)
繼而，於步驟S110中所準備之玻璃基板110之一表面(例如第1表面112)形成經圖案化之第1電氣配線。
參照圖3~圖5，對該步驟之一例進行說明。
圖3~圖5中，概略性地表示直至於玻璃基板110之第1表面112形成第1電氣配線之流程。
首先，如圖3所示，於玻璃基板110之第1表面112形成第1晶種層118。
第1晶種層118只要為可於上部密接性良好地形成導電膜者，則其材質無特別限定。第1晶種層例如為金屬、半導體、或氧化物等。其中，氧化物例如可為導電性氧化物。
第1晶種層118例如可藉由濺鍍法等通常之成膜法形成。或者，可 藉由無電解電鍍法於玻璃基板110之第1表面112成膜第1晶種層118。
第1晶種層118之厚度並無特別限定。第1晶種層118例如可具有100nm~1000nm之厚度。
繼而，如圖4所示，於第1晶種層118之上部，成膜第1導電層120。
第1導電層120例如可為金屬、半導體、或氧化物(導電性氧化物)等。作為金屬，例如可列舉包含銅(之合金，以下相同)及鎳等。作為氧化物，例如可列舉ITO(Indium Tin Oxides，銦錫氧化物)等。
第1導電層120之成膜方法並無特別限定。於第1晶種層118具有導電性且第1導電層120為金屬之情形時，第1導電層120可藉由電解電鍍法形成。
第1導電層120之厚度並無特別限定。第1導電層120例如可具有0.5μm~10μm之厚度。
繼而，如圖5所示，對第1導電層120進行圖案處理，而於第1表面112形成經圖案化之第1電氣配線125。
對於該處理，可應用自先前開始使用之通常之配線圖案化技術。例如，可使用藉由利用光阻劑之曝光/顯影之微影法等。
此處，於對該第1導電層120進行圖案處理之步驟中，玻璃基板110依然具有300μm以上之厚度。因此，不易產生如上所述之關於尺寸穩定性之問題，即因處理裝置之振動或玻璃基板110自身之撓曲等等之影響而無法於玻璃基板110上以高精度形成微細之電氣配線之問題。
因此，於本發明之第1製造方法中，可於玻璃基板110之第1表面112高精度地形成微細之第1電氣配線125之圖案。
例如，第1電氣配線125之寬度(圖5中之X方向之長度)例如可設為2μm~5μm。同樣地，第1電氣配線125彼此之間隔例如可設為2μm~5μm。
再者，以上之例中，如圖4所示，第1導電層120係於形成第1晶種 層118後形成於該第1晶種層118上。但是，其僅為一例，第1導電層120亦可直接形成於玻璃基板110之第1表面112。於此情形時，獲得不包含第1晶種層118而僅具有第1導電層120之第1電氣配線125。
此種第1導電層120例如可利用無電解電鍍法等形成於玻璃基板110之第1表面112。
(步驟S130)
繼而，使具有第1電氣配線125之玻璃基板110結合於支持基板，而構成組裝體。
圖6中，例示此種組裝體之一構成例。如圖6所示，該組裝體130係藉由將玻璃基板110經由樹脂層138與支持基板135結合而構成。再者，此時，玻璃基板110係以形成有第1電氣配線125之第1表面112之側成為靠近支持基板135之側之方式與支持基板135結合。
構成樹脂層138之樹脂並無特別限定，樹脂較佳為如下者：於使玻璃基板110與支持基板135結合後具有較高之黏著力，並機械性或熱性地、或藉由進行紫外線照射或雷射照射而容易剝離。於此情形時，於其後之步驟中，可容易地將玻璃基板110與支持基板135分離。
又，於存在組裝體130其後被供給至熱處理步驟之可能性之情形時，樹脂層138較佳為具有耐熱性(~至約300℃)者。樹脂層138較佳自例如聚矽氧系樹脂、聚醯亞胺系樹脂、及丙烯酸系樹脂等中選定。
樹脂層之厚度(最大厚度)並無特別限定，例如可為5μm~100μm之範圍。
支持基板135可包含金屬、樹脂、陶瓷、及玻璃等任何材料。其中，於存在組裝體130其後被供給至熱處理步驟之可能性之情形時，支持基板135較佳為具有耐熱性(~至約300℃)者。
關於支持基板135之厚度，只要組裝體130之整體之厚度成為500μm以上，則無特別限定。支持基板135之厚度例如可為0.3mm~0.7mm 之範圍。
(步驟S140)
繼而，使組裝體130之玻璃基板110薄壁化。
圖7中，概略性地表示藉由該步驟而獲得之組裝體130之剖面。如圖7所示，於該步驟中，藉由自第2表面114側對玻璃基板110進行薄壁處理，而使玻璃基板110薄壁化。
玻璃基板110之薄壁化例如可藉由通常之蝕刻處理或機械研磨處理等進行。
薄壁化後之玻璃基板110之厚度例如為10μm~80μm之範圍，亦可為30μm~60μm之範圍。
(步驟S150)
繼而，使用經薄壁化之組裝體130，於玻璃基板110形成1個或2個以上之貫通孔。
再者，亦可於該步驟之前於玻璃基板110之第2表面114形成第2晶種層140。第2晶種層140可藉由與上述第1晶種層118相同之方法形成。又，第2晶種層140可包含與上述第1晶種層118相同之材料。但是，該步驟之實施為任意。
圖8中，概略性地表示於玻璃基板110形成複數個貫通孔之步驟。如圖8所示，於該步驟中，自雷射源142向組裝體130之玻璃基板110之第2表面114照射雷射光144。
藉由所照射之雷射光144，第2晶種層140(存在之情形)及玻璃基板110熱熔融，於照射區域形成貫通孔145。
於上述步驟S140中，使玻璃基板110充分地薄壁化。因此，於本步驟中，可有效率地形成貫通孔145。
雷射源142並無特別限定。雷射源142例如可為準分子雷射。
此處，通常，貫通孔145係以於自厚度方向觀察組裝體130時與形 成有第1電氣配線125之區域重疊之方式形成。
又，如圖8所示，貫通孔145較佳為以如下方式形成：雖然貫通玻璃基板110，但不貫通構成第1電氣配線125之第1導電層120。於形成此種貫通孔145之情形時，於以後之形成第2電氣配線之步驟(步驟S160)中，經由貫通孔之第1及第2電氣配線之電性連接更為容易。
再者，於第1電氣配線125中之第1晶種層118為絕緣體之情形時，貫通孔145必須貫通第1晶種層118。
此種「未貫通」第1導電層120之貫通孔145可藉由預先掌握雷射光144之照射時間與加工深度之關係，而適當地形成。
但是，於第1製造方法中，「未貫通」第1導電層120之貫通孔145並非必需之構成，貫通孔145亦可貫通第1導電層120。於此情形時，例如，於在以後之步驟中以導體填充貫通孔125時，該導體亦填充於第1導電層120之貫通部分。
(步驟S160)
繼而，於玻璃基板110之第2表面114形成第2電氣配線。
參照圖9~圖11，對該步驟之一例進行說明。
圖9~圖11中，概略性地表示直至於玻璃基板110之第2表面114形成第2電氣配線之流程。
首先，如圖9所示，於玻璃基板110之第2表面112形成中間導電層150。中間導電層150以覆蓋第2晶種層140之上部與各貫通孔145之底部及側壁之方式形成。
中間導電層150只要為具有導電性且可於上部密接性良好地形成第2導電膜者，則其材質並無特別限定。中間導電層150例如可為金屬、半導體、或導電性氧化物等。作為金屬，可列舉鎳、銅、及銀等。
中間導電層150可藉由無電解電鍍法、或印刷、滴加導電膏或導電油墨之方法等通常之成膜法成膜。
中間導電層150之厚度並無特別限定。中間導電層150例如可具有100nm~1000nm之厚度。
繼而，如圖10所示，於中間導電層150之上部，成膜第2導電層152。第2導電層152以完全地填充各貫通孔145之方式形成。
第2導電層152例如可為金屬、半導體、或氧化物(導電性氧化物)等。作為金屬，例如可列舉銅、銀、及鎳等。作為氧化物，例如可列舉ITO(銦錫氧化物)等。
再者，第2導電層152可包含與第1導電層120相同之材料。又，第2導電層152可包含與中間導電層150相同之材料。
第2導電層152之成膜方法並無特別限定。於第2導電層152為金屬之情形時，第2導電層152可藉由電解電鍍法形成。
藉由第2導電層152之成膜，而使配置於玻璃基板110之第1表面112側之第1導電層120與配置於玻璃基板110之第2表面114側之第2導電層152經由填充於貫通孔145之導體(第2導電層152之一部分及中間導電層150)電性連接。
繼而，如圖11所示，藉由對第2導電層152與中間導電膜150(及第2晶種層140)一併進行圖案處理，而於玻璃基板110之第2表面114形成經圖案化之第2電氣配線155。
與上述第1電氣配線125之情形同樣地，對於該處理，可應用自先前開始使用之通常之配線圖案化技術。例如，可使用藉由利用光阻劑之曝光/顯影之微影法等。
藉由以上步驟，使配置於玻璃基板110之第1表面112之第1電氣配線125與配置於玻璃基板110之第2表面114之第2電氣配線155經由填充於貫通孔145之導體電性連接。
此處，於對該第2導電層152進行圖案處理之步驟中，使玻璃基板110結合於支持基板135，組裝體130整體依然具有約500μm以上之厚 度。
因此，不易產生如上所述之關於尺寸穩定性之問題、即因處理裝置之振動或玻璃基板110自身之撓曲等等之影響而無法於玻璃基板110上以高精度形成微細之電氣配線之問題。
因此，可於玻璃基板110之第2表面114高精度地形成微細之第2電氣配線155。
例如，第2電氣配線155之寬度(圖11中之X方向之長度)例如可設為2μm~5μm。同樣地，第2電氣配線155彼此之間隔例如可設為2μm~5μm。
(步驟S170)
繼而，將組裝體130於特定之位置切斷，而製造切斷構件131。
圖12中，概略性地表示將組裝體130切斷而製造3個切斷構件131之步驟。
如圖12所示，組裝體130於虛線CU之位置被切斷。又，藉此，獲得第1電氣配線125與第2電氣配線155經由貫通孔相互電性連接而成之切斷構件131。
組裝體130之切斷方法並無特別限定。組裝體130例如可藉由切割被切斷。
再者，如上所述，該步驟亦可於下一步驟S180之後實施。或者，於不需要之情形時，該步驟亦可省略。
(步驟S180)
繼而，自切斷構件131之樹脂層138之部分使玻璃基板110與支持基板135相互分離。藉此，獲得具有第1電氣配線125及第2電氣配線155之玻璃構件100。
將玻璃構件100自切斷構件131分離之方法並無特別限定。例如，可藉由對切斷構件131進行加熱而使樹脂層138軟化，而自切斷構件131 取下玻璃構件100。或者，亦可機械地自切斷構件131取下玻璃構件100。進而，亦可藉由對樹脂層138照射雷射使樹脂層138加熱劣化，而自切斷構件131取下玻璃構件100。
此外，亦可藉由各種方法自切斷構件131取下玻璃構件100。
藉由以上步驟，可製造本發明之一實施形態之玻璃構件100。於此種第1製造方法中，可製造於例如10μm~80μm之範圍般之顯著薄型之玻璃基板之至少一表面具有高精度地配置之微細之電氣配線之玻璃構件。
再者，業者明瞭上述本發明之第1製造方法僅為用以製造玻璃構件100之一例，即便使用其他製造方法，亦可製造玻璃構件100。
例如，上述例中，於步驟S150中，於在玻璃基板110形成貫通孔145之前於第2表面114形成第2晶種層140。然而，亦可代替此而於在玻璃基板110形成貫通孔145後成膜第2晶種層。於此情形時，第2晶種層不僅形成於玻璃基板110之第2表面114，亦形成於貫通孔145之底面及側壁。即，第2晶種層形成為具有與圖9所示之中間導電膜150同樣之形態。
又，例如，於中間導電膜150為藉由無電解電鍍法等形成之導電膜之情形等特定之情形時，第2晶種層140亦可省略。
進而，於上述例中，貫通孔145於步驟S160中被中間導電層150及第2導電層152填充。然而，亦可代替此而貫通孔145被其他導體填充。即，亦可於步驟S160之前預先實施以其他導體填充貫通孔145之步驟。
又，於上述例中，藉由步驟S120及步驟S160而圖案形成之第1及第2電氣配線125、155均為微細配線(例如寬度2μm~5μm)。然而，於玻璃構件100之應用產品中，亦存在僅於基板之一者需要微細配線者。因此，於將玻璃構件100應用於此種產品之情形時，藉由步驟S120及步驟S160而形成之第1及第2電氣配線125、155之一者亦可不為微細配線。
此外，於第1製造方法中，亦可進行各種修正。
(本發明之一實施形態之玻璃構件)
繼而，參照圖14，對本發明之一實施形態之玻璃構件進行說明。
圖14中，概略性地表示本發明之一實施形態之玻璃構件(以下，稱作「第1玻璃構件」)之構成。
如圖14所示，該第1玻璃構件200包括具有第1及第2表面212、214之玻璃基板210。於玻璃基板210之第1表面212，配置有第1電氣配線225，於第2表面214，配置有第2電氣配線255。
又，玻璃基板210具有自第1表面212貫通至第2表面214之1個或2個以上之貫通孔245。於該貫通孔245，填充有導體260。貫通孔245以於自上方觀察第1玻璃構件200時與第1及第2電氣配線225、255重疊之方式配置。因此，第1電氣配線225經由填充於各貫通孔245之導體260與第2電氣配線255電性連接。
第1電氣配線225具有第1導電層220，第2電氣配線255具有第2導電層252。
再者，於圖14所示之例中，第1玻璃構件200具有3個貫通孔245。然而，其僅為一例，第1玻璃構件200亦可具有1個或2個貫通孔245，或者，亦可具有4個以上之貫通孔245。例如，於圖14中，於沿虛線C切斷第1玻璃構件200之情形時，可製備分別具有單一之貫通孔245之3個玻璃構件。
此處，第1玻璃構件200具有如下特徵：玻璃基板210之厚度處於10μm~80μm之範圍。例如，玻璃基板210之厚度可為40μm~60μm之範圍。
又，於第1玻璃構件200中，第1及第2電氣配線225、255中之至少一者中包含具有2μm~5μm之範圍之微細之配線寬度之配線。進而，於第1及第2電氣配線225、255中之至少一者中，配線間距離可為2μm ~5μm之範圍。
此種第1玻璃構件200由於包含薄型之玻璃基板210，故可有助於應用有第1玻璃構件200之構件、例如電子元件或電子裝置之微細化及省空間化。又，於第1玻璃構件200中，第1及第2電氣配線225、255中之至少一者具有高精度地形成之微細之配線。因此，於將第1玻璃構件200應用於如電子元件或電子裝置般之構件之情形時，可使此種構件顯著高性能化。
(關於玻璃構件中所包含之各構成構件)
繼而，以具有如上所述之特徵之第1玻璃構件200為例對其構成構件進行說明。
(玻璃基板)
如上所述，玻璃基板210具有10μm~80μm之範圍之厚度。玻璃基板210之材質並無特別限定。
(第1及第2電氣配線)
第1電氣配線225可如圖14所示般包含單一之導電層220。或者，第1電氣配線225亦可包含複數層。於前者之情形時，單一之導電層220可包含金屬、半導體、導電性氧化物、及導電性樹脂等導電材料。
另一方面，於第1電氣配線225包含複數層之情形時，必須至少一層為與填充於貫通孔245內之導體260電性連接之導電層。
對於第2電氣配線255，亦為同樣。
圖15中，模式性地表示第1電氣配線225及第2電氣配線255均包含複數層之情形時之各層之配置。
如圖15所示，第1電氣配線225具有第1下側層221、及形成於該第1下側層221之上部之第1上側層228。同樣地，第2電氣配線255具有第2下側層253、及形成於該第2下側層253之上部之第2上側層258。
該等層中，第1下側層221、第1上側層228、及第2上側層258為導 電層，第1上側層228經由填充於第1下側層221及貫通孔245內之導體260而與第2上側層258相互電性連接。再者，填充於貫通孔245內之導體260亦可為第2上側層258之一部分。
另一方面，第2電氣配線255之第2下側層253既可為導電層，亦可為絕緣層。第2下側層253自玻璃基板210之第2表面214配置至貫通孔245側壁。於第2下側層253為導電層之情形時，第2下側層253可為與導體260相同之材料。
第1電氣配線225及第2電氣配線255可具有此種構成。
(貫通孔)
貫通孔245之尺寸及形狀並無特別限定。貫通孔245之與延伸軸垂直之方向上之剖面之形狀可為圓、橢圓、矩形、或三角形等。又，該剖面之最大尺寸例如可為10μm~50μm之範圍。此處，所謂貫通孔之剖面之「最大尺寸」，於圓之情形時，意指直徑，於橢圓之情形時，意指長軸之長度，於三角形及矩形之情形時，意指對角線之最大長度。
於第1玻璃構件200具有複數個貫通孔245之情形時，貫通孔245間之距離d並無特別限定。該距離d例如可為20μm~500μm之範圍。
再者，貫通孔245具有剖面尺寸隨著自一開口朝向另一開口而減少般之錐形形狀。
填充於貫通孔245內之導體260只要為具有導電性者，則材料不限。例如，導體260可包含如銅、鎳、金、白金及鈦等之金屬、及/或導電性氧化物或導電性樹脂等等。
再者，導體260可包含與第1電氣配線225及第2電氣配線255之任一者中所包含之材料相同之材料。
(本發明之一實施形態之玻璃構件之應用例)
以上，參照圖14及圖15，對本發明之第1玻璃構件200進行了說明。
具有如上所述之特徵之第1玻璃構件200可應用於各種裝置或元 件。例如，第1玻璃構件200可應用於如TFT之顯示器裝置、如指紋感測器之感測器類、及玻璃中介層等。
於將第1玻璃構件200應用於該等裝置之情形時，可使配線部分小型化、省空間化。又，可實現裝置之高密度化及高性能化。
圖16中，模式性地表示應用有本發明之第1玻璃構件之玻璃中介層之構成例。
如圖16所示，該玻璃中介層300包括具有第1表面312及第2表面314之玻璃基板310。
玻璃基板310具有複數個貫通孔345，於各貫通孔345，填充有導體360。於玻璃基板310之第1表面312，配置有第1電氣配線325，於第2表面314，配置有第2電氣配線355。第1電氣配線325與第2電氣配線355藉由填充於貫通孔345之導體360相互電性連接。
進而，玻璃中介層300具有配置於玻璃基板310之第1表面312側之第1電子零件370、及配置於玻璃基板310之第2表面314側之第2電子零件375。
第1電子零件370與第1電氣配線325電性連接，第2電子零件375與第2電氣配線355電性連接。因此，第1電子零件370與第2電子零件375經由貫通孔345內之導體360相互電性連接。
此處，於玻璃中介層300中，玻璃基板310具有10μm~80μm之範圍之厚度。又，第1電氣配線325及第2電氣配線355之至少一者具有2μm~5μm之配線寬度。
此種玻璃中介層300由於包含薄型之玻璃基板310，因此可小型化及省空間化。又，玻璃中介層300於第1電氣配線325及第2電氣配線355之至少一者具有高精度地形成之微細之配線。因此，可使玻璃中介層300一面為小型，一面表現較高之性能。
[產業上之可利用性]
本發明例如可用於如玻璃中介層般之玻璃構件。
200‧‧‧第1玻璃構件
210‧‧‧玻璃基板
212‧‧‧第1表面
214‧‧‧第2表面
220‧‧‧第1導電層
225‧‧‧第1電氣配線
245‧‧‧貫通孔
252‧‧‧第2導電層
255‧‧‧第2電氣配線
260‧‧‧導體

Claims (13)

  1. 一種製造方法，其特徵在於：其係於玻璃基板之兩表面具有經由貫通孔相互連接之電氣配線之玻璃構件之製造方法；且依序包括如下步驟：(a)準備具有第1及第2表面且厚度為300μm以上之玻璃基板；(b)於上述玻璃基板之第1表面設置經圖案化之第1電氣配線；(c)將上述玻璃基板經由樹脂層而與支持基板結合從而構成組裝體，其中，使上述玻璃基板以上述第1表面成為內側之方式與上述支持基板結合；(d)以厚度成為10μm~80μm之範圍之方式自第2表面側使上述玻璃基板薄壁化；(e)自上述第2表面側對上述玻璃基板照射雷射光而於上述玻璃基板形成貫通孔；(f)於上述玻璃基板之第2表面設置經圖案化之第2電氣配線，其中，使上述第2電氣配線藉由填充於上述貫通孔之導體而與上述第1電氣配線電性連接；及(h)將上述玻璃基板與上述支持基板予以分離。
  2. 如請求項1之製造方法，其中上述(b)之步驟包括：於上述玻璃基板之第1表面設置第1晶種層之步驟；於上述第1晶種層上設置第1導電層之步驟；及將上述第1晶種層及第1導電層圖案化之步驟。
  3. 如請求項1或2之製造方法，其中上述(f)之步驟包括：於上述玻璃基板之第2表面設置第2晶種層之步驟；於上述第2晶種層上設置第2導電層之步驟；及將上述第2晶種層及第2導電層圖案化之步驟。
  4. 如請求項1至3中任一項之製造方法，其中於上述(b)之步驟中，形成具有2μm~5μm之寬度之上述第1電氣配線。
  5. 如請求項1至4中任一項之製造方法，其中於上述(f)之步驟中，形成具有2μm~5μm之寬度之上述第2電氣配線。
  6. 如請求項1至5中任一項之製造方法，其中上述(d)之步驟係藉由選擇性地蝕刻上述玻璃基板之第2表面而實施。
  7. 如請求項1至6中任一項之製造方法，其中進而於上述(f)之步驟之後且於上述(h)之步驟之前、或上述(h)之步驟之後，包括如下步驟：(g)將上述組裝體於特定之位置切斷。
  8. 如請求項1至7中任一項之製造方法，其中於上述(f)之步驟中，填充於上述貫通孔之導體具有與上述第2電氣配線相同之材料。
  9. 如請求項1至8中任一項之製造方法，其中於上述(e)之步驟中，上述第1電氣配線未被上述貫通孔貫通。
  10. 一種玻璃構件，其特徵在於：其係具有玻璃基板者；且於上述玻璃基板之相互對向之表面分別配置第1及第2電氣配線；上述第1及第2電氣配線經由形成於上述玻璃基板之貫通孔相互電性連接；上述玻璃基板具有10μm~80μm之範圍之厚度；上述第1及第2電氣配線之至少一者具有2μm~5μm之寬度。
  11. 如請求項10之玻璃構件，其中上述貫通孔之直徑具有10μm~50μm之範圍之尺寸。
  12. 如請求項10或11之玻璃構件，其中上述貫通孔存在有複數個，且以20μm~500μm之間距配置。
  13. 一種玻璃中介層，其特徵在於：其係具有玻璃基板者；且上述玻璃基板具有第1及第2表面、及穿過兩表面而延伸之貫通 孔；於上述玻璃基板之上述第1表面及第2表面，分別形成有第1電氣配線及第2電氣配線；於上述玻璃基板之上述第1表面，配置有與上述第1電氣配線電性連接之第1電子零件，且於上述玻璃基板之上述第2表面，配置有與上述第2電氣配線電性連接之第2電子零件；上述第1及第2電子零件經由填充於上述貫通孔之導體相互電性連接；上述玻璃基板具有10μm~80μm之範圍之厚度；上述第1及第2電氣配線之至少一者具有2μm~5μm之配線寬度。
TW104113103A 2014-04-28 2015-04-23 玻璃構件之製造方法、玻璃構件、及玻璃中介層 TW201545218A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014092876A JP2015211162A (ja) 2014-04-28 2014-04-28 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ

Publications (1)

Publication Number Publication Date
TW201545218A true TW201545218A (zh) 2015-12-01

Family

ID=54336149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113103A TW201545218A (zh) 2014-04-28 2015-04-23 玻璃構件之製造方法、玻璃構件、及玻璃中介層

Country Status (3)

Country Link
US (1) US9629250B2 (zh)
JP (1) JP2015211162A (zh)
TW (1) TW201545218A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487611B1 (ko) 2017-10-27 2023-01-11 코닝 인코포레이티드 보호 물질을 사용한 관통 유리 비아 제조방법
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
WO2024079849A1 (ja) * 2022-10-13 2024-04-18 株式会社レゾナック 薄型配線部材の製造方法、薄型配線部材、及び、配線基板の製造方法
CN117976550A (zh) * 2024-03-28 2024-05-03 深圳市矩阵多元科技有限公司 基板制造方法及基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284828A (ja) * 1987-05-15 1988-11-22 Fujitsu Ltd 封止樹脂による腐蝕性評価方法
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US6791171B2 (en) * 2000-06-20 2004-09-14 Nanonexus, Inc. Systems for testing and packaging integrated circuits
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
JP2005039078A (ja) * 2003-07-16 2005-02-10 Masaki Esashi 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
KR20090006824A (ko) * 2006-05-08 2009-01-15 아사히 가라스 가부시키가이샤 박판 유리 적층체, 박판 유리 적층체를 이용한 표시 장치의제조 방법 및 지지 유리 기판
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
WO2009128359A1 (ja) * 2008-04-17 2009-10-22 旭硝子株式会社 ガラス積層体、支持体付き表示装置用パネルおよびこれらの製造方法
US8673163B2 (en) * 2008-06-27 2014-03-18 Apple Inc. Method for fabricating thin sheets of glass
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5562597B2 (ja) * 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法
JP5637140B2 (ja) * 2009-10-20 2014-12-10 旭硝子株式会社 ガラス積層体、支持体付き表示装置用パネル、表示装置用パネル、表示装置、およびこれらの製造方法
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
WO2013058169A1 (ja) * 2011-10-20 2013-04-25 旭硝子株式会社 絶縁基板に貫通孔を形成する方法およびインターポーザ用の絶縁基板を製造する方法
JP5399542B2 (ja) * 2012-08-08 2014-01-29 富士通株式会社 半導体装置の製造方法
WO2014038326A1 (ja) * 2012-09-07 2014-03-13 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
US10425724B2 (en) * 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법

Also Published As

Publication number Publication date
US9629250B2 (en) 2017-04-18
US20150313020A1 (en) 2015-10-29
JP2015211162A (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
US10297517B2 (en) Manufacturing method of package carrier
TW201545218A (zh) 玻璃構件之製造方法、玻璃構件、及玻璃中介層
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
TWI553792B (zh) 封裝結構及其製作方法
JP2023179622A (ja) 貫通電極基板及び実装基板
JP2013062473A (ja) 配線基板およびその製造方法
JP2014207452A (ja) ガラス貫通ビアを製造する方法
JP2010192696A (ja) 電子部品装置及びその製造方法
JP2016017882A (ja) 膜厚測定機能付き基板及び絶縁層の膜厚測定方法
TWI508240B (zh) Laminated wiring board
JP6444269B2 (ja) 電子部品装置及びその製造方法
JPWO2011002031A1 (ja) 素子搭載用基板および半導体モジュール
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
TW201637143A (zh) 中介層、半導體裝置及其等之製造方法
JP2010129870A (ja) 半導体発光装置及びその製造方法
JP2016072433A (ja) 貫通電極基板及びその製造方法
TW201541587A (zh) 晶片封裝基板、晶片封裝結構及製作方法
JP5630965B2 (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP6258810B2 (ja) 配線基板の製造方法
JP6809511B2 (ja) 貫通電極基板および半導体装置
JP6369653B1 (ja) 貫通電極基板および半導体装置
JP2016171323A (ja) 配線基板の製造方法
JP6341245B2 (ja) 貫通電極基板の製造方法、貫通電極基板および半導体装置
JP2014204004A (ja) 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法