JP2014204004A - 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法 - Google Patents

基板組立体、基板組立体の製造方法およびチップパッケージの製造方法 Download PDF

Info

Publication number
JP2014204004A
JP2014204004A JP2013079773A JP2013079773A JP2014204004A JP 2014204004 A JP2014204004 A JP 2014204004A JP 2013079773 A JP2013079773 A JP 2013079773A JP 2013079773 A JP2013079773 A JP 2013079773A JP 2014204004 A JP2014204004 A JP 2014204004A
Authority
JP
Japan
Prior art keywords
substrate
photosensitive glass
assembly
glass substrate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013079773A
Other languages
English (en)
Inventor
隆 伏江
Takashi Fushie
隆 伏江
邦彦 上野
Kunihiko Ueno
邦彦 上野
肇 菊地
Hajime Kikuchi
肇 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2013079773A priority Critical patent/JP2014204004A/ja
Priority to US14/209,419 priority patent/US9245814B2/en
Publication of JP2014204004A publication Critical patent/JP2014204004A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】熱膨張係数が大きく異なる基板同士を組み合わせて基板組立体を形成した場合であっても、反りが生じない基板組立体およびその製造方法を提供すること。【解決手段】感光性ガラス基板と、感光性ガラス基板の両主面を挟持する第１基板および第２基板と、を有し、感光性ガラス基板の一方の主面と第１基板とが熱接合されており、感光性ガラス基板の他方の主面と前記第２基板とは接合されており、感光性ガラス基板の熱膨張係数をＣ０、第１基板が有する熱膨張係数をＣ１、第２基板が有する熱膨張係数をＣ２とすると、Ｃ１／Ｃ２が０．７以上１．３以下である関係と、Ｃ０／Ｃ１が０．７未満または１．３より大きい関係、および、Ｃ０／Ｃ２が０．７未満または１．３より大きい関係の少なくとも一方の関係と、を満足する基板組立体。【選択図】図１

Description

本発明は、基板組立体、基板組立体の製造方法およびチップパッケージの製造方法に関する。
感光性ガラスは、感光性成分および増感成分を含むガラスを露光することにより露光した部分のみが結晶化するガラスである。結晶化した部分は、結晶化していない部分に比べて、酸に対する溶解速度が大きく異なる。したがって、この性質を利用することで、選択的エッチングを感光性ガラスに対して行うことができる。その結果、機械加工を用いることなく、感光性ガラスに微細な加工を行うことができる。
また、感光性ガラスは、樹脂材料に比べて、耐熱性、平滑性、剛性等の機械的特性に優れるというガラスの特性も有している。したがって、感光性ガラスは、電子機器内に搭載される基板等に好適に用いられる。
近年、電気機器の小型化に伴い、機器内に搭載される電子回路の高密度化が求められている。このような要求に対し、半導体素子等のチップ素子と配線基板との間に介在し、これらを電気的に接続するためのインターポーザを用いることで、実装面積を削減することが行われている。感光性ガラスをインターポーザとして利用する場合には、感光性ガラスに貫通孔を形成し、該貫通孔に導電性物質を充填することで用いることができる（たとえば、特許文献１を参照）。
さらに、電子機器の小型化に対応する別な方策として、多数のチップ素子が形成されたウエハーの段階で、各チップ素子に外部端子等を形成してチップパッケージとするウエハーレベルパッケージが行われている（たとえば、特許文献２および３を参照）。ウエハーレベルパッケージを行った後は、チップ素子単位に個片化し、それぞれが配線基板等に実装される。なお、ウエハーレベルパッケージでは、ウエハーにインターポーザ等の基板を接合して、これを個片化する場合がある。
国際公開第２００８／１０５４９６号 特開２００４−２１４５０１号公報 特開２００４−３１９６５６号公報
ウエハーと該基板とを接合する際には、ウエハーと該基板との電気的な接続を確保しつつ接合する必要がある。たとえば、ウエハーと基板との間に、はんだ、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）等を介在させて、熱接合することが行われている。
このような熱接合は、室温よりも高い温度（たとえば、１５０〜３００℃程度）で行われる。したがって、ウエハーの熱膨張係数と基板の熱膨張係数とが大きく異なる場合、熱接合後に室温まで温度を降下させると、熱膨張係数の違いに起因する応力により、熱接合したウエハーと基板とが反ってしまうという問題があった。特に、基板の高密度化および低背化のために、ウエハーあるいは基板の厚みを薄くしている場合には、反りが顕著となっていた。
また、熱接合する前に、薄い基板を補助するためのハンドリング基板を用いて、ハンドリング基板と基板とを接着した状態で、ウエハーとの熱接合を行う場合がある。しかしながら、この場合であっても、ハンドリング基板の熱膨張係数と基板の熱膨張係数とが大きく異なると、冷却する前に、図６に示すように、応力によりハンドリング基板１００と基板３００とが反る、あるいは、剥がれてしまい、ウエハーとの熱接合が困難になるという問題があった。
このような問題を解決するためには、ウエハーあるいはハンドリング基板の熱膨張係数と、基板の熱膨張係数と、を同程度の値とすることも考えられる。しかしながら、この場合、材料の選択が限定される。たとえば、感光性ガラスの熱膨張係数は１０ｐｐｍ／℃程度であり、Ｓｉウエハーの熱膨張係数は２．６ｐｐｍ／℃程度であるため、Ｓｉウエハーに対しては、基板として好適な特性を有する感光性ガラスをこのような用途に用いることができないという問題があった。
そこで、本発明は、熱膨張係数が大きく異なる基板同士を組み合わせて基板組立体を形成した場合であっても、反りが生じない基板組立体およびその製造方法を提供することを目的とする。さらに、本発明は、ウエハーレベルパッケージにより得られる基板組立体から個片状のチップパッケージを製造する方法を提供することを目的とする。
上記目的を達成するために、本発明者は、基板組立体の反りは、熱膨張係数の違いに起因して生じた応力が反りとして発現した結果であり、該応力は温度変化により必然的に生じるものであるため、該応力を生じさせない構成とすることは困難であると考えた。そして、該応力を生じさせないのではなく、生じた該応力が反りとして発現しないように押さえ込む構成を採用することで反りを抑制できることを見出した。
具体的には、熱膨張係数が大きく異なる基板同士を組み合わせて基板組立体を作製する際に、一方の基板の熱膨張係数と同程度の熱膨張係数を有する基板を準備する。そして、熱膨張係数の大きい（あるいは小さい）基板を、熱膨張係数が小さい（あるいは大きい）２枚の基板で挟み込み、熱膨張係数の違いに起因する応力を反りとして発現させずに、基板組立体の内部に該応力を残留させることを見出し、本発明を完成させるに至った。
すなわち、本発明の態様は、
感光性ガラス基板と、
前記感光性ガラス基板の両主面を挟持する第１基板および第２基板と、を有し、
前記感光性ガラス基板の一方の主面と前記第１基板とが熱接合されており、前記感光性ガラス基板の他方の主面と前記第２基板とは接合されており、
前記感光性ガラス基板の熱膨張係数をＣ０、前記第１基板が有する熱膨張係数をＣ１、前記第２基板が有する熱膨張係数をＣ２とすると、
Ｃ１／Ｃ２が０．７以上１．３以下である関係と、
Ｃ０／Ｃ１が０．７未満または１．３より大きい関係およびＣ０／Ｃ２が０．７未満または１．３より大きい関係の少なくとも一方の関係と、を満足することを特徴とする基板組立体である。
本発明の別の態様は、
感光性ガラス基板と、前記感光性ガラス基板の両主面を挟持する第１基板および第２基板と、を有する基板組立体の製造方法であって、
前記感光性ガラス基板と前記第２基板とを接合する接合工程と、
前記第２基板と接合した前記感光性ガラス基板と、前記第１基板と、を熱接合温度で熱接合する熱接合工程と、を有し、
前記感光性ガラス基板の熱膨張係数をＣ０、前記第１基板が有する熱膨張係数をＣ１、前記第２基板が有する熱膨張係数をＣ２とすると、
Ｃ１／Ｃ２が０．７以上１．３以下である関係と、
Ｃ０／Ｃ１が０．７未満または１．３より大きい関係、および、Ｃ０／Ｃ２が０．７未満または１．３より大きい関係のうち少なくとも一方の関係と、を満足することを特徴とする基板組立体の製造方法である。
本発明の別の態様は、
上記の基板組立体の製造方法により製造される基板組立体であって、前記感光性ガラス基板には貫通孔が形成されており、前記貫通孔には導電性物質が充填され、前記感光性ガラス基板がインターポーザを構成し、前記第１基板には、所定の配線パターンを有する複数のチップ素子が形成されており、前記インターポーザと前記チップ素子とが電気的に接続されている基板組立体をダイシングして個片化するダイシング工程と、
前記ダイシング工程の後に、個片化された基板組立体から前記第２基板を分離する分離工程と、を有するチップパッケージの製造方法である。
本発明によれば、熱膨張係数が大きく異なる基板同士を組み合わせて基板組立体を形成した場合であっても、反りが生じない基板組立体およびその製造方法を提供できる。また、ウエハーレベルパッケージにより得られる基板組立体から個片状のチップパッケージを製造する方法を提供できる。
図１は、本実施形態に係る基板組立体の概略断面図である。 図２は、基板組立体の冷却時に発生する応力の向きを示す図である。 図３は、本実施形態に係る基板組立体の製造方法および本実施形態に係るチップパッケージの製造方法のフローチャートである。 図４は、本実施形態に係る基板組立体の製造工程を示す図である。本実施形態に係る基板組立体の製造方法における工程を示す図である。 図５は、本実施形態に係るチップパッケージの製造工程を示す図である。 図６は、従来例に係る基板組立体の概略断面図である。
以下、本発明を、図面に示す実施形態に基づき、以下の順序で詳細に説明する。
１．基板組立体
２．基板組立体の製造方法
３．チップパッケージの製造方法
４．本実施形態の効果
５．変形例等
（１．基板組立体）
図１に示すように、本実施形態に係る基板組立体１は、感光性ガラス基板３０の両主面を第１基板１０および第２基板２０で挟持している構成を有している。また、感光性ガラス基板３０と第１基板１０とが接合され、感光性ガラス基板３０と第２基板２０とが接合され、基板組立体１として一体化されている。
（第１基板）
第１基板１０の材質は特に制限されないが、本実施形態では、Ｓｉで構成されている。また、第１基板１０上には所定の配線パターンを有するチップ素子が形成されている。第１基板１０上に形成されるチップ素子としては特に制限されず、たとえば、半導体素子、センサ素子、フィルタ素子等が例示されるが、本実施形態では、半導体素子である。すなわち、第１基板１０は、半導体素子が形成されたＳｉウエハーである。Ｓｉウエハー上の半導体素子にはすでに外部端子等が形成されており、ウエハーレベルパッケージとされている。
（感光性ガラス基板）
感光性ガラス基板３０は、ＳｉＯ２−Ｌｉ２Ｏ−Ａｌ２Ｏ３系ガラスに、感光性成分としてのＡｕ,Ａｇ,Ｃｕが含まれ、さらに増感剤としてのＣｅＯ２が含まれるガラスから構成される。本実施形態では、該ガラスは、結晶化感光性ガラスであることが好ましい。結晶化感光性ガラスは、貫通孔の形成等の所定の加工を行った後に、結晶化していない部分を結晶化することで得られるガラスである。
本実施形態では、感光性ガラス基板３０には、第１基板１０上に形成されている配線パターンに対応するように両主面を貫通する貫通孔が形成されており、該貫通孔には、銅等の導電性物質が充填されている。感光性ガラス基板３０は、導電性物質を介して、第１基板１０と電気的に接続されており、インターポーザを構成している。
（第２基板）
第２基板２０は、所定の機能を有する基板であってもよいが、本実施形態では、ハンドリング用基板、ダイシング用基板等の補助基板である。以下では、第２基板２０がダイシング用基板である場合について説明する。
本実施形態に係る基板組立体１は、チップパッケージを製造するために用いられる。具体的には、ダイシングにより、基板組立体１は各チップ素子単位に切り出され、個片化された基板組立体が得られる。その後、第２基板２０が、個片化された基板組立体から最終的に分離され、得られるチップパッケージ（インターポーザ付きチップ素子）が配線基板等に実装される。詳細は後述する。
本実施形態に係る基板組立体１においては、感光性ガラス基板３０の熱膨張係数をＣ０、第１基板１０の熱膨張係数をＣ１、第２基板２０の熱膨張係数をＣ２とすると、Ｃ１／Ｃ２は０．７以上１．３以下である関係を満足し、０．８以上１．２以下である関係を満足することが好ましい。すなわち、第１基板１０と第２基板２０とは、同程度の熱膨張係数を有している。
さらに、感光性ガラス基板３０の熱膨張係数Ｃ０と、第１基板１０または第２基板２０の熱膨張係数（Ｃ１，Ｃ２）と、の関係は、Ｃ０／Ｃ１は０．７未満または１．３より大きい関係、および、Ｃ０／Ｃ２が０．７未満または１．３より大きい関係のうち、少なくとも一方の関係を満足する。好ましくは、Ｃ０／Ｃ１が０．６以下１．４以上である関係、および、Ｃ０／Ｃ２が０．６以下１．４以上である関係のうち、少なくとも一方の関係を満足する。換言すれば、感光性ガラス基板３０と、第１基板１０または第２基板２０とは、熱膨張係数が比較的大きく異なる関係を有している。
本実施形態に係る基板組立体１においては、感光性ガラス基板３０と第１基板１０との間は接着部材５１を介して接合されており、感光性ガラス基板３０と第２基板２０との間は接着部材５２を介して接合されている。なお、本実施形態では、感光性ガラス基板３０と、第１基板１０および第２基板２０のうち少なくとも一方の基板と、が熱接合されている。
本明細書において、「接合」とは、基板と基板とが一体化するように固着されていることを意味する。接合する手段は特に限定されず、接合する基板の材質、機能等に応じて決定すればよい。たとえば、接着剤等を介した接合であってもよいし、基板と基板とを直接接合してもよい。また、「熱接合」とは、加熱した状態で接合されていることを意味する。たとえば、はんだによる接合、熱可塑性樹脂による接合、ＡＣＦによる接合、拡散接合等が例示される。
したがって、本実施形態に係る基板組立体１は、感光性ガラス基板３０が第１基板１０および第２基板２０により挟持され、かつ接合されている構成が、一旦、熱接合等の高温プロセス（たとえば、１５０〜３００℃でのプロセス）を経てから室温まで冷却されたものである。
感光性ガラス基板３０と第１基板１０とが熱接合され、感光性ガラス基板３０と第２基板２０とが接合されている構成で冷却すると、感光性ガラス基板３０の熱膨張係数Ｃ０と第１基板１０の熱膨張係数Ｃ１との違い、および、感光性ガラス基板３０の熱膨張係数Ｃ０と第２基板２０の熱膨張係数Ｃ２との違いに起因する応力が発生する。
図２（ａ）に示すように、感光性ガラス基板３０と第１基板１０との間に発生する応力により、基板組立体の端部が下向きに（図２（ａ）に示す矢印Ｄ１の向きに）変形しようとし（反ろうとし）、感光性ガラス基板３０と第２基板２０との間に発生する応力により、基板組立体の端部が上向きに（図２（ａ）に示す矢印Ｄ２の向きに）変形しようとする（反ろうとする）。また、Ｃ０、Ｃ１およびＣ２は上記の範囲内を満足するように設定されているため、基板組立体の端部の変形は同程度の大きさとなり、かつ変形の方向は逆となる。
したがって、基板組立体の端部の変形はほぼキャンセルされ、基板組立体１に反りは生じない。すなわち、基板組立体１は、その内部に応力が残留した状態で所望の温度（たとえば、室温）まで冷却されて得られる。
これに対し、感光性ガラス基板３０と第１基板１０とが接合された基板組立体１、あるいは、感光性ガラス基板３０と第２基板２０とが接合された基板組立体１を冷却すると、図２（ｂ）に示すように、基板組立体１の内部において、熱膨張係数の違いに起因する応力が発生し、該応力により冷却時に反りが下向きに（図２（ｂ）に示す矢印Ｄ３の向きに）生じてしまう。
（２．基板組立体１の製造方法）
次に、本実施形態に係る基板組立体１の製造方法を、図３に示すフローチャートおよび図４に示す製造工程図を用いて説明する。以下では、（１）において説明した基板組立体１を製造する方法について説明する。すなわち、感光性ガラス基板３０がインターポーザを構成しており、第１基板１０が所定の配線パターンを有する複数の半導体素子が形成されたＳｉウエハーであり、第２基板２０がチップパッケージのダイシング用基板である基板組立体１を製造する方法について説明する。
まず、第１基板１０を準備する。第１基板１０としてのＳｉウエハーは、半導体製造プロセスにより製造される。具体的には、円盤状の単結晶シリコン上にリソグラフィーにより配線パターンを焼き付け、これをエッチングし、イオン注入を行って、電極等を形成する。さらに、ウエハーの段階で、外部端子の形成、樹脂封入等を行うことで、第１基板１０が得られる。第１基板１０の寸法は特に制限されないが、たとえば、直径が１００〜３００ｍｍの円盤状であり、厚さが０．２〜１．０ｍｍ程度である。また、第１基板はＳｉで構成されるため、第１基板１０の熱膨張係数Ｃ１は２．６ｐｐｍ／℃である。
続いて、感光性ガラス基板３０を準備する。感光性ガラス基板３０の寸法は、Ｓｉウエハーの寸法に対応する寸法を有していればよい。たとえば、直径が１００〜３００ｍｍの円盤状であり、厚さが０．１〜１．０ｍｍ程度であり、０．２〜０．５ｍｍ程度であることが好ましい。感光性ガラス基板の厚みが薄いほど反りが生じやすいため、感光性ガラス基板３０の厚みが上記の範囲内である場合に、本発明は効果的である。また、感光性ガラス基板３０の熱膨張係数Ｃ０は、本実施形態では、８〜１１ｐｐｍ／℃である。
また、感光性ガラス基板３０には、インターポーザを構成するために、貫通孔が形成され、該貫通孔には銅等の導電性物質が充填される。感光性ガラス基板３０に貫通孔を形成し、該貫通孔に導電性物質を充填する方法としては、公知の方法を用いればよい。たとえば、国際公開第２００５／０２７６０５号に開示されている方法を用いればよい。
続いて、第２基板２０を準備する。本実施形態では、ダイシング用基板としてガラス基板を準備する。該ガラス基板としては、第１基板１０であるＳｉウエハーの熱膨張係数Ｃ１が２．６ｐｐｍ／℃であるため、熱膨張係数Ｃ２が１．９〜３．３ｐｐｍ／℃程度のガラス基板を用いる。したがって、本実施形態では、Ｃ０は、Ｃ１，Ｃ２よりも約３倍以上大きい。また、第２基板２０の厚みは、０．３〜１０ｍｍ程度である。
上述したように、冷却する前に、感光性ガラス基板３０と第１基板１０とが接合され、感光性ガラス基板３０と第２基板２０とが接合される構成となっていれば、冷却後に反りが生じない。したがって、冷却を開始するまでに、感光性ガラス基板３０が第１基板１０および第２基板２０に挟持されていれば、上記の構成を形成する順序は問わない。すなわち、第１基板１０と感光性ガラス基板３０とを熱接合してから第２基板２０を接合してもよいし、感光性ガラス基板３０と第２基板２０とを接合させてから第１基板１０を熱接合してもよい。以下では、感光性ガラス基板３０と第２基板２０とを接合させてから第１基板１０を熱接合する場合について説明する。
（接合工程）
接合工程Ｓ１０では、感光性ガラス基板３０と第２基板２０とを接合する。感光性ガラス基板３０と第２基板２０とを接合する方法としては特に制限されず、熱接合により接合してもよいし、接着物質を介して接合させてもよい。本実施形態では、第２基板２０は最終的にチップパッケージ（感光性ガラス基板３０および第１基板１０）から除去されるため、感光性ガラス基板３０に対し剥離可能な接着シート（たとえば、熱剥離接着シート）を用いて、感光性ガラス基板３０と第２基板２０とを接合する。
まず、図４（ａ）に示すように、室温で第２基板２０上に接着シート５２を載せてから、所定の温度まで加熱する。加熱手段としては、ホットプレートのように一方向から加熱する手段であってもよいし、加熱炉のように全方向から加熱する手段であってもよい。本実施形態では、ホットプレート上で加熱する。感光性ガラス基板３０を第２基板２０上に載せる際の温度は、熱接合を行う温度（熱接合温度）に近い方が好ましい。
次に、図４（ｂ）に示すように、接着シート５２を介して、感光性ガラス基板３０を第２基板２０上に載せる。このとき、必要に応じて、圧力を加えて圧着してもよい。
このようにすることにより、図４（ｃ）に示すように、感光性ガラス基板３０と第２基板２０とが接合される。続いて、感光性ガラス基板３０と第１基板１０とを熱接合するために、熱接合温度まで昇温する。このとき、第１基板１０を感光性ガラス基板３０上に載せた状態で加熱してもよい。また、昇温速度を比較的遅くしてもよい。
なお、感光性ガラス基板３０と第２基板２０とが接合された状態で加熱されると、両者の熱膨張係数の違いに起因する応力が発生するものの、第２基板２０の方が熱膨張係数は小さいため、感光性ガラス基板３０の伸びをある程度抑えることができると考えられる。そのため、感光性ガラス基板３０と第２基板２０とが接合された状態で加熱してもほとんど反りは生じない。
（熱接合工程）
熱接合工程Ｓ２０では、感光性ガラス基板３０と第１基板１０とを熱接合温度で熱接合する。熱接合に用いる接着物質としては特に制限されないが、本実施形態では、はんだ、ＡＣＦ等が例示される。感光性ガラス基板３０と第１基板１０との導通を確保するためである。熱接合温度は、熱接合に用いる接着物質、感光性ガラス基板３０と第２基板２０とを接合している接着物質の耐熱性等に応じて決定すればよいが、本実施形態では、１３０〜１６０℃程度であることが好ましい。
図４（ｄ）に示すように、感光性ガラス基板３０上にＡＣＦ５１を載せ、熱接合温度において、ＡＣＦ５１の上に第１基板１０を載せて圧着する。圧着により、ＡＣＦに含まれる導電性粒子が圧着方向にのみ導通して、感光性ガラス基板３０と第１基板１０とを熱接合しつつ、これらの導通も確保される。
感光性ガラス基板３０と第１基板１０とを熱接合することにより、図４（ｅ）に示すように、感光性ガラス基板３０の両主面が第１基板１０および第２基板２０に挟持され、かつ接合されている構成を有する基板組立体を、該基板組立体を冷却する前に得ることができる。このような基板組立体を冷却前に得ることに本発明の特徴がある。
（冷却工程）
冷却工程Ｓ３０では、熱接合を終えた基板組立体が室温まで冷却される。冷却時には、各基板の熱膨張係数の違いに起因する応力が発生する。しかしながら、基板組立体は図４（ｅ）に示す構成で冷却されることになるため、図２に示すように、感光性ガラス基板３０と第１基板１０との間に発生する応力による基板組立体の変形方向（反り方向）と、感光性ガラス基板３０と第２基板２０との間に発生する応力による基板組立体の変形方向（反り方向）と、が、正反対となり、発生した応力は反りとして発現せずに基板組立体の内部に押さえ込まれる。したがって、室温まで冷却した場合であっても、基板組立体に反りは生じない。
以上の工程を経ることにより、Ｓｉウエハー（第１基板）とインターポーザ（感光性ガラス基板）とのウエハーレベルパッケージが、ダイシング用基板（第２基板）に接合され、反りが生じていない基板組立体１を得ることができる。
（３．チップパッケージの製造方法）
次に、本実施形態に係るチップパッケージの製造方法を図３に示すフローチャートおよび図５に示す製造工程図を用いて説明する。以下では、（２）の基板組立体１の製造方法により製造された基板組立体１を用いてチップパッケージを製造する。
（ダイシング工程）
ダイシング工程Ｓ４０では、図５（ａ）に示すように、図１の基板組立体１を、図示しないダイシングソーを用いて切断線７０に沿って分割し、各半導体素子単位に個片化する。ダイシングソーとしては、公知の切断刃を用いればよく、たとえば、ダイアモンドブレードを用いて分割すればよい。
上述したように、基板組立体１の内部には応力が残っている。そのため、基板組立体１から第２基板２０を分離してからダイシングソーを用いて分割する場合、第２基板２０を分離した後に、基板組立体１内部の残留応力が解放されてしまい、感光性ガラス基板３０および第１基板１０が反るあるいは破壊されてしまい、好ましくない。
これに対し、図５（ｂ）に示すように、第２基板２０が接合された基板組立体１をダイシングして個片化された基板組立体１ａを得る場合、ダイシングの際に、応力の一部が解放される。しかしながら、該応力の全部が解放されるわけではないため、図５（ｃ）に示す個片化された基板組立体１ａの内部には、基板組立体１に由来する応力が存在している。ところが、応力は単位面積あたりの内力であるため、基板組立体１に比べて非常に小さい個片化された基板組立体１ａに存在する応力も非常に小さくなる。したがって、個片化された基板組立体１ａに存在する応力は、チップパッケージ２に反りを生じさせるほど大きな力ではないので、個片化した後に、後述する分離工程において、第２基板２０を分離しても、チップパッケージ２は反らない。
（分離工程）
分離工程Ｓ５０では、図５（ｄ）に示すように、個片化された基板組立体１ａから第２基板２０を取り除いて、チップパッケージ２を得る。第２基板２０を取り除く方法としては特に制限されず、感光性ガラス基板３０と第２基板２０との接合に用いた物質に応じて決定すればよい。本実施形態では、感光性ガラス基板３０と第２基板２０とを固着している接着シート５２としての熱剥離接着シートを除去する。
この接着シート５２は、加熱により接着力がなくなるため、個片化された基板組立体１ａを、接着シート５２から剥離可能な温度まで加熱して、第２基板２０を個片化された基板組立体１ａから容易に分離できる。第２基板２０が分離されたチップパッケージ２（インターポーザ付き半導体素子）は、配線基板等に実装される。
（４．本実施形態の効果）
本実施形態によれば、図４（ｅ）に示す構成を有する基板組立体が冷却前に得られる。このような構成が、冷却前の温度（たとえば、１５０〜３００℃）において完成されるため、高温から冷却される際には、感光性ガラス基板３０と第１基板１０との間に発生する応力による基板組立体の変形度合いと、感光性ガラス基板３０と第２基板２０との間に発生する応力による基板組立体の変形度合いと、は、同程度であり、かつ変形方向は正反対の向きである。その結果、基板組立体の内部において、基板組立体の変形（反り）はほぼキャンセルされるため、基板組立体１は反りを発現することなく冷却される。したがって、冷却後に得られる基板組立体１には反りが生じない。
すなわち、各基板の熱膨張係数の関係を上述した範囲内とし、熱接合等の一連の高温プロセスの最終段階までに、図４（ｅ）に示す構成が完成されていれば、本発明の効果を得ることができる。
特に、感光性ガラス基板３０がインターポーザであり、第１基板１０がＳｉウエハーであり、第２基板２０が感光性ガラス基板３０および第１基板１０に対して剥離可能である基板組立体１においては、以下の効果が得られる。すなわち、この基板組立体１はダイシングにより個片化され、その後、第２基板２０が分離され、チップパッケージ２（半導体素子およびインターポーザ）となる。
このとき、基板組立体１の内部に存在している応力は、チップ素子単位でのダイシングにより、その一部が少しずつ解放されていく。なお、個片化された基板組立体１ａにおいても、応力が存在しているが、基板組立体１に対して、個片化された基板組立体１ａの方が非常に小さい。そのため、個片化された基板組立体１ａに存在している基板組立体１に由来する応力は、チップパッケージ２に反りを生じさせるほど大きくない。したがって、個片化された基板組立体１ａから第２基板２０を分離しても、チップパッケージ２には反りが生じない。
すなわち、基板組立体の内部に応力が存在していても、基板組立体を個片化することにより、個片化された基板組立体に存在する応力は、チップパッケージに反りを生じさせない程度の応力となる。したがって、チップパッケージには反りが生じていないため、チップパッケージの歩留まりを高めることができ、しかも配線基板等への実装も容易に行うことができる。
（５．変形例等）
上述した実施形態では、感光性ガラス基板３０がインターポーザを構成し、第１基板１０がＳｉウエハーであり、第２基板２０がダイシング用基板である場合について説明している。しかしながら、本発明においては、各基板が有する機能にかかわらず、各基板の熱膨張係数を所定の関係とし、基板組立体を図４（ｅ）に示す構成とすることで、反りが抑制された基板組立体１を得ることができる。したがって、各基板の材質、用途、加工（貫通孔の形成等）の有無等は制限されず、感光性ガラス基板３０、第１基板１０および第２基板２０が所定の関係および図４（ｅ）に示す構成を有していれば、本発明の効果が得られる。
上述した実施形態では、感光性ガラス基板の熱膨張係数Ｃ０が、第１基板および第２基板のそれぞれの熱膨張係数（Ｃ１，Ｃ２）よりも大きい構成となっている。しかしながら、Ｃ０が、Ｃ１およびＣ２よりも小さい構成となっていてもよい。この場合であっても、基板組立体の内部において、基板組立体の変形がキャンセルされ、上述した効果を得ることができる。なお、この場合、感光性ガラス基板と第２基板とを接合させる際に、ホットプレート等の一方向から加熱する手段を用いると、反りが生じやすいため、加熱炉等の全方向から加熱する手段を用いることが好ましい。
また、上述した実施形態のように、感光性ガラス基板と第２基板とを接合した後に、熱接合温度まで加熱して感光性ガラス基板と第１基板とを熱接合して、感光性ガラス基板が第１基板および第２基板に挟持されている構成を得てから、これを冷却する場合には、感光性ガラス基板と第２基板との間には、昇温時および冷却時に応力が発生する。一方、感光性ガラス基板と第１基板との間には、冷却時に応力が発生する。すなわち、感光性ガラス基板と第２基板との間には、冷却時の応力に加え、昇温時の応力も発生している。そこで、第１基板の熱膨張係数Ｃ１を、第２基板の熱膨張係数Ｃ２よりも若干小さくすることで、冷却時において、感光性ガラス基板と第１基板との間に発生する応力が、感光性ガラス基板と第２基板との間に発生する応力よりも大きくなるため、基板組立体の変形がよりキャンセルしやすくなる。
具体的には、Ｃ０＞Ｃ１，Ｃ２である場合には、Ｃ１／Ｃ２＜１であり、Ｃ０＜Ｃ１，Ｃ２である場合には、Ｃ１／Ｃ２＞１であることが好ましい。
上述した実施形態では、感光性ガラス基板を構成するガラス基材として結晶化感光性ガラスを用いたが、結晶化していない感光性ガラスを用いてもよい。
また、上述した実施形態では、最終的に、感光性ガラス基板および第１基板から、第２基板は分離されるため、熱剥離接着シートを用いて、感光性ガラス基板と第２基板とを接合している。しかしながら、該接着シートの耐熱性等を考慮して、熱可塑性樹脂を接着物質として用いてもよい。
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
（実施例）
感光性ガラス基板として、ＨＯＹＡ株式会社製ＰＥＧ３Ｃを用いた。ＰＥＧ３Ｃは、ＳｉＯ２−Ｌｉ２Ｏ−Ａｌ２Ｏ３の組成を有しており、その熱膨張係数Ｃ０は１０．５ｐｐｍ／℃であった。また、ＰＥＧ３Ｃには、後述するＳｉウエハーに形成されている半導体素子の配線パターンに対応して、１０〜１００μｍの径を有する貫通孔が形成されており、インターポーザとして構成されている。また、ＰＥＧ３Ｃの厚みは１．０ｍｍであった。
第１基板として、直径が２００ｍｍのＳｉウエハーを用いた。このＳｉウエハー上には、所定の配線パターンを有する半導体素子が形成されていた。Ｓｉウエハーの熱膨張係数Ｃ１は２．６ｐｐｍ／℃であった。
第２基板として、ダイシング用基板であるガラス基板（ショット社製テンパックスフロート（登録商標））を用いた。該ガラス基板の厚みは１．１ｍｍであり、その熱膨張係数Ｃ２は、３．３ｐｐｍ／℃であった。
まず、感光性ガラス基板と第２基板とを接合した。具体的には、第２基板上に、ダイシング用接着シート（日東電工株式会社製リバアルファ（登録商標））を載せて、ホットプレート上で８０℃まで加熱した。そして、接着シート上に感光性ガラス基板を載せ、圧着した。すなわち、接着シートを介して、感光性ガラス基板と第２基板とを接合した。
続いて、感光性ガラス基板上にＡＣＦ（デクセリアルズ株式会社製ＣＰ３０９４１−２０ＡＢ）を載せ、その上に、第１基板を載せた。この状態で、１６０℃まで加熱し、圧着し熱接合を行った。すなわち、ＡＣＦを介して、感光性ガラス基板と第１基板とを熱接合した。このようにすることで、熱接合を行った段階において、感光性ガラス基板が第１基板および第２基板に挟持され、感光性ガラス基板と第１基板とは熱接合され、感光性ガラス基板と第２基板とは接合されている構成が得られた。
続いて、この構成を室温まで冷却することで、本発明に係る基板組立体を得た。得られた基板組立体の反りを、反り測定装置により測定したが、０．０３ｍｍ程度となり、ほとんど反りが生じていないことが確認できた。すなわち、基板組立体の内部には応力が発生しているものの、その発現が押さえられているため、基板組立体には反りが生じなかったと考えられる。
次に、この基板組立体を、ダイシング装置を用いてダイシングし、個片化された基板組立体を得た。さらに、個片化された基板組立体を１８０℃に加熱して、第２基板を分離して、５ｍｍ角程度の寸法を有するインターポーザ付きの半導体素子を得た。得られた半導体素子の反りを、反り測定装置により測定したが、０．０１ｍｍ以下となり、ほとんど反りが生じていないことが確認できた。
すなわち、基板組立体をダイシングして得られるチップパターンの内部に存在する応力は、チップパッケージに反りを生じさせるほど大きくないことが確認できた。
１…基板組立体
１０…第１基板
２０…第２基板
３０…感光性ガラス基板
５１…ＡＣＦ
５２…接着シート

Claims (7)

  1. 感光性ガラス基板と、
    前記感光性ガラス基板の両主面を挟持する第１基板および第２基板と、を有し、
    前記感光性ガラス基板の一方の主面と前記第１基板とが熱接合されており、前記感光性ガラス基板の他方の主面と前記第２基板とは接合されており、
    前記感光性ガラス基板の熱膨張係数をＣ０、前記第１基板が有する熱膨張係数をＣ１、前記第２基板が有する熱膨張係数をＣ２とすると、
    Ｃ１／Ｃ２が０．７以上１．３以下である関係と、
    Ｃ０／Ｃ１が０．７未満または１．３より大きい関係、および、Ｃ０／Ｃ２が０．７未満または１．３より大きい関係の少なくとも一方の関係と、を満足することを特徴とする基板組立体。
  2. 前記感光性ガラス基板には貫通孔が形成され、前記貫通孔には導電性物質が充填され、前記感光性ガラス基板がインターポーザを構成し、
    前記第１基板には、所定の配線パターンを有する複数のチップ素子が形成されており、前記インターポーザと前記チップ素子とが電気的に接続されていることを特徴とする請求項１に記載の基板組立体。
  3. 前記感光性ガラスが結晶化ガラスであることを特徴とする請求項１または２に記載の基板組立体。
  4. 感光性ガラス基板と、前記感光性ガラス基板の両主面を挟持する第１基板および第２基板と、を有する基板組立体の製造方法であって、
    前記感光性ガラス基板と前記第２基板とを接合する接合工程と、
    前記第２基板と接合した前記感光性ガラス基板と、前記第１基板と、を熱接合温度で熱接合する熱接合工程と、を有し、
    前記感光性ガラス基板の熱膨張係数をＣ０、前記第１基板が有する熱膨張係数をＣ１、前記第２基板が有する熱膨張係数をＣ２とすると、
    Ｃ１／Ｃ２が０．７以上１．３以下である関係と、
    Ｃ０／Ｃ１が０．７未満または１．３より大きい関係、および、Ｃ０／Ｃ２が０．７未満または１．３より大きい関係のうち少なくとも一方の関係と、を満足することを特徴とする基板組立体の製造方法。
  5. 前記感光性ガラス基板には貫通孔が形成されており、前記貫通孔には導電性物質が充填され、前記感光性ガラス基板がインターポーザを構成し、
    前記第１基板には、所定の配線パターンを有する複数のチップ素子が形成されており、前記インターポーザと前記チップ素子とが電気的に接続されていることを特徴とする請求項４に記載の基板組立体の製造方法。
  6. 前記感光性ガラスが結晶化ガラスであることを特徴とする請求項４または５に記載の基板組立体の製造方法。
  7. 請求項５に記載の製造方法により製造される基板組立体をダイシングして個片化するダイシング工程と、
    前記ダイシング工程の後に、個片化された基板組立体から前記第２基板を分離する分離工程と、を有するチップパッケージの製造方法。
JP2013079773A 2013-04-05 2013-04-05 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法 Pending JP2014204004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013079773A JP2014204004A (ja) 2013-04-05 2013-04-05 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法
US14/209,419 US9245814B2 (en) 2013-04-05 2014-03-13 Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013079773A JP2014204004A (ja) 2013-04-05 2013-04-05 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2014204004A true JP2014204004A (ja) 2014-10-27

Family

ID=51654291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013079773A Pending JP2014204004A (ja) 2013-04-05 2013-04-05 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法

Country Status (2)

Country Link
US (1) US9245814B2 (ja)
JP (1) JP2014204004A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019211083A1 (en) 2018-05-04 2019-11-07 Asml Netherlands B.V. Pellicle for euv lithography
CN114530414A (zh) * 2019-03-29 2022-05-24 长江存储科技有限责任公司 半导体芯片制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377337C (zh) * 2002-11-21 2008-03-26 日本电气株式会社 半导体装置、布线基板和布线基板制造方法
JP3972246B2 (ja) 2003-01-07 2007-09-05 ソニー株式会社 ウエハーレベル・チップサイズ・パッケージおよびその製造方法
JP2004319656A (ja) 2003-04-15 2004-11-11 Nec Toppan Circuit Solutions Inc ウエハーレベルｃｓｐの製造方法
US20100232127A1 (en) * 2006-09-04 2010-09-16 Nec Electronics Corporation Wiring board composite body, semiconductor device, and method for manufacturing the wiring board composite body and the semiconductor device
JP5463908B2 (ja) 2007-03-01 2014-04-09 日本電気株式会社 キャパシタ搭載インターポーザ及びその製造方法

Also Published As

Publication number Publication date
US20140301050A1 (en) 2014-10-09
US9245814B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
JP5065586B2 (ja) 半導体装置の製造方法
JP5590814B2 (ja) 半導体装置及びその製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
JP2010118373A (ja) 半導体装置の製造方法
JP2009004507A (ja) 電子部品用パッケージ及びその製造方法と電子部品装置
US20120061848A1 (en) Chip assembly with a coreless substrate employing a patterned adhesive layer
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
JP2015211162A (ja) ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
TWI557853B (zh) 半導體封裝件及其製法
TWI574333B (zh) 電子封裝件及其製法
JP2009272512A (ja) 半導体装置の製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2014204004A (ja) 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法
JP2013197263A (ja) 半導体装置の製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP5609617B2 (ja) 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
TWI492344B (zh) 半導體封裝件及其製法
JP2006093679A (ja) 半導体パッケージ
JP2008288481A (ja) 半導体装置およびその製造方法
JP2010056319A (ja) 半導体装置の製造方法および半導体装置
WO2010104001A1 (ja) 電子装置の製造方法及び電子装置の製造装置
JP2012069804A (ja) 半導体装置及びその製造方法
KR20160016095A (ko) 글래스 인터포저 제조 방법