JP2010056319A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010056319A
JP2010056319A JP2008220095A JP2008220095A JP2010056319A JP 2010056319 A JP2010056319 A JP 2010056319A JP 2008220095 A JP2008220095 A JP 2008220095A JP 2008220095 A JP2008220095 A JP 2008220095A JP 2010056319 A JP2010056319 A JP 2010056319A
Authority
JP
Japan
Prior art keywords
wafer
substrate
semiconductor device
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008220095A
Other languages
English (en)
Inventor
Kenichiro Hagiwara
健一郎 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008220095A priority Critical patent/JP2010056319A/ja
Publication of JP2010056319A publication Critical patent/JP2010056319A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Abstract

【課題】熱処理工程における反りが少なく、ダイシングの際にも生産性が高く高品質な半導体装置の製造方法、およびそれにより製造された半導体層装置を提供する。
【解決手段】製造方法は、半導体基板上に複数の機能素子を行列状に形成する工程と、前記ウェハの機能素子が形成された面上に、感光性樹脂膜を形成する工程と、行列状に形成された前記複数の機能素子を区画するように、前記感光性樹脂膜に格子状の溝部を形成する工程と、前記ウェハと、これと略同じサイズの支持基板を、前記感光性樹脂膜を介して接着する工程と、前記ウェハと支持基板が接着された積層板を、前記感光性樹脂膜の溝部においてダイシングし、前記複数の機能素子を個片化する工程とを具備する。
【選択図】 図4

Description

本発明は、半導体基板と支持基板を貼り合わせた構造を有する半導体装置の製造方法と、それにより製造された半導体装置に関する。
半導体装置において、パッケージの小型化が種々検討されている。その1つとしてウェハレベルパッケージ(WLP)がある(例えば、特許文献1参照)。この技術は、MEMS機能素子のパッケージや、固体撮像装置のパッケージとして、採用が検討されている。
固体撮像装置の場合は、半導体基板を貫通させて形成した電極により、半導体基板の表面に形成された信号線、電源線を、半導体基板の裏面側に引き出し、裏面内で配線および半田ボールランド、保護膜を形成した後、半田ボール電極を形成している。この構造を用いる場合、貫通電極を形成し易くするために、半導体基板を薄膜化する必要がある。薄膜化された基板は、そのままでは配線などを形成する際に取り扱いが困難であるため、これを支持する役目をする支持基板が必要となる。撮像素子の場合には光を取り込む為支持基板としては透光性の光学ガラス基板などを樹脂系接着剤などを用いて貼り付けている。しかし、貼りあわされた基板は、上記貫通電極及び裏面側配線形成工程中の、特に熱処理工程中において、接着剤に含まれる溶剤や水分などが発生することで、両者が剥離することがある。
例えば、CMOSイメージセンサを形成した半導体基板とガラス基板を貼り合わせ、貫通電極を形成して、画素面とは対向する面(背面)に配線を引き出し、半田ボールを形成する構造では、貫通電極を形成する製造工程で200℃程度の熱処理工程を有している。また半田ボール電極を形成する際には例えばSnAg系半田で有れば260℃前後のさらに高温に晒される。半導体基板とガラス基板は、接着剤層を介して貼り合わされた3層構造となっているため、熱処理工程中に反りが発生することにより製造装置中での搬送エラーになったり熱伝導が充分でなく所望の膜厚が得られない事が生じる。また材料が有している水分や溶剤がガス化することにより、基板が剥離してしまう問題が生じる。反りが生じた場合は、製造工程を進められず、剥離が生じると歩留り低下および実装時に不良が発生し、いずれの場合も生産数量の低下を招く。また、温度サイクル試験での不良が発生するなど、信頼性にも影響を及ぼす。また上記構造を有するため半導体基板(ウェハ)を個片化(チップ化)する際、シリコン等の半導体基板、接着剤層、ガラス基板の3層をダイシングする必要があり、基板へのチッピングなどのダメージや個片化後のチップ寸法のばらつきが大きくなるなどの問題が生じている。
特開2008−105162
本発明は、上記の事情に鑑みてなされたもので、半導体基板と支持基板を接着剤層で貼り合わせた構造を有しながらも、熱処理工程における反りが少なく、ダイシングの際にも生産性が高く高品質な半導体装置の製造方法、およびそれにより製造された半導体層装置を提供することを課題とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体基板上に複数の機能素子を行列状に形成する工程と、前記ウェハの機能素子が形成された面上に、感光性樹脂膜を形成する工程と、行列状に形成された前記複数の機能素子を区画するように、前記感光性樹脂膜に格子状の溝部を形成する工程と、前記ウェハと、これと略同じサイズの支持基板を、前記感光性樹脂膜を介して接着する工程と、前記ウェハと支持基板が接着された積層板を、前記感光性樹脂膜の溝部においてダイシングし、前記複数の機能素子を個片化する工程とを具備することを特徴とする。
また、本発明の半導体装置は、方形の半導体基板と、前記半導体基板上に形成され、周辺が前記半導体基板の端部よりも後退し、中央部に開口を有する樹脂層と、前記半導体基板と同一サイズで、前記樹脂層を介して前記半導体基板上に載置された支持基板と、前記半導体基板、樹脂層、支持基板の少なくとも側面を覆う外装部とを具備することを特徴とする。
本発明によれば、半導体基板と支持基板を接着剤層で貼り合わせる構造を有しながらも、熱処理工程における反りが少なく、ダイシングの際に生産性が高く高品質な半導体装置の製造方法、およびそれにより製造された半導体層装置を提供することができる。
以下、CMOSイメージセンサを有したカメラモジュールを例にとり、本発明の実施形態を説明する。図1は、本発明の実施形態に係るカメラモジュールの模式的断面図である。機能素子として複数のCMOSイメージセンサを有する半導体チップ10Cと、例えばガラス基板のような透光性を有する支持基板13が、樹脂系接着剤11を介して接着されている。半導体チップ10Cの第1主面(上面)の画素が形成された部分上には中空部分12が形成されている。これはマイクロレンズ上に形成される材料は低屈折率である事が光学特性上好ましい為中空構造にしており、低屈折率の樹脂系接着剤を使用する場合には、中空部分12は無くても構わない。
半導体チップ10Cの第1主面に対向する第2主面(下面)には半田ボール(裏面電極)16が形成されており、第1主面のイメージセンサ(不図示)と、半導体チップ10Cに設けられた貫通電極(不図示)を通じて接続されている。ガラス基板13の上には、例えば耐熱性樹脂製のレンズユニット14が載置され、遮光のための外装部15が接着剤を用いて取り付けられている。外装部15は金属または樹脂で形成され、レンズユニット14の上部を露出する開口部18を有している。
次に、図1のカメラモジュールの製造方法を図2〜図4を参照して説明する。図2は、半導体基板10に接着剤層(感光性樹脂層)11を形成し、パターニングした後に、接着剤層11の上方から見た上面図である。白抜きの部分が中空部分12に相当する。また、接着剤層11には、格子状の溝部(切り欠き部)17が形成されている。この溝部17が、後述のダイシング工程におけるダイシングラインとなる。
図3は、図2の接着剤付きウェハの上面にガラス基板13を接着させて後の、図2のA−A´線に沿った断面図である。接着剤層11は、複数のイメージセンサを区画するように、溝部17により分離されている。図4は図1のカメラモジュール製造工程中の個片化(ダイシング)工程までを示すフローチャートである。
先ず、既知の方法で複数のCMOSイメージセンサが行列状に配列して形成された半導体基板(ウェハ)10を準備する(図4のS1)。このウェハ10を120℃の窒素雰囲気中にて乾燥後、例えばスピンコータにて感光性接着剤を所望の膜厚(例えば、30μm)となるように塗布しベークを行なう(S2)。次いで、所望のパターンになるようなマスクを用いて、例えばghi線のブロードバンド光により露光し、現像処理及び後乾燥することで、図2のようなパターンを形成する(S3)。溝部(切り欠き部)17の幅は、例えば150μmとする。
その後、半導体ウェハ10と略同一形状で、例えば厚さ350μmのガラス基板13を、半導体ウェハ10と接着させる(S4)。例えば200mm径の半導体ウェハとガラス基板の接着は、0.1Pa程度の真空中で140℃程度の熱を加え、0.5MPaで10分間程度加圧することにより行なわれる。接着後の断面図が、前述の図3である。
なお、感光性接着剤の形成方法は、塗布法に限るものではなく、例えば厚さ50μmの感光性接着剤樹脂シートを、半導体ウェハまたはガラス基板上に載置し、パターニングした後、半導体ウェハとガラス基板を0.5Pa程度の圧力で圧着させてもよい。
その後、半導体ウェハの厚さを、初期値の725μmから100μm程度まで、例えばCMP等で薄膜化し、イメージセンサの配線を裏面に取り出すための貫通孔をエッチングにて形成する。続いてシリコン酸化膜などの絶縁膜を形成し貫通孔内の絶縁膜をエッチング開口し、その後例えばCuメッキにて貫通孔に貫通電極を形成し、半導体ウェハ10の裏面に配線を形成する(S5)。上記配線が2層以上の多層になっても構わない。
次に、半導体ウェハ10の裏面に保護膜(不図示)を形成後、配線上の所定の位置に半田ボールを載置し、リフローすることにより、図1に示すボール電極(裏面電極)16を形成する(S6)。その後、図5に示すように、シリコン基板を粘着シート(ダイシングテープ19)等に貼り付けて、図2の溝部17の中央にそって、例えばダイシングソー(ブレード)でダイシングする。このダイシング時のブレード幅を例えば100μmとすれば、溝部の幅が前述のように150μmであるので、接着剤層11にブレードが当たらない。
硬度の低い接着剤層を無くすことにより、ガラス基板13と半導体基板10のみをフルカットすればよいので、ブレードに対する負荷も小さくなる。即ち、半導体基板10と<修正>接着剤層11とガラス基板13といった硬度が大きく異なる材料界面を有さないので、ダイシングブレードが安定化し、チッピング等の発生も少なくなり品質が向上する。加えて、ダイシングスピードの高速化が図れ、生産性を向上することができる。
なお、ダイシング方法は、ブレード方式に限るものではなく、例えばレーザーを用いても良い。レーザー方式の方が、より狭く滑らかにカットできるという利点がある。
本実施形態では、上記のようにダイシング工程の生産性向上という利点以外に、シリコン基板とガラス基板との接着後の反りを少なくすることができるという利点も得られる。これを図6〜図9を参照して説明する。図6は比較例のカメラモジュールの断面図、図7はこの比較例における接着剤層のパターンで、中空部12を除いて全面に接着剤11が塗布されている。図8は図7のA−A´線に沿った断面図である。
図8に示すように、直径200mmのシリコン基板とガラス基板を用いて、中空部12の面積を2.5×2.5mm、配置ピッチを4mmとして全面で接着した場合の、工程途中のウェハ反り量の変化を図9に示す。シリコンウェハをガラス基板に貼付直後は0.15mm程度であったものが、シリコン基板の薄膜化後で0.4mm程度、配線形成後で0.45mm程度と、工程が進むに連れて反り量が大きくなる。その後、保護膜形成後で0.25mm程度に回復するが、工程途中ではかなりの反り量が発生し、製造歩留りを阻害する要因となる。
これに対し、本実施形態のように、接着剤層11に格子状の切れ欠きを入れれば、シリコン基板10とガラス基板13を接着直後は、0.1μm程度の反りが発生したとしても、工程が進むに連れて加えられる膨張係数差に基づくストレスは接着剤の切り欠き部17で吸収され、反り量は略初期値のままで保護膜形成まで推移する。画素数が異なるイメージセンサにおいては、中空面積及び配置ピッチが異なり反り量も変化するが本発明の実施形態によれば反り量は緩和され異品種を同一製造ラインで製造することが可能となる。さらに、ウェハレベルでの反りを低減させると共に個片化後の反りを低減させる為にダイシング部分と撮像素子の中間部分の樹脂層に100μm程度の溝を追加、即ち、樹脂層は半導体基板上に矩形に形成されるとともに、その中央部に更に溝部を有する構成としても構わない。基板の大口径化(300mm径)となっても同じ効果が得られる。
また、接着剤層11から工程途中でガスが発生したとしても、接着剤切り欠き部17に取り込まれて半導体基板10とガラス基板13の剥離までには至らない。
以上、具体例を参照しつつ本発明の実施形態について説明したが、本発明はこの具体例に限定されるものではない。すなわち、この具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
例えば、上記実施形態ではカメラモジュールを具体例として説明したが、本発明はMEMS等の機能素子のパッケージに応用することができる。また、前述した具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
本発明の1実施形態に係るカメラモジュールの断面図。 実施形態における接着剤層形成済みの半導体基板の、ガラス基板側から見た上面図。 図2のA−A´線に沿った断面図。 ガラス基板つきイメージセンサーチップの製造工程を説明する為のフローチャート。 実施形態に係るダイシング工程を説明する断面図。 比較例のカメラモジュールの断面図。 比較例における接着剤層形成済みの半導体基板の、ガラス基板側から見た上面図。 図7のA−A´線に沿った断面図。 反り量の工程中の変化を示す図。
符号の説明
10…半導体基板、11…感光性樹脂層(接着剤層)、12…中空部、13…ガラス基板、14…レンズユニット、15…外装部、16…半田ボール(裏面電極)、17…接着剤層溝部(切り欠き部)、18…開口部、19…粘着シート(ダイシングテープ)

Claims (5)

  1. 半導体基板上に複数の機能素子を行列状に形成する工程と
    前記ウェハの機能素子が形成された面上に、感光性樹脂膜を形成する工程と、
    行列状に形成された前記複数の機能素子を区画するように、前記感光性樹脂膜に格子状の溝部を形成する工程と、
    前記ウェハと、これと略同じサイズの支持基板を、前記感光性樹脂膜を介して接着する工程と、
    前記ウェハと支持基板が接着された積層板を、前記感光性樹脂膜の溝部においてダイシングし、前記複数の機能素子を個片化する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記感光性樹脂膜を介して接着する工程と前記複数の機能素子を個片化する工程との間に、
    前記半導体ウェハに貫通電極と、前記半導体ウェハの裏面に配線を形成する工程と、
    前記配線上の所定の位置に裏面電極を形成する工程と、
    をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記感光性樹脂膜に格子状の溝部を形成する工程は、前記溝部の幅をダイシング時の切削幅よりも大きくすることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 方形の半導体基板と、
    前記半導体基板上に形成され、周辺が前記半導体基板の端部よりも後退し、中央部に開口を有する樹脂層と、
    前記半導体基板と同一サイズで、前記樹脂層を介して前記半導体基板上に載置された支持基板と、
    前記半導体基板、樹脂層、支持基板の少なくとも側面を覆う外装部と、
    を具備することを特徴とする半導体装置。
  5. 前記樹脂層は前記半導体基板上に矩形に形成されるとともに、その中央部に更に溝部を有することを特徴とする請求項4に記載の半導体装置。
JP2008220095A 2008-08-28 2008-08-28 半導体装置の製造方法および半導体装置 Withdrawn JP2010056319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008220095A JP2010056319A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008220095A JP2010056319A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2010056319A true JP2010056319A (ja) 2010-03-11

Family

ID=42071921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008220095A Withdrawn JP2010056319A (ja) 2008-08-28 2008-08-28 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2010056319A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386198A (zh) * 2010-08-27 2012-03-21 佳能株式会社 制造光学传感器的方法
JP2014175343A (ja) * 2013-03-06 2014-09-22 Seiko Instruments Inc ウェハレベルパッケージとその製造方法および半導体装置
JP2015097223A (ja) * 2013-11-15 2015-05-21 三星ダイヤモンド工業株式会社 ウエハ積層体の分断方法並びに分断装置
JP2022540409A (ja) * 2019-07-09 2022-09-15 ハイマン・ゼンゾル・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 真空充填式ウェハレベル筐体により熱赤外線センサーアレーを製作する方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386198A (zh) * 2010-08-27 2012-03-21 佳能株式会社 制造光学传感器的方法
US8309433B2 (en) 2010-08-27 2012-11-13 Canon Kabushiki Kaisha Method of manufacturing optical sensor
JP2014175343A (ja) * 2013-03-06 2014-09-22 Seiko Instruments Inc ウェハレベルパッケージとその製造方法および半導体装置
JP2015097223A (ja) * 2013-11-15 2015-05-21 三星ダイヤモンド工業株式会社 ウエハ積層体の分断方法並びに分断装置
JP2022540409A (ja) * 2019-07-09 2022-09-15 ハイマン・ゼンゾル・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 真空充填式ウェハレベル筐体により熱赤外線センサーアレーを製作する方法
JP7359933B2 (ja) 2019-07-09 2023-10-11 ハイマン・ゼンゾル・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 真空充填式ウェハレベル筐体により高分解能の熱赤外線センサーアレーを製作する方法
US11988561B2 (en) 2019-07-09 2024-05-21 Heimann Sensor Gmbh Method for producing a thermal infrared sensor array in a vacuum-filled wafer-level housing

Similar Documents

Publication Publication Date Title
US8716109B2 (en) Chip package and fabrication method thereof
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
US8741683B2 (en) Chip package and fabrication method thereof
US8633558B2 (en) Package structure for a chip and method for fabricating the same
TWI549247B (zh) 晶片封裝體
US8890191B2 (en) Chip package and method for forming the same
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI508235B (zh) 晶片封裝體及其製作方法
US9142486B2 (en) Chip package and fabrication method thereof
JP2009064839A (ja) 光学デバイス及びその製造方法
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
US9966400B2 (en) Photosensitive module and method for forming the same
TW201212192A (en) Chip package
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
TWI502692B (zh) 晶片封裝體及其形成方法
JP2020077855A (ja) チップパッケージおよびその製造方法
JP2010056319A (ja) 半導体装置の製造方法および半導体装置
JP4468427B2 (ja) 半導体装置の製造方法
US8309433B2 (en) Method of manufacturing optical sensor
JP6077341B2 (ja) ウェハレベルパッケージとその製造方法および半導体装置
JP5129013B2 (ja) 半導体装置の製造方法
KR100922848B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP2009129954A (ja) 半導体撮像素子及びその製造方法
JP2008235789A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101