JP2022540409A - 真空充填式ウェハレベル筐体により熱赤外線センサーアレーを製作する方法 - Google Patents

Abstract

本発明は、断熱用の空洞１１の上方のスリットを開けられた薄い薄膜５’’のそれぞれの上にセンサーとしての複数の赤外線検知センサー画素５を備えた、カバーウェハ１と中央ウェハ３の少なくとも二つのウェハから構成される特に小さいサイズの真空充填式ウェハレベル筐体によりサーマル赤外線センサーアレーを製作する方法に関する。本発明の課題は、筐体サイズが非常に小さい、特に、全体的な厚さが非常に小さい形で、特に高い空間分解能と非常に高い充填率を達成する、標準的なＣＭＯＳプロセスで安価に製作できる高解像度のサーモパイルアレーセンサーをウェハレベルパッケージによるモノリシックシリコンマイクロメカニックス技術で製作する方法を提示することである。本課題は、先ずは、カバーウェハ１が、赤外線を検知する画素５であるセンサー画素５を有するウェハとして用意された中央ウェハ３とウェハ接合によって機械的に固く接続されることと、次に、中央ウェハ３が、そのウェハの裏側から所与の厚さに薄くされることとによって達成される。

Description

本発明は、ウェハレベルパッケージによるモノリシックシリコンマイクロメカニクス技術で、真空充填式ウェハレベル筐体により熱赤外線センサーアレーを製作する方法に関する。

小さい安価なサーマルカメラ用の赤外線センサーアレーの用途には、センサーモジュールの空間分解能及び熱分解能が高いことと、筐体サイズが非常に小さいこととの両方が重要である。

そのことは、特に、例えば、スマートフォン又はその同等物などの所謂モバイル用途に当てはまる。

それらの用途は、非常に小さいスペースにおいて、より良好な測定精度で、高い熱分解能を達成し、その際、センサーモジュールの全体サイズを非常に小さくしなければならない。その場合、例えば、組み立てた小型サーマルカメラをスマートフォン自体の筐体内に収容できるようにするためには、赤外線アレーセンサーモジュールの構造の高さが非常に低いことが特により重要である。回路基板上において小さいＣＭＯＳカメラの傍にミニサーマルカメラを同じ視線方向に収容できるようにするためには、光学系全体と合わせたセンサーアレーの全体構造の高さを２．５～３ｍｍ未満にする必要がある。

そのためには、赤外線センサーアレーとして、（非冷却式の）サーマルセンサーだけが考慮に値する。そのようなサーマルセンサーのグループには、所謂マイクロボロメーター、ピロ電気アレー及びサーモパイルアレー（ＴＰアレー）などが所属する。

所要の測定精度を達成するためには、ピロ電気アレーでは、連続的に変調される機械的なチョッパーが必要であり、マイクロボロメーターでは、所謂機械的なシャッターが必要であり、それらは、センサーアレーと赤外線光学系に追加して、光路内に取り付けなければならない。それらの制御されるチョッパーグループ又はシャッターグループの追加される機械的なサイズは、筐体の高さを増大させ、スマートフォンの筐体内への取付を難しくする。サーモパイルセンサーアレー（ＴＰアレー）だけが、光路内に機械的なチョッパー又はシャッターを追加すること無く所要の測定精度を達成する。

高分解能の小型ＴＰアレーのためには、画素サイズを小さくしなければならず、それは、真空下での検知用アレーチップの密封カプセルを必要とする。（金属筐体、例えば、ＴＯシリーズなどの）古典的な筐体は、同じく大き過ぎるので、ウェハレベルパッケージ（ＷＬＰ）が非常に有望な変化形態として残る。それは、サーモパイルアレーチップの特に安価な形の真空密閉体であり、そこでは、中央に能動素子を備えたウェハ接合体が高真空下で気密に閉鎖される。

ＷＬＰは、シリコンベース上の全てのウェハの熱膨張率が同じであるとの更に別の利点を有する。即ち、パッケージング時又は使用時にセンサーの温度が変化した場合に、全ての膨張率が同じであるので、カバー／センサー及び／又は底部ウェハの間に追加の応力が発生しない。

センサーアレーの個々のセンサー画素が、非常に小さい（典型的には、マイクロボルト範囲の）電圧信号しか提供しないので、その信号を近くで、出来る限りセンサーパッケージ自体の中で増幅しなければならない。高分解能のアレーセンサーでは、非常に多くの画素が同じセンサーチップ上に在るので、非常に多くの（並列に動作する）前置増幅器も存在しなければならない。

赤外線サーモパイルセンサーアレーは、異なる形状と構造形態で十分に知られている。シリコンマイクロメカニクスにより製作されたサーモパイルセンサーは、大抵薄い薄膜から構成され、その上に、薄膜技術で製作されたサーマル素子が在る。薄膜の下には、基板内の空洞が在る。

サーマル素子の「温」接点は、薄膜の中央部に在り、「冷」接点は、熱シンクとしての役割を果たすシリコン周縁部上に在る。それらの間には、例えば、出来る限り長く狭いビーム（ウェブ）が在り、それらが、薄膜の中央部（吸収領域）を熱シンク（画素のＳｉ周縁部）と接続するとともに、一つ又は複数のサーマル素子を保持している。

その長いビームの両側には、そのビームを中央部又はＳｉシンク（支持体）から分離するスリットが在る。赤外線の大部分の吸収は、薄膜の中央領域で行われる。特に、空間分解能が高いアレーでは、画素が小さく、細孔（スリット）が非常に狭い。センサーの充填率を高めるためには、より大きな面積により、より多くの赤外線を受け止めることができるように、赤外線遮蔽体（アンブレラ）を薄膜又は画素の上方に張ることができる。

それらの（ビーム上の）サーマル素子は、Ｓｉシンクの比較的近くに在り、その結果、熱のより多くの部分が、それらの間に在る気体を介して、シンクに流れ出る可能性がある。それは、信号の損失を生じさせる。それに対処するために、真空密封が追求される。

薄膜内のスリットは、その下に空洞を製作するために利用されている。その上に接合されるウェハは、気密に密封された閉鎖体を作るために利用される。しかし、薄膜の下の基板の等方性エッチングは、起こり得る損傷を防止するために、周囲の電子部品の保護を必要とする。

特許文献１には、薄い膜の上のサーモパイルをより多くするためのウェハレベルパッケージが記載されており、その膜の下方又は上方には、大抵は異方性（ＫＯＨ）に、さもなければ任意選択でＤＲＩＥによりエッチングされた、断熱用の空洞が在る。

非常に多くの小さい画素を有する高解像度のＴＰアレーを実現するために必要な非常に多くのチャンネルによる所要の並列信号処理は、スペース不足により実現可能でない。

特許文献２には、薄膜の下にダイから外側に向かって、より良好にＳｉ犠牲層を敷設するために、画素の吸収体の領域に多数のスリットを有する解決策が提案されている。しかし、それにより、効果的な吸収体面が、そのため、信号・測定精度が失われる。

特許文献３には、応力を低減した形の電子装置の気密封止方法が記載されている。その場合も、画素を露出させるための負担のかかるプロセス処理が必要であり、画素の下に在る空洞の底部上に反射金属層を設置することが難しいか、或いは非常に負担がかかる。

それらの解決策の何れも、特に小さい高感度の画素を製作することと、特に小さい面上に所要の信号処理チャンネルを設置することとを可能にしない。

特許文献４には、ＷＬＰによる高解像度サーモパイルアレーが紹介されている。そのアレーは、互いに接続された三つのウェハ（カバー、センサーチップ及び底部）を有する。

しかし、それらの互いに接続された三つのウェハの厚さがほぼ同じ大きさである、即ち、垂直の穴がウェハ全体を通るようにバルク・ミクロ化学法でエッチングされた空洞を有する中央のセンサーウェハが、遵守すべき許容差で達成可能な画素の大きさを制限している。更に、所要の並列信号処理チャンネルのために十分なスペースが存在しないので、多くの画素をセンサーウェハ上に設置することができない。

特許文献５には、赤外線検出素子が反射層に渡って存在する構成が提案されている。更に、算術評価回路が、その下に在る回路基板の上に存在する。その場合、三つのシリコン基板（ウェハ）が統合されている。その受信ユニットは、サーモパイルと、シリコン基板内の圧力を低減して、封止する窪みとから構成されている。反射層は、受信ユニットの下方に一種のアルコーブを形成している。そのアルコーブの表面は、例えば、金又はアルミニウムなどの反射材料から構成される。その配置構成によって、受信ユニット内で一次的に検出されなかった赤外線を反射して、再び受信ユニットに戻して、新たに検出できるようにするために集束している。

それらの反射構造を有する「アルコーブ」は、パラボラ反射器のような形状を有し、それにより、赤外線の出来る限り多くの部分を受信ユニットに反射して戻すことができる。

所要の電気接点は、「３ウェハサンドイッチ」における中央ウェハを通って、ウェハの裏側と信号処理ユニットにまで延びる周知の所謂シリコン貫通ビア（ＴＳＶ、即ち、スルーホール鍍金）を介して、上方のウェハの裏側から中央ウェハの表側に延びて、最終的に更なるビアが底部ウェハの裏側と半田接点にまで延びている。それにより、そのＷＬＰによるサーモパイルアレーがＳＭＤ性能を有する。

それにより、信号配線が、基本的に画素領域の外にも、画素の間にも敷設することができ、その際、画素毎の信号処理を画素の下の底部ウェハで実行することができる。

現在の従来技術により製作された典型的なＴＳＶは、ウェハ上に、ウェハの厚さの約十分の一になる横方向サイズを必要とする。従って、典型的なビアは、ウェハの厚さが４００～５００μｍの場合に、約４０～５０μｍの大きさとなる。

それにより、専ら画素の領域内のビアの大きさが横方向の画素サイズを拡大させるので、特に小さい画素を備えた、特に高い空間解像度のアレーを製作することができない。

しかし、スマートフォンでの小さいカメラチップとしてのアレーにとって、それは余計であり、その理由は、センサーアレーチップに渡って、それに対応する焦点距離を有するレンズ光学系も更に取り付けなければならないからである。

従来技術による解決策の何れも、標準的なＣＭＯＳ互換プロセスで簡単に製作可能な（例えば、スマートフォン又はその同等物に適合する）非常に多くの非常に小さい画素と特に低い構造の高さを有する高解像度の赤外線センサーアレーを製作することを可能にしない。

赤外線センサーの感度は、そのセンサーを取り囲む気体を介した放熱にも依存し、真空密封パッケージにより向上させることができる。真空密封筐体では、気体を介した放熱による信号損失が生じないか、或いは非常に小さい。しかし、製作技術及び接続技術で一般的に使われている真空筐体は、所要の真空密封度を達成するためには材料とコストの負担がかかる。その場合、標準的なチップ接着は、早くもガスの流出及び漏れのために、コストがかかって、問題になる可能性がある。一般的に、筐体の個々（底部、キャップ、光学的な窓）の材料が異なるので、それらの熱膨張率も異なり、機械的な応力と漏れを引き起こす可能性がある。

ウェハレベルでのパッキングと真空密封封止は、安価であり、大量生産に適した形で実現することができる。カバーウェハ及び下方の底部ウェハと共にサーモパイルセンサーウェハをカプセル化することによって、所要の真空密封度が達成される。

サーモパイルアレー用の既知のウェハレベルパッケージ（ＷＬＰ）の欠点は、複数の個別ウェハの結合によって生じる正に大きな構造の高さである。その理由は、個別ウェハの各々を処理して、それに空洞、金属被覆、フィルター層又はその同等物を配備しなければならないからである。（直径が２００～３００ｍｍの）最新の半導体ウェハの大きさでは、それは、ウェハの或る程度の最小の厚さを必要とする。それが薄過ぎる（例えば、１００～２００μｍしかない）場合、工場に大抵存在する設備では、処理（取扱い）時に壊れてしまうこととなる。

現在、約４００～５００μｍのウェハの厚さが典型的であり、大量生産時に是認できる歩留まりで処理することが可能である。そして、二つのウェハの結合体（２コンポジットウェハ）は、早くも約０．８～１ｍｍの厚さを有し、三つのウェハの結合体（周知の解決策の通りのバルクマイクロメカニクスによる特に有利な変化形態）では、約１．２～１．５ｍｍになる。それは、（例えば、スマートフォンで用いるための）非常に小さい構造の高さの達成を妨げている。

従来技術の第二の欠点は、サーモパイル画素が大き過ぎることによる低い空間分解能である。これまでに分かっている最小のサーモパイルサレーは、９０μｍの画素サイズを有する。

周知の熱赤外線アレーの解決策（例えば、サーモパイルアレー）の第三の欠点は、横方向の構造の大きさが大きいことであり、それは、同じくスマートフォンなどの小さい携帯機器への設置を難しくする。センサーアレーチップは、大抵外形寸法がセンサーチップ自体よりも明らかに大きい金属製ＴＯ筐体又は金属密閉筐体に取り付けられている。

米国特許公開第２００８／０１２８６２０号明細書 欧州特許公開第２８８９９０９号明細書 国際特許公開第２０１５００４１６６号明細書 ドイツ特許公開第１０２００６１２２８５０号明細書 米国特許登録第８５１９３３６号明細書

本発明の課題は、筐体サイズが非常に小さい、特に、全体的な厚さが非常に小さい形で（非常に小さい画素による）特に高い空間解像度性能と非常に高い充填率を達成し、標準的なＣＭＯＳ互換プロセスで安価に製作できる真空充填式ウェハレベル筐体による熱赤外線センサーアレーをウェハレベルパッケージによるモノリシックシリコンマイクロメカニクス技術で製作する方法を提示することである。

本発明の課題は、主請求項の特徴によって解決される。本発明の別の実施形態は、それに付属する従属請求項から明らかとなる。

本課題は、本発明に基づき、例えば、シリコン又はカバーウェハ用の赤外線を通すガラスから成る、少なくとも二つの、有利には、三つ又はそれを上回る数の半導体ウェハが、以下の通り、先ずは別個に処理されて、次に、取り付けられ、その際、段階的に薄くされることによって解決される。
ａ）カバーウェハは、その下側に、有利には、数１０～数１００μｍの空洞を配備されて、次に、ウェハの両側は、所謂反射防止層又はフィルター層を配備される。これらのフィルター層は、一方において、赤外線帯域に関するカバーウェハの特に高い透過性を可能にするとともに、更に、例えば、遠く離れた物体の測定時に距離依存性を引き起こす透過損失を大気中において生じさせる所定のスペクトル領域を減衰させることができる。これらのフィルター層は、特殊なサブ波長構造から構成することもできる。
ｂ）この空洞の深さは、例えば、カバーウェハの全体的な厚さの約半分にすることができ、その理由は、それによって、赤外線に対するウェハの透過性が向上するからである。しかし、ウェハ結合体が機械的に安定するようにするために、残す厚さは小さ過ぎてはならない。

中央ウェハ又はセンサー画素を備えたウェハは、周知の機能層を配備される。それには、例えば、異なる導電率の多結晶又はアモルファスのシリコン、吸収体構造（有利には、所謂アンブレラ）及び信号処理用のＣＭＯＳ構造から成る複数の層が所属する。（シリコン基板からの断熱のために薄膜にスリットをその後設けることなどの）表面側の全ての工程は、接合前に行わなければならない。

本発明では、中央のセンサーウェハの薄くされた後の残りの厚さが、非常に小さく、２００～３００μｍ以内、有利には、５０～１００μｍ未満である。これは、従来から周知のサーモパイルアレー解決策に対して、以下の通り、二つの利点を可能にする。

一方において、ＤＲＩＥエッチングプロセス後に残る（熱分離及び冷接点用の熱シンクとしての役割を果たす）画素のシリコン周縁部が数μｍにまで低減できるので、従来から周知のものよりもずっと小さいサーモパイル画素をプロセスすることができる。

他方において、例えば、約４００～５００μｍの厚さの標準的なウェハの厚さの場合に実現可能なサイズよりもずっと小さい、サーモパイルウェハ（又は底部ウェハ）の表側から裏側への電気スルーホール鍍金のための横方向サイズも実現することができる。

現在の従来技術では、典型的には、ＴＳＶの達成可能な横方向サイズは、ウェハの厚さの約十分の一である。従って、ウェハの厚さが４００μｍの場合の典型的なビアの大きさは約４０μｍである。しかし、ウェハが、例えば、３０μｍにまで薄くされた場合、ビアの大きさは、僅か約３μｍとなる。それによって、サーモパイル画素サイズが特に小さい場合の改善実施構成でも、依然として各画素を裏側から接続することができる。

アレー画素からのセンサー信号を外部で更に処理するための電気接点の前処理は、
ａ）センサー画素と信号処理用電子部品の一部を備えた中央ウェハが、中央ウェハ内の用意された接合パッドとその後のワイヤーストラップを介して、直に外部に通じるようにする措置、或いは
ｂ）信号処理部が、例えば、非常に小さいビア（所謂スルーシリコンビア：ＴＳＶ）を介して、底部ウェハにまで電気的に通じるようにする措置（底部ウェハ上には、別の信号処理部（ＲＯＩＣ）が設置される。そこには、中央ウェハ上のサーモパイルアレーの傍よりも広いスペースがある）、
を有する。

最良の場合、それどころか各画素が、個別に底部ウェハにまで電気的に通じる。それは、画素の隅に非常に小さい特に精密なスルーホール鍍金を可能にする、そのため、アレーのパッケージジング密度を更に向上させる特に薄い中央ウェハに基づき実現可能である。

下方の底部ウェハ（ＲＯＩＣ）の上には、前置増幅器やアナログデジタル変換器などの信号処理部の外に、プロセッサの形の画像評価部までの大部分のデジタル信号処理部も設置することができる。

更に下方に向かって支持基板まで信号を伝えるために、底部ウェハ内に、別のビア／スルーホール鍍金を設けて、下方に向かって、半田バンプなどの好適な接点に信号を直に通すことができる。

それに関して、ＡＳＩＣ内での意図しない形で発生する熱を排出するために、クアッド・フラット・ノーリードパッケージ（ＱＦＮパッケージ）のサーマルパッドでの調整も有用であるとすることができる。

カバーウェハ内には、ウェットエッチング又はＤＲＩＥなどの好適な方法を用いて、開けられた窪みが在る。この窪みは、機械的な安定性の理由から、カバーウェハの厚さの５０％未満の深さにすべきである。

一つの変化形態において、三つのウェハから成る積層体全体を出来る限り薄くして、スマートフォンなどの携帯機器に適合させるために、底部ウェハ（ＲＯＩＣ）は、０．２～０．３ｍｍ未満に極めて薄くすることもできる。

以下において、実施例により本発明を詳しく説明する。付属図面は次の通りである。

本発明に基づく真空ウェハレベルパッケージによる非常に薄い赤外線センサーアレーの基本構造の断面図 ウェハレベルパッケージに実装する前の個別ウェハとして用意されるカバーウェハ、センサーウェハ及び底部ウェハの断面図 本発明のセンサーウェハ内の画素の下に裏側からエッチングして開けた空洞を備えたウェハレベルパッケージによる薄いウェハ接合体として個別ウェハを実装する個々の工程の断面図 スルーホール鍍金（ＴＳＶ）の無い形のＷＬＰによる非常に薄いサーマルアレーチップの一つの実施形態の断面図 センサーウェハ内の表側からエッチングして開けた空洞を備えたＷＬＰによる非常に薄いサーマルアレーチップの一つの実施形態の断面図 二つのウェハだけから成るウェハレベル筐体による非常に薄いサーモパイルアレーの特に簡単な実施形態の断面図 表面実装可能な筐体（ＳＭＤ可能筐体）による非常に薄いサーマルアレーの一つの実施形態の断面図 別の信号処理コンポーネント又は画像処理コンポーネントを有する追加の底部ウェハを備えたサーマルアレーの別の実施形態の断面図 サーモパイルウェハのフリップ式実装による非常に薄い赤外線アレーの一つの実施形態の断面図

図１～９には、それぞれ異なるウェハの一部だけが図示されており、これらのウェハは、実際には平面的にずっと大きく、それぞれここで説明する多数の構造を並べた形で有し、完成後に切断により個々の熱赤外線センサーアレーに個別化されるものと理解されたい。

図１は、それぞれウェハの実装後であるが、未だ個別化前の上方のカバーウェハ１、薄くされた中央ウェハ３及び底部ウェハ４を備えた真空ウェハレベルパッケージによる非常に薄い赤外線センサーアレーの基本構造を図示している。カバーウェハ１内には、センサー画素５のグループの上に、それぞれ空洞１０が在る。

図１の赤外線センサーアレーは、並んだ、或いは規則的に分布する四つ又はそれを上回る数のグループによる複数のセンサー画素５を備えた赤外線センサーアレーの複数のグループを有し、これらのグループの間には、センサー画素５の無い中央ウェハ３上に狭いストライプ５’が開けられており、カバーウェハ１内のセンサー画素５の各グループの上には、それぞれ空洞１０が在る。個々の空洞１０は、それぞれストライプ５’上に支持され、カバーウェハ１を機械的に安定化させるウェブ１’によって互いに分離されている。

例えば、センサー画素５の四つのグループは、中央ウェハ３上に面状に分布する正方形の形で配置することができ、その結果、ストライプ５’は、十字架形状で交差する。そして、カバーウェハ１内の空洞１０は、それに応じて配置され、その結果、ウェブ１’は、同じく十字架形状に交差して、中央ウェハ３のストライプ５’の上で支持されている。

中央ウェハ３上で最大限に実現可能なセンサー画素５又はそれに対応するグループの数は、センサー画素５の大きさとウェハの横方向サイズによって制限される。

フィルター層２を備えたカバーウェハ１が最も厚く、ストライプ５’上に支持されたウェブ１’と共に、実現すべきウェハ接合体に対して安定性を与えている。中央ウェハ３は、多数のサーマルセンサー画素５と、それぞれ周囲の中央ウェハ３と接続された薄膜５’’によって境界を画定された、各センサー画素５の下の中央ウェハ３内の空洞１１とを有する。各薄膜５’’上には、アンブレラ７の形の赤外線吸収体が在る（図２）。これらの空洞１１は、側方を中央ウェハ３内のほぼ垂直の壁によって、図面では上方を薄膜によって境界を画定されている。

これらの説明は、繰り返しを避けるために、基本的にこれ以降に述べる実施構成にも有効である。

各グループのセンサー画素５の下に埋め込み式ゲッター手段１４を配備された底部ウェハ４は、各実装後に、典型的には、５０～１００μｍ未満の厚さにまで大幅に薄くされる。センサー画素５を断熱した形で取り囲む空洞１０及び１１を備えたセンサー画素５は、真空雰囲気の下での閉鎖により気密に閉じられる。必要な場合、ゲッター手段１４のアニーリングによって、安定した真空になるまでガスを抜く作用が抑制される。

画素５が発生する電気信号を伝送するために、底部ウェハ４上には、カバーウェハ１の外の周縁領域内にワイヤーストラップ１７用の接点パッド１５が在る。

図２には、ウェハ実装形態（ＷＬＰ）として三つの部分ウェハ（カバーウェハ１、中央ウェハ３、底部ウェハ４）を用意する方法が図示されている。

第一の工程では、前述した通り、両側を磨かれたシリコンウェハ（図２のａ）（その後のカバーウェハ１）が、空洞１０を配備され（図２のｂ）、次に、両側に反射防止膜又はフィルター層２をコーティングされる（図２のｃ）。これらのフィルター層２は、空洞１０の上に置くことができる光学系のレンズ上に成膜することもできる。しかし、個別レンズの場合、コスト負担は、ウェハ接合体でのフィルターの場合よりも明らかに大きい。

中央ウェハ３（センサーウェハ）上には、センサー画素５が作成されて（図２のｄ）、有利には、センサー画素５上での充填率を向上させるために、追加の三次元の吸収体構造（薄膜５’’上のアンブレラ７）を配備され（図２のｅ）、それは、アンブレラ７が、その下に在る薄膜５’’のサイズに渡って平面的に延びて、隣り合うアンブレラ７に触れないことによって行われる。

底部ウェハ４の上側には、別のＣＭＯＳ構造８が集積され（図２のｆ）、チップ毎に（即ち、センサー画素５のグループ毎に）、ゲッター１４を埋め込むための少なくとも一つの空洞１３が底部ウェハ４内に設けられる（図２のｇ）。これらのＣＭＯＳ構造８の製作は非常に良く知られているので、これ以降、それには立ち入らない。

これらのＣＭＯＳ構造８は、ＣＭＯＳ評価回路と、場合によっては、画像プロセッサまでの更なる信号処理回路とを有する。個々のセンサー画素５のその後の測定値及び校正値を赤外線センサーアレー自体に保存するために、ＥＥＰＲＯＭを集積することも特に有利である。更に、中央ウェハ３は、有利には、電気端子を備えたＣＭＯＳ側からウェハ下側までのスルーホール鍍金６（図７）を配備される。

底部ウェハ４内又はセンサー画素５の各グループの下における、その後の画素領域の下の一つの場所に、有利には、通常のシリコンウェットエッチング又はドライエッチング工程によって、空洞１３が設けられて、長時間安定した真空を提供できるようにするために、その空洞に、ゲッター手段１４が析出される。この領域は、小さくすることができ、画素の下にも、画素の傍にも置くことができるが、薄膜５’’内の一つ又は複数のエッチングされた穴の上で中央ウェハ３の表側と接続しなければならない。

図３は、中央ウェハ３内のセンサー画素５の下の空洞１１が裏側からエッチングされたウェハレベルパッケージによる一つの薄いウェハ接合体として三つの個別ウェハを実装する工程を有する、第一の実施構成による三つの個別ウェハを一つの完成したウェハ積層体に実装する形態を図示している。

カバーウェハ１と中央サーモパイルウェハ、即ち、中央ウェハ３（図３のａ）は、例えば、ウェハ接合又は接着によって、固い接合体に繋ぎ合わされる（図３のｃ）。その後、センサーウェハ３を裏側又は下側から薄くする工程（図３のｄ）と、各画素５の下にそれぞれ一つの空洞１１を製作するためのセンサーウェハ３のディープエッチング工程（図３のｅ）と、中央ウェハ３に対する底部ウェハ４の調整及び実装工程（図３のｆ）とが続く。最終的に、同じく裏側から底部ウェハ４を薄くする工程（図３のｇ）と、完成したサンドイッチ構成をワイヤーストラップ１７によりワイヤリング支持体と電気的に接触させる工程（図３のｈ）又はそれに代わってセンサー画素５の間のスルーホール鍍金６により電気的に接触させる工程（図７）とが行われる。

ピロ電気式又はボロメーター式センサー画素などのそれ以外のサーマルセンサー方法も可能であるが、以下において、構造が基本的に知られているサーモパイル画素を例として、このセンサー方式を説明する。

しかし、完璧を期すために、薄膜５’’上のアンブレラ７は、図１と異なり、図９のｇから明らかな通り、狭いビーム１１’を用いて空洞１１の上に吊るされており、ビーム１１’と薄膜５’’の間及びビーム１１’と空洞１１の間の中央ウェハ３の側方を取り囲む周縁部に、断熱用のスリット１１’’が形成されていることに言及しておきたい。サーモパイル画素では、「温」接点が薄膜５’’上に在り、「冷」接点が、熱シンクとして機能する、空洞１１を取り囲む周縁部上に在るサーモパイル構造がビーム１１’の上に拡がっている。

更に、この特別な変化形態が、その後のフリップ式底部ウェハ４をサーモパイルウェハに繋ぎ合わせることによって得られ、フリップ式ウェハ接合体（図９のｆ，ｇ）の薄膜５’’の下側が設置されていることに言及しておきたい。

実装する場合、第一の主工程において、空洞１０と成膜されたフィルター層２を備えたカバーウェハ１が中央ウェハ３に対して調整され（図３のｂ）、その結果、検知用のセンサー画素５が、その上に在る相応の吸収体層（例えば、薄膜５’’の上のアンブレラ７）と共にカバーウェハの空洞１０内に突き出ることができる。

三つのウェハの調整は、例えば、好適な赤外線顕微鏡を用いて、カバーウェハ１内のドライエッチング又はウェットエッチングする構造により行われる。

二つのウェハ（カバーウェハ１と中央ウェハ３）は、機械的に固く気密に互いに接続される（図３のｃ）。これは、周知の共晶ウェハ接合方法（例えば、陽極接合、半田付け又はガラスフリット溶解接合、接着又は溶接）によって行われる。ガラスフリット方法が周知度のために有利である場合でも、共晶接合方法、特に、固液相相互拡散を利用したＳＬＩＤ方法も十分に利点を提供する。接合温度は、部分的に明らかに４００°Ｃを下回り、そのため、完全にＣＭＯＳ互換である。材料の選定は、当然のことながら、所要のＣＭＯＳ互換性に応じて慎重に行わなければならない。

液状の共晶は、接合時に二つのウェハの間の境界面に形成される。そして、冷却プロセス中に、ウェハ間の材料結合による接続が起こる。この材料結合による接続のために、非常に良好な気密性の外に、製作された積層体の安定性が非常に高く、このことは、後続のプロセス工程にとって有利である。

次に、中央ウェハ３の裏側が、研削や研磨などの機械的な方法によって薄くされる（図３のｄを参照）。中央ウェハ３又はセンサー画素５を備えたウェハの残す厚さは、センサー画素５の下の薄膜５’’が、例えば、ドライエッチング（ＤＲＩＥ）によって裏側からエッチングされて開放され、それにより断熱用の空洞１１（図３のｅを参照）が生じる前に、２００～３００μｍを上回るべきではないが、より良くは２０～５０μｍを下回るべきである。この場合、中央ウェハ３から別のＣＭＯＳ信号処理構造グループ８を備えた底部ウェハ４までのスルーホール鍍金６（所謂ビア６、例えば、図５、７又は８を参照）も形成することができる。これらのスルーホール鍍金６に関しても、これらが、極めて薄くされた中央ウェハ３を通して、明らかにより小さい横方向サイズで、より精密に製作できることが分かる。

ＤＲＩＥエッチングプロセスとスルーホール鍍金６の製作の前に薄くすることは、以下の通り、本発明の意味において複数の重要な機能を有する。
ａ）典型的には、４００～５００μｍの中央ウェハ３の厚さを、有利には、２０～５０μｍの基板の非常に小さい厚さに低減することができ、それは、構造全体の厚さを低下させる。
ｂ）エッチングプロセス時の許容差（所謂ティルト）は、当然のことながらウェハの厚さが低下する程、エッチングに使用されるエッチングマスクの移載精度に対する影響が無くなるか、或いはほんの僅かになるので、ＤＲＩＥエッチングによって、中央ウェハ３の非常に薄い残存基板を極めて精密にエッチングすることができる。ＤＲＩＥを用いて、エッチングマスクが、非常に高い精度で上方のカバーウェハ１を向いた側に移載され、その結果、非常に小さい画素構造が実現可能となる。
ｃ）非常に薄い中央ウェハ３のために、スルーホール鍍金６の横方向サイズを非常に明確に低減することができる。
ｄ）（通常は大抵シングルディスクプロセスとして実行される）ＤＲＩＥエッチングプロセスは、エッチングの深さが浅いために、より速くなり、それにより基本的により安価に実行可能である。

次の実装工程では、表側のＣＭＯＳ回路８とゲッター手段１４用の空洞１３を有する底部ウェハ４が、既に互いに重ねて実装された二つの上方のウェハ（カバーウェハ１と中央ウェハ３）に対して先ず調整されて（図３のｆ）、ウェハ接合によって機械的に固く接続される。次に、この底部ウェハ４もバルク側（裏側）から薄くされて（図３のｇ）、場合によっては、必要な、或いは存在する電気スルーホール鍍金（所謂スルーシリコンビア、ＴＳＶ）が形成されて、接続される。

出来る限り高い温度分解能を達成するために、中央ウェハ３は、真空雰囲気内で気密に閉鎖されるべきである。これは、標準的なウェーハレベルパッケージにおいて既に実行することができる。

追加のゲッター手段が必ずしも必要でない一方、それでも、有利には、熱的な刺激である「加熱」によって、ウェハ接合時又はその後に活性化される埋め込まれたゲッター手段１４が長時間安定した真空を支援することが分かっている。電気的に活性化されるゲッター手段１４も可能であり、そのためには、それに対応する配線を底部ウェハ４に埋め込まなければならない。

このゲッター手段は、基本的にカバーウェハ１内（図６のａを参照）、或いは中央ウェハ３の周縁部のセンサー画素５の傍に設置することもできる。しかし、中央ウェハ３は、正しく機能するためには、（薄膜５’’内のスリット１１’’と基板内の穴を通る）穴を備えなければならないので、最も洗練された最も有利な方法は、ゲッター手段１４をセンサー画素５の下の底部ウェハ４内に設置することである。その理由は、中央ウェハ３内のスリット１１’’と穴の配置構成が、上側から下側への気体の交換を容易に許容するからである。

最後の工程では、接続され、薄くされた三つのウェハから成るサンドイッチ構造が、個別化後に、個々の分離されたアレーチップとして（図３のｈに図示されていない）ワイヤリング支持体に実装されて、例えば、ワイヤーボンディングストラップ１７を介して電気的に接続される。そのようなワイヤリング支持体は、回路基板（ＰＣＢ、例えば、携帯電話機の回路基板）、金属筐体又は非常に薄い底部を有する所謂ＱＦＮ筐体であるとすることができる。

それによって、本発明に基づき、個々のウェハの接合体全体を個々のウェハよりも大幅に厚くならないようにすることができる。その理由は、例えば、僅か５００μｍの厚さの共通の接合体として、良好に取り扱って（処理、測定及び運搬して）、チップとして個々に切り分けることができるからである。

サーモパイルアレーの特に簡単に製作できる実施形態が、完全にＴＳＶ（ビア）無しに実現され、図４に図示されている。

図３のａ～ｄの通り、最初の四つの工程が相応に実行される。この場合、本方法は、図４のａとｂに短く集約される。

その後、裏側からのエッチング工程（図４のｃ）が行われ、その際、センサー画素５用のその上に在る薄膜を断熱するための空洞１１が得られ、スルーホール鍍金は用意されない。底部ウェハ４は、ゲッター手段１４用の空洞１３を用意されて、その手段を埋め込まれ（図４のｄ）、既に重ねて実装された上方の二つのウェハと接続されて、薄くされる（図４のｅ）。センサー画素５とＣＭＯＳ信号処理部８を備えた中央ウェハ３の上側には、通常接合パッド１５が、各チップの外側周縁部に設置される。

この接合体が、薄いソーブレードにより個々のチップに切り分けられる前に、これらは、例えば、より広いソーブレードを用いた上方からのソーカットによって、ウェハ接合体内に向かって露出される。接合パッド１５の露出後で、ウェハ積層体の個別化前に、既にウェハ接合体の形のサーモパイルアレーの機能を通常の自動的なウェハプローバによりテストすることができる。

最後の工程（図４のｆ）では、三つの部分ウェハから成る個別化されたサーモパイルセンサーアレーチップが、通常のワイヤ接合方法に基づきワイヤーストラップ１７により外部のコンポーネントと電気的に接続される。平坦な筐体の利点を維持するために、これらのワイヤーストラップ１７と簡単な接着接続又は半田接続によって、例えば、回路基板上のチップオンボードとしてのアレーチップ全体をセラミック筐体又は金属筐体、或いは特に有利には、所謂底部が非常に薄いＱＦＮパッケージ内に実装することができる。

この特に小さいセンサー画素５を備えたサーマルセンサーのための非常に薄いウェハレベルパッケージの基本原理は、センサー画素５を断熱するための空洞１０，１１が、下側から中央ウェハを通してエッチングされるのではなく、上側から周知の犠牲層技術（所謂表面マイクロマシニング）によって開けられる変化形態に対しても展開することができる。

そのような変化形態が図５に図示されており、そこでは、三つのウェハから成る真空ウェハレベルパッケージ（ＷＬＰ）による高解像度サーマルセンサーの実施形態が図示されており、センサー画素５を断熱するための空洞１６のエッチングが、中央ウェハ３の上側から、周知の犠牲層技術によって行われる。

そこでは、熱を感知するセンサー画素５を備えた中央ウェハ３（図５のｂ）において、周知の犠牲層技術により、薄膜５’’内のスリット１１’’を通して、各センサー画素５の下に空洞１６が作り出される。これは、例えば、（多孔質のシリコンなどの）周知の犠牲層によって、ＳＯＩ技術での酸化物として、或いはバルクシリコンの異方性ウェットエッチングによって、センサー画素５の薄膜の下で行われる。溶解された材料が、スリット１１’’を通して、外側から薄膜５’’内に導入される。

これらの各センサー画素５の下に生じた空洞１６は、センサー画素５の赤外線を感知する機能層を有する、スリットを開けられた薄膜５’’をシリコン基板（中央ウェハ３）に対して断熱して、その後の真空雰囲気の下で高いセンサー信号を実現可能とする役割を果たす。

特に、異方性エッチング方法が使用される場合、非常に小さい（例えば、５０μｍ未満の）画素では、僅か数十μｍの浅いエッチングの深さも得られ、その結果、それに対応して、中央ウェハ３を非常に薄くすることができ、空洞１６は、真空密封を妨げる、中央ウェハ３の下側に対する外側からのエッチングを実施されない。

この実装時に、同様の手法で、中央ウェハ３（図５のｂ）が、ウェハ接合によって、カバーウェハ１（図５のａ）と固く接続され（図５のｃ）、次に、小さい厚さに薄くされる（図５のｄ）。図３の前述した実施例の通り、中央ウェハ３の表側と裏側の間の電気スルーホール鍍金（ＴＳＶ）６は、センサー画素５又は中央ウェハ３に統合された信号処理チャンネル８の第一段を配備される（図５のｅ）。更に、有利には、底部ウェハ４の空洞１３内のゲッター手段１４（図５のｆ）がセンサー画素５の下及び上の空洞１０，１６内の安定した真空を生じさせることができるように、空洞１６が開放される程度に、（図示されていない）少なくとも一つの穴が中央ウェハを通してエッチングされるか、一つ又は複数の空洞１６がウェハ全体を通して異方性エッチングされるか、或いはウェハが薄くされる。

基本的に、ゲッター手段１４は、フィルター層を備えたカバーウェハの空洞１０（図６のａを参照）内に析出させることもできるが、底部ウェハ４内のスペースがより大きく、ゲッター手段１４の活性化時において、センサー画素５とフィルター層に対する妨害効果も小さい。

別のＣＭＯＳ信号処理コンポーネント８を備えた底部ウェハ４は、通常のウェハ接合によって、カバーウェハ１及び中央ウェハ３と機械的に固く気密に接続されて（図５のｇ）、小さい厚さに薄くされ、その結果、このＷＬＰの三重接合体も非常に薄くすることができる（０．５ｍｍ未満～１．０ｍｍ未満）。

更に、接合体での三つ又はそれを上回る数のウェハによる全ての別の解決策と異なる特別な形状として、図６に図示されている、上方からエッチングされた空洞１６を有するサーモパイルアレーに関する特に簡単な実施形態が得られる。

図６は、カバーウェハ１と中央ウェハ３の二つのウェハだけから成る真空ウェハレベルパッケージによる高解像度のサーマルセンサーの実施形態を図示しており、この場合、センサー画素５を断熱するための空洞１６のエッチングは、周知の犠牲層技術によって、中央ウェハ３の上方から行われる。

第一の工程は、図５による変化形態と同様に行われる。しかし、図５の解決策と異なり、図６に図示された実施形態は、スルーホール鍍金６を必要とせず、底部ウェハ４も必要としない。

この場合、ゲッター手段１４は、センサーアレーの視角が制限されないように、出来る限りカバーウェハ１の空洞１０の最も外側の周縁部におけるフィルター層２の傍にセンサー画素５に対向して埋め込まれる（図６のａ）。

カバーウェハ１とセンサー画素５の下の空洞１６を有する中央ウェハ３のウェハ同士の接合後に、接合体による画素５を備えた（中央）ウェハ３が薄くされて（図６のｂ）、チップ周縁部の接合パッド１５と接点ストラップ１７を介して、アレーチップの外の電子部品との電気的な接続部が敷設される（図６のｃ）。そのためには、多数の接合パッド１５がワイヤーストラップ１７と共に必要である可能性が有ることは自明である。

この本発明による２ウェハ式解決策が非常に簡単であると思われたとしても、本発明の三つ又はそれを上回る数のウェハによる全ての別の解決策と比べた或る程度の欠点を以下の通り指摘しておきたい。
ａ）ここでは存在しない底部ウェハ上に信号処理部を「積層」できず、フィルター層２の傍のカバーウェハ１の空洞１０内にゲッター手段１４を設置しなければならないので、集積密度が前述した解決策よりも明らかに小さくなる。
ｂ）（中央）ウェハ３を薄くした後のアレーの最終的な厚さを非常に小さくすることができる（図６の解決策が、この課題を果たす）一方、（中央）ウェハ上に画素側の信号処理部全体を設置するためには、（中央）ウェハ３の横方向サイズをより大きくしなければならない。それによって、アレーチップの外側サイズが拡大するか、或いは同じ大きさの一つのチップ上に、より少ないセンサー画素５しか設置できなくなる。
ｃ）従って、集積度が低下するために、前述した解決策と構造の大きさが同じ場合に、温度分解能及び／又は空間分解能（画素の最小の大きさ）に関する損失が生じる。

この変化形態では、中央ウェハ３の厚さをより大きく薄くするか、或いはカバーウェハ１の空洞１０と同様の厚さにすることが推奨される。それにより、内部の真空のためにチップのカバーウェハ１と中央ウェハ３が撓んだ時の問題が小さくなる。

別の実施構成では、三つのウェハから成る特に平坦な「サンドイッチ構造」が、「表面実装可能である（ＳＭＤ性能を有する）」ように構成することができる（図７を参照）。

この場合、中央ウェハ３内のセンサーチップも、底部ウェハ４も、周知のスルーホール鍍金６，１８（ＴＳＶ、ビア）を備えなければならない（図７のａ）。

現在の従来技術では、そのようなスルーホール鍍金６，１８の横方向サイズを数μｍにすることができる。そのための前提条件は、非常に薄いウェハである。それによって、信号処理部８の一部を底部ウェハ４内に置くために、それらを個々のセンサー画素５の隅領域に設けること（これは、底部ウェハ４内に画素側の信号処理部８を移動することを引き起こす可能性がある）も、中央ウェハ３の周縁領域内の画素域（焦点面）の傍に設けることもできる。

これらのスルーホール鍍金６は、それぞれ別に図示されていない接点パッドで終止し、その結果、実装後の二つのウェハの間に、底部ウェハ４を通るスルーホール鍍金（電気接点）１８が実現可能となる。

底部ウェハ４の裏側は、薄くした後の薄くされた底部ウェハ４のスルーホール鍍金１８上に設置された半田バンプ（Ｓｏｌｄｅｒ Ｂｕｍｐ）９を有する（図７のｂ）。

表面実装可能性を達成するために、底部ウェハ４は、
ａ）ＣＭＯＳ構造８を備えた表面から中央ウェハ３及び底部ウェハ４の下側（ここから、接点がインタフェースのために別の信号処理部の外部コンポーネントに、或いは電源供給ために外部に通じる）までの特に小さい直径のスルーホール鍍金（ＴＳＶ）１８と、
ｂ）センサーチップ（中央ウェハ３）をその下に在るワイヤリング支持体（例えば、図示されていない回路基板）と機械的及び電気的に接続するための、スルーホール鍍金１８の下方終端上の半田バンプ９と、
を有する。

しかし、三つのウェハの実装時に、以下の通り幾つかの注意点に留意すべきである。

そのように、これらのウェハは、非常に精密に互いに方向調整しなければならず、それは、例えば、ドライエッチング技術（ＤＲＩＥ）又は同様のエッチング方法でエッチングされた、調整マークと比較できるカバーウェハ１内の穴を用いて達成することができる。シリコンウェハは赤外線を透過するので、それには、赤外線調整方法も適している。

上方のカバーウェハ（フィルターウェハ）１の隅の調整穴が、さもなければ複数の非対称の穴又は刻み目が、ＳＭＤプロセスでのウェハ積層体の精密で正しい姿勢での実装に寄与することができる。

特別なバージョンでは、中央ウェハ３内の各センサー画素５の隅で、ＣＭＯＳ信号処理が行われる、その下に在る底部ウェハ４に対して、スルーホール鍍金６が設けられる。

別の特別なバージョンでは、センサー側の（アナログ／デジタル）信号処理部を備えた底部ウェハ４の下に、別の底部ウェハ（ＣＭＯＳウェハ）１９を実装することができる（図８を参照）。この追加の底部ウェハ１９は、別の画像処理機能、例えば、画像プロセッサ、大きなデータメモリ又はそれ以外のデジタル演算装置を有することができる。それにより、センサーチップが、外形寸法（長さ／幅）が同じで、厚さが少しだけ大きい場合に、更に多くの画像処理機能を引き受けることができる。

そのために、このウェハ積層体は、これまでに説明した通り、本来の底部ウェハ４を事前に実装されて（図８のａ）、薄くされる。しかし、接点の形成では、半田バンプが底部ウェハ４上に成膜されず、追加の底部ウェハ１９とのその後の電気接続を可能にする接点パッド２０だけが成膜される（図８のｂ）。その後、例えば、画像プロセッサやより大きなデジタル画像メモリなどの追加の信号処理コンポーネント２２を備えた追加の底部ウェハ１９が上方のウェハに対して調整されて、第二の底部ウェハ１９内に、底部ウェハ４にまで通るスルーホール鍍金２１が形成されるとともに、中間接続部２１の下方終端における接点バンプ９’の上のウェハ積層体のコンポーネント全体を最終的に電気的に接続するための相応のビアが用意される（図８のｅ）。

これらの上方のウェハと追加の底部ウェハ１９は、通常のウェハ接合方法によって、底部ウェハ４と機械的に固く接続されて、重なり合ったウェハ側の間の接点構成（電気中間接続部）が実現される（図８のｄ）。

本方法の最後の工程では、追加の底部ウェハ１９を薄くすることと、ＳＭＤ実装のためのそれに続く接点バンプ９（例えば、半田錫、導電性接着剤又はその同等物）の形成が行われる（図８のｅを参照）。

薄くした後では、カバーウェハ（フィルターウェハ）１が最も厚いままである一方、ウェハ積層体が全体としてウェハの取扱いに関して十分に機械的な安定性を有する限り、その下に配置された三つのウェハが、それぞれ接合体で１００μｍ未満に薄くすることができるので、そのようにして形成された４重のウェハ積層体の全体的な厚さを０．５ｍｍ未満～１ｍｍ未満にすることができる。

図９には、ＴＳＶが無い形のウェハレベルパッケージによるサーモパイルアレーの別の実施形態が図示されている。しかし、ＴＳＶが無く形の図４と異なり、ここでは、フリップ式実装のために、中央ウェハ３の各接点パッド２５と底部ウェハ４の接点パッド２４を介した、集積された先行画像処理部との直接的な電気接触が可能である（図９のａ，ｇ）。しかも、それにより、評価電子回路を底部ウェハ４の上に完全に集積するとともに、より多くのセンサー画素５用のスペースを開けることが可能である。それにより、画素密度を一層向上させることができる。

図９は、ビア（スルーホール鍍金）の無い形（図９のａ～ｆ）のフリップ式の大きく薄くされた中央ウェハ３を備えたウェハレベルパッケージによるサーモパイルアレーを図示しており、図９のｇは、薄膜５’’上にアンブレラ７を備えた細部の拡大図を図示している。

これは、特に安価な変化形態である。この場合、底部ウェハ４の表側は、中央ウェハ３の表側に設置される。それぞれ接点パッドと半田ペースト、特に、（図示されていない）電気的な接触を生じさせる手段を備えた二つの表側は、互いに方向調整される。そして、底部ウェハ４上に接点パッド２４を備えた底部ウェハ４が、中央ウェハ３の接点パッド２５の直ぐ上となるように調整される（図９のａ）。その後、二つのウェハは、通常のウェハ接合方法によって、機械的に互いに固く接続され、次に、中央ウェハ３が非常に大きく、理想的には、１５μｍ未満となるように薄くされる（図９のｂ）。

次に、ＤＲＩＥを用いて、画素用の空洞１１が開けられて、そこに、三次元の吸収体構造、即ち、アンブレラ７が設置される（図９のｃ）。カバーウェハ１が薄くされて、空洞とフィルター層が設けられる（図９のｄ）。その後、カバーウェハ１が、従来のウェハ接合方法により、底部ウェハ４と中央ウェハ３から成るウェハ接合体と機械的に固く接続される（図９のｅ）。

次に、三つのウェハから成るウェハ接合体全体が裏返しにされ、その結果、ここで底部ウェハ４が下になる（図９のｆ）。ここで、チップは、好適な台の上に設置されて、接着され、ワイヤ接続ストラップ１７を用いて、その下に在る（図示されていない）基板と電気的に接続することができる。

特に、チップを、プリント基板（ＰＣＢ）などのその下に在る基板上に設置するために、前の実施構成で述べた半田バンプを設置することも可能である。この場合、ワイヤ接続ストラップ１７は要らない。この方法によると、底部ウェハと中央ウェハ（４；３）上のＣＭＯＳ電子部品が各接点パッド２４，２５を介して直に接触するので、スルーホール鍍金は不要である。

図解のために、図９のｇには、画素領域の一部が図示されている。アンブレラ７が、（これまでの実施形態と異なり）センサー画素５の空洞１１内の薄膜５’’の上に在る。底部ウェハ４の接点パッド２４は、中央ウェハ３の接点パッド２５と電気的に接続されている。底部ウェハ４の上には、信号処理部（ＣＭＯＳ処理部）８が在る。

完璧にするために、基本的に別の薄いウェハをウェハ積層体に付加できることを述べておきたい。電力損失全体が、熱感知ウェハの所謂熱ショック問題に対して大きく作用しないようにするために、特に、下方のウェハ上の信号処理回路及びマイクロプロセッサ回路に関して、省電力の半導体技術を追求すべきである。ウェハ積層体での大き過ぎる電力損失は、スイッチオン後の長い過渡現象と測定誤差を引き起こす。

空洞１１，１６が表側又は裏側からエッチングされる図３～９で説明した実施例は、ＱＦＮパッケージでのＣＯＢ技術のワイヤボンディングによる実装、或いはＳＭＤによる自動的な実装のために、並びに追加の信号処理コンポーネントを備えた別の底部ウェハ１９を使用するためにも、自明の通り任意に互いに組み合わせることができる。

ここで説明した全ての実施構成により、特に平坦で、真空密封され、機械的に安定したサーモパイルアレーを作成するとの課題が解決される。

更に、（図４と図６の簡略化された変化形態を除く）これらの実施例は、従来技術と比べて、以下の二つの主要な利点を有する。
ａ）一方において、中央ウェハ３のほぼ面全体をセンサー画素５自体のために利用できる一方、同じく信号処理チャンネル８に必要な相当な面が、その下に在る底部ウェハ４上に配置される。そのように、センサーサンドイッチ構造の出来る限り小さいサイズが達成され、これは、更に、特に高い集積度又は高いパッキング密度を達成する、所謂（スマートフォンなどの）「携帯機器」での小さい赤外線カメラモジュールに関する利点である。
ｂ）他方において、特に、サーモパイル構造に合った技術でセンサー画素５を備えた中央ウェハ３を製作できる一方、特別なサーモパイル構造を集積する必要のない、或いはそれを考慮する必要の無い「混合信号」用ＣＭＯＳ技術で底部ウェハ４（又は別の底部ウェハ１９）を製作することができる。

それどころか、図９によると、フリップ式実装のために、信号処理部全体を下方の底部ウェハ１９上に設置することが可能である。

（空間的及び熱的に）特に高い解像度のサーモパイルアレーの第二の課題は、以下の本発明による三つの措置によって解決される。
ａ）中央ウェハ３は、特に、ウェハの裏側から空洞１１をエッチングする（即ち、図３，４，７，８及び９による）解決策では、従来から周知の画素よりもずっと小さいサーモパイル画素を作成することが可能であるように、即ち、ＤＲＩＥエッチング後に残る、（断熱と冷接点用の熱シンクとしての役割を果たす）空洞１１の周りのセンサー画素５のＳｉ周縁部を数μｍにまで低減できるように、薄くされた後の残りの厚さが小さい。それによって、残る薄膜の大きさが、画素サイズと比べて大きくなるか、或いは（例えば、２５～５０μｍ未満の）より小さい画素が実現可能である。
ｂ）（直径が小さい）非常に小さいスルーホール鍍金６を介して、信号電子部品（ＲＯＩＣ）が、有利には、底部ウェハ４，１９上に設置される。そこには、中央ウェハ３上のサーモパイルアレーの傍よりも広いスペースが有る。理想的なケースでは、ほぼチップ面全体を焦点面アレーのために利用することができる（図９）。
ｃ）ほぼチップ面全体に渡る底部ウェハ４（又は図５，７及び８の通りの別の底部ウェハ１９）が、信号処理チャンネル（ＳＶＫ）のために利用可能である場合、高解像度アレーでは、僅かなセンサー画素５を信号処理チャンネルに分ければよいか、或いは個々の前置増幅器のために多くの面が残る。より多くの数の並列に動作するＳＶＫが雑音帯域幅を低下させる一方、より大きい面積により、前置増幅器の雑音が低下する。二つの措置が、雑音を低下させるとともに、雑音により制限される、画素の温度分解能（ＮＥＴＤ）を改善する。

サーモパイル画素を備えたサーマルアレーセンサーに関して、この機能形態を短く説明する。基本的に、以下のことが、ピロ電気センサーやマイクロボロメーターなどのそれ以外のサーマルセンサー方式に対しても合理的に成り立つ。

サーモパイル構造は、周知の手法により、ウェハ（センサー画素５を備えた中央ウェハ３）上に製作されるシリコンチップ上に集積される。サーモパイルアレーは、多数の個々のセンサー画素５を有し、これらは、通常行と列のマトリックス形状に配置されている。

マイクロシステム技術の特別なＣＭＯＳ互換方法は、例えば、二酸化珪素、窒化珪素、炭化珪素又はそれらの組合せなどの薄い誘電体層の上に在るセンサー画素５を製作する独自のＣＭＯＳプロセスに基づき実施される。

中央ウェハ３のＣＭＯＳプロセス後に、ＭＥＭＳプロセスが実行される。（未だカバーウェハ１を実装する前の）ＭＥＭＳの第一段階では、サーマル素子の上の不活性化層が薄くされて、ビーム１１’を断熱するためのその後のスリット１１’’が、ウェハの上側からシリコンバルク境界にまで開けられる。これは、通常所謂ドライエッチング又は同様の異方性の方法によって行われる。

薄膜５’’の中央部分は、赤外線吸収層を備える（図２のｄ）。有利には、それに関して、センサー画素５に特に高い充填率を与えるために、三次元のアンブレラ（遮蔽構造）７が作成される（図２のｅ）。このアンブレラ７上に、赤外線感度を更に向上させるために、追加の吸収体層を設置することができる。

周知のウェハ接合方法によるカバーウェハ１と中央ウェハ３の実装後に（図３のａ～ｃ）、漸く別のＭＥＭＳ工程が実施される。

サーモパイルセンサー画素５の下の空洞１１のエッチング（図３のｅ）は、画素の下の空洞１１が理想的に裏側からエッチングされる全ての変化形態において、エッチング精度の精密さを向上させるために、カバーウェハ１を備えたウェハ接合体における中央ウェハ３又はセンサー画素５を備えたウェハが小さい厚さにまで薄くされた後に漸く行われる。しかし、基本的には、特に、ＣＭＯＳ互換要件がウェハ製作所によって許容され、安全なウェハの取扱いが保証される場合、別の箇所でのエッチングも可能である。

中央サーモパイルウェハ３を薄くした後に（図３のｄ）、既に大きく（典型的には、５０～１００μｍ未満に）薄くされた中央ウェハ３における本発明による空洞１１の製作が、裏側（図３のｅ）からのＤＲＩＥドライエッチングによって行われる。

ＭＥＭＳの第二段階後に、中央ウェハ３の表側に、既に述べた通り、前記の誘電体層から成る片持ちビーム形の薄い薄膜５’’と、赤外線検知画素のための断熱の外に、その後の気体交換（センサー画素の上側と下側の間の真空）及びゲッターの作用も可能にする（例えば、図３のｆとｇ）、ウェブ（ビーム１１’）に対する断熱スリット１１’’とが出現する。

サーモパイルセンサー画素５の中央の薄膜５’’上には、温接点及び熱電素子が在る。薄膜５’’の中央部における温接点の領域とシリコンシンクの間には、薄膜５’’内のスリット１１’’によって、薄膜５’’の中央部及びシリコンシンク（空洞１１を取り囲むシリコン材料）から断熱され、そのように、薄膜５’’上の温接点からシリコンシンクにまでの熱の伝搬を低減されたサーマル素子が、ビーム（狭い接続素子）１１’’上に敷設される。

サーマル素子に関して、ゼーベック係数が高い半導体材料が考慮の対象となる。多結晶シリコン、アモルファスシリコン層、ＳｉＧｅ層も、（ビスマスやアンチモン、及びそれらの化合物などの）熱電係数が高い特別に注入された層も使用可能である。

カバーウェハ１は、有利には、全てのウェハが同じ熱膨張率を有するので、その下に在る全ての別のウェハと同様に、シリコンから構成されるが、基本的には、所要の光学特性の要件を満たすガラス基板やそれ以外の有機材料及び無機材料などのそれ以外の材料（例えば、Ｇｅや所謂カルコゲニド）も使用可能である。

底部ウェハ４，１９は、有利には、シリコンから製作されるが、ガラスなどのそれ以外の材料から構成することもでき、その場合の欠点は、信号処理機能を集積できないか、或いはシリコンウェハの場合に実現可能な信号処理機能よりもずっと少ない信号処理機能しか集積できないので、集積度が小さくなることである。同様に、底部ウェハ４，１９は、有機材料から構成することができ、例えば、折り畳み可能なスマートフォンなどでの柔軟な支持体での使用を容易にする有機電子部品を有することができる。

個々のウェハの製作と実装時の周知のプロセスと配置構成に関して、これらが既に周知であるので、ここでは、意識的に非常に短くしか立ち入らなかった。

この真空充填式ウェハレベル筐体は、真空にされたウェハレベル筐体又は真空が優勢であるウェハレベル筐体であると理解すべきである。

１ 上方のカバーウェハ
１’ ウェブ
２ フィルター層
３ 中央ウェハ
４ 底部ウェハ
５ センサー画素
５’ ストライプ
５’’ 薄膜
６ スルーホール鍍金
７ アンブレラ（ビームコレクタ）
８ ＣＭＯＳ信号処理チャンネル
９’ 接点バンプ
９’’ 接点バンプ
１０ フィルターウェハ内の空洞
１１ 空洞
１１’ ビーム
１１’’ スリット
１２ アンブレラを備えた画素
１３ 空洞
１４ ゲッター手段
１５ 接合パッド
１６ 空洞
１７ ワイヤーストラップ
１８ スルーホール鍍金
１９ 追加の底部ウェハ
２０ 接点パッド
２１ 接点パッド
２２ 信号処理部
２３ 接点パッド
２４ 接点パッド
２５ 接点パッド

Claims (17)

1. 断熱用の空洞（１１）の上方のスリットを開けられた薄い薄膜（５’’）のそれぞれの上にセンサーとしての複数の赤外線検知センサー画素（５）を備えた、カバーウェハ（１）と中央ウェハ（３）の少なくとも二つのウェハから構成される特に小さいサイズの真空充填式ウェハレベル筐体により熱赤外線センサーアレーを製作する方法において、
   先ずは、カバーウェハ（１）が、その内側に少なくとも一つの空洞（１０）を配備されて、赤外線を検知する画素（５）を有する用意された中央ウェハ（３）とウェハ接合によって機械的に固く接続されることと、
   次に、中央ウェハ（３）が、そのウェハの裏側から所与の厚さに薄くされることと、ことを特徴とする方法。
2. 中央ウェハ（３）が、所与の厚さに薄くされた後、各赤外線検知センサー画素（５）のスリットを開けられた薄膜（５’’）の下の断熱用の空洞（１１）が、中央ウェハ（３）における薄膜（５’’）のスリット（１１’’）を通して表側からエッチングされることを特徴とする請求項１に記載の方法。
3. 中央ウェハ（３）が、所与の厚さに薄くされた後、各赤外線検知センサー画素（５）の薄膜（５’’）の下の断熱用の空洞（１１）が、中央ウェハ（３）における裏側からエッチングされることを特徴とする請求項１に記載の方法。
4. 中央ウェハ（３）が、ウェハ接合後に２００～３００μｍ未満、有利には、５０～１００μｍ未満の厚さに薄くされることを特徴とする請求項１～３のいずれか１項に記載の方法。
5. 前記の中央ウェハ（３）上のセンサー画素（５）の傍に、センサー画素の信号処理部の中の少なくとも一部が集積されることを特徴とする請求項１～４のいずれか１項に記載の方法。
6. 前記の中央ウェハ（３）に薄くした後に、特に小さい横方向サイズのスルーホール鍍金（６）が、中央ウェハ（３）の表側から裏側まで形成されることを特徴とする請求項１～５のいずれか１項に記載の方法。
7. 少なくとも一つの底部ウェハ（４）が、ウェハ接合によって、前記の中央ウェハ（３）の裏側に固定されることと、
   ウェハ接合後のこの、或いはこれらの底部ウェハ（４）が、２００～３００μｍの厚さに薄くされることと、を特徴とする請求項１～６のいずれか１項に記載の方法。
8. 前記の底部ウェハ（４）が、センサーアレーの信号処理部の一部を配備されることを特徴とする請求項１～７のいずれか１項に記載の方法。
9. 前記の底部ウェハ（４）が、表側から裏側までのスルーホール鍍金（１８）を配備されることを特徴とする請求項１～８のいずれか１項に記載の方法。
10. それぞれ最も下に在る底部ウェハ（４）が、その下側に、半田付け、溶接又は接着によってＳＭＤ実装を可能にする金属被覆を施されることを特徴とする請求項１～９のいずれか１項に記載の方法。
11. 前記の底部ウェハ（４）が、少なくとも一つの空洞（１０）を配備され、この空洞内に、真空を安定化させるゲッター手段（１４）が埋め込まれることと、
    このゲッター手段（１４）によって、その後センサー画素（５）の細孔又は中央ウェハ（３）の追加の穴を通して活性化された後に、センサー画素（５）の上方のカバーウェハ（１）内の空洞（１０）の気密性が保証されることと、を特徴とする請求項１～１０のいずれか１項に記載の方法。
12. 前記の底部ウェハ（４）の下に、別の信号処理コンポーネント、画像プロセッサ又は人工知能用チップを有する、少なくとも一つの別の底部ウェハ（４’）が配置されることを特徴とする請求項１～１１のいずれか１項に記載の方法。
13. 前記のカバーウェハ（１）が、シリコン、ゲルマニウム、硫化亜鉛、カルコゲニド又はポリマーなどの赤外線を通す材料から製作されることを特徴とする請求項１～１２のいずれか１項に記載の方法。
14. 前記のカバーウェハ（１）の両側に、赤外線を通す反射防止層又はフィルター層が成膜されることを特徴とする請求項１～１３のいずれか１項に記載の方法。
15. 前記の赤外線を通す反射防止層が、所与の波長帯域を遮断するために、ロングパスコーティング又はバンドパスコーティングを配備されることを特徴とする請求項１４に記載の方法。
16. 前記の中央ウェハ（３）のスルーホール鍍金（６）が、底部ウェハ（４）の表側の接点パッド（２０）、底部ウェハ（４）のスルーホール鍍金（１８）及び追加の底部ウェハ（１９）のスルーホール鍍金（２１）と機械的かつ電気的に接続されて、次に薄くされることと、
    追加の底部ウェハ（１９）のスルーホール鍍金（２１）が、接点パッド（９’）を配備されることと、を特徴とする請求項１～１５のいずれか１項に記載の方法。
17. 前記の中央ウェハ（３）が、カバーウェハ（１）との機械的な接合後に、１５μｍ未満の厚さに薄くされることを特徴とする請求項１～１６のいずれか１項に記載の方法。

Images