TWI534999B - 影像感測晶片封裝體及其形成方法 - Google Patents

影像感測晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI534999B
TWI534999B TW103129476A TW103129476A TWI534999B TW I534999 B TWI534999 B TW I534999B TW 103129476 A TW103129476 A TW 103129476A TW 103129476 A TW103129476 A TW 103129476A TW I534999 B TWI534999 B TW I534999B
Authority
TW
Taiwan
Prior art keywords
substrate
image sensing
chip package
sensing chip
forming
Prior art date
Application number
TW103129476A
Other languages
English (en)
Other versions
TW201448188A (zh
Inventor
黃玉龍
洪子翔
何彥仕
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201448188A publication Critical patent/TW201448188A/zh
Application granted granted Critical
Publication of TWI534999B publication Critical patent/TWI534999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Description

影像感測晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於影像感測晶片封裝體。
影像感測晶片封裝體通常包括影像感測晶片及設置於其上之透明基板。透明基板可作為影像感測晶片封裝體形成過程中之支撐，使製程得以順利進行。
然而，透明基板或多或少都會吸收、折射、及/或反射部分進入影像感測晶片之感測元件區之光線，因而影響了影像感測的品質。此外，由於電子產品持續輕薄短小化之趨勢不變，透明基板之存在將影響影像感測晶片封裝體所能縮小化之程度。再者，光學品質足夠之透明基板造價亦不便宜。
因此，業界亟需能減少透明基板對光線感測之影響，且使影像感測晶片封裝體之尺寸能進一步縮小之晶片封裝技術。
本發明一實施例提供一種影像感測晶片封裝體的形成方法，包括：提供一基底，定義有複數個預定切割道，該些預定切割道於該基底劃分出複數個元件區，該些元件區中分別形成有至少一元件；將一支撐基板設置於該基底之一第一表 面上；於該支撐基板與該基底之間形成至少一間隔層，該間隔層與該些預定切割道重疊；於該基底之該第二表面上形成複數個導電結構，該些導電結構分別電性連接至對應的其中一該些元件區中之對應的該元件；以及進行一切割製程，包括沿著該些預定切割道切割該支撐基板、該間隔層、及該基底，使該支撐基板自該基底脫離，並使該基底分離成複數個彼此分離的影像感測晶片封裝體。
本發明一實施例提供一種影像感測晶片封裝體，包括：切割後的一影像感測晶片，其具有一上表面及一下表面，且具有一感光元件，設置於該上表面處；一光學構件，設置於該感光元件之上，其中該光學構件具有一受光表面，且該光學構件暴露於空氣中，且其中該光學構件之該受光表面上不包括一支撐基板；以及一導電層，自該影像感測晶片之該下表面朝該上表面延伸，且電性連接該感光元件，其中該受光表面至該影像感測晶片之該下表面的一最短距離不大於約130微米。
本發明一實施例提供一種影像感測晶片封裝體，包括：切割後的一影像感測晶片，其具有一上表面及一下表面，且具有一感光元件，設置於該上表面處；一光學構件，設置於該感光元件之上，其中該光學構件具有一受光表面，且該光學構件暴露於空氣中，且其中該光學構件之該受光表面上不包括一支撐基板；以及一導電層，自該影像感測晶片之該下表面朝該上表面延伸，且電性連接該感光元件。
10‧‧‧晶片封裝體
100‧‧‧基底(影像感測晶片)
100a、100b‧‧‧表面
102‧‧‧元件
104‧‧‧支撐基板
104a‧‧‧表面
106‧‧‧間隔層
108‧‧‧光學構件
108a‧‧‧受光表面
110‧‧‧穿基底導電結構
112‧‧‧封裝層
112a‧‧‧底表面
114‧‧‧導電結構
116‧‧‧支撐基板
118、118’‧‧‧黏著層
120‧‧‧固定層
122‧‧‧薄膜框載體
130‧‧‧絕緣層
A‧‧‧元件區
d‧‧‧距離
SC、SC1、SC2‧‧‧切割道
第1A-1K圖顯示根據本發明一實施例之影像感測晶片封裝體的製程剖面圖。
第2圖顯示本發明一實施例中之基底的上視圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝影像感測晶片。然本發明實施例之應用不限於此，本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程 對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率模組(power modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
第1A-1K圖顯示根據本發明一實施例之影像感測晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，其例如為半導體基底。在一實施例中，基底100為矽晶圓，可利於晶圓級封裝之進行以節省製程時間與成本。基底100可定義有複數個預定切割道SC。這些預定切割道SC於基底100劃分出複數個元件區A。這些元件區A中可分別形成有至少一元件102。元件102可為各種電子元件，例如是(但不限於)影像感測元件。當元件102為影像感測元件或其他光電元件時，可選擇性於元件102之上設置光學構件108。光學構件108例如可為(但不限於)微鏡片或微鏡片陣列。
第2圖顯示一實施例中，基底100的上視圖。基底 100之預定切割道SC可包括複數個大抵平行於第一方向之第一方向預定切割道SC1，及複數個大抵平行於第二方向之第二方向預定切割道SC2。在一實施例中，第一方向大抵垂直於第二方向。
請繼續參照第1A圖，將支撐基板104設置於基底100的表面100a上。支撐基板104可為透明基板，如玻璃基板等。在一實施例中，可先於支撐基板104面向基底100的表面上形成間隔材料層，並接著將之圖案化為至少一間隔層106。間隔層106之圖案可大抵相似且對應於基底100之預定切割道SC。在將支撐基板104設置於基底100上時，間隔層106可接合基底100，並覆蓋重疊於基底100之預定切割道SC上。
接著，如第1B圖所示，可接著以支撐基板104為支撐而對基底100之表面100b進行後續製程。例如，可自基底100之表面100b進行薄化製程以將基底100薄化至預定厚度。適合的薄化製程例如是研磨(grinding)或化學機械研磨(CMP)等。接著，可於基底100中形成複數個穿基底導電結構110。穿基底導電結構110可電性連接至對應的元件102。例如，在一實施例中，基底100中包括電性連接元件102之導電墊(未顯示)。此時，可形成露出導電墊之穿孔，並於穿孔中形成導電材料而完成穿基底導電結構110之製作。穿基底導電結構110還可包括延伸於基底100之表面100b上之導電層。在一實施例中，為避免穿基底導電結構110與基底100間發生短路，還可於基底100與穿基底導電結構110之間形成絕緣層(未顯示，僅於第1K圖中顯示絕緣層130)。
在一實施例中，在形成露出導電墊之穿孔後，可順應性於穿孔之側壁及底部上形成絕緣層。例如，可採取化學氣相沉積之方式形成絕緣層。接著，移除穿孔底部處之絕緣層而使導電墊露出。接著，例如以物理氣相沉積法於穿孔之側壁及底部上形成電鍍晶種層。電鍍晶種層可延伸至基底100之表面100b上。接著，可於電鍍晶種層上形成圖案化遮罩層，並於露出之電鍍晶種層上電鍍導電層。接著，移除圖案化遮罩層及蝕刻移除將其上未電鍍有導電層之部分的電鍍晶種層。因此，便可於基底100中形成穿基底導電結構110，且其還可包括延伸於基底100之表面100b上之圖案化導電層。
如第1B圖所示，可接著於基底100之表面100b上形成封裝層112及導電結構114。封裝層112例如可為(但不限於)防銲層。導電結構114例如為銲球，且可透過穿基底導電結構110而電性連接元件102。
接著，進行切割製程，其可包括沿著預定切割道SC切割支撐基板104、間隔層106、及基底100，使支撐基板104自基底100脫離，並使基底100分離成複數個彼此分離的影像感測晶片封裝體。以下，更進一步描述本發明實施例之切割製程的進行方式。
如第1C圖所示，在一實施例中，在進行切割製程之前，可選擇性於基底100之表面100b上設置支撐基板116以利後續製程之進行。支撐基板116可利如透過黏著層118而黏附於基底100之表面100b上。黏著層118可為雙面之UV膠帶，其一側黏著於支撐基板116上，另一側可黏著於基底100表面100b上 之導電結構114上。
在一實施例中，切割製程係分段進行。請參照第1D圖，並配合參照第2圖，可先沿著這些第一方向預定切割道SC1自支撐基板104之表面104a切割移除部分的支撐基板104及覆蓋於第一方向預定切割道SC1上之部分的間隔層106。在一實施例中，可選擇性預先於支撐基板104之表面104a上形成固定層(未顯示)以利後續切割製程之進行。固定層可為一黏著膠帶，當第一方向預定切割道SC1上之部分的支撐基板104及間隔層106被切割移除之時，其可用以穩固支撐基板104。
如第1E圖所示，在切割移除部分的支撐基板104之後，於支撐基板104之表面104a上形成固定層120以利後續切割製程之進行。固定層120可為黏著膠帶。
如第1F圖所示，接著沿著這些第二方向預定切割道SC2自支撐基板104之表面104a切割移除部分的固定層120、部分的支撐基板104、及覆蓋於這些第二方向預定切割道SC2上之部分的間隔層106。由於支撐基板104係透過間隔層106而固定於基底100之上，當切割道(SC1及SC2)上之間隔層106隨著切割製程之進行而大抵被完全移除時，將使得支撐基板104及固定層120自然地自基底100脫離，如第1G圖所示。
接著，如第1H圖所示，在使得支撐基板104及固定層120自基底100脫離之後，可自基底100之表面100a沿著這些第一方向預定切割道SC1及這些第二方向預定切道SC2切割移除部分的基底100而使基底100分離成複數個彼此分離的影像感測晶片封裝體10。
透過上述之切割製程，可在進行切割製程之後，自然地使支撐基板104脫離，可縮減影像感測晶片封裝體10的尺寸。再者，由於支撐基板104已脫離，光線可更為順利地為元件102所接收。此外，由於支撐基板104僅作為暫時性的支撐基板，其光學品質之要求可不用如習知之影像感測晶片封裝體之透明基板(上蓋)有那麼高的透光需求。因此，製程成本可降低。
如第1I圖所示，為了方便運送及/或處理所形成之複數個影像感測晶片封裝體10，可進一步於影像感測晶片封裝體10上貼覆薄膜框載體(film frame)122。在一實施例中，還可預先對黏著層118進行黏性減弱之處理(例如，透過照光或其他適合製程)而使之成為黏性較弱之黏著層118’以利於後續之移除。
如第1J圖所示，由於經處理過之黏著層118’黏性較低，可較輕易地將黏著層118’連同支撐基板116自已彼此分離之影像感測晶片封裝體10移除。
固定於薄膜框載體122上之複數個影像感測晶片封裝體10可接著視需求而取下，並可整合至其他的電子構件，如印刷電路板等。
第1K圖顯示根據本發明一實施例之影像感測晶片封裝體10的剖面圖。在一實施例中，影像感測晶片封裝體10包括影像感測晶片100(即切割後之部分的基底100)，具有上表面100a及下表面100b，且具有感光元件102，設置於上表面100a處。在一實施例中，感光元件102之上設置有光學構件108。光 學構件108可為設置於感光元件102上之另一構件(如微鏡片陣列)，或亦可為感光元件102之一部分。即，在一實施例中，感光元件102包括光學構件108。光學構件108具有受光表面108a。
影像感測晶片封裝體10還包括導電層(其包括穿基底導墊結構110)，自影像感測晶片100之下表面100b朝上表面100a延伸，且電性連接感光元件102。封裝層112係形成於影像感測晶片100之下表面100b及導電層之上，其中受光表面108a至封裝層112之底表面112a的最短距離d不大於約130微米。在一實施例中，最短距離d介於約10微米至約100微米之間。在另一實施例中，最短距離d介於約20微米至約80微米之間。本發明實施例之影像感測晶片封裝體之距離d可獲大幅縮減。
在一實施例中，由於光學構件108之受光表面108a上不包括支撐基板，影像感測晶片封裝體10之尺寸相較於傳統影像感測晶片封裝體薄了許多，可用於輕薄短小之電子產品，例如手機等。此外，由於本發明實施例之影像感測晶片封裝體10不具有支撐基板於受光表面108a上，光線可更為順利地由感光元件102所接收，具較佳的感光品質。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底(影像感測晶片)
100a、100b‧‧‧表面
102‧‧‧元件
108‧‧‧光學構件
108a‧‧‧受光表面
110‧‧‧穿基底導電結構
112‧‧‧封裝層
112a‧‧‧底表面
114‧‧‧導電結構
130‧‧‧絕緣層
d‧‧‧距離

Claims (21)

  1. 一種影像感測晶片封裝體的形成方法，包括：提供一基底，定義有複數個預定切割道，該些預定切割道於該基底劃分出複數個元件區，該些元件區中分別形成有至少一元件；將一支撐基板設置於該基底之一第一表面上；於該支撐基板與該基底之間形成至少一間隔層，該間隔層與該些預定切割道重疊；於該基底之該第二表面上形成複數個導電結構，該些導電結構分別電性連接至對應的其中一該些元件區中之對應的該元件；以及進行一切割製程，包括沿著該些預定切割道切割該支撐基板、該間隔層、及該基底，使該支撐基板自該基底脫離，並使該基底分離成複數個彼此分離的影像感測晶片封裝體。
  2. 如申請專利範圍第1項所述之影像感測晶片封裝體的形成方法，其中該些預定切割道包括複數個大抵平行於一第一方向之第一方向預定切割道及複數個大抵平行於一第二方向之第二方向預定切割道，其中該第一方向大抵垂直於該第二方向。
  3. 如申請專利範圍第2項所述之影像感測晶片封裝體的形成方法，其中該切割製程包括：沿著該些第一方向預定切割道自該支撐基板之一表面切割移除部分的該支撐基板及覆蓋於該些第一方向預定切割道 上之部分的間隔層；在切割移除部分的該支撐基板之後，於該支撐基板之該表面上形成一第一固定層；以及沿著該些第二方向預定切割道自該支撐基板之該表面切割移除部分的該第一固定層、部分的該支撐基板、及覆蓋於該些第二方向預定切割道上之部分的間隔層，使得該支撐基板及該第一固定層自該基底脫離。
  4. 如申請專利範圍第3項所述之影像感測晶片封裝體的形成方法，更包括在進行該切割製程之前，於該支撐基板之該表面上形成一第二固定層。
  5. 如申請專利範圍第3項所述之影像感測晶片封裝體的形成方法，更包括在進行該切割製程之前，於該基底之該第二表面上設置一第二支撐基板。
  6. 如申請專利範圍第5項所述之影像感測晶片封裝體的形成方法，其中在使得該支撐基板及該第一固定層自該基底脫離之後，更包括自該基底之該第一表面沿著該些第一方向預定切割道及該些第二方向預定切道切割移除部分的該基底而使該基底分離成複數個彼此分離的影像感測晶片封裝體。
  7. 如申請專利範圍第6項所述之影像感測晶片封裝體的形成方法，更包括移除該第二支撐基板。
  8. 如申請專利範圍第7項所述之影像感測晶片封裝體的形成方法，其中在移除該第二支撐基板之前，更包括於分離的該些影像感測晶片封裝體之上貼覆一薄膜框載體。
  9. 如申請專利範圍第1項所述之影像感測晶片封裝體的形成方法，其中在形成該些導電結構之前，更包括自該基底之該第二表面將該基底薄化至一預定厚度。
  10. 如申請專利範圍第1項所述之影像感測晶片封裝體的形成方法，更包括於該基底中形成複數個穿基底導電結構，該些穿基底導電結構分別電性連接對應的其中一該些元件與對應的其中一該些導電結構。
  11. 如申請專利範圍第1項所述之影像感測晶片封裝體的形成方法，更包括分別於該些元件區中之該些元件上設置一光學構件。
  12. 一種影像感測晶片封裝體的形成方法，包括：提供一基底，定義有複數個預定切割道，該些預定切割道於該基底劃分出複數個元件區，該些元件區中分別形成有至少一元件；將一支撐基板設置於該基底之一第一表面上；於該基底之該第二表面上形成複數個導電結構，該些導電結構分別電性連接至對應的其中一該些元件區中之對應的該元件；以及進行一切割製程，包括沿著該些預定切割道切割該支撐基板、該間隔層、及該基底，使該支撐基板自該基底脫離，並使該基底分離成複數個彼此分離的影像感測晶片封裝體。
  13. 一種影像感測晶片封裝體，包括：切割後的一影像感測晶片，其具有一上表面及一下表面， 且具有一感光元件，設置於該上表面處；一光學構件，設置於該感光元件之上，其中該光學構件具有一受光表面，且該光學構件暴露於空氣中，且其中該光學構件之該受光表面上不包括一支撐基板；以及一導電層，自該影像感測晶片之該下表面朝該上表面延伸，且電性連接該感光元件，其中該受光表面至該影像感測晶片之該下表面的一最短距離不大於約130微米。
  14. 如申請專利範圍第13項所述之影像感測晶片封裝體，其中該光學構件包括一微鏡片。
  15. 如申請專利範圍第13項所述之影像感測晶片封裝體，更包括至少一外部導電結構，設置於該影像感測晶片之該下表面之上，且電性連接該導電層。
  16. 如申請專利範圍第15項所述之影像感測晶片封裝體，其中該外部導電結構包括至少一銲球。
  17. 如申請專利範圍第13項所述之影像感測晶片封裝體，更包括一孔洞，自該影像感測晶片之該下表面朝該上表面延伸，其中部分的該導電層位於該孔洞之中。
  18. 如申請專利範圍第13項所述之影像感測晶片封裝體，其中該上表面及該下表面定義出該影像感測晶片的一厚度，且其中該導電層延伸至小於該影像感測晶片的該上表面及該下表面所定義出的該厚度。
  19. 一種影像感測晶片封裝體，包括：切割後的一影像感測晶片，其具有一上表面及一下表面，且具有一感光元件，設置於該上表面處； 一光學構件，設置於該感光元件之上，其中該光學構件具有一受光表面，且該光學構件暴露於空氣中，且其中該光學構件之該受光表面上不包括一支撐基板；以及一導電層，自該影像感測晶片之該下表面朝該上表面延伸，且電性連接該感光元件。
  20. 如申請專利範圍第19項所述之影像感測晶片封裝體，更包括一孔洞，自該影像感測晶片之該下表面朝該上表面延伸，其中部分的該導電層位於該孔洞之中。
  21. 如申請專利範圍第19項所述之影像感測晶片封裝體，其中該上表面及該下表面定義出該影像感測晶片的一厚度，且其中該導電層延伸至小於該影像感測晶片的該上表面及該下表面所定義出的該厚度。
TW103129476A 2010-08-26 2011-08-26 影像感測晶片封裝體及其形成方法 TWI534999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US37722310P 2010-08-26 2010-08-26

Publications (2)

Publication Number Publication Date
TW201448188A TW201448188A (zh) 2014-12-16
TWI534999B true TWI534999B (zh) 2016-05-21

Family

ID=45696006

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100130640A TWI466281B (zh) 2010-08-26 2011-08-26 影像感測晶片封裝體及其形成方法
TW103129476A TWI534999B (zh) 2010-08-26 2011-08-26 影像感測晶片封裝體及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100130640A TWI466281B (zh) 2010-08-26 2011-08-26 影像感測晶片封裝體及其形成方法

Country Status (3)

Country Link
US (2) US8692358B2 (zh)
CN (1) CN102386197B (zh)
TW (2) TWI466281B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法
CN103400807B (zh) * 2013-08-23 2016-08-24 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
US9293495B2 (en) 2014-05-05 2016-03-22 Semiconductor Components Industries, Llc Imaging circuitry with robust scribe line structures
US9634059B2 (en) 2014-12-30 2017-04-25 Semiconductor Components Industries, Llc Methods of forming image sensor integrated circuit packages
TWI614881B (zh) * 2015-01-28 2018-02-11 精材科技股份有限公司 感光模組及其製造方法
TWI589016B (zh) * 2015-01-28 2017-06-21 精材科技股份有限公司 感光模組及其製造方法
TWI588954B (zh) * 2015-02-16 2017-06-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI628723B (zh) * 2015-03-10 2018-07-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN106558525A (zh) * 2015-09-25 2017-04-05 精材科技股份有限公司 晶片封装体及其制造方法
CN108206195B (zh) * 2016-12-20 2020-08-25 精材科技股份有限公司 半导体结构的制作方法
CN110433878B (zh) * 2019-08-21 2021-06-25 北京工业大学 一种基于vcsel耦合阵列的光学相位差的液体检测芯片
US20230069164A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor and method for forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
CN100470769C (zh) * 2003-08-28 2009-03-18 株式会社藤仓 半导体封装体及其制造方法
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7235431B2 (en) * 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
JP2008288449A (ja) 2007-05-18 2008-11-27 Nippon Hoso Kyokai <Nhk> 撮像装置
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
CN101369591B (zh) * 2007-08-17 2010-07-07 精材科技股份有限公司 影像感测元件封装体及其制作方法
CN101587903B (zh) * 2008-05-23 2011-07-27 精材科技股份有限公司 电子元件封装体及其制作方法

Also Published As

Publication number Publication date
TW201448188A (zh) 2014-12-16
TWI466281B (zh) 2014-12-21
US20120049307A1 (en) 2012-03-01
TW201227937A (en) 2012-07-01
CN102386197B (zh) 2014-05-28
US8692358B2 (en) 2014-04-08
CN102386197A (zh) 2012-03-21
US20140154830A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
TWI536525B (zh) 晶片封裝體
US8741683B2 (en) Chip package and fabrication method thereof
US8564123B2 (en) Chip package and fabrication method thereof
TWI529887B (zh) 晶片封裝體及其形成方法
US9768223B2 (en) Electronics device package and fabrication method thereof
US8431946B2 (en) Chip package and method for forming the same
US8716844B2 (en) Chip package and method for forming the same
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
US20160005787A1 (en) Chip package and method for forming the same
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20120184070A1 (en) Method for forming chip package
JP5289484B2 (ja) 積層型半導体装置の製造方法
US20150284244A1 (en) Method for forming chip package
US9024437B2 (en) Chip package and method for forming the same
US8786093B2 (en) Chip package and method for forming the same
US10910268B2 (en) Method of manufacturing a chip package
TWI503937B (zh) 晶片封裝體及其形成方法