TWI628723B - 一種晶片尺寸等級的感測晶片封裝體及其製造方法 - Google Patents

一種晶片尺寸等級的感測晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI628723B
TWI628723B TW105105852A TW105105852A TWI628723B TW I628723 B TWI628723 B TW I628723B TW 105105852 A TW105105852 A TW 105105852A TW 105105852 A TW105105852 A TW 105105852A TW I628723 B TWI628723 B TW I628723B
Authority
TW
Taiwan
Prior art keywords
wafer
sensing
touch panel
layer
conductive
Prior art date
Application number
TW105105852A
Other languages
English (en)
Other versions
TW201707095A (zh
Inventor
張恕銘
黃玉龍
劉凔宇
何彥仕
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201707095A publication Critical patent/TW201707095A/zh
Application granted granted Critical
Publication of TWI628723B publication Critical patent/TWI628723B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種晶片尺寸等級的感測晶片封裝體，包括一感測晶片，具有相對的一第一上表面與一第一下表面，包括一感測元件以及複數仳鄰該感測元件的導電墊位於鄰近該第一上表面處；複數矽通孔，位在該第一下表面且露出其所對應的其中之一該等導電墊表面；複數導電結構，設置於該第一下表面；及一重佈線層，位於該第一下表面以及該等矽通孔內，用以分別連接每一該等導電墊以及每一該等導電結構；一觸板，具有相對的一第二上表面與一第二下表面，設置於該感測晶片上；以及一著色層，位於該感測晶片與該觸板之間。

Description

一種晶片尺寸等級的感測晶片封裝體及其製造方法
本發明是關於一種感測晶片封裝體，且特別是有關於一種晶片尺寸等級的感測晶片封裝體及其製造方法。
具有感測功能之晶片封裝體的感測裝置在傳統的製作過程中容易受到汙染或破壞，造成感測裝置的效能降低，進而降低晶片封裝體的可靠度或品質。此外，為符合電子產品朝向微型化之發展趨勢，有關電子產品封裝構造中，用以承載半導體晶片的封裝基板如何降低厚度，亦為電子產品研發中一項重要的課題。有關封裝基板之製作過程中，其係於薄形晶片層上製作線路。若封裝基板為符合微型化之要求，而選用厚度過薄的封裝基板時，不但封裝基板之生產作業性不佳，封裝基板也易因厚度過薄，而於封裝製程受到環境因素影響會產生變形翹曲或損壞，造成產品不良等問題。
此外，觸控面板或具感測功能(例如生物特徵辨識)的面板是目前流行的科技趨勢，但使用者長期頻繁地按壓面板的情況下，將使位在面板底下的觸控元件故障失效。故，具有硬度9以上的材料，例如藍寶石基板，乃脫穎而出被選作觸控面板表面的觸板，藉由其僅耐刮的優點，保護面板底下的半導體元件。不過，目前市面上用以保護觸控元件或生物特徵感測元件的藍寶石基板，其厚度均大於200μm，由於電容式觸控面板或具生物特徵辨識感測功能的面板均藉由觸板的電容變化來傳遞訊號，且眾所周知平形板電容器電容方程式如下: C=ε*A/d C：平形板電容器電容 ε：介質電容係數 A：平形板面積 d：兩平形板間的距離 如上述平形板電容器電容方程式所示，在介質電容係數與平形板面積不變的情況下，電容的大小與兩平形板間的距離成反比，故當平形板的厚度越大時，意味兩平形板間的距離越大，導致電容變小。
有鑒於此，為了改善如上所述的缺點，增加電容式觸控面板或具感測功能的面板的靈敏度，本發明乃提出一種新的晶片尺寸等級的(chip scale)感測晶片封裝模組以及其製造方法，藉由使用硬度大於七的材料作為觸板，且降低其厚度，使得電容式觸控面板或具感測功能的面板的電容值可以提高，增加其靈敏度。
此外，本發明乃藉由晶圓級封裝製程達成，不僅可以使本發明的薄觸板可以精確地放置在感測晶片上，且在搭配旋塗製程情況下，使得觸板晶圓與具感測元件的晶圓之間的黏著膠厚度降低，故可以不需要再選擇提高電容值所需要的高介質係數材料，而改用具中、低介質電容係數的材料即可，不僅降低生產成本，也進而可提供一效率更高的晶片等級的感測晶片封裝模組。此外，由於觸板係在感測晶片的半導體製程中同時結合，因此同時具有晶片尺寸等級，可避免先前技術中感測晶片與觸板不匹配的問題。
本發明之一目的是提供一種晶片尺寸等級的感測晶片封裝體，包括一具有相對的一第一上表面與一第一下表面的感測晶片，包括一感測元件以及複數仳鄰該感測元件的導電墊位於鄰近該第一上表面處、複數矽通孔，位在該第一下表面且露出其所對應的其中之一該等導電墊表面、複數導電結構，設置於該第一下表面、一重佈線層，位於該第一下表面以及該等矽通孔內，用以分別連接每一該等導電墊以及每一該等導電結構；一觸板，具有相對的一第二上表面與一第二下表面，設置於該感測晶片上；以及一著色層，位於該感測晶片與該觸板之間。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，且更包括有一黏著層，位於該感測晶片與該著色層之間或位於該觸板與該著色層之間或摻混於該著色層內。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，其中該黏著層之材料包括中、低電容係數的介質材料。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板與該感測晶片的大小相同。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板與感測晶片之俯視輪廓均為矩形。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，該矽通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
本發明之另一目的是提供一如上所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體，包括一感測晶片，具有相對的一第一上表面與一第一下表面及一第一、第二側壁，分別連接該第一上表面以及該第一下表面之相對兩側，該感測晶片包括一感測元件以及複數仳鄰該感測元件的導電墊位於鄰近該第一上表面處，且該第一、第二側壁分別裸露出其中一該等導電墊之側邊、複數導電結構，設置於該第一下表面；及一重佈線層，位在該第一下表面以及該第一、第二側壁，用以分別連接每一該等導電墊以及每一該等導電結構；一觸板，具有相對的一第二上表面與一第二下表面，設置於該感測晶片上；以及一著色層，位於該感測晶片與該觸板之間。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，更包括有一黏著層，位於設置於該感測晶片與該著色層之間或位於該觸板與該著色層之間或摻混於該著色層內。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該黏著層之材料包括中、低電容係數的介質材料。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板與該感測晶片的大小相同。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板與感測晶片之俯視輪廓均為矩形。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該觸板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供另一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供一種晶片尺寸等級的感測晶片封裝體的製造方法，包括提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件以及複數仳鄰該感測元件的導電墊位於鄰近該第一上表面處；提供一觸板晶圓，包括複數個觸板區，其中每一該等觸板區分別對應於一相異的該等晶片區，且每一該等觸板區均具有相對的一第二上表面與一第二下表面；旋塗一著色層於該感測元件晶圓的該第一上表面或該觸板晶圓的該第二下表面；使該感測晶圓與該觸板晶圓結合成一堆疊結構，且該著色層是夾於該感測晶圓與該觸板晶圓之間；薄化該感測元件晶圓的該第一下表面；在該第一下表面形成複數個第一矽通孔，且每一該等第一矽通孔分別暴露出每一該等導電墊；形成一絕緣層覆蓋於該第一下表面上以及每一該等第一矽通孔內所暴露的側壁及該側壁所圍繞的底部，且位在該底部的該絕緣層上形成有複數個暴露出該等導電墊的第二矽通孔，且每一該等第二矽通孔與該每一該等第一矽通孔貫通；形成一重佈線層於該絕緣層上，並藉由該等第二矽通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該鈍化保護層上形成有複數個暴露出該重佈線層的第三矽通孔；形成複數個導電結構於該第三矽通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區及其所對應的觸板區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中更包括一黏著層，旋塗於該感測元件晶圓與該著色層之間，或旋塗於該觸板晶圓的該第二下表面上，或摻混於該著色層內。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該黏著層之材料包括中、低電容係數的介質材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板區與該感測區的大小相同。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板區與感測晶片區之俯視輪廓均為矩形。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一矽通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，包括提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件以及複數仳鄰該感測元件的導電墊位於鄰近該第一上表面處；提供一觸板晶圓，包括複數個觸板區，其中每一該等觸板區分別對應於一相異的該等晶片區，且每一該等觸板區均具有相對的一第二上表面與一第二下表面；旋塗一著色層於該感測元件晶圓的該第一上表面或該觸板晶圓的該第二下表面；使該感測晶圓與該觸板晶圓結合成一堆疊結構，且該著色層是夾於該感測晶圓與該觸板晶圓之間；薄化該感測元件晶圓的該第一下表面；形成複數個貫穿該第一下表面且對應於該等導電墊的第四矽通孔；形成一絕緣層覆蓋於該第一下表面上以及該等第四矽通孔內；去除鄰近該第四矽通孔的該絕緣層、部分該等感測元件晶圓以及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，分別連接該第一上表面以及該第一下表面之相對兩側，且該第一、第二側壁分別裸露出其中一該等導電墊之側邊；形成一重佈線層於該絕緣層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，用以分別連接每一該等導電墊以及每一該等導電結構；形成一鈍化保護層於該重佈線層上，且該鈍化保護層上形成有複數個暴露出該重佈線層的第五矽通孔；形成複數個導電結構於該第五矽通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區及其所對應的觸板區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，更包括一黏著層，旋塗於該感測元件晶圓與該著色層之間，或旋塗於該觸板晶圓的該第二下表面上，或摻混於該著色層內。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該黏著層之材料包括中、低電容係數的介質材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板區與該感測區的大小相同。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板區與感測晶片區之俯視輪廓均為矩形。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。 實施例 一
以下將配合圖式第1A~ 1F圖，說明根據本發明的實施例一的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第1A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，其具有相對的一第一上表面100a、第二上表面100b，且包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，旋塗一厚度約25μm的著色層130於感測元件晶圓100上。
其次，請參照第1B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160包括複數個觸板區(未標示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，選擇一具中、低介質電容係數的材料作為黏著層140，並旋塗於著色層130或觸板晶圓160表面，並藉由此黏著層140使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構1000。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第1C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100μm)。
然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於導電墊115的第一矽通孔190及複數位在切割道SC上的開口200。
接著，請參照第1D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第一矽通孔190及開口200內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
然後，透過微影製程及蝕刻製程，去除部分位在第一矽通孔190底部(未標示)的絕緣層210，形成複數個暴露出該等導電墊115的第二矽通孔(未標示)，且每一該等第二矽通孔(未標示)與每一該等第一矽通孔190貫通。然後，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成一圖案化的重佈線層220。重佈線層220順應性延伸至第一矽通孔190的側壁(未標示)及底部(未標示)以及第二矽通孔(未標示)內，而未延伸至開口200內。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一矽通孔190及第二矽通孔(未標示)電性連接露出的導電墊115。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。此外，重佈線層220也可選擇為不對稱圖案，例如在第一矽通孔190內，鄰近切割道SC之晶片區120外緣處之重佈線層220係位於第一矽通孔190內而不延伸至第一下表面100b上。
接著，請參照第1E圖，透過沉積製程，在感測元件晶圓100的第一下表面100b上形成一鈍化保護層230，且填入第一矽通孔190及開口200內，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在本施例中，鈍化保護層230僅部分填充第一矽通孔190，使得一孔洞(未標示)形成於第一矽通孔190內的重佈線層220與鈍化保護層230之間，形成如第1E圖所示的拱形輪廓。在其他實施例中，鈍化保護層230亦可填滿第一矽通孔190。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第一下表面100b上的鈍化保護層230內形成第三矽通孔(未標示)，以露出重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第三矽通孔(未標示)內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
接著，請參照第1F圖，沿著切割道SC(等同於沿著開口200)切割鈍化保護層230、著色層130、黏著層140及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體A，且每一晶片尺寸等級的感測晶片封裝體A均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及一位在感測晶片100’上的觸板160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體A接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體A放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體A接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體A接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體A及上述被動元件同時接合至電路板260上。 實施例二
以下將配合圖式第2A~ 2F圖，說明根據本發明的實施例二的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第2A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，其具有相對的一第一上表面100a、第二上表面100b，且包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，選擇一具中、低介質電容係數的材料作為黏著層140，旋塗於感測元件晶圓100的第一上表面100a上。
其次，請參照第2B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160其包括複數個觸板區(未顯示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，旋塗一著色層130於觸板晶圓160表面，並藉由黏著層140使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構2000，且著色層130是夾於該觸板晶圓160與感測元件晶圓100之間。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第2C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100μm)。然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於導電墊115的第一矽通孔190及複數位在切割道SC上的開口200。
接著，請參照第2D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第一矽通孔190及開口200內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。然後，透過微影製程及蝕刻製程，去除部分位在第一矽通孔190底部(未標示)的絕緣層210，而露出對應的導電墊115，形成複數個暴露出該等導電墊115的第二矽通孔(未標示)，且每一該等第二矽通孔(未標示)與每一該等第一矽通孔190貫通。
然後，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成一圖案化的重佈線層220。重佈線層220順應性延伸至第一矽通孔190的側壁(未標示)及底部(未標示)以及第二矽通孔(未標示)內，而未延伸至開口200內。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一矽通孔190及第二矽通孔(未標示)電性連接露出的導電墊115。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。此外，重佈線層220也可選擇為不對稱圖案，例如在第一矽通孔190內，鄰近切割道SC之晶片區120外緣處之重佈線層220係位於第一矽通孔190內而不延伸至第一下表面100b上。
接著，請參照第2E圖，透過沉積製程，在感測元件晶圓100的第一下表面100b上形成一鈍化保護層230，且填入第一矽通孔190及開口200內，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在本施例中，鈍化保護層230僅部分填充第一矽通孔190，使得一孔洞(未標示)形成於第一矽通孔190內的重佈線層220與鈍化保護層230之間，形成如第2E圖所示的拱形輪廓。在其他實施例中，鈍化保護層230亦可填滿第一矽通孔190。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第一下表面100b上的鈍化保護層230內形成第三矽通孔(未標示)，以露出圖案化的重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第三矽通孔(未標示)內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
然後，請參照第2F圖，沿著切割道SC(等同於沿著開口200)切割鈍化保護層230、黏著層140、著色層130及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體B，且每一晶片尺寸等級的感測晶片封裝體B均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及位一在感測晶片100’上的觸板160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，，先提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體B接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體B放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體B接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體B接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體B及上述被動元件同時接合至電路板260上。 實施例三
以下將配合圖式第3A~ 3F圖，說明根據本發明的實施例三的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第3A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，其具有相對的一第一上表面100a、第二上表面100b，且包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，旋塗一含有具中、低介質電容係數之黏著劑的著色層150於感測元件晶圓100的第一上表面100a上。
其次，請參照第3B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160其包括複數個觸板區(未顯示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，藉由含有黏著劑的著色層150，使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構3000，使得含有黏著劑的著色層150被夾於觸板晶圓160與感測元件晶圓100之間。其中，根據本發明之其他實施例，含有黏著劑的著色層150也可旋塗於玻璃觸版160表面。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第3C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100μm)。然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於導電墊115的第一矽通孔190及複數位在切割道SC上的開口200。
接著，請參照第3D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第一矽通孔190及開口200內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
然後，透過微影製程及蝕刻製程，去除部分位在第一矽通孔190底部的絕緣層210，而露出對應的導電墊115，形成複數個暴露出該等導電墊115的第二矽通孔(未標示)，且每一該等第二矽通孔(未標示)與每一該等第一矽通孔190貫通。接著，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至第一矽通孔190的側壁(未標示)及底部(未標示)以及第二矽通孔(未標示)內，而未延伸至開口200內。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一矽通孔190及第二矽通孔(未標示)電性連接露出的導電墊115。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。此外，重佈線層220也可選擇為不對稱圖案，例如在第一矽通孔190內，鄰近切割道SC之晶片區120外緣處之重佈線層220係位於第一矽通孔190內而不延伸至第一下表面100b上。
接著，請參照第3E圖，透過沉積製程，在感測元件晶圓100的第一下表面100b上形成一鈍化保護層230，且填入第一矽通孔190及開口200內，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在本施例中，鈍化保護層230僅部分填充第一矽通孔190，使得一孔洞(未標示)形成於第一矽通孔190內的重佈線層220與鈍化保護層230之間，形成如第1E圖所示的拱形輪廓。在其他實施例中，鈍化保護層230亦可填滿第一矽通孔190。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第一下表面100b上的鈍化保護層230內形成第三矽通孔(未標示)，以露出圖案化的重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第三矽通孔內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
然後，請參照第3F圖，沿著切割道SC(等同於沿著開口200)切割鈍化保護層230、含有黏著劑的著色層150及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體C，且每一晶片尺寸等級的感測晶片封裝體C均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及位一在感測晶片100’上的觸板160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體C接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體C放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體C接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體C接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體C及上述被動元件同時接合至電路板260上。 實施例 四
以下將配合圖式第4A~ 4F圖，說明根據本發明的實施例四的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第4A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，具有相對的一第一上表面100a、第二上表面100b，且感測元件晶圓100包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，旋塗一厚度約25μm的著色層130於感測元件晶圓100上。
其次，請參照第4B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160其包括複數個觸板區(未顯示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，選擇一具中、低介質電容係數的材料作為黏著層140，並旋塗於著色層130或觸板晶圓160表面，並藉由此黏著層140使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構4000。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第4C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100μm)。然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於該等導電墊115的第四矽通孔290。
接著，請參照第4D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，形成一絕緣層210附蓋於感測元件晶圓100的第一下表面100b上及該等第四矽通孔內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
然後，透過刻痕(notching)製程，去除位在各個第四矽通孔290內的絕緣層210以及鄰近各個第四矽通孔290的部分導電墊115、部分著色層130以及部分黏著層140，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a、一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊(未標示)。
接著，請參照第4E圖，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成一圖案化的重佈線層220。重佈線層220順應性延伸至各個凹槽295的第一側壁295a、第二側壁295b及底部295c。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一側壁295a與第二側壁295與露出之導電墊115側壁(未標示)電性連接。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
然後，透過沉積製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第二表面100b上的鈍化保護層230內形成複數個第五矽通孔(未標示)，以露出圖案化的重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第五矽通孔(未標示)內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
然後，請參照第4F圖，先沿著切割道SC(等同於沿著第二矽通孔200)切割鈍化保護層230、重佈線層220、黏著層140及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體D，且每一晶片尺寸等級的感測晶片封裝體D均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及位一在感測晶片100’上的觸板晶圓160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體D接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體D放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體D接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體D接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體D及上述被動元件同時接合至電路板260上。 實施例 五
以下將配合圖式第5A~ 5F圖，說明根據本發明的實施例五的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第5A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，具有相對的一第一上表面100a、第二上表面100b，且感測元件晶圓100包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，選擇一具中、低介質電容係數的材料作為黏著層140，旋塗於感測元件晶圓100上。
其次，請參照第5B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160其包括複數個觸板區(未顯示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，旋塗一著色層130於觸板晶圓160表面，並藉由黏著層140使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構5000，且著色層130是夾於該觸板晶圓160與感測元件晶圓100之間。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第5C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100 μm)。然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於該等導電墊115的第四矽通孔290。
接著，請參照第5D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，形成一絕緣層210附蓋於感測元件晶圓100的第一下表面100b上及該等第四矽通孔290內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，透過刻痕(notching)製程，去除位在各個第四矽通孔290內的絕緣層210以及鄰近各個第四矽通孔290的部分導電墊115、部分黏著層140以及部分著色層130，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a、一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊(未標示)。
接著，請參照第5E圖，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成一圖案化的重佈線層220。重佈線層220順應性延伸至各個凹槽295的第一側壁295a、第二側壁295b及底部295c。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一側壁295a與第二側壁295與露出之導電墊115側壁電性連接。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
然後，透過沉積製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第二表面100b上的鈍化保護層230內形成第五矽通孔(未標示)，以露出圖案化的重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第五矽通孔(未標示)內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
然後，請參照第5F圖，先沿著切割道SC(等同於沿著第二矽通孔200)切割鈍化保護層230、重佈線層220及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體E，且每一晶片尺寸等級的感測晶片封裝體E均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及位一在感測晶片100’上的觸板晶圓160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體E接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體E放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體E接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體E接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體E及上述被動元件同時接合至電路板260上。 實施例六
以下將配合圖式第6A~ 6F圖，說明根據本發明的實施例六的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第6A圖，先提供一俯視輪廓為矩形的感測元件晶圓100，具有相對的一第一上表面100a、第二上表面100b，且感測元件晶圓100包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110及複數個仳鄰感測元件110的導電墊115。接著，旋塗一含有具中、低介質電容係數之黏著劑的著色層150於感測元件晶圓100上。
其次，請參照第6B圖，提供一俯視輪廓為矩形且厚度約100μm的觸板晶圓160，且該觸板晶圓160是放置於一厚度約為400μm暫時基板170上，觸板晶圓160其包括複數個觸板區(未顯示)，且每一個觸板區分別對應於一個相異的晶片區120。然後，藉由含有黏著劑的著色層150，使得觸板晶圓160與感測元件晶圓100結合成一堆疊結構6000，且含有黏著劑的著色層150是被夾於觸板晶圓160與感測元件晶圓100之間。其中，根據本發明之其他實施例，含有黏著劑的著色層150也可旋塗於玻璃觸版160表面。其中，觸板晶圓160的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第6C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100μm)。然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個對應於該等導電墊115的第四矽通孔290。
接著，請參照第6D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，形成一絕緣層210附蓋於感測元件晶圓100的第一下表面100b上及該等第四矽通孔290內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，透過刻痕(notching)製程，去除位在各個第四矽通孔290內的絕緣層210以及鄰近各個第四矽通孔290的部分導電墊115、部分含有黏著劑的著色層150，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊(未標示)。
接著，請參照第6E圖，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至各個凹槽295的第一側壁295a、第二側壁295b及底部295c。重佈線層220可透過絕緣層210與感測元件晶圓100電性隔離，且可經由第一側壁295a與第二側壁295與露出之導電墊115側壁(未標示)電性連接。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
然後，透過沉積製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，透過微影製程及蝕刻製程，在感測元件晶圓100的第二表面100b上的鈍化保護層230內形成複數個第五矽通孔(未標示)，以露出圖案化的重佈線層220的一部分。接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的第五矽通孔(未標示)內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
然後，請參照第6F圖，先沿著切割道SC(等同於沿著第二矽通孔200)切割鈍化保護層230、重佈線層220及觸板晶圓160和暫時性基板170。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體F，且每一晶片尺寸等級的感測晶片封裝體F均包括一俯視輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及位一在感測晶片100’上的觸板晶圓160’，其俯視輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，提供一電路板260，其具有一正面260a及相對的一反面260b，然後再將晶片尺寸等級的感測晶片封裝體F接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體E放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體F接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體E接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體F及上述被動元件同時接合至電路板260上。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100．．．感測元件晶圓
100’．．．晶片尺寸等級的感測晶片
100a．．．第一上表面
100b．．．第一下表面
110．．．感測元件
115．．．導電墊
120．．．晶片區
130．．．著色層
140．．．黏著層
150．．．含有黏著劑的著色層
160．．．觸板晶圓
170’．．．觸板
170．．．暫時性基板
190．．．第一矽通孔
200．．．開口
210．．．絕緣層
220．．．重佈線層
230．．．鈍化保護層
250．．．導電結構
260．．．電路板
260a．．．正面
260b．．．背面
290．．．第四矽通孔
295．．．凹槽(notch)
295a．．．第一側壁
295b．．．第二側壁
295c．．．底部
1000．．．堆疊結構
2000．．．堆疊結構
3000．．．堆疊結構
4000．．．堆疊結構
5000．．．堆疊結構
6000．．．堆疊結構
A．．．晶片尺寸等級的感測晶片封裝體
B．．．晶片尺寸等級的感測晶片封裝體
C．．．晶片尺寸等級的感測晶片封裝體
D．．．晶片尺寸等級的感測晶片封裝體
E．．．晶片尺寸等級的感測晶片封裝體
F．．．晶片尺寸等級的感測晶片封裝體
第1A~1F圖顯示根據本發明實施例一的晶片尺寸等級的感測晶片封裝體的剖面製程。 第2A~ 2F圖顯示根據本發明實施例二的晶片尺寸等級的感測晶片封裝體的剖面製程。 第3A~ 3F圖顯示根據本發明實施例三的晶片尺寸等級的感測晶片封裝體的剖面製程。 第4A~ 4F圖顯示根據本發明實施例四的晶片尺寸等級的感測晶片封裝體的剖面製程。 第5A~ 5F圖顯示根據本發明實施例五的晶片尺寸等級的感測晶片封裝體的剖面製程。 第6A~ 6F圖顯示根據本發明實施例六的晶片尺寸等級的感測晶片封裝體的剖面製程。

Claims (17)

  1. 一種晶片尺寸等級的感測晶片封裝體，包括：一感測晶片，具有相對的一第一上表面與一第一下表面，包括：一感測元件以及複數仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；複數矽通孔，位在該第一下表面且露出其所對應的其中之一該等導電墊表面；複數導電結構，設置於該第一下表面；及一重佈線層，位於該第一下表面以及該等矽通孔內，用以分別連接每一該等導電墊以及每一該等導電結構；一觸板，具有相對的一第二上表面與一第二下表面，設置於該感測晶片上；以及一著色層，位於該感測晶片與該觸板之間。
  2. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，更包括有一黏著層，位於該感測晶片與該著色層之間或位於該觸板與該著色層之間或摻混於該著色層內。
  3. 如申請專利範圍第2項所述的晶片尺寸等級的感測晶片封裝體，其中該黏著層之材料包括中、低電容係數的介質材料。
  4. 如申請專利範圍第3項所述的晶片尺寸等級的感測晶片封裝體，其中該觸板與該感測晶片的大小相同。
  5. 如申請專利範圍第4項所述的晶片尺寸等級的感測晶片 封裝體，其中該觸板與感測晶片之俯視輪廓均為矩形。
  6. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，其中該觸板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  7. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該矽通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  8. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
  9. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件以及複數仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一觸板晶圓，包括複數個觸板區，其中每一該等觸板區分別對應於一相異的該等晶片區，且每一該等觸板區均具有相對的一第二上表面與一第二下表面；旋塗一著色層於該感測元件晶圓的該第一上表面或該觸板晶圓的該第二下表面；使該感測元件晶圓與該觸板晶圓結合成一堆疊結構，且該著色層是夾於該感測元件晶圓與該觸板晶圓之間；薄化該感測元件晶圓的該第一下表面； 在該第一下表面形成複數個第一矽通孔，且每一該等第一矽通孔分別對應於每一該等導電墊；形成一絕緣層於該第一下表面以及每一該等第一矽通孔所暴露的側壁及該側壁所圍繞的底部，且位在該第一矽通孔底部的該絕緣層上形成有複數個暴露出該等導電墊的第二矽通孔，且每一該等第二矽通孔與該每一該等第一矽通孔貫通；形成一重佈線層於該絕緣層上，並藉由該等第二矽通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該鈍化保護層上形成有複數個暴露出該重佈線層的第三矽通孔；形成複數個導電結構於該第三矽通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區及其所對應的觸板區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  10. 如申請專利範圍第9項所述的晶片尺寸等級的感測晶片封裝體的製造方法，更包括一黏著層，旋塗於該感測元件晶圓與該著色層之間，或旋塗於該觸板晶圓的該第二下表面上，或摻混於該著色層內。
  11. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該黏著層之材料包括中、低電容係數的介質材料。
  12. 如申請專利範圍第11項所述的晶片尺寸等級的感測晶 片封裝體的製造方法，其中該觸板區與該感測區的大小相同。
  13. 如申請專利範圍第12項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板區與感測晶片區之俯視輪廓均為矩形。
  14. 如申請專利範圍第9項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該觸板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  15. 如申請專利範圍第9項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一矽通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  16. 如申請專利範圍第9項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  17. 如申請專利範圍第9項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該觸板晶圓是形成於一暫時性基板上，且該暫時性基板在該切割該等晶片區及其所對應的觸板區以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體的步驟後被移除。
TW105105852A 2015-03-10 2016-02-26 一種晶片尺寸等級的感測晶片封裝體及其製造方法 TWI628723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562131129P 2015-03-10 2015-03-10
US62/131,129 2015-03-10

Publications (2)

Publication Number Publication Date
TW201707095A TW201707095A (zh) 2017-02-16
TWI628723B true TWI628723B (zh) 2018-07-01

Family

ID=56887737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105852A TWI628723B (zh) 2015-03-10 2016-02-26 一種晶片尺寸等級的感測晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US10152180B2 (zh)
CN (1) CN105975114B (zh)
TW (1) TWI628723B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631716A (zh) * 2015-02-16 2016-09-01 Xintec Inc 一種晶片尺寸等級的感測晶片封裝模組及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWM519281U (zh) * 2015-12-28 2016-03-21 Metrics Technology Co Ltd J 指紋辨識裝置
WO2018133057A1 (zh) * 2017-01-22 2018-07-26 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
TWI727870B (zh) * 2019-07-29 2021-05-11 精材科技股份有限公司 晶片結構及其製造方法
CN113539946B (zh) 2020-04-16 2023-07-07 长鑫存储技术有限公司 半导体结构及其形成方法
CN111768693A (zh) * 2020-06-24 2020-10-13 武汉华星光电半导体显示技术有限公司 显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466722B (en) * 1999-12-10 2001-12-01 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TW200841403A (en) * 2007-04-02 2008-10-16 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
TW200901453A (en) * 2007-06-29 2009-01-01 Visera Technologies Co Ltd Image sensor package and fabrication method thereof
TW201110294A (en) * 2009-08-19 2011-03-16 Xintec Inc Chip package and fabrication method thereof
TW201331145A (zh) * 2012-01-03 2013-08-01 Validity Sensors Inc 玻璃覆蓋的電子裝置之結構及製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770482A (en) * 1971-01-18 1973-11-06 Beatrice Foods Co Electrostatic coating method of applying multilayer coating
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP2001174798A (ja) * 1999-12-14 2001-06-29 Alps Electric Co Ltd 反射型液晶表示装置用カラーフィルター基板及び反射型液晶表示装置
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
CN100470769C (zh) * 2003-08-28 2009-03-18 株式会社藤仓 半导体封装体及其制造方法
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
TWI376623B (en) * 2008-11-19 2012-11-11 Au Optronics Corp Touch panel and touch display panel
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
US8692358B2 (en) * 2010-08-26 2014-04-08 Yu-Lung Huang Image sensor chip package and method for forming the same
US9836165B2 (en) * 2014-05-16 2017-12-05 Apple Inc. Integrated silicon-OLED display and touch sensor panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466722B (en) * 1999-12-10 2001-12-01 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TW200841403A (en) * 2007-04-02 2008-10-16 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
TW200901453A (en) * 2007-06-29 2009-01-01 Visera Technologies Co Ltd Image sensor package and fabrication method thereof
TW201110294A (en) * 2009-08-19 2011-03-16 Xintec Inc Chip package and fabrication method thereof
TW201331145A (zh) * 2012-01-03 2013-08-01 Validity Sensors Inc 玻璃覆蓋的電子裝置之結構及製造方法

Also Published As

Publication number Publication date
CN105975114A (zh) 2016-09-28
TW201707095A (zh) 2017-02-16
US20160266680A1 (en) 2016-09-15
US10152180B2 (en) 2018-12-11
CN105975114B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
TWI628723B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI642174B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US11171016B2 (en) Semiconductor package and manufacturing process thereof
TWI597813B (zh) 晶片封裝體及其製造方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI596722B (zh) 晶片堆疊封裝體及其製造方法
US9437478B2 (en) Chip package and method for forming the same
US8963312B2 (en) Stacked chip package and method for forming the same
TWI642149B (zh) 晶片封裝體及其製造方法
TWI611528B (zh) 晶片模組及其製造方法
US20160239699A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US9711425B2 (en) Sensing module and method for forming the same
TWI603241B (zh) 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
TW201715231A (zh) 感測裝置及其製造方法
TW202008043A (zh) 陣列基板及其製造方法，及應用此陣列基板的顯示裝置及其製造方法
TWI593069B (zh) 晶片封裝體及其製造方法