JP5317712B2 - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP5317712B2
JP5317712B2 JP2009004432A JP2009004432A JP5317712B2 JP 5317712 B2 JP5317712 B2 JP 5317712B2 JP 2009004432 A JP2009004432 A JP 2009004432A JP 2009004432 A JP2009004432 A JP 2009004432A JP 5317712 B2 JP5317712 B2 JP 5317712B2
Authority
JP
Japan
Prior art keywords
light
substrate
layer
resin layer
translucent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009004432A
Other languages
English (en)
Other versions
JP2009200477A (ja
Inventor
秀和 高橋
大幹 山田
洋平 門馬
広樹 安達
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009004432A priority Critical patent/JP5317712B2/ja
Publication of JP2009200477A publication Critical patent/JP2009200477A/ja
Application granted granted Critical
Publication of JP5317712B2 publication Critical patent/JP5317712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Thin Film Transistor (AREA)

Description

半導体装置、並びに半導体装置の作製方法に関する。特に光電変換素子を有する半導体装置に関する。
センサにおいて、波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは光センサ若しくは可視光センサと呼ばれている。光センサ若しくは可視光センサは、光信号を検知して情報を読み取る用途、周辺環境の明るさを検知して電子機器等の動作を制御する用途などが知られている。
例えば、携帯電話機やテレビジョン装置では、表示画面の明るさを、それが置かれた周辺環境の明るさに応じて調節するために光センサが用いられている。
このような、光センサ若しくは可視光センサを例とする半導体装置は、ガラスやウエハ等の基板上にトランジスタを形成し、次に、基板を切断（分断）することにより形成される。
基板の分断は、多くの場合において、まず、スクライブ装置を用いて、基板の表面に溝（スクライブラインともいう）を形成する。次に、カッティング装置を用いて、溝に沿って、強制的に基板を分断する。また、レーザービームを用いた基板の分断は、まず、基板にレーザービームを選択的に照射し、局所的に基板を加熱する。次に、加熱した基板の表面を、冷媒により局所的に冷却する。続いて、基板に発生する熱応力を利用して亀裂を形成することにより、基板を分断する（例えば、特許文献１参照。）。
特開２００１−６４０２９号公報
しかし、半導体装置の作製工程、または検査工程において加わる圧力等の外部ストレスによって、半導体装置が破損してしまう恐れがある。亀裂、ヒビ、カケなどの破損は、基板が薄くなり強度が低くなるにつれ発生頻度が多くなる。
またスクライブ装置は、ダイサー等を用いることが多く、このようなダイサー等の刃（ダイシングブレード）は、複数回使用すると摩耗するため、交換する必要があった。ダイシングブレードは高価であるため作製費用の削減が困難であった。
上述した問題に鑑み、外部ストレスによる亀裂、ヒビ、カケなどの半導体装置の破損を低減することを課題の一とする。半導体装置が設けられる基板を薄くすることを課題の一とする。また、薄型化された半導体装置の製造歩留まりを向上させることを課題の一とする。さらに、薄型化された半導体装置の製造コストを低減することを課題の一とする。
大面積基板を半導体素子層ごとに分断することによって、複数の半導体装置をチップ状で取り出す。分断方法において、まず、基板の厚さを薄く加工し、分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減する。さらに分断工程は、一度に行わず、まず、基板に半導体素子層を分断するための溝を形成し、溝の形成された透光性基板上に透光性樹脂層の積層を設ける。その後、樹脂層及び透光性基板を溝において、切断して、複数の半導体装置に分断（分割）する。透光性樹脂層は一方は、カラーフィルタとして機能する有彩色の着色層であり、他方は衝撃吸収層として機能する樹脂層とする。
有彩色は、黒、灰、白などの無彩色を除く色であり、着色層はカラーフィルタとして機能させるため、その着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、着色層において透過する光は、その有彩色の光の波長にピークを有するということである。
従って、本明細書に開示する半導体装置の一形態は、側面に段差を有し、幅寸法は前記段差よりも一方の面に向かう先の部分が小さい透光性基板と、前記透光性基板の他方の面に設けられた半導体素子層と、前記透光性基板の一方の面及び側面の一部を覆う第１の透光性樹脂層及び第２の透光性樹脂層の積層とを有する。前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色である。透光性基板の断面は、凸字形状、逆さまのＴ字ブロック形状ともいえる。段差よりも先の部分とは、透光性基板において半導体素子層の形成面を下とした場合の上方向の部分である。
透光性基板の断面が凸字形状であると、凸字形上において透光性基板端部の切欠き部を埋めるように、透光性樹脂層を設けることができる。
本明細書に開示する半導体装置の一形態は、一方の面を上底面とする断面において、側面が上段の厚さが下段の厚さより厚い階段状の台形である透光性基板と、前記透光性基板の他方の面に設けられた半導体素子層と、前記透光性基板の一方の面及び側面の一部を覆う第１の透光性樹脂層及び第２の透光性樹脂層の積層とを有する。前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色である。溝の形状によっては、台形の上段は下段に向かって湾曲している形状となる。
透光性基板の台形の断面形状において、台形の上段が下段に向かって湾曲している形状であると、湾曲部に設けられる透光性樹脂層の被覆性がよい。
透光性基板と接する透光性樹脂層を、有彩色の着色層とし、着色層上にさらに衝撃吸収層として透光性樹脂層を形成すると、着色層の劣化を防止することができる。また、衝撃吸収層として機能する透光性樹脂層の膜厚は、着色層として機能する透光性樹脂層より厚くてもよい。衝撃吸収層として機能する透光性樹脂層は膜厚を厚く形成することによって、より衝撃吸収層として耐衝撃性を向上させることができる。一方、有彩色の透光性樹脂層は、着色層（カラーフィルタ）として機能させるため、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。
上記構造において、半導体装置の一形態は、透光性樹脂層が接している透光性基板の側面は、裾広がりの曲面を有する。透光性基板の側面が裾広がりの曲面を有するために、その曲面に透光性樹脂層を覆うように設けることができる。また、透光性基板の下底面及び上底面は四角形であり、下底面の面積の方が上底面の面積より大きい。本明細書の半導体装置の透光性基板においては、透光性樹脂層と接する面を上底面と呼び、半導体素子層が設けられる面を下底面と呼ぶものとする。透光性基板において下底面の面積の方が上底面の面積より大きいと、下底面と上底面が重なっていない領域の側面に、透光性基板周囲を囲むように透光性樹脂層を設けることができる。
上記のように本明細書に開示する半導体装置は複雑な形状であるため、半導体装置の天地左右の判別が容易であり、機械による自動操作においても誤認を低減することができる。
また、半導体素子層は光電変換素子と、光電変換素子の出力を増幅する増幅回路を有し、光電変換素子はｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層が積層された構造を含む構造でもよい。
本明細書においてｉ型半導体とは、該半導体に含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。このｉ型半導体には、周期表第１３族若しくは第１５族の不純物元素が含まれるものを含む。すなわち、ｉ型半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型半導体層においては、ｐ型を付与する不純物元素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加されたものを含む。
本明細書に開示する半導体装置の作製方法の一形態において、透光性基板上に複数の半導体素子層を形成する。透光性基板の厚さを薄くする。透光性基板の複数の半導体素子層同士の間に溝を形成する。溝を形成された透光性基板上に第１の透光性樹脂層を形成し、第１の透光性樹脂層上に第２の透光性樹脂層を形成する。透光性基板の溝、第１の樹脂層及び第２の樹脂層を切断する。第１の透光性樹脂層及び第２の透光性樹脂層の一方は有彩色の着色材料を含ませて形成する。
溝の形成された透光性基板及び透光性樹脂層を切断する際は、透光性基板側でも透光性樹脂層側からでも切断することができる。透光性基板にアライメント合わせのマーカーを形成する場合は、透光性基板側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
溝を形成する工程、透光性基板を分断する工程では、いずれも切削工具としてダイサー、スクライバー等を用いることができ、好適にはダイサーを用いる。ダイサーで溝を設ける工程、及び透光性基板及び半導体素子層を分断する工程はダイシングブレードを用いるが、溝を設ける工程のダイシングブレードは、分断する工程のダイシングブレードより、刃の厚みが厚いものを用いる。すなわちそれぞれの切削痕を比較したとき、溝を設ける工程の方が広くなるようにする。ここでいう切削痕とは、溝の場合は溝の幅、分断する工程の場合は分断前後で透光性基板の位置を固定したときに素子間にて透光性基板部材が消失した領域の幅（切断面の幅ともいう）を意味する。
透光性基板を研磨し、厚さを小さくする工程は、ガラス研磨機、ガラス研削機等を好適に組み合わせて用いることができる。この研磨する工程によりダイシングブレードの消耗を低減することができる。また、樹脂層を設けることで、厚さの薄い透光性基板をハンドリングする際、および分断する工程にて、所望の素子にクラックが入ることを低減することができる。さらに、分断後のチップ状の半導体装置を取り扱う際に半導体装置同士が衝突した場合の、キズ、クラックを低減し、半導体装置の外観検査における歩留まりを向上させることができる。さらに分断後の透光性基板の厚さが薄いので、半導体装置が搭載される装置のサイズを薄型化することができる。
切削痕の幅は、溝を設ける工程の方が分断する工程の方より広いため、分断する工程で透光性基板を分断する際に、樹脂層を透光性基板の端面に残すことができる。すなわち、溝が設けられた透光性基板側面の領域には樹脂層が形成される。一方、半導体素子層の形成面、及び分断する工程にてダイシングブレードを用いたとき透光性基板がダイシングブレードに接触した領域には樹脂層は被覆されない。
透光性基板に形成された半導体素子層側とは反対の面、および透光性基板端面の一領域を樹脂で被覆することにより、キズ、クラックの発生を低減し、半導体装置の歩留まりを向上することができる。
よって、薄型であっても取り扱いやすく、信頼性の高い半導体装置を提供することができる。
また、透光性基板を分断する前に、透光性基板の厚さを小さくし、分断工程を２段階で行うことで、透光性基板を分断加工する際の切削工具の消耗を低減することが可能となる。透光性基板の大型化、分断する半導体装置の小型化に伴い、切削工具の処理領域は増加するのでさらに切削工具の消耗は大きくなる。よって、切削工具の消耗を低減することができる本明細書に開示する発明は、大面積基板、より小型な半導体装置において、特に有益である。これにより半導体装置をより安価に製造することができる。透光性基板の厚さが薄いため、半導体装置のサイズを薄型化することができる。
半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を実装した装置を示す図。 半導体装置を実装した装置を示す図。 半導体装置を実装した装置を示す図。 半導体装置を実装した装置を示す図。 半導体装置を実装した装置を示す図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本明細書に開示する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、より薄型化、及び小型化を付与することを目的とした半導体装置、及びその半導体装置を歩留まり良く作製する方法を、図１乃至図６を用いて詳細に説明する。
図１（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１（Ａ）は半導体装置の平面図であり、図１（Ｂ）は図１（Ａ）のにおいて線Ｙ−Ｚの断面図である。
図１の半導体装置１１２は、透光性基板１０９上に半導体素子層１０１を有し、透光性基板１０９は半導体素子層１０１の形成面と反対の面及び側面の一部を透光性樹脂層１１４及び透光性樹脂層１１０の積層で覆われている。積層して設けられる透光性樹脂層の一方は、カラーフィルタとして機能する有彩色の着色層であり、他方は衝撃吸収層として機能する樹脂層とする。本実施の形態では、透光性樹脂層１１４に有彩色の着色層を用いている。半導体素子層１０１には外部との電気的接続を行うための導電層である端子電極１１５ａ、１１５ｂが設けられている。本明細書において、透光性基板に接して設けられる透光性樹脂層を第１の透光性樹脂層、第１の透光性樹脂層上に積層される透光性樹脂層を第２の透光性樹脂層とも呼ぶ。
透光性基板１０９の側面に段差を有し、透光性基板１０９の幅寸法は、段差よりも先の部分が小さい。よって、透光性基板１０９の断面は、凸字形状ともいえる。段差よりも先の部分とは、透光性基板１０９において半導体素子層１０１の形成面を下とした場合の上方向の部分である。
透光性基板１０９と接する透光性樹脂層１１４を、有彩色の着色層とし、着色層上にさらに衝撃吸収層として透光性樹脂層１１０を形成すると、着色層の劣化を防止することができる。透光性樹脂層の積層合計の膜厚１μｍ〜２０μｍとすればよい。衝撃吸収層として機能する透光性樹脂層１１０の膜厚と着色層として機能する透光性樹脂層１１４の膜厚は同程度（例えば膜厚１．２μｍ）でもよいし、異なってもよい。
例えば、衝撃吸収層として機能する透光性樹脂層１１０の膜厚は、着色層として機能する透光性樹脂層１１４より厚くてもよい。この場合、例として衝撃吸収層として機能する透光性樹脂層１１０の膜厚を５μｍ以上１０μｍ以下とし、着色層として機能する透光性樹脂層１１４の膜厚を０．１μｍ以上１μｍ以下とすればよい。
本実施の形態において半導体素子層には光電変換素子を有しており、着色層を設けることでカラーセンサとして用いることができる。着色層として機能する透光性樹脂層が透光性基板の側面まで一部覆う構造であるため、透光性基板の側面より透過して光変換素子に入射する光も着色層により波長を選択された光とすることができる。よって、光電変換素子に誤作動を与える外部からの光を軽減することができる。
本実施の形態の半導体装置においては、透光性樹脂層が接している透光性基板の側面は、裾広がりの曲面を有する。また、透光性基板の下底面及び上底面は四角形であり、下底面の面積の方が上底面の面積より大きい。
大面積な透光性基板を半導体素子層ごとに分断することによって、複数の半導体装置をチップ状で取り出す。分断方法において、まず、基板の厚さを薄く加工し、分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減する。さらに分断工程は、一度に行わず、まず、透光性基板に半導体素子層を分断するための溝を形成し、溝の形成された透光性基板上に透光性樹脂層の積層を設ける。その後、透光性樹脂層及び透光性基板を溝において、切断して、複数の半導体装置に分断（分割）する。
透光性基板１０９は断面において、側面が階段状の台形であり、階段状の台形は、上段の厚さが下段の厚さより厚い。溝の形状によっては、図１（Ｂ）のように台形の上段は下段に向かって湾曲している形状となる。
有彩色は、黒、灰、白などの無彩色を除く色であり、着色層はカラーフィルタとして機能させるため、その着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。
また、ブラックマトリクスを設ける構成としてもよい。図１７にブラックマトリクスとして機能する遮光層を有する半導体装置を示す。図１７の半導体装置１１７は、カラーフィルタとして機能する有彩色の透光性樹脂層１１４上に選択的に形成された遮光層１１６を有している。遮光層１１６は、スピンコート法などの塗布法によって形成することができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などによって形成することもできる。印刷法を用いると、遮光層を選択的に形成することができるため、フォトリソグラフィ工程による所望の形状への加工工程を簡略化することができる。
遮光層１１６は、半導体素子層１０１の光電変換素子が設けられる領域に対応して開口を有するように形成される。遮光層１１６はブラックマトリクスとして機能し、光電変換素子へ外部からの不適切な光が照射し、誤作動を生じないように光を遮断する。よって、遮光層１１６の開口より入射し、カラーフィルタとして機能する有彩色の透光性樹脂層１１４を透過した光のみを光電変換素子は受光することができるため、半導体装置の信頼性が向上する。また、半導体素子層に形成される半導体素子に光が照射されると特性変動が生じる恐れがあるが、遮光層を設けることでそのような不良を防止することができる。
以下に、本実施の形態における半導体装置の作製方法を詳細に述べる。
図２（Ａ）に透光性基板１００上に設けられた光電変換素子を有する半導体素子層１０１ａ、１０１ｂ、１０１ｃを示す。半導体素子層１０１ａ、１０１ｂ、１０１ｃはそれぞれ端子電極１１５ａ１、１１５ａ２、１１５ｂ１、１１５ｂ２、１１５ｃ１、１１５ｃ２を有している。
次に、透光性基板１００の厚さを研削、研磨処理によって薄くする工程を行う。工程時の透光性基板１００を固定する固定テープ１０３に半導体素子層１０１ａ、１０１ｂ、１０１ｃ側を向けて透光性基板１００を固定し、透光性基板１００を加工して、厚さの薄い透光性基板１０２とする（図２（Ｂ）参照。）。透光性基板１００が厚さ０．５ｍｍのガラス基板であるとすれば、透光性基板１０２は、半分の０．２５〜０．３ｍｍ程度に薄型化することが好ましい。透光性基板の厚さを薄く加工することで、透光性基板の分断にかかる工程時間の短縮、及び分断に用いるダイサーなど加工手段の摩耗を軽減することができる。研削処理及び研磨処理は好適に組み合わせて用いることができ、本実施の形態では、研削機により研削した後、研磨機により研磨処理で表面を平坦化する。研磨処理として化学的機械研磨を行ってもよい。
透光性基板を分断することによって、複数の半導体装置をチップ状で取り出す。分断工程は、一度に行わず、まず、透光性基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄをダイサー１０４のダイシングブレードで形成する（図２（Ｃ）参照。）。透光性基板１０５の溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて透光性基板１０５は意図的に残存させる。残存させる透光性基板１０５の厚さは、３０μｍ〜１００μｍ（好ましくは３０μｍ〜５０μｍ）程度とすればよい。
次に、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄの形成された透光性基板１０５上に透光性樹脂層１１３及び透光性樹脂層１０７の積層を形成する（図２（Ｄ）参照。）。透光性樹脂層１１３、１０７の材料は、透光性樹脂層形成後の工程において（例えば、半導体装置の実装時）加熱処理を用いる場合はその加熱温度に耐えうる樹脂材料を用いる。積層して設けられる透光性樹脂層の一方は、カラーフィルタとして機能する有彩色の着色層であり、他方は衝撃吸収層として機能する樹脂層とする。本実施の形態では、透光性樹脂層１１３を有彩色の着色材料を含ませて形成し、着色層とする。
衝撃吸収層として機能する透光性樹脂層１０７を形成すると、半導体装置に、より耐ストレス性を付与することができる。例えば、本明細書に開示する透光性樹脂層が設けられた半導体装置においては、約２０Ｎの圧力を加えても破損することなく耐えることができる。
透光性樹脂層としては、ビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、シロキサン樹脂等の樹脂材料を用いることができる。樹脂層の作製方法はスピンコート法などの塗布法を用いることができ、その他液滴吐出法、印刷法、ディッピング法、ディスペンサ法、刷毛塗り法、スプレー法、フローコート法などを用いることもできる。
その後、透光性樹脂層１１３、１０７及び透光性基板１０５を溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄにおいて、切断して、複数の半導体装置に分断（分割）する。本実施の形態では、透光性基板１０５及び透光性樹脂層１１３、１０７を固定テープ１１１に固定し、透光性基板１０５側より溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄに残存する透光性基板１０５及び透光性樹脂層１１３、１０７を、ダイサー１０８によって切断する。ダイサー１０８によって、透光性基板１０５及び透光性樹脂層１１３、１０７は分割され、透光性基板１０９ａ、１０９ｂ、１０９ｃ、透光性樹脂層１１４ａ、１１４ｂ、１１４ｃ、１１０ａ、１１０ｂ、１１０ｃとなる（図２（Ｅ）参照。）。本実施の形態では、固定テープ１０３、１１１として、ダイシングテープを用いる。
溝の形成された透光性基板１０５及び透光性樹脂層１１３、１０７を切断する際は、透光性基板１０５側でも透光性樹脂層１１３、１０７側からでも切断することができる。透光性基板１０５にアライメント合わせのマーカーを形成する場合は、透光性基板１０５側よりダイサー等の切断手段を用いて切断すると、切断箇所の正確性を高くすることができる。
以上の工程で、半導体装置１１２ａ、１１２ｂ、１１２ｃを形成することができる（図２（Ｆ）参照。）。透光性樹脂層１１３、１０７及び透光性基板１０５を切断する切断面の幅を、溝の幅より狭くすることによって、透光性基板側面に、溝に形成された樹脂層を残存させることができる。本実施の形態では、ダイサー１０４及びダイサー１０８の幅とは処理領域（ダイサーによって加工される領域）を決定するダイシングブレードの厚さとなる。
溝の幅はダイサー１０４のダイシングブレードの幅ａ１に、切断面の幅は、ダイサー１０８のダイシングブレードの幅ａ２によって制御できるため、ダイサー１０４のダイシングブレードの幅ａ１よりダイサー１０８のダイシングブレードの幅ａ２を狭くすればよい。例えば、本実施の形態では、ダイサー１０４のダイシングブレードの幅ａ１を０．１６ｍｍ、ダイサー１０８のダイシングブレードの幅ａ２を０．１ｍｍとする。
従って、半導体装置１１２ａ、１１２ｂ、１１２ｃにおいて、半導体素子層１０１ａ、１０１ｂ、１０１ｃの設けられていない面及び側面の一部は樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われる構造となる。
透光性基板に形成される溝の形状は加工手段に依存する。本実施の形態ではダイサー１０４のやや丸みを帯びたダイシングブレードの形状が反映され、溝１０６ａ、１０６ｂ、１０６ｃ、１０６ｄも図２（Ｃ）の断面図において丸み（曲率を有する）を帯びた形状となっている。ダイシングブレードの形状を矩形とすれば、溝の形状も矩形となり、分断後の半導体装置の透光性基板の端部も矩形を有する形状とすることができる。
図９に矩形のダイシングブレードで加工する例を示す。図９（Ａ）は、図２（Ｂ）と対応しており、半導体素子層１０１ａ、１０１ｂ、１０１ｃが設けられた透光性基板１０２は固定テープ１０３上で研削、研磨加工されている。
透光性基板１０２に半導体素子層１０１ａ、１０１ｂ、１０１ｃを分断するための溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄをダイサー１２４で形成する（図９（Ｂ）参照。）。ダイサー１２４は矩形のダイシングブレードを用いるために、透光性基板１２５の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄは断面図において矩形となっている。
次に、溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形成された透光性基板１２５上に透光性樹脂層１３３、１２７を形成する（図９（Ｃ）参照。）。
その後、透光性樹脂層１３３、１２７及び透光性基板１２５を溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄにおいて、切断して、複数の半導体装置に分断（分割）する。本実施の形態では、透光性基板１２５及び透光性樹脂層１３３、１２７を固定テープ１３１に固定し、透光性基板１２５側より溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに残存する透光性基板１２５及び透光性樹脂層１３３、１２７を、ダイサー１２８によって切断する。ダイサー１２８によって、透光性基板１２５及び透光性樹脂層１３３、１２７は分割され、透光性基板１２９ａ、１２９ｂ、１２９ｃ、透光性樹脂層１３４ａ、１３４ｂ、１３４ｃ、１３０ａ、１３０ｂ、１３０ｃとなる（図９（Ｄ）参照。）。
以上の工程で、半導体装置１３２ａ、１３２ｂ、１３２ｃを形成することができる（図９（Ｅ）参照。）。半導体装置１３２ａ、１３２ｂ、１３２ｃは矩形の形状の溝１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの形状を反映し、断面図において側面に段差を有する形状となっている。
また、基板端部での被覆性を向上させるために、基板の厚さは樹脂層と比較して厚いため、透光性樹脂層も厚くすると好ましい。透光性樹脂層を積層構造とするために厚く形成することができる。透光性樹脂層の構造や膜厚、また切断箇所によっても完成する半導体装置の形状を自由に変化させる（異ならせる）ことができる。図１においては、透光性樹脂層を厚く形成しているために、各半導体装置において、透光性基板と透光性樹脂層端部とが一致する形状となる。
ダイシングブレードの幅の細いダイサーを用いて分断すると、透光性基板の溝の領域を完成した半導体装置に多く残すこともできる。衝撃吸収材として機能する透光性樹脂層を積層すると、半導体装置に、より耐ストレス性を付与することができる。
また、溝を形成し、溝上に透光性樹脂層を形成するので、溝底面に厚く透光性樹脂層を形成することができる。さらに透光性樹脂層を形成後、透光性樹脂層と透光性基板を積層して切断するため、側面において透光性樹脂層の端部と透光性基板の端部とが一致する。側面において透光性基板の上側の端部が露出しないために、透光性基板の端部の破損や欠けを防止することができる。また、透光性樹脂層を積層により厚く形成すると、半導体装置の側面において透光性基板の端部と透光性樹脂層の端部との距離を長くすることができるため、より透光性基板端部に与えるダメージを軽減することができる。
半導体装置は、他の基板に実装することができる。本実施の形態で示すように、半導体装置において、透光性樹脂層が半導体素子層側に露出しないために、はんだや異方性導電膜を用いて半導体装置を実装する際に行う加熱処理に対しても耐熱性を持たせることができる。
半導体装置１１２ａ、１１２ｂ、１１２ｃにおいて薄く成形された透光性基板１０９ａ、１０９ｂ、１０９ｃは樹脂層１１０ａ、１１０ｂ、１１０ｃで覆われているため工程上取扱い易く、破損などの不良が生じにくい。よって、より薄型の高性能な半導体装置歩留まり良く作製することができる。
半導体装置１１２ａ、１１２ｂ、１１２ｃにおいては、半導体素子層表面に実装時に電気的接続を行う端子電極１１５ａ１、１１５ａ２、１１５ｂ１、１１５ｂ２、１１５ｃ１、１１５ｃ２として導電層が設けられている。
例えば、スクリーン印刷法を用いて導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよい。
また、半導体装置と実装される基板の配線との接続部分の構造としては、基板上の配線と半導体装置の端子に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体装置間を樹脂で固定してもよい。また基板上の配線と半導体装置の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体装置と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。
分断される半導体素子層として、基板上に光電変換素子及び電界効果トランジスタを形成する方法を、図３（Ａ）乃至（Ｄ）、図４（Ａ）乃至（Ｃ）、図５（Ａ）（Ｂ）の、断面図を用いて説明する。図３（Ａ）では透光性基板３１０として、ガラス基板の一つであるＡＮ１００を用いる。基板上に形成する電界効果トランジスタとしては、薄膜トランジスタを用いることにより、基板上に、光電変換素子と薄膜トランジスタを同一工程で作製することができるため、半導体装置の量産化がし易いといった利点がある。なお、カラーフィルタとして機能する透光性樹脂層及び透光性基板を通過して光変換素子に光を照射する。
まず、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜３１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
半導体素子が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ装置、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができ、ＺｎＯを半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
半導体層に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導体膜に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半導体膜を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体膜を選択的に基板に形成してもよい。
本実施の形態では、半導体膜として触媒元素を用いた結晶化方法を用いて多結晶珪素膜を形成する。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層３３１を形成する（図３（Ａ）参照）。半導体層３３１を形成した後、レジストからなるマスクを除去する。
次いで、必要があればトランジスタのしきい値電圧を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層３３１の表面を洗浄した後、ゲート絶縁膜３１３となる絶縁膜を形成する。
ゲート絶縁膜３１３は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁膜３１３は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁膜は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
また、ゲート絶縁膜３１３として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜３１３に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
本実施の形態では、ゲート絶縁膜３１３としてプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜を形成する。
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極３３４、配線３１４及び３１５、端子電極３５０を形成する（図３（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
また、ゲート電極３３４、配線３１４及び３１５、端子電極３５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
また、ゲート電極３３４、配線３１４及び３１５、端子電極３５０に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
次いで、半導体層３３１への一導電型を付与する不純物の導入を行って、トランジスタ３７３のソース領域またはドレイン領域３３７の形成を行う（図３（Ｃ）参照）。本実施の形態ではｎチャネル型トランジスタを形成するので、ｎ型を付与する不純物、例えばリン（Ｐ）、砒素（Ａｓ）など半導体層３３１に導入する。ｐチャネル型トランジスタを形成する場合は、ｐ型を付与する不純物、例えばボロン（Ｂ）を半導体層３３１に導入すればよい。
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎｍの膜厚で形成する。
次いで、第２の層間絶縁膜３１６上に絶縁性材料から成る第３の層間絶縁膜３１７を形成する（図３（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、半導体層を水素化する。この工程は第２の層間絶縁膜３１６に含まれる水素により半導体層のダングリングボンドを終端させるために行うものである。ゲート絶縁膜３１３の存在に関係なく半導体層を水素化することができる。
また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、アリール基）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜３１６を形成後、半導体層を水素化するための熱処理を行い、次に第３の層間絶縁膜３１７を形成することもできる。
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７またはゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、トランジスタ３７３のソース電極またはドレイン電極３４１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
また配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ３７３のソース電極又はドレイン電極３４１を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ３７３のソース電極又はドレイン電極３４１を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
以上の工程で、多結晶珪素膜を半導体層として用いたトップゲート型のトランジスタ３７３を作製することができる。
本実施の形態では、半導体素子層に含まれる半導体素子として、ｎチャネル型トランジスタを例として示したが、ｐチャネル型トランジスタを用いてもよい。様々な形態の電界効果トランジスタを用いることができ、用いるトランジスタの種類に限定はない。
本実施の形態では、シングルゲート構造のトランジスタを説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。
インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。そのため、衝撃に強くできる。
または、半導体素子として、単結晶半導体層を用いた透光性のＳＯＩ構造を有する基板などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、半導体装置内に複数設けられる電界効果トランジスタは、所定の機能を実現させるために必要な回路の全てが、同一の透光性基板に形成されていてもよいし、機能によって別々の基板上に設けられ、実装によって電気的に接続されていてもよい。本実施の形態の半導体装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することができる。そのため、光電変換素子を基板上面に形成しても、基板の裏面から透光性基板を透過した光を光電変換素子で受光することが可能になる。
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線３１９を覆う保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８を形成する（図４（Ａ）参照。）。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極３２０、端子電極３５１、トランジスタ３７３のソース電極またはドレイン電極３４１も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
ただし、配線３１９、接続電極３２０、端子電極３５１、及びトランジスタ３７３のソース電極またはドレイン電極３４１を、単層の導電膜で形成する場合、保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８は形成しなくてもよい。
次に第３の層間絶縁膜３１７上に、ｐ型半導体層３７１ｐ、ｉ型半導体層３７１ｉ及びｎ型半導体層３７１ｎを含む光電変換層３７１を形成する。
ｐ型半導体層３７１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファス（微結晶、マイクロクリスタルともいう）シリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び／又は希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。成膜処理中、活性種であるＳｉＨラジカル、ＳｉＨ２ラジカル、ＳｉＨ３ラジカルは結晶核を基に結晶成長する。また、シラン等のガス中にＧｅＨ４、ＧｅＦ４などの水素化ゲルマニウム、フッ化ゲルマニウムを混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合はエネルギーバンド幅は広がり、またシリコンにゲルマニウムを加えた場合はエネルギーバンド幅は狭まる。
また配線３１９及び保護電極３１８は光電変換層３７１の最下層、本実施の形態ではｐ型半導体層３７１ｐと接している。
ｐ型半導体層３７１ｐを形成したら、さらにｉ型半導体層３７１ｉ及びｎ型半導体層３７１ｎを順に形成する。これによりｐ型半導体層３７１ｐ、ｉ型半導体層３７１ｉ及びｎ型半導体層３７１ｎを有する光電変換層３７１が形成される。
ｉ型半導体層３７１ｉとしては、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すればよい。またｎ型半導体層３７１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
またｐ型半導体層３７１ｐ、ｉ型半導体層３７１ｉ、ｎ型半導体層３７１ｎとして、微結晶半導体膜だけではなく、アモルファス半導体膜を用いてもよい。また前記の触媒やレーザ結晶化処理により形成される多結晶半導体膜を用いても良い。
さらには、微結晶シリコン、スマートカット法により形成される単結晶シリコンにて形成される光電変換層は基板面内の特性のばらつきを低減することができる。
次いで、全面に絶縁性材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ１μｍ〜３０μｍで形成して図４（Ｂ）の状態を得る。ここでは絶縁性材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により配線３７４及び３７５を形成する。配線３７４及び３７５は、チタン膜（Ｔｉ膜）（２００ｎｍ）はスパッタ法により成膜する。
次いで露出している面を覆って、保護膜３７７を形成する（図５（Ａ）参照）。保護膜３７７として、本実施の形態では窒化珪素膜を用いる。この保護膜３７７により、光電変換層３７１やトランジスタ３７３に、水分や有機物等の不純物が混入するのを防ぐことができる。
次いで保護膜３７７上に、封止膜３７８を形成する。封止膜３７８も外部ストレスから半導体素子層を保護する機能を有する。本実施の形態では、封止膜３７８として、感光性のエポキシ−フェノール系樹脂を用い２０μｍの厚さで形成する。封止膜３７８としては、エポキシ−フェノール系樹脂であるオームコート１０１２Ｂ（ナミックス株式会社製）を用いてもよい。
次いで上層の端子電極が下層の配線３７４、もしくは配線３７５と電気的に接続される領域の保護膜３７７をエッチングしてコンタクトホールを形成する。
次いで、封止膜３７８上に、例えばニッケル（Ｎｉ）ペーストを用い、さらにスパッタ法にてチタン膜（Ｔｉ膜）（１５０ｎｍ）と、ニッケル膜（Ｎｉ膜）（７５０ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜を形成する。こうして得られる端子電極１１５ａ１及び端子電極１１５ａ２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。
以上の工程で、はんだ接続が可能な端子電極１１５ａ１及び端子電極１１５ａ２が形成され、図５（Ｂ）に示す構造が得られる。
実際には、図５（Ｂ）の時点で形成された、光電変換層及びＴＦＴ等を含む１つの光センサ素子は、大面積基板上にそれぞれ素子材料を形成されることで大量生産が可能である。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換回路素子（例えば２ｍｍ×１．５ｍｍ）を製造することができる。その様子を図６（Ａ）（Ｂ）に示す。
図６（Ａ）においては、透光性基板１００上に、素子層１５１、封止膜３７８、端子電極１１５ａ１、１１５ａ２が形成されている。素子層１５１とは、図６において、透光性基板１００から封止膜３７８との間に形成されている構造全てを含む。
隣り合う素子層１５１の間にて、透光性基板１００は分断され、個々の素子を含む透光性基板１０９となる。
このようにして形成された半導体素子層１０１が形成された透光性基板１０９は、さらに端子電極１１５ａ１、１１５ａ２の部分にて、はんだ３６３及び３６４で基板３６０へと実装される（図５（Ｂ）参照）。なお基板３６０上の電極３６１は、はんだ３６３で端子電極１１５ａ１に実装されている。また基板３６０の電極３６２は、はんだ３６４にて端子電極１１５ａ２に実装されている。
図５（Ｂ）に示す光電変換素子において、光電変換層３７１に入射する光は、透光性基板１０９及び透光性樹脂層１１０、１１４を用いることにより、透光性基板１０９及び透光性樹脂層１１０、１１４側から入ることができる。
以上の様な作製方法にて、光電変換素子を作製すれば、単価を安く、かつ歩留まりを向上させることができる。尚、素子の一例として光電変換素子を挙げたが、本明細書に開示する発明は素子の切削方法に特徴があり、基板から分断させて作製される素子であれば何れにも適用できる。
このように、透光性基板に形成された半導体素子層側とは反対の面、および透光性基板端面の一領域を樹脂で被覆することにより、キズ、クラックの発生を低減し、半導体装置の歩留まりを向上することができる。
よって、薄型であっても取り扱いやすく、信頼性の高い半導体装置を提供することができる。
また、透光性基板を分断する前に、透光性基板の厚さを小さくし、分断工程を２段階で行うことで、透光性基板を分断加工する際の切削工具の消耗を低減することが可能となる。透光性基板の大型化、分断する半導体装置の小型化に伴い、切削工具の処理領域は増加するのでさらに切削工具の消耗は大きくなる。よって、切削工具の消耗を低減することができる本明細書に開示する発明は、大面積基板、より小型な半導体装置において、特に有益である。これにより半導体装置をより安価に製造することができる。透光性基板の厚さが薄いため、半導体装置のサイズを薄型化することができる。
（実施の形態２）
本明細書に開示する半導体装置において、半導体素子層に含まれる半導体素子として様々な形態の電界効果トランジスタを用いることができる。本実施の形態では、適用することができる半導体素子として、単結晶半導体層を有する電界効果トランジスタについて詳細に説明する。
以下、透光性基板上に、単結晶半導体基板より単結晶半導体層を設け、半導体素子層に含まれる半導体素子を形成する方法を図１５及び図１６を用いて説明する。
図１５（Ａ）に示す単結晶半導体基板１１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加（導入）し、脆弱化層１１１０を形成する。イオンの添加は透光性基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを添加する際の加速電圧はこのような厚さを考慮して、単結晶半導体基板１１０８に添加されるようにする。本明細書においては、単結晶半導体基板へイオンを添加し、イオンにより微小な空洞を有するように脆弱化された領域を脆弱化層という。
単結晶半導体基板１１０８には、市販の単結晶半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。透光性基板上に得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することができる。
また、単結晶半導体基板１１０８は、作製する半導体素子（本実施の形態においては電界効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として｛１００｝面、｛１１０｝面など有する単結晶半導体基板を用いることができる。
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン添加剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
単結晶半導体基板１１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１１０８表面を清浄化する。
脆弱化層１１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法（ＩＩ法と略記する）によって添加（導入）すればよい。脆弱化層１１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。ハロゲン元素としてフッ素イオンを添加する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に添加する方式をいう。
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみ、（又はＨ２ ＋のみ）を選択的に加速して添加することができる。
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種を作り、それらを加速して単結晶半導体基板にドープする。例えば、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含む水素では、ドープされるイオンは、代表的にＨ３ ＋イオンが５０％以上、例えばＨ３ ＋イオンが８０％、他のイオン（Ｈ２ ＋、Ｈ３ ＋イオン）が２０％、が一般的である。Ｈ３ ＋イオンのイオン種のみとして添加することもここではイオンドープとする。
また、一又は複数の同一の原子から成る質量の異なるイオンを添加してもよい。例えば、水素イオンを添加する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを添加する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量のイオンを単結晶半導体基板に添加することができる。一方、イオン注入法に用いるイオン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャンさせて処理する。
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）が半導体基板に添加される（打ち込まれる）際の水素イオン種の割合は、イオンドーピング法とイオン注入法で大きく異なる。
Ｈ３ ＋をより多く打ち込むという観点からすれば、イオン注入装置よりイオンドーピング装置を用いる方が好ましいといえる。
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを添加した場合、添加されたフッ素等が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こり、脆弱化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを添加した後に、水素イオンを添加して空洞内に水素を含ませるようにしても良い。単結晶半導体基板から薄い単結晶半導体層を剥離するために形成する脆弱化層は、脆弱化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導体基板上に形成してもよい。
脆弱化層の形成に当たってはイオンを高ドーズ条件で添加する必要があり、単結晶半導体基板１１０８の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン添加に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
例えば、単結晶半導体基板１１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
また、単結晶半導体基板１１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板１１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板１１０８と形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１１０８と絶縁層との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板１１０８の汚染を防止する保護層としての機能を発現させることができる。
脆弱化層１１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積した膜の厚さと、目的とする単結晶半導体基板より分離して透光性基板上に転置される単結晶半導体層の膜厚と、添加するイオン種によって調整することができる。
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを添加して脆弱化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを添加し脆弱化層を形成した場合、目的とする単結晶半導体基板より分離して透光性基板上に転置（転載）される単結晶半導体層として、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層として単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、透光性基板に転置される単結晶半導体層の膜厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、透光性基板に転置される単結晶半導体層の膜厚は約７０ｎｍとなる。
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で添加し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして添加することができる。また、水素を原料ガスとするとＨ３ ＋イオンやＨ２ ＋イオンを主なイオンとして添加することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で添加し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
また、透光性基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は透光性基板側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含んでいてもよい。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよい。
絶縁層において、接合を形成する面の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｍ２、又は１０μｍ２である。
透光性基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設けると強固な接合を形成することができる。
本実施の形態では、図１５（Ｂ）で示すように透光性基板と接合を形成する面に絶縁層１１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
透光性基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
図１５（Ｃ）は透光性基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。透光性基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶縁層１１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
そして、透光性基板１１０１上のブロッキング層１１０９と絶縁層１１０４を密着させることにより接合が形成される（ボンディングされるともいう）。この接合はファン・デル・ワールス力が作用しており、透光性基板１１０１と単結晶半導体基板１１０８とを圧接することで水素結合により強固な接合を形成することが可能である。
圧接する際に、基板四隅の一ヶ所を１００ｋＰａ〜５０００ｋＰａの圧力で抑えると、接合面同士が近づき、ファン・デル・ワールス力から水素結合へ移行することができる。基板内において一ヶ所の接合面が近接すると、隣接する接合面も近接し水素結合へ移行するため、接合面全域が水素結合へ移行することができる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
また、透光性基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
図１５（Ｄ）において、透光性基板１１０１と単結晶半導体基板１１０８を貼り合わせた後、加熱処理を行い脆弱化層１１１０を劈開面として単結晶半導体基板１１０８を透光性基板１１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化層１１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１１０に沿って劈開することが可能となる。絶縁層１１０４はブロッキング層１１０９を介して透光性基板１１０１と接合しているので、透光性基板１１０１上には単結晶半導体基板１１０８と同じ結晶性の単結晶半導体層１１０２が残存することとなる。
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
４００℃〜７００℃の温度域での熱処理により、絶縁層と透光性基板との接合は水素結合から共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基板より単結晶半導体層を剥離することができる。熱処理を行った後は透光性基板と単結晶半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに透光性基板と単結晶半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に話すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく透光性基板及び単結晶半導体基板の両基板を離すことができる。
なお、図１５、図１６においては、単結晶半導体基板１１０８が透光性基板１１０１より小さいサイズの例を示すが、それに限定されず、単結晶半導体基板１１０８と透光性基板１１０１が同じサイズであってもよいし、単結晶半導体基板１１０８が透光性基板１１０１より大きいサイズであってもよい。
図１６は透光性基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図１６（Ａ）は保護層１１２１として酸化シリコン膜が形成された単結晶半導体基板１１０８に電界で加速されたイオンを所定の深さに添加し、脆弱化層１１１０を形成する工程を示している。イオンの添加は図１５（Ａ）の場合と同様である。単結晶半導体基板１１０８の表面に保護層１１２１を形成しておくことでイオン添加によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１１２１によって、単結晶半導体基板１１０８から形成される単結晶半導体層１１０２に対する不純物の拡散防止効果を発現する。
図１６（Ｂ）は、ブロッキング層１１０９及び絶縁層１１０４が形成された透光性基板１１０１と単結晶半導体基板１１０８の保護層１１２１が形成された面を密着させて接合を形成する工程を示している。透光性基板１１０１上の絶縁層１１０４と単結晶半導体基板１１０８の保護層１１２１を密着させることにより接合が形成される。
その後、図１６（Ｃ）で示すように単結晶半導体基板１１０８を剥離する。単結晶半導体層を剥離する熱処理は図１５（Ｄ）の場合と同様にして行う。このようにして図１６（Ｃ）で示す絶縁層を介して単結晶半導体層を有するＳＯＩ構造の半導体基板を得ることができる。
また、単結晶半導体基板より分離し、透光性基板に転置された単結晶半導体層は、分離工程およびイオン注入工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレーザ光を用いることができる。
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電子ビームなどを用いることができる。
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定することができる。
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、透光性基板の温度上昇を抑えることができる。
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高めることができる。
研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して単結晶半導体層を露出させると好適である。
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。
また、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的にエッチングし、形状を加工された複数の単結晶半導体層を、透光性基板に転載してもよい。透光性基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受けない。そのために大型の透光性基板への単結晶半導体層の転載がより効率よく行うことができる。
さらに、透光性基板上に貼り合わせられた単結晶半導体層に対して、エッチングを行い、単結晶半導体層の形状を加工、修正し精密に制御してもよい。これにより、半導体素子の単結晶半導体層の形状に加工でき、レジストマスク形成時の露光の回り込みなどによるパターンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位置の誤差や形状不良を修正することができる。
従って、透光性基板に所望の形状の複数の単結晶半導体層を、歩留まりよく形成することができる。よって、大面積基板により精密な高性能の半導体素子及び集積回路を有する半導体装置を高スループットで生産性よく作製することができる。
また、単結晶半導体基板より単結晶半導体層を分離してから、透光性基板に貼り合わせてもよい。劈開により露出される単結晶半導体層の表面を透光性基板側に向けて貼り合わせてもよいし、劈開により露出される単結晶半導体層の表面とゲート絶縁膜とが接するように、単結晶半導体層を透光性基板上に貼り合わせてもよい。
本実施の形態において、単結晶半導体基板１１０８として単結晶シリコン基板を適用した場合は、単結晶半導体層１１０２として単結晶シリコン層を得ることが可能である。また、本実施の形態の半導体装置の製造方法は、プロセス温度を７００℃以下とすることができるため、透光性基板１１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の透光性基板上に作製することができる。
本実施の形態は、実施の形態１と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態２において、単結晶半導体基板より透光性基板へ単結晶半導体層を接合する工程の異なる例を示す。従って、実施の形態２と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
まず、単結晶基板側の処理を説明する。本実施の形態では、単結晶半導体基板を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行う。熱酸化としては、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。単結晶半導体基板の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は単結晶半導体基板と、透光性基板に形成される絶縁層との界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板と絶縁層との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して単結晶半導体基板の汚染を防止する保護層としての機能を発現させることができる。
単結晶半導体基板にイオンを導入し、脆弱化層を形成する。脆弱化層が形成される領域の深さは、導入されるイオンの加速エネルギーと入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。
イオンの導入の際に用いるガスとしては、水素ガス、希ガス等があるが、本実施の形態では水素ガスを用いることが好ましい。イオンドーピング法で水素ガスを用いた場合、生成するイオン種は、Ｈ＋、Ｈ２ ＋及びＨ３ ＋であるが、Ｈ３ ＋が最も多く導入されることが好ましい。Ｈ３ ＋はＨ＋、Ｈ２ ＋よりもイオンの導入効率がよく、導入時間の短縮を図ることができる。また、後の工程において脆弱化層に亀裂が生じやすくなる。
次に、透光性基板側の処理を説明する。まず透光性基板の表面を洗浄する。洗浄は、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行えばよく、本実施の形態では、塩酸過水を用いて超音波洗浄を行う。
次に、洗浄によって表面のゴミ等の不純物などを除去された透光性基板にプラズマ処理による平坦化処理を行う。本実施の形態では、プラズマ処理は真空チャンバー内でアルゴン（Ａｒ）ガスなどの不活性ガスを用い、被処理物である透光性基板にバイアス電圧を印加してプラズマ状態として行う。不活性ガスとともに、酸素（Ｏ２）ガス、窒素（Ｎ２）ガスを導入してもよい。
透光性基板を陰極方向とし、プラズマ中のＡｒの陽イオンを陰極方向に加速し、透光性基板に衝突させる。Ａｒの陽イオンの衝突によって透光性基板表面がスパッタエッチングされ、透光性基板表面の凸部をエッチングし、透光性基板の表面を平坦化することができる。反応ガスは、透光性基板表面のスパッタエッチングによって生じる欠陥を補修する効果がある。
次に、透光性基板上に絶縁層を形成する。本実施の形態では、シリコン系の絶縁層以外の絶縁層である酸化アルミニウムを主成分とする酸化膜を用いる。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含む酸化アルミニウムを用いてもよい。
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すればよい。
ターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパッタすること（反応性スパッタリング法）により、絶縁層を形成する。金属としては、アルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電源又は高周波（ＲＦ）電源を用いて行えばよい。
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタすること（ＲＦスパッタリング法）により、絶縁層を形成する。金属酸化物としては、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッタリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
アルミニウムを主成分とする酸化膜は透光性基板に含まれる可動イオンや水分等の不純物が、後に透光性基板上に形成される単結晶半導体膜に拡散することを防ぐことができる。
次に、単結晶半導体基板の表面と透光性基板の表面とを対向させ、単結晶半導体基板と絶縁層とをボンディングする。単結晶半導体基板と透光性基板上に形成された絶縁層の表面とを密着させることにより接合が形成される。
なお、単結晶半導体基板と透光性基板をボンディングさせる前に、透光性基板上に形成された絶縁層の表面処理を行うことが好ましい。
次に、実施の形態２と同様に、加熱処理を行い脆弱化層にて分離（劈開）することにより、透光性基板上に絶縁層を介して単結晶半導体層を形成することができる。
透光性基板上に設けられた単結晶半導体層を用いて半導体素子層を形成することができる。
次に、分離された単結晶半導体基板を繰り返し利用する工程（半導体基板再生処理）について説明する。
まず、分離された単結晶半導体基板を取り出す。エッジロールオフの影響により、単結晶半導体基板の端部において透光性基板との貼り合わせが十分に行われない場合がある。その結果、端部において単結晶半導体基板は脆弱化層にて分離されず、絶縁層等が残存する場合がある。
単結晶半導体基板の端部における残渣部分を除去する。残渣部分は、ウェットエッチング処理を行うことにより除去することができる。具体的には、フッ化水素酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）をエッチャントとして用いてウェットエッチングを行う。
また、水素イオンが導入された脆弱化層は、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いてウェットエッチングすることにより、除去することができる。このような処理を行うことにより、単結晶半導体基板の端部における残渣物による段差が緩和される。
次に、単結晶半導体基板をハロゲン雰囲気中で酸化することにより、酸化膜を形成し、その後当該酸化膜を除去する。ハロゲンとしては塩化水素（ＨＣｌ）を用いることができる。こうすることでハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。
次に、単結晶半導体基板に研磨処理としてＣＭＰ処理を行う。その結果、単結晶半導体基板の端部における段差を除去し、単結晶半導体基板の表面を平坦にすることができる。その後、得られた単結晶半導体基板を母体ウエハーとして再度利用する。
本実施の形態で示したように、単結晶半導体基板の再生処理工程により単結晶半導体基板を繰り返し利用することによって、低コスト化を図ることができる。また、本実施の形態で示した単結晶半導体基板の再生処理工程を用いることにより、単結晶半導体基板を繰り返し利用した場合であっても、単結晶半導体基板の表面を十分に平坦化することができるため、単結晶半導体基板と透光性基板との密着性を向上させ、貼り合わせ不良を低減することができる。
本実施の形態は実施の形態１及び実施の形態２と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、半導体装置に筐体を形成して光の入射する方向を制御した例を、図７及び図８を用いて説明する。
図７は、図５（Ｂ）の半導体装置に、基板３６０の電極３６１、３６２を、はんだ３６３、３６４で端子電極１１５ａ、１１５ｂに実装した後に、筐体６０１を形成して、光電変換層３７１に入射する光を、透光性基板１０９側から入るようにしたものである。筐体６０１には、透光性基板１０９側の光電変換層３７１が形成される領域に開口部が設けられている。
透光性基板１０９側から入射した光は、透光性樹脂層１１４、１１０を通して光電変換層３７１に入射し光電流を発生させ、光を検知することが可能である。
また筐体６０１は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。
図８は、筐体６０１に開口ではなく、筐体に透光性材料を用いて形成する透光性領域６０２を形成する例である。
なお本実施の形態は、本明細書の他の実施の形態と適宜組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、本明細書に開示する発明により得られたセンサを含む様々な電子機器の例について説明する。本明細書に開示する発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビジョン装置などが挙げられる。それらの電子機器の具体例を図１０（Ａ）乃至（Ｃ）、図１１（Ａ）（Ｂ）、図１２、図１３（Ａ）（Ｂ）、及び図１４に示す。
図１０（Ａ）乃至（Ｃ）は携帯電話であり、図１０（Ａ）は、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、センサ７１２を有している。
センサ７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールや、センサ７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
図１０（Ｂ）及び図１０（Ｃ）に携帯電話の別の例を示す。図１０（Ｂ）及び図１０（Ｃ）において、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、センサ７２７、センサ７２８を示している。
図１０（Ｂ）に示す携帯電話では、本体７２１に設けられたセンサ７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
また図１０（Ｃ）に示す携帯電話では、図１０（Ａ）の構成に加えて、本体７２１の内部にセンサ７２８を設けている。センサ７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
図１１（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
また図１１（Ｂ）は表示装置の例であるテレビジョン装置であり、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
図１１（Ａ）のコンピュータに設けられる表示部７３３、及び図１１（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１２に示す。
図１２に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び基板７５１ｂ、基板７５１ａ及び基板７５１ｂに挟まれた液晶層７５５、偏光フィルタ７５２ａ及び偏光フィルタ７５２ｂ、及びバックライト７５３等を有している。また筐体７６１にはセンサ７５４が形成されている。
本明細書に開示する発明を用いて作製されたセンサ７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
図１３（Ａ）及び図１３（Ｂ）は、本明細書に開示する発明を用いたセンサ８１０を含むカメラ、例えばデジタルカメラの例を示す図である。図１３（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１３（Ｂ）は、後面方向から見た斜視図である。図１３（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７、センサ８１０が備えられている。
また、図１３（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３ａ、８１３ｂが備えられている。
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のオン、オフを切り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図１３（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本明細書に開示する発明を適用し、センサ８１０を図１３（Ａ）及び図１３（Ｂ）に示すカメラに組み込むと、センサ８１０が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。本明細書に開示する発明のセンサは、薄型なため、実装しても装置を小型化することができる。センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。
本明細書に開示する発明は、音響再生機能を有する携帯情報端末にも適用することができる。図１４は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図１４に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４、センサ２１３５、センサ２１３６、制御部２１３７等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。
センサ２１３５は光を検出する光センサであるので、イヤホンにおいて、イヤホン装着時に遮光される領域に設けられる。一方、センサ２１３６は感圧センサであるので、イヤホンにおいてイヤホン装着時に耳と接触する領域に設けられる。センサ２１３５においては光の検出の有無、センサ２１３６では圧力の検出の有無により、イヤホンの装着、非装着を検出することができる。センサ２１３５及びセンサ２１３６より検出された情報により制御部２１３７が、イヤホンの装着時はデジタルプレーヤーがオン、非装着時はオフとなるように制御する。従って、デジタルプレーヤー本体２１３０の操作部２１３３を直接操作しなくても、イヤホンの装着、非装着によって自動的にデジタルプレーヤーのオン、オフの切り替えを行うことができる。
また、メモリ部２１３２を用いて、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。なお、メモリ部２１３２に設けられたメモリは、取り出し可能な構成としてもよい。
また本明細書に開示する半導体装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
なお本実施の形態は、本明細書の他の実施の形態と適宜組み合わせて行うことができる。

Claims (18)

  1. 側面に段差を有し、幅寸法は前記段差よりも一方の面に向かう先の部分が小さい透光性基板と、
    前記透光性基板の他方の面に設けられた半導体素子層と、
    前記透光性基板の一方の面及び側面の一部を覆う第１の透光性樹脂層及び第２の透光性樹脂層の積層とを有し、
    前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色であることを特徴とする半導体装置。
  2. 請求項１において、前記透光性基板の断面は凸字形状であることを特徴とする半導体装置。
  3. 一方の面を上底面とする断面において、側面が上段の厚さが下段の厚さより厚い階段状の台形である透光性基板と、
    前記透光性基板の他方の面に設けられた半導体素子層と、
    前記透光性基板の一方の面及び側面の一部を覆う第１の透光性樹脂層及び第２の透光性樹脂層の積層とを有し、
    前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色であることを特徴とする半導体装置。
  4. 請求項３において、前記台形の前記上段は前記下段に向かって湾曲していることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一項において、前記第１の透光性樹脂層が有彩色であることを特徴とする半導体装置。
  6. 請求項５において、前記第２の透光性樹脂層の膜厚が、前記第１の透光性樹脂層の膜厚より厚いことを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか一項において、前記第１の透光性樹脂が接している前記透光性基板の側面は、裾広がりの曲面を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項において、前記透光性基板の下底面及び上底面は四角形であり、前記下底面の面積の方が前記上底面の面積より大きいことを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか一項において、前記半導体素子層は光電変換素子と、前記光電変換素子の出力を増幅する増幅回路とを有し、
    前記光電変換素子はｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層が積層された構造を含むことを特徴とする半導体装置。
  10. 請求項１乃至９のいずれか一項において、前記有彩色は赤色であることを特徴とする半導体装置。
  11. 請求項１乃至９のいずれか一項において、前記有彩色は緑色であることを特徴とする半導体装置。
  12. 請求項１乃至９のいずれか一項において、前記有彩色は青色であることを特徴とする半導体装置。
  13. 請求項１乃至１２のいずれか一項において、前記透光性基板はガラス基板であることを特徴とする半導体装置。
  14. 透光性基板上に複数の半導体素子層を形成し、
    前記透光性基板の厚さを薄くし、
    前記透光性基板の前記複数の半導体素子層同士の間に溝を形成し、
    前記溝を形成された透光性基板上に第１の透光性樹脂層を形成し、
    前記第１の透光性樹脂層上に第２の透光性樹脂層を形成し、
    前記透光性基板の溝、前記第１の透光性樹脂層及び前記第２の透光性樹脂層を切断し、
    前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色の着色材料を含ませて形成することを特徴とする半導体装置の作製方法。
  15. 透光性基板上に複数の半導体素子層を形成し、
    前記透光性基板の厚さを薄くし、
    前記透光性基板の前記複数の半導体素子層同士の間に溝を形成し、
    前記溝を形成された透光性基板上に第１の透光性樹脂層を形成し、
    前記第１の透光性樹脂層上に第２の透光性樹脂層を形成し、
    前記透光性基板の溝、前記第１の透光性樹脂層及び前記第２の透光性樹脂層を、前記透光性基板側より切断し、
    前記第１の透光性樹脂層及び前記第２の透光性樹脂層の一方は有彩色の着色材料を含ませて形成することを特徴とする半導体装置の作製方法。
  16. 請求項１４又は請求項１５において、前記第１の透光性樹脂層を有彩色の着色材料を含ませて形成することを特徴とする半導体装置の作製方法。
  17. 請求項１４乃至１６のいずれか一項において、前記透光性基板の溝、前記第１の透光性樹脂層及び前記第２の透光性樹脂層を切断する切断面の幅は、前記溝の幅より狭いことを特徴とする半導体装置の作製方法。
  18. 請求項１４乃至１７のいずれか一項において、前記溝はダイサーを用いて形成することを特徴とする半導体装置の作製方法。
JP2009004432A 2008-01-22 2009-01-13 半導体装置及び半導体装置の作製方法 Expired - Fee Related JP5317712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009004432A JP5317712B2 (ja) 2008-01-22 2009-01-13 半導体装置及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008011139 2008-01-22
JP2008011139 2008-01-22
JP2009004432A JP5317712B2 (ja) 2008-01-22 2009-01-13 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009200477A JP2009200477A (ja) 2009-09-03
JP5317712B2 true JP5317712B2 (ja) 2013-10-16

Family

ID=40875470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009004432A Expired - Fee Related JP5317712B2 (ja) 2008-01-22 2009-01-13 半導体装置及び半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8324079B2 (ja)
JP (1) JP5317712B2 (ja)
CN (1) CN101919057B (ja)
TW (1) TWI427777B (ja)
WO (1) WO2009093623A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206504A (ja) * 2008-02-01 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI759441B (zh) * 2018-03-07 2022-04-01 優顯科技股份有限公司 光電半導體裝置的製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
KR20100088833A (ko) * 2009-02-02 2010-08-11 삼성전자주식회사 이어폰 장치 및 그 운용 방법
US8921857B2 (en) * 2009-06-18 2014-12-30 Sharp Kabushiki Kaisha Semiconductor device
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR102220018B1 (ko) 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102986051B (zh) * 2010-04-06 2016-05-11 康纳卡科技公司 光伏电池及其制备方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
JP5627399B2 (ja) * 2010-11-05 2014-11-19 キヤノン株式会社 保護層付き基板の製造方法および基板加工方法
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
JP5599342B2 (ja) * 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
JP2013143426A (ja) * 2012-01-10 2013-07-22 Nitto Denko Corp 導電性接着シートおよび太陽電池モジュール
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6367084B2 (ja) 2014-10-30 2018-08-01 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
TWI628723B (zh) * 2015-03-10 2018-07-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN104966737A (zh) * 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105513960B (zh) * 2016-01-27 2019-01-11 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法
US10247865B2 (en) * 2017-07-24 2019-04-02 Viavi Solutions Inc. Optical filter
JP6616457B2 (ja) * 2018-06-21 2019-12-04 株式会社東芝 チップの接合方法及びチップの接合装置
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
CN111865429B (zh) * 2019-04-30 2022-05-27 深圳市聚飞光电股份有限公司 光电接收器及光电接收器的制作方法
US11901256B2 (en) * 2021-08-31 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor package, and methods of manufacturing the same

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065760B2 (ja) * 1983-02-14 1994-01-19 三洋電機株式会社 感 光 装 置
JPH0290103A (ja) * 1988-09-28 1990-03-29 Dainippon Printing Co Ltd 色分離フィルター及びその製法
JPH03278458A (ja) * 1990-03-08 1991-12-10 Sharp Corp 薄膜受光装置
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP3278458B2 (ja) * 1992-06-17 2002-04-30 バンドー化学株式会社 高負荷用伝動ベルト
JPH0677510A (ja) 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JP3297953B2 (ja) * 1993-09-16 2002-07-02 大日本印刷株式会社 カラーフィルターの面取り分離加工方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5910687A (en) 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002329576A (ja) 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
WO2003028072A1 (fr) 2001-09-20 2003-04-03 Renesas Technology Corp. Procede de fabrication de dispositif semi-conducteur
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004265889A (ja) 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026314A (ja) 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP2006032886A (ja) 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
US8704803B2 (en) 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100785488B1 (ko) 2005-04-06 2007-12-13 한국과학기술원 이미지 센서 모듈 및 이의 제조 방법
US8153511B2 (en) 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2006191126A (ja) * 2006-01-30 2006-07-20 Sanyo Electric Co Ltd 半導体装置の製造方法
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US7833881B2 (en) 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US20090004764A1 (en) 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR101401528B1 (ko) 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5437626B2 (ja) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206504A (ja) * 2008-02-01 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI759441B (zh) * 2018-03-07 2022-04-01 優顯科技股份有限公司 光電半導體裝置的製造方法

Also Published As

Publication number Publication date
TWI427777B (zh) 2014-02-21
US20090183766A1 (en) 2009-07-23
CN101919057B (zh) 2012-07-04
US8610152B2 (en) 2013-12-17
WO2009093623A1 (en) 2009-07-30
JP2009200477A (ja) 2009-09-03
TW200950068A (en) 2009-12-01
US20130087876A1 (en) 2013-04-11
CN101919057A (zh) 2010-12-15
US8324079B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
JP5317712B2 (ja) 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) 半導体装置
JP5433272B2 (ja) 半導体装置及び半導体装置の作製方法
JP5437626B2 (ja) 半導体装置及び半導体装置の作製方法
US9804080B2 (en) Color sensor and electronic device having the same
JP5325567B2 (ja) 半導体装置の作製方法
JP4954498B2 (ja) 半導体装置の作製方法
JP5587558B2 (ja) 光電変換装置
JP5303161B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120111

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees