TWI500118B - 半導體基底之製造方法 - Google Patents

半導體基底之製造方法 Download PDF

Info

Publication number
TWI500118B
TWI500118B TW100140716A TW100140716A TWI500118B TW I500118 B TWI500118 B TW I500118B TW 100140716 A TW100140716 A TW 100140716A TW 100140716 A TW100140716 A TW 100140716A TW I500118 B TWI500118 B TW I500118B
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
semiconductor layer
layer
laser light
Prior art date
Application number
TW100140716A
Other languages
English (en)
Other versions
TW201234539A (en
Inventor
Kosei Nei
Akihisa Shimomura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201234539A publication Critical patent/TW201234539A/zh
Application granted granted Critical
Publication of TWI500118B publication Critical patent/TWI500118B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/354—Working by laser beam, e.g. welding, cutting or boring for surface treatment by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Laser Beam Processing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

半導體基底之製造方法
本發明有關於半導體基底、製造半導體基底的方法、及使用半導體基底來製造半導體裝置的方法。
近年來，作為半導體基底，已廣泛使用了絕緣體上覆矽(SOI)基底，其中絕緣層及單晶矽層設置在支撐基底上方(亦稱為基底基底)。
提供Smart Cut(註冊商標)、外延層轉移(ELTRAN)(註冊商標)等等為用以製造SOI基底之典型方法。
於下敘述使用玻璃基底作為支撐基底來製造SOI基底的一種典型的方法。首先，藉由植入氫離子到單晶矽基底，在自單晶矽基底的表面之預定深度形成脆化區域(亦稱為受損區域)。接著，將單晶矽基底與支撐基底互相接合，其之間夾置絕緣層。之後，執行熱處理並在脆化區域斷開(分開)單晶矽基底，使得可在支撐基底上方形成絕緣層及薄單晶矽層。亦即，藉由將形成單晶矽基底的一部分之單晶矽層轉移到支撐基底來製造SOI基底。
以製造SOI基底的上述方法轉移到支撐基底的單晶矽層會有不平坦表面。因此，需要平坦化單晶矽層的表面的步驟。作為平坦化單晶矽層的方法之一個典型範例，執行一種方法，其中以雷射光照射單晶矽層的表面以熔化單晶矽層的凹部及凸部並執行固體化，因而可提供經平坦化的單晶矽層(參見專利文獻1)。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請案號2008-288563
然而，在以用於平坦化轉移到支撐基底的單晶矽層之表面的雷射光照射時，在諸如原生氧化層的氧化物絕緣層存在於單晶矽層的表面上方的情況中，包含在氧化物絕緣層中的氧會混合到單晶矽層的熔化部分中。據此，雖平坦化了固化單晶矽層的表面，單晶矽層會包括缺陷。
另一方面，當在平坦化用的雷射光照射之前移除掉在轉移到支撐基底的單晶矽層之表面上方的氧化物絕緣層時，在移除氧化物絕緣層的時候，會各向同性蝕刻支撐基底，並在支撐基底上方的氧化物絕緣層的邊緣部分下方形成空隙，使得轉移到支撐基底的單晶矽層之邊緣部分很有可能會發生剝離。
單晶矽層之邊緣部分的剝離導致粒子的產生，其造成半導體基底的良率下降。
因此，本發明之一實施例的一目的在於減少半導體基底中的缺陷。本發明之一實施例的另一目的在於以高良率製造具有較少缺陷的半導體基底。本發明之一實施例的另一目的在於以高良率製造半導體裝置。
本發明之一實施例為製造半導體基底(SOI基底)之方法。在該方法中，在支撐基底上方形成半導體層，其之間夾置氧化物絕緣層，增加在半導體層的邊緣部分中支撐基底與氧化物絕緣層之間的黏合性，接著移除在半導體層的一表面上方的絕緣層，並以雷射光照射半導體層，以獲得平坦化的半導體層。
作為增加在半導體層的邊緣部分中支撐基底與氧化物絕緣層之間的黏合性之一種方法，有一種從半導體層的該表面執行雷射光照射之方法。此時，以具有允許增加支撐基底與氧化物絕緣層之間的黏合性的能量之雷射光照射半導體層的邊緣部分。注意到較佳雷射光具有能完全熔化被照射的半導體層之能量。因此，雷射光的能量轉移到氧化物絕緣層，使得支撐基底與氧化物絕緣層之間的黏合性增加。因此，在移除半導體層的表面上方的絕緣層之步驟中，可防止半導體層的邊緣部分的掀起及剝離。注意到被雷射光照射完全熔化的半導體層之一部分會重新結晶而成為多晶半導體區域。
作為增加在半導體層的邊緣部分中支撐基底與氧化物絕緣層之間的黏合性之另一種方法，有一種加熱半導體層的邊緣部分的方法。此時，在允許增加支撐基底與氧化物絕緣層之間的黏合性的溫度加熱半導體層的邊緣部分。注意到較佳該加熱溫度低於支撐溫度的應變點。加熱的結果為增加支撐基底與氧化物絕緣層之間的黏合性。因此，在移除半導體層的表面上方的絕緣層之步驟中，可防止半導體層的邊緣部分的掀起及剝離。
此外，本發明之一實施例為一種製造半導體裝置的方法。該方法如下：在支援基底上方形成半導體層，其之間夾置著氧化物絕緣層；增加在支撐基底與半導體層的邊緣部分中的氧化物絕緣層之間的黏合性；接著移除在半導體層的一表面上方的絕緣層；以雷射光照射半導體層，以獲得平坦化的半導體層；並使用該半導體層來製造半導體元件。
注意到在此說明書中，「單晶」一詞意指具有週期結構的晶體且在晶體的任何部分中之晶軸同方向取向。然而，單晶中可能包括諸如缺陷及晶格扭曲的規律性的無序。
此外，在此說明書中，半導體基底意指一種基底(如SOI基底)，其中半導體層形成在支撐基底上方，且兩者之間夾置一絕緣層。
根據本發明之一實施例，可獲得具有較少缺陷及平坦化表面的半導體基底。此外，根據本發明之一實施例，可以高良率製造具有較少缺陷及平坦化表面的半導體基底。此外，根據本發明之一實施例，可增加半導體裝置的生產力。
此後，將參照圖示敘述本發明之實施例。注意到本發明不限於下列說明且熟悉此技藝人士可輕易理解到可以各種方式的修改模式及細節而不背離本發明之精神及範疇。據此，本發明不應解釋成限制於後續提出之實施例的說明。注意到在於下將敘述的本發明之結構中，相同標號用來標示不同圖中的相同構件。
(實施例1)
在此實施例中，將敘述半導體基底的結構之一種模式及製造該半導體基底的方法之一種模式。
將參照第1A至1G圖來敘述製造半導體基底的方法。
首先，備置支撐基底51(亦稱為基底基底)(見第1A圖)。
作為支撐基底51，使用諸如玻璃基底、陶瓷基底、石英基底、或藍寶石基底的絕緣基底。注意到適當時可使用諸如塑膠基底、諸如矽基底的半導體基底、或諸如金屬基底或不鏽鋼基底的金屬基底之絕緣基底作為支撐基底51。
在採用玻璃基底的情況中，應變點高於或等於580℃及低於或等於730℃的玻璃基底為較佳。此外，玻璃基底較佳為無鹼玻璃基底。作為無鹼玻璃基底的材料，例如，使用諸如鋁矽酸玻璃、鋁硼矽酸玻璃、鋇硼矽酸玻璃的玻璃材料。當使用不昂貴的玻璃或塑膠玻璃時，可減少成本。
可在支撐基底51的表面上方形成絕緣層。藉由設置絕緣層，在支撐基底51含有雜質(如鹼性金屬或鹼土金屬)的情況中，可防止雜質擴散到將於後續步驟中轉移到支撐基底51的半導體層中。作為絕緣層，可提供氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或之類，其可藉由濺鍍法或CVD法加以形成。
注意到氧氮化矽含有比氮更多的氧，且氮氧化矽含有比氧更多的氮。在此，依據由盧瑟福(Rutherford)背向散射能譜測定法或氫前向散射能譜測定法的測量結果來比較含量。
接著，備置具有脆化區域55(亦稱為受損區域)的半導體基底53(見第1B圖)。注意到較佳半導體基底53的至少一個表面設有氧化物絕緣層57。於下敘述製造具有脆化區域55的半導體基底53之方法。
作為半導體基底53，提出使用諸如矽、矽鍺、碳化矽、砷化鎵、或磷化銦的半導體材料所形成的多晶基底或單晶基底。在此，使用單晶矽基底作為半導體基底53。
作為半導體基底53，可適當使用圓形半導體基底、藉由處理圓形半導體基底而得之矩形半導體基底、或之類。在此，使用矩形半導體基底作為半導體基底53。
之後，在半導體基底53中形成脆化區域55(亦稱為受損區域)。
以藉由電場加速的離子(離子束)照射半導體基底53，並將離子引進到自半導體基底53之表面的一預定深度，以形成微孔。形成微孔於其中的區域為脆化區域55。取決於形成脆化區域55的深度，決定自半導體基底53分離之半導體層的厚度。自半導體基底53的表面之形成脆化區域55的深度係大於或等於50 nm並小於或等於1μm，較佳大於或等於50 nm並小於或等於300 nm。
此外，可使用氫、惰性元素、或鹵素藉由離子摻雜法或離子佈植法來執行離子的引進。作為惰性元素，例如使用氦，且作為鹵素，例如使用氟。
接著，在半導體基底53的至少一表面上形成氧化物絕緣層57。氧化物絕緣層57作用為接合兩個基底的接合層。作為氧化物絕緣層57，可藉由諸如濺鍍法或CVD法的薄膜沈積法來形成氧化矽層、氧氮化矽層、或之類。替代地，作為氧化物絕緣層57，可使用諸如四乙氧基矽烷的有機矽烷來形成氧化矽層。又替代地，可藉由熱氧化半導體基底53在半導體基底53的整個表面上方形成氧化物絕緣層。注意到在藉由熱氧化形成氧化物絕緣層57的情況中，可藉由執行在含氧及氯化氫的周圍環境中形成含氯的氧化物絕緣層。
在此，藉由在含氧及氯化氫的周圍環境中之熱氧化來氧化半導體基底53的表面，所以形成含氯之氧化矽層作為氧化物絕緣層57。
注意到形成具有脆化區域55及氧化物絕緣層57的半導體基底53之上述方法之外，還有一種方法，其中藉由陽極化半導體基底的一表面來形成多孔區域，在多孔區域上方晶膜生長半導體層，並接著在半導體層上方形成氧化物絕緣層。
接著，將半導體基底53與支撐基底51互相接合，之間夾置氧化物絕緣層57(見第1C圖)。
注意到較佳在執行接合前使支撐基底51或半導體基底53的待接合表面(亦稱為接合表面)受到表面處理。藉由執行表面處理，改善親水性或乾淨性，藉此可改善在接合的時候之接合強度。注意到可對支撐基底51及半導體基底53的待接合表面之至少一者執行表面處理。
注意到，作為表面處理，可提出濕處理(如臭氧水清洗、兆聲波清洗、及雙流體清洗)及乾處理(如紫外線處理、臭氧處理、電漿處理、及自由基處理)。此外，可結合執行這些處理。
此外，在支撐基底51及半導體基底53的接合前，可在允許水蒸發的溫度加熱支撐基底51或半導體基底53，典型高於或等於55℃且低於或等於100℃，以移除在支撐基底51或氧化物絕緣層57的表面上之濕氣。因此，可防止殘留濕氣連同氣體與粒子進入到支撐基底51與氧化物絕緣層57之間的介面中；故可防止缺陷性接合。
接著，在兩個接合基底中，在脆化區域55斷開(分開)半導體基底53。因此，形成為半導體基底53之一部分的半導體層59可設置在支撐基底51上。注意到作為此斷開的結果，在於半導體基底的整個表面上方形成氧化物絕緣層57的情況中，亦斷開氧化物絕緣層57。斷開的氧化物絕緣層57稱為氧化物絕緣層61(見第1D圖)。
在此，藉由熱處理在脆化區域55斷開半導體基底53。可在高於或等於500℃且低於支撐基底51之應變點的溫度執行該熱處理。透過該熱處理，增加脆化區域55中之微孔內的壓力。藉由壓力的增加，脆化區域55中之微孔的體積改變，並在脆化區域55斷開半導體基底53。注意到在此實施例中，由於脆化區域55並未形成在半導體基底53的邊緣部分中，以邊緣部分留在半導體基底53側上的方式斷開半導體基底53，所以邊緣部分並未轉移到支撐基底51。
注意到在藉由半導體基底的陽極化來形成脆化區域55的情況中可藉由水射流來移除脆化區域55。
接著，為了增加支撐基底51與氧化物絕緣層61之間的黏合性，以雷射光63照射半導體層59的邊緣部分。
雷射光63較佳具有會增加支撐基底51與氧化物絕緣層61之間的黏合性之能量。這種雷射光能量相應於完全熔化半導體層59的能量。在此，完全熔化意指熔化半導體層59成為液態至與氧化物絕緣層61接介之介面。當完全熔化半導體層59時，雷射光的能量會轉移到氧化物絕緣層61，所以以該能量增加支撐基底51與氧化物絕緣層61之間的黏合性。
雷射光63之波長較佳為由半導體層59吸收雷射光63的波長，且典型上，雷射光63較佳為紫外線或近紅外線光，其之波長範圍從190 nm到2000 nm。
此外，當使用連續波雷射時，在被照射表面上的雷射光為點狀形狀或橢圓形形狀。當使用脈衝式雷射時，在被照射表面上的雷射光為線性形狀或矩形形狀。脈衝式雷射的重複率較佳約為大於或等於1 Hz並小於或等於10 MHz。
作為以雷射光63照射的方法，有一種方法，其中沿著半導體層59的邊緣部分執行以雷射光63a的掃描(其在被照射表面上為點狀形狀或橢圓形形狀)，如第2A圖中之箭頭所示。藉由這種其中執行以雷射光63a掃描之方法，可以雷射光63a選擇性照射半導體層59之邊緣部分而不用旋轉支撐基底51。
因此，如第2B圖中所示，在半導體層59之邊緣部分中形成多晶半導體區域65，且可增加在半導體層59的邊緣部分中支撐基底51與氧化物絕緣層(未圖示)之間的黏合性。注意在半導體層59中，未以雷射光63a照射的區域為半導體層67。
此外，作為和第2A及2B圖中所示不同的以雷射光照射的方法，有一種方法，其中在半導體層59的各側上執行雷射光63b的照射(其在被照射表面上為線性形狀或矩形形狀)。藉由這種其中執行以雷射光63b照射之方法，可縮短以雷射光63b照射半導體層59之邊緣部分的時間。例如，如第3A圖中所示，以雷射光63b照射半導體層59之第一側，並接著90°旋轉支撐基底51。然後，如第3B圖中所示，以雷射光63c照射半導體層59之第二側。根據半導體層之側的數量重複上述之雷射光照射的步驟及旋轉基底的步驟，藉此如第3C圖中所示般在半導體層59的邊緣部分形成多晶半導體區域65，並可增加半導體層59的邊緣部分中支撐基底51與氧化物絕緣層(未圖示)之間的黏合性。注意到在半導體層59中，未以雷射光63b或雷射光63c照射的區域為半導體層67。
在此，參照第4圖敘述執行以第2A圖中所示之在被照射表面上為圓形或橢圓形形狀之雷射光的照射之雷射照射設備。
第4圖為繪示雷射照射設備80的透視圖。
雷射照射設備80包括發射雷射光81的雷射振盪器82、各以給定角度反射雷射光81之電流計鏡83a及83b、驅動電流計鏡83a之電流計掃瞄器85a、驅動電流計鏡83b之電流計掃瞄器85b、聚焦由電流計鏡83a及83b在被照射表面上所反射的雷射光81之fθ透鏡87、控制支撐基底51之位置的XY台89、及調整支撐基底51與fθ透鏡87之間的距離之Z軸桌91。另外，雷射照射設備80進一步包括檢測雷射光81之照射位置的電荷耦合裝置(CCD)相機93、及檢測支撐基底51與fθ透鏡87之間的距離之位置檢測裝置95。
此外，雷射振盪器82、電流計掃瞄器85a及85b、XY台89、Z軸桌91、CCD相機93、及位置檢測裝置95連接至控制裝置99。控制裝置99控制電流計掃瞄器85a及85b的驅動。根據由CCD相機93所成像的資訊，控制裝置99控制電流計掃瞄器85a及85b之驅動及XY台89的移動，藉此控制在半導體層59中雷射光81的照射位置。此外，根據由位置檢測裝置95所得之資訊，控制裝置99控制fθ透鏡87或Z軸桌91，藉此控制fθ透鏡87與Z軸桌91之間的距離。
此外，可在雷射振盪器82與電流計鏡83a及83b之間設置快門。適當時可設置改變雷射振盪器82所發射之雷射光的光路徑的鏡子。此外，可設置能夠在Z軸方向中調整位置或fθ透鏡87的自動對焦機制97。
藉由控制電流計鏡83a及83b的傾角，可以雷射振盪器82所發射的雷射光81掃描被照射表面之一給定部分。注意到可使用多稜鏡、聲光偏轉器(AOD)、或之類來取代電流計鏡83a及83b。
fθ透鏡87聚焦雷射光81，藉此可將雷射光81聚集在被照射表面上。
作為位置檢測裝置95，典型上，適當時可使用光位移感測器、超音波位移感測器、雷射位移感測器、或之類。在此，使用雷射位移感測器作為位置檢測裝置95。
注意到雖在第4圖中之雷射照射設備包括一組的雷射振盪器82、電流計鏡83a及83b、電流計掃瞄器85a及85b、及fθ透鏡87，當雷射照射設備包括多組的雷射振盪器82、電流計鏡83a及83b、電流計掃瞄器85a及85b、及fθ透鏡87時，可增加生產力。
參照第5圖敘述與第4圖不同的雷射照射設備。
第5圖為繪示雷射照射設備透視圖。雷射照射設備包括，在雷射振盪器82與具有被照射表面的支撐基底51之間，控制雷射光之光路徑的鏡子84及聚焦雷射光於被照射表面上之聚焦器透鏡88。雷射照射設備進一步包括能夠以給定角度旋轉之θ台92及設置在θ台92上方之X軸台90a。雷射照射設備進一步包括在Y軸方向中控制雷射振盪器82、鏡子84、及聚焦器透鏡88的Y軸台90b。注意到在第5圖中，Y軸台90b係針對雷射振盪器82、鏡子84、及聚焦器透鏡88而設置。注意到X軸台或Y軸台可設有能夠執行Z軸方向上之位置調整的自動對焦機制。
注意到雖Y軸台90b係針對雷射振盪器82、鏡子84、及聚焦器透鏡88而設置，Y軸台90b可針對X軸台90a而設置。
接下來，敘述使用第5圖中所示之雷射照射設備的雷射光照射之方法。藉由鏡子84改變由雷射振盪器82所發射之雷射光81的光路徑以朝支撐基底51側前進。透過X軸台或Y軸台的移動以聚焦器透鏡88的聚焦之雷射光照射半導體層59的第一側。
接著，θ台92旋轉90°，並接著移動X軸台或Y軸台，以用雷射光照射和第一側垂直之第二側。藉由交替操作X或Y軸台及θ台92，可以雷射光照射半導體層59之整個邊緣部分。
注意到雖第5圖中之雷射照射設備包括一組的雷射振盪器82、鏡子84、及聚焦器透鏡88，當雷射照射設備包括多組的雷射振盪器82、鏡子84、及聚焦器透鏡88時，可增加生產力。
注意到在此實施例中，適當時可使用具有不同結構的雷射照射設備來取代第4圖及第5圖中所示的雷射照射設備。
可藉由以雷射光63照射半導體層59的邊緣部分來增加支撐基底51與氧化物絕緣層61之間的黏合性，如第1D圖中所示。據此，在移除形成於半導體層59之表面上的原生氧化物層的一後續步驟中，可防止因支撐基底51的熔化而使半導體層的邊緣部分掀起及剝離。
此外，以雷射光63照射之半導體層59的邊緣部分的區域被完全熔化及重新結晶成多晶半導體區域65。注意到未以雷射光63照射之區域在此稱為半導體層67。另外，原生氧化物層69係形成在半導體層67之表面上方(見第1E圖)。原生氧化物層69係在半導體層67接觸空氣中的氧而被部分氧化時形成。
之後，移除形成在半導體層67之表面上方的原生氧化物層69。在此，藉由使用氫氟酸作為蝕刻劑的濕蝕刻法來移除原生氧化物層69。注意到由於藉由雷射光照射增加了支撐基底51與氧化物絕緣層61之間的黏合性，防止蝕刻劑進入支撐基底51與氧化物絕緣層61之間的介面。因此，可防止半導體層59之邊緣部分的掀起及剝離。
接著，以雷射光75照射已經移除掉原生氧化物層69之半導體層67(見第1F圖)。在此步驟中熔化半導體層67之凸部及凹部，並接著執行冷卻固化。因此，可形成具有增加的平坦性之半導體層77(見第1G圖)。
作為雷射光75，與雷射光63的情況類似，可使用具有由半導體層67吸收雷射光的波長之雷射光。
此外，以部分或全部熔化半導體層67之能量執行雷射光75的照射。注意到較佳藉由雷射光75之照射部分熔化半導體層67。在此情況中，「部分熔化」一詞意指熔化半導體層67的上部分且在液態中，而其之下部分並未熔化且仍在固態中。藉由部分熔化半導體層77，從未熔化的固態部分繼續晶體生長。因此，可形成具有較少缺陷且表面有高平坦性之半導體層77。此外，藉由部分熔化半導體層67，可抑制支撐基底51之溫度增加。因此，可使用諸如玻璃基底的具有低耐熱性之基底作為支撐基底51。
注意到為了減少半導體層77的厚度，可使半導體層77之表面受到改善平坦性的處理，諸如蝕刻處理(如乾蝕刻或濕蝕刻)或磨光處理(如化學機械磨光(CMP))。
此外，可選擇性移除由雷射光63之照射所形成的多晶半導體區域。
此實施例可適當與任何其他實施例結合。
(實施例2)
在此實施例中，參照第6A及6B圖敘述與實施例1中的方法不同之防止轉移到支撐基底的半導體層之邊緣部分掀起及剝離的方法。
在此實施例中，藉由加熱機構來加熱轉移到支撐基底的半導體層之邊緣部分。加熱機構的範例為具有線性形狀之加熱器；及具有類似半導體層之邊緣部分的形狀之閉式迴路形狀的加熱器，典型為中空矩形或環形。
加熱機構壓抵半導體層之邊緣部分。此時，加熱機構可僅壓抵著半導體層之邊緣部分或可壓抵著半導體層之邊緣部分及支撐基底51。第6A圖中繪示之區域64為其中加熱機構押抵至少半導體層59之邊緣部分及支撐基底51的區域。
因此，可增加支撐基底51與氧化物絕緣層(未圖示)之間的黏合性，所以可防止半導體層59之邊緣部分的掀起及剝離。
注意到此後，可移除以加熱機構結晶化之區域，在那個情況中，僅在支撐基底51(見第6B圖)上方設置未被加熱機構壓抵過的半導體層68。
(實施例3)
在此實施例中，參照第7圖敘述與實施例1中不同的半導體基底之結構的一種模式及製造該半導體基底的方法之一種模式。
在此實施例中所述之半導體基底中，支撐基底51設有複數半導體層59a、59b、59c、及59d，如第7圖中所示。於下敘述製造第7圖中所示的半導體基底之方法。
複數半導體基底接合至支撐基底51，以氧化物絕緣層夾置其間。在此，以和實施例1中類似的方式，複數半導體基底的每一者接合至支撐基底51。接著，在脆化區域斷開半導體基底，且將半導體層59a至59d轉移到支撐基底51，以氧化物絕緣層(未圖示)夾置其間。另外，在斷開之後以雷射光照射半導體層59a至59d之邊緣部分。因此，在半導體層59a至59d的邊緣部分中形成多晶半導體區域65a、65b、65c、及65d，並可增加支撐基底51與氧化物絕緣層(未圖示)之間的黏合性，所以可防止半導體層59a至59d之邊緣部分的掀起及剝離。注意到在半導體層59a至59d中，未以雷射光照射的區域為半導體層67a、67b、67c、及67d。
注意到雖在此四個半導體層59a至59d轉移到支撐基底51，可適當選擇半導體層的數量。
之後，執行參照第1E至1G圖之實施例1中所述的步驟，藉此可製造出半導體基底。
注意到雖在此以雷射光照射轉移到支撐基底51之半導體層的邊緣部分，可藉由如實施例2中所述之加熱機構加熱半導體層的邊緣部分，以增加支撐基底51與氧化物絕緣層(未圖示)的邊緣部分之間的黏合性。
透過上述步驟，無論待接合之半導體基底的大小為何，可製造出具有大面積之半導體基底。
(實施例4)
在此實施例中，將參照第8A至8D圖及第9A至9D圖敘述製造半導體裝置之方法的一實施例。
首先，備置根據實施例1至3的任何者所製造的半導體基底作為半導體基底100。在此，使用根據實施例1所製造的半導體基底作為半導體基底100(見第8A圖)。
在半導體基底100中，半導體層105設置在支撐基底101上方，以氧化物絕緣層103夾置其間。支撐基底101、氧化物絕緣層103、及半導體層105可分別以和實施例1中所述的支撐基底51、氧化物絕緣層61、及半導體層77的那些類似之方式加以形成。
注意到半導體層105的一表面可受到用於改善平坦性的處理，諸如蝕刻處理(如乾蝕刻或濕蝕刻)或磨光處理(如CMP)。
此外，可添加用於控制薄膜電晶體的臨限電壓之雜質元素到半導體層105。作為雜質元素，例如，可添加賦予p型傳導性之受子(如硼)至其中形成p通道薄膜電晶體的區域，並可添加賦予n型傳導性之施子(如磷)至其中形成n通道薄膜電晶體的區域。
接著，選擇性蝕刻半導體層105，以形成半導體層107及109(見第8B圖)。注意到半導體層107作用為n通道薄膜電晶體之通道形成區域且半導體層109作用為p通道薄膜電晶體之通道形成區域。
之後，在半導體層107及109上方形成絕緣層111。接著，在絕緣層111上方形成導電層113(見第8C圖)。
絕緣層111可具有使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、及/或之類的單層結構或堆疊層結構。
可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧、或含有任何這些材料作為主要成分的合金材料之單層或堆疊層來形成導電層113。
之後，在導電層113上方形成遮罩，並接著使用遮罩來蝕刻導電層113，以形成閘極電極119及121。此外，使用遮罩來蝕刻絕緣層111，以形成閘極絕緣層115及117(見第8D圖)。注意到亦可使用未蝕刻之絕緣層111作為閘極絕緣層。
接著，以遮罩123覆蓋半導體層107。之後，添加充當受子之雜質元素到半導體層109，以形成高濃度雜質區域125及127。高濃度雜質區域125及127充當源極區域及汲極區域。注意到在半導體層109中，重疊閘極電極121的區域變成通道區域129(見第9A圖)。之後，移除遮罩123。
在此，使用硼作為充當受子之雜質元素，以形成添加有硼的半導體區域作為高濃度雜質區域125及127。
接著，以遮罩131覆蓋高濃度雜質區域125及127和通道區域129。之後，添加充當施子的雜質元素至半導體層107，以形成高濃度雜質區域133及135。高濃度雜質區域133及135充當源極區域及汲極區域。注意到在半導體層107中，重疊閘極電極119的區域變成通道區域137(見第9B圖)。之後，移除遮罩131。
在此，使用磷作為充當施子之雜質元素，以形成添加有磷的半導體區域作為高濃度雜質區域133及135。
在此，藉由使用閘極電極119及121作為遮罩來添加雜質元素至半導體層107及109，可以自我對準方式形成高濃度雜質區域125、127、133、及135。注意到可藉由離子摻雜法或離子佈植法來執行雜質元素的添加。
注意到可顛倒上述步驟順序。亦即，可在於半導體層107中形成高濃度雜質區域133及135之後才在半導體層109中形成高濃度雜質區域125及127。
注意到可採用下列結構：使用閘極電極119及121作為遮罩來在半導體層107及109中形成低濃度雜質區域，接著在閘極電極119及121的側表面上形成側壁，並藉由使用閘極電極119及121及側壁作為遮罩來添加雜質元素至低濃度雜質區域而形成高濃度雜質區域。在那情況中，在高濃度雜質區域與通道區域之間形成低濃度雜質區域，藉此增加薄膜電晶體的耐受電壓並可防止惡化。
接著，執行用於活化充當施子之雜質元素及充當受子之雜質元素的熱處理。
然後，形成絕緣層139及141並接著執行藉由加熱的氫化處理(見第9C圖)。可藉由CVD法形成絕緣層139及141的每一者以具有使用氧化矽層、氮化矽層、氧氮化矽層、及/或氮氧化矽層之單層結構或堆疊層結構。當藉由CVD法形成絕緣層139時，絕緣層139之氫含量變更高，這使得可藉由熱處理來氫化通道區域129及137和高濃度雜質區域125、127、133、及135，以藉由氫終止懸掛鍵並可減少缺陷。
注意到當使用無機材料(諸如氧化矽或硼磷矽玻璃(BPSG))或有機材料(如聚酰亞胺或丙烯酸)來形成絕緣層141時，絕緣層141的平坦性可更高。
之後，部分蝕刻絕緣層139及141，以形成接觸孔；接著，形成接觸高濃度雜質區域125、127、133、及135之佈線143、145、147、及149。
可以使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧之金屬材料，或含有任何這些材料作為主要成分的合金材料之單層或堆疊層來形成佈線143、145、147、及149之每一者。佈線143、145、147、及149作用為源極電極和汲極電極。
透過上述步驟，可製造出n通道薄膜電晶體151及p通道薄膜電晶體153(見第9D圖)。n通道薄膜電晶體151包括添加有磷之高濃度雜質區域133及135。p通道薄膜電晶體153包括添加有硼之高濃度雜質區域125及137。
雖在此實施例中敘述製造薄膜電晶體的方法，亦可與薄膜電晶體一起形成諸如電容器或電阻器之各種半導體元件。
此實施例可與任何其他實施例適當結合。
(實施例5)
在此實施例中，可使用電晶體或二極體(其使用實施例1至3的任何者中所述之半導體基底)來製造半導體裝置。半導體裝置的典型範例為液晶顯示裝置、有機發光顯示裝置、無機發光顯示裝置、記憶體裝置、光電轉換裝置、及之類。在此，敘述一種新穎記憶體裝置的模式，其能夠保留資料而無電力之供應且對寫入次數無限制。
在第10A至10C圖中，繪示記憶體裝置之結構的一種模式。第10A圖為記憶體裝置的剖面圖，且第10B圖為記憶體裝置的上視圖。在此，第10A圖相應於沿第10B圖中之線E1-E2及線F1-F2之剖面。第10A及10B圖中所示之記憶體裝置包括在下部分中的使用實施例1至3的任何者中所述之半導體基底的電晶體260及在上部分中的使用氧化物半導體之電晶體280。電晶體260和實施例4中所述的薄膜電晶體151類似；因此，針對第10A至10C圖的說明，與第1E圖中的那些相同之部件使用相同參考符號。
電晶體260包括設置在支撐基底101上方以氧化物絕緣層103夾置其間的半導體層、設置在半導體層上方之閘極絕緣層208、設置在閘極絕緣層208上方之閘極電極119、及電連接至半導體層之雜質區域的一對佈線230a及230b。該對佈線230a及230b作用為源極電極和汲極電極。注意到半導體層包括通道區域137、和設置使得通道區域137夾置其間的低濃度雜質區域214及215與高濃度雜質區域133及135(亦簡單統稱為雜質區域)。
在此實施例中，在閘極電極119的側表面上設置側壁絕緣層218及219。此外，當在與支撐基底101之表面垂直的方向看去，在重疊側壁絕緣層218及219的區域中，包括低濃度雜質區域214及215。此外，設置絕緣層140及142以覆蓋電晶體260。該對佈線230a及230b透過形成在絕緣層140及142中的接觸孔電連接至高濃度雜質區域133及135。注意到在某些情況中為了電晶體260之整合或之類而不形成側壁絕緣層218及219。
可藉由實施例4中所述般在絕緣層139及141上執行平坦化處理來形成絕緣層140及142。作為平坦化處理，執行蝕刻處理(如乾蝕刻或濕蝕刻)、磨光處理(如CMP)、或之類。
第10A至10C圖中所示之電晶體280包括氧化物半導體層240、接觸氧化物半導體層240的一對佈線244a及244b、覆蓋氧化物半導體層240及該對佈線244a及244b的閘極絕緣層245、及重疊氧化物半導體層240且閘極絕緣層245夾置其間的閘極電極247。該對佈線244a及244b作用為源極電極和汲極電極。
作為氧化物半導體層240，可使用如In-Sn-Ga-Zn-O為基的金屬氧化物之四成分金屬氧化物；如In-Ga-Zn-O為基的金屬氧化物、In-Sn-Zn-O為基的金屬氧化物、In-Al-Zn-O為基的金屬氧化物、Sn-Ga-Zn-O為基的金屬氧化物、Al-Ga-Zn-O為基的金屬氧化物、或Sn-Al-Zn-O為基的金屬氧化物之三成分金屬氧化物；In-Zn-O為基的金屬氧化物、Sn-Zn-O為基的金屬氧化物、Al-Zn-O為基的金屬氧化物、Zn-Mg-O為基的金屬氧化物、Sn-Mg-O為基的金屬氧化物、或In-Mg-O為基的金屬氧化物之兩成分金屬氧化物。在此，n成分金屬氧化物含有n種金屬氧化物。注意到較佳可形成氧化物半導體層240之金屬氧化物的能隙為2 eV或更多；較佳2.5 eV或更多；更佳3 eV或更多。依照此方式，可藉由使用具有寬帶隙的金屬氧化物來減少電晶體的關閉狀態電流。
藉由濺鍍法、塗覆法、印刷法、脈衝式雷射蒸發法、或之類來形成氧化物半導體層240，且較佳予以加熱以移除含在氧化物半導體層240中的氫。
在第10A至10C圖中，當改善其上形成氧化物半導體層240之絕緣層140及142的平坦性時，氧化物半導體層240可具有均勻厚度，這導致電晶體280之特性的改善。注意到通道長度例如小如0.8μm或3μm。
可使用實施例4中所述之該對佈線143及145及該對佈線147及149的那些類似的方式來形成該對佈線244a及244b。此外，在和該對佈線244a及244b相同步驟中形成連接至佈線230a的佈線242a及連接至佈線230b的佈線242b。
可以和實施例4中所述之絕緣層111的那個類似之方式形成閘極絕緣層245。
可以和實施例4中所述之閘極電極119及121的那個類似之方式形成閘極電極247。注意到可在和閘極電極247相同步驟中形成電容器265的電極248。
第10A至10C圖中所示之電容器265包括該對電極244a及244b、充當電介質之閘極絕緣層245、及電極248之一。
絕緣層250係設置在電晶體280及電容器265上方。可以和實施例4中所述之絕緣層111的那個類似之方式形成絕緣層250。
由於包括氧化物半導體層之電晶體具有極低的關閉電流，可藉由使用包括氧化物半導體層之這種電晶體非常長時間保持資料。換言之，充分減少耗電量，因為更新操作變成不必要或更新操作的頻率可為極低。此外，即使不供應電力仍可保持已儲存之資料。
第10C圖為記憶體元件的電路圖。注意到在電路圖中，在電晶體旁寫有「OS」以指示電晶體包括氧化物半導體。
在第10C圖中，第一佈線(第一線)電連接至電晶體260的該對佈線之一，且第二佈線(第二線)電連接至電晶體260的該對佈線之另一者。第三佈線(第三線)電連接至電晶體280的該對佈線之一，且第四佈線(第四線)電連接至電晶體280的閘極電極。電晶體260的閘極電極、電晶體280的該對佈線之另一者、及電容器265的一電極互相電連接。此外，第五佈線(第五線)和電容器265的電極之另一者互相電連接。
第10C圖中所示的記憶體裝置利用可保持電晶體260之閘極電極的電位之特性而可如下般寫入、保持、及讀取資料。
首先，將敘述資料的寫入及保持。首先，將第四佈線之電位設定在會啟通電晶體280的電位，以啟通電晶體280。因此，將第三佈線之電位供應至電晶體260的閘極電極及電容器265。換言之，供應一預定電荷至電晶體260的閘極電極(寫入)。在此，提供用於供應一電位位準的電荷或用於供應一不同電位位準之電荷(此後稱為低位準電荷及高位準電荷)。之後，將第四佈線的電位設定在會讓電晶體280關閉的電位，以關閉電晶體280。因此，保有(保持)提供至電晶體260的閘極電極之電荷。
電晶體280之關閉狀態電流極小。關閉狀態電流的值(在此，每微米通道寬度之電流)小於或等於100 zA/μm(1 zA((賽普托安培(zeptoampere)為1×10-21 A)，較佳小於或等於10 zA/μm或更少。因此，可長時間保持電晶體260之閘極電極的電荷。
接下來，對資料之讀取作說明。藉由在供應一預定電位(恆定電位)至第一佈線的同時供應適當電位(讀取電位)至第五佈線，第二佈線之電位會隨保持在電晶體260的閘極電極中的電荷量變化。這是因為，一般而言，當電晶體260為n通道電晶體時，在提供高位準電荷至電晶體260的閘極電極之情況中的表觀臨限電壓Vth_H 低於在提供低位準電荷至電晶體260的閘極電極之情況中的表觀臨限電壓Vth_L 。在此，表觀臨限電壓意指第五佈線的電位，其為啟通電晶體260所需。因此，將第五佈線的電位設定至介於Vth_H 與Vth_L 中間的電位V0 ，藉此可判定提供至電晶體260的閘極電極之電荷。例如，在寫入中提供高位準電荷的情況中，當第五佈線的電位設定至V0 (>Vth_H )時，啟通電晶體260。在寫入中提供低位準電荷的情況中，即使當第五佈線的電位設定至V0 (<Vth_L )時，電晶體260維持在關閉狀態中。因此，可藉由第二線的電位來讀取已保持的資料。
此實施例可與實施例1至4的任何者結合。
[範例1]
在此範例中，將參照第1A至1G圖、第11A及11B圖、第12A及12B圖、第13A及13B圖、及第14圖敘述其上執行雷射光照射的轉移至支撐基底的半導體層之邊緣部分、其上未執行雷射光照射的轉移至支撐基底的半導體層之邊緣部分、及半導體層之邊緣部分的剝離。
首先，備置經清潔的無鹼玻璃(品名：EAGLE XG(註冊商標))作為支撐基底51(見第1A圖)。
接著，清潔並接著在含有氧及氯畫清的周圍環境中在950℃加熱作為半導體基底53之單晶矽基底，以形成氧化物絕緣層57。在此，作為氧化物絕緣層57，形成具有100 nm的厚度之氧化矽層。
然後，在半導體基底53中形成脆化區域55(見第1B圖)。在此，以2.7×1016 cm2 的劑量、50 kV的加速電壓、及6.35μA/cm2 的電流密度植入氫或氫離子至半導體基底53。
接著，如第1C圖中所示，半導體基底53及支撐基底51互相結合，且以氧化物絕緣層57夾置其間。
之後，執行熱處理，以在半導體基底53斷開脆化區域55。在此，在200℃執行熱處理兩小時並接著在600℃兩小時；將半導體層59轉移到支撐基底51，且以氧化物絕緣層61夾置其間。
然後，如第1D圖中所示，以雷射光63照射半導體層59之邊緣部分。在此，以由17.5 W並具有35 cm/秒的掃描率的連續波雷射所發射之具有532 nm的波長之雷射光照射半導體層59的一側。注意到上述條件產生足夠完全熔化半導體層之能量。以雷射光63照射過的區域變成多晶半導體區域。
在此，在第11A及11B圖中顯示用傳輸電子顯微鏡(此後稱為TEM)之以雷射光照射過的一部分及未以雷射光照射的一部分之剖面的觀察結果。
第11A圖顯示以雷射光照射過的部分之剖面TEM影像，且第11B圖顯示未以雷射光照射過的部分之剖面TEM影像。在第11A圖中，氧化物絕緣層61設置在支撐基底51上方並與其緊密接觸，且藉由雷射光照射而形成的多晶半導體區域511係設置在氧化物絕緣層61上方。此外，在第11B圖中，氧化物絕緣層61係設置在支撐基底51上方並與其緊密接觸，且未被雷射光照射的半導體層513係設置在氧化物絕緣層61上方。
之後，如第1F圖中所示，移除在半導體層59之表面上方的原生氧化物層69。在此，使用氫氟酸作為蝕刻劑來移除半導體層59上方的原生氧化物層69。
在此，在第12A及12B圖和第13A及13B圖中顯示用TEM之在移除原生氧化物層69後的以雷射光照射過的該部分及未以雷射光照射的該部分之剖面的觀察結果。第12A及12B圖顯示以雷射光照射過的部分之剖面TEM影像，且第13A及13B圖顯示未以雷射光照射過的部分之剖面TEM影像。
第12A圖為轉移到支撐基底51且有氧化物絕緣層61夾置其間的半導體層之邊緣部分的剖面TEM影像。在第12B圖中顯示由第12A圖中的虛線521所圍繞之部分的放大圖。注意到第12B圖係藉由連接兩個影像所形成，其中因為位置調整的關係使得影像有點分離。在支撐基底51及氧化物絕緣層61之間的介面形成空隙523。空隙523的形成源自在移除原生氧化物層69之步驟中支撐基底的玻璃之熔化。
第13A圖為轉移到支撐基底51且有氧化物絕緣層61夾置其間的半導體層之邊緣部分的剖面TEM影像。在第13B圖中顯示由第13A圖中的虛線525所圍繞之部分的放大圖。注意到第13B圖係藉由連接兩個影像所形成，其中因為位置調整的關係使得影像有點分離。在支撐基底51及氧化物絕緣層61之間的介面形成空隙527。空隙527的形成源自在移除原生氧化物層69之步驟中支撐基底的玻璃之熔化。相較於第12B圖中所示之空隙523，在支撐基底51及氧化物絕緣層61之間的介面形成空隙527較薄(由虛線529所標示)但進入到內部。
當支撐基底與氧化物絕緣層之間的介面之黏合性為高時，即便支撐基底被蝕刻劑所熔化，較少蝕刻劑進入氧化物絕緣層與支撐基底間的介面；據此，支撐基底的熔化不大會繼續，如第12B圖中所示。另一方面，當支撐基底與氧化物絕緣層之間的介面之黏合性為低時，支撐基底與氧化物絕緣層之間形成縫隙。蝕刻劑進入到縫隙中並進一步蝕刻支撐基底。結果，氧化物絕緣層及半導體層之邊緣部分會掀起並形成縫隙；因此，在未被雷射光照射的部份中之內部之中形成空隙，如第13B圖中所示。
接下來，檢驗支撐基底51與氧化物絕緣層57之間的黏合性。在此，黏貼kapton tape(註冊商標)至以雷射光63照射過的區域及未以雷射光63照射過的區域的每一者，並接著剝除；檢驗每一區域中的黏合性。
第14圖顯示在檢驗黏合性之後支撐基底51的邊緣部分之影像，這係以光學顯微鏡所取得。在以雷射光照射的部份503中，在剝除kapton tape之後並未觀察到多晶半導體區域的剝離。
另一方面，在未以雷射光照射的部份505中，氧化物絕緣層及半導體層被部分剝離，且觀察到一個區域(如由虛線509所圍繞的區域)，其中暴露出未被蝕刻劑熔化的支撐基底之凸部。這係因為在剝除kapton tape時，因為支撐基底與氧化物絕緣層之間的低黏合性而部分剝除了氧化物絕緣層及半導體層，所以暴露出支撐基底之凸部。
從上述，可知藉由以雷射光照射轉移到支撐基底的半導體層之邊緣部分，增加支撐基底與氧化物絕緣層之間的黏合性，並可防止氧化物絕緣層之邊緣部分的掀起與剝離。
此申請案依據在2010年11月12日向日本專利局申請之日本專利申請案序號2010-254168，其全部內容以引用方式併於此。
51．．．支撐基底
53．．．半導體基底
55．．．脆化區域
57．．．氧化物絕緣層
59．．．半導體層
59a．．．半導體層
59b．．．半導體層
59c．．．半導體層
59d．．．半導體層
63．．．雷射光
63a．．．雷射光
63b．．．雷射光
63c．．．雷射光
64．．．區域
65．．．多晶半導體區域
65a．．．多晶半導體區域
65b．．．多晶半導體區域
65c．．．多晶半導體區域
65d．．．多晶半導體區域
67．．．半導體層
67a．．．半導體層
67b．．．半導體層
67c．．．半導體層
67d．．．半導體層
68．．．半導體層
69．．．原生氧化物層
75．．．雷射光
77．．．半導體層
80．．．雷射照射設備
81．．．雷射光
82．．．雷射振盪器
83a．．．電流計鏡
83b．．．電流計鏡
84．．．鏡子
85a．．．電流計掃瞄器
85b．．．電流計掃瞄器
87．．．fθ透鏡
88．．．聚焦器透鏡
89．．．XY台
90a．．．X軸台
90b．．．Y軸台
91．．．Z軸桌
92．．．θ台
93．．．電荷耦合裝置相機
95．．．位置檢測裝置
97．．．自動對焦機制
99．．．控制裝置
100．．．半導體基底
101．．．支撐基底
103．．．氧化物絕緣層
105．．．半導體層
107．．．半導體層
109．．．半導體層
111．．．絕緣層
113．．．導電層
115．．．閘極絕緣層
117．．．閘極絕緣層
119．．．閘極電極
121．．．閘極電極
123．．．遮罩
125．．．高濃度雜質區域
127．．．高濃度雜質區域
129．．．通道區域
131．．．遮罩
133．．．高濃度雜質區域
135．．．高濃度雜質區域
137．．．通道區域
139．．．絕緣層
140．．．絕緣層
141．．．絕緣層
142．．．絕緣層
143．．．佈線
145．．．佈線
147．．．佈線
149．．．佈線
151．．．n通道薄膜電晶體
208．．．閘極絕緣層
214．．．低濃度雜質區域
215．．．低濃度雜質區域
218．．．側壁絕緣層
219．．．側壁絕緣層
230a．．．佈線
230b．．．佈線
240．．．氧化物半導體層
242a．．．佈線
242b．．．佈線
244a．．．佈線
244b．．．佈線
245．．．閘極絕緣層
247．．．閘極電極
248．．．電極
250．．．絕緣層
260．．．電晶體
265．．．電容器
280．．．電晶體
503．．．部份
505．．．部份
511．．．多晶半導體區域
513．．．半導體層
523．．．空隙
527．．．空隙
在附圖中：
第1A至1G圖為繪示根據本發明之一實施例的製造半導體基底之方法的剖面圖；
第2A及2B圖為繪示根據本發明之一實施例的製造半導體基底之方法的上視圖；
第3A至3C圖為繪示根據本發明之一實施例的製造半導體基底之方法的上視圖；
第4圖為繪示雷射照射設備之透視圖；
第5圖為繪示雷射照射設備之透視圖；
第6A及6B圖為繪示根據本發明之一實施例的製造半導體基底之方法的上視圖；
第7圖為繪示根據本發明之一實施例的製造半導體基底之方法的上視圖；
第8A至8D圖為繪示根據本發明之一實施例的製造半導體裝置之方法的剖面圖；
第9A至9D圖為繪示根據本發明之一實施例的製造半導體裝置之方法的剖面圖；
第10A至10C圖為繪示根據本發明之一實施例的製造半導體裝置之方法的剖面圖、上視圖、及電路圖；
第11A及11B圖為以傳輸電子顯微鏡所取得之半導體基底的邊緣部分之照片；
第12A及12B圖為以傳輸電子顯微鏡所取得之半導體基底的邊緣部分之照片；
第13A及13B圖為以傳輸電子顯微鏡所取得之半導體基底的邊緣部分之照片；及
第14圖為以光學顯微鏡所取得之半導體基底的邊緣部分之照片。
61．．．氧化物絕緣層
59．．．半導體層
63．．．雷射光
51．．．支撐基底

Claims (28)

  1. 一種製造SOI基底的方法，包含：備置包括脆化區域的半導體基底；在該半導體基底上方形成氧化物絕緣層；將該半導體基底及支撐基底接合，其之間夾置該氧化物絕緣層；在該脆化區域斷開該半導體基底，使半導體層設置在該支撐基底上，其之間夾置該氧化物絕緣層；以第一雷射光照射該半導體層的邊緣部分，以在該半導體層的該邊緣部分中形成多晶半導體區域；及在該第一雷射光照射該半導體層的該邊緣部分之後，移除在該半導體層的一表面上方的氧化物層。
  2. 如申請專利範圍第1項所述之製造SOI基底的方法，進一步包含在移除該氧化物層之後以第二雷射光照射該半導體層的步驟。
  3. 如申請專利範圍第1項所述之製造SOI基底的方法，其中該第一雷射光具有完全熔化該半導體層的能量。
  4. 如申請專利範圍第2項所述之製造SOI基底的方法，其中該第二雷射光具有部分熔化該半導體層的能量。
  5. 如申請專利範圍第1項所述之製造SOI基底的方法，其中該支撐基底為玻璃基底，及其中該氧化物層為氧化矽層。
  6. 如申請專利範圍第1項所述之製造SOI基底的方 法，其中藉由濕蝕刻移除該氧化物層。
  7. 如申請專利範圍第1項所述之製造SOI基底的方法，其中藉由以離子照射該半導體基底來形成該脆化區域。
  8. 如申請專利範圍第1項所述之製造SOI基底的方法，其中藉由陽極化該半導體基底之一部分來形成該脆化區域。
  9. 如申請專利範圍第1項所述之製造SOI基底的方法，其中照射該邊緣部分之步驟導致一未暴露至該第一雷射光之區於該半導體層中，且其中該區係由該邊緣部分所圍繞。
  10. 一種製造SOI基底的方法，包含：備置包括脆化區域的半導體基底；在該半導體基底上方形成氧化物絕緣層；將該半導體基底及支撐基底接合，其之間夾置該氧化物絕緣層；在該脆化區域斷開該半導體基底，使半導體層設置在該支撐基底上，其之間夾置該氧化物絕緣層；以第一雷射光照射該半導體層的邊緣部分，以增加在該半導體層的該邊緣部分中該支撐基底與該氧化物絕緣層之間的黏合性；及在該第一雷射光照射該半導體層的該邊緣部分之後，移除在該半導體層的一表面上方的氧化物層。
  11. 如申請專利範圍第10項所述之製造SOI基底的方法，進一步包含在移除該氧化物層之後以第二雷射光照射該半導體層的步驟。
  12. 如申請專利範圍第10項所述之製造SOI基底的方法，其中該第一雷射光具有完全熔化該半導體層的能量。
  13. 如申請專利範圍第11項所述之製造SOI基底的方法，其中該第二雷射光具有部分熔化該半導體層的能量。
  14. 如申請專利範圍第10項所述之製造SOI基底的方法，其中該支撐基底為玻璃基底，及其中該氧化物層為氧化矽層。
  15. 如申請專利範圍第10項所述之製造SOI基底的方法，其中藉由濕蝕刻移除該氧化物層。
  16. 如申請專利範圍第10項所述之製造SOI基底的方法，其中藉由以離子照射該半導體基底來形成該脆化區域。
  17. 如申請專利範圍第10項所述之製造SOI基底的方法，其中藉由陽極化該半導體基底之一部分來形成該脆化區域。
  18. 如申請專利範圍第10項所述之製造SOI基底的方法，其中照射該邊緣部分之步驟導致一未暴露至該第一雷射光之區於該半導體層中，且其中該區係由該邊緣部分所圍繞。
  19. 一種製造SOI基底的方法，包含：備置包括脆化區域的半導體基底；在該半導體基底上方形成氧化物絕緣層；將該半導體基底及支撐基底接合，其之間夾置該氧化物絕緣層；在該脆化區域斷開該半導體基底，使半導體層設置在該支撐基底上，其之間夾置該氧化物絕緣層；加熱該半導體層的邊緣部分，以增加在該半導體層的該邊緣部分中該支撐基底與該氧化物絕緣層之間的黏合性；及在加熱該半導體層的該邊緣部分之後，移除在該半導體層的一表面上方的氧化物層。
  20. 如申請專利範圍第19項所述之製造SOI基底的方法，進一步包含在移除該氧化物層之後以雷射光照射該半導體層的步驟。
  21. 如申請專利範圍第20項所述之製造SOI基底的方法，其中該雷射光具有部分熔化該半導體層的能量。
  22. 如申請專利範圍第19項所述之製造SOI基底的方法，其中該支撐基底為玻璃基底，及其中該氧化物層為氧化矽層。
  23. 如申請專利範圍第19項所述之製造SOI基底的方法，其中藉由濕蝕刻移除該氧化物層。
  24. 如申請專利範圍第19項所述之製造SOI基底的方 法，其中藉由以離子照射該半導體基底來形成該脆化區域。
  25. 如申請專利範圍第19項所述之製造SOI基底的方法，其中藉由陽極化該半導體基底之一部分來形成該脆化區域。
  26. 如申請專利範圍第19項所述之製造SOI基底的方法，其中該加熱的溫度低於該支撐基底的應變點。
  27. 如申請專利範圍第19項所述之製造SOI基底的方法，其中藉由具有線性形狀的加熱器來執行該加熱，及其中將該加熱器壓抵著至少該半導體層的該邊緣部分。
  28. 如申請專利範圍第19項所述之製造SOI基底的方法，其中藉由具有與該半導體層的該邊緣部分之形狀類似的閉環形狀之加熱器來執行該加熱，及其中將該加熱器壓抵著至少該半導體層的該邊緣部分。
TW100140716A 2010-11-12 2011-11-08 半導體基底之製造方法 TWI500118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010254168 2010-11-12

Publications (2)

Publication Number Publication Date
TW201234539A TW201234539A (en) 2012-08-16
TWI500118B true TWI500118B (zh) 2015-09-11

Family

ID=46048157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140716A TWI500118B (zh) 2010-11-12 2011-11-08 半導體基底之製造方法

Country Status (4)

Country Link
US (1) US8530336B2 (zh)
JP (1) JP5902917B2 (zh)
KR (1) KR20120051587A (zh)
TW (1) TWI500118B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6984978B2 (ja) * 2018-02-09 2021-12-22 矢崎総業株式会社 レーザ加工方法及びレーザ加工装置
JP7118245B2 (ja) * 2019-04-05 2022-08-15 東京エレクトロン株式会社 基板処理システム、および基板処理方法
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
KR102254339B1 (ko) * 2021-02-03 2021-05-21 주식회사 21세기 펨토초 펄스 레이저를 이용한 플래닝-폴리싱 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200931536A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW200950068A (en) * 2008-01-22 2009-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing semiconductor device
US20100093152A1 (en) * 2007-02-16 2010-04-15 Kerdiles Sebastien Method of bonding two substrates
TW201036050A (en) * 2008-11-28 2010-10-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP2003151904A (ja) * 2001-11-14 2003-05-23 Fujitsu Ltd 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7410882B2 (en) 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2007281316A (ja) 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
KR101440930B1 (ko) 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1993127B1 (en) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5490393B2 (ja) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8871610B2 (en) 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010147313A (ja) * 2008-12-19 2010-07-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010177662A (ja) 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093152A1 (en) * 2007-02-16 2010-04-15 Kerdiles Sebastien Method of bonding two substrates
TW200931536A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW200950068A (en) * 2008-01-22 2009-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing semiconductor device
TW201036050A (en) * 2008-11-28 2010-10-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5902917B2 (ja) 2016-04-13
KR20120051587A (ko) 2012-05-22
TW201234539A (en) 2012-08-16
US8530336B2 (en) 2013-09-10
JP2012119669A (ja) 2012-06-21
US20120122298A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
TWI500118B (zh) 半導體基底之製造方法
JP6280974B2 (ja) 半導体装置
TWI470732B (zh) 半導體裝置及其製造方法
TWI602180B (zh) 記憶體裝置，半導體裝置以及電子設備
TWI525791B (zh) 半導體裝置及其製造方法
JP5355006B2 (ja) 表示装置
TWI272641B (en) Method of manufacturing a semiconductor device
US7745268B2 (en) Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
JP2005252244A (ja) 半導体基板の製造方法
KR20050028871A (ko) 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
TW200939392A (en) Method for manufacturing SOI substrate and semiconductor device
JP4610178B2 (ja) 半導体装置の作製方法
JP2009004756A (ja) 半導体装置の作製方法
KR20100038059A (ko) 반도체 기판의 제작 방법 및 반도체장치
JP5713603B2 (ja) Ｓｏｉ基板の作製方法
WO2010044279A1 (ja) ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
KR20100036208A (ko) 반도체 장치의 제작 방법
JP4566503B2 (ja) レーザー処理装置並びに半導体装置の作製方法
JP2010177662A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
JP2009253180A (ja) 半導体装置及びその作製方法
JP5412066B2 (ja) 半導体装置の作製方法
JP5414203B2 (ja) 半導体装置の作製方法
JP5183910B2 (ja) 半導体素子の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees