TWI470732B

TWI470732B - 半導體裝置及其製造方法

Info

Publication number: TWI470732B
Application number: TW98112645A
Authority: TW
Inventors: Hideto Ohnuma; Noritsugu Nomura
Original assignee: Semiconductor Energy Lab
Priority date: 2008-04-18
Filing date: 2009-04-16
Publication date: 2015-01-21
Also published as: JP2009278073A; JP5553523B2; CN101562153A; CN101562153B; US7939389B2; US8288215B2; TW201003838A; US20110171791A1; US20090263942A1

Description

半導體裝置及其製造方法

本發明係有關半導體裝置及半導體裝置的製造方法。本發明尤其有關使用藉由氫離子引入分離法所形成的單晶半導體膜的半導體裝置及其製造方法。

近年開發出利用在絕緣表面之上存在有較薄的單晶半導體膜的SOI(絕緣體上覆矽)基板來代替大塊狀矽晶圓的積體電路。因為藉由有效地利用形成在絕緣膜上之薄的單晶矽層的特性，可以使積體電路中所形成的電晶體彼此完全分離，並且可以將電晶體製造成完全空乏型，所以可以實現具有諸如高集成、高速驅動、低耗電等的附加價值高的半導體積體電路。

作為製造SOI基板的方法之一，已知結合氫離子引入和分離的氫離子引入分離法。以下說明利用氫離子引入分離法的SOI基板的製造方法的概要。首先，藉由利用離子引入法對用做為分離用基板的矽晶圓引入氫離子，而在離表面有預定深度的位置形成離子引入層。接下來，中間夾著氧化矽膜而將引入有氫離子的矽晶圓接合到另一矽晶圓(接合)。然後，藉由進行熱處理，以離子引入層做為裂裂開面，引入有氫離子的分離用矽晶圓分離成薄膜狀，而可以在被分離用矽晶圓之上形成單晶矽膜。另外，該氫離子引入分離法有時也被稱為Smart Cut(註冊商標)法。

此外，還提出有利用這種氫離子引入分離法在由玻璃等所構成的基底基板之上形成單晶矽膜的方法(例如，參照專利文獻1及2)。在專利文獻1中，對分離面進行機械研磨，以便去除因離子引入所形成的缺陷層或分離面上之高度為幾nm至幾十nm的段差。另外，在專利文獻2中，在分離步驟之後，照射雷射光束以改善半導體薄膜層的結晶品質並使半導體薄膜層和透明的絕緣基板牢固地接合。

[專利文獻1]日本專利申請公開H11-097379號公報

[專利文獻2]日本專利申請公開2005-252244號公報

在使用離子引入法形成單晶半導體膜的情況下，由於離子的引入而使單晶半導體膜的缺陷增大。在單晶半導體膜中存在有多個缺陷的情況下，例如，因為在與閘極絕緣膜之間的介面中易形成缺陷位準(defect level)，所以使用此製造的半導體元件的特性欠佳。

習知上，貼合到矽晶圓上的半導體膜的結晶缺陷藉由以高溫(例如大於或等於800℃)進行加熱來去除。然而，雖然藉由使用玻璃基板作為基底基板可以製造大面積且廉價的SOI基板，但是因為其應變點為小於或等於700℃耐熱性低，所以不可以使用這種高溫處理來去除單晶半導體膜的缺陷。

在專利文獻2中示出對進行分離之後的單晶半導體膜照射雷射光束來改善單晶半導體膜的結晶性的方法。然而，雖然藉由照射雷射可以修復結晶缺陷，但是在該修復不充分的情況下會產生載子陷阱。

這種載子陷阱對當使用單晶半導體膜形成電晶體時的S值產生影響。在表示閘極電壓Vg和汲極電流Id的關係的圖表中，S值是指Id-Vg曲線(電晶體的亞臨界值區域中)的上升部分的係數，並且S值表示汲極電流Id陡峭地上升的地點的曲線的傾斜度。換言之，S值是指該汲極電流Id增大時的閘極電壓的變化。該S值越小電晶體的特性越較佳。

本發明的一個實施例的目的在於提供如下半導體裝置及半導體裝置的製造方法，其中使使用玻璃基板作為基底基板並使用離子引入分離法形成單晶半導體膜的電晶體的S值變小。另外，本發明的一個實施例的目的在於提供一種使使用玻璃基板作為基底基板並使用離子引入分離法形成單晶半導體膜的電晶體中的半導體層的結晶性良好的半導體裝置及半導體裝置的製造方法。

本發明之一的半導體裝置具有使用藉由氫離子引入分離法形成的單晶半導體膜的電晶體。特別是，藉由對單晶半導體膜照射雷射光束只使單晶半導體膜的上層熔化(以下，也被稱為雷射部分熔化處理)，而進行使上層結晶生長的處理以與基底的結晶性一致。另外，特別是，上述電晶體具有由第一厚度的單晶矽膜所構成的n通道電晶體和由厚於第一厚度的第二厚度的單晶矽膜所構成的p通道電晶體。藉由採用這種結構，不但可以藉由雷射部分熔化處理而得到良好的結晶性，而且還可以使S值變小。

本發明人發現：當使用氫離子引入分離法在由玻璃等構成的基底基板上形成單晶矽膜，並且進行雷射部分熔化處理，而形成電晶體時，如將n通道電晶體與p通道電晶體進行比較，則得到n通道電晶體的S值大的結果。另一方面，如在進行雷射部分熔化處理之後將單晶半導體層薄膜化，則有n通道電晶體的S值變小，而p通道電晶體的S值反而增大的趨勢。通常而言，有當將主動層減薄時S值變小的趨勢。本發明人將如上所述的n通道電晶體和p通道電晶體的趨勢的差異的原因分析為如下，即在接近於基板的主動層的介面近旁存在有產生電洞陷阱的多個缺陷，並且p通道電晶體受到影響的原因是因為多數載流子是電洞，所以當將主動層減薄時基底近旁的缺陷影響到p通道電晶體特性。另一方面，因為n通道電晶體的多數載流子是電子，所以此不影響到n通道電晶體特性。因此，當將主動層減薄時只有p通道電晶體的S值變大。

進而，本發明人研究考察出如下，即S值和單晶半導體層厚度的關係在n通道電晶體和p通道電晶體中不同的原因在於單晶半導體層的形成方法。本發明人認為，因為一般已知由氫摻雜產生成為電洞陷阱的結晶缺陷，所以該結果的原因是在貼合面一側的單晶半導體區域中存在有由氫摻雜產生的成為電洞陷阱的結晶缺陷。換言之，本發明人研究考察出如下，即使用氫離子引入分離法形成的單晶半導體層在其層中具有結晶缺陷，雖然藉由雷射部分熔化處理在單晶半導體層的表面層中的結晶缺陷被修復，但是不被雷射部分熔化處理熔化的接近於基底基板的區域的單晶半導體層中的結晶缺陷不被修復。並且，因為該結晶缺陷作為電洞陷阱起作用，所以隨著薄膜化的進展而通道區域靠近該電洞陷阱，只有其特性易受到電洞陷阱影響的p通道電晶體的S值變大。

根據如上所述的研究考察，本發明人認為，藉由對n通道電晶體進行薄膜化處理(也稱為回蝕刻)，可以使n通道電晶體和p通道電晶體都得到小的S值。作為用於實現此的製程，例如可以舉出，對n通道電晶體在進行雷射部分熔化處理之後進行主動層的薄膜化處理，而對p通道電晶體只在進行雷射部分熔化處理之前進行薄膜化處理。

分別控制用於使用離子引入分離法形成單晶半導體膜的電晶體的n通道電晶體和p通道電晶體的單晶半導體膜的厚度。由此，可以提供使S值變小的半導體裝置及半導體裝置的製造方法。

在使用離子引入分離法形成單晶半導體膜的電晶體中，藉由使用雷射部分熔化處理，可以提供半導體層的結晶性良好的半導體裝置及半導體裝置的製造方法。

[實施例模式1]

在本實施例模式中，參照圖1A至4B說明本發明的半導體裝置的製造方法。

首先，準備基底基板110(參照圖1A)。作為基底基板110，可以較佳地使用用於液晶顯示裝置等的具有透光性的玻璃基板。作為玻璃基板，可以使用其應變點是大於或等於580℃且小於或等於680℃(較佳的是大於或等於600℃且小於或等於680℃)的玻璃基板。此外，玻璃基板較佳是無鹼玻璃基板。作為無鹼玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的玻璃材料。

注意，作為基底基板(也稱為支撐基板)110，除了玻璃基板以外，還可以使用陶瓷基板、石英基板或藍寶石基板等的由絕緣體構成的基板、由矽等的半導體材料所構成的基板、由金屬或不銹鋼等導體所構成的基板等。

雖然在本實施例模式中沒有說明，但是也可以在基底基板110的表面上形成絕緣層。藉由設置該絕緣層，在基底基板110包含雜質(鹼金屬或鹼土金屬等)的情況下可以防止該雜質擴散到半導體層。絕緣層可以是單層結構或疊層結構。作為構成絕緣層的材料，可以舉出氧化矽、氮化矽、氧氮化矽、氮氧化矽等。

接著，準備單晶半導體基板100。作為單晶半導體基板100，例如可以使用由矽、鍺、矽鍺、碳化矽等的第14族元素所構成的單晶半導體基板。當然，也可以使用由砷化鎵、磷化銦等的化合物半導體所構成的基板。在本實施例模式中，作為單晶半導體基板100，使用單晶矽基板。雖然對單晶半導體基板100的形狀或尺寸沒有限制，但是例如也可以將8英寸(200 mm)、12英寸(300 mm)、18英寸(450 mm)等的圓形半導體基板加工成為矩形來使用。注意，在本說明書中，單晶是指以一定的規則性形成結晶結構並且所有部分的晶軸都朝向相同方向的結晶。換言之，在本說明書中與缺陷的多少無關。

在清洗單晶半導體基板100之後，在單晶半導體基板100的表面上形成絕緣層。雖然可以採用不設置絕緣層的結構，但是較佳設置絕緣層，以便防止在後面步驟中照射離子時單晶半導體基板100受到污染以及其表面受到損傷。

接著，隔著上述絕緣層由利用電場進行加速的離子所構成的離子束引入到單晶半導體基板100中，以在離單晶半導體基板100的表面有預定深度的區域中形成脆性區域102。形成脆性區域102的區域的深度可以根據離子束的加速能量和離子束的入射角控制。在此，脆性區域102形成在與離子平均侵入深度相同程度的深度的區域中。

從單晶半導體基板100分離的半導體層的厚度取決於形成脆性區域102的深度。形成脆性區域102的深度是離單晶半導體基板100的表面有大於或等於50 nm且小於或等於500 nm的深度，較佳是離單晶半導體基板100的表面有大於或等於50 nm且小於或等於200 nm的深度。如果形成脆性層102的深度比上述過深或過淺，就會使被分離的半導體層過厚或過薄。如果被分離的半導體層過厚，則該厚度不適合於形成的電晶體。如果被分離的半導體層過薄，則當從單晶半導體基板100分離時成為不良的原因。

當對單晶半導體基板100照射離子時，可以使用離子引入裝置或者離子摻雜裝置。在離子引入裝置中，激發來源氣體以產生離子種，並且對所產生的離子種進行質量分離，而對被處理物引入具有預定的質量的離子種。在離子摻雜裝置中，激發來源氣體以產生離子種，對所產生的離子種不進行質量分離而將其照射到被處理物中。此外，在具備質量分離裝置的離子摻雜裝置中，與離子引入裝置同樣地也可以進行有質量分離的離子引入。在本說明書中，只在特別需要使用離子引入裝置及離子摻雜裝置中的其中一者的情況下明確記載，而在沒有特別明確記載的情況下可以使用任一者裝置來進行離子照射。

使用離子摻雜裝置時的離子照射製程例如可以以下面的條件進行。

．加速電壓大於或等於10 kV且小於或等於100 kV(較佳大於或等於30 kV且小於或等於80 kV)

．劑量大於或等於1×10¹⁶ ions/cm² 且小於或等於4×10¹⁶ ions/cm²

．射束電流密度大於或等於2μ A/cm² (較佳大於或等於5μ A/cm² ，更佳大於或等於10μ A/cm² )

在使用離子摻雜裝置的情況下，可以使用包含氫的氣體作為離子照射製程的來源氣體。藉由使用該氣體，可以產生H⁺ 、H₂ ⁺ 、H₃ ⁺ 作為離子種。在作為來源氣體使用該氣體的情況下，較佳多照射H₃ ⁺ 。具體而言，較佳使離子束相對於H⁺ 、H₂ ⁺ 、H₃ ⁺ 的總量包含大於或等於70%的H₃ ⁺ 離子。此外，較佳將H₃ ⁺ 離子的比例設定為大於或等於80%。因此，藉由提高H₃ ⁺ 的比例，可以以少的離子照射使脆性區域102包含大於或等於1×10²⁰ atoms/cm³ 的濃度的氫。由此，容易進行從脆性區域102的分離。此外，藉由多照射H₃ ⁺ 離子，與照射H⁺ 、H₂ ⁺ 時相比，離子的照射效率得到提高。換言之，可以縮短離子照射所需要的時間。

在使用離子引入裝置的情況下，較佳藉由質量分離引入H₃ ⁺ 離子。當然，也可以引入H₂ ⁺ 。但是，因為在使用離子引入裝置的情況下選擇離子種來引入，所以與使用離子摻雜裝置的情況相比，有可能離子照射的效率降低。

在形成上述脆性區域102之後，去掉絕緣層，新形成絕緣層111(參照圖1B)。在此，去掉絕緣層是因為當進行上述離子照射時絕緣層受到損傷的可能性高。注意，如在脆性區域102的形成之前形成的絕緣層的損傷不成為問題的情況下，則不需要去掉絕緣層。在此情況下，也可以將在脆性區域102的形成之前形成的絕緣層用作絕緣層111，而不形成絕緣層111。

因為絕緣層111是形成貼合時的接合的層，所以其表面較佳具有高平坦性。作為這種絕緣層111，例如可以利用使用有機矽烷氣體藉由化學氣相生長法形成的氧化矽膜。注意，雖然在本實施例模式中絕緣層111採用單層結構，但是也可以採用大於或等於兩層的疊層結構。

另外，絕緣層111也可以藉由在氧化性氛圍下對單晶半導體基板100進行熱處理來形成。另外，絕緣層111也可以藉由在形成脆性區域102之前在氧化性氛圍下對單晶半導體基板100進行熱處理來形成。作為熱氧化處理，較佳進行對氧化性氛圍中添加鹵素的氧化。在藉由添加鹵素進行熱氧化來形成的絕緣層中含有鹵素，並且藉由包含大於或等於1×10¹⁶ atoms/cm³ 且小於或等於2×10²¹ atoms/cm³ 的濃度的鹵素，可以使其發揮捕獲鹼金屬等的雜質而防止單晶半導體基板100的污染的保護膜的機能。

然後，貼合上述基底基板110和單晶半導體基板100(參照圖1C)。具體而言，在藉由超音波清洗等的方法來清洗基底基板110和絕緣層111的表面之後，使基底基板110的表面和絕緣層111的表面彼此接觸地配置，並且進行加壓處理以使基底基板110的表面和絕緣層111的表面之間形成黏合(接合)。一般認為範德瓦耳斯力、氫鍵作用於接合的形成。

注意，也可以在形成黏合之前對基底基板110或絕緣層111的表面進行氧電漿處理或臭氧處理，來使其表面成為親水性。因為藉由該處理對基底基板110或絕緣層111的表面附加羥基，所以可以效率好地形成氫鍵。

接著，對彼此貼合的基底基板110及單晶半導體基板100進行加熱處理，而使該貼合牢固。需要將此時的加熱處理的溫度設定為不使脆性區域102中的分離進展的溫度。例如，可以將其設定為小於400℃，較佳設定為小於或等於300℃。對加熱處理時間沒有特別的限制，根據處理速度和貼合強度的關係適當地設定最佳的條件即可。在本實施例模式中，以200℃進行2小時的加熱處理。在此，也可以只對涉及貼合的區域照射微波並局部地進行加熱。注意，在貼合強度沒有問題的情況下，也可以省略上述加熱處理。

接著，在脆性區域102上將單晶半導體基板100分離成單晶半導體層112和單晶半導體基板118(參照圖1D)。藉由加熱處理進行單晶半導體基板100的分離。作為該加熱處理的溫度，可以以基底基板110的耐熱溫度為基準。例如，在作為基底基板110使用玻璃基板的情況下，較佳將加熱溫度設定為大於等於400℃且小於或等於650℃。但是，若是較短的時間，則可以進行大於或等於400℃且小於或等於700℃的加熱處理。注意，在本實施例模式中以600℃進行2小時的加熱處理。

藉由進行如上述那樣的加熱處理，形成在脆性區域102中的微小的空孔的體積發生變化，而在脆性區域102中產生裂縫。其結果是，沿著脆性區域102對單晶半導體基板100進行裂開。因為絕緣層111與基底基板110貼合在一起，所以在基底基板110上固定有從單晶半導體基板100分離的單晶半導體層112。此外，藉由該加熱處理加熱涉及基底基板110和絕緣層111的貼合的介面，所以在涉及貼合的介面中形成共價鍵，而使基底基板110和絕緣層111的結合力進一步得到提高。

然後，進行以單晶半導體層112的缺陷的降低等為目的的雷射部分熔化處理。在本實施例模式中，對單晶半導體層112照射雷射光束113(參照圖1E)。

密貼到支撐基板110上的單晶半導體層112的結晶性由於脆性區域102的形成及脆性區域102中的裂開等受到損傷。換言之，加工之前的單晶半導體基板沒有的轉變等的結晶缺陷、懸空鍵等的微小的結晶缺陷形成在單晶半導體層112中。另外，因為單晶半導體層112的表面是從單晶半導體基板進行分離的面，所以其平坦性受到了損傷。使單晶半導體層112熔化以便恢復單晶半導體層112的結晶性，並且照射雷射光束113以便使其再單結晶化。另外，照射雷射光束113使單晶半導體層112熔化，以便將單晶半導體層112的表面平坦化。注意，單晶半導體層的再單結晶化是指單晶結構的半導體層經過與其單晶結構不同的狀態(例如，是液相狀態)，而再成為單晶結構的情況。或者，單晶半導體層的再單結晶化也可以指將具有如上所述那樣的結晶缺陷的單晶半導體層再結晶化，而形成單晶半導體層的情況。

照射雷射光束113之後，單晶半導體層112吸收雷射光束113，並且照射了雷射光束113的部分的溫度上升。當該部分的溫度成為大於或等於單晶半導體基板的熔點的溫度時，該部分熔化。當停止照射雷射光束113時，單晶半導體層112的熔化部分的溫度降低，然後熔化部分凝固並進行再單結晶化。藉由掃描雷射光束113，對整個單晶半導體層112照射雷射光束113。或者，也可以只對單晶半導體層112的需要進行再單結晶化的區域照射雷射光束113。

受到了雷射照射處理的單晶半導體層120的結晶性比單晶半導體層112高。或者，藉由進行雷射照射處理可以提高平坦性。這是因為藉由使單晶半導體層112熔化而可以修復存在於單晶半導體層112中的懸空鍵中的微小缺陷的緣故。另外，可以藉由如下方法評價單晶半導體層120的結晶性：即電子背向散射繞射圖案(電子背向散射圖案EBSP)的測量；X射線繞射影像的測量；利用光學顯微鏡及電子顯微鏡的觀察；以及拉曼光譜的測量等。另外，藉由利用原子力顯微鏡的觀察等可以評價單晶半導體層120表面的平坦性。

藉由照射雷射光束113，使單晶半導體層112中的被照射雷射光束113的區域部分地熔化。使單晶半導體層112部分地熔化是指將被熔化的深度設定為比與第一絕緣層之間的介面(單晶半導體層112的厚度)淺地使單晶半導體層112熔化。換言之，單晶半導體層112處於部分熔化狀態是指上層熔化而變成液相，而下層不熔化並保持固相的單晶半導體的狀態。

當照射雷射光束113，使單晶半導體層112部分地熔化時，因變成液相的半導體的表面張力而使平坦化得到進展。同時，由於熱擴散到支撐基板所以單晶半導體層112的冷卻得到進展，在單晶半導體層112中在深度方向上產生溫度梯度，並且固液介面從支撐基板一側移動到單晶半導體層112表面，而實現再單結晶化。亦即，產生所謂的縱生長。另外，在上述結晶化中，以下層的不熔化的區域為晶種而進行再單結晶化。

下層中的固相部分是單晶，因為晶體取向一致，所以不形成晶界。從而可以使進行雷射部分熔化處理之後的單晶半導體層120成為沒有晶界的單晶半導體層。另外，被熔化的上層藉由凝固而被再單結晶化。此時，形成其晶體取向與下層的保持固相地殘留的單晶半導體一致的單晶半導體。因此，在將主表面的晶面取向是(100)的單晶矽晶圓用於單晶半導體基板的情況下，單晶半導體層112的主表面的晶面取向是(100)，並且藉由進行雷射部分熔化處理而被再單結晶化了的單晶半導體層120的主表面的晶面取向是(100)。

另外，藉由該雷射部分熔化處理，可以將單晶半導體層112形成為其表面平坦的單晶半導體層120。這是因為如下緣故：由於單晶半導體層112的被熔化的部分是液體，所以單晶半導體層112的表面因表面張力的作用而使其表面面積成為最小。換言之，液體部分變為沒有凹部及凸部的形狀，並且因為該液體部分凝固而實現再單結晶化，所以可以形成其表面平坦化了的單晶半導體層120。

藉由將單晶半導體層112的表面平坦化，可以將形成在單晶半導體層120上的閘極絕緣膜的厚度減薄成約5 nm至50 nm。因此，可以形成抑制了閘極電壓並導通電流高的電晶體。

作為用於該雷射部分熔化處理製程的脈衝式雷射器，例如有XeCl雷射器、KrF雷射器等的準分子雷射器、Ar雷射器、Kr雷射器等的氣體雷射器。也可以使用固態雷射器，例如有YAG雷射器、YVO₄ 雷射器、YLF雷射器、YAlO₃ 雷射器、GdVO₄ 雷射器、KGW雷射器、KYW雷射器、Y₂ O₃ 雷射器等。作為雷射光束113，可以使用上述雷射振盪器的基波、高次諧波(二次諧波、三次諧波、四次諧波等)。在上述固體雷射器中，也有即使使用同一雷射媒質其振盪方法也成為連續振盪或準連續振盪的振盪器。

另外，作為振盪雷射光束113的雷射振盪器，選擇其振盪波長在紫外光區域至可見光區域中的雷射振盪器。雷射光束113的波長是被單晶半導體層112吸收的波長。可以考慮到雷射光束的趨膚深度(skin depth)等而決定該波長。例如，可以將波長設定為大於或等於250 nm且小於或等於700 nm的範圍內。

可以考慮到雷射光束113的波長、雷射光束113的趨膚深度、單晶半導體層112的厚度等決定雷射光束113的能量。在使用脈衝振盪雷射器的情況下，例如，可以將雷射光束113的能量密度設定為大於或等於300 mJ/cm² 且小於或等於700 mJ/cm² 的範圍內。

照射雷射光束113時的氛圍既可以是不控制氛圍的大氣氛圍，又可以是惰性氣體氛圍。大氣氛圍及惰性氣體氛圍兩者都具有恢復單晶半導體層112的結晶性及將其平坦化的效果。另外，與大氣氛圍相比，惰性氣體氛圍是更佳的。與大氣氛圍相比，氮等的惰性氣體氛圍的提高單晶半導體層112的平坦性的效果更高。此外，與大氣氛圍相比，惰性氣體氛圍更可以抑制裂縫等的變形的發生，從而使用於實現結晶缺陷的減少及平坦化的雷射光束113可以使用的能量範圍變廣。

在如上所述照射雷射光束113之後，也可以進行將單晶半導體層112的厚度減薄的薄膜化製程。作為單晶半導體層112的薄膜化，使用乾式蝕刻及濕式蝕刻的其中一者或者結合兩者的蝕刻處理(回蝕刻處理)即可。例如，在單晶半導體層112是由矽材料所構成的層的情況下，藉由將Cl₂ 氣體或CF₄ 和O₂ 的混合氣體用於處理氣體的乾式蝕刻處理可以將單晶半導體層112減薄。

注意，雖然在本實施例模式中舉出在通過雷射光束的照射進行平坦化等之後進行蝕刻處理的例子，但是本發明不應該解釋為限定於此。例如，也可以在雷射光束的照射之前進行蝕刻處理。另外，也可以在雷射光束的照射之前及之後的兩者進行蝕刻處理。另外，也可以交替重複雷射光束的照射和上述處理。

藉由上述製程，可以製造具有其表面的平坦性得到提高並且缺陷得到減少的單晶半導體層120(單晶矽半導體層)的半導體基板(參照圖1F)。然而，因為藉由這種部分熔化不可以修復存在於單晶半導體層120和絕緣層111之間的介面中的微小的缺陷，所以存在於該缺陷中的電洞陷阱殘留。圖2A是圖1F的剖面圖的擴大圖。在介面區域701附近殘留有實施例模式1所說明的電洞陷阱，而這成為使p通道電晶體的S值變大的原因。

對單晶半導體層120添加硼、鋁，鎵等的p型雜質或者磷、砷等的n型雜質，以便控制電晶體的臨界值電壓。添加雜質的區域及添加的雜質的種類可以適當地變更。例如，可以對n通道電晶體的形成區域添加p型雜質，而對p通道電晶體的形成區域添加n型雜質。當添加上述雜質時，將單晶半導體層中的雜質濃度設定約為大於或等於1×10¹⁵ atoms/cm³ 且小於或等於1×10¹⁷ atoms/cm³ 即可。然後將單晶半導體層120分離成島狀，而形成半導體層702及半導體層704(參照圖2B)。注意，如上所述的雜質添加也可以在形成半導體層702及半導體層704之後進行。

在此，當對n通道電晶體的形成區域添加p型雜質時，形成使該添加的區域露出的光罩。此時，藉由乾式蝕刻將單晶半導體層也就是半導體層702減薄。此時也是進行乾式蝕刻及濕式蝕刻的其中一者或結合兩者的蝕刻處理(回蝕刻處理)即可。另外，當對半導體層702進行蝕刻處理時，也可以利用在添加n型雜質時使用的掩罩。藉由這些處理，n通道電晶體的半導體層702的厚度薄於p通道電晶體的半導體層704的厚度。

接著，覆蓋半導體層702和半導體層704地形成閘極絕緣層706(參照圖2C)。在此，使用電漿CVD法以單層形成氧化矽膜。除了此以外，還可以以單層結構或疊層結構形成包含氧氮化矽、氮氧化矽、氮化矽、氧化鉿，氧化鋁，氧化鉭等的膜作為閘極絕緣層706。

作為除了電漿CVD法以外的製造方法，可以舉出濺射法、利用高密度電漿處理的氧化或氮化的方法。高密度電漿處理例如使用氦、氬、氪、氙等的稀有氣體和氧、氧化亞氮、氨，氮、氫等的氣體的混合氣體而進行。在此情況下，藉由引入微波進行電漿的激發，可以以低電子溫度產生高密度電漿。藉由利用由這樣的高密度電漿產生的氧自由基(有時包含OH自由基)或氮自由基(有時包含NH自由基)將半導體層的表面氧化或氮化，以接觸於半導體層地形成大於或等於1 nm且小於或等於20 nm，較佳的是大於或等於2 nm且小於或等於10 nm的絕緣層。

因為上述的利用高密度電漿處理的半導體層的氧化或氮化是固相反應，所以可以將閘極絕緣層706和半導體層702及704之間的介面密度設定得極低。另外，藉由利用高密度電漿處理將半導體層直接氧化或氮化，可以抑制所形成的絕緣層的厚度的不均勻性。另外，因為半導體層具有結晶性，所以在利用高密度電漿處理由固相反應將半導體層的表面氧化的情況下，也可以形成抑制了晶粒介面中的不均勻的氧化，具有均勻性，並且介面態密度低的閘極絕緣層。如此，藉由將利用高密度電漿處理形成的絕緣層用於電晶體的閘極絕緣層的一部分或全部，可以抑制特性的不均勻性。

對利用電漿處理的絕緣層的製造方法的更具體的一例進行說明。使用氬(Ar)將氧化亞氮(N₂ O)稀釋為大於或等於1倍且小於或等於3倍(流量比)，在大於或等於10 Pa且小於或等於30 Pa的壓力下施加大於或等於3 kW且小於或等於5 kW的微波(2.45 GHz)電力，而使半導體層702及704的表面氧化或氮化。藉由該處理，形成大於或等於1 nm且小於或等於10 nm(較佳的是大於或等於2 nm且小於或等於6 nm)的閘極絕緣層706的下層。進而，引入氧化亞氮(N₂ O)和矽烷(SiH₄ )，在大於或等於10 Pa且小於或等於30 Pa的壓力下施加大於或等於3 kW且小於或等於5 kW的微波(2.45 GHz)電力，並且藉由氣相生長法形成氧氮化矽膜作為閘極絕緣層706的上層。如上所述，藉由組合固相反應和氣相生長法形成閘極絕緣層706，可以形成介面態密度低且絕緣耐壓性優越的閘極絕緣層706。注意，在此情況下閘極絕緣層706採用兩層結構。

或者，也可以藉由將半導體層702和半導體層704熱氧化，形成閘極絕緣層706。在使用這種熱氧化的情況下，較佳使用耐熱性較高的基底基板。

另外，也可以藉由形成包含氫的閘極絕緣層706，然後進行大於或等於350℃且小於或等於450℃的溫度的加熱處理，而將包含在閘極絕緣層706中的氫擴散到半導體層702和半導體層704中。在此情況下，作為閘極絕緣層706，可以使用利用電漿CVD法的氮化矽或氮氧化矽。注意，較佳將處理溫度設定為小於或等於350℃。如此，藉由給半導體層702和半導體層704供應氫，可以有效地減少半導體層702中、半導體層704中、閘極絕緣層706和半導體層702之間的介面中以及閘極絕緣層706和半導體層704之間的介面中的缺陷。

接著，藉由在閘極絕緣層706上形成導電層之後將該導電層加工(圖案化)為所希望的形狀，在半導體層702和半導體層704的上方形成電極708(參照圖2D)。作為導電層的形成，可以使用CVD法、濺射法等。導電層可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的材料形成。另外，作為導電層，既可以使用以上述金屬為主要成分的合金材料，又可以使用包含上述金屬的化合物。或者，也可以使用對半導體摻雜賦予導電性的雜質元素的多晶矽等的半導體材料形成導電層。

雖然在本實施例模式中使用單層的導電層形成電極708，但是本發明的半導體裝置不侷限於該結構。電極708也可以由疊層的多個導電層形成。在採用兩層結構的情況下，例如將鉬膜、鈦膜、氮化鈦膜等用於下層，而作為上層使用鋁膜等即可。在採用三層結構的情況下，較佳採用鉬膜、鋁膜和鉬膜的疊層結構或鈦膜、鋁膜和鈦膜的疊層結構等。

另外，用於形成電極708的掩罩可以使用氧化矽、氮氧化矽等的材料形成。在此情況下，增加對氧化矽膜、氮氧化矽膜進行圖案化形成掩罩的製程，但是因為與抗蝕劑材料相比，進行蝕刻時的掩罩的膜的減少量少，所以可以形成更準確的形狀的電極708。另外，也可以不使用掩罩而使用液滴噴出法選擇性地形成電極708。在此，液滴噴出法是指藉由噴射或噴出包含預定的組成物的液滴而形成預定的圖案的方法，從而噴墨法等包括在其範疇內。

另外，也可以藉由使用ICP(感應耦合電漿)蝕刻法，適當地調整蝕刻條件(施加到線圈型電極層的電力量、施加到基板一側的電極層的電力量、基板一側的電極溫度等)，對導電層進行蝕刻，以使其具有所希望的錐形形狀，而形成電極708。另外，錐形形狀也可以藉由掩罩的形狀控制。另外，作為蝕刻用氣體，可以適當地使用氯、氯化硼、氯化矽或四氯化碳等的氯基氣體、四氟化碳、氟化硫或氟化氮等的氟基氣體或者氧等。

接著，以電極708為掩罩對半導體層702、半導體層704添加賦予一導電性類型的雜質元素(參照圖3A)。在本實施例模式中，對半導體層702添加賦予n型導電性的雜質元素(例如是磷、砷)，而對半導體層704添加賦予p型導電性的雜質元素(例如是硼)。注意，當對半導體層702添加賦予n型導電性的雜質元素時，使用掩罩等覆蓋添加p型導電性的雜質元素的半導體層704，而選擇性地進行賦予n型導電性的雜質元素的添加。另外，也可以利用在進行半導體層702的蝕刻處理時使用的掩罩覆蓋半導體層704。另外，當對半導體層704添加賦予p型導電性的雜質元素時，使用掩罩等覆蓋添加n型導電性的雜質元素的半導體層702，而選擇性地進行賦予p型導電性的雜質元素的添加。或者，也可以在對半導體層702及半導體層704添加賦予p型導電性的雜質元素及賦予n型導電性的雜質元素的其中一者之後，只對其中一者的半導體層以更高的濃度添加賦予p型導電性的雜質元素及賦予n型導電性的雜質元素中的另一者。藉由添加上述雜質，在半導體層702中形成雜質區域710，並且在半導體層704中形成雜質區域712。

接著，在電極708的側面形成側壁714(參照圖3B)。例如，藉由覆蓋閘極絕緣層706及電極708地新形成絕緣層，並且以垂直方向為主體的各向異性刻蝕對該絕緣層部分地進行蝕刻，而可以形成側壁714。另外，也可以藉由上述各向異性刻蝕對閘極絕緣層706部分地進行蝕刻。作為用於形成側壁714的絕緣層，藉由電漿CVD法、濺射法等以單層或疊層結構形成包含矽、氧化矽、氮化矽、氧氮化矽、氮氧化矽、有機材料等的膜即可。在本實施例模式中，藉由電漿CVD法形成厚度是100 nm的氧化矽膜。另外，作為蝕刻氣體，可以使用CHF₃ 和氦的混合氣體。注意，形成側壁714的製程不侷限於此。

接著，以閘極絕緣層706、電極708及側壁714為掩罩對半導體層702、半導體層704添加賦予一導電性類型的雜質元素(參照圖3C)。注意，對半導體層702、半導體層704以更高的濃度添加與在以前的製程中分別添加的雜質元素相同的導電性類型的雜質元素。注意，當對半導體層702添加賦予n型導電性的雜質元素時，使用掩罩等覆蓋添加p型導電性的雜質的半導體層704，而選擇性地進行賦予n型導電性的雜質元素的添加。另外，當對半導體層704添加賦予p型導電性的雜質元素時，使用掩罩等覆蓋添加n型導電性的雜質的半導體層702，而選擇性地進行賦予p型導電性的雜質元素的添加。

藉由上述雜質元素的添加，在半導體層702中形成一對高濃度雜質區域716、一對低濃度雜質區域718和通道形成區域720。另外，藉由上述雜質元素的添加，在半導體層704中形成一對高濃度雜質區域722、一對低濃度雜質區域724和通道形成區域726。高濃度雜質區域716和高濃度雜質區域722用作源極電極或汲極電極，而低濃度雜質區域718和低濃度雜質區域724用作LDD(輕度摻雜汲極)區域。

另外，形成在半導體層702上的側壁714和形成在半導體層704上的側壁714既可以形成為在載流子移動的方向(所謂平行於通道長度的方向)上的長度彼此相同，又可以形成為該長度彼此不同。較佳將成為p通道電晶體的半導體層704上的側壁714的長度設定為比成為n通道電晶體的半導體層702上的側壁714的長度長。這是因為用於在p通道電晶體中形成源極電極及汲極電極而引入的硼容易擴散，而容易引起短通道效應的緣故。藉由在p通道電晶體中將側壁714的長度設定得更長，可以將高濃度的硼添加到源極電極及汲極電極，而可以將源極電極及汲極電極低電阻化。

也可以形成將半導體層702及半導體層704的一部分矽化物化了的矽化物層，以便將源極電極及汲極電極進一步低電阻化。藉由使金屬接觸於半導體層，並且進行加熱處理(例如，GRTA法、LRTA法等)來使半導體膜中的矽和金屬發生反應，而進行矽化物化。作為矽化物層，使用鈷矽化物或鎳矽化物即可。在半導體層702、半導體層704的厚度薄的情況下，也可以使矽化物反應進展到半導體膜704的底部。作為可用於進行矽化物化的金屬材料，可以舉出鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。另外，藉由照射雷射光束等也可以形成矽化物層。

藉由上述製程，形成n通道電晶體728和p通道電晶體730。注意，雖然在圖3C所示的步驟中沒有形成用作源極電極或汲極電極的導電層，但是有時將這些用作源極電極或汲極電極的導電層包括在內稱為電晶體。

接著，覆蓋n通道電晶體728、p通道電晶體730地形成絕緣層732(參照圖3D)。絕緣層732不一定需要設置，但是藉由形成絕緣層732，可以防止鹼金屬、鹼土金屬等的雜質侵入n通道電晶體728、p通道電晶體730。具體而言，較佳使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁、氧化鋁等的材料形成絕緣層732。在本實施例模式中，將厚度是約600 nm的氮氧化矽膜用作絕緣層732。在此情況下，上述氫化的製程也可以在形成該氮氧化矽膜之後進行。注意，雖然在本實施例模式中絕緣層732採用單層結構，但是當然也可以採用疊層結構。例如，在採用兩層結構的情況下，可以採用氧氮化矽膜和氮氧化矽膜的疊層結構。

接著，覆蓋n通道電晶體728、p通道電晶體730地在絕緣層732上形成絕緣層734。絕緣層734較佳使用聚醯亞胺、丙烯、苯並環丁烯、聚醯胺、環氧等的具有耐熱性的有機材料形成。另外，除了上述有機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷樹脂、氧化矽、氮化矽、氧氮化矽、氮氧化矽、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)、礬土等。在此，矽氧烷樹脂相當於以矽氧烷材料為初起材料形成的包含Si-O-Si結合的樹脂。作為矽氧烷樹脂的取代基，除了氫以外，還可以具有選自氟、烷基、芳香烴中的一種。另外，也可以藉由層疊多個由這些材料形成的絕緣層，而形成絕緣層734。

作為絕緣層734的形成，根據其材料可以使用CVD法、濺射法、SOG法、旋塗法、浸漬法、噴射塗布法、液滴噴出法(噴墨法、絲網印刷、膠印刷等)、刮刀法、輥塗法、簾塗法、刮刀塗敷法等。

接著，在絕緣層732、絕緣層734中形成使半導體層702、半導體層704的一部分露出的接觸孔。然後，形成藉由該接觸孔接觸於半導體層702、半導體層704的導電層736、導電層738(參照圖4A)。導電層736、導電層738用作電晶體的源極電極或汲極電極。注意，雖然在本實施例模式中將CHF₃ 和He的混合氣體用於形成接觸孔時的蝕刻，但是不侷限於此。

導電層736、導電層738可以藉由CVD法、濺射法等形成。具體而言，作為導電層736、導電層738，可以使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)等。另外，既可以使用以上述材料為主要成分的合金，又可以使用包含上述材料的化合物。另外，導電層736、導電層738可以採用單層結構，也可以採用疊層結構。

作為以鋁為主要成分的合金的例子，可以舉出以鋁為主要成分包含鎳的合金。另外，也可以舉出以鋁為主要成分包含鎳和碳、矽中的其中一者或者兩者的合金。因為鋁、鋁矽(Al-Si)廉價並其電阻率低，所以較佳將其用作形成導電層736、導電層738的材料。特別地，較佳使用鋁矽，因為其可以抑制進行圖案化時的由抗蝕劑焙燒產生的小丘。另外，也可以使用對鋁混入約0.5%的Cu的材料代替矽。

在導電層736、導電層738採用疊層結構的情況下，較佳採用例如阻擋膜、鋁矽膜和阻擋膜的疊層結構或阻擋膜、鋁矽膜和氮化鈦膜和阻擋膜的疊層結構等。注意，阻擋膜是指使用鈦、鈦的氮化物、鉬或鉬的氮化物等形成的膜。當在阻擋膜之間夾著鋁矽膜地形成導電層時，可以進一步防止鋁、鋁矽的小丘的產生。另外，當使用還原性高的元素的鈦形成阻擋膜時，即使在半導體層702、半導體層704上形成有薄的氧化膜，包含在阻擋膜中的鈦也將該氧化膜還原，而可以使導電層736和半導體層702以及導電層738和半導體層704以良好的狀態接觸。另外，也可以層疊多個阻擋膜而使用。在此情況下，例如導電層736、導電層738也可以採用如從下層層疊鈦、氮化鈦、鋁矽、鈦、氮化鈦的五層結構或其以上的疊層結構。

另外，作為導電層736、導電層738，也可以使用利用WF₆ 氣體和SiH₄ 氣體並藉由化學氣相生長法形成的鎢矽化物。另外，也可以使用對WF₆ 進行氫還原來形成的鎢作為導電層736、導電層738。

另外，導電層736連接到n通道電晶體728的高濃度雜質區域716。導電層738連接到p通道電晶體730的高濃度雜質區域722。

圖4B表示圖4A所示的n通道電晶體728及p通道電晶體730的平面圖。在此，圖4B的沿A-B的剖面對應於圖4A。但是，在圖4B中為了簡化起見省略導電層736、導電層738以及絕緣層732、絕緣層734等。

注意，雖然在本實施例模式中表示出n通道電晶體728和p通道電晶體730分別具有一個用作閘極電極的電極708的情況，但是本發明不侷限於此。根據本發明製造的電晶體可以具有多個用作閘極電極的電極，並且也可以具有該多個電極彼此電連接的多閘極結構。

在本實施例模式中，照射雷射光束以減少單晶半導體層的缺陷、表面凹凸不平。進而，根據本發明可以將每個電晶體的半導體層的厚度最佳化，並且可以使半導體裝置內的電晶體特性的S值變小。

本實施例模式可以與其他實施例模式適當地組合而使用。

[實施例模式2]

在本實施例模式中，參照圖5至圖10F說明在根據實施例模式1製造的本發明的半導體裝置中的較佳的單晶半導體層的厚度。

圖5表示用於在本發明的方式中評價電晶體特性的在實施例模式1中製造的電晶體的剖面。在此，不形成側壁714，並且採用沒有形成一對低濃度雜質區域718和一對低濃度雜質區域724的單汲極電極結構。

圖5表示的電晶體具有形成在基底基板200上的基底絕緣層201、形成在其上的單晶半導體層206、形成在其上的閘極絕緣膜212、形成在其上的閘極電極214。另外，在單晶半導體層206中形成有一對高濃度雜質區域208、高濃度雜質區域210，並且此成為源極區域及汲極區域。另外，在本實施例模式中，在閘極電極214下的單晶半導體層206區別成接近於基底基板200的第一區域202和接近於閘極絕緣膜212的第二區域204。另外，如實施例模式1所示，藉由形成脆性區域102並在該區域中進行分離，而形成單晶半導體層206。以下表示製造圖5的電晶體時的條件。

作為用於在本實施例模式中形成脆性層102的離子的照射，在此使用離子摻雜法並以H₃ ⁺ 離子為主離子照射離子。加速電壓選自10 kV至200 kV的範圍內即可。在此，將加速電壓設定為40 kV。離子的照射量的劑量選自5×10¹⁵ ions/cm² 至5×10¹⁶ ions/cm² 的範圍內即可，而在此將其設定為2×10¹⁶ ions/cm² 。

閘極絕緣膜212採用氮氧化矽膜和氧氮化矽膜的疊層結構。氮氧化矽膜以SiH₄ 、N₂ O、NH₃ 和H₂ 為來源氣體藉由電漿CVD法形成。氣體流量比是SiH₄ /N₂ O/NH₃ /H₂ =10/18/100/400，膜形成溫度是400℃，RF頻率是27.12 MHz，RF功率是50 W，並且RF功率密度是0.083 W/cm² 。膜厚是50 nm。氧氮化矽膜以SiH₄ 、N₂ O為來源氣體藉由電漿CVD法形成。氣體流量比是SiH₄ /N₂ O=4/800，膜形成溫度是400℃，RF頻率是27.12 MHz，RF功率是50 W，並且RF功率密度是0.083 W/cm² 。膜厚是50 nm。注意，氧氮化矽膜是指如下膜：在其組成中氧的含量比氮的含量多，並且在使用盧瑟福背向散射光譜學法(RBS))以及氫前向散射法(HFS)進行測量的情況下，其包含的濃度範圍是如下：大於或等於50原子%且小於或等於70原子%的氧；大於或等於0.5原子%且小於或等於15原子%的氮；大於或等於25原子%且小於或等於35原子%的矽；大於或等於0.1原子%且小於或等於10原子%的氫。另外，氮氧化矽膜是指如下膜：在其組成中氮的含量比氧的含量多，並且在使用RBS及HFS進行測量的情況下，其包含的濃度範圍是如下：大於或等於5原子%且小於或等於30原子%的氧；大於或等於20原子%且小於或等於55原子%的氮；大於或等於25原子%且小於或等於35原子%的矽；大於或等於10原子%且小於或等於30原子%的氫。但是，當將構成氧氮化矽或氮氧化矽的原子的總計設定為100原子%時，氮、氧、矽及氫的含有比率包含在上述範圍內。

在雷射部分熔化處理中，從單晶半導體層表面照射準分子雷射、YAG雷射的固體雷射第二高次諧波。準分子雷射有ArF：193 nm、KrF：248 nm、XeCl：308 nm、XeF：353 nm，而在此使用了XeCl：308 nm。對單晶半導體表面在進行脈衝照射的同時掃描將其光束形狀設定為線狀的準分子光束。將每個部分的照射次數設定為3次至30次，並且將能量密度設定為300 mJ/cm² 至900 mJ/cm² 的範圍內。在此將能量密度設定為650 mJ/cm² 。進而，進行熱處理來進行缺陷的修復。將到達溫度設定為600℃，使用電阻加熱爐，並且將到達溫度下的處理時間設定為4小時。

接著進行乾式蝕刻以便使單晶半導體層具有所希望的厚度。乾式蝕刻使用Cl₂ 氣體或CF₄ 和O₂ 的混合氣體進行，並且將進行蝕刻後的單晶半導體層的厚度設定為60 nm。

在通道摻雜中，藉由離子引入法或離子摻雜法對n通道電晶體區域或n通道電晶體中的主動層區域添加預定量的硼。硼的添加在單晶半導體層的峰值濃度是5×10¹⁵ atoms/cm³ 至5×10¹⁷ atoms/cm³ 的範圍內進行，而可以得到所希望的電晶體的臨界值電壓。

作為閘極電極214，在此藉由濺射所形成的厚度是30 nm的氮化鉭，在其上形成厚度是370 nm的鎢。

對如此形成的圖5所示的電晶體的電特性進行測定。其結果是，當將單晶半導體層的厚度減薄時，在n通道電晶體中S值降低，而在p通道電晶體中S值上升。在圖6中表示將單晶半導體膜的厚度設定為約100 nm時(條件1)和將其厚度設定為約60 nm時(條件2)的電晶體特性中的S值。一般當將單晶半導體層減薄時S值降低，但是在p通道電晶體中S值上升。因為已知因氫摻雜而產生電洞陷阱缺陷，所以本發明人認為該結果的原因是如下，即在貼合面一側的單晶半導體層區域中存在有因氫摻雜而產生的電洞陷阱缺陷。換言之，本發明人認為：使用氫離子引入分離法形成單晶矽膜的單晶半導體層在其層中具有結晶缺陷，雖然雷射部分熔化處理修復單晶半導體層的表面層中的結晶缺陷，但是在不被雷射部分熔化處理熔化的接近於基底基板的區域中的單晶半導體層中的結晶缺陷不被修復。因為該結晶缺陷作為電洞陷阱起作用，所以隨著薄膜化的進展而通道區域靠近該電洞陷阱，只在其特性容易受到電洞陷阱的影響的p通道電晶體中S值變大。

如圖7A所示在離貼合面一側的基板一側近旁有約5 nm的單晶半導體層區域(圖5中的第一區域202)中只假定成為電洞陷阱的類似施體(donor like)的能級，而如圖7B所示在其他區域(圖5中的第二區域204)中假定成為電子陷阱、電洞陷阱的Exponential(指數規律)型的能級(淺的能級)，來進行計算，以便查找由於p通道電晶體的單晶半導體層薄膜化發生的S值上升的原因。另外，作為深的能級，假定Gaussian(高斯)型的能級。圖7A表示帶隙中的態密度(density of states)，並且表示假定Exponential型的電子陷阱、Exponential型的電洞陷阱的能級的情況。圖7B表示帶隙中的態密度，並且表示假定Exponential型的電子陷阱、Gaussian型的電洞陷阱的能級的情況。用於計算的結構是單汲極電極結構，L/W=10/8μm、GI厚度是20 nm，並且沒有閘極電極下的雜質摻雜。因為實際上使用P型基板作為基板，所以在整個單晶半導體層中假定1.0×10¹⁵ /cm³ 的P型雜質。將用於計算的參數設定為如下，即用作玻璃基板的SiO₂ 的厚度是約1 um，並且介電常數是4.1。將閘極絕緣膜的介電常數也設定為4.1。假定閘極電極是鎢，而將其功函數設定為4.6 eV。將大量的雜質元素(硼)添加到閘極電極端至裝置端以使其具有導電性類型(P+區域)。該P+區域的雜質添加使用對應於本公司內部的雜質摻雜輪廓的函數。在該計算中使用矽榖科技公司(Silvaco Data Systems LTD)製造的裝置仿真系統“Atlas”。

以態密度的方式記載由氫摻雜形成的陷阱能級。態密度表示可以以能量態(energy state)存在的態的個數。在此存在有存在概率，載流子陷阱密度根據該存在概率而設定。該載流子陷阱密度對電晶體特性的S值產生大的影響。雖然在本模擬中假定了Gaussian型的電洞陷阱數和Exponential型的電洞陷阱數，但是載流子陷阱密度幾乎不受到Exponential型的陷阱的影響。這是因為如下緣故，即根據費米-狄拉克的分佈函數，在存在概率低的區域中狀態數高。換言之，若該Exponential型的傾斜小，則電洞陷阱增加。由此，淺能級的陷阱不影響到S值。因此，在本實施例模式中與假定Gaussian型的電洞陷阱而進行模擬的結果進行比較。

圖8A表示單晶半導體層厚度是100 nm(條件1)的狀態下的對應於p通道電晶體的Id-Vg曲線的測定值的計算結果，並且圖8B表示單晶半導體層厚度是60 nm(條件2)的狀態下的對應於p通道電晶體的Id-Vg曲線的測定值的計算結果。橫軸表示Vg，並且縱軸表示Id。由於圖8A、8B的結果的測定值及模擬值一致，所以認為實現了充分的對應，而在該條件下進行相對於單晶半導體層厚度的S值的計算。其結果是，如圖9A所示可以得到如下結果，即膜厚越薄S值越高。進而，因為藉由計算瞭解到S值影響到深的能級的陷阱，所以使Gaussian型的電洞陷阱個數變化而算出單晶半導體層的厚度和S值的關係。其結果是，若增加第一區域的深的能級的電洞陷阱來算出相對於厚度的S值，則如圖9B所示與圖9A相比，相對於單晶半導體層的厚度的S值的變化更大，而若減少第一區域的深的能級的電洞陷阱來算出相對於厚度的S值，則如圖9C所示S值幾乎不依賴於單晶半導體層的厚度。根據圖9A至9C的結果可以瞭解到第一區域的深的能級的電洞陷阱對相對於p通道電晶體的單晶半導體層厚度的S值的關係影響甚大。

接著調查第一區域的深的能級的電洞陷阱怎樣影響到p通道電晶體的S值。圖10A至10F是表示根據電洞陷阱密度的差異的電位分佈的模擬結果。在各附圖中表示出電子電流密度的等高線p0至p4。在此，示出在S值成為最小時的閘極電壓中的電位分佈，其中，Vg=-0.6V，Vd=-1.0V。圖10B及10E是在對應於本發明人製造的電晶體的測定結果的條件下的模擬結果。圖10A及10D分別是在電洞陷阱比圖10B及10E少的條件下進行模擬的結果。圖10C及10F分別是在電洞陷阱比圖10B及10E過剩的條件下進行模擬的結果。另外，圖10A至10C是將單晶半導體膜的厚度設定為約100 nm時(條件1)的模擬結果，並且圖10D至10F是將單晶半導體膜的厚度設定為約60 nm時(條件2)的模擬結果。由此，藉由計算可以確認到根據電洞陷阱電位分佈產生變化。

根據圖10A至10F的比較可以得知：電洞陷阱捕捉電洞電荷，並且由於該被捕捉的電洞的電位，S值產生差異。換言之，因為單晶半導體層的厚度越厚，通道區域離電洞陷阱多的區域越遠，所以由被捕捉的電洞的電位產生的對S值的影響變小。該電位抑制由閘極電極產生的電場效應，抑制汲極電流的流動(抑制Id-Vg曲線的上升)，並且使S值上升。即使在主動層底部產生電洞載流子陷阱也對n通道電晶體特性的影響小的原因是如下，即n通道電晶體的多數載流子是電子，而對n通道電晶體特性幾乎不產生影響。而對p通道電晶體產生影響的原因是因為多數載流子是電洞。

如上所述，本發明人根據試驗和類比確認到如下事實，即藉由將n通道電晶體的單晶半導體層薄膜化，並使p通道電晶體的單晶半導體層的厚度變厚，而可以得到小的S值。

[實施例模式3]

使用根據本發明的半導體基板製造電晶體等的半導體裝置，並且藉由使用該半導體裝置可以完成各種各樣的電子裝置。因為使設置在根據本發明的半導體基板中的單晶半導體層中的結晶缺陷減少，所以可以在與閘極絕緣層之間的介面中降低定域能級密度。藉由將該單晶半導體層用於主動層，可以製造汲極電流被降低，並且電特性得到提高了的半導體元件。換言之，藉由使用根據本發明的半導體基板，可以製造電流驅動能力和可靠性高的半導體元件。其結果是，可以生產率好地製造品質良好的最終產品的電子裝置。在本實施例模式中，使用附圖說明具體的電子裝置的應用例。

作為使用半導體裝置(特別是顯示裝置)而製造的電子裝置，可以舉出攝像機、數位相機、護目鏡式顯示器(頭戴式顯示器)、導航系統、聲音再生裝置(汽車音響元件等)、電腦、遊戲機、可攜式資訊終端(移動式電腦、手機、可攜式遊戲機、電子圖書等)、具備記錄媒體的影像再生裝置(具體而言，再生諸如數位視頻光碟(DVD)之類的記錄媒體並且具備能夠顯示其影像的顯示器的裝置)等。

圖11A是電視接收機或個人電腦的監視器。其包括殼體1001、支撐座1002、顯示部1003、揚聲器部1004、視頻輸入端子1005等。在顯示部1003中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的電視接收機或個人電腦的監視器。

圖11B是數位相機。在主體1011的正面部分設置有影像接收部1013，並且在主體1011的上面部分設置有快門按鈕1016。此外，在主體1011的背面部分設置有顯示部1012、操作鍵1014以及外部連接埠1015。在顯示部1012中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的數位相機。

圖11C是筆記型個人電腦。在主體1021中設置有鍵盤1024、外部連接埠1025、指向裝置1026。此外，在主體1021中安裝有具有顯示部1023的殼體1022。在顯示部1023中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的筆記本型個人電腦。

圖11D是移動式電腦，其包括主體1031、顯示部1032、開關1033、操作鍵1034、紅外線埠1035等。在顯示部1032中設置有主動矩陣顯示裝置。在顯示部1032中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的移動式電腦。

圖11E是影像再生裝置。在主體1041中設置有顯示部1044、記錄媒體讀取部1045以及操作鍵1046。此外，在主體1041中安裝有具有揚聲器部1047及顯示部1043的殼體1042。在顯示部1043及顯示部1044中分別使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的影像再生裝置。

圖11F是電子圖書。在主體1051中設置有操作鍵1053。此外，在主體1051中安裝有多個顯示部1052。在顯示部1052中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的電子圖書。

圖11G是攝像機，在主體1061中設置有外部連接埠1064、遙控接收部1065、影像接收部1066、電池1067、音頻輸入部1068以及操作鍵1069。此外，在主體1061中安裝有具有顯示部1062的殼體1063。在顯示部1062中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的攝像機。

圖11H是手機，其包括主體1071、殼體1072、顯示部1073、音頻輸入部1074、音頻輸出部1075、操作鍵1076、外部連接埠1077以及天線1078等。在顯示部1073中使用有本發明的半導體裝置。根據本發明，可以以低價格提供可靠性及性能高的手機。

圖12A至12C是兼有電話的功能及資訊終端的功能的可攜式電子裝置1100的結構的一例。在此，圖12A是正面圖，圖12B是背面圖，並且圖12C是展開圖。可攜式電子裝置1100具有電話和資訊終端兩者的功能，它是除了聲音通話以外還可以進行各種資料處理的稱為所謂智慧手機的電子裝置。

可攜式電子裝置1100由殼體1101及殼體1102構成。殼體1101包括顯示部1111、揚聲器1112、麥克風1113、操作鍵1114、指向裝置1115、影像拍攝裝置用透鏡1116、外部連接端子1117等，並且殼體1102包括鍵盤1121、外部記憶體插槽1122、影像拍攝裝置用透鏡1123、燈1124、耳機端子1125等。此外，天線安裝在殼體1101的內部。除了上述結構以外，還可以內置有非接觸IC晶片、小型記錄裝置等。

在顯示部1111中安裝有本發明的半導體裝置。注意，顯示在顯示部1111上的影像(及其顯示方向)根據可攜式電子裝置1100的使用方式而千變萬化。此外，因為在與顯示部1111同一個面上具有影像拍攝裝置用透鏡1116，所以可以進行帶有影像的聲音通話(所謂的電視電話)。注意，揚聲器1112及麥克風1113不侷限於聲音通話而可以用於錄音、再生等。在使用影像拍攝裝置用透鏡1123(以及燈1124)拍攝靜止影像及移動影像的情況下，將顯示部1111用作取景器。操作鍵1114用於撥打電話/接收電話、電子郵件等簡單的資訊輸入、畫面的捲動、游標的移動等。

彼此重疊的殼體1101和殼體1102(圖12A)滑動，如圖12C所示那樣展開，而可以用作資訊終端。在此情況下，可以利用鍵盤1121、指向裝置1115進行順利的操作。外部連接端子1117可以與交流整流器、USB電纜等各種電纜連接，而可以進行充電、與電腦等的資料通訊。此外，對外部記憶體插槽1122插入記錄媒體，以能夠對應於更大容量的資料的保存及移動。除了上述功能以外，還可以具有使用紅外線等電磁波的無線通訊功能、電視接收功能等。根據本發明，可以提供可靠性及性能高的可攜式電子裝置。

如上所述，本發明的應用範圍極廣，而可以用於所有領域的電子裝置。注意，本實施例模式可以與實施例模式1至2適當地組合來使用。

本申請基於2008年4月18日在日本專利局受理的日本專利申請序列號2008-109180而製作，所述申請內容包括在本說明書中。

100．．．單晶半導體基板

102．．．脆性區域

110．．．基底基板

111．．．絕緣層

112．．．單晶半導體層

113．．．雷射光束

120．．．單晶半導體層

701．．．介面區域

702．．．半導體層

704．．．半導體層

706．．．閘極絕緣層

708．．．電極

710．．．雜質區域

712．．．雜質區域

714．．．側壁

716．．．高濃度雜質區域

718．．．低濃度雜質區域

720．．．通道形成區域

722．．．高濃度雜質區域

724．．．低濃度雜質區域

726．．．通道形成區域

728．．．n通道電晶體

730．．．p通道電晶體

732．．．絕緣層

734．．．絕緣層

736．．．導電層

738．．．導電層

200．．．基底基板

201．．．基底絕緣層

206．．．單晶半導體層

212．．．閘極絕緣膜

214．．．閘極電極

208．．．高濃度雜質區域

210．．．高濃度雜質區域

202．．．第一區域

204．．．第二區域

1001．．．殼體

1002．．．支撐座

1003．．．顯示部

1004．．．揚聲器部

1005．．．視頻輸入端子

1011．．．主體

1012．．．顯示部

1013．．．影像接收部

1014．．．操作鍵

1015．．．外部連接埠

1016．．．快門按鈕

1021．．．主體

1022．．．殼體

1023．．．顯示部

1024．．．鍵盤

1025．．．外部連接埠

1026．．．指向裝置

1031．．．主體

1032．．．顯示部

1033．．．開關

1034．．．操作鍵

1035．．．紅外線埠

1041．．．主體

1042．．．殼體

1043．．．顯示部

1044．．．顯示部

1045．．．記錄媒體讀取部

1046．．．操作鍵

1047．．．揚聲器部

1051．．．主體

1052．．．顯示部

1053．．．操作鍵

1061．．．主體

1062．．．顯示部

1063．．．殼體

1064．．．外部連接埠

1065．．．遙控接收部

1066．．．影像接收部

1067．．．電池

1068．．．音頻輸入部

1069．．．操作鍵

1071．．．主體

1072．．．殼體

1073．．．顯示部

1074．．．音頻輸入部

1075．．．音頻輸出部

1076．．．操作鍵

1077．．．外部連接埠

1078．．．天線

1100．．．可攜式電子裝置

1101．．．殼體

1102．．．殼體

1111．．．顯示部

1112．．．揚聲器

1113．．．麥克風

1114．．．操作鍵

1115．．．指向裝置

1116．．．影像拍攝裝置用透鏡

1117．．．外部連接端子

1121．．．鍵盤

1122．．．外部記憶體插槽

1123．．．影像拍攝裝置用透鏡

1124．．．燈

1125．．．耳機端子

在附圖中：圖1A至1F是表示半導體裝置的製造製程的圖；圖2A至2D是表示半導體裝置的製造製程的圖；圖3A至3D是表示半導體裝置的製造製程的圖；圖4A及4B是半導體裝置的平面圖及剖面圖；圖5是半導體裝置的剖面圖；圖6是表示半導體裝置的電特性的圖；圖7A及7B是表示半導體裝置的類比結果的圖；圖8A及8B是表示半導體裝置的電特性和類比結果的圖；圖9A至9C是表示半導體裝置的類比結果的圖；圖10A至10F是表示半導體裝置的類比結果的圖；圖11A至11H是表示使用半導體裝置的電子裝置的圖；圖12A至12C是表示使用半導體裝置的電子裝置的圖。

708．．．電極

710．．．雜質區域

712．．．雜質區域

Claims

一種半導體裝置的製造方法，包括如下步驟：在單晶半導體基板中形成脆性區域；將該單晶半導體基板貼合並固定於基板；藉由加熱該單晶半導體基板而在該脆性區域中產生裂縫，藉以與該單晶半導體基板的一部分分離而形成半導體層，其中，該半導體層係貼合於該基板；對該半導體層照射雷射光束而使該半導體層再結晶化；從該半導體層形成第一島狀半導體層和第二島狀半導體層，其中，該第一島狀半導體層的厚度薄於該第二島狀半導體層的厚度；將賦予n型導電性的雜質元素添加到該第一島狀半導體層的一部分中而形成源極區域和汲極區域；以及將賦予p型導電性的雜質元素添加到該第二島狀半導體層的一部分中而形成源極區域和汲極區域。
一種半導體裝置的製造方法，包括如下步驟：在單晶半導體基板中形成脆性區域；將該單晶半導體基板貼合並固定於基板；藉由加熱該單晶半導體基板而在該脆性區域中產生裂縫，藉以與該單晶半導體基板的一部分分離而形成半導體層，其中，該半導體層係貼合於該基板；對該半導體層照射雷射光束而使該半導體層再結晶化；將該半導體層分離成第一島狀半導體層和第二島狀半導體層；藉由使用掩罩而對該第一島狀半導體層進行蝕刻，以使該第一島狀半導體層的厚度薄於該第二島狀半導體層的厚度；藉由使用該掩罩以將賦予n型導電性的雜質元素添加到該第一島狀半導體層的一部分中而形成源極區域和汲極區域；以及將賦予p型導電性的雜質元素添加到該第二島狀半導體層的一部分中而形成源極區域和汲極區域。
如申請專利範圍第1或2項的半導體裝置的製造方法，還包括如下步驟：形成包含該第一島狀半導體層的n型電晶體和包含該第二島狀半導體層的p型電晶體。
一種半導體裝置的製造方法，包括如下步驟：在單晶半導體基板中形成脆性區域；將該單晶半導體基板貼合並固定於基板；藉由加熱該單晶半導體基板而在該脆性區域中產生裂縫，藉以與該單晶半導體基板的一部分分離而形成半導體層，其中，該半導體層係貼合於該基板；對該半導體層照射雷射光束而使該半導體層再結晶化；將該半導體層分離成第一島狀半導體層和第二島狀半導體層；藉由使用第一掩罩而對該第一島狀半導體層進行蝕刻，以使該第一島狀半導體層的厚度薄於該第二島狀半導體層的厚度；在該第一島狀半導體層和該第二島狀半導體層的上方形成閘極絕緣膜；在該第一島狀半導體層的上方形成第一電極，並且在該第二島狀半導體層的上方形成第二電極；藉由使用該第一掩罩和作為第二掩罩的該第一電極，將賦予n型導電性的雜質元素添加到該第一島狀半導體層的一部分中而形成源極區域和汲極區域；以及藉由使用該第二電極作為第三掩罩，將賦予p型導電性的雜質元素添加到該第二島狀半導體層的一部分中而形成源極區域和汲極區域。
如申請專利範圍第4項的半導體裝置的製造方法，其中，該閘極絕緣膜包含氫。
如申請專利範圍第4項的半導體裝置的製造方法，其中，藉由高密度電漿處理以將該第一島狀半導體層和該第二島狀半導體層氧化或氮化而形成該閘極絕緣膜。
如申請專利範圍第1、2及4至6項中任一項的半導體裝置的製造方法，還包括如下步驟：進行熱處理而更有效地使該基板和該單晶半導體基板彼此接合。
如申請專利範圍第7項的半導體裝置的製造方法，其中，藉由對與該基板和該單晶半導體基板的接合有關的區域照射微波而進行該熱處理。
如申請專利範圍第1、2及4至6項中任一項的半導體裝置的製造方法，還包括如下步驟：在該第一和該第二島狀半導體層的該源極區域和該汲極區域中形成矽化物層。
如申請專利範圍第9項的半導體裝置的製造方法，其中，包含在該矽化物層中的金屬係選自由鈦、鎳、鎢、鉬、鈷、鋯、鉿、鉭、釩、釹、鉻、鉑和鈀所構成的群組中。