JP5110772B2 - 半導体薄膜層を有する基板の製造方法 - Google Patents
半導体薄膜層を有する基板の製造方法 Download PDFInfo
- Publication number
- JP5110772B2 JP5110772B2 JP2005024838A JP2005024838A JP5110772B2 JP 5110772 B2 JP5110772 B2 JP 5110772B2 JP 2005024838 A JP2005024838 A JP 2005024838A JP 2005024838 A JP2005024838 A JP 2005024838A JP 5110772 B2 JP5110772 B2 JP 5110772B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wafer
- film layer
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Description
このように形成したSOIウエハは、へき開面が良好な鏡面であり、SOI層の膜厚の均一性の高いSOIウエハが比較的容易に得られる特徴がある。
(2)単結晶シリコンウエハのイオン注入面と絶縁基板を室温で密着させる(密着工程)。
(3)100〜300℃で熱処理して仮接合させる(仮接合工程)。
(4)単結晶シリコン層をアルカリエッチングで厚さ100〜250μmにする(エッチング工程)。
(5)350〜450℃で熱処理して本接合させる(本接合工程)。
(6)単結晶シリコン層を研削,研磨して50μm以下の厚さにする(研削・研磨工程)。
(7)500℃以上に加熱してイオン注入層をへき界面として剥離し、単結晶シリコン層の厚さを0.5μm以下のSOI層にする(剥離工程)。
(8)SOI層表面を鏡面研磨する(鏡面研磨工程)。
(9)800℃以上の熱処理を加えて結合強度を高める(熱処理工程)。
特許文献1の方法によるSOIウエハは、絶縁基板上に単結晶シリコンウエハを結合したものであるため、基板が完全な絶縁体であり、キャリアの移動度が基板に影響されず、極めて高くなる特徴を有する。
特許文献2の「半導体ウエハ及びその製作法」は、図11に示すように、半導体層24a,24bと絶縁層20bとが交互に2周期以上周期的に積層された積層構造を有する半導体ウエハであって、前記絶縁層の少なくとも1層がイオン注入された酸素により形成されたものであることを特徴とするものである。なおこの図で、20aは酸素イオン注入層、22aは水素イオン注入層(微小気泡層)、26は貼り合わせウエハ、28はSOIウエハである。
言い換えれば、従来の半導体基板の製造方法は、半導体薄膜と透明絶縁基板との接合強度を高めるため、通常1000℃以上の熱処理が必要であった。そのため、石英ガラスなどの高融点絶縁基板を用いる必要があり、製造コストが高くなっていた。
また、本発明の第2の目的は、微小気泡層をへき開面としてSiウエハを薄膜状に剥離する前の、仮接合工程とエッチング工程が不要であり、これにより半導体基板の製造工程を減らし、半導体基板の製造作業を簡略化して、作業時間を短縮化できる半導体基板の製造方法を提供することにある。
前記半導体ウエハに半導体薄膜層を形成する薄膜形成工程と、
前記薄膜形成工程後に、前記半導体ウエハと前記絶縁基板の表面を洗浄し、基板の一面を貼り合わせる貼合わせ工程と、
前記貼合わせ工程後に、熱処理により前記貼合わせ面の接合強度を高める熱処理工程と、
前記熱処理工程後に、前記半導体薄膜層を絶縁基板上に剥離させる剥離工程と、
前記剥離工程後に、絶縁基板に、レーザ光を前記半導体薄膜層側または前記透明な絶縁基板側から照射して前記半導体薄膜層の結晶品質を改善するとともに、前記半導体薄膜層と前記透明な絶縁基板を強固に結合させるレーザ光照射工程と、を備えていることを特徴とする半導体基板の製造方法が提供される。
前記レーザ光がパルスレーザの場合、前記半導体ウエハの融点を超える温度で加熱し、前記半導体薄膜を結晶化させる、ことが好ましい。
また、レーザ光は薄膜層のみを吸収し、絶縁基板を透過するため、絶縁基板の直接加熱に寄与するものではなく、また、薄膜層と絶縁基板を強固に結合するまでの加熱時間を極めて短くできるため、絶縁基板の構成材料が例えば石英等の高い融点を有する高価なものに限られず、融点の低い安価なものも絶縁基板として用いることができるとともに、半導体基板の製造コストの低下を図ることができる。
図1は、本発明による半導体基板の製造方法のフロー図である。
図1に示すように、本発明の半導体基板の製造方法は、半導体ウエハ1と透明な絶縁基板2を用いて、絶縁基板2上に半導体ウエハの半導体薄膜層3を有する半導体基板4を製造する方法である。
この例において、半導体ウエハ1はSiウエハであり、透明な絶縁基板2はガラス基板である。また以下、半導体ウエハの半導体薄膜層3をSOI薄膜層、半導体基板4をSOI薄膜層ウエハと呼ぶ。
図1に示すように、本発明の半導体基板の製造方法は、薄膜形成工程S1、貼合わせ工程S2、熱処理工程S3、剥離工程S4、及びレーザ光照射工程S5を備えている。
またこの場合、剥離工程を、ウォータージェットを半導体ウエハの表面の多孔質構造に吹き付けて、半導体薄膜を得るのがよい。
すなわち、この例において、剥離工程S4が終了した後に、レーザ照射装置(図示省略)によってレーザ光(例えば、YAGレーザの2倍波)7をSOI薄膜層3側またはガラス基板2側から照射する。これによって、SOI薄膜層3とガラス基板を強固に結合する。なお、レーザ光7はSOI薄膜層全面に照射するように行う。
(1)試料準備
Siウエハは4インチ径、厚さ525μm、p型、面方位(100)、抵抗値0.5〜40Ωで100nm厚の熱酸化膜付きのものを用いた。ガラスウエハは、HOYA製NA35の無アルカリガラスを用い、4インチ径、厚さ0.7mmにものを作製し、500nmのSiO2膜をスパッタ成膜した。
(2)薄膜形成処理
酸化膜付Siウエハに水素イオン(H+)を加速電圧100kV、注入量5E16cm-2、入射角度0°(ウエハ表面に対して直交方向)で注入した。
(3)貼り合わせ処理
Siウエハおよびガラスウエハに対してSCIおよびSC2レベルのRCA洗浄を実施し、洗浄後、大気中、室温で貼り合わせた。
(4)Si薄膜の剥離処理および剥離後熱処理
Si薄膜の剥離は、Siウエハ同士を貼り合わせた試料に対して550℃、1時間の熱処理で、Siウエハとガラスウエハを貼り合わせた試料に対しては500℃、1時間の熱処理で行った。
Si薄膜の剥離後、窒素雰囲気で550℃、4時間の熱処理を実施し、レーザ照射用試料とした。
(5)レーザ照射工程
YLFレーザ(最大出力20W、波長527nm、繰り返し周波数1kHz)を光源として用い、試料をステージに載せ、搬送しながら照射した。
照射条件は、レーザ出力:4〜15W、ステージ搬送速度:3mm/秒、試料温度:室温で実施した。
本試験のように、パルスレーザを用い、半導体ウエハの融点を超える温度で加熱し、半導体薄膜を結晶化させることにより、半導体ウエハを溶融し、再結晶化することで、結晶品質を高めることができる。
この図から、本発明の方法による半導体基板(無アルカリガラス基板上のSi薄膜)のラマン半値幅は、4.9cm−1、単結晶シリコンウエハのラマン半値幅は、4.6cm−1であり、無アルカリガラス基板上のSi薄膜の結晶品質がほぼ単結晶シリコンウエハの品質を保持していることがわかった。
レーザ光7がガラス基板2を十分に透過し、かつレーザ光7の光エネルギーがSiウエハ1に十分に吸収されるように、予めレーザ光7の波長を選択することが望ましい。すなわち、図5に示すようにレーザ光7の波長が380nm以上で2200nm以下の場合には、ガラスにおけるレーザ光7の透過率が90%になって、レーザ光7がガラス基板2を十分に透過することが判明している。
また、Siのバンドギャップを光の波長に変換すると、1100nm程度であることもあって、図6に示すようにレーザ光7の波長が780nm以下の場合であっても、レーザ光7の光SiウエハがSiウエハ1に十分吸収される。従って、380nm以上で2200nm以下のレーザ光7の波長を予め選択することよって、レーザ光7がガラス基板2を十分に透過しかつレーザ光7の光SiウエハがSiウエハ1に十分に吸収されることを確保できる。
なお、レーザ照射工程が終了した後に、薄膜層3の表面3aを鏡面研磨することが望ましい。
InPの融点は1333Kであり、この図の横軸0.75に相当し、蒸気圧力は、おおよそ2〜10atmとなる。
このような場合、本発明では、半導体ウエハの融点での蒸気圧が大気圧を超え、前記レーザ光を照射して溶融させて結晶化させる場合において、前記蒸気圧を超える圧力の不活性ガス雰囲気にて行うことにより、半導体薄膜層の分解を抑制しかつ半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層と前記透明な絶縁基板を強固に結合させることができる。
本発明では、前記レーザ照射工程は、前記半導体薄膜層が転写された絶縁基板を600℃以下の温度に加熱することで、半導体薄膜層の吸収係数が上昇するため、レーザ光の出力を下げることができる。
2 透明な絶縁基板(ガラス基板)、2a 一面、
3 半導体薄膜層(SOI薄膜層)、4 半導体基板(SOI薄膜層ウエハ)、
5 水素イオン(或いは水素分子イオン、希ガスイオンまたはこれらの複合イオン)、
6 微小気泡層(剥離層)、7 レーザ光(YAGレーザの2倍波)
Claims (11)
- 表面に熱酸化膜が形成された半導体ウエハの内部に微小気泡層を形成する第1の工程と、
前記半導体ウエハとガラス基板とを、前記熱酸化膜と前記ガラス基板とが接するように貼り合わせる第2の工程と、
前記第2の工程後、熱処理を行う第3の工程と、
前記第3の工程後、前記半導体ウエハを前記微小気泡層において剥離して、前記ガラス基板上に半導体薄膜層を形成する第4の工程と、
前記第4の工程後、前記ガラス基板上の前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備え、
前記第5の工程において、前記ガラス基板上の前記半導体薄膜層に対して前記レーザ光を照射する際に、前記ガラス基板を600℃以下の温度に加熱しながら行うことを特徴とする半導体薄膜層を有する基板の製造方法。 - 表面に熱酸化膜が形成された半導体ウエハの内部に剥離層を形成する第1の工程と、
前記半導体ウエハとガラス基板とを、前記熱酸化膜と前記ガラス基板とが接するように貼り合わせる第2の工程と、
前記第2の工程後、熱処理を行う第3の工程と、
前記第3の工程後、前記半導体ウエハを前記剥離層において剥離して、前記ガラス基板上に半導体薄膜層を形成する第4の工程と、
前記第4の工程後、前記ガラス基板上の前記半導体薄膜層に対してレーザ光を照射する第5の工程とを備え、
前記第5の工程において、前記ガラス基板上の前記半導体薄膜層に対して前記レーザ光を照射する際に、前記ガラス基板を600℃以下の温度に加熱しながら行うことを特徴とする半導体薄膜層を有する基板の製造方法。 - 請求項1において、前記微小気泡層は、前記半導体ウエハにイオンをドープすることにより形成されることを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項2において、前記剥離層は、前記半導体ウエハにイオンをドープすることにより形成されることを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項3又は4において、前記イオンは、水素イオン、水素分子イオン、希ガスイオン、またはこれらの複合イオンであることを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至5のいずれか一に記載の第5の工程において、前記レーザ光の照射により前記半導体薄膜層を溶融し、再結晶化することで結晶品質を改善することを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至6のいずれか一に記載の第2の工程において、前記半導体薄膜層が形成された前記半導体ウエハと前記ガラス基板とを室温で貼り合わせた後、500℃以下の温度で加熱するとともに、前記半導体ウエハに正電圧を印加し、前記ガラス基板に負電圧を印加することを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至7のいずれか一に記載の第3の工程において、前記半導体ウエハの温度が400℃を超えない温度で前記熱処理することを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至8のいずれか一に記載の第4の工程において、前記半導体ウエハ及び前記ガラス基板を600℃以下の温度で熱処理することにより、前記ガラス基板上に前記半導体薄膜層を剥離させることを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至9のいずれか一に記載の第5の工程において、不活性ガス雰囲気にて前記レーザ光を照射することを特徴とする半導体薄膜層を有する基板の製造方法。
- 請求項1乃至10のいずれか一において、前記半導体ウエハとして、Siウエハ、GaNウエハ、GaAsウエハ、SiCウエハ、InPウエハ、またはGaPウエハを用いることを特徴とする半導体薄膜層を有する基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024838A JP5110772B2 (ja) | 2004-02-03 | 2005-02-01 | 半導体薄膜層を有する基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026584 | 2004-02-03 | ||
JP2004026584 | 2004-02-03 | ||
JP2005024838A JP5110772B2 (ja) | 2004-02-03 | 2005-02-01 | 半導体薄膜層を有する基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286231A Division JP5358159B2 (ja) | 2004-02-03 | 2008-11-07 | 半導体薄膜層を有する基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005252244A JP2005252244A (ja) | 2005-09-15 |
JP2005252244A5 JP2005252244A5 (ja) | 2008-12-25 |
JP5110772B2 true JP5110772B2 (ja) | 2012-12-26 |
Family
ID=35032391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024838A Expired - Fee Related JP5110772B2 (ja) | 2004-02-03 | 2005-02-01 | 半導体薄膜層を有する基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5110772B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109287126A (zh) * | 2017-05-19 | 2019-01-29 | 日本新工芯技株式会社 | 环状部件的制造方法及环状部件 |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5103607B2 (ja) * | 2005-11-04 | 2012-12-19 | 国立大学法人東京農工大学 | 剥離層除去方法 |
US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
JP5003033B2 (ja) | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 |
JP5284576B2 (ja) * | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
JP5019852B2 (ja) * | 2006-11-10 | 2012-09-05 | 信越化学工業株式会社 | 歪シリコン基板の製造方法 |
WO2008123116A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
WO2008123117A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
CN101281912B (zh) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
WO2008132894A1 (en) | 2007-04-13 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing display device, and soi substrate |
US7767542B2 (en) * | 2007-04-20 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of SOI substrate |
KR101440930B1 (ko) | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
US7635617B2 (en) * | 2007-04-27 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
JP5289805B2 (ja) | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
KR101443580B1 (ko) | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
US7825007B2 (en) | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
US8513678B2 (en) | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
TWI476927B (zh) | 2007-05-18 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
US7745268B2 (en) * | 2007-06-01 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere |
DE202007019495U1 (de) | 2007-06-06 | 2013-01-10 | Sumitomo Electric Industries, Ltd. | Substrat mit darauf aufgetragener GaN Dünnschicht und Halbleitervorrichtung auf GaN-Basis |
CN101681843B (zh) | 2007-06-20 | 2012-05-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR101484296B1 (ko) | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
US7795111B2 (en) | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
EP2174343A1 (en) | 2007-06-28 | 2010-04-14 | Semiconductor Energy Laboratory Co, Ltd. | Manufacturing method of semiconductor device |
US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
EP2009687B1 (en) | 2007-06-29 | 2016-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device |
US7678668B2 (en) | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
KR101499175B1 (ko) | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US7799658B2 (en) | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP5527956B2 (ja) | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP5522917B2 (ja) | 2007-10-10 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Soi基板の製造方法 |
JP5490393B2 (ja) * | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
CN101842910B (zh) | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2009151293A (ja) | 2007-11-30 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の作製方法、並びに電子機器 |
US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
JP5404064B2 (ja) | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
JP5503876B2 (ja) | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5411438B2 (ja) * | 2008-03-18 | 2014-02-12 | 信越化学工業株式会社 | Soi基板の製造方法 |
JP5654206B2 (ja) | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
JP2009260315A (ja) | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP2009260313A (ja) | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
EP2105957A3 (en) | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5700617B2 (ja) | 2008-07-08 | 2015-04-15 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5552276B2 (ja) | 2008-08-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5580010B2 (ja) | 2008-09-05 | 2014-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
SG160295A1 (en) | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
SG160302A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate |
US20100081251A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
SG160310A1 (en) | 2008-10-02 | 2010-04-29 | Semiconductor Energy Lab | Manufacturing method of semiconductor substrate and semiconductor device |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2010114431A (ja) | 2008-10-10 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
SG161151A1 (en) | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
JP5389627B2 (ja) * | 2008-12-11 | 2014-01-15 | 信越化学工業株式会社 | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
SG182208A1 (en) * | 2008-12-15 | 2012-07-30 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
SG178765A1 (en) * | 2009-01-21 | 2012-03-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate and semiconductor device |
SG166060A1 (en) | 2009-04-22 | 2010-11-29 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
US8043938B2 (en) | 2009-05-14 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and SOI substrate |
JP2011029609A (ja) | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
JP2011077504A (ja) | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP5713603B2 (ja) | 2009-09-02 | 2015-05-07 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5846727B2 (ja) * | 2009-09-04 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP5587107B2 (ja) * | 2009-09-18 | 2014-09-10 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5866088B2 (ja) | 2009-11-24 | 2016-02-17 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5926887B2 (ja) | 2010-02-03 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
FR2961719B1 (fr) * | 2010-06-24 | 2013-09-27 | Soitec Silicon On Insulator | Procede de traitement d'une piece en un materiau compose |
JP5688709B2 (ja) * | 2010-09-24 | 2015-03-25 | 国立大学法人東京農工大学 | 薄膜半導体基板の製造方法 |
JP5902917B2 (ja) | 2010-11-12 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
US20140103499A1 (en) * | 2012-10-11 | 2014-04-17 | International Business Machines Corporation | Advanced handler wafer bonding and debonding |
CN108598218B (zh) * | 2018-04-26 | 2020-08-11 | 上海空间电源研究所 | 一种外延层刚性-柔性衬底无机键合转移方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08203659A (ja) * | 1995-01-26 | 1996-08-09 | Hitachi Ltd | 加熱装置 |
JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH11145438A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
JP2000150835A (ja) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | 非単結晶シリコン薄膜の製造方法 |
JP2001319891A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 薄膜処理方法及び薄膜処理装置 |
JP2003282885A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP4759919B2 (ja) * | 2004-01-16 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
-
2005
- 2005-02-01 JP JP2005024838A patent/JP5110772B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109287126A (zh) * | 2017-05-19 | 2019-01-29 | 日本新工芯技株式会社 | 环状部件的制造方法及环状部件 |
CN109287126B (zh) * | 2017-05-19 | 2021-11-09 | 日本新工芯技株式会社 | 环状部件的制造方法及环状部件 |
Also Published As
Publication number | Publication date |
---|---|
JP2005252244A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110772B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
CN101454875B (zh) | 使用辐照退火制造绝缘体上半导体结构的方法 | |
JP5128761B2 (ja) | Soiウエーハの製造方法 | |
KR100972213B1 (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
JP2005252244A5 (ja) | ||
JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
KR20130029110A (ko) | 절연체 기판상의 실리콘 마감을 위한 방법 | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
WO2007074551A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP5496540B2 (ja) | 半導体基板の作製方法 | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
JP5358159B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
JP4594121B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
KR20080085693A (ko) | Soi 웨이퍼 및 그 제조 방법 | |
JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
JPH11330438A (ja) | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ | |
JP3293767B2 (ja) | 半導体部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |