JP2007184581A - 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 - Google Patents
改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 Download PDFInfo
- Publication number
- JP2007184581A JP2007184581A JP2006341002A JP2006341002A JP2007184581A JP 2007184581 A JP2007184581 A JP 2007184581A JP 2006341002 A JP2006341002 A JP 2006341002A JP 2006341002 A JP2006341002 A JP 2006341002A JP 2007184581 A JP2007184581 A JP 2007184581A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- implantation
- semiconductor wafer
- type semiconductor
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 239000011521 glass Substances 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 230000008569 process Effects 0.000 title claims abstract description 65
- 239000012212 insulator Substances 0.000 title description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000002513 implantation Methods 0.000 claims abstract description 51
- 150000002500 ions Chemical class 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000001307 helium Substances 0.000 claims description 19
- 229910052734 helium Inorganic materials 0.000 claims description 19
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 18
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 238000005868 electrolysis reaction Methods 0.000 claims description 2
- 238000004299 exfoliation Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 69
- 239000002241 glass-ceramic Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000000075 oxide glass Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012153 distilled water Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007586 pull-out test Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052661 anorthite Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- GWWPLLOVYSCJIO-UHFFFAOYSA-N dialuminum;calcium;disilicate Chemical compound [Al+3].[Al+3].[Ca+2].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] GWWPLLOVYSCJIO-UHFFFAOYSA-N 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005816 glass manufacturing process Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001819 mass spectrum Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ガラス上半導体(ＳＯＧ)構造を作成するための改良された方法を提供する。
【解決手段】ｎ型半導体ウエハに表面剥離層を形成するための複数のイオン注入プロセスをｎ型半導体ウエハの注入表面に施す工程であり、複数のイオン注入プロセスの内の少なくとも２つの、(ｉ)イオンの種類、(ii)ドーズ量及び／または(iii)注入エネルギーの内の少なくとも１つは互いに異なるイオン注入プロセスを施す工程２０４、２０６、前記注入表面をガラス基板に接合する工程２１０、ガラス基板及び前記ｎ型半導体ウエハの内の少なくとも１つを加熱する工程、および前記表面剥離層に破断がおこるような、応力が誘起される工程２１２とを含む。
【選択図】図２
【解決手段】ｎ型半導体ウエハに表面剥離層を形成するための複数のイオン注入プロセスをｎ型半導体ウエハの注入表面に施す工程であり、複数のイオン注入プロセスの内の少なくとも２つの、(ｉ)イオンの種類、(ii)ドーズ量及び／または(iii)注入エネルギーの内の少なくとも１つは互いに異なるイオン注入プロセスを施す工程２０４、２０６、前記注入表面をガラス基板に接合する工程２１０、ガラス基板及び前記ｎ型半導体ウエハの内の少なくとも１つを加熱する工程、および前記表面剥離層に破断がおこるような、応力が誘起される工程２１２とを含む。
【選択図】図２
Description
本発明は改善されたイオン注入プロセスを用いる絶縁体上半導体(ＳＯＩ)構造の作成に関する。
これまで絶縁体上半導体構造に最も一般的に用いられる半導体材料はシリコンであった。そのような構造は文献で絶縁体上シリコンと称され、略語“ＳＯＩ”がそのような構造に用いられてきた。ＳＯＩ技術は、高性能の薄膜トランジスタ、太陽電池及び、アクティブマトリックス型ディスプレイなどの、ディスプレイに対して益々重要になっている。ＳＯＩ構造は、絶縁材料上の(一般には厚さが０.１〜０.３μｍであるが、５μｍもの厚さの場合もある)実質的に単結晶シリコンの薄層を有することができる。
説明を容易にするために、以下の議論は時折ＳＯＩ構造に関してなされることになろう。この特定のタイプのＳＯＩ構造への言及は本発明の説明を容易にするためになされ、本発明をいかなる形にせよ限定する目的はなく、またそのように解されるべきではない。本明細書において略語ＳＯＩは全体として絶縁体上シリコン構造を含むがこれには限定されない、絶縁体上半導体構造を指すために用いられる。術語ＳＯＩは、ガラス−セラミック上シリコン構造を含むがこれには限定されない、ガラス−セラミック上半導体構造も含むとする。
ＳＯＩ構造ウエハを得る様々な方法の１つには、格子整合基板上へのシリコン(Ｓｉ)のエピタキシャル成長がある。別のプロセスには、単結晶シリコンウエハを酸化物のＳｉＯ２層が形成されている別のシリコンウエハに接合し、続いて上部ウエハを研磨またはエッチングして、例えば０.１〜０．３μｍ厚の単結晶シリコン層を得るプロセスがある。また別の方法には、水素イオンまたは酸素イオンをイオン注入して、酸素イオン注入の場合には表面はＳｉのままでシリコンウエハ内に埋込酸化物層を形成し、水素イオン注入の場合には酸化物層をもつ別のＳｉウエハに接合するための薄いＳｉ層を分離(表面剥離)する、イオン注入法がある。
前者の２つの方法ではコスト及び／または接合強度及び耐久性に関して満足できる構造が得られていない。水素イオン注入をともなう後者の方法は、必要な注入エネルギーが酸素イオン注入の５０％より低く、必要なドーズ量が２桁小さいことから、ある程度注目され、前者の方法に優る利点があると考えられている。
特許文献１には、熱プロセスを用いる、基板上に単結晶シリコン膜を得るためのプロセスが開示されている。プレーナ面を有する半導体材料ウエハに、(ｉ)基板本体を構成する下部領域及び薄膜を構成する上部領域を定めるマイクロバブルガス層を形成するイオンを用いるウエハ面ボンバードによる注入工程、(ii)ウエハのプレーナ面を少なくとも１つの硬質材料層で構成される補剛材と接触させる工程及び(iii)第３段階の、イオンボンバードが実行され、マイクロバブルにおける圧力効果及び薄膜と基板本体の間の分離を生じさせるのに十分な温度より高い温度における、ウエハ／補剛材集成体の熱処理工程、が施される。高温工程のため、このプロセスは低コストのガラス基板またはガラス−セラミック基板には適用できない。
ＳＯＩ構造の商業ベースの実用化にとってコストは重要な要件である。上述した方法及び構造のコストのかなりの部分は、酸化物層を支持する、表面にＳｉ薄膜があるシリコンウエハのコストであった。すなわち、コストの大部分は支持基板のコストであった。支持基板としての石英の使用が様々な特許文献に述べられているが(特許文献２，３，４，５，６及び７を参照のこと)、石英自体が比較的高価な材料である。支持基板の議論において、上記文献のいくつかに、石英ガラス、ガラス及びガラス−セラミックが述べられている。これらの文献に挙げられているその他の支持基板材料には、ダイアモンド、サファイア、炭化シリコン、窒化シリコン、セラミック、金属及びプラスチックがある。
特許文献８はＳＯＧ構造を作成するプロセスを開示している。工程には、(ｉ)接合表面を形成するためにシリコンウエハ表面を水素イオン注入にさらす工程、(ii)ウエハの接合表面をガラス基板と接触させる工程、(iii)ウエハとガラス基板の間の接合を容易にするためにウエハ及びガラス基板に圧力、温度及び電圧を印加する工程、及び(iv)シリコンウエハからのガラス基板及びシリコン薄層の分離を容易にするために構造を共通の温度まで冷却する工程がある。
特許文献８に開示されているＳＯＧ構造作成におけるかなりのコスト(そしておそらくは最大コスト要素)はイオン注入工程中にかかる。特許文献８に開示されているイオン注入ドーズ量は約５〜８×１０１６イオン/ｃｍ２の範囲にある。この注入ドーズ量は高品質ＳＯＧ構造をもたらすと考えられるが、本発明の様々な実施形態にしたがってイオン注入プロセスを操作することにより、ＳＯＧ構造を作成するためのコストをかなり(おそらくは７５〜８０％も)低減できることが見いだされた。さらに、イオン注入プロセスを調整することによって処理スループットにかなりの改善を達成できると考えられる。
米国特許第５３７４５６４号明細書
米国特許第６１４０２０９号明細書
米国特許第６２１１０４１号明細書
米国特許第６３０９９５０号明細書
米国特許第６３２３１０８号明細書
米国特許第６３３５２３１号明細書
米国特許第６３９１７４０号明細書
米国特許出願公開第２００４／０２２９４４４号明細書
本発明の１つまたはそれより多くの実施形態にしたがえば、ガラス上半導体構造を形成する方法及び装置は、ｎ型(donor)半導体ウエハに表面剥離層を形成するための複数のイオン注入プロセスをｎ型半導体ウエハの注入表面に施す工程を含み、複数のイオン注入プロセスの内の少なくとも２つの、イオンの種類、ドーズ量及び／または注入エネルギーの内の少なくとも１つが互いに異なる。
本発明の別の１つまたはそれより多くの実施形態にしたがえば、ガラス上半導体構造を形成する方法及び装置は、ｎ型半導体ウエハ内の表面剥離層の形成を開始するための第１のイオン注入プロセスをｎ型半導体ウエハの注入表面に施す工程、少なくとも１つの第２のイオン注入プロセスをｎ型半導体ウエハの注入表面に施す工程及び電解を用いて表面剥離層の注入表面をガラス基板に接合する工程を含み、第２のイオン注入プロセスの、イオンの種類、ドーズ量及び／または注入エネルギーの内の少なくとも１つが第１のイオン注入プロセスと異なる。
ｎ型半導体ウエハは、シリコン(Ｓｉ)，ゲルマニウムドープシリコン(ＳｉＧｅ)，炭化シリコン(ＳｉＣ)，ゲルマニウム(Ｇｅ)，ガリウムヒ素(ＧａＡｓ)，ＧａＰ及びＩｎＰからなる群から選ぶことができる。
第１及び第２のイオン注入プロセスの一方には、ｎ型半導体のウエハ注入表面の下に弱化された領域を形成するための水素イオン注入を注入表面に施す工程を含めることができる。水素イオン注入は約２〜１０×１０１５イオン/ｃｍ２の範囲のドーズ量で行うことができる。例えば水素イオン注入は約５×１０１５イオン/ｃｍ２のドーズ量で行うことができる。水素イオン注入は約２５〜１５０ｋｅＶの範囲の注入エネルギーで行うことができる。例えば水素イオン注入は約１００ｋｅＶまたは約７０ｋｅＶの注入エネルギーで行うことができる。
第１及び第２のイオン注入プロセスの他方には、注入表面の下にさらに弱化された領域を形成するためのヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つを注入表面に施す工程を含めることができる。
ヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つは約２〜１０×１０１５イオン/ｃｍ２の範囲のドーズ量で行うことができる。例えばヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つは約７.５×１０１５イオン/ｃｍ２のドーズ量で行うことができる。ヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つは約２５〜１５０ｋｅＶの範囲の注入エネルギーで行うことができる。例えば注入エネルギーは約６５ｋｅＶまたは約４０ｋｅＶとすることができる。
第１のイオン注入プロセスと少なくとも１つの第２のイオン注入プロセスの総ドーズ量は約１０〜２０×１０１５イオン/ｃｍ２の範囲とすることができ、約１２.５×１０１５イオン/ｃｍ２とすることができる。
一実施形態において、接合する工程は、ガラス基板及びｎ型半導体ウエハの内の少なくとも１つを加熱する工程、表面剥離層を介してｎ型半導体ウエハにガラス基板を直接または間接に接触させる工程、及び接合を誘起するためにガラス基板及びｎ型半導体ウエハにかけて電圧を印加する工程を含むことができる。ガラス基板及びｎ型半導体ウエハの温度はガラス基板のひずみ点の±約１５０℃の範囲内まで高めることができる。ガラス基板及び半導体ウエハの温度は相異なるレベルまで高めることができる。ガラス基板及びｎ型半導体ウエハにかかる電圧は約１００〜２０００Ｖの範囲とすることができる。実質的に表面剥離層で破断がおこるように、接合されたガラス基板、表面剥離層及びｎ型半導体ウエハを冷却することによって応力を誘起することができる。
当業者には、本明細書の発明の説明を添付図面とともに読めば、その他の態様、特徴、利点等が明らかになるであろう。
本発明の様々な態様の説明の目的のため、現在好ましい形態が図面に示されるが、図示される精確な構成及び手段に本発明が限定されないことは当然である。
同様の参照数字が同様の要素を示す、図面を参照すれば、本発明の１つまたはそれより多くの実施形態にしたがうＳＯＧ構造１００が図１に示されている。ＳＯＧ構造１００はガラス基板１００及び半導体層１０４を有することができる。ＳＯＧ構造１００には、例えば、有機発光ダイオード(ＯＬＥＤ)ディスプレイ及び液晶ディスプレイ(ＬＣＤ)を含むディスプレイ用途、集積回路、光電素子等のための、薄膜トランジスタ(ＴＦＴ)の作成に関連する、適する用途がある。
層１０４の半導体材料は、実質的に単結晶の材料の形態とすることができる。「実質的に」という用語は、半導体材料が通常は、格子欠陥またはいくつかの結晶粒界のような、固有のまたは故意に与えられた少なくともいくつかの内部欠陥または表面欠陥を含むという事実を考慮するために層１０４の説明に用いられる。「実質的に」という用語は、いくつかのドーパントがバルク半導体の結晶構造を歪ませるかまたはそうではなくとも影響を与えることができるという事実も反映している。
議論の目的のため、半導体層１０４はシリコンで形成されると想定する。しかし、半導体材料を、シリコンベース半導体または、III-Ｖ族，II-IV族，II-IV-Ｖ族等の半導体などの、その他のタイプの半導体とし得ることは当然である。これらの材料の例には、シリコン(Ｓｉ)，ゲルマニウムドープシリコン(ＳｉＧｅ)，炭化シリコン(ＳｉＣ)，ゲルマニウム(Ｇｅ)，ガリウムヒ素(ＧａＡｓ)，ＧａＰ及びＩｎＰがある。
ガラス基板１０２は酸化物ガラスまたは酸化物ガラス−セラミックで形成することができる。必要ではないが、本明細書で説明される実施形態は約１０００℃より低いひずみ点を示す酸化物ガラスまたはガラス−セラミックを有することができる。ガラス作成技術では通常であるように、ひずみ点はガラスまたはガラス−セラミックが１０１４.６ポアズ(１０１３.６Ｐａ・秒)の粘度を有する温度である。酸化物ガラスと酸化物ガラス−セラミックの間では、ガラスのほうが製造が簡単であるという利点を有し得るので、ガラスがより広く利用され、より低コストになる。
例として、ガラス基板１０２は、コーニング社ガラス組成 No. 1737またはコーニング社ガラス組成 No. EAGLE 2000(商標)で作成された基板などの、アルカリ土類イオンを含有するガラス基板で形成することができる。これらのガラスは特に、例えば、液晶ディスプレイの製造に用いられる。
ガラス基板の厚さは約０.１ｍｍ〜約１０ｍｍの範囲、例えば約０.５ｍｍ〜約３ｍｍの範囲とすることができる。いくつかのＳＯＩ構造に対しては、厚さが約１μｍ以上の絶縁層が、例えば、シリコン/二酸化シリコン/シリコン構造を有する標準的ＳＯＩ構造を高周波で動作させたときに生じる寄生容量効果を回避するために、望ましい。以前は、そのような厚さを達成することが困難であった。本発明にしたがえば、約１μｍより厚い絶縁層を有するＳＯＩ構造が、単に厚さが約１μｍ以上のガラス基板１０２を用いることによって、容易に達成される。ガラス基板１０２の厚さの下限は約１μｍとすることができる。
一般に、ガラス基板１０２は、本発明のプロセス工程を通じ、またＳＯＧ構造１００に実施される以降の処理も通じて、半導体層１０４を支持するに十分な厚さとするべきである。ガラス基板１０２の厚さに関する理論的上限はないが、支持機能に必要であるかまたは最終のＳＯＧ構造１００の望ましい厚さをこえる厚さは、ガラス基板１０２が厚くなるほどＳＯＧ構造１００の形成におけるプロセス工程の少なくともいくつかを達成することが一層困難になるから、有利にははたらかないであろう。
酸化物ガラスまたは酸化物ガラス−セラミックの基板１０２はシリカベース基板とすることができる。すなわち、酸化物ガラスまたは酸化物ガラス−セラミック内のＳｉＯ２のモルパーセントは３０モル％より大きくすることができ、４０モル％より大きくすることができる。ガラス−セラミックの場合、結晶相は、ムライト、コージェライト、アノーサイト、スピネル、またはガラス−セラミックについて技術上既知のその他の結晶相であり得る。非シリカベースのガラス及びガラス−セラミックは本発明の１つまたはそれより多くの実施形態の実用化に用いることができるが、コストが高く、及び／または性能特性が劣ることから、一般にそれほど有利ではない。同様に、いくつかの応用、例えばシリコンベースではない半導体材料を用いるＳＯＩ構造については、酸化物ベースではないガラス基板、例えば非酸化物ガラスが望ましいことがあり得るが、コストが高くなることから、一般には有利ではない。以下でさらに詳細に論じるように、１つまたはそれより多くの実施形態において、ガラスまたはガラス−セラミックの基板１０２は、それに接合される層１０４の１つまたはそれより多くの半導体材料(例えば、シリコン、ゲルマニウム等)と熱膨張係数(ＣＴＥ)が一致するように選ばれる。ＣＴＥの一致により被着プロセスの加熱サイクル中に望ましい機械的特性が保証される。
いくつかの用途、例えばディスプレイ用途に対して、ガラスまたはガラスセラミックの基板１０２は、可視、近ＵＶ(紫外)及び／またはＩＲ(赤外)波長範囲において透明とすることができる。例えば、ガラスまたはガラス−セラミックの基板１０２は３５０ｎｍ〜２μｍの波長範囲で透明とすることができる。
ガラス基板１０２は単一のガラスまたはガラス−セラミックからなることができるが、望ましければ積層構造を用いることができる。積層構造が用いられる場合、積層の半導体層１０４に密接する層は単一のガラスまたはガラス−セラミックからなるガラス基板１０２について本明細書で論じる特性を有することができる。半導体層１０４に接することはない層もそのような特性を有することができるが、そのような層は半導体層１０４と直接相互作用することはないから、緩和された特性を有することができる。後者の場合、ガラス基板１０２について指定される特性がもはや満たされなくなったときに、ガラス基板１０２は終端したと見なされる。
次に図２〜７を参照する。図２は図１のＳＯＧ構造１００(及び／または本明細書に開示されるその他の実施形態)を作成するために実行することができるプロセス工程を示し、図３〜７は図２のプロセスの実行時に形成され得る中間構造を示す。初めに図２及び３を見ると、工程２０２において、ガラスまたはガラス−セラミックの基板１０２への接合に適する比較的平坦で一様な注入表面１２１を形成するために、例えば、研磨、洗浄等によって、ｎ型半導体ウエハ１２０の注入表面１２１が作成される。議論の目的のため、半導体ウエハ１２０は実質的に単結晶のＳｉウエハとすることができるが、上で論じたように、その他のいずれか適する半導体材料を用いることができる。
工程２０４〜２０６において、ｎ型半導体ウエハ１２０の注入表面１２１の下に弱化された領域を形成するための複数のイオン注入プロセスを注入表面１２１に施すことによって表面剥離層１２２が形成される。工程２０４において、ｎ型半導体ウエハ１２０における表面剥離層１２２の形成を開始するための第１のイオン注入プロセスがｎ型半導体ウエハ１２０の注入表面１２１に施される。工程２０６において、表面剥離層１２２の形成を完了するための少なくとも１つの第２のイオン注入プロセスが注入表面１２１に施される。第２のイオン注入プロセスの、(ｉ)イオンの種類、(ii)ドーズ量及び(iii)注入エネルギーの内の少なくとも１つを第１のイオン注入プロセスと異ならせることができる。
１つまたはそれより多くの実施形態において、初めに工程２０４において注入表面１２１に水素イオン注入を施すことができる(図３)。初めの水素イオン注入工程のドーズ量は約２〜５×１０１５イオン/ｃｍ２の範囲とすることができ、約５×１０１５イオン/ｃｍ２のドーズ量が可能である。このドーズ量は、例えば特許文献８に開示されているイオン注入ドーズ量よりかなり少ないことに注目されたい。初めの水素イオン注入工程の注入エネルギーは約２５〜１５０ｋｅＶの範囲とすることができ、例えば約１００ｋｅＶの注入エネルギーとすることができる。次いで工程２０６において、注入表面１２１にヘリウムイオン注入を施すことができる(図４)。例えば、ヘリウムイオン注入工程のドーズ量は約２〜１０×１０１５イオン/ｃｍ２の範囲とすることができ、約７.５×１０１５イオン/ｃｍ２のドーズ量も可能である。ここでも、このドーズ量は、例えば特許文献８に開示されているイオン注入ドーズ量よりかなり少ない。後続ヘリウムイオン注入工程の注入エネルギーも約２５〜１５０ｋｅＶの範囲とすることができ、例えば約６５ｋｅＶの注入エネルギーとすることができる。
議論のために、表面剥離層１２２の作成に２つのイオン注入プロセスだけが行われると想定すれば、総ドーズ量は第１及び第２のイオン注入プロセスのそれぞれのドーズ量の和である。したがって、例えば、第１の水素イオンのイオン注入が約５×１０１５イオン/ｃｍ２のドーズ量で行われ、続いて第２のヘリウムイオンのイオン注入が約７.５×１０１５イオン/ｃｍ２のドーズ量で行われれば、総ドーズ量は約１２.５×１０１５イオン/ｃｍ２になるであろう。約１２.５×１０１５イオン/ｃｍ２の総ドーズ量は特許文献８に開示されているイオン注入ドーズ量の約１/４であることに注目されたい。
水素イオン注入工程とヘリウムイオン注入工程の順序を逆にすることによって本発明の別の実施形態を達成できると考えられる。さらに、それぞれの注入工程中に、ホウ素、水素、ヘリウム等などの、既知の種類のイオンのいずれを用いてもよいと考えられる。したがって、対をなすイオン注入工程には、ヘリウム＋水素、ホウ素＋水素、ホウ素＋ヘリウム、あるいは本発明の精神及び範囲を逸脱することのないその他のイオンの組合せを含めることができる。さらにまた、２つのイオン注入工程で可能であるが、３つまたはそれより多くのイオン注入工程を用いて表面剥離層１２２の形成を完了させることができる。
工程２０８において、ｎ型半導体基板１２０に、例えば、注入表面１２１上の水素イオン濃度を下げるための処理を行うことができる。例えば、ｎ型半導体基板１２０を洗浄し、表面剥離層１２２の注入表面１２１を軽く酸化することができる。軽い酸化処理には、酸素プラズマ内処理、オゾン処理、過酸化水素処理、過酸化水素／アンモニア処理、過酸化水素／酸処理、及びこれらのプロセスの組合せを含めることができる。これらの処理中に水素終端表面基は酸化されて水酸基になり、水酸基はまたシリコンウエハ表面を親水性にする。酸素プラズマ処理は室温で行うことができ、アンモニア処理または酸処理は２５〜１５０℃の範囲の温度で行うことができる。
図２及び５を参照すれば、工程２１０においてガラス基板１０２を、電解プロセスを用いて表面剥離層１２２に接合することができる。適する電解接合プロセスは特許文献８に説明されており、特許文献８の全開示は本明細書に参照として含まれる。以下でこのプロセスの一部を論じる。接合プロセスにおいて、ガラス基板１０２(及び、既に行われていなければ、表面剥離層１２２)の適切な表面洗浄を行うことができる。その後、図５に簡略に示されている構成を達成するために中間構造をガラス基板１０２に直接または間接に接触させる。接触前または接触後に、ｎ型半導体ウエハ１２０，表面剥離層１２２及びガラス基板１０２からなる構造を差別的温度勾配の下で加熱する。ガラス基板１０２はｎ型半導体ウエハ１２０及び表面剥離層１２２より高い温度まで加熱することができる。例として、ガラス基板１０２とｎ型半導体ウエハ１２０(及び表面剥離層１２２)の間の温度差は少なくとも１℃とされるが、この差は約１００℃〜約１５０℃と高くすることができる。この温度差は、後の熱応力による半導体ウエハ１２０からの表面剥離層１２２の分離が容易になることから、ｎ型半導体ウエハ１２０の熱膨張係数(ＣＴＥ)に一致する(シリコンのＣＴＥに一致するような)ＣＴＥを有するガラスについて望ましい。
ガラス基板１０２とｎ型半導体ウエハ１２０の間の温度差が安定すると、中間集成体に機械的圧力が印加される。圧力範囲は約１〜約５０ｐｓｉ(約６.８９×１０３〜約３.４５×１０５Ｐａ)とすることができる。より高い圧力、例えば１００ｐｓｉ(約６.８９×１０５Ｐａ)より高い圧力の印加はガラス基板１０２の破壊を引きおこしかねない。
ガラス基板１０２及びｎ型半導体ウエハ１２０にはガラス基板１０２のひずみ点の約±１５０℃の範囲内の温度をかけることができる。
次いで、中間集成体にかけて、例えば、ｎ型半導体ウエハ１２０を正極とし、ガラス基板１０２を負極として、電圧を印加する。電圧の印加により、ガラス基板１０２内のアルカリイオンまたはアルカリ土類イオンが半導体/ガラス界面から離れてガラス基板１０２内に移動する。これにより２つの機能、(ｉ)アルカリイオンまたはアルカリ土類イオンが存在しない界面の形成、及び(ii)ガラス基板１０２の反応性の強化及び比較的低い温度における熱の印加によるｎ型半導体ウエハ１２０の表面剥離層１２２への強い接合が達成される。
図２及び６を参照すれば、中間集成体を上記条件の下にある時間(例えばほぼ１時間ないしそれ以下)保持した後の工程２１２において、電圧を取り去り、中間集成体を室温まで冷却させる。次いでｎ型半導体ウエハ１２０とガラス基板１０２を分離させる。分離には、既に完全に離れていなければ、ガラス基板１０２に接合されたｎ型半導体ウエハ１２０の半導体材料で形成された比較的薄い表面剥離層１２２をもつガラス基板１０２を得るための、若干の剥がし作業が含まれ得る。分離は、熱応力による表面剥離層１２２の破断によって達成することができる。あるいはまたはさらに、分離を容易にするために、ウオータージェット切断のような機械的応力または化学エッチングを用いることができる。
図６に示されるように、分離後、得られた構造はガラス基板１０２及びガラス基板１０２に接合された半導体材料の表面剥離層１２２を有することができる。工程２１４において、いかなる不要なまたは粗い半導体材料も、図７に示されるようなガラス基板１０２上の半導体層１０４を得るための技術上既知の薄化及び／または研磨手法、例えばＣＭＰ(化学的／機械的研磨)またはその他の手法によって、表面１２３から除去することができる。上で論じたように、得られる半導体層１０４は単結晶シリコン材料の層とすることができる。
ｎ型半導体ウエハ１２０は続けて別のＳＯＧ構造１００を作成するために再使用できることに注意されたい。
表面剥離層１２２の形成中の総イオン注入ドーズ量の低減により、ＳＯＧ１００の作成コストを低減することができ、作成プロセスのスループットを高めることもできる点が有利である。
直径１００ｍｍ及び厚さ１００μｍのｎ型シリコンウエハに５×１０１５イオン/ｃｍ２のドーズ量及び１００ｋｅＶの注入エネルギーで水素イオンを注入した。次いで、ｎ型シリコンウエハに７.５×１０１５イオン/ｃｍ２のドーズ量及び６５ｋｅＶの注入エネルギーでヘリウムイオンを注入した。次いで、ｎ型シリコンウエハを酸素プラズマで処理して表面基を酸化した。次いで、直径１００ｍｍのEAGLEガラスウエハを超音波浴内で(Fischer Scientific Contrad 70洗剤を用いて)１５分間洗浄し、蒸留水超音波浴で１５分間洗浄し、１０％硝酸で洗浄し、最後に蒸留水超音波浴で洗浄した。次いで、ｎ型シリコンウエハ及びガラスウエハの両者を蒸留水を用いてスピン洗浄／乾燥機で洗浄した。次いで、ｎ型シリコンウエハ及びガラスウエハを、Suess MicroTec SB6のような、適するボンダーに挿入した。ガラスウエハを負電極上におき、ｎ型シリコンウエハを正電極上においた。２枚のウエハを接触させ、次いで(ｎ型シリコンウエハにおいて)５２５℃及び(ガラスウエハにおいて)５７５℃に真空中で加熱した。１５７０Ｖの電圧をウエハ表面にかけて２０分間印加し、２０分経過後に電圧をゼロにしてウエハを室温まで冷却した。ｎ型シリコンウエハとガラスウエハは容易に分離できた。このプロセスにより、ガラスウエハ上の強固に密着した薄い(５００ｎｍ)シリコン層をもつ、優れた品質の試料が得られた。目視検査及び接合面での構造の引離し試験で接合の品質を決定した。
図８は上記実施例によって作成したＳＯＧ構造のＴＯＦ-ＳＩＭＳ(飛行時間−二次イオン質量スペクトル)分析のグラフ表示である。
ｎ型シリコンウエハに５×１０１５イオン/ｃｍ２のドーズ量及び７０ｋｅＶの注入エネルギーで水素イオンを注入したことを除き、実施例１の実験を繰り返した。次いで、ｎ型シリコンウエハに７.５×１０１５イオン/ｃｍ２のドーズ量及び４０ｋｅＶの注入エネルギーでヘリウムイオンを注入した。残りのプロセス工程は実質的に実施例１と同じとした。得られたＳＯＧ構造では、３９０ｎｍのシリコン層がガラス基板に接合されていた。目視検査及び接合面での構造の引離し試験で接合の品質を決定した。
本明細書では本発明を特定の実施形態を参照して説明したが、これらの実施形態が本発明の原理及び応用の例示に過ぎないことは当然である。したがって、例示実施形態に数多くの改変がなされ得ること及び添付される特許請求の範囲で定められるような本発明の精神及び範囲を逸脱することなくその他の構成が案出され得ることは当然である。
１００ ＳＯＧ構造
１０２ ガラス基板
１０４ 半導体層
１２０ ｎ型半導体ウエハ
１２１ 注入表面
１２２ 表面剥離層
１０２ ガラス基板
１０４ 半導体層
１２０ ｎ型半導体ウエハ
１２１ 注入表面
１２２ 表面剥離層
Claims (19)
- ガラス上半導体構造を形成する方法において、
ｎ型半導体ウエハの注入表面に、前記ｎ型半導体ウエハにおける表面剥離層の形成を開始するための第１のイオン注入プロセスを施す工程、
前記ｎ型半導体ウエハの前記注入表面に、(ｉ)イオンの種類、(ii)ドーズ量及び(iii)注入エネルギーの内の少なくとも１つが前記第１のイオン注入プロセスとは異なる、少なくとも１つの第２のイオン注入プロセスを施す工程、及び
電解を用いて前記表面剥離層の前記注入表面をガラス基板に接合する工程、
を含むことを特徴とする方法。 - 前記第１及び第２のイオン注入プロセスの内の一方が前記ｎ型半導体ウエハの前記注入表面の下に弱化された領域を形成するための水素イオン注入を前記注入表面に施す工程を含むことを特徴とする請求項１に記載の方法。
- 前記水素イオン注入が、約２〜１０×１０１５イオン/ｃｍ２の範囲のドーズ量で行われることを特徴とする請求項２に記載の方法。
- 前記水素イオン注入が、約２５〜１５０ｋｅＶの範囲の注入エネルギーで行われることを特徴とする請求項２に記載の方法。
- 前記第１及び第２のイオン注入プロセスの内の他方が前記注入表面の下にさらに弱化された領域を形成するためのヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つを前記注入表面に施す工程を含むことを特徴とする請求項２に記載の方法。
- 前記ヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つが、約２〜１０×１０１５イオン/ｃｍ２の範囲のドーズ量で行われることを特徴とする請求項５に記載の方法。
- 前記ヘリウムイオン注入及びホウ素イオン注入の内の少なくとも１つが、約２５〜１５０ｋｅＶの範囲の注入エネルギーで行われることを特徴とする請求項５に記載の方法。
- 前記第１のイオン注入プロセスと前記少なくとも１つの第２のイオン注入プロセスの総ドーズ量が、約１０〜２０×１０１５イオン/ｃｍ２の範囲にあることを特徴とする請求項１に記載の方法。
- 前記接合する工程が、
前記ガラス基板及び前記ｎ型半導体ウエハの内の少なくとも１つを加熱する工程、
前記ガラス基板を、前記表面剥離層を介して前記ｎ型半導体ウエハに直接または間接に接触させる工程、及び
前記接合を誘起するために前記ガラス基板及び前記ｎ型半導体ウエハにかけて
電圧を印加する工程、
を含むことを特徴とする請求項１に記載の方法。 - 前記ガラス基板及び前記ｎ型半導体ウエハの温度が前記ガラス基板のひずみ点の±約１５０℃の範囲内まで高められることを特徴とする請求項９に記載の方法。
- 前記ガラス基板及び前記ｎ型半導体ウエハのそれぞれの温度が相異なるレベルまで高められることを特徴とする請求項９に記載の方法。
- 前記ガラス基板及び前記ｎ型半導体ウエハにかかる前記電圧が約１００Ｖ〜２０００Ｖの範囲にあることを特徴とする請求項９に記載の方法。
- 前記接合されたガラス基板、表面剥離層及びｎ型半導体ウエハを冷却することによって、実質的に前記表面剥離層に破断がおこるような、応力が誘起されることを特徴とする請求項９に記載の方法。
- 前記ｎ型半導体ウエハが、シリコン(Ｓｉ)、ゲルマニウムドープシリコン(ＧｅＳｉ)、炭化シリコン(ＳｉＣ)、ゲルマニウム(Ｇｅ)、ガリウムヒ素(ＧａＡｓ)、ＧａＰ及びＩｎＰからなる群から選ばれることを特徴とする請求項１に記載の方法。
- ガラス上半導体構造を形成する方法において、
ｎ型半導体ウエハの注入表面に、前記ｎ型半導体ウエハに表面剥離層を形成するための複数のイオン注入プロセスを施す工程、
を含み、
前記複数のイオン注入プロセスの内の少なくとも２つについて、(ｉ)イオンの種類、(ii)ドーズ量及び(iii)注入エネルギーの内の少なくとも１つが互いに異なる、
ことを特徴とする方法。 - 前記イオン注入プロセスの数が２であることを特徴とする請求項１５に記載の方法。
- 前記イオン注入プロセスの総ドーズ量が約１０〜２０×１０１５イオン/ｃｍ２の範囲にあることを特徴とする請求項１５に記載の方法。
- 第１のイオン注入プロセスが、ドーズ量が約２〜１０×１０１５イオン/ｃｍ２の範囲の水素イオン注入工程を含み、
第２のイオン注入プロセスが、ドーズ量が約２〜１０×１０１５イオン/ｃｍ２の範囲のヘリウムイオン注入工程を含む、
ことを特徴とする請求項１５に記載の方法。 - 前記水素イオン注入が約５×１０１５イオン/ｃｍ２のドーズ量で行われ、
前記ヘリウムイオン注入が約７.５×１０１５イオン/ｃｍ２のドーズ量で行われる、
ことを特徴とする請求項１８に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/313,206 US7456080B2 (en) | 2005-12-19 | 2005-12-19 | Semiconductor on glass insulator made using improved ion implantation process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007184581A true JP2007184581A (ja) | 2007-07-19 |
Family
ID=37875670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006341002A Pending JP2007184581A (ja) | 2005-12-19 | 2006-12-19 | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7456080B2 (ja) |
| EP (1) | EP1798765A3 (ja) |
| JP (1) | JP2007184581A (ja) |
| KR (1) | KR20070065235A (ja) |
| TW (1) | TW200737404A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239262A (ja) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法 |
| WO2010137682A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
| JP2013503468A (ja) * | 2009-08-26 | 2013-01-31 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 |
| KR20140040725A (ko) * | 2011-05-02 | 2014-04-03 | 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 | 물질에서 크랙을 형성하는 방법 |
| JP2014078541A (ja) * | 2012-10-09 | 2014-05-01 | Fuji Electric Co Ltd | 半導体薄膜フィルムの製造方法 |
| JP2014143381A (ja) * | 2012-12-28 | 2014-08-07 | Sumitomo Electric Ind Ltd | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
| JP2021527326A (ja) * | 2018-06-08 | 2021-10-11 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | シリコン箔層の移転方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007118121A2 (en) * | 2006-04-05 | 2007-10-18 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US7790565B2 (en) * | 2006-04-21 | 2010-09-07 | Corning Incorporated | Semiconductor on glass insulator made using improved thinning process |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| WO2008121262A2 (en) | 2007-03-30 | 2008-10-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
| US20080248629A1 (en) * | 2007-04-06 | 2008-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US7795114B2 (en) * | 2007-08-10 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of SOI substrate and semiconductor device |
| US8455331B2 (en) * | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8501585B2 (en) * | 2007-10-10 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5649579B2 (ja) * | 2008-09-26 | 2015-01-07 | コーニング インコーポレイテッド | ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 |
| JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR101058105B1 (ko) * | 2009-04-06 | 2011-08-24 | 삼성모바일디스플레이주식회사 | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 |
| KR101127574B1 (ko) * | 2009-04-06 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법 |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8557679B2 (en) * | 2010-06-30 | 2013-10-15 | Corning Incorporated | Oxygen plasma conversion process for preparing a surface for bonding |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| CN103748696B (zh) | 2011-08-26 | 2018-06-22 | 亮锐控股有限公司 | 加工半导体结构的方法 |
| US9092187B2 (en) | 2013-01-08 | 2015-07-28 | Apple Inc. | Ion implant indicia for cover glass or display component |
| US9623628B2 (en) | 2013-01-10 | 2017-04-18 | Apple Inc. | Sapphire component with residual compressive stress |
| WO2014126551A1 (en) | 2013-02-12 | 2014-08-21 | Apple Inc. | Multi-step ion implantation |
| US9416442B2 (en) | 2013-03-02 | 2016-08-16 | Apple Inc. | Sapphire property modification through ion implantation |
| US10280504B2 (en) | 2015-09-25 | 2019-05-07 | Apple Inc. | Ion-implanted, anti-reflective layer formed within sapphire material |
| WO2017069923A1 (en) * | 2015-10-23 | 2017-04-27 | Applied Materials, Inc. | Gapfill film modification for advanced cmp and recess flow |
| CN113714649B (zh) * | 2021-08-25 | 2023-07-14 | 深圳市大族半导体装备科技有限公司 | 晶片的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029576A2 (en) * | 2003-02-18 | 2005-03-31 | Corning Incorporated | Glass-based soi structures |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6159824A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Silicon-on-silicon wafer bonding process using a thin film blister-separation method |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| MY118019A (en) * | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| US6566233B2 (en) * | 1999-12-24 | 2003-05-20 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| US6544862B1 (en) * | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| FR2835097B1 (fr) * | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| US6610582B1 (en) * | 2002-03-26 | 2003-08-26 | Northrop Grumman Corporation | Field-assisted fusion bonding |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| US7077947B2 (en) * | 2002-10-08 | 2006-07-18 | Exxonmobil Research And Engineering Company | Process for preparing basestocks having high VI using oxygenated dewaxing catalyst |
| US7008854B2 (en) * | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
| FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
| US7146153B2 (en) | 2003-07-30 | 2006-12-05 | Sbc Knowledge Ventures, L.P. | Provisioning of wireless private access subscribers for location based services |
| US7279369B2 (en) * | 2003-08-21 | 2007-10-09 | Intel Corporation | Germanium on insulator fabrication via epitaxial germanium bonding |
| US6852652B1 (en) * | 2003-09-29 | 2005-02-08 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on glass via layer transfer |
-
2005
- 2005-12-19 US US11/313,206 patent/US7456080B2/en not_active Expired - Fee Related
-
2006
- 2006-12-14 EP EP06126190A patent/EP1798765A3/en not_active Withdrawn
- 2006-12-18 KR KR1020060129477A patent/KR20070065235A/ko not_active Application Discontinuation
- 2006-12-18 TW TW095147583A patent/TW200737404A/zh unknown
- 2006-12-19 JP JP2006341002A patent/JP2007184581A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029576A2 (en) * | 2003-02-18 | 2005-03-31 | Corning Incorporated | Glass-based soi structures |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239262A (ja) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 複合基板の製造装置及び当該複合基板の製造装置を用いた複合基板の製造方法 |
| WO2010137682A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
| JP2010278340A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2013503468A (ja) * | 2009-08-26 | 2013-01-31 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 |
| JP2014518010A (ja) * | 2011-05-02 | 2014-07-24 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 材料中にクラックを形成するための方法 |
| KR20140040725A (ko) * | 2011-05-02 | 2014-04-03 | 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 | 물질에서 크랙을 형성하는 방법 |
| KR101913174B1 (ko) * | 2011-05-02 | 2018-10-30 | 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 | 물질에서 크랙을 형성하는 방법 |
| JP2014078541A (ja) * | 2012-10-09 | 2014-05-01 | Fuji Electric Co Ltd | 半導体薄膜フィルムの製造方法 |
| JP2014143381A (ja) * | 2012-12-28 | 2014-08-07 | Sumitomo Electric Ind Ltd | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
| WO2014136573A1 (ja) * | 2013-03-04 | 2014-09-12 | 住友電気工業株式会社 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
| JP2021527326A (ja) * | 2018-06-08 | 2021-10-11 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | シリコン箔層の移転方法 |
| JP7123182B2 (ja) | 2018-06-08 | 2022-08-22 | グローバルウェーハズ カンパニー リミテッド | シリコン箔層の移転方法 |
| US11443978B2 (en) | 2018-06-08 | 2022-09-13 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
| JP7351987B2 (ja) | 2018-06-08 | 2023-09-27 | グローバルウェーハズ カンパニー リミテッド | シリコン箔層の移転方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070141802A1 (en) | 2007-06-21 |
| EP1798765A3 (en) | 2007-07-04 |
| TW200737404A (en) | 2007-10-01 |
| EP1798765A2 (en) | 2007-06-20 |
| KR20070065235A (ko) | 2007-06-22 |
| US7456080B2 (en) | 2008-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
| US7268051B2 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| JP5128761B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| WO2010050556A1 (ja) | シリコン薄膜転写絶縁性ウェーハの製造方法 | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| US7456057B2 (en) | Germanium on glass and glass-ceramic structures | |
| US20090032873A1 (en) | Ultra thin single crystalline semiconductor TFT and process for making same | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| US20080057678A1 (en) | Semiconductor on glass insulator made using improved hydrogen reduction process | |
| WO2007079077A2 (en) | Germanium on glass and glass-ceramic structures | |
| JP5443833B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP5649579B2 (ja) | ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 | |
| KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |