KR101913174B1 - 물질에서 크랙을 형성하는 방법 - Google Patents

물질에서 크랙을 형성하는 방법 Download PDF

Info

Publication number
KR101913174B1
KR101913174B1 KR1020137031564A KR20137031564A KR101913174B1 KR 101913174 B1 KR101913174 B1 KR 101913174B1 KR 1020137031564 A KR1020137031564 A KR 1020137031564A KR 20137031564 A KR20137031564 A KR 20137031564A KR 101913174 B1 KR101913174 B1 KR 101913174B1
Authority
KR
South Korea
Prior art keywords
donor substrate
lithium
substrate
implantation
hydrogen
Prior art date
Application number
KR1020137031564A
Other languages
English (en)
Other versions
KR20140040725A (ko
Inventor
오렐리 토쟁
프레데릭 마젱
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20140040725A publication Critical patent/KR20140040725A/ko
Application granted granted Critical
Publication of KR101913174B1 publication Critical patent/KR101913174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명은 도너 기판으로 불리는 동일한 반도체 물질로 만든 기판(20)을 사용하여 반도체 층(26)을 형성하는 방법에 관한 것이며, 본 방법은 상기 도너 기판에서 리튬 농도가 5×1018 atoms/cm3 내지 5×1020 atoms/cm3 사이에 있는 높은 리튬 농도를 갖는 영역(22)의 형성; 다음으로, 높은 리튬 농도를 갖는 영역에서나 그 근접부에서의 도너 기판으로 수소(24)의 주입; 도너 기판에 캐리어(19)의 인가; 및 주입에 의해 한정된 층(34)을 분리하기 위한 열 처리량(thermal budget)의 인가를 포함한다.

Description

물질에서 크랙을 형성하는 방법{Process for forming a crack in a material}
본 발명은 반도체 기판들과 같은 기판들에서 균열들(fractures)을 생성하는 방법들에 관한 것이다.
본 발명은 특히 마이크로 전자공학을 위한 박형 층들의 제조에 적용한다.
다음의 단계들에 따라 박막을 분리하고 보강재로 이송하는데 적합한 “Smart Cut”™ 방법이 공지되어 있고, 도 1a 내지 1d를 참조하여 기술될 것이다.
제1 단계에서(도 1a), 하나의(또는 복수의) 기체 종들(예컨대, 수소, 헬륨 등)의 이온 주입이 도너(donor) 기판(2)에서 도너 기판(2)의 표면(2’)을 통해서 수행된다. 상기 주입은 주입 구역(6)을 형성하고, 그 이온 농도는 마이크로캐비티(microcavity)들의 층을 생성하기에 충분하다(도 1b). 상기 주입은 일반적으로 10 내지 210keV의 에너지에서 그리고 약 1016 내지 1017/cm2의 주입량(dose)으로 수소나 헬륨을 주입하는 것이다.
도너 기판(2)의 표면(2’)은 그 다음에, 수용 기판(8)과 긴밀하게 접촉하면서 위치한다(도 1c).
열처리 및/또는 분리 압박(strain)을 가함으로써, 균열은 그 다음에, 마이크로캐비티 구역(6)에서 형성된다. 열처리의 경우, 상기 처리는 실질적으로 300℃ 및 700℃ 사이의 범위에 있는 온도를 가함으로써 수행된다. 분리 압박을 가하기 위하여, 블레이드(blade)는 2개의 기판들(2, 8) 사이, 그리고/또는 인장(tensile) 및/또는 절곡(bending) 및/또는 전단(shearing) 부하(load)들 사이에 삽입될 수 있고, 그리고/또는 초음파나 극초단파들이 인가될 수도 있다.
도 1d에 도해된 바와 같이, 도너 기판(2)으로부터 물질층(4)과 함께 균열이 획득되고, 수용 기판(8)에 장착된다.
도너 기판(2)의 남은 부분(21)은 그 다음에, 재활용되고 특히 동일한 사이클을 반복하기 위해 재사용될 수 있다.
균열 형성을 위해 요구되는 주입량(4)을 감소시키기 위하여 또는 균열 형성 처리 온도를 낮추기 위하여, 본 방법의 다양한 대체적인 실시예들이 제안되었다.
이러한 방식으로, C. Lagahe-Blanchard등에 의한 문헌(Proceedings on the Semiconductor Wafer Bonding VII: Science, Technology, and Applications, Paris, France, 27 April-2 May 2003 Electrochemical Society, Pennington, NJ, 2003, Vol. PV2003-19, p. 346)에서 기술된 바와 같이, He-H 공동-주입은 균열 형성을 얻기 위해 요구되는 보다 낮은 균열 형성 온도 및/또는 보다 적은 주입량을 가능하게 한다.
상기 He-H 공동-주입은 균열 형성을 위해 요구되는 총 주입량을 감소시키거나 균열 형성 어닐링(annealing) 온도를 감소시키거나, 균열 형성 이후 층들의 조도(roughness)를 감소시키는데 효과적이다.
그러나, 상기 기술은 주입 변수들에 고도로 민감하다. 특히, 수소 및 헬륨 주입 구역들이나 피크들 사이의 상대적 거리 각각, 주입들이 수행되는 순서, 또는 심지어 He/H 주입량 비율은 총 주입량, 균열 어닐링 온도, 균열 형성으로부터 초래되는 막의 특징들, 또는 심지어 균열 그 자체를 획득하는데 강한 영향을 줄 수 있다.
최적의 주입 조건들은 현재까지 발견되지 않았다. 상기 문헌은 이러한 조건들과 관련하여, 반드시 서로 일치하지는 않는 다양한 징후(indication)들을 포함한다.
더욱이, He-H 공동-주입의 메커니즘들은 본 기술의 사용을 곤란하게 하는 복잡한 것으로 여겨진다.
문헌(Appl. Phys. Lett., Vol. 72, p.49, 1998) 또는 문헌(US 5877077)로부터의 추가적인 방법에 따라, 보론 및 수소 공동-주입이 균열 형성 온도를 200℃까지 낮출 수 있게 하는 점이 공지되었다. 보론 주입은 많은 장점들을 가지고, 특히 상기 원소는 마이크로전자공학들에서 일상적으로 사용되며, 산업적 방법을 위하여 그것의 집적을 가능하게 한다.
그러나, 보론 원자는 수소나 헬륨 원자보다 무겁다. 따라서, 보론 원자가 주입될 때 기판의 물질에 보다 큰 손상이 일어나고, 이는 층들의 품질에 역효과를 가져올 수 있다. 더욱이, 주어진 주입 에너지에 대하여, 이온 질량이 증가할 때 주입 깊이는 감소한다. 이에 따라, (에너지가 한정된) 종래의 주입기(implanter)로서 (통상적으로 100nm 보다 큰) 깊이에 보론을 주입하는 것은 가능하지 않다.
따라서, 과제는 상기 제한요소들과 무관한 신규의 방법을 찾는 것에 발생한다.
상기 과제는 균열 형성에 사용되는 주입량 및/또는 열 처리량(thermal budget)을 감소시키기 위한 신규의 방법을 찾는 것에도 발생한다.
수소 주입이 뒤따르는 고농도 리튬 구역의 형성과 관련된 신규의 방법이 기술된다.
이에 따라, 실리콘 기판이나 도너 기판으로부터 실리콘 층을 형성하는 방법을 수행하는 것이 가능하고, 상기 방법은, 상기 도너 기판에서 5x1018 atoms/cm3 및 5x1020 atoms/cm3사이의 농도를 갖는 고농도 리튬 구역의 형성, 그 다음에 도너 기판에서 고농도 리튬 구역 또는 그 근접부에서 수소 주입, 도너 기판으로 보강제의 인가, 및 주입으로 인해 한정된 층의 분리를 야기하는 적어도 하나의 열 처리량의 인가를 포함한다.
고농도 리튬 구역의 형성은 수소, 리튬 및 특히 강한 화학적 친화도를 갖는 수소을 위한 효과적인 트랩(trap)들을 형성하는 것을 가능하게 한다.
리튬 주입 구역의 형성은, 예컨대 1x1013/cm2 보다 큰(또는 1013 및 5x1015/cm2 사이) 주입량으로, 리튬 이온들로서 제1 주입에 의해 획득될 수 있다. 이 경우, 주입 에너지들은 양호하게는, Li 및 H 피크들이 상호간에 동일한 깊이에 있거나 서로에 관하여 작은 거리에 위치하도록 선택되고, 상기 거리는 실질적으로 200nm 또는 150nm 이하이다.
주입 깊이에서의 차이는 수년간 주입 분야에서 통상적으로 사용된 시뮬레이터를 사용하여 평가될 수 있다. 인터넷에서 구할 수 있는 시뮬레이션 소프트웨어 SRIM을 예로 들 수 있다. 본 차이는 (두문자 SIMS로 알려진) 2차 이온화 질량 분광분석(Secondary Ionisation Mass Spectrometry)에 의해서 측정될 수도 있다.
주입량들은, 리튬 주입량이 5.1015 Li/cm2보다 작고, Si 기판의 무정형화(amorphisation)를 방지하며 (최대 Li 농도는 그렇다면 근사적으로 4.1019/cm3이고, 무정형화 한계는 4.1021/cm3이다), 수소 주입량이 4.1016 및 1017 /cm2사이에 있도록 선택된다.
이와 달리, 리튬은, 예컨대 기판의 표면에서 리튬의 퇴적(deposition)이나 증착(evaporation) 이후, 전기분해 또는 확산에 의하여 도너 기판으로 도입될 수 있다.
수소 주입은 그 다음에 양호하게는, 수소 피크(최대 수소 농도 위치)가 Si 기판에서의 리튬 농도가 4.1019/cm3, 또는 5x1018/cm3와 1x1020/cm3 사이의 범위에 있는 깊이에 위치하도록 수행된다. 여기서 다시, 전술한 도구들(SRIM 또는 SIMS)을 사용하여 요구된 농도가 획득된 깊이를 예측하는 것이 가능하다.
본 대체적 실시예의 한가지 장점은 전기분해 또는 확산에 의하여, 저비용 단계에 의해 선행되는, 단지 한번의 주입이 요구된다는 점이다.
이 경우, 리튬 주입 프로파일은 표면으로부터 최대 주입 깊이까지 실질적으로 일정하고, 목표는 도너 기판에서 평균 수소 주입 깊이가 본 구역 내에 있도록 하는 것이다.
확산은, 기판의 표면에서의 퇴적 또는 증착 이후, 예컨대 열처리에 의하여 수행된다.
일반적 규칙으로서, 수소 주입은 1016 atoms/cm2 and 5.1017 atoms/cm2사이의 주입량으로 수행될 수 있다.
열 처리량이 감소함에 따라, 단일 주입의 경우와 관련하여, 도너 기판 및 보강재는 그 차이가 절대값으로 3.10-6K-1보다 큰 열팽창 계수들을 가질 수 있다.
전술한 방법은 균열 형성 열처리 및/또는 총 주입량을 현저하게 감소시키는데 적합하다.
전술한 본 방법의 구현은, 실제로 리튬이 처음으로 도입되는 것 및 Li와 H 종들이 서로 가깝게 있는 것이 단순히 필요한 점에서, He-H 공동-주입보다 용이하다. 더욱이, 리튬은 보론보다 가벼운 원소이고, 이송된 층들은 보다 우월한 결정 품질의 리튬이며, 보통의 주입기로서 보론보다 (주입에 대하여 1 마이크론까지 용이하게, 그리고 심지어 확산에 대하여 그보다 더) 두꺼운 층들을 이송하는 것이 가능하다.
도 1a 내지 1d는 공지된 방법으로부터의 단계들을 나타낸다.
도 2a 내지 2f는 신규의 주입 방법으로부터의 단계들을 나타낸다.
도 3a 내지 3d는 수소 주입 단일에 의한 또는 10분간 450℃에서의 어닐링이 이어지는 리튬 및 수소 공동-주입에 의한 버블(bubble) 형성에 대한 비교들을 도시하는 도면들이다.
도 4a 및 4b는 실리콘에서 Li 깊이 및 용해도(solubility)의 함수로서 확산된 리튬 농도를 각각 제시하는 도면들이다.
신규의 이중-주입 형성 방법이 도 2a 내지 2d를 이용하여 기술된다.
제1 단계(도 2a)에서, 열 산화물(SiO2)의 표면층이 선택적으로 구비된 실리콘 기판(20)이 선택된다.
본 산화물(도면들에 구체적으로 도시 되지 않음)은 약 수십 또는 수백 nm, 예컨대 50nm 또는 100nm의 두께를 가질 수 있다.
본 기판에서, 리튬 주입은 기판의 표면(20’)을 통해서 방향이 취해진 리튬 이온 빔(14)를 사용하여 수행된다. 이는 리튬-주입 구역(22)의 형성을 하게 된다(도 2b). 실제로, 참조번호 22는 리튬 주입 피크, 또는 210keV의 주입 에너지에 대하여 주입 표면 아래로 960nm에 위치한 최대 농도 구역을 표시한다.
수소 이온 주입(18)이 그 다음에, 리튬 주입이 수행되었던 것과 같은 기판(20)의 표면(20’)을 통해서 수행된다(도 2c). 이는 수소-주입 구역의 형성을 하게 되고, 주입 피크는 도 2c에서 참조번호 24에 의해 확인되고(도 2d), 리튬 주입 피크와 같은 깊이에서 실질적으로 위치한다.
기판(20)의 주입 표면(20’)은 그 다음에, 예컨대 사파이어로 만든 보강재(19)와 긴밀하게 접촉하면서 위치한다(도 2e).
균열 형성은 그 다음에, 열처리 및/또는 분리 압박을 가함으로써 마이크로캐비티 층에서 수행될 수 있다(도 2e).
열처리의 경우에서, 온도는 실질적으로 150℃ 및 700℃ 사이, 그리고 통상적으로는 200℃ 및 400℃ 사이의 범위 내에서 인가된다.
분리 압박을 인가하기 위하여, 블레이드가 기판(20)의 주입된 영역(22, 24)에 삽입될 수 있고, 그리고/또는 인장 및/또는 절곡 및/또는 전단 부하들이 기판(20)에 인가될 수 있으며, 그리고/또는 10 내지 100kHz의 범위 내, 예컨대 10 및 50kHz 사이, 예컨대 40kHz의 전력 및 주파수를 갖는 초음파나 극초단파들이 추가로 인가된다.
균열은, 도 2f에 도해된 바와 같이, 실리콘(20)으로 만든 그리고 산화물 층으로 선택적으로 만든 박형 층(34), 및 그 다음에 재활용되고 특히 동일한 사이클을 반복하는데 재사용될 수 있는 기판(20)의 남은 부분(201)의 형성과 함께, 주입된 구역(22, 24)를 따라서 획득된다.
이와 달리, 고농도 리튬 구역(22)이 전기분해나 확산에 의하여, 리튬을 도입하기 위한 단계에 의해 생산될 수 있다. 도 2a에서의 단계는 이에 따라 본 전기분해 또는 확산 단계로 교체된다. 주입 프로파일은 그렇다면 표면으로부터 아래로 수 마이크론(10 마이크론) 또는 심지어 약 수십 마이크론(100 micron)까지 일정하다.
전기분해에 의한 리튬 도입의 경우, A.M.Mousa에 의한 문헌("Profiling of lithium and potassium into silicon", J Phys, 30, 2006, 15-20)에 기술된 과정이 사용될 수 있다. 즉, 실리콘 기판이 캐쏘드(cathode)로서 사용되고, 전해액(electrolysis)으로 사용된 리튬 염(예컨대, LiBr)의 용기로 애노드(anode)와 함께 담긴다. 전기분해는 1mA 및 수십 mA 사이, 예컨대 30mA의 전류로서, 예컨대 5 분 및 30 분 사이의 시간 동안 수행된다. 기판에서 기판의 깊이에 따른 리튬의 분포는 4-점(point) 방법을 사용하여 저항을 측정함으로써 평가될 수 있다. 이러한 측정들은 SEM(scanning electron microscopy) 관찰들에 의해 사전-교정될 수 있다.
확산에 의한 리튬 도입의 경우, A.Keffous 등에 의한 문헌(“Lithium diffusion profile onto highly resistive p-type silicon", Vacuum, 81, 2006, 417-421)에서 기술된 과정이 사용될 수 있다. 리튬은 진공 열 증착(vacuum thermal evaporation)에 의해, 예컨대 약 10-6 Torr에서 실리콘 기판으로 미리 퇴적된다. 확산 그 자체는 진공 어닐링에 의해 수백 도, 예컨대 300℃ 및 800℃ 사이에서 수 분 및 수십 분, 예컨대 5 분 및 30분 사이 시간 동안 발생한다. 여기서 다시, 기판에서 그 깊이에 따른 리튬의 분포는 4-점 방법을 사용하여 저항을 측정함으로써 평가될 수 있다. 여기서 다시, 이러한 측정들은 사전-교정될 수 있다.
도 2c에서와 같이 이러한 기술들 중 어느 하나에 대한 구현은, 도 2d에서와 같이 수소-리튬 이중 주입의 형성을 하게 하도록 수소 이온 주입(18)이 이어지고, 보강재(19)와 긴밀한 접촉이 이어지고(도 2e), 마침내 마이크로캐비티 층에서 균열 형성이 이어지고, 열처리 및/또는 분리 압박을 가하는 단계가 이어진다(도 2f).
실험 결과들이 도 3a 내지 3d를 이용하여 도해될 것을 통해 나타날 것이다.
도 3a는 4.5.1016 H/cm2의 주입량으로 100 keV에서 단독으로 수소 주입 이후에 주입된 기판의 표면에 대한 모습이고, 도 3b는 4.5.1016 H/cm2의 주입량으로 110 keV에서 단독으로 수소 주입 이후에 주입된 기판의 표면에 대한 모습이고, 도 3c는 이중 주입, 즉 1015 H/cm2의 주입량으로 210 keV에서 제1 리튬 주입에 이어 4.5.1016 H/cm2의 주입량으로 100 keV에서 제2 수소 주입 이후에 주입된 기판의 표면에 대한 모습이고, 도 3d는 이중 주입, 즉 1015 H/cm2의 주입량으로 210 keV에서 제1 리튬 주입에 이어 4.5.1016 H/cm2의 주입량으로 110 keV에서 제2 수소 주입 이후에 주입된 기판의 표면에 대한 모습이다.
기판이 지지 기판에 부착되지 않은 때 주입된 Si 기판의 표면들에 형성된 버블들의 밀도가 본 명세서에서 검토된다.
실제로, 이러한 버블들은 밑에 있는 미세균열(microfracture)들의 존재에 대한 징후이며, 기체 압력(수소 주입의 경우 H2)은 표면 변형을 발생시키고, 미세균열들은 이에 따라 수소로서 단독으로 주입한 경우인 도 1c 내지 1d에서와 같이 또는 리튬-수소 공동-주입의 경우인 도 2e-2f에서와 같이, 장착하는 기판과의 조립체를 생산하고 균열을 형성하는 때 형성된 미세균열들과 직접적으로 연관된다. 도 3a 및 3b에서의 모습들은 수소 주입 단독으로는 기판의 표면에 버블들의 형성을 가능하게 할 수 없다는 점을 입증한다.
한편(도 3c 및 3d), 수소 주입에 앞서 주입에 의한 Li의 도입은, 이전과 동일한 어닐링 조건들 하에서 고도로 발전된 버블들이나 평평한 박리된 영역들을 획득하는 것을 가능하게 한다.
따라서, 이는 본 발명에 따른 이중 주입의 유리한 영향을 입증한다. 실제로, 만족스러운 방식으로 기능하는 균열 형성 방법을 위하여, 캐비티(cavity)들에서 충분한 압력이 요구된다. 낮은 주입 깊이들에 대하여, (본딩되거나 퇴적된) 보강재가 미세균열들의 측방향 확장을 촉진시키고 균열 형성을 획득하는 것을 도와준다. 만약 상기 보강재가 존재하지 않는 경우(본 명세서에 제시된 결과들에서의 경우), 캐비티들에서의 압력 상승은 표면이나 평평한 박리된(exfoliated) 구역들에 버블들의 모양(이러한 버블들은 국소적으로 터진다)을 발생시킨다. 만약 보강재 없이 버블들이 충분한 밀도에서 표면들에 나타나는 경우, 막 이송을 획득하기 위해 보강재를 추가하는 것이 단순히 필요할 것이다.
따라서, 이송 메커니즘에 대한 검토를 가능하게 하기 위하여, 본 명세서는 보강재가 없을 때의 버블 형성을 검토한다.
Li-H 공동-주입은 이에 따라, 균열 형성을 획득하기 위해 요구되는 열 처리량 및/또는 수소 주입량을 감소시키기 위한 매우 효과적인 수단이다.
따라서, Li-H 공동-주입은 특히, 제1 기판(20)의 열 팽창 계수(thermal expansion coefficient; TEC)와 상당히 또는 매우 다른 열 팽창 계수를 갖는 기판(19)으로 이송하는 것을 가능하게 한다. 예를 들면, 이러한 차이는, 한편으로는 Si 기판 및 다른 한편으로는 사파이어 기판의 경우에서 특히 발견되는 적어도 2.10-6/K 또는 3.10-6/K이다(TEC(Si) = 2.31.10-6/K 및 TEC(사파이어) = 6.35.10-6/K).
실시예들의 예시들이 지금부터 제시된다.
예시 1:
실리콘(100)으로 만든 기판(20)이 100 nm의 두꺼운 열 산화물(SiO2)층을 구비한다.
기판(20)은 다음의 조건들 하에서 주입되고, 단계들은 도 2a 내지 2f에서의 것들이다.
- 제1 리튬 주입이 1015/cm2주입량으로 210keV의 에너지에서 수행된다.
- 제2 수소 주입이 그 다음에, 4.5x1016/cm2의 주입량으로 100keV의 에너지에서 수행된다.
주입된 기판은 그 다음에, 직접 또는 분자 레벨의 본딩 또는 접합(assembly)에 의해서 사파이어 기판(19) 상으로 본딩된다(도 2e).
Si/사파이어 이종접합구조(heterostructure)는 본딩 이후에 획득된다. Si 및 사파이어의 열 팽창 계수(TEC)들은 매우 다르기 때문에(TEC Si = 2.31.10-6/K 및 TEC sapphire = 6.35.10-6/K), Si/사파이어 결합은 ~350℃보다 높은 온도까지 가열될 수 없고, 그 이상의 온도에서 상기 구조의 체계적인(systematic) 분리가 관찰된다.
균열 형성 처리는, 예컨대 250℃에서 1시간 동안 어닐링하는 단계를 그 다음에 포함한다.
균열 형성 이후, 사파이어 기판에 장착된 Si 막이 획득된다.
비교를 통해서, 수소 주입 단독으로는 균열 형성 어닐링을 위하여, Si 및 사파이어 기판들의 분리를 유발했을 보다 높은 온도, 또는 산업적으로 수용할 수 없는 보다 긴 어닐링 시간을 필요로 했을 것이다.
예시 2:
P-형 Si 기판(111)은 다음의 조건들 하에서 확산에 의한 리튬 도입 반응을 거친다.
- 리튬 층이 가장 먼저 주위 온도에서 (2.10-6 Torr 에서) 진공 증착에 의해 Si 표면에 퇴적된다.
- Li는 그 다음에, 800℃에서 10 분 동안 (1.10-5 Torr에서) 진공 어닐링에 의해 Si에서 확산된다.
Si 기판의 표면에서 잉여 Li는 메탄올에서 웨이퍼를 행굼으로써 제거된다.
본 예시는, 상기에서 인용된 A.Keffous 등의 문헌으로부터 취해진, 그러나 보다 높은 Li 농도 수준들을 갖는, 도 4a에 도시된 것과 유사한 통상적인 확산 프로파일을 제시한다(본 도면에서, * 표시들은 425℃의 확산 온도 및 4 분의 확산 시간을 갖는 실험 값들에 대응하고, 검은색 원형 점들은 동일한 조건들 하에서 PCID 시뮬레이션 결과들에 대응한다). 실제로, 기판의 표면에서(또는 도 4a에서 깊이가 0인 지점에서) Li 농도는 Si에서 Li의 용해도에 대응하고, 곡선이 도 4b에서 나타나며, C.S.Fuller에 의한 문헌(the division of inorganic chemistry at the 134th meeting of the American Chemical Society, Chicago, Illinois, 1958 이전에 발표된 논문인 제목 "Interactions between solutes in Germanium and silicon")으로부터 취해진다. 800℃에서, Si 기판에서의 Li 농도는 표면으로부터 표면 아래로 수 마이크론의 깊이까지 ~4.1019/cm-3이다. 도 4b에서, 실리콘과 관련된 실험결과들은 게르마늄에 대응하는 곡선 II와 함께 곡선 I로서 제시된다.
수소 주입은 그 다음에, 다음의 조건들 하에서 수행된다.
- 수소 에너지: 210keV
- 주입량: 4.1016 H/cm2
주입된 기판은 그 다음에, 표면에 400nm의 두꺼운 산화물층(SiO2)를 포함하는 Si 웨이퍼(19)에 본딩된다.
균열 형성은 500℃ 범위에서 어닐링을 가함으로써 열에 의해서 유도된다.
단독 수소 주입의 경우에서(210keV의 에너지 및 4.1016 H/cm2의 주입량에서), 주입량이 매우 낮기 때문에, 500℃에서 열적 균열 형성을 획득하는 것은 불가능하다.
전술한 예시는, (확산에 의해서, 즉 저비용 공정에 의해서 유입되고 있는 Li로서) 단지 단일 주입을 구현하면서도 균열 형성을 위해 요구되는 보다 낮은 수소 주입량이 가능한 점을 명백하게 실증한다.
상기 대체적인 실시예는 이송 공정의 전반적인 비용을 감소시키는데 특히 유리하다.

Claims (14)

  1. 도너 기판(20)에서 5x1018 atoms/cm3 및 5x1020 atoms/cm3사이의 농도로서 고농도 리튬 구역(22)의 형성;
    그 다음에 상기 도너 기판(20)에서, 상기 고농도 리튬 구역에서나 그 근접부에서 수소 주입(18, 24);
    보강재(19)와 주입된 상기 도너 기판(20)의 조립;
    상기 주입에 의해 상기 도너 기판(20)에서 한정된 층(34)의 분리를 유발하기 위한 열 처리량의 인가;를 포함하고,
    상기 고농도 리튬 구역(22)은 수소 트랩을 형성하고,
    상기 도너 기판(20)은 상기 층(34)과 동일한 물질로 만들어지는 것을 특징으로 하는 도너 기판(20)으로부터 반도체 물질층(34)을 형성하는 방법.
  2. 제1항에 있어서,
    상기 열 처리량 온도는 150℃ 및 700℃ 사이에 있고,
    상기 온도의 인가 시간은 1분 및 한달 사이인 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    리튬은 이온 주입(14)에 의해서 도입되는 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    리튬은 1x1013/cm2보다 많거나, 1013/cm2과 5x1015/cm2 사이인 주입량으로 도입되는 것을 특징으로 하는 방법.
  5. 제1항 또는 제2항에 있어서,
    리튬은 전기분해 또는 확산에 의해서 도입되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서,
    리튬은, 상기 도너 기판(20)의 표면에서 퇴적(deposition) 또는 증착(evaporation) 이후에 확산에 의해서 도입되는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 확산은 상기 도너 기판(20)의 표면에 퇴적 또는 증착 이후에 어닐링(annealing)에 의해서 수행되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    수소 이온들은 1016 atoms/cm2 및 5.1017 atoms/cm2 사이의 주입량으로 주입(18)되는 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 도너 기판(20)에서 수소의 평균 주입 깊이(24)는 200 nm보다 작은 값만큼 리튬의 평균 깊이(22)와 다른 것을 특징으로 하는 방법.
  10. 제1항에 있어서,
    보강재(19)와 상기 주입된 도너 기판(20)의 조립은 분자 또는 직접 접합(assembly)이나 본딩(bonding) 형태로 이루어지는 것을 특징으로 하는 방법.
  11. 제1항에 있어서,
    상기 도너 기판(20)은 실리콘으로 만들어진 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 도너 기판(20)은 상기 도너 기판(20)의 표면에서 산화되는 것을 특징으로 하는 방법.
  13. 제1항에 있어서,
    상기 보강재(19)는 사파이어로 만들어진 것을 특징으로 하는 방법.
  14. 제1항에 있어서,
    상기 도너 기판(20) 및 상기 보강재는, 차이가 절대값으로 3.10-6K-1보다 큰 열 팽창 계수들을 가지는 것을 특징으로 하는 방법.
KR1020137031564A 2011-05-02 2012-04-27 물질에서 크랙을 형성하는 방법 KR101913174B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1153737 2011-05-02
FR1153737A FR2974944B1 (fr) 2011-05-02 2011-05-02 Procédé de formation d'une fracture dans un matériau
PCT/EP2012/057713 WO2012150184A1 (fr) 2011-05-02 2012-04-27 Procede de formation d'une fracture dans un materiau

Publications (2)

Publication Number Publication Date
KR20140040725A KR20140040725A (ko) 2014-04-03
KR101913174B1 true KR101913174B1 (ko) 2018-10-30

Family

ID=44262789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137031564A KR101913174B1 (ko) 2011-05-02 2012-04-27 물질에서 크랙을 형성하는 방법

Country Status (8)

Country Link
US (1) US9105688B2 (ko)
EP (1) EP2705529B1 (ko)
JP (1) JP6019106B2 (ko)
KR (1) KR101913174B1 (ko)
CN (1) CN103534800B (ko)
FR (1) FR2974944B1 (ko)
SG (1) SG194748A1 (ko)
WO (1) WO2012150184A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
WO2015195314A1 (en) * 2014-06-19 2015-12-23 Gtat Corporation Enhancing the emissivity of a donor substrate for ion implantation
FR3043248B1 (fr) * 2015-10-30 2017-12-15 Commissariat Energie Atomique Procede d'elimination de defauts dans un film semiconducteur comprenant la formation d'une couche de piegeage d'hydrogene
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
FR3079658B1 (fr) * 2018-03-28 2021-12-17 Soitec Silicon On Insulator Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091619B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3094573B1 (fr) * 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
CN110341291B (zh) * 2019-08-16 2021-04-06 江阴市合助机械科技有限公司 一种复合板材自动剥离方法
CN113311309B (zh) * 2021-07-30 2021-10-12 度亘激光技术（苏州）有限公司 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP2007184581A (ja) * 2005-12-19 2007-07-19 Corning Inc 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
US20090061594A1 (en) 2006-03-29 2009-03-05 Aurelie Tauzin Method of detaching a thin film by melting precipitates

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE504916C2 (sv) 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
WO2005080645A2 (en) * 2004-02-13 2005-09-01 Apollo Diamond, Inc. Diamond structure separation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP2007184581A (ja) * 2005-12-19 2007-07-19 Corning Inc 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
US20090061594A1 (en) 2006-03-29 2009-03-05 Aurelie Tauzin Method of detaching a thin film by melting precipitates

Also Published As

Publication number Publication date
KR20140040725A (ko) 2014-04-03
FR2974944A1 (fr) 2012-11-09
EP2705529A1 (fr) 2014-03-12
SG194748A1 (en) 2013-12-30
CN103534800B (zh) 2016-12-07
US9105688B2 (en) 2015-08-11
US20140113434A1 (en) 2014-04-24
WO2012150184A1 (fr) 2012-11-08
CN103534800A (zh) 2014-01-22
JP6019106B2 (ja) 2016-11-02
JP2014518010A (ja) 2014-07-24
EP2705529B1 (fr) 2015-03-11
FR2974944B1 (fr) 2013-06-14

Similar Documents

Publication Publication Date Title
KR101913174B1 (ko) 물질에서 크랙을 형성하는 방법
TWI337762B (en) A method of fabricating a thin film
TWI567825B (zh) 製造絕緣體上矽結構之方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
US20080064182A1 (en) Process for high temperature layer transfer
US8614501B2 (en) Method of producing a layer of cavities
US7279700B2 (en) Semiconductor substrate and process for producing it
US20050221583A1 (en) Method for making thin layers containing microcomponents
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
US20110183493A1 (en) Process for manufacturing a structure comprising a germanium layer on a substrate
JP2005533384A (ja) 電気的に活性な薄膜を移送するための方法
US9275892B2 (en) Method of high temperature layer transfer
US20110207306A1 (en) Semiconductor structure made using improved ion implantation process
KR20110110369A (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
JP6250979B2 (ja) ＩｎＰ膜の硬化基板上への移転方法
US20080315213A1 (en) Process for Producing an Electroluminescent P-N Junction Made of a Semiconductor Material by Molecular Bonding
US10283364B2 (en) Method for assembling substrates by bonding indium phosphate surfaces
TW201732927A (zh) 絕緣層上覆矽基板及其製造方法
US20180315644A1 (en) Method of eliminating faults in a semiconductor film comprising the formation of a hydrogen trapping layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant