CN103534800B - 在材料中形成断面的方法 - Google Patents

在材料中形成断面的方法 Download PDF

Info

Publication number
CN103534800B
CN103534800B CN201280021785.XA CN201280021785A CN103534800B CN 103534800 B CN103534800 B CN 103534800B CN 201280021785 A CN201280021785 A CN 201280021785A CN 103534800 B CN103534800 B CN 103534800B
Authority
CN
China
Prior art keywords
substrate
lithium
donor substrate
hydrogen
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280021785.XA
Other languages
English (en)
Other versions
CN103534800A (zh
Inventor
欧拉丽·陶森
弗雷德里克·马曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN103534800A publication Critical patent/CN103534800A/zh
Application granted granted Critical
Publication of CN103534800B publication Critical patent/CN103534800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

本发明涉及一种由基板（20）或供体基板形成半导体材料层（26）的方法，所述基板或供体基板由相同的半导体材料制成，所述方法包括：在所述供体基板中形成浓度在5x1018原子/cm3和5x1020原子/cm3之间的高锂浓度区域（22）；然后，将氢注入（24）到在所述高锂浓度区域或所述高锂浓度区域的附近的供体基板中；将加固件（19）施加至所述供体基板；施加热预算以使得通过所述注入界定的层（34）剥离。

Description

在材料中形成断面的方法
技术领域
本发明涉及在基板中，例如半导体基板中生成断面的方法。
本发明尤其适用于制造用于微电子的薄层。
背景技术
“智切”法是已知的，其适用于根据下列步骤在加固件（stiffener）上剥离薄膜并且转移薄膜，将参照图1A至图1D来描述这些步骤。
在第一步骤（图1A）中，在供体基板2中经由供体基板2的表面2’进行一种（或多种）气体种类（例如氢气、氦气等）的离子注入。这就形成注入区域6，注入区域6的离子浓度足以产生微腔层（图1B）。注入通常是在10至210keV的能量下，以约1016至1017/cm2的剂量的氢气或氦气的注入。
然后，将供体基板2的表面2’与受体基板8紧密接触地放置（图1C）。
然后，通过施加热处理和/或剥离应变，在微腔区域6处形成断面。在热处理的情况下，通过施加范围大致在300℃和700℃之间的温度来进行该处理。为了施加剥离应变，在两个基板2、8之间可插入刀片（blade），和/或也可施加拉伸载荷和/或弯曲载荷和/或剪切载荷，和/或也可施加超声波或微波。
如图1D所示，沿着来自于安装在受体基板8上的供体基板2的材料层4得到断面。
然后，供体基板2的剩余部分21可循环利用并且特别是重复利用以重复该循环。
为了降低用于断面形成所需的注入剂量4，或为了降低断面形成的处理温度，已经提出了该方法的各种替代的实施例。
在这种情况下，已知的是He-H共注入能够降低断面形成的温度和/或减少得到断面形成所需的剂量，参见C.Lagahe-Blanchard等人，Proceedings on theSemiconductor Wafer Bonding VII:Science,Technology,and Applications,Paris,France,27April–2May2003Electrochemical Society,Pennington,NJ,2003,Vol.PV2003-19,p.346的文章。
该He-H共注入对于降低断面形成所需的总剂量，或对于降低断面形成的退火温度，或在断面形成之后对于降低层的粗糙度是非常有效的。
然而，该技术对于注入参数是高度敏感的。具体地，氢注入区域和氦注入区域之间或峰值之间的相对距离，或进行注入的顺序、或甚至是He/H剂量比分别对总剂量或断面退火温度或源自断面形成的膜的特征，或甚至对得到的断面本身具有强烈的影响。
迄今为止，未曾识别出最佳的注入条件。文献包括关于这些条件的各种指标，并且这些指标彼此并不是一致的。
此外，He-H共注入的机构显然是复杂的，其使得该技术的应用复杂化。
根据来自文件Appl.Phys.Lett.,Vol.72,p.49,1998或US5877077的另一方法，已知的是，硼和氢共注入能够将断面形成温度降低至200℃。硼注入具有许多优势：具体地，该元素通常被用在微电子中，有助于工业方法的微电子集成。
然而，硼原子比氢或氦要重。所以，硼原子引起对其注入的基板的材料的更大损伤，这就可能对层的质量具有不利的影响。此外，对于给定的注入能量，当离子质量增加时，注入深度降低。因此，不可能利用常规离子注入机（能量受限的）在深度（通常大于100nm）处注入硼。
因此，需要解决的问题是找到一种不受上述限制的新型方法。
还需要解决的问题是找到一种用于降低注入剂量和/或降低用于形成断面的热预算的新型方法。
发明内容
本发明描述了一种新型方法，该新型方法涉及形成高锂浓度区域，随后进行氢注入。
该方法包括：
-在硅基板中形成浓度在5x1018原子/cm3（at/cm3）和5x1020原子/cm3之间的高锂浓度区域；
-以及，将氢注入到高锂浓度区域或所述高锂浓度区域的附近。
因此，可能的是，由硅基板或供体基板进行用于形成硅层的方法，该方法包括：
-在所述供体基板中形成浓度在5x1018原子/cm3和5x1020原子/cm3之间的高锂浓度区域，
-然后，将氢注入到在所述高锂浓度区域或所述高锂浓度区域的附近的供体基板中；
-将加固件施加至所述供体基板；
-施加至少一个热预算以使得通过所述注入界定的层的剥离。
高锂浓度区域的形成使得形成用于氢的有效圈闭（traps）成为可能，具体地，锂和氢具有强的化学亲和性。
通过例如以大于1x1013/cm2的剂量（或在1013和5x1015/cm2之间）的锂离子的第一注入可得到锂注入区域的形成。在这种情况下，优选地，注入能量是这样选择的：以使得Li和H峰值相互地位于相同的深度，或位于相对于彼此小的距离处，该距离小于或等于大致200nm或150nm。
利用在注入领域中使用多年的常规模拟器可评估注入深度的差异。所提到的模拟器例如可为在互联网上可购得的软件SRIM。通过二次电离质谱（已知的为首字母缩写SIMS）来测量该差异。
注入剂量是这样选择的：
-锂剂量小于5.1015Li/cm2，防止Si基板的非晶体化（最大Li浓度约为4.1019/cm3，非晶化限制为4.1021/cm3）。
氢剂量在4.1016和1017/cm2之间。
或者，例如在锂沉积或蒸发到基板的表面上后，通过电解或扩散将锂引入到供体基板。
然后，优选地，氢注入是这样进行的：氢的峰值（最大氢浓度的位置）位于Si基板中锂浓度在4.1019/cm3或在5x1018/cm3和1x1020/cm3的范围内的深度处。再一次地，可能的是，利用上述提到的工具（SRIM或SIMS）来预测得到目标浓度的距离。
该替代实施方式的一个优势是：其仅仅需要低成本步骤，通过电解或扩散推动的一个注入。
在这种情况下，锂注入剖面（profile）从表面至最大插入深度是基本恒定的，目的是在供体基板中的平均氢注入深度在该区域内。
在沉积或蒸发到基板的表面上之后，例如通过热处理进行扩散。
一般来说，氢注入可以以1016原子/cm2和5.1017原子/cm2之间的剂量进行。
在关于单一注入的情况下，由于热预算的降低，供体基板和加固件可具有热膨胀系数，其中就绝对值而言，两者的热膨胀系数的差值大于3.10-6K-1。
如上所述，该方法适用于显著地降低断面形成的热处理和/或总注入剂量。
上述该方法的执行比He-H共注入要简单：事实上，仅仅需要首先引入锂并且Li和H种类彼此接近。此外，锂是轻于硼的轻元素，其转移的层具有优质结晶质量且能够使用标准离子注入机来转移相对于硼的较厚的层（无疑地，高达1微米来注入并且甚至超过1微米来扩散）。
附图说明
图1A至图1D示出了已知方法的步骤；
图2A至图2F示出了新型注入方法的步骤；
图3A至图3D为示出了通过单独氢注入（图3A和图3B）或通过锂和氢共注入，随后在450℃下退火10分钟（图3C和图3D）的气泡形成的比较的图示；
图4A和图4B为分别示出了作为硅中Li深度和溶解度的函数的扩散的锂浓度的关系图。
具体实施方式
利用图2A至图2D，描述了一种新型双-注入形成方法。
在第一步骤（图2A）中，选择可选地提供有热氧化物SiO2表面层的硅基板。
该氧化物（在图中未具体示出）可具有几十或几百纳米的厚度，例如50nm或100nm。
在该基板中，利用直接穿过基板的表面20’的锂离子束14进行锂注入。这就导致经锂注入的区域22的形成（图2B）。事实上，附图标记22表示了在210keV的注入能量下，位于经注入的表面下方960nm处的锂注入峰值，或最大浓度区域。
然后，通过基板20的与通过该表面进行锂注入的同一表面20’进行氢离子注入18（图2C）。这就导致氢注入的区域的形成，其中，在图2C中以附图标记24（图2D）示出了注入峰值，大致定位在锂注入峰值的相同深度。
然后，将基板20的注入表面20’与加固件19（例如，由蓝宝石（sapphire）制成）紧密接触地放置（图2E）。
然后，通过施加热处理和/或剥离应变（detachment strain），在微腔层上可完成断面形成（图2F）。
在热处理的情况下，施加的温度在大致在150℃和700℃之间，且通常在200℃和400℃之间。
为了施加剥离应变在基板20的注入区域22、24处可插入刀片，也可施加和/或拉伸载荷和/或弯曲载荷和/或剪应载荷，和/或进一步施加具有功率和频率在10至100kHz范围内（例如在10和50kHz之间，例如40kHz）的超声波或微波。
如图2F所示，沿经注入的区域22、24得到断面，并且形成由硅20制成的薄层34和可选地氧化物层，以及基板20的剩余部分201，其中剩余部分201随后可重复利用并且尤其重复利用以重复该循环。
或者，通过电解或扩散引入锂的步骤可产生高锂浓度区域22。因此图2A中的步骤可被电解步骤或扩散步骤来替代。然后，注入剖面从表面向下几微米（10微米）或甚至几十微米（100微米）是恒定的。
在通过电解引入锂的情况下，可利用A.M.Mousa，标题为"Profiling oflithium and potassium into silicon",Turk J Phys,30,2006,15-20的文献中所述的过程：硅基板被用作阴极，并且和阳极一起被浸入被用作电解质的锂盐（例如LiBr）浴中。例如在1mA和几十mA之间，例如30mA的电流下，持续5分钟和30分钟的时间来进行电解。利用4点法通过测量电阻可评估基板中根据锂的分布深度的锂的分布。这些测量值可通过SEM（扫描电子显微镜）观察值来校准。
在通过扩散引入锂的情况下，可利用A.Keffous等人，标题为"Lithiumdiffusion profile onto highly resistive p-type silicon",Vacuum,81,2006,417-421的文献中所述的过程。首先，例如约10-6托下，通过真空热蒸发在硅基板上沉积锂。通过在几百度下例如在300℃和800℃之间，持续在几分钟到几十分钟（例如5分钟和30分钟之间）的真空退火发生锂自身的扩散。再一次，利用4点法通过测量电阻可评估基板中根据锂的分布深度锂的分布。同样，这些测量值可被校准。
如图2C，随后进行这些技术中的任一个来注入：
-通过氢离子注入18以形成氢-锂双注入，如图2D；
-以及通过与加固件19的紧密接触（图2E），
-以及，最终，通过施加热处理和/或剥离应变在微腔层处形成断面（图2F）。
利用图3A至图3D示出了实验的结果，其中：
-图3A为在100keV下，以4.5.1016H/cm2的剂量的单独氢注入之后，经注入的基板的表面的图片；
-图3B为在110keV下，以4.5.1016H/cm2的剂量的单独氢注入之后，经注入的基板的表面的图片；
-图3C为在210keV下，以1015H/cm2的剂量的第一锂注入，以及随后在100keV下以4.5.1016H/cm2的剂量的第二氢注入的双注入之后，经注入的基板的表面的图片；
-图3D为在210keV下，以1015H/cm2的剂量的第一锂注入，以及随后在100keV下，以4.5.1016H/cm2的剂量的第二氢注入的双注入之后，经注入的基板的表面的图片。
当基板并未附着至支撑基板时，此时检测经注入的Si基板的表面上形成的气泡的密度。
事实上，这些气泡是潜在的微断面存在的标志，其中，气体压力（H2，在氢注入的情况下）引起表面变形，因此，在单独氢注入的情况下（如图1C和图1D），或在锂-氢共注入的情况下（图2E和图2F），当产生安装基板以及形成断面的组件时，其直接与形成的微断面相关。图3A和图3B中的图片证实了单独氢注入不能在基板的表面上形成气泡。
另一方面（图3C和图3D），在与之前的相同的退火条件下，通过在氢注入之前Li的注入引入能够得到高度发展的气泡，或甚至得到脱离区。
因此，这就证实了根据本发明的双注入的有利影响。事实上，为了以令人满意的方式运行断面形成过程，在腔室中要寻求足够的压力。对于低注入深度，（粘合的或堆积的）加固件有助于提升微断面的横向膨胀以及有助于得到断面形成。如果该加固件不存在（在此存在的结果的情况下），在腔室中升高的压力在表面上导致气泡的出现或甚至脱离区域（那些气泡局部地爆炸）的出现。在没有加固件的情况下，如果在表面出现足够密度的气泡，其仅仅需要增加加固件以得到膜转移。
因此，为了有助于研究转移机制，在没有加劲件的情况下研究气泡的形成。
因此，Li-H共注入是用于降低热预算和/或用于降低得到断面形成所需的氢剂量的非常有效的手段。
因此，具体地，其能够在具有热膨胀系数（TEC）基板19上转移，该热膨胀系数与第一基板20的热膨胀系数相当不同或非常不同。例如，该差异至少为2.10-6/K或3.10-6/K，其尤其发现在Si基板为一面且蓝宝石基板为一面的情况下（TEC（Si）=2.31.10-6/K以及TEC（蓝宝石）=6.35.10-6/K）。
现给出了实施例的实例。
实例1
由硅（100）制成的基板20被提供有100nm厚的热氧化物SiO2层。
在下列条件下注入，该步骤为图2A至图2F所示出的那些：
-在210keV的能量下，以1015/cm2的剂量来进行第一锂注入；
-在100keV的能量下，以4.5x1016/cm2的剂量来进行第二氢注入。
然后，将经注入的基板通过直接粘合或分子粘合或组装来粘合至蓝宝石基板19（图2E）。
在粘合后得到Si/蓝宝石异质结构。由于Si和蓝宝石的热膨胀系数（TEC）是非常不同的（TEC Si=2.31.10-6/K以及TEC蓝宝石=6.35.10-6/K），Si/蓝宝石键不能被加热至高于350℃的温度：在该温度以上，观察到结构的系统剥离。
然后，例如，断面形成处理为在250℃下退火1小时。
在断面形成之后，得到安装在蓝宝石基板上的Si的膜。
通过对比，对于断面形成退火，单独氢注入将需要更高的温度或更长的退火时间，更高的温度将导致Si与蓝宝石基板剥离，更长的退火时间不是工业可接受的。
实例2：
在下列条件下，通过扩散在P-型Si基板（111）引入锂：
-首先，在环境温度下，通过真空蒸发（2.10-6托）在Si表面上沉积Li层；
-然后，在800℃下持续10分钟，通过真空退火（1.10-5托）在Si中分散Li。
通过用甲醇冲洗晶片来去除Si基板的表面上过量的Li。
与图4A中相似，参见上述引用的A.Keffous等人的文献，其产生了典型的扩散曲线，但是带有较高的Li浓度水平（在该图中，*符号对应于425℃的扩散温度以及4分钟的扩散时间的实验值，黑点对应于在相同条件下PCID模拟结果）。事实上，基板的表面上的Li浓度（或在图4A中的零深度处）对应于Si中Li的溶解度，其中图4B中的曲线来自于C.S.Fuller，标题为"Interactionsbetween solutes in Germanium and silicon"的文献，Chicago,Illinois,1958，美国化学会志的第134次会议无机化学分册前存在的论文。在800℃时，从表面至表面下方几微米的深度，Si基板中Li浓度为4.1019/cm-3。在图4B中，曲线I代表涉及硅的结果，曲线II相应于锗的结果。
然后，在下列条件下进行氢注入：
-氢能量：210keV
-剂量：4.1016H/cm2.
然后，将经注入的基板粘合至Si晶片19上，Si晶片19在其表面上包括400nm厚的氧化物层SiO2。
通过施加在500℃下的退火，热感应形成断面。
在单独氢注入的情况下（以210keV的能量和4.1016H/cm2的剂量），因为注入剂量太低，在500℃下是不可能形成热断面。
上述实例清楚地证实了本发明的方法能够降低断面形成所需的氢剂量，同时仅需要进行单一注入（通过扩散引入Li，即通过低成本方法）。
该替代的实施例对于降低转移方法的总成本是尤其有利的。

Claims (14)

1.一种由基板(20)或供体基板形成半导体材料层(34)的方法，所述基板或所述供体基板由相同的半导体材料制成，所述方法包括：
在所述供体基板中形成浓度在5×1018原子/cm3和5×1020原子/cm3之间的高锂浓度区域(22)，以使得所述高锂浓度区域形成用于氢的圈闭；
然后，将氢注入(18、24)到在所述高锂浓度区域或所述高锂浓度区域的附近的供体基板中；
将经注入的供体基板与加固件(19)组装；
施加热预算以使得通过所述注入在所述供体基板(20)中界定的所述半导体材料层(34)剥离。
2.根据权利要求1所述的方法，锂通过离子注入(14)被引入。
3.根据权利要求2所述的方法，锂以大于1×1013/cm2的剂量被引入。
4.根据权利要求1所述的方法，锂通过电解或扩散被引入。
5.根据权利要求4所述的方法，锂在沉积或蒸发到所述基板的表面上之后通过扩散被引入。
6.根据权利要求5所述的方法，在沉积或蒸发到所述基板的表面上之后，所述扩散通过退火来完成。
7.根据权利要求1至6中任一项所述的方法，氢离子以在1016原子/cm2和5×1017原子/cm2之间的剂量被引入。
8.根据权利要求1至6中任一项所述的方法，在所述供体基板(20)中的氢(24)的平均注入深度与锂的平均深度(22)相差一小于200nm的值。
9.根据权利要求1至6中任一项所述的方法，所述经注入的供体基板与加固件(19)的组装为分子组装或直接组装或粘合型组装。
10.根据权利要求1至6中任一项所述的方法，所述供体基板(20)由硅制成。
11.根据权利要求10所述的方法，所述硅基板在其表面上是被氧化的。
12.根据权利要求1至6中任一项所述的方法，所述加固件(19)由蓝宝石制成。
13.根据权利要求1至6中任一项所述的方法，所述供体基板和所述加固件具有热膨胀系数，其中，就绝对值而言，两者的热膨胀系数的差值大于3×10-6K-1。
14.根据权利要求2所述的方法，锂以在1013/cm2和5×1015/cm2之间的剂量被引入。
CN201280021785.XA 2011-05-02 2012-04-27 在材料中形成断面的方法 Active CN103534800B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1153737 2011-05-02
FR1153737A FR2974944B1 (fr) 2011-05-02 2011-05-02 Procédé de formation d'une fracture dans un matériau
PCT/EP2012/057713 WO2012150184A1 (fr) 2011-05-02 2012-04-27 Procede de formation d'une fracture dans un materiau

Publications (2)

Publication Number Publication Date
CN103534800A CN103534800A (zh) 2014-01-22
CN103534800B true CN103534800B (zh) 2016-12-07

Family

ID=44262789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021785.XA Active CN103534800B (zh) 2011-05-02 2012-04-27 在材料中形成断面的方法

Country Status (8)

Country Link
US (1) US9105688B2 (zh)
EP (1) EP2705529B1 (zh)
JP (1) JP6019106B2 (zh)
KR (1) KR101913174B1 (zh)
CN (1) CN103534800B (zh)
FR (1) FR2974944B1 (zh)
SG (1) SG194748A1 (zh)
WO (1) WO2012150184A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454716B2 (ja) 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
TW201603193A (zh) * 2014-06-19 2016-01-16 Gtat公司 增強用於離子佈植的施體基板的發射性
FR3043248B1 (fr) * 2015-10-30 2017-12-15 Commissariat Energie Atomique Procede d'elimination de defauts dans un film semiconducteur comprenant la formation d'une couche de piegeage d'hydrogene
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
FR3079658B1 (fr) * 2018-03-28 2021-12-17 Soitec Silicon On Insulator Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091619B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
CN110341291B (zh) * 2019-08-16 2021-04-06 江阴市合助机械科技有限公司 一种复合板材自动剥离方法
CN113311309B (zh) * 2021-07-30 2021-10-12 度亘激光技术（苏州）有限公司 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
CN1708843A (zh) * 2002-11-07 2005-12-14 S.O.I.泰克绝缘体硅技术公司 在共注入后在中等温度下分离薄膜的方法
CN101449369A (zh) * 2006-03-29 2009-06-03 原子能委员会 通过熔化析出物拆分薄膜的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE504916C2 (sv) 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
WO2005080645A2 (en) * 2004-02-13 2005-09-01 Apollo Diamond, Inc. Diamond structure separation
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
CN1708843A (zh) * 2002-11-07 2005-12-14 S.O.I.泰克绝缘体硅技术公司 在共注入后在中等温度下分离薄膜的方法
CN101449369A (zh) * 2006-03-29 2009-06-03 原子能委员会 通过熔化析出物拆分薄膜的方法

Also Published As

Publication number Publication date
EP2705529A1 (fr) 2014-03-12
US9105688B2 (en) 2015-08-11
CN103534800A (zh) 2014-01-22
FR2974944A1 (fr) 2012-11-09
KR101913174B1 (ko) 2018-10-30
JP2014518010A (ja) 2014-07-24
SG194748A1 (en) 2013-12-30
KR20140040725A (ko) 2014-04-03
FR2974944B1 (fr) 2013-06-14
EP2705529B1 (fr) 2015-03-11
WO2012150184A1 (fr) 2012-11-08
JP6019106B2 (ja) 2016-11-02
US20140113434A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
CN103534800B (zh) 在材料中形成断面的方法
TW200947720A (en) Establishing a high phosphorus concentration in solar cells
Gessert et al. Dependence of carrier lifetime on Cu-contacting temperature and ZnTe: Cu thickness in CdS/CdTe thin film solar cells
US5427977A (en) Method for manufacturing porous semiconductor light emitting device
ES2375324T3 (es) Método para la producción de células solares de silicio cristalino usando una codifusión de boro y fósforo.
US20160372327A1 (en) Method for Using Heated Substrates for Process Chemistry Control
US7939456B2 (en) Method and apparatus for uniform microwave treatment of semiconductor wafers
KR100766254B1 (ko) 태양전지용 접합층 형성방법
JP2004179630A5 (zh)
US20090205705A1 (en) Method for Fabricating a Semiconductor Component With a Specifically Doped Surface Region Using Out-Diffusion, and Corresponding Semiconductor Component
US20110244626A1 (en) Method of forming solar cell
ATE431441T1 (de) Verfahren zur abscheidung von elektrolytfilmen
JP3828933B2 (ja) 多孔質シリコンを含む電界発光デバイス
KR100861317B1 (ko) 방사성동위원소 전지 및 그 제조방법
CN106575684B (zh) 特别用于太阳能电池的在硅基板中产生不同掺杂区的方法
Chen et al. Pulsed Laser Annealed Ga Hyperdoped Poly‐Si/SiOx Passivating Contacts for High‐Efficiency Monocrystalline Si Solar Cells
JPH07263636A (ja) 抵抗体及びその製造方法
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
JP4246424B2 (ja) 量子井戸構造を有するＳｉ系半導体デバイスおよびその製造方法
Prajapati et al. Diffusion‐free high efficiency silicon solar cells
JP4475009B2 (ja) 有機電界発光素子及びその製造方法
JP2008004704A (ja) 半導体素子の製造方法
KR20140026262A (ko) 인듐포스파이드 필름의 전사 방법
CN102117872A (zh) 发光二极管制作方法
JP2002076431A (ja) 発光基板の作製方法および発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant