JP4246424B2 - 量子井戸構造を有するSi系半導体デバイスおよびその製造方法 - Google Patents
量子井戸構造を有するSi系半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP4246424B2 JP4246424B2 JP2001314074A JP2001314074A JP4246424B2 JP 4246424 B2 JP4246424 B2 JP 4246424B2 JP 2001314074 A JP2001314074 A JP 2001314074A JP 2001314074 A JP2001314074 A JP 2001314074A JP 4246424 B2 JP4246424 B2 JP 4246424B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- sio
- quantum well
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、量子井戸構造を有するSi系半導体デバイスの技術に関する。
【0002】
【従来の技術】
量子井戸構造を有する半導体デバイスとしては、GaAs系半導体を用いた発光素子が実現されている。量子井戸構造は、発光素子に限らず、種々の用途のための量子デバイスとしても注目されている。
【0003】
ところで、Si系半導体(SiやSiGe)を用いると、Si02 層を障壁層とし、Si系半導体層を井戸層とする量子井戸構造を形成できる可能性がある。この量子井戸の深さ(約3.4eV)は、GaAs系半導体で構成される量子井戸の深さの約10倍にも達するので、トラップされたキャリアが障壁層(Si02 層)から外部に漏れ出す確率が極めて低い。このような理由から、量子井戸構造を有するSi系半導体デバイスは、室温程度の比較的高い温度で安定した動作が期待できる。
【0004】
【発明が解決しようとする課題】
一般に、量子井戸構造を作成するためには、井戸層(半導体層)を単結晶で形成する必要がある。しかし、Si系半導体では、このような量子井戸構造を形成する技術は知られていなかった。
【0005】
本発明は、上述した従来の課題を解決するためになされたものであり、Si系半導体を用いて量子井戸構造を形成できる技術を提供することを目的とする。
【0006】
【課題を解決するための手段およびその作用・効果】
上記目的を達成するために、本発明では、まず、SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板を準備し、前記Si系基板に、酸素イオンを所定のエネルギと注入量で少なくとも1回注入する。そして、前記酸素イオンが注入された前記Si系基板を熱処理することによって前記Si系基板の表面から離れた位置に少なくとも1つのSiO2 層を形成するとともに、前記少なくとも1つのSiO2 層に接する位置にSi系半導体の単結晶で構成された層状または粒子状の半導体領域を形成し、これによって、前記SiO2 層と前記半導体領域とを含む量子井戸構造を形成する。
【0007】
本発明によれば、酸素イオンの注入と熱処理とで形成されたSiO2 層のSiO2 層の表面側には、Si系基板と同じ結晶方位を有する単結晶の半導体領域(半導体層または半導体粒子)が残る。従って、この半導体領域とSiO2 層とを用いて量子井戸構造を形成することが可能である。
【0008】
なお、本発明は、種々の形態で実現することが可能であり、例えば、量子井戸構造を有するSi系半導体デバイスおよびその製造方法、量子デバイスおよびその製造方法、発光デバイスおよびその製造方法等の形態で実現することができる。
【0009】
【発明の実施の形態】
次に、本発明の実施の形態および実施例を以下の順序で説明する。
A.装置の構成:
B.第1の実施形態:
C.第2の実施形態:
D.第3の実施形態:
【0010】
A.装置の構成:
図1は、本発明の実施形態で用いる半導体処理装置の構成を示す説明図である。この半導体処理装置100は、MBE(分子線エピタクシ)チャンバ110を備えている。MBEチャンバ110内部の上方には、Si系半導体の単結晶で形成された半導体基板200が斜めに保持される。なお、本明細書において、「Si系半導体」とは、SiまたはSiGeを意味する。SiGeは、任意の組成のシリコン・ゲルマニウム固溶体(「シリコン・ゲルマニウム混晶」あるいは単に「シリコン・ゲルマニウム」とも呼ぶ)を意味している。
【0011】
基板200の裏側には、基板加熱用のヒータ112が設けられている。また、MBEチャンバ110の下部には、Si系半導体材料を収納するハース114と、ハース114内のSi系半導体材料に電子ビームを当てるための電子ビームガン116とが設けられている。ハース114内のSi系半導体材料に電子ビームが照射されると、Si系半導体が蒸発して基板200の表面に、Si系半導体の単結晶層がエピタキシャル成長する。
【0012】
MBEチャンバ110には、ゲートバルブ122を介して酸素イオン発生装置120が接続されている。酸素イオン発生装置120としては、例えばECRイオンソース(電子サイクロトロン共鳴イオンソース)が使用される。酸素イオンO+ は、基板200の表面にほぼ垂直に注入される。この代わりに、酸素イオンO+ を基板200の表面に対して斜めに(例えば約45度の角度で)注入するようにしても良い。酸素イオンを斜めに注入すると、酸素イオンの注入深さが浅くなるので、後述する量子井戸構造の各層の厚みを低減できるという利点がある。
【0013】
MBEチャンバ110には、さらに、真空ポンプ130と真空計132とが接続されている。真空ポンプ130としては、例えばクライオポンプなどの高真空ポンプが使用される。
【0014】
この半導体処理装置100を用いると、酸素イオンの注入と、Si系半導体層のエピタキシャル成長とを、交互に実行することができる。
【0015】
B.第1の実施形態:
図2は、本発明の第1の実施形態における半導体デバイスの製造工程を示すフローチャートである。また、図3は、図2の各工程における基板の断面を示す説明図である。図2のステップS11では、Si系半導体の単結晶で形成されたSi系基板200(図3(a))を準備して、半導体処理装置100内に設置する。
【0016】
ステップS12では、このSi系基板200の表面に、酸素イオンO+を所定のエネルギで所定の注入量だけ注入して、酸素注入層300(図3(b))を形成する。酸素注入層300内における酸素原子の濃度分布は、図3(b)の左側に示されているように、ほぼガウス分布に従う。
【0017】
ステップS13では、この基板200を半導体処理装置100から取り出し、図示しない熱処理装置において、不活性雰囲気で熱処理(アニール)を実行する。この熱処理によって、酸素注入層300の位置(すなわち、基板表面から離れた位置)に、一様な厚みのSiO2 層310が形成される。また、このSiO2 層310の表面側には、Si系基板200と同じ結晶方位を有する単結晶の半導体層202が残る。
【0018】
図4は、熱処理前の酸素注入層300と熱処理後のSiO2 層310における酸素原子の分布を示す説明図である。熱処理前は、酸素原子はほぼガウス分布に従っているが、熱処理後はほぼ階段状の分布となることが実験的に見いだされた。従って、熱処理後のSiO2 層310と半導体層202との境界は、明瞭で直線的な境界となる。これは、量子井戸構造を形成するのに都合の良い形状である。
【0019】
SiO2 層310の中心の基板表面からの深さDo(以下、「注入深さ」と呼ぶ)は、酸素の注入エネルギに依存する。ここで、「注入エネルギ」とは、酸素イオン発生装置120(図1)と基板200との間の電圧を意味している。例えば、注入エネルギを10keVに設定すると、注入深さDoは約20nmとなり、20keVに設定すると約100nmになる。但し、実際の注入深さは、基板の組成や、主面の結晶方位に依存する。注入エネルギとしては、100keV以下の電圧が選択される。SiO2 層310の厚みWiは、酸素注入量にほぼ比例する。例えば、注入量を1×1017cm-2に設定するとSiO2 層310の厚みWiは約20nmとなる。この説明から理解できるように、SiO2 層310の深さDoと厚みWiは、酸素注入時のエネルギと注入量とによって制御可能である。
【0020】
なお、酸素注入条件によっては、熱処理後に、図5に示すように、SiO2 層310の中に粒子状(島状)のSi系半導体結晶領域250が形成される場合がある。例えば、15keVのエネルギで1.8×1017cm-2の注入量で酸素注入を行うと、SiO2 層310の厚みと表面の半導体層202の厚みとがそれぞれ20nmとなり、SiO2 層310の中心部に厚みが10nmの粒子状のSi系半導体結晶領域250がほぼ一列に形成される。厚みが10nm以下のSi系半導体結晶領域250を利用すれば、特有の量子効果を有する半導体デバイスを得ることができる可能性がある。
【0021】
ステップS13の熱処理は、約1000℃〜約1400℃の範囲、好ましくは約1300℃で数時間実行される。また、熱処理時の不活性雰囲気は、不活性ガス(例えば窒素ガス)中に酸素を0.1%〜1.0%、好ましくは約0.5%含むガスを利用して実現される。この説明から理解できるように、「不活性雰囲気」は完全な不活性では無く、少量の酸素を含むものである。不活性ガスに少量の酸素を混入させると、基板200内に注入した酸素が雰囲気に逃げることを防止でき、この結果、SiO2 層310や半導体層202の厚みを精度良く制御できる。なお、熱処理によって基板表面に酸化被膜が形成されるので、この酸化被膜をフッ酸で除去してもよい。
【0022】
ステップS14では、熱酸化やCVDを利用して、半導体層202の表面に絶縁層320を形成する(図3(d))。例えば、半導体層202の表面を熱酸化によって、SiO2 層320を形成することができる。2つのSiO2 層310,320で挟まれた半導体層210の厚みは、10nm以下に設定される。具体的には、熱酸化によって基板表面側のSiO2 層320を形成する場合には、残りの半導体層210の厚みが10nm以下になるように熱酸化処理条件が設定される。また、CVDによって基板表面側のSiO2 層320を形成する場合には、CVDによって半導体層202の厚みが変わらないので、ステップS13で形成される半導体層202(図3(c))の厚みが10nm以下になるように酸素注入の条件が設定される。
【0023】
こうして、2つの障壁層(SiO2 層310,320)に井戸層(半導体層210)が挟まれた単一量子井戸構造が形成される。図2のステップS15では、水素雰囲気中で熱処理(アニール)を行う。水素雰囲気での熱処理は、1000℃未満(好ましくは600℃未満)の温度で約1時間行えば十分である。水素雰囲気での熱処理を行うと、特に発光デバイスとしての活性を高めることが可能である。なお、水素雰囲気での熱処理は、量子井戸構造が形成された後の任意の工程で実行することができる。また、他の製造条件によっては、水素雰囲気での熱処理を省略できる可能性がある。
【0024】
ステップS16では、表面電極380と裏面電極390とが形成される(図3(e))。発光デバイスを作成する場合には、表面電極380をITOやAu(金)で形成された透明電極とすることが好ましい。Auで透明電極380を形成するときには、その厚みは10nm程度に設定される。こうして電極が作成されると、量子井戸構造を有する半導体デバイスが得られる。この半導体デバイスは発光デバイスや共鳴トンネルデバイスなどの種々の量子効果デバイスとして利用できる。
【0025】
B1.第1の実施形態の実施例:
Si系基板200として、5〜10Ωcmの抵抗率を有し、(100)面を主面とするp型シリコン単結晶ウェハを準備した。この基板200を半導体処理装置100(図1)に搬入し、約550℃で酸素注入を行った。注入エネルギは25keV、注入電流は130〜140μA/cm2 、注入量は2.0×1017cm-2とした。その後、不活性雰囲気中において1280℃で6時間の熱処理を行った。不活性ガスは、酸素を0.5%含む窒素ガスを用いた。
【0026】
その後、熱処理で基板表面に形成された酸化被膜をフッ酸で除去した。この結果、表面のSi単結晶層202(図3(c))の厚みが30nmで、SiO2 層310の厚みが40nmである構造が得られた。その後、表面のSi単結晶層202を熱酸化することによって、基板表面にSiO2 層320(図3(d))を形成した。この熱酸化条件は、酸化されずに残るSi単結晶層210の厚みが0.5nm〜11nmの範囲の所定の値をとるようにそれぞれ設定された。なお、Si単結晶層210の厚みは、透過型電子顕微鏡(TEM)で測定された。この実施例では、電極は形成しなかった。
【0027】
こうして得られた半導体デバイスの発光性能を測定するために、光ルミネッセンス測定を行った。図5は、この測定で用いられた光ルミネッセンス測定装置の構成を示す概念図である。光ルミネッセンス測定装置400は、レーザ光源402と、第1の分光器404と、光学系406と、第2の分光器408と、光検出器410とを有している。レーザ光源402と第1の分光器404は、半導体デバイスの試料SPに、波長が365nmである紫外光の単色光を照射する。試料SPから射出される光ルミネッセンスは、光学系406で集光されて第2の分光器408に入射し、第2の分光器408と光検出器410によって光ルミネッセンスのスペクトルが検出される。
【0028】
図7は、実施例で作成された各種の半導体デバイスにおける光ルミネッセンスの強度を示すグラフである。横軸は、フォトンエネルギであり、縦軸は光ルミネッセンス強度(無単位)である。各曲線の左側に記されている数字は、Si単結晶層210の厚みである。また、左側にSi02 と記載されている曲線は、量子井戸構造を有さず、熱酸化によって表面にSi02 層のみを形成した比較例の試料に関するものである。表面にSi02 層のみを有する比較例としては、熱酸化を800℃で行った第1の比較例と、1000℃で行った第2の比較例とが示されている。また、グラフに「×1/n」(nは整数)と記載されているものは、高さを1/n倍にしたグラフであることを意味している。
【0029】
図7から理解できるように、ほとんどの試料においてフォトンエネルギが2.9eVであり、波長が約430nmである紫色光が検出された。また、Si単結晶層210の厚みが0.5〜5.5nmの範囲の試料では、紫色光の他に、フォトンエネルギが2.0eV〜2.7eVの範囲の光が検出された。2.0eV〜2.7eVの範囲は620nm〜460nmの波長域に相当し、これは、赤色から青色までの波長域に相当する。なお、以下では、この範囲の光を「赤色−青色光」と呼ぶ。Si単結晶層210の厚みが0.5nmの試料に関する測定結果は図7から省略されている。光ルミネッセンスのピーク強度は、Si単結晶層210の厚みが2.0nmのときに最大であった。
【0030】
図8は、Si単結晶層210の厚みと光ルミネッセンスのピークエネルギとの関係を示すグラフである。この図から理解できるように、赤色−青色光のフォトンエネルギは、Si単結晶層210の厚みLの増大に従って減少する傾向にある。
【0031】
図9は、比較例と実施例の試料に関する光ルミネッセンスのスペクトルを種々の温度で測定した結果を示すグラフである。図9(a)は、表面にSi02 層のみを有する比較例に関するものであり、図9(b)は、Si単結晶層210の厚みが2.0nmの実施例に関するものである。この比較例では、8.4Kから300Kのすべての範囲の温度において、フォトンエネルギが約2.9eVの紫色光が検出された。また、この実施例では、300Kから160Kまでの温度範囲ではフォトンエネルギが約2.3eVの赤色−青色光が検出されたが、160K未満の温度では赤色−青色光は検出されなかった。
【0032】
図7および図9から理解できるように、フォトンエネルギが約2.9eVの紫色光は、量子井戸構造とは関係の無いメカニズムで放出されている。一方、フォトンエネルギが2.0〜2.7eVの範囲の赤色−青色光は、Si02 /Si/Si02 の量子井戸構造によって放出されていると推定される。
【0033】
なお、水素雰囲気中での熱処理を行う前にも同じ光ルミネッセンス測定を行ったが、光ルミネッセンスは検出されなかった。従って、発光デバイスとして用いる場合には、水素雰囲気中での熱処理を実行することが好ましい。水素雰囲気中における熱処理は、Si系半導体層/Si02 層の境界におけるSi−Si結合を切断してSi−H+ 結合を作り、これによって局所準位を形成するものと推定される。また、この局所準位にトラップされたキャリア(例えば電子)と、井戸層(Si系半導体層)にトラップされたキャリア(例えばホール)とが再結合することによって、赤色−青色光のルミネッセンスが得られるものと推定される。
【0034】
上記と同様な製造工程を用いて、Si02 /Si/Si02 の量子井戸構造を有する発光デバイスを作成すると、フォトンエネルギが2.0〜2.7eVの範囲の赤色−青色光を発光することができる。但し、発光される光のエネルギは、井戸層の厚みだけでなく、井戸層の組成(SiとGeの元素比)にも依存する。
【0035】
C.第2の実施形態:
図10は、第2の実施形態における半導体デバイスの製造工程を示すフローチャートである。また、図11は、図10の各工程における基板の断面を示す説明図である。この第2の実施形態の製造工程は、図2の製造工程のステップS12とステップS13の間に、ステップS21,S22を挿入したものであり、他は図2と同じである。
【0036】
第2の実施形態では、Si系基板200内に第1の酸素注入層301(図11(b))を形成した後に、ステップS21において、Si系半導体層201をエピタキシャル成長させる(図11(c))。このSi系半導体層201は、Si系基板200と結晶方位が揃った単結晶層である。その後、ステップS22からステップS12に戻り、再び酸素注入を行って、第2の酸素注入層302を形成する(図11(d))。こうして、酸素イオンの注入とSi系半導体層のエピタキシャル成長とを交互に実行すると、複数の酸素注入層を有する多層構造が得られる。なお、複数回の酸素注入の条件は、同一でも良く、各回毎に異なる条件が設定されてもよい。また、複数回のエピタキシャル成長の条件も、同一でも良く、各回毎に異なる条件が設定されてもよい。例えば、各回のエピタキシャル成長毎に、SiGeの組成やドーピング量を変更することも可能である。
【0037】
図12(a)は、4つの酸素注入層301〜304を有する多層構造が示されている。なお、図12(a)の例では、最後の酸素注入の後のエピタキシャル成長は行われておらず、省略されている。この代わりに、最後の酸素注入の後にもエピタキシャル成長を行うようにしてもよい。
【0038】
こうして多層構造が形成された後のステップS13〜S15の処理は、第1の実施形態における処理と同じである。すなわち、ステップS13においては、不活性雰囲気中で熱処理を行う。この熱処理によって、Si02 層310,320,330,340と、Si系半導体層210,220,230,240とが交互に形成された多重量子井戸構造が形成される(図12(b))。その後、表面に絶縁層350を形成し(ステップS14)、水素雰囲気中で熱処理を行い(ステップS15)、表面電極380と裏面電極390とを形成する(ステップS16)。なお、ステップS14〜S16は、必要に応じて省略したり変更したりすることが可能である。
【0039】
第2の実施形態の製造工程によれば、Si02 層を障壁層とし、単結晶のSi系半導体層を井戸層とする多重量子井戸構造を有する半導体デバイスを容易に作成することができる。なお、第2実施形態は、第1実施形態を拡張したものである。第1と第2実施形態を合わせて考えると、量子井戸構造を作成する際には、酸素イオンの注入によって少なくとも1つの障壁層(Si02 層)を作成すれば良いことが理解できる。
【0040】
Si系半導体層(井戸層)とSi02 層(障壁層)の厚みは、酸素注入時のエネルギおよび注入量と、エピタキシャル成長の膜厚とによって制御できる。図5で説明したように、1回の酸素注入で形成されるSiO2 層310の中心の基板表面からの深さDoは、酸素イオンの注入エネルギに依存する。例えば、注入エネルギを10keVに設定すると注入深さDoは約20nmとなり、20keVに設定すると約100nmになる。また、SiO2 層310の厚みWiは、酸素注入量にほぼ比例する。例えば、注入量を1×1017cm-2に設定すると、SiO2 層310の厚みWiは約20nmとなる。エピタキシャル成長の膜厚は、1つのSi系半導体層(井戸層)と、1つSi02 層(障壁層)の厚みの合計値に設定すれば良い。例えば、Si系半導体層(井戸層)とSi02 層(障壁層)の厚みがそれぞれ20nmである場合には、エピタキシャル成長の膜厚は40nmに設定される。
【0041】
なお、酸素注入量が多い場合には、図13に示すように、本来は複数の異なる層となるべきSi02 層が互いに連結して大きなSi02 層350となり、その中に粒子状(島状)のSi系半導体結晶領域250が複数列形成される場合がある。1列分のSi系半導体結晶領域250は、図12(b)においてSi系半導体層210,220,230となるべき位置にそれぞれ形成される。例えば、酸素注入を2.0×1017cm-2の注入量で行うと、図13のような構造が得られる。
【0042】
第2実施形態による多重量子井戸構造は、具体的には、例えば以下のようにして作成される。Si基板200を500℃に保った状態で、10keVの注入エネルギおよび1×1017cm-2の注入量で、酸素イオン注入(ステップS12)を実行する。この条件では、Si02 層の厚みは20nmとなり、基板表面からのSi02 層の中心部の深さは20nmとなる。エピタキシャル成長(ステップS21)では、30nmの厚みのSi層を形成する。この酸素イオン注入とエピタキシャル成長とを4回ずつ繰り返すことにより、図12(a)に示した構造が得られる。この後、酸素を0.5%含む窒素雰囲気中において、1280℃で6時間の熱処理を実行する。これにより、厚みが10nmのSi単結晶層(井戸層)と、厚みが20nmのSi02 層(障壁層)とが交互に積層された多重量子井戸構造が得られる。
【0043】
D.第3の実施形態:
図14は、第3の実施形態における半導体デバイスの製造工程を示すフローチャートである。まず、ステップS31では、上述した第2の実施形態(図10)のステップS11,S12,S21,S22,S13に従って、Si系半導体層とSi02 層の多層構造を形成する。但し、第3実施例では、各層の厚みが10nm以上の値に設定された構造(「厚膜積層構造」とも呼ぶ)が作成される。
【0044】
図15は、第3実施形態の主要な工程における半導体基板の断面を示す説明図である。図15(a)は、ステップS31の終了時の構造を示している。この例では、Si02 層310,320,330,340の厚みWiと、Si系半導体層210,220,230の厚みWsがそれぞれ50nmに設定されている。但し、これらの厚みWi,Wsは異なる値としても良い。例えば、Si02 層の厚みWiを10nm未満とし、Si系半導体層の厚みWsを10nm以上としてもよい。
【0045】
ステップS32では、ステップS12(図10)に比べて高いエネルギで酸素イオンの打ち込みを行い、Si系半導体層/Si02 層の多層構造全体にわたって酸素を注入する。このときの注入エネルギは例えば約200keVに設定され、注入量は約2.0×1017cm-2に設定される。
【0046】
その後、ステップS33において、1%以下の酸素を含む不活性雰囲気中で熱処理(アニール)を行うと、図15(b)に示すような構造が得られる。この多層構造では、Si02 層310,320,330,340の厚みが増大し、一方、Si系半導体層210,220,230の厚みWsが10nm以下、好ましくは0.5nm〜10nmの範囲に減少している。すなわち、10nm以下の厚みの井戸層(Si系半導体層210,220,230)を有する多重量子井戸構造が得られている。
【0047】
ステップS34〜S36は、第1および第2実施例のステップS14〜S16と同じである。これらのステップS34〜S36は、必要に応じて省略したり、変更したりすることが可能である。
【0048】
第3の実施形態の製造工程によっても、Si02 層を障壁層とし、単結晶のSi系半導体層を井戸層とする多重量子井戸構造を有する半導体デバイスを容易に作成することができる。特に、第3の実施形態では、井戸層の厚みは、最後に行う比較的高エネルギの酸素注入のエネルギおよび注入量によって制御できるので、井戸層の厚みをより細かく制御できる可能性がある。
【図面の簡単な説明】
【図1】本発明の実施形態で用いる半導体処理装置の構成を示す説明図。
【図2】本発明の第1の実施形態における半導体デバイスの製造工程を示すフローチャート。
【図3】第1の実施形態の主要な工程における基板の断面を示す説明図。
【図4】熱処理前の酸素注入層300と熱処理後のSiO2 層310における酸素原子の深さ方向分布を示す説明図。
【図5】SiO2 層310の中に粒子状(島状)のSi系半導体結晶領域250が形成された例を示す説明図。
【図6】光ルミネッセンス測定装置の構成を示す概念図。
【図7】実施例で作成された各種の半導体デバイスにおける光ルミネッセンスの強度を示すグラフ。
【図8】Si単結晶層210の厚みと光ルミネッセンスのピークエネルギとの関係を示すグラフ。
【図9】比較例と実施例の試料に関する光ルミネッセンスのスペクトルを種々の温度で測定した結果を示すグラフ。
【図10】第2の実施形態における半導体デバイスの製造工程を示すフローチャート。
【図11】第2の実施形態の主要な工程における基板の断面を示す説明図。
【図12】第2の実施形態の主要な工程における基板の断面を示す説明図。
【図13】厚いSiO2 層350の中に粒子状(島状)のSi系半導体結晶領域250が形成された例を示す説明図。
【図14】第3の実施形態における半導体デバイスの製造工程を示すフローチャート。
【図15】第3の実施形態の主要な工程における基板の断面を示す説明図。
【符号の説明】
100…半導体処理装置
110…MBEチャンバ
112…ヒータ
114…ハース
116…電子ビームガン
120…酸素イオン発生装置
122…ゲートバルブ
130…真空ポンプ
132…真空計
200…Si系基板
201,202…Si系半導体層(Si系単結晶層)
210,220,230,240…Si系半導体層(Si系単結晶層)
250…Si系半導体結晶領域
300…酸素注入層
301〜304…酸素注入層
310,320,330,340…SiO2 層
350…Si系半導体結晶領域
380…表面電極
390…裏面電極
400…光ルミネッセンス測定装置
402…レーザ光源
404…第1の分光器
406…光学系
408…第2の分光器
410…光検出器
Claims (14)
- 量子井戸構造を有するSi系半導体デバイスの製造方法であって、
(a)SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板を準備する工程と、
(b)前記Si系基板に、酸素イオンを所定のエネルギと注入量で少なくとも1回注入する工程と、
(c)前記酸素イオンが注入された前記Si系基板を熱処理することによって前記Si系基板の表面から離れた位置に少なくとも1つのSiO2 層を形成するとともに、前記少なくとも1つのSiO2 層に接する位置にSi系半導体の単結晶で構成された層状の半導体領域を形成し、これによって、前記SiO2 層と前記半導体領域とを含む量子井戸構造を形成する工程と、
を備え、
前記工程(c)は、前記Si系基板の表面に絶縁層を形成することによって、前記絶縁層と前記半導体領域と前記SiO 2 層とで構成された量子井戸構造を形成する工程を含む、Si系半導体デバイスの製造方法。 - 量子井戸構造を有するSi系半導体デバイスの製造方法であって、
(a)SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板を準備する工程と、
(b)前記Si系基板に、酸素イオンを所定のエネルギと注入量で少なくとも1回注入する工程と、
(c)前記酸素イオンが注入された前記Si系基板を熱処理することによって前記Si系基板の表面から離れた位置に少なくとも1つのSiO2 層を形成するとともに、前記少なくとも1つのSiO2 層に接する位置にSi系半導体の単結晶で構成された層状の半導体領域を形成し、これによって、前記SiO2 層と前記半導体領域とを含む量子井戸構造を形成する工程と、
を備え、
前記工程(b)は、
前記酸素イオンの1回の注入後に、前記Si系基板の表面に前記Si系半導体の単結晶で構成された半導体層をエピタキシャル成長によって形成する工程と、
前記酸素イオンの1回の注入と、前記半導体層の形成とを交互に繰り返す工程と、
を含み、
前記工程(c)における前記熱処理によって、前記SiO 2 層と前記半導体領域とが交互に形成された多重量子井戸構造が形成される、Si系半導体デバイスの製造方法。 - 請求項2記載の方法であって、前記工程(c)の後に、
(d)前記工程(b)よりも高エネルギで酸素イオンを前記Si系基板に注入する工程と、
(e)前記工程(d)の後で熱処理を行うことによって、前記半導体領域の厚みを削減する工程と、
を含む、方法。 - 請求項1ないし3のいずれかに記載の方法であって、
請求項1又は2に従属し請求項3に従属しない場合においては、前記工程(c)で形成される半導体領域の厚みが10nm以下であり、
請求項3に従属する場合においては、前記工程(e)での厚み削減後の半導体領域の厚みが10nm以下である、方法。 - 請求項1ないし4のいずれかに記載の方法であって、
前記工程(c)の熱処理は、1%以下の酸素ガスを含む不活性ガス雰囲気で行われる、方法。 - 請求項1ないし5のいずれかに記載の方法であって、
前記酸素イオンは、前記Si系基板の表面に対して斜めの方向から注入される、方法。 - 請求項1ないし6のいずれかに記載の方法であって、
前記Si系半導体デバイスは、発光デバイスである、方法。 - 請求項7記載の方法であって、
前記半導体領域は、1.5nmから5.5nmの範囲の一様な厚みを有する半導体層であり、
前記発光デバイスは赤色から青色の波長域の光を発光するデバイスである、方法。 - 請求項8記載の方法であって、
前記光のフォトンエネルギは、2.0eVから2.7eVの範囲である、方法。 - 請求項7ないし9のいずれかに記載の方法であって、さらに、水素雰囲気中で前記Si系半導体デバイスを熱処理する工程を含む、方法。
- 量子井戸構造を有するSi系半導体デバイスであって、
SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板と、
前記Si系基板の上に設けられ、SiO2 層と、Si系半導体の単結晶で構成された層状の半導体領域とを含む量子井戸構造と、
を備え、
前記半導体領域は、1.5nmから5.5nmの範囲の一様な厚みLを有する半導体層であり、
前記Si系半導体デバイスは、発光のピークエネルギE[eV]が、
E=2.1+0.55/L 2
で与えられる発光デバイスである、Si系半導体デバイス。 - 請求項11記載のSi系半導体デバイスであって、
前記量子井戸構造は、前記SiO2 層と前記半導体領域とが交互に形成された多重量子井戸構造である、Si系半導体デバイス。 - 量子井戸構造を有するSi系半導体デバイスの製造方法であって、
(a)SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板を準備する工程と、
(b)前記Si系基板に、酸素イオンを所定のエネルギと注入量で少なくとも1回注入する工程と、
(c)前記酸素イオンが注入された前記Si系基板を熱処理することによって前記Si系基板の表面から離れた位置に少なくとも1つのSiO2 層を形成するとともに、前記少なくとも1つのSiO2 層内にSi系半導体の単結晶で構成された粒子状の半導体領域を形成し、これによって、前記SiO2 層と前記半導体領域とを含む量子井戸構造を形成する工程と、
を備えることを特徴とするSi系半導体デバイスの製造方法。 - 量子井戸構造を有するSi系半導体デバイスであって、
SiとSiGeとのうちから選ばれたSi系半導体の単結晶で構成されたSi系基板と、
前記Si系基板の上に設けられ、SiO2 層と、前記SiO 2 層内に形成されSi系半導体の単結晶で構成された粒子状の半導体領域とを含む量子井戸構造と、
を備えることを特徴とするSi系半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314074A JP4246424B2 (ja) | 2001-10-11 | 2001-10-11 | 量子井戸構造を有するSi系半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314074A JP4246424B2 (ja) | 2001-10-11 | 2001-10-11 | 量子井戸構造を有するSi系半導体デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124453A JP2003124453A (ja) | 2003-04-25 |
JP4246424B2 true JP4246424B2 (ja) | 2009-04-02 |
Family
ID=19132442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001314074A Expired - Fee Related JP4246424B2 (ja) | 2001-10-11 | 2001-10-11 | 量子井戸構造を有するSi系半導体デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4246424B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4815860B2 (ja) * | 2004-11-11 | 2011-11-16 | ソニー株式会社 | 発光素子及びその製造方法 |
KR101203141B1 (ko) | 2005-02-05 | 2012-11-20 | 서울옵토디바이스주식회사 | 기판으로부터 절연된 복수개의 발광셀들을 갖는 발광 소자및 그것을 제조하는 방법 |
JP4960737B2 (ja) * | 2007-03-28 | 2012-06-27 | 国立大学法人群馬大学 | 多孔性シリコン基板およびこれを利用する発光素子並びにそれらの製造方法 |
CN101971369B (zh) * | 2008-03-14 | 2012-05-23 | 松下电器产业株式会社 | 化合物半导体发光元件、采用该化合物半导体发光元件的照明装置以及化合物半导体发光元件的制造方法 |
KR101060014B1 (ko) * | 2008-08-28 | 2011-08-26 | 한국표준과학연구원 | 양자점 태양광 소자 및 그 제조방법 |
JP5310527B2 (ja) * | 2008-12-24 | 2013-10-09 | 株式会社豊田中央研究所 | 共鳴トンネルダイオード |
JP5310528B2 (ja) * | 2008-12-24 | 2013-10-09 | 株式会社豊田中央研究所 | シリコン材料構造体及びその製法 |
JP2010238722A (ja) * | 2009-03-30 | 2010-10-21 | Hitachi Ltd | シリコン発光素子 |
-
2001
- 2001-10-11 JP JP2001314074A patent/JP4246424B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003124453A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fauchet | Light emission from Si quantum dots | |
Jadwisienczak et al. | Visible emission from AlN doped with Eu and Tb ions | |
KR100313183B1 (ko) | 발광디바이스 | |
US7485901B2 (en) | Highly doped III-nitride semiconductors | |
Lin et al. | Defect-enhanced visible electroluminescence of multi-energy silicon-implanted silicon dioxide film | |
US20070181906A1 (en) | Carbon passivation in solid-state light emitters | |
Sopinskyy et al. | Electroluminescence in SiOx films and SiOx-film-based systems | |
JP4246424B2 (ja) | 量子井戸構造を有するSi系半導体デバイスおよびその製造方法 | |
US5580663A (en) | Electro-luminescent material, solid state electro-luminescent device and process for fabrication thereof | |
US8975169B2 (en) | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method | |
JP4445556B2 (ja) | 発光素子およびその製造方法 | |
JP2758849B2 (ja) | ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス | |
JP4719787B2 (ja) | 発光素子およびその使用方法 | |
KR100615430B1 (ko) | 광소자용 실리콘 질화물 박막 및 그 제조방법 | |
JP4392051B2 (ja) | 発光素子およびその製造方法 | |
Zhang et al. | Voltage-controlled electroluminescence from SiO2 films containing Ge nanocrystals and its mechanism | |
Helm et al. | Efficient silicon based light emitters | |
KR19990051970A (ko) | 실리콘 발광소자의 적외선 발광층 형성방법 | |
JP3630881B2 (ja) | 3族窒化物半導体発光素子の製造方法 | |
JP4529646B2 (ja) | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 | |
JP4813009B2 (ja) | 半導体光素子の製造方法 | |
KR100314843B1 (ko) | 실리콘 발광 소자용 발광층 형성방법 | |
KR20050106882A (ko) | 산화아연계 반도체 박막의 제조방법 및 이를 적용한 산화아연계 발광소자의 제조방법 | |
JP2013038193A (ja) | イオン注入によるシリコン薄膜への等電子中心の導入方法とシリコン発光デバイス | |
CN116121723A (zh) | 一种光致发光薄膜离子注入改性的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |