JP2003124453A

JP2003124453A - 量子井戸構造を有するＳｉ系半導体デバイスおよびその製造方法

Info

Publication number: JP2003124453A
Application number: JP2001314074A
Authority: JP
Inventors: Noriyoshi Shibata; 柴田　　典義; Yukari Tani; 由加里谷
Original assignee: Japan Fine Ceramics Center
Current assignee: Japan Fine Ceramics Center
Priority date: 2001-10-11
Filing date: 2001-10-11
Publication date: 2003-04-25
Anticipated expiration: 2021-10-11
Also published as: JP4246424B2

Abstract

(57)【要約】【課題】Ｓｉ系半導体を用いて量子井戸構造を形成で
きる技術を提供する。【解決手段】Ｓｉ系半導体基板２００を準備し、酸素
イオン注入と、Ｓｉ系半導体層のエピタキシャル成長と
を必要に応じて繰り返す。その後、熱処理を行うことに
よって、ＳｉＯ₂層３１０，３２０を障壁層とし、Ｓｉ
系半導体層２１０を井戸層とする量子井戸構造を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、量子井戸構造を
有するＳｉ系半導体デバイスの技術に関する。

【０００２】

【従来の技術】量子井戸構造を有する半導体デバイスと
しては、ＧａＡｓ系半導体を用いた発光素子が実現され
ている。量子井戸構造は、発光素子に限らず、種々の用
途のための量子デバイスとしても注目されている。

【０００３】ところで、Ｓｉ系半導体（ＳｉやＳｉＧ
ｅ）を用いると、Ｓｉ０₂ 層を障壁層とし、Ｓｉ系半導
体層を井戸層とする量子井戸構造を形成できる可能性が
ある。この量子井戸の深さ（約３．４ｅＶ）は、ＧａＡ
ｓ系半導体で構成される量子井戸の深さの約１０倍にも
達するので、トラップされたキャリアが障壁層（Ｓｉ０
₂ 層）から外部に漏れ出す確率が極めて低い。このよう
な理由から、量子井戸構造を有するＳｉ系半導体デバイ
スは、室温程度の比較的高い温度で安定した動作が期待
できる。

【０００４】

【発明が解決しようとする課題】一般に、量子井戸構造
を作成するためには、井戸層（半導体層）を単結晶で形
成する必要がある。しかし、Ｓｉ系半導体では、このよ
うな量子井戸構造を形成する技術は知られていなかっ
た。

【０００５】本発明は、上述した従来の課題を解決する
ためになされたものであり、Ｓｉ系半導体を用いて量子
井戸構造を形成できる技術を提供することを目的とす
る。

【０００６】

【課題を解決するための手段およびその作用・効果】上
記目的を達成するために、本発明では、まず、ＳｉとＳ
ｉＧｅとのうちから選ばれたＳｉ系半導体の単結晶で構
成されたＳｉ系基板を準備し、前記Ｓｉ系基板に、酸素
イオンを所定のエネルギと注入量で少なくとも１回注入
する。そして、前記酸素イオンが注入された前記Ｓｉ系
基板を熱処理することによって前記Ｓｉ系基板の表面か
ら離れた位置に少なくとも１つのＳｉＯ₂層を形成する
とともに、前記少なくとも１つのＳｉＯ₂層に接する位
置にＳｉ系半導体の単結晶で構成された層状または粒子
状の半導体領域を形成し、これによって、前記ＳｉＯ₂
層と前記半導体領域とを含む量子井戸構造を形成する。

【０００７】本発明によれば、酸素イオンの注入と熱処
理とで形成されたＳｉＯ₂層のＳｉＯ₂層の表面側に
は、Ｓｉ系基板と同じ結晶方位を有する単結晶の半導体
領域（半導体層または半導体粒子）が残る。従って、こ
の半導体領域とＳｉＯ₂層とを用いて量子井戸構造を形
成することが可能である。

【０００８】なお、本発明は、種々の形態で実現するこ
とが可能であり、例えば、量子井戸構造を有するＳｉ系
半導体デバイスおよびその製造方法、量子デバイスおよ
びその製造方法、発光デバイスおよびその製造方法等の
形態で実現することができる。

【０００９】

【発明の実施の形態】次に、本発明の実施の形態および
実施例を以下の順序で説明する。Ａ．装置の構成：Ｂ．第１の実施形態：Ｃ．第２の実施形態：Ｄ．第３の実施形態：

【００１０】Ａ．装置の構成：図１は、本発明の実施形
態で用いる半導体処理装置の構成を示す説明図である。
この半導体処理装置１００は、ＭＢＥ（分子線エピタク
シ）チャンバ１１０を備えている。ＭＢＥチャンバ１１
０内部の上方には、Ｓｉ系半導体の単結晶で形成された
半導体基板２００が斜めに保持される。なお、本明細書
において、「Ｓｉ系半導体」とは、ＳｉまたはＳｉＧｅ
を意味する。ＳｉＧｅは、任意の組成のシリコン・ゲル
マニウム固溶体（「シリコン・ゲルマニウム混晶」ある
いは単に「シリコン・ゲルマニウム」とも呼ぶ）を意味
している。

【００１１】基板２００の裏側には、基板加熱用のヒー
タ１１２が設けられている。また、ＭＢＥチャンバ１１
０の下部には、Ｓｉ系半導体材料を収納するハース１１
４と、ハース１１４内のＳｉ系半導体材料に電子ビーム
を当てるための電子ビームガン１１６とが設けられてい
る。ハース１１４内のＳｉ系半導体材料に電子ビームが
照射されると、Ｓｉ系半導体が蒸発して基板２００の表
面に、Ｓｉ系半導体の単結晶層がエピタキシャル成長す
る。

【００１２】ＭＢＥチャンバ１１０には、ゲートバルブ
１２２を介して酸素イオン発生装置１２０が接続されて
いる。酸素イオン発生装置１２０としては、例えばＥＣ
Ｒイオンソース（電子サイクロトロン共鳴イオンソー
ス）が使用される。酸素イオンＯ⁺は、基板２００の表
面にほぼ垂直に注入される。この代わりに、酸素イオン
Ｏ⁺を基板２００の表面に対して斜めに（例えば約４５
度の角度で）注入するようにしても良い。酸素イオンを
斜めに注入すると、酸素イオンの注入深さが浅くなるの
で、後述する量子井戸構造の各層の厚みを低減できると
いう利点がある。

【００１３】ＭＢＥチャンバ１１０には、さらに、真空
ポンプ１３０と真空計１３２とが接続されている。真空
ポンプ１３０としては、例えばクライオポンプなどの高
真空ポンプが使用される。

【００１４】この半導体処理装置１００を用いると、酸
素イオンの注入と、Ｓｉ系半導体層のエピタキシャル成
長とを、交互に実行することができる。

【００１５】Ｂ．第１の実施形態：図２は、本発明の第
１の実施形態における半導体デバイスの製造工程を示す
フローチャートである。また、図３は、図２の各工程に
おける基板の断面を示す説明図である。図２のステップ
Ｓ１１では、Ｓｉ系半導体の単結晶で形成されたＳｉ系
基板２００（図３（ａ））を準備して、半導体処理装置
１００内に設置する。

【００１６】ステップＳ１２では、このＳｉ系基板２０
０の表面に、酸素イオンＯ+を所定のエネルギで所定の
注入量だけ注入して、酸素注入層３００（図３（ｂ））
を形成する。酸素注入層３００内における酸素原子の濃
度分布は、図３（ｂ）の左側に示されているように、ほ
ぼガウス分布に従う。

【００１７】ステップＳ１３では、この基板２００を半
導体処理装置１００から取り出し、図示しない熱処理装
置において、不活性雰囲気で熱処理（アニール）を実行
する。この熱処理によって、酸素注入層３００の位置
（すなわち、基板表面から離れた位置）に、一様な厚み
のＳｉＯ₂層３１０が形成される。また、このＳｉＯ₂
層３１０の表面側には、Ｓｉ系基板２００と同じ結晶方
位を有する単結晶の半導体層２０２が残る。

【００１８】図４は、熱処理前の酸素注入層３００と熱
処理後のＳｉＯ₂層３１０における酸素原子の分布を示
す説明図である。熱処理前は、酸素原子はほぼガウス分
布に従っているが、熱処理後はほぼ階段状の分布となる
ことが実験的に見いだされた。従って、熱処理後のＳｉ
Ｏ₂層３１０と半導体層２０２との境界は、明瞭で直線
的な境界となる。これは、量子井戸構造を形成するのに
都合の良い形状である。

【００１９】ＳｉＯ₂層３１０の中心の基板表面からの
深さＤｏ（以下、「注入深さ」と呼ぶ）は、酸素の注入
エネルギに依存する。ここで、「注入エネルギ」とは、
酸素イオン発生装置１２０（図１）と基板２００との間
の電圧を意味している。例えば、注入エネルギを１０ｋ
ｅＶに設定すると、注入深さＤｏは約２０ｎｍとなり、
２０ｋｅＶに設定すると約１００ｎｍになる。但し、実
際の注入深さは、基板の組成や、主面の結晶方位に依存
する。注入エネルギとしては、１００ｋｅＶ以下の電圧
が選択される。ＳｉＯ₂層３１０の厚みＷｉは、酸素注
入量にほぼ比例する。例えば、注入量を１×１０¹⁷ｃｍ
^-2に設定するとＳｉＯ₂層３１０の厚みＷｉは約２０ｎ
ｍとなる。この説明から理解できるように、ＳｉＯ₂層
３１０の深さＤｏと厚みＷｉは、酸素注入時のエネルギ
と注入量とによって制御可能である。

【００２０】なお、酸素注入条件によっては、熱処理後
に、図５に示すように、ＳｉＯ₂層３１０の中に粒子状
（島状）のＳｉ系半導体結晶領域２５０が形成される場
合がある。例えば、１５ｋｅＶのエネルギで１．８×１
０¹⁷ｃｍ^-2の注入量で酸素注入を行うと、ＳｉＯ₂層３
１０の厚みと表面の半導体層２０２の厚みとがそれぞれ
２０ｎｍとなり、ＳｉＯ₂層３１０の中心部に厚みが１
０ｎｍの粒子状のＳｉ系半導体結晶領域２５０がほぼ一
列に形成される。厚みが１０ｎｍ以下のＳｉ系半導体結
晶領域２５０を利用すれば、特有の量子効果を有する半
導体デバイスを得ることができる可能性がある。

【００２１】ステップＳ１３の熱処理は、約１０００℃
〜約１４００℃の範囲、好ましくは約１３００℃で数時
間実行される。また、熱処理時の不活性雰囲気は、不活
性ガス（例えば窒素ガス）中に酸素を０．１％〜１．０
％、好ましくは約０．５％含むガスを利用して実現され
る。この説明から理解できるように、「不活性雰囲気」
は完全な不活性では無く、少量の酸素を含むものであ
る。不活性ガスに少量の酸素を混入させると、基板２０
０内に注入した酸素が雰囲気に逃げることを防止でき、
この結果、ＳｉＯ₂層３１０や半導体層２０２の厚みを
精度良く制御できる。なお、熱処理によって基板表面に
酸化被膜が形成されるので、この酸化被膜をフッ酸で除
去してもよい。

【００２２】ステップＳ１４では、熱酸化やＣＶＤを利
用して、半導体層２０２の表面に絶縁層３２０を形成す
る（図３（ｄ））。例えば、半導体層２０２の表面を熱
酸化によって、ＳｉＯ₂層３２０を形成することができ
る。２つのＳｉＯ₂層３１０，３２０で挟まれた半導体
層２１０の厚みは、１０ｎｍ以下に設定される。具体的
には、熱酸化によって基板表面側のＳｉＯ₂層３２０を
形成する場合には、残りの半導体層２１０の厚みが１０
ｎｍ以下になるように熱酸化処理条件が設定される。ま
た、ＣＶＤによって基板表面側のＳｉＯ₂層３２０を形
成する場合には、ＣＶＤによって半導体層２０２の厚み
が変わらないので、ステップＳ１３で形成される半導体
層２０２（図３（ｃ））の厚みが１０ｎｍ以下になるよ
うに酸素注入の条件が設定される。

【００２３】こうして、２つの障壁層（ＳｉＯ₂層３１
０，３２０）に井戸層（半導体層２１０）が挟まれた単
一量子井戸構造が形成される。図２のステップＳ１５で
は、水素雰囲気中で熱処理（アニール）を行う。水素雰
囲気での熱処理は、１０００℃未満（好ましくは６００
℃未満）の温度で約１時間行えば十分である。水素雰囲
気での熱処理を行うと、特に発光デバイスとしての活性
を高めることが可能である。なお、水素雰囲気での熱処
理は、量子井戸構造が形成された後の任意の工程で実行
することができる。また、他の製造条件によっては、水
素雰囲気での熱処理を省略できる可能性がある。

【００２４】ステップＳ１６では、表面電極３８０と裏
面電極３９０とが形成される（図３（ｅ））。発光デバ
イスを作成する場合には、表面電極３８０をＩＴＯやＡ
ｕ（金）で形成された透明電極とすることが好ましい。
Ａｕで透明電極３８０を形成するときには、その厚みは
１０ｎｍ程度に設定される。こうして電極が作成される
と、量子井戸構造を有する半導体デバイスが得られる。
この半導体デバイスは発光デバイスや共鳴トンネルデバ
イスなどの種々の量子効果デバイスとして利用できる。

【００２５】Ｂ１．第１の実施形態の実施例：Ｓｉ系基
板２００として、５〜１０Ωｃｍの抵抗率を有し、（１
００）面を主面とするｐ型シリコン単結晶ウェハを準備
した。この基板２００を半導体処理装置１００（図１）
に搬入し、約５５０℃で酸素注入を行った。注入エネル
ギは２５ｋｅＶ、注入電流は１３０〜１４０μＡ／ｃｍ
² 、注入量は２．０×１０¹⁷ｃｍ^-2とした。その後、不
活性雰囲気中において１２８０℃で６時間の熱処理を行
った。不活性ガスは、酸素を０．５％含む窒素ガスを用
いた。

【００２６】その後、熱処理で基板表面に形成された酸
化被膜をフッ酸で除去した。この結果、表面のＳｉ単結
晶層２０２（図３（ｃ））の厚みが３０ｎｍで、ＳｉＯ
₂層３１０の厚みが４０ｎｍである構造が得られた。そ
の後、表面のＳｉ単結晶層２０２を熱酸化することによ
って、基板表面にＳｉＯ₂層３２０（図３（ｄ））を形
成した。この熱酸化条件は、酸化されずに残るＳｉ単結
晶層２１０の厚みが０．５ｎｍ〜１１ｎｍの範囲の所定
の値をとるようにそれぞれ設定された。なお、Ｓｉ単結
晶層２１０の厚みは、透過型電子顕微鏡（ＴＥＭ）で測
定された。この実施例では、電極は形成しなかった。

【００２７】こうして得られた半導体デバイスの発光性
能を測定するために、光ルミネッセンス測定を行った。
図５は、この測定で用いられた光ルミネッセンス測定装
置の構成を示す概念図である。光ルミネッセンス測定装
置４００は、レーザ光源４０２と、第１の分光器４０４
と、光学系４０６と、第２の分光器４０８と、光検出器
４１０とを有している。レーザ光源４０２と第１の分光
器４０４は、半導体デバイスの試料ＳＰに、波長が３６
５ｎｍである紫外光の単色光を照射する。試料ＳＰから
射出される光ルミネッセンスは、光学系４０６で集光さ
れて第２の分光器４０８に入射し、第２の分光器４０８
と光検出器４１０によって光ルミネッセンスのスペクト
ルが検出される。

【００２８】図７は、実施例で作成された各種の半導体
デバイスにおける光ルミネッセンスの強度を示すグラフ
である。横軸は、フォトンエネルギであり、縦軸は光ル
ミネッセンス強度（無単位）である。各曲線の左側に記
されている数字は、Ｓｉ単結晶層２１０の厚みである。
また、左側にＳｉ０₂ と記載されている曲線は、量子井
戸構造を有さず、熱酸化によって表面にＳｉ０₂ 層のみ
を形成した比較例の試料に関するものである。表面にＳ
ｉ０₂ 層のみを有する比較例としては、熱酸化を８００
℃で行った第１の比較例と、１０００℃で行った第２の
比較例とが示されている。また、グラフに「×１／ｎ」
（ｎは整数）と記載されているものは、高さを１／ｎ倍
にしたグラフであることを意味している。

【００２９】図７から理解できるように、ほとんどの試
料においてフォトンエネルギが２．９ｅＶであり、波長
が約４３０ｎｍである紫色光が検出された。また、Ｓｉ
単結晶層２１０の厚みが０．５〜５．５ｎｍの範囲の試
料では、紫色光の他に、フォトンエネルギが２．０ｅＶ
〜２．７ｅＶの範囲の光が検出された。２．０ｅＶ〜
２．７ｅＶの範囲は６２０ｎｍ〜４６０ｎｍの波長域に
相当し、これは、赤色から青色までの波長域に相当す
る。なお、以下では、この範囲の光を「赤色−青色光」
と呼ぶ。Ｓｉ単結晶層２１０の厚みが０．５ｎｍの試料
に関する測定結果は図７から省略されている。光ルミネ
ッセンスのピーク強度は、Ｓｉ単結晶層２１０の厚みが
２．０ｎｍのときに最大であった。

【００３０】図８は、Ｓｉ単結晶層２１０の厚みと光ル
ミネッセンスのピークエネルギとの関係を示すグラフで
ある。この図から理解できるように、赤色−青色光のフ
ォトンエネルギは、Ｓｉ単結晶層２１０の厚みＬの増大
に従って減少する傾向にある。

【００３１】図９は、比較例と実施例の試料に関する光
ルミネッセンスのスペクトルを種々の温度で測定した結
果を示すグラフである。図９（ａ）は、表面にＳｉ０₂
層のみを有する比較例に関するものであり、図９（ｂ）
は、Ｓｉ単結晶層２１０の厚みが２．０ｎｍの実施例に
関するものである。この比較例では、８．４Ｋから３０
０Ｋのすべての範囲の温度において、フォトンエネルギ
が約２．９ｅＶの紫色光が検出された。また、この実施
例では、３００Ｋから１６０Ｋまでの温度範囲ではフォ
トンエネルギが約２．３ｅＶの赤色−青色光が検出され
たが、１６０Ｋ未満の温度では赤色−青色光は検出され
なかった。

【００３２】図７および図９から理解できるように、フ
ォトンエネルギが約２．９ｅＶの紫色光は、量子井戸構
造とは関係の無いメカニズムで放出されている。一方、
フォトンエネルギが２．０〜２．７ｅＶの範囲の赤色−
青色光は、Ｓｉ０₂ ／Ｓｉ／Ｓｉ０₂ の量子井戸構造に
よって放出されていると推定される。

【００３３】なお、水素雰囲気中での熱処理を行う前に
も同じ光ルミネッセンス測定を行ったが、光ルミネッセ
ンスは検出されなかった。従って、発光デバイスとして
用いる場合には、水素雰囲気中での熱処理を実行するこ
とが好ましい。水素雰囲気中における熱処理は、Ｓｉ系
半導体層／Ｓｉ０₂ 層の境界におけるＳｉ−Ｓｉ結合を
切断してＳｉ−Ｈ⁺ 結合を作り、これによって局所準位
を形成するものと推定される。また、この局所準位にト
ラップされたキャリア（例えば電子）と、井戸層（Ｓｉ
系半導体層）にトラップされたキャリア（例えばホー
ル）とが再結合することによって、赤色−青色光のルミ
ネッセンスが得られるものと推定される。

【００３４】上記と同様な製造工程を用いて、Ｓｉ０₂
／Ｓｉ／Ｓｉ０₂ の量子井戸構造を有する発光デバイス
を作成すると、フォトンエネルギが２．０〜２．７ｅＶ
の範囲の赤色−青色光を発光することができる。但し、
発光される光のエネルギは、井戸層の厚みだけでなく、
井戸層の組成（ＳｉとＧｅの元素比）にも依存する。

【００３５】Ｃ．第２の実施形態：図１０は、第２の実
施形態における半導体デバイスの製造工程を示すフロー
チャートである。また、図１１は、図１０の各工程にお
ける基板の断面を示す説明図である。この第２の実施形
態の製造工程は、図２の製造工程のステップＳ１２とス
テップＳ１３の間に、ステップＳ２１，Ｓ２２を挿入し
たものであり、他は図２と同じである。

【００３６】第２の実施形態では、Ｓｉ系基板２００内
に第１の酸素注入層３０１（図１１（ｂ））を形成した
後に、ステップＳ２１において、Ｓｉ系半導体層２０１
をエピタキシャル成長させる（図１１（ｃ））。このＳ
ｉ系半導体層２０１は、Ｓｉ系基板２００と結晶方位が
揃った単結晶層である。その後、ステップＳ２２からス
テップＳ１２に戻り、再び酸素注入を行って、第２の酸
素注入層３０２を形成する（図１１（ｄ））。こうし
て、酸素イオンの注入とＳｉ系半導体層のエピタキシャ
ル成長とを交互に実行すると、複数の酸素注入層を有す
る多層構造が得られる。なお、複数回の酸素注入の条件
は、同一でも良く、各回毎に異なる条件が設定されても
よい。また、複数回のエピタキシャル成長の条件も、同
一でも良く、各回毎に異なる条件が設定されてもよい。
例えば、各回のエピタキシャル成長毎に、ＳｉＧｅの組
成やドーピング量を変更することも可能である。

【００３７】図１２（ａ）は、４つの酸素注入層３０１
〜３０４を有する多層構造が示されている。なお、図１
２（ａ）の例では、最後の酸素注入の後のエピタキシャ
ル成長は行われておらず、省略されている。この代わり
に、最後の酸素注入の後にもエピタキシャル成長を行う
ようにしてもよい。

【００３８】こうして多層構造が形成された後のステッ
プＳ１３〜Ｓ１５の処理は、第１の実施形態における処
理と同じである。すなわち、ステップＳ１３において
は、不活性雰囲気中で熱処理を行う。この熱処理によっ
て、Ｓｉ０₂ 層３１０，３２０，３３０，３４０と、Ｓ
ｉ系半導体層２１０，２２０，２３０，２４０とが交互
に形成された多重量子井戸構造が形成される（図１２
（ｂ））。その後、表面に絶縁層３５０を形成し（ステ
ップＳ１４）、水素雰囲気中で熱処理を行い（ステップ
Ｓ１５）、表面電極３８０と裏面電極３９０とを形成す
る（ステップＳ１６）。なお、ステップＳ１４〜Ｓ１６
は、必要に応じて省略したり変更したりすることが可能
である。

【００３９】第２の実施形態の製造工程によれば、Ｓｉ
０₂ 層を障壁層とし、単結晶のＳｉ系半導体層を井戸層
とする多重量子井戸構造を有する半導体デバイスを容易
に作成することができる。なお、第２実施形態は、第１
実施形態を拡張したものである。第１と第２実施形態を
合わせて考えると、量子井戸構造を作成する際には、酸
素イオンの注入によって少なくとも１つの障壁層（Ｓｉ
０₂ 層）を作成すれば良いことが理解できる。

【００４０】Ｓｉ系半導体層（井戸層）とＳｉ０₂ 層
（障壁層）の厚みは、酸素注入時のエネルギおよび注入
量と、エピタキシャル成長の膜厚とによって制御でき
る。図５で説明したように、１回の酸素注入で形成され
るＳｉＯ₂層３１０の中心の基板表面からの深さＤｏ
は、酸素イオンの注入エネルギに依存する。例えば、注
入エネルギを１０ｋｅＶに設定すると注入深さＤｏは約
２０ｎｍとなり、２０ｋｅＶに設定すると約１００ｎｍ
になる。また、ＳｉＯ₂層３１０の厚みＷｉは、酸素注
入量にほぼ比例する。例えば、注入量を１×１０¹⁷ｃｍ
^-2に設定すると、ＳｉＯ₂層３１０の厚みＷｉは約２０
ｎｍとなる。エピタキシャル成長の膜厚は、１つのＳｉ
系半導体層（井戸層）と、１つＳｉ０₂ 層（障壁層）の
厚みの合計値に設定すれば良い。例えば、Ｓｉ系半導体
層（井戸層）とＳｉ０₂ 層（障壁層）の厚みがそれぞれ
２０ｎｍである場合には、エピタキシャル成長の膜厚は
４０ｎｍに設定される。

【００４１】なお、酸素注入量が多い場合には、図１３
に示すように、本来は複数の異なる層となるべきＳｉ０
₂ 層が互いに連結して大きなＳｉ０₂ 層３５０となり、
その中に粒子状（島状）のＳｉ系半導体結晶領域２５０
が複数列形成される場合がある。１列分のＳｉ系半導体
結晶領域２５０は、図１２（ｂ）においてＳｉ系半導体
層２１０，２２０，２３０となるべき位置にそれぞれ形
成される。例えば、酸素注入を２．０×１０¹⁷ｃｍ^-2の
注入量で行うと、図１３のような構造が得られる。

【００４２】第２実施形態による多重量子井戸構造は、
具体的には、例えば以下のようにして作成される。Ｓｉ
基板２００を５００℃に保った状態で、１０ｋｅＶの注
入エネルギおよび１×１０¹⁷ｃｍ^-2の注入量で、酸素イ
オン注入（ステップＳ１２）を実行する。この条件で
は、Ｓｉ０₂ 層の厚みは２０ｎｍとなり、基板表面から
のＳｉ０₂ 層の中心部の深さは２０ｎｍとなる。エピタ
キシャル成長（ステップＳ２１）では、３０ｎｍの厚み
のＳｉ層を形成する。この酸素イオン注入とエピタキシ
ャル成長とを４回ずつ繰り返すことにより、図１２
（ａ）に示した構造が得られる。この後、酸素を０．５
％含む窒素雰囲気中において、１２８０℃で６時間の熱
処理を実行する。これにより、厚みが１０ｎｍのＳｉ単
結晶層（井戸層）と、厚みが２０ｎｍのＳｉ０₂ 層（障
壁層）とが交互に積層された多重量子井戸構造が得られ
る。

【００４３】Ｄ．第３の実施形態：図１４は、第３の実
施形態における半導体デバイスの製造工程を示すフロー
チャートである。まず、ステップＳ３１では、上述した
第２の実施形態（図１０）のステップＳ１１，Ｓ１２，
Ｓ２１，Ｓ２２，Ｓ１３に従って、Ｓｉ系半導体層とＳ
ｉ０₂ 層の多層構造を形成する。但し、第３実施例で
は、各層の厚みが１０ｎｍ以上の値に設定された構造
（「厚膜積層構造」とも呼ぶ）が作成される。

【００４４】図１５は、第３実施形態の主要な工程にお
ける半導体基板の断面を示す説明図である。図１５
（ａ）は、ステップＳ３１の終了時の構造を示してい
る。この例では、Ｓｉ０₂ 層３１０，３２０，３３０，
３４０の厚みＷｉと、Ｓｉ系半導体層２１０，２２０，
２３０の厚みＷｓがそれぞれ５０ｎｍに設定されてい
る。但し、これらの厚みＷｉ，Ｗｓは異なる値としても
良い。例えば、Ｓｉ０₂ 層の厚みＷｉを１０ｎｍ未満と
し、Ｓｉ系半導体層の厚みＷｓを１０ｎｍ以上としても
よい。

【００４５】ステップＳ３２では、ステップＳ１２（図
１０）に比べて高いエネルギで酸素イオンの打ち込みを
行い、Ｓｉ系半導体層／Ｓｉ０₂ 層の多層構造全体にわ
たって酸素を注入する。このときの注入エネルギは例え
ば約２００ｋｅＶに設定され、注入量は約２．０×１０
¹⁷ｃｍ^-2に設定される。

【００４６】その後、ステップＳ３３において、１％以
下の酸素を含む不活性雰囲気中で熱処理（アニール）を
行うと、図１５（ｂ）に示すような構造が得られる。こ
の多層構造では、Ｓｉ０₂ 層３１０，３２０，３３０，
３４０の厚みが増大し、一方、Ｓｉ系半導体層２１０，
２２０，２３０の厚みＷｓが１０ｎｍ以下、好ましくは
０．５ｎｍ〜１０ｎｍの範囲に減少している。すなわ
ち、１０ｎｍ以下の厚みの井戸層（Ｓｉ系半導体層２１
０，２２０，２３０）を有する多重量子井戸構造が得ら
れている。

【００４７】ステップＳ３４〜Ｓ３６は、第１および第
２実施例のステップＳ１４〜Ｓ１６と同じである。これ
らのステップＳ３４〜Ｓ３６は、必要に応じて省略した
り、変更したりすることが可能である。

【００４８】第３の実施形態の製造工程によっても、Ｓ
ｉ０₂ 層を障壁層とし、単結晶のＳｉ系半導体層を井戸
層とする多重量子井戸構造を有する半導体デバイスを容
易に作成することができる。特に、第３の実施形態で
は、井戸層の厚みは、最後に行う比較的高エネルギの酸
素注入のエネルギおよび注入量によって制御できるの
で、井戸層の厚みをより細かく制御できる可能性があ
る。

【図面の簡単な説明】

【図１】本発明の実施形態で用いる半導体処理装置の構
成を示す説明図。

【図２】本発明の第１の実施形態における半導体デバイ
スの製造工程を示すフローチャート。

【図３】第１の実施形態の主要な工程における基板の断
面を示す説明図。

【図４】熱処理前の酸素注入層３００と熱処理後のＳｉ
Ｏ₂層３１０における酸素原子の深さ方向分布を示す説
明図。

【図５】ＳｉＯ₂層３１０の中に粒子状（島状）のＳｉ
系半導体結晶領域２５０が形成された例を示す説明図。

【図６】光ルミネッセンス測定装置の構成を示す概念
図。

【図７】実施例で作成された各種の半導体デバイスにお
ける光ルミネッセンスの強度を示すグラフ。

【図８】Ｓｉ単結晶層２１０の厚みと光ルミネッセンス
のピークエネルギとの関係を示すグラフ。

【図９】比較例と実施例の試料に関する光ルミネッセン
スのスペクトルを種々の温度で測定した結果を示すグラ
フ。

【図１０】第２の実施形態における半導体デバイスの製
造工程を示すフローチャート。

【図１１】第２の実施形態の主要な工程における基板の
断面を示す説明図。

【図１２】第２の実施形態の主要な工程における基板の
断面を示す説明図。

【図１３】厚いＳｉＯ₂層３５０の中に粒子状（島状）
のＳｉ系半導体結晶領域２５０が形成された例を示す説
明図。

【図１４】第３の実施形態における半導体デバイスの製
造工程を示すフローチャート。

【図１５】第３の実施形態の主要な工程における基板の
断面を示す説明図。

【符号の説明】

１００…半導体処理装置１１０…ＭＢＥチャンバ１１２…ヒータ１１４…ハース１１６…電子ビームガン１２０…酸素イオン発生装置１２２…ゲートバルブ１３０…真空ポンプ１３２…真空計２００…Ｓｉ系基板２０１，２０２…Ｓｉ系半導体層（Ｓｉ系単結晶層）２１０，２２０，２３０，２４０…Ｓｉ系半導体層（Ｓ
ｉ系単結晶層）２５０…Ｓｉ系半導体結晶領域３００…酸素注入層３０１〜３０４…酸素注入層３１０，３２０，３３０，３４０…ＳｉＯ₂層３５０…Ｓｉ系半導体結晶領域３８０…表面電極３９０…裏面電極４００…光ルミネッセンス測定装置４０２…レーザ光源４０４…第１の分光器４０６…光学系４０８…第２の分光器４１０…光検出器

Claims

【特許請求の範囲】

【請求項１】量子井戸構造を有するＳｉ系半導体デバ
イスの製造方法であって、（ａ）ＳｉとＳｉＧｅとのう
ちから選ばれたＳｉ系半導体の単結晶で構成されたＳｉ
系基板を準備する工程と、（ｂ）前記Ｓｉ系基板に、酸
素イオンを所定のエネルギと注入量で少なくとも１回注
入する工程と、（ｃ）前記酸素イオンが注入された前記
Ｓｉ系基板を熱処理することによって前記Ｓｉ系基板の
表面から離れた位置に少なくとも１つのＳｉＯ₂層を形
成するとともに、前記少なくとも１つのＳｉＯ₂層に接
する位置にＳｉ系半導体の単結晶で構成された層状また
は粒子状の半導体領域を形成し、これによって、前記Ｓ
ｉＯ₂層と前記半導体領域とを含む量子井戸構造を形成
する工程と、を備えることを特徴とするＳｉ系半導体デ
バイスの製造方法。
【請求項２】請求項１記載の方法であって、前記工程（ｃ）は、前記Ｓｉ系基板の表面に絶縁層を形
成することによって、前記絶縁層と前記半導体領域と前
記ＳｉＯ₂層とで構成された量子井戸構造を形成する工
程を含む、方法。
【請求項３】請求項１または２記載の方法であって、前記工程（ｂ）は、前記酸素イオンの１回の注入後に、前記Ｓｉ系基板の表
面に前記Ｓｉ系半導体の単結晶で構成された半導体層を
エピタキシャル成長によって形成する工程と、前記酸素イオンの１回の注入と、前記半導体層の形成と
を交互に繰り返す工程と、を含み、前記工程（ｃ）における前記熱処理によって、前記Ｓｉ
Ｏ₂層と前記半導体領域とが交互に形成された多重量子
井戸構造が形成される、方法。
【請求項４】請求項３記載の方法であって、前記工程
（ｃ）の後に、（ｄ）前記工程（ｂ）よりも高エネルギ
で酸素イオンを前記Ｓｉ系基板に注入する工程と、
（ｅ）前記工程（ｄ）の後で熱処理を行うことによっ
て、前記半導体領域の厚みを削減する工程と、を含む、
方法。
【請求項５】請求項１ないし４のいずれかに記載の方
法であって、前記半導体領域の厚みは１０ｎｍ以下である、方法。
【請求項６】請求項１ないし５のいずれかに記載の方
法であって、前記工程（ｃ）の熱処理は、１％以下の酸素ガスを含む
不活性ガス雰囲気で行われる、方法。
【請求項７】請求項１ないし６のいずれかに記載の方
法であって、前記酸素イオンは、前記Ｓｉ系基板の表面に対して斜め
の方向から注入される、方法。
【請求項８】請求項１ないし７のいずれかに記載の方
法であって、前記Ｓｉ系半導体デバイスは、発光デバイスである、方
法。
【請求項９】請求項８記載の方法であって、前記半導体領域は、０．５ｎｍから６ｎｍの範囲の一様
な厚みを有する半導体層であり、前記発光デバイスは赤色から青色の波長域の光を発光す
るデバイスである、方法。
【請求項１０】請求項９記載の方法であって、前記光のフォトンエネルギは、２．０ｅＶから２．７ｅ
Ｖの範囲である、方法。
【請求項１１】請求項８ないし１０のいずれかに記載
の方法であって、さらに、水素雰囲気中で前記Ｓｉ系半
導体デバイスを熱処理する工程を含む、方法。
【請求項１２】量子井戸構造を有するＳｉ系半導体デ
バイスであって、ＳｉとＳｉＧｅとのうちから選ばれたＳｉ系半導体の単
結晶で構成されたＳｉ系基板と、前記Ｓｉ系基板の上に設けられ、ＳｉＯ₂層と、Ｓｉ系
半導体の単結晶で構成された層状または粒子状の半導体
領域とを含む量子井戸構造と、を備えることを特徴とす
るＳｉ系半導体デバイス。
【請求項１３】請求項１２記載のＳｉ系半導体デバイ
スであって、前記量子井戸構造は、前記ＳｉＯ₂層と前記半導体領域
とが交互に形成された多重量子井戸構造である、Ｓｉ系
半導体デバイス。
【請求項１４】請求項１２または１３記載のＳｉ系半
導体デバイスであって、前記半導体領域の厚みは１０ｎｍ以下である、Ｓｉ系半
導体デバイス。
【請求項１５】請求項１２ないし１４のいずれかに記
載のＳｉ系半導体デバイスであって、前記Ｓｉ系半導体デバイスは、発光デバイスである、Ｓ
ｉ系半導体デバイス。
【請求項１６】請求項１５記載のＳｉ系半導体デバイ
スであって、前記半導体領域は、０．５ｎｍから６ｎｍの範囲の一様
な厚みを有する半導体層であり、前記発光デバイスは赤色から青色の波長域の光を発光す
るデバイスである、Ｓｉ系半導体デバイス。
【請求項１７】請求項１６記載のＳｉ系半導体デバイ
スであって、前記光のフォトンエネルギは、２．０ｅＶから２．７ｅ
Ｖの範囲である、Ｓｉ系半導体デバイス。