KR20140026262A - 인듐포스파이드 필름의 전사 방법 - Google Patents

인듐포스파이드 필름의 전사 방법 Download PDF

Info

Publication number
KR20140026262A
KR20140026262A KR20130095924A KR20130095924A KR20140026262A KR 20140026262 A KR20140026262 A KR 20140026262A KR 20130095924 A KR20130095924 A KR 20130095924A KR 20130095924 A KR20130095924 A KR 20130095924A KR 20140026262 A KR20140026262 A KR 20140026262A
Authority
KR
South Korea
Prior art keywords
inp
layer
film
doped
substrate
Prior art date
Application number
KR20130095924A
Other languages
English (en)
Inventor
오렐리 타우진
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20140026262A publication Critical patent/KR20140026262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

보강제 기판(9) 상에 InP 필름(11)을 전사하는 방법으로서,
a) InP의 표면층(5) 및 그 하부에 도핑된 InP 박층(4)을 포함하는 구조물(6)을 제공하는 단계;
b) 상기 도핑된 박층(4) 내에 약화된 평면(7)을 형성하고, 상기 표면층(5)을 포함하는 필름(11)의 경계를 이루도록, 상기 표면층(5)을 통해 수소 이온을 주입하는 단계;
c) 상기 표면층(5)을 보강제 기판(9)과 밀접하게 접촉하도록 설치하는 단계; 및
d) 상기 약화된 평면(7)을 분할하고, 상기 보강제 기판(9) 상에 상기 필름(11)을 전사하기 위해 열 처리를 적용하는 단계
를 포함하는 InP 필름의 전사 방법.

Description

인듐포스파이드 필름의 전사 방법{METHOD FOR TRANSFERRING InP FILM}
본 발명은 보강제 기판(stiffener substrate) 상에 InP 필름을 전사하는 방법에 관한 것이다.
Smart Cut™ 기술 하에서, 기판의 분할은 주입된 이온의 타입, 주입 에너지, 주입 도우즈(dose), 주입 전류(또는 전류 밀도, 즉 주입된 표면적에 대한 전류의 비) 및 주입 온도와 같은 여러 가지 인자에 의해 영향을 받을 수 있다.
분할에 적합한 H+ 이온의 주입 조건은 공지되어 있고, 실리콘에 대해, 특히 열-활성화 분할(heat-activated splitting)에 대해 입증되어 있다. 주입 에너지는 전사하고자 하는 층의 두께에 따라 선택된다. 주입 도우즈는 주입 에너지에 의존하는데, 최소의 도우즈는 전형적으로 상기 에너지가 30keV 내지 210keV로 변동될 때 4E16 H/㎠ 내지 6E16 H/㎠ 범위에서 변동된다. 주입 전류는 분할 단계에 큰 영향을 주지 않으면서 수 ㎂ 내지 수 mA 범위에서 조절되고, 공정에 대한 주입 전류의 유일한 영향은, 적용할 분할 열 처리 및/또는 전사되는 두께 및/또는 분할 후 얻어지는 표면의 조도(roughness)가 약간 변동되는 것이다. 마찬가지로, 주입 온도, 즉 주입된 종(species)에 의해 형성되는 약화된(weakened) 평면에서 기판에 도달하는 온도는, 분할 단계에 대해 블로킹 영향을 주지 않으면서 -190℃ 내지 +300℃로 변동될 수 있고; 주입 전류의 경우와 마찬가지로, 공정의 주입 온도는 적용할 분할 열 처리 및/또는 전사되는 두께 및/또는 분할 후 얻어지는 표면의 조도에 대한 약간의 영향을 가질뿐이다.
InP의 경우에, 전사된 필름의 분할 및 품질은 주입 온도에 크게 의존한다는 것이 여러 문헌으로부터 알려져 있는데, 예를 들면, Q.-Y. Tong, Y.-L Chao, J.-J. Haung 및 U. Goesele가 Electron. Lett. 35, 341 (1999)에 발표한 논문 "Low temperature InP layer transfer"에는, InP를 위한 최적의 주입 온도는 150∼200℃ 수준이라고 기재되어 있고, S. Hayashi, D. Bruno, M.S. goorsky가 Appl. Phys. Lett., Vol. 85, No.2, 12 July 2004, p.236-238에 발표한 논문 "Temperature dependence of hydrogen-induced exfoliation of InP"에는, 최적의 온도가 -20℃라고 기재되어 있다. 이러한 평가의 차이는 기판의 도핑, 주입 빔에 의해 공급되는 파워, 주입시 기판의 열 접촉과 같은, 이러한 논문의 저자에 의해 제어될 수 없는 파라미터로부터 유래할 수 있다. 또한, 주입은 진공 하에 수행되기 때문에, 여러 시간 동안 지속될 수 있는 주입 단계를 통해 주입된 기판의 온도를 측정하고 유지하기가 매우 어렵다.
그러나, 본 발명자에 의한 실험 결과, InP에 있어서 열-활성화 분할을 촉진하기 위한 수소의 최적 주입 온도는 120∼180℃의 범위인 것으로 나타났다. 그러나, 사용가능한 InP 기판이 통상적 마이크로일렉트로닉 주입장치(implanter)를 사용하여 주입될 때, 주입 온도는 200℃를 초과하고(예를 들면, 직경 50mm의 기판 상에 20keV 및 100mA에서 주입할 경우 205℃), 이 때문에 후속적 열-활성화 분할은 불가능하다.
본 발명의 목적은 이러한 종래 기술의 단점 중 하나 이상을 극복하는 것이다.
이러한 본 발명의 목적을 위해, 본 발명의 주제는 보강제 기판 상에 InP 필름을 전사하는 방법으로서,
a) InP 표면층 및 그 하부에 도핑된 InP 박층을 포함하는 구조물을 제공하는 단계;
b) 상기 도핑된 박층 내에 약화된 평면(weakened plane)을 형성하고, 상기 표면층을 포함하는 필름의 경계를 이루도록, 상기 표면층을 통해 수소 이온을 주입하는 단계;
c) 상기 표면층을 보강제 기판과 밀접하게 접촉하도록 설치하는 단계; 및
d) 상기 약화된 평면을 분할하고, 상기 보강제 기판 상에 상기 필름을 전사하기 위해 열 처리를 적용하는 단계
를 포함하는 InP 필름의 전사 방법이다.
현재 이용가능한 InP 기판은 대부분 107ohmㆍcm 수준의 비저항을 가지는 기판의 형태로 공급된다. 그러나, 이러한 비저항은 0.4∼0.46 수준의 비교적 낮은 방사율(emissivity)을 의미한다. Stephan Boltzman의 법칙(슈테판 볼츠만의 식은 이하에 기재됨)을 적용함으로써, 물질의 방사율이 높을수록, 주입시 그 물질에 도달하는 온도는 더 낮아진다.
Stephan Boltzman의 식은 다음과 같다:
Figure pat00001
식에서 TO는 주입 챔버의 온도(주위 온도)를 나타내고, T는 물질 내 주입 온도를 나타내고, U는 주입 에너지(단위: V)를 나타내고, I는 전류 밀도(단위: A/㎡)를 나타내고, σ는 슈테판-볼츠만 상수로서 5.67×10-12 Wㆍcm-2ㆍK-4이다.
그러나, 물질의 비저항은 물질의 방사율에 직접적인 영향을 가진다. 본 발명의 방법의 단계 a)에서 물질을 전기적 활성 원소로 도핑하면, 박층의 비저항을 감소시킬 수 있고, 그 결과 방사율을 InP에 대해 0.75∼0.9까지 증가시킬 수 있다. 이 때문에, 방사율이 큰 도핑층에서의 주입 온도는 방사율이 낮은 비도핑 물질에 비해 감소된다. 따라서, 본 발명의 방법에 의하면, 통상적 주입장치를 사용할 때에도, Smart Cut™ 기술에 따라 충분히 재현성 있는 열-활성화 분할을 얻을 수 있다. 본 명세서에서 "필름"이라는 용어는 수십 nm로부터 수 ㎛까지 변동될 수 있는 두께를 가지는 물질의 박층을 의미한다.
하나의 가능한 구현예에 따르면, 상기 밀접하게 접촉시키는 단계 c)는, 표면층과 보강제 기판에 각각 접촉되어 있는 표면 상에 SiO2 층을 증착시킴으로써 직접적인 본딩(분자 본딩이라고도 함)을 보강하고 후속 분할을 용이하게 하는 단계를 포함한다.
하나의 특별한 구현예에 따르면, 표면층은 도핑된 박층과 동일한 도펀트로 도핑되고, 바람직하게는 동일한 농도의 도펀트로 도핑된다. 이러한 방식으로, 구조물은 제조하기가 간단하다.
유리하게는, 도핑된 박층은 1017∼1020 at/㎤의 전기적 활성 도펀트의 농도를 포함하므로, 도핑된 InP 박층은 0.75∼0.9의 방사율을 가지고, 열 처리에 의해 전사되도록 되어 있다.
따라서 이러한 방법에 의하면, 도핑된 InP 박층에서 주입 온도를 120∼180℃의 최적 범위 내로 제한할 수 있으므로, 통상적 마이크로일렉트로닉 주입장치를 사용해도 후속적으로 열-활성화 분할을 얻을 수 있다. 본 명세서에서 "통상적 마이크로일렉트로닉 주입장치"라 함은 다음과 같은 특징을 가지는 주입장치를 의미한다:
- 수 keV 내지 수백 keV 범위의 주입 에너지;
- 수 ㎟ 내지 수 ㎠ 범위의 빔 표면적;
- 기계적, 또는 정전기적, 또는 혼합 스캐닝.
0.75 내지 0.9 범위의 도핑된 InP의 방사율이, 특히 수소 이온의 주입 깊이, 즉 약화된 평면에서 얻어진다는 것을 이해해야 한다.
따라서, 본 발명의 방법은 InP 필름, 특히 저항성(resistive) InP 필름의 재현성 있는 전사를 얻는 데 이용할 수 있는 간단하고 용이한 해법을 제공한다.
하나의 가능한 구현예에 따르면, 단계 a)는
i) 저항성 InP 기판을 제공하는 단계;
ii) S, Sn, Zn, Si, Te, Ge 또는 Se와 같은 도펀트 이온 종(ion species)을 기판에 주입하여, 주입된 표면과 매립층(buried layer) 사이에 표면층의 경계를 이루는 주입된 매립층을 형성하는 단계; 및
ⅲ) 상기 도펀트 이온 종을 전기적으로 활성화하여, 0.75∼0.9 범위의 방사율을 가진 InP 물질로 도핑된 박층을 형성하도록 상기 매립층에 열 처리를 적용함으로써 구조물을 얻는 단계
를 포함한다.
따라서, InP 물질 중에 높은 방사율이 도달될 수 있게 하는 구조물의 제조는 간단히 실행할 수 있고, 재현성 있으며, 비용이 적게 든다. 도펀트를 활성화하기 위한 열 처리는 온도 상승이 급속한(전형적으로는, 1000℃까지 수초 내) RTA(Rapid Thermal Annealing) 또는 통상적 퍼니스를 사용하여 실행될 수 있다. 본 명세서에서 사용하는 "저항성 InP"라는 표현은 107 ohmㆍcm, 108 ohmㆍcm, 또는 그보다 더 높은 비저항을 가지는 InP 물질을 의미한다.
유리하게는, 상기 구조물은 전체적으로 InP로 형성되기 때문에, 열팽창 계수는 구조물의 모든 층에 있어서 동일하다. 이에 따라 상이한 열 처리가 적용될 때 상이한 층들의 팽창이 동일하게 이루어진다. 이러한 방식으로, 표면층 및 그에 따라 전사할 필름에서, 상이한 팽창을 통해 일어날 수 있는 격자 결함이 발생되는 것을 피할 수 있다. 또한, 필름의 전사 후에 새로운 주입 단계를 위해 기판을 재사용할 수 있게 된다. 따라서, 기판은 여러 번 재순환될 수 있다.
또 다른 구현예에 따르면, 단계 a)는 다음으로 이루어지는 단계를 포함한다:
j) 시드층(seed layer)을 포함하는 기판을 표면 상에 제공하는 단계;
k) 상기 시드층 상에 도핑된 InP 박층을 에피탁시(epitaxy) 처리하는 단계;
l) 0.75∼0.9 범위의 방사율을 가지는 상기 도핑된 박층 상에, InP 표면층을 에피탁시 처리하여 구조물을 얻는 단계.
바람직하게는, 상기 시드층은 InP 에피탁시에 적합한 격자 파라미터를 가진다.
유리하게는, 상기 시드층은 저항성 InP를 포함한다.
이러한 변형예에 있어서, 구조물을 제조하는 여러 가지 스테이지에서 구조물의 취급을 피하여 손상 위험성을 줄이며 매우 신속한 실행을 가능하게 하는, 동일한 에피탁시 챔버 내에서 구조물 전체를 형성할 수 있다.
하나의 가능한 구현예에 따르면, 기판은 시드층으로 형성된다. 따라서, 열팽창 계수는 구조물의 모든 층에 있어서 동일한데, 이것은 상이한 열 처리 중에도 팽창이 동일하며, 그에 따라 물질에 결함의 발생이 방지된다는 것을 의미한다.
또 다른 가능한 구현예에 따르면, 기판은 캐리어 기판에 결합된 시드층을 포함한다. 이 경우에, 캐리어 기판의 타입의 선택은 격자 파라미터를 고려할 필요가 없으며, 따라서 저비용이고, 바람직하게는 시드층과 유사한 열팽창 계수 CTE를 가지도록 선택될 수 있다.
바람직하게는, InP 표면층은 고유 InP, 또는 1015∼1016 Fe/㎤ 수준의 전기적으로 활성화된 Fe 도펀트의 농도에 의해 보상된 도핑을 가지는 InP로부터 선택된 저항성 InP로 형성된다. 전형적으로는, 상기 물질의 비저항은 수 107 ohmㆍcm 수준이고, 예를 들면 2×107∼108 ohmㆍcm, 또는 그보다 높다.
따라서, 전사된 InP 필름의 품질을 최적화하면서, 가장 널리 입수가능한 저항성 InP 기판 및 가장 비용이 적고, 특히 크기가 큰(전형적으로는 50mm보다 큰 직경을 가진) 기판을 사용할 수 있다. 본 발명의 방법으로 얻어지는 구조물은 III-V 멀티-정션(multi-junction) 물질 중에 광전지(photovoltaic cell)의 에피탁시를 통한 제조와 같은 응용분야에 유리하게 사용된다.
바람직하게는, 단계 b)는 도핑된 박막에서의 주입 온도가 120∼180℃가 되도록 하는 에너지와 전류 밀도로 수소 이온을 주입하는 단계를 포함한다. 이러한 방식으로, 입수가 용이하고 저가인 통상적 주입장치를 사용하여 InP에서 재현성 있는 열-활성화된 분할을 얻을 수 있다.
본 발명의 기타 측면, 목적 및 이점은, 이하에서 비제한적 예로서 제시된 두 가지 구현예의 설명과 첨부된 도면을 참조함으로써 더욱 명백히질 것이다. 도면에서, 도시된 모든 부분은 보다 용이한 판독을 위해, 반드시 치수 비례로 그려져 있지는 않다. 점선은 약화된 평면을 나타낸다. 설명의 나머지 부분은, 상이한 구현예의 동일하거나, 유사하거나, 동등한 엘리먼트를 단순화하기 위해, 동일한 참조 번호가 부여되어 있다.
본 발명에 의하면, 약화된 평면(7)의 깊이에서 국소적 도핑을 이용하여, 최적의 주입 온도에서 InP 필름을 전사함으로써 물질의 방사율을 국소적으로 높일 수 있는 방법이 제공된다.
도 1 내지 도 7은 본 발명에 따른 방법의 일 구현예를 나타낸다.
도 8 내지 도 13은 본 발명에 따른 방법의 제2 구현예를 나타낸다.
도 1은, 예를 들면 저항성 InP에 있어서, 50mm의 직경을 가진 초기 층(2)으로 형성된 기판(1)을 나타낸다(단계 i). 도 2는 약 150keV의 에너지와 약 5×1014Si/㎠의 도우즈에서 도펀트 이온 종, 예를 들면 Si+ 이온을 주입하여, 초기 층(2)에 주입된 매립층(3)을 형성하는 공정을 나타낸다(단계 ii). 도 3은, 여기에 기재된 경우에, 약 850℃의 온도에서 5초 동안 신속 열 어닐링(RTA)에 의해 열 처리를 적용하여 상기 주입된 도펀트 종을 전기적으로 활성화함으로써, 주입 프로파일에 따라 매립층(3)을 2×1018∼3×1019Si/㎠ 범위의 활성화 도펀트의 농도로 도핑된 박층(4)으로 만드는 공정을 예시한다. 여기에 예시된 경우에 있어서, 이러한 도핑된 박층(4)은 기판의 주입 표면 밑으로 0∼300nm의 깊이에 위치하고(단계 ⅲ), 표면층(5)은 도핑된 박층(4)의 표면부를 형성하며, 따라서 이것도 도핑된다. 변형예로서, 표면(5) 상에 더욱 저항성인 표면층을 얻거나, 표면 상에 InP(특히 저항성 InP)의 표면층을 재-에피탁시(re-epitaxy)하기 위해 보다 깊게 주입할 수 있다. 박층(4)과 표면층(5)은 구조물(6)을 형성한다. 도핑으로 인해, 박층(4)은 기판보다 높은 방사율을 가지며, 여기에 예시된 경우에 있어서, 방사율은 저항성 InP 물질의 경우의 0.4∼0.6이 아닌 0.75∼0.9 주순이다.
도 4는 표면층(5)을 통해 구조물(6)에 이온 종을 주입하여 도핑된 박층(4)에 약화된 평면(7)을 형성하는 공정으로 이루어지는 방법(단계 b)의 단계를 나타낸다. 도시된 구현예에 있어서, 구조물(6)은, 주입시 InP 표면의 손상을 피하기 위해 약 10nm의 두께에 걸쳐 PECVD(플라즈마 강화 화학적 증착법)에 의해 증착된 산화규소, SiO2의 층(8)으로 이미 코팅되어 있다. 이 산화물층(8)은 후속 단계에서 분자 결합을 통해 본딩용으로 사용될 수 있다. 이어서, 통상적 주입장치를 이용하여, 도시된 경우에는 중간 전류와 정전기 스캐닝을 이용하여 가동되는 Varian E200-1000 주입장치를 사용하여 실행된다. 이온 종의 빔에 의해 스캐닝된 전체 표면적 은 9㎠(3cm×3cm)이다. 일반적으로, 주입 파라미터는 약화된 평면(7)이 도핑된 박층(4) 내에 형성되도록 결정되고, 약화된 평면에서의 이러한 박층의 도핑에 의해 주입 온도는 120∼180℃의 범위로 제한될 수 있다. 이 경우에, 주입된 이온 종은 수소로부터 형성되고, 주입 공정은 약 20keV의 에너지, 약 7E16 H/㎠의 도우즈, 및 50㎂의 전류에 의해 수행된다. 이러한 조건 하에서, H+ 이온의 주입 깊이는 약 200nm이므로, 약화된 평면(7)은 n+ 도핑된 InP 박층(4)의 위치에 존재하게 된다. 도핑된 박층(4)에 도달하는 주입 온도는 140℃ 수준이므로, 분할을 얻기 위한 최적의 InP 주입 온도의 범위(120∼180℃의 범위) 내에 있게 된다
도 5와 6은, 여기서는 사파이어 중에, 보강제 기판(9)과 밀접하게 접촉되어 있는, 표면층(5)의 표면, 여기서는 SiO2 중의 층(8)으로 코팅된 표면을 설치하는 단계를 나타낸다(단계 c). 도면 5는 약 10nm의 두께에 걸쳐 PECVD에 의해 산화규소, SiO2의 층(8)이 증착되어 있는 사파이어 보강제 기판(9)을 제조하고, 열적 어닐링에 의해 밀도를 높이고, 세정하고, 화학적, 기계적 폴리싱(CMP)에 의해 폴리싱하는 공정을 보다 명확히 나타낸다. 도 6은, 각각 표면층(5) 및 보강제 기판(9) 상에 존재하는 2개의 SiO2의 층(8)의 표면을 밀접하게 접촉시키는 단계를 나타낸다.
도 7은, 도핑된 박층(4)에 위치한 약화된 평면(7)에서 분할을 야기하도록 열 처리가 적용되는 방법의 단계를 나타낸다(단계 d). 도시된 예에 있어서, 열처리는 200∼300℃ 범위의 온도에서 적용된다. 따라서, 표면층(5)과 도핑된 박층(4)의 잔류 부분(4a)을 포함하는 약화된 평면(7)과 구조물(6)의 표면 사이의 경계를 이루는 필름(11)은, 보강제 기판(9) 상에 전사되는 한편, 기판(1)과 잔류 부분(4a) 반대쪽의 잔류 부분(4b)을 포함하는 주입된 구조물(6)의 네거티브(negative)(12)가 회수될 수 있다. 하나의 가능한 구현예에 따르면, 도시되어 있지 않지만, 네거티브(12)는 새로운 구조물(6)의 제조 및 새로운 필름(11)의 전사에서 재사용되도록 재순환될 수 있다. 도 7에 도시된 경우에 있어서, 약 200nm의 두께를 가지는 InP 필름(11)은 사파이어 보강제 기판(9) 상에 전사된다. 얻어지는 최종적 구조물(13)은 유리하게는 III-V 멀티-정션 광전지(도시되지 않음)를 형성하는 III-V 물질층의 에피탁시를 위한 시드로서 사용될 수 있다.
도시되지 않은 변형예에 따르면, 기판(1)은 앞선 단계에서 캐리어 상에 결합되었거나 에피탁시에 의해 형성된 초기 표면층(2)으로부터 형성될 수 있다.
또한, 도펀트 이온 중은 S, Sn, Zn, Si, Te, Ge 및 Se로부터 선택될 수 있다.
하나의 가능한 구현예에 따르면, 도시되어 있지 않지만, 보강제 기판(9)은 필름(11)과 양호한 분자 결합을 형성할 수 있고, 분할을 위해, 또한 후속적으로 의도하는 응용분야에 관해 양호한 보강 효과를 제공할 수 있는 임의의 물질로 형성될 수 있다.
또한, 전사된 필름(1)의 표면은 후속 단계를 위해 제조될 수 있다.
도 8은 InP의 에피탁시형 성장에 적합한 격자 파라미터를 가지는 시드층(14)으로 형성된 기판(1)을 나타낸다. 유리하게는 상기 시드층은 저항성 InP일 수 있다. 도 9는 국소적 방사율이 약 0.75에 도달할 수 있도록, 1×1017∼1×1010 at/㎠ 범위의 전기적 활성 도펀트의 농도로 도핑된 InP와 같은 도핑된 물질의 박층(4)의 제1 에피탁시를 나타낸다. 도 10은 상기 도핑된 박층(4) 상에 저항성 InP 중에 표면층(5)을 형성하는 데 사용되는 제2 에피탁시를 나타낸다. 이어서, 도 4 내지 7에 이미 도시된 구현예에 따라, 도 11은 175℃ 부위에서 주입 온도가 얻어지고 도핑된 박층(4)에 약화된 평면(7)이 형성될 수 있도록, 통상적 주입장치(20keV-100㎂)를 사용하는 이온 종의 주입 공정을 나타낸다. 수 107 ohmㆍcm 수준의 비저항과 0.4 수준의 방사율을 가지는 비도핑 InP 물질에 있어서, 주입 온도는 약 205℃에 도달한다. 도 12는 주입된 구조물(6)과 보강제 기판(9) 상에 각각 코팅된 2개의 SiO2의 층(8)의 표면을 밀접하게 접촉시키는 공정을 나타낸다. 도 13은 열 처리를 적용하여, 약화된 평면(7)에서 InP 분할을 활성화함으로써 보강제 기판(9) 상에 InP 필름(11)을 전사할 수 있도록 하는 공정을 나타낸다.
따라서, 본 발명은 물질의 방사율을 국소적으로 높이기 위해, 약화된 평면(7)의 깊이에서 국소적 도핑을 이용하여, 최적의 주입 온도에서 InP 필름(11)을 전사하는 방법을 제안한다.
본 발명은 실시예로서 이상과 같이 설명된 구현예에 한정되지 않으며, 기재된 수단들의 모든 기술적 등가물과 변형 및 그것들의 조합은 명백히 본 발명에 포함된다.

Claims (8)

  1. 보강제 기판(9) 상에 InP 필름(11)을 전사하는 방법으로서,
    a) InP의 표면층(5) 및 그 하부에 도핑된 InP 박층(4)을 포함하는 구조물(6)을 제공하는 단계;
    b) 상기 도핑된 박층(4) 내에 약화된 평면(weakened plane)(7)을 형성하고, 상기 표면층(5)을 포함하는 필름(11)의 경계를 이루도록, 상기 표면층(5)을 통해 수소 이온을 주입하는 단계;
    c) 상기 표면층(5)을 보강제(stiffener) 기판(9)과 밀접하게 접촉하도록 설치하는 단계; 및
    d) 상기 약화된 평면(7)을 분할하고, 상기 보강제 기판(9) 상에 상기 필름(11)을 전사하기 위해 열 처리를 적용하는 단계
    를 포함하는 InP 필름의 전사 방법.
  2. 제1항에 있어서,
    상기 표면층(5)이 상기 도핑된 박층(4)의 도펀트와 동일한 도펀트로 도핑되는 것을 특징으로 하는, InP 필름의 전사 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 도핑된 박층(4)이, 1017∼1020 at/㎤ 범위의 전기적 활성 도펀트의 농도를 포함함으로써, 상기 도핑된 박층(4)은 0.75∼0.9 범위의 방사율(emissivity)을 가지는 것을 특징으로 하는, InP 필름의 전사 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 단계 a)는,
    i) 저항성(resistive) InP의 기판(1)을 제공하는 단계;
    ii) S, Sn, Zn, Si, Te, Ge 또는 Se와 같은 도펀트 이온 종(ion species)을 상기 기판(1)에 주입하여, 주입된 표면과 매립층(buried layer)(3) 사이에 표면층(5)의 경계를 이루는 도핑된 매립층(3)을 형성하는 단계; 및
    ⅲ) 상기 도펀트 이온 종을 전기적으로 활성화하여, 0.75∼0.9 범위의 방사율을 가진 InP 물질로 도핑된 박층(4)을 형성하도록 상기 매립층(3)에 열 처리를 적용함으로써 상기 구조물(6)을 얻는 단계
    를 포함하는 것을 특징으로 하는, InP 필름의 전사 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 단계 a)는,
    j) 시드층(seed layer)(14)을 포함하는 기판(1)을 표면 상에 제공하는 단계;
    k) 상기 시드층(14) 상에 도핑된 InP 박층(4)을 에피탁시(epitaxy) 처리하는 단계;
    l) 0.75∼0.9 범위의 방사율을 가지는 상기 도핑된 박층(4) 상에, InP 표면층(5)을 에피탁시 처리하여 상기 구조물(6)을 얻는 단계
    를 포함하는 것을 특징으로 하는, InP 필름의 전사 방법.
  6. 제5항에 있어서,
    상기 시드층(14)이, 저항성 InP를 포함하는 것을 특징으로 하는, InP 필름의 전사 방법.
  7. 제1항, 또는 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 InP 표면층(5)이, 고유 InP, 또는 1015∼1016 Fe/㎤ 수준의 전기적으로 활성화된 Fe 도펀트의 농도에 의해 보상된 도핑을 가지는 InP로부터 선택된 저항성 InP로 형성되는 것을 특징으로 하는, InP 필름의 전사 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 단계 b)가, 상기 도핑된 박층(4)에서의 주입 온도가 120∼180℃의 범위가 되도록 하는 에너지 및 전류 밀도에서 수소 이온을 주입하는 단계를 포함하는 것을 특징으로 하는, InP 필름의 전사 방법.
KR20130095924A 2012-08-23 2013-08-13 인듐포스파이드 필름의 전사 방법 KR20140026262A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR12/57969 2012-08-23
FR1257969A FR2994766B1 (fr) 2012-08-23 2012-08-23 Procede de transfert d'un film d'inp

Publications (1)

Publication Number Publication Date
KR20140026262A true KR20140026262A (ko) 2014-03-05

Family

ID=47351834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130095924A KR20140026262A (ko) 2012-08-23 2013-08-13 인듐포스파이드 필름의 전사 방법

Country Status (8)

Country Link
US (1) US9123641B2 (ko)
EP (1) EP2701185B1 (ko)
JP (1) JP6250979B2 (ko)
KR (1) KR20140026262A (ko)
CN (1) CN103632924B (ko)
FR (1) FR2994766B1 (ko)
SG (1) SG2013057799A (ko)
TW (1) TWI626679B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
CN109963967B (zh) * 2017-03-31 2021-07-20 Ｊｘ金属株式会社 化合物半导体及化合物半导体单晶的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658892B2 (ja) * 1987-03-19 1994-08-03 シャープ株式会社 半導体ウエハ
JP2003092269A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 化合物半導体の処理方法及び半導体装置
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
US20070079751A1 (en) * 2003-07-17 2007-04-12 Fumio Matsumoto Inp single crystal, gaas single crystal, and method for production thereof
TW200529459A (en) * 2003-12-02 2005-09-01 California Inst Of Techn Wafer bonded epitaxial templates for silicon heterostructures
WO2005060723A2 (en) * 2003-12-02 2005-07-07 California Institute Of Technology Wafer bonded epitaxial templates for silicon heterostructures
US20080311686A1 (en) * 2005-08-03 2008-12-18 California Institute Of Technology Method of Forming Semiconductor Layers on Handle Substrates
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method

Also Published As

Publication number Publication date
FR2994766A1 (fr) 2014-02-28
CN103632924A (zh) 2014-03-12
US20140057423A1 (en) 2014-02-27
JP2014042031A (ja) 2014-03-06
TWI626679B (zh) 2018-06-11
JP6250979B2 (ja) 2017-12-20
US9123641B2 (en) 2015-09-01
FR2994766B1 (fr) 2014-09-05
SG2013057799A (en) 2014-03-28
TW201415539A (zh) 2014-04-16
EP2701185A1 (fr) 2014-02-26
EP2701185B1 (fr) 2017-11-08
CN103632924B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
KR101353970B1 (ko) 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법
KR101406090B1 (ko) 반도체 층 내 결함 치유 방법
US7615463B2 (en) Method for making thin layers containing microcomponents
US20160372327A1 (en) Method for Using Heated Substrates for Process Chemistry Control
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
KR101913174B1 (ko) 물질에서 크랙을 형성하는 방법
US20210118936A1 (en) Front-side type image sensors
US20110183493A1 (en) Process for manufacturing a structure comprising a germanium layer on a substrate
US20050282358A1 (en) Method for transferring an electrically active thin layer
US20180330981A1 (en) Method for Thinning Substrates
KR20090007373A (ko) Ｓｏｉ웨이퍼의 제조방법
KR20140026262A (ko) 인듐포스파이드 필름의 전사 방법
US9385187B2 (en) High breakdown N-type buried layer
TW201145360A (en) Semiconductor structure made using improved ion implantation process
JP7392243B2 (ja) 表面イメージセンサの基板の製造プロセス
CN107154379A (zh) 绝缘层上顶层硅衬底及其制造方法
KR20230011297A (ko) 무선 주파수 응용을 위한 반도체-온-절연체 기판을 제조하는 공정
CN114730732A (zh) 制造用于射频应用的绝缘体上半导体衬底的方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid