KR101870476B1 - 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 - Google Patents

핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 Download PDF

Info

Publication number
KR101870476B1
KR101870476B1 KR1020137024403A KR20137024403A KR101870476B1 KR 101870476 B1 KR101870476 B1 KR 101870476B1 KR 1020137024403 A KR1020137024403 A KR 1020137024403A KR 20137024403 A KR20137024403 A KR 20137024403A KR 101870476 B1 KR101870476 B1 KR 101870476B1
Authority
KR
South Korea
Prior art keywords
wafer
handle wafer
handle
resistivity
oxygen
Prior art date
Application number
KR1020137024403A
Other languages
English (en)
Other versions
KR20140019350A (ko
Inventor
제프리 엘. 리베르트
루 페이
로버트 더블유. 스탠들리
Original Assignee
썬에디슨, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썬에디슨, 인크. filed Critical 썬에디슨, 인크.
Publication of KR20140019350A publication Critical patent/KR20140019350A/ko
Application granted granted Critical
Publication of KR101870476B1 publication Critical patent/KR101870476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

실리콘-온-인슐레이터 구조체의 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체가 개시된다. 그러한 실리콘-온-인슐레이터 구조체를 생산하는 방법도 제공된다. 예시적인 방법은 핸들 웨이퍼에 새로운 비저항 프로파일을 생성하기 위해 불균일 열적 도너 프로파일을 생성하는 단계와 및/또는 핸들 웨이퍼의 도펀트 프로파일을 변경하는 단계를 포함한다. 방법은 하나 이상의 SOI 제조 단계 또는 전자 디바이스(예컨대 RF 디바이스) 제조 단계를 포함할 수 있다.

Description

핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법{SILICON ON INSULATOR STRUCTURES HAVING HIGH RESISTIVITY REGIONS IN THE HANDLE WAFER AND METHODS FOR PRODUCING SUCH STRUCTURES}
본 출원은 2011년 3월 16일자로 출원된 미국 가출원 번호 61/453,409 및 2011년 10월 11일자로 출원된 미국 가출원 번호 61/545,891의 이득을 청구하고, 이들 둘은 여기에 참고로 포함된다.
본 개시의 분야는 실리콘-온-인슐레이터 구조체에 관한 것으로, 특히, 실리콘-온-인슐레이터 구조체의 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체에 관한 것이다. 본 개시는 또한 그러한 실리콘-온-인슐레이터 구조체를 제조하기 위한 방법에 관한 것이다.
고 비저항 실리콘은 무선-주파수(radio frequency; RF) 애플리케이션에 아주 적합한 것으로 알려져 있다. 특히, 고 비저항 실리콘은 RF 전력 손실을 줄이는 것으로 알려져 있어 RF 시스템의 능동 소자와 수동 소자에 유용하고, 분리 속성(isolation property)을 개선하는 것으로 알려져 있다. 고 비저항 핸들 웨이퍼를 갖는 실리콘-온-인슐레이터 구조체(silicon on insulator structures; SOI 구조체)는 고 비저항 벌크 실리콘 웨이퍼에 비해 수율이 증가하고 디바이스 성능이 증가한다는 것을 특징으로 한다.
그러한 SOI 구조체는 다수의 RF 애플리케이션에 적용될 수 있다. 예를 들면, 고 비저항 핸들 웨이퍼를 갖는 SOI 구조체는, IEEE Electron Device Letters, Vol.26, No.1 (2005)에 Fiorenza 등에 의해 "RF Power Performance of an LDMOSFET on High-Resistivity SOI"로 보고된 바와 같은, 동일 칩 상에 디지털 로직과 메모리를 구비한 고성능 RF 회로에 이용될 수 있다. 고 비저항 SOI 구조체 상에 구축된 LDMOSFET은, 예를 들어, 휴대 전화, 무선 LAN, 고정 무선 및 방사선 경화 애플리케이션을 포함하는 집적 RF 전력 애플리케이션에서 다양하게 이용된다.
고 비저항 기판 상에 구축된 SOI 구조체는 소위 초크랄스키법(Czochralski method)에 의해 용해된 실리콘(그 안에 있는 불순물은 비저항을 증가시키기 위해 카운터-도핑(counter-doped)될 수 있음)으로부터 도출한 잉곳(ingot)으로 생산된 핸들 웨이퍼를 이용하여 형성될 수 있다. 그러나 폴리실리콘 용융체(melt) 및/또는 도가니(crucible) 등에서 트레이스 도펀트 불순물(trace dopant impurity)은 비저항을 목표값에서 크게 변화시킬 수 있고, 대부분의 도펀트 불순물의 분리 계수(segregation coefficient)는 유니티(unity)와 동일하지 않음에 따라 결정이 도출될 때에 용융체 내의 도펀트 불순물의 농도가 달라질 것이기 때문에, 그러한 핸들 웨이퍼를 믿을 수 있게 제조하는 것이 어렵다. 더욱이, 초크랄스키 성장 실리콘은 비교적 높은 격자간(interstitial) 산소 농도를 가질 수 있다. 특정 디바이스 처리 단계동안, 이러한 산소는 응집하여 웨이퍼의 비저항에 영향을 미치는 열적 도너(thermal donors)를 형성할 수 있다. 게다가, 고 비저항 핸들 웨이퍼는 유전체층(예컨대, 매립된 산화물층) 근처의 표면 반전층의 형성에 영향을 받기 쉽다. 기판 표면의 반전(예컨대, 계면을 손상시키거나 계면에서 폴리실리콘의 층을 이용하는 것)을 방지하는 방법은 비싸고 SOI 제조 처리에 복잡성을 더하기 때문에 일반적으로는 바람직하지 않다.
RF 애플리케이션, 특히 고성능 RF 회로에 이용될 때, 개선된 신뢰성 및 수율을 보이는 SOI 구조체에 대한 필요성이 계속해서 존재한다. 또한, 그러한 SOI 구조체를 준비하기 위한 방법, 특히, 그러한 구조체가 믿을 만하고 비용에 있어서 효율적인 방식으로 제조되게 할 수 있는 방법에 대한 필요성이 계속해서 존재한다.
본 개시에 대한 하나의 양상은 핸들 웨이퍼, 실리콘 디바이스층, 및 상기 핸들 웨이퍼와 상기 실리콘 디바이스층 사이의 유전체층을 구비한 실리콘-온-인슐레이터 구조체를 준비하기 위한 방법에 관한 것이다. 핸들 웨이퍼는 축, 반경, 전면(front surface), 후면(back surface), 및 전면에서 후면으로 축 방향으로 연장하는 주변 에지를 구비한다. 핸들 웨이퍼의 전면은 유전체층과 계면(interface)을 형성한다. 핸들-유전체 계면과 후면은 축과 직교한다. 핸들 웨이퍼는 핸들-유전체 계면으로부터 후면을 향해 축 방향으로 깊이 Dsl로 연장하는 표면층을 더 포함한다. 표면층은 고 비저항 영역을 포함한다. 핸들 웨이퍼는 표면층으로부터 상기 후면을 향해 연장하는 벌크층을 포함한다. 핸들 웨이퍼는, 고-비저항 영역에 피크 비저항이 존재하는 비저항 프로파일을 갖고, 비저항은 일반적으로 피크 비저항으로부터 벌크층을 향해 갈수록 감소한다. 방법은 소정의 도펀트 농도와 격자간 산소 농도를 갖는 핸들 웨이퍼를 선택하는 단계를 포함한다. 핸들 웨이퍼에는 p형 또는 n형인 제1 타입의 도펀트가 도핑된다. (1) 핸들 웨이퍼에 산소의 불균일한 분포를 형성하도록 산소를 핸들 웨이퍼의 내부 또는 외부로 확산시키고, 열적 도너의 불균일한 분포를 형성하도록 산소의 불균일한 분포를 갖는 웨이퍼를 어닐하는 것; 및 (2) p형 또는 n형 도펀트 중 어느 하나로서 제1 타입과 다른 형인 제2 타입의 도펀트를 핸들 웨이퍼의 표면층에 도핑하는 것 중 적어도 하나에 의해 핸들 웨이퍼의 표면층에 고 비저항 영역이 형성된다. 도너 웨이퍼의 적어도 하나의 표면 및/또는 핸들 웨이퍼의 전면에 유전체층이 형성된다. 접합 웨이퍼를 형성하기 위해 도너 웨이퍼와 핸들 웨이퍼가 접합되는데, 여기서, 도너 웨이퍼와 핸들 웨이퍼는 유전체층에 의해 축을 따라 분리된다. 유전체층은 도너 웨이퍼와 유전체층 사이에 도너-유전체 계면을 형성하고, 유전체층과 핸들 웨이퍼의 전면 사이에 핸들-유전체 계면을 형성한다. 접합 웨이퍼는 도너-유전체 계면, 핸들-유전체 계면 또는 2개의 계면 사이의 유전체층에 위치한 접합 계면을 포함한다. 실리콘층이 유전체층에 계속 접합되어 있도록 접합 웨이퍼로부터 도너 웨이퍼의 일부가 제거되어, 실리콘 온 인술레이터 구조체를 형성한다.
본 개시의 또 다른 양상은 핸들 웨이퍼, 실리콘 디바이스층, 및 핸들 웨이퍼와 실리콘 디바이스층 사이의 유전체층을 포함하는 실리콘-온-인슐레이터 구조체에 관한 것이다. 핸들 웨이퍼는 유전체층과의 계면을 형성하고, 축, 반경, 후면, 및 핸들-유전체 계면으로부터 후면으로의 축 방향으로 연장하는 주변 에지를 구비한다. 핸들-유전체 계면과 후면은 축과 직교한다. 핸들 웨이퍼는 핸들-유전체 계면으로부터 후면을 향해 축 방향으로 깊이 Dsl로 연장하는 표면층을 포함한다. 표면층은 고 비저항 영역을 포함한다. 핸들 웨이퍼는 표면층으로부터 후면을 향해 연장하는 벌크층을 포함한다. 핸들 웨이퍼는 고 비저항 영역에 피크 비저항(Rpeak)이 존재하는 비저항 프로파일을 갖고, 비저항은 일반적으로 피크 비저항으로부터 핸들-유전체 계면으로 향해 갈수록 그리고 피크 비저항으로부터 벌크층으로 향해 갈수록 감소한다. 피크 비저항은 계면으로부터 적어도 1㎛ 떨어진 곳에 생긴다.
본 개시의 또 다른 양상은 핸들 웨이퍼, 실리콘 디바이스층, 및 핸들 웨이퍼와 실리콘 디바이스층 사이의 유전체층을 포함하는 실리콘-온-인슐레이터 구조체에 관한 것이다. 핸들 웨이퍼는 유전체층과의 계면을 형성하고, 축, 반경, 후면, 및 핸들-유전체 계면으로부터 후면으로의 축 방향으로 연장하는 주변 에지를 구비한다. 핸들-유전체 계면과 후면은 축과 직교한다. 핸들 웨이퍼는 핸들-유전체 계면으로부터 후면을 향해 축 방향으로 깊이 Dsl로 연장하는 표면층을 포함한다. 표면층은 고 비저항 영역을 포함한다. 핸들 웨이퍼는 표면층으로부터 후면을 향해 연장하는 벌크층을 포함하고, 벌크층은 평균 비 비저항(Rbulk)을 갖는다. 고 비저항 영역은 적어도 약 50%까지 벌크의 비저항(Rbulk)을 초과하는 고 비저항 영역 전역의 비저항을 갖고, 고 비저항 영역은, 축 방향에서 측정된, 적어도 약 1㎛의 두께(Dres)를 갖는다.
본 개시의 또 다른 양상은 핸들 웨이퍼, 실리콘 디바이스층, 및 핸들 웨이퍼와 실리콘 디바이스층 사이의 유전체층을 포함하는 실리콘-온-인슐레이터 구조체에 관한 것이다. 핸들 웨이퍼는 유전체층과의 계면을 형성하고, 축, 반경, 후면, 및 핸들-유전체 계면으로부터 후면으로 축 방향으로 연장하는 주변 에지를 구비한다. 핸들-유전체 계면과 후면은 축과 직교한다. 표면층은 핸들-유전체 계면으로부터 후면을 향해 축 방향으로 깊이 Dsl로 연장한다. 표면층은 그 안에 p-n 접합을 갖는다. 핸들 웨이퍼는 표면층으로부터 후면을 향해 연장하는 벌크층을 포함한다. 핸들 웨이퍼는 p형 또는 n형 도펀트 중 어느 하나인 제1 타입의 도펀트를 포함한다. 핸들 웨이퍼는 또한 p형 또는 n형 도펀트 중 어느 하나로서 제1 타입과는 상이한 제2 타입의 도펀트를 포함한다. 제2 타입의 도펀트는 핸들 웨이퍼의 표면에 또는 그 근처에 피크 농도를 갖는다. 전면에서 제2 타입의 도펀트의 농도는 핸들 웨이퍼에서 제1 타입의 도펀트의 평균 농도를 초과한다. 제2 타입의 도펀트의 농도는 일반적으로 핸들 웨이퍼의 전면으로부터 벌크층을 향해 갈수록 감소한다. 제2 타입의 도펀트의 농도는 표면층에서 포인트 Pequal에서 제1 타입의 도펀트의 농도와 실질적으로 동일하다. Pequal로부터 벌크층을 향해 갈수록 제2 타입의 도펀트의 농도는 제1 타입의 도펀트의 농도보다 작다.
본 개시의 또 다른 양상에서, 실리콘-온-인슐레이터 구조체는 핸들 웨이퍼, 실리콘 디바이스층, 및 핸들 웨이퍼와 실리콘 디바이스층 사이의 유전체층을 포함한다. 핸들 웨이퍼는 유전체층과의 계면을 형성하고, 축, 반경, 후면, 및 핸들-유전체 계면으로부터 후면으로 축 방향으로 연장하는 주변 에지를 구비한다. 핸들-유전체 계면과 후면은 축과 직교한다. 표면층은 핸들-유전체 계면으로부터 후면을 향해 축 방향으로 깊이 Dsl로 연장한다. 핸들 웨이퍼는 표면층으로부터 후면을 향해 연장하는 벌크층을 포함한다. 핸들 웨이퍼는 p형 또는 n형 도펀트 중 어느 하나인 제1 타입의 도펀트를 포함한다. 핸들 웨이퍼가 후속 열적 도너 생성 어닐 시에 표면층에 p-n 접합을 형성할 수 있도록, 핸들 웨이퍼는 표면층에 산소 농도 프로파일을 갖는다.
본 개시에 대한 위에서 설명한 양상들과 관련하여 설명된 특징들에 대한 다양한 개선이 존재한다. 또한, 본 개시에 대한 위에서 설명한 양상들에는 추가 특징들 역시 포함될 수 있다. 이러한 개선들 및 추가 특징들은 개별적으로 또는 임의의 조합으로 존재할 수 있다. 예를 들면, 본 개시에 대해 예시한 실시예들 중 임의의 것과 관련하여 아래 논의된 다양한 특징들은 본 개시에 대한 위에서 설명한 양상들 중 임의의 것에 단독으로 또는 임의의 조합으로 포함될 수 있다.
도 1은 그 안에 (그러나 아래 설명된 바와 같이 반드시 표면 자체일 필요는 없음) 고 비저항 영역을 갖는 표면층을 구비한 핸들 웨이퍼를 갖는 실리콘-온-인슐레이터 구조체이다.
도 2는, 본 개시에 대한 실시예들에 따라, 표면층에 비저항 피크를 갖는 비저항 프로파일을 형성하기 위해 추가 처리가 실시될 수 있는 웨이퍼 벌크 전역에 걸쳐 일반적으로 균일한 고 비저항을 갖는 예시적인 p형 핸들 웨이퍼에서의 억셉터(p형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 3은, 도 2의 핸들 웨이퍼에 산소 내-확산 프로세스(oxygen in-diffusion process) 및 열적 도너 생성 어닐(thermal donor generating anneal)이 실시된 후의 억셉터(p형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 4는, 드라이브-인 어닐 후에 그 전면을 통해 n형 도펀트가 도핑된 예시적인 p형 핸들 웨이퍼에서의 억셉터(p형 도펀트)와 도너(n형 도펀트)의 수를 보여주는 그래프이다.
도 5는, 드라이브-인 어닐 후에 그 전면을 통해 n형 도펀트가 도핑된 예시적인 p형 핸들 웨이퍼에서의 억셉터(p형 도펀트), 도너(n형 도펀트) 및 열적 도너의 수를 보여주는 그래프이다.
도 6은, 본 개시에 대한 실시예들에 따라, 표면층에 비저항 피크를 갖는 비저항 프로파일을 형성하기 위해 추가 처리가 실시될 수 있는 웨이퍼 벌크 전역에 걸쳐 일반적으로 균일한 고 비저항을 갖는 예시적인 p형 핸들 웨이퍼에서의 억셉터(p형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 7은, 도 6의 핸들 웨이퍼에 산소 외-확산 프로세스(oxygen out-diffusion process)와 열적 도너 생성 어닐이 실시된 후의 억셉터(p형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 8은 p형 표면 오염물을 갖는 핸들 웨이퍼에 산소 외-확산 프로세스, 열적 도너 생성 어닐 및 드라이브-인 어닐이 실시된 후의 억셉터(p형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 9는, 본 개시에 대한 실시예들에 따라, 표면층에 비저항 피크를 갖는 비저항 프로파일을 형성하는데 적합한 예시적인 n형 핸들 웨이퍼에서의 도너(n형 도펀트)와 열적 도너의 수를 보여주는 그래프이다.
도 10은, 드라이브-인 어닐 후에 도 8의 핸들 웨이퍼에 그 표면을 통해 p형 도펀트가 도핑된 후의 도너(n형 도펀트), 억셉터(p형 도펀트) 및 열적 도너의 수를 보여주는 그래프이다.
도 11은 예 1에 따라 생산된 2개의 핸들 웨이퍼에 대한 비저항 프로파일을 보여주는 그래프이다.
도 12는 그 위에 유전체층이 배치된 도너 웨이퍼의 단면도이다.
도 13은 핸들 웨이퍼에 접합된 도너 웨이퍼와 유전체층의 단면도이다.
도 14는 클리브 플레인(cleave plane)에서 도너 웨이퍼를 클리빙할 때의 SOI 구조체의 단면도이다.
도 15는 예 2에 따라 생산된 제1 핸들 웨이퍼에 대한 비저항 프로파일, 모델링된 산소 함량 및 p형과 n형 비저항을 보여주는 그래프이다.
도 16은 예 2에 따라 생산된 제2 핸들 웨이퍼에 대한 비저항 프로파일, 모델링된 산소 함량 및 p형과 n형 비저항을 보여주는 그래프이다.
도면 전체에 걸쳐 대응하는 참조 번호는 대응하는 부분들을 나타낸다.
본 개시에 따르면, 유전체층 계면에 또는 그 근처에 고 비저항 영역을 갖는 표면층을 구비한 핸들 웨이퍼를 갖는 SOI 구조체가 제공된다. 일반적으로, 핸들 웨이퍼는 핸들 웨이퍼의 후면을 향해 갈수록 일반적으로 감소하는 비저항을 갖는 고 비저항 영역에 피크 비저항이 존재하는 비저항 프로파일을 갖는다. 일부 실시예에서, 비저항은 또한 유전체-핸들 계면을 향해 갈수록 감소한다. 특정한 이론에 구속되지 않고, 그러한 비저항 프로파일을 갖는 SOI 구조체는 고조파 왜곡이 작고 및/또는 핸들 웨이퍼 표면의 반전에 영향을 덜 받는것으로 생각된다.
이제, 도 1을 참조하면, 본 개시의 하나 이상의 실시예에 따라 생산된 SOI 구조체(31)를 보여준다. SOI 구조체(31)는 핸들 웨이퍼(10), 실리콘층(25), 및 핸들 웨이퍼(10)와 실리콘층(25) 사이의 유전체층(15)을 포함한다. 핸들 웨이퍼(10)는 유전체층(15)과의 계면(40)을 형성한다. 핸들 웨이퍼(10)는 일반적으로 얇은 원통이며, 축, 반경, 후면(43), 및 핸들-유전체 계면(40)으로부터 후면(43)으로 축 방향으로 연장하는 주변 에지(39)를 갖는다. 핸들-유전체 계면(40)과 후면(43)은 축과 직교한다. 핸들 웨이퍼(10)는 핸들-유전체 계면(40)으로부터 후면(43)을 향해 축 방향으로 깊이 DSL로 연장하는 표면층(44)을 포함한다. 표면층(44)은 그 안에 비저항 피크를 갖는 고 비저항 영역(미도시)을 포함한다. 표면층(44)으로부터 후면(43)을 향해 벌크층(bulk layer; 52)이 연장한다. 핸들 웨이퍼(10)는, 피크 비저항으로부터 벌크층(52)을 향해 갈수록 일반적으로 감소하는 비저항을 갖는 고 비저항 영역에 피크 비저항이 존재하는 비저항 프로파일을 갖는다. 일부 실시예에서, 비저항은 또한 피크 비저항으로부터 핸들-유전체 계면(40)을 향해 갈수록 감소한다.
다층 구조체, 특히 실리콘-온-인슐레이터 구조체 및 실리콘-온-인슐레이터 구조체를 생산하기 위한 방법은 일반적으로 당업자에게 잘 알려져 있다(예를 들어, 미국 특허 번호 5,189,500, 5,436,175 및 6,790,747를 참조하고, 이들 각각은 모든 관련있고 일관된 목적을 위해 여기에 참조로 포함됨). 다층 구조체를 만들기 위한 예시적인 프로세스에서, 2개의 별개의 구조체가 준비되고, 접합 계면을 따라 함께 접합되고, 그 다음에, 시닝(thin)(예컨대, 주입(implantation)에 의해 및/또는 에칭, 그라인딩 등에 의해 형성될 수 있는 분리면(separation plane)을 따른 박리(delamination)에 의해 그 일부를 제거)된다. 하나의 구조체는 통상적으로 "핸들" 웨이퍼(또는 구조체)로 지칭되고, 다른 하나는 통상적으로 "도너(donor)" 웨이퍼(또는 구조체)로 지칭된다. 도너와 핸들을 함께 접합하기 전에, 도너 웨이퍼, 핸들 웨이퍼 또는 양측의 표면에 유전체층이 형성(예컨대, 증착 또는 성장)될 수 있다. 이와 관련하여, 본 개시의 범위로부터 벗어나지 않고, 예를 들어, 에피택셜층 트랜스퍼 프로세스와 같은, SOI 구조체를 준비하는 다른 방법들이 이용될 수 있다.
통상적으로, 적어도 도너 웨이퍼, 더 통상적으로는, 도너 웨이퍼와 핸들 웨이퍼 둘 다는 단결정 실리콘 웨이퍼로 이루어지지만, 본 개시로부터 벗어나지 않고 다층(multi-layered) 및/또는 이종층(heterolayered) 구조체와 같은 다른 출발 구조체(및 특히, 다른 도너 웨이퍼 구조체)가 이용될 수 있다는 것에 유의해야 한다.
핸들 웨이퍼는 단결정 실리콘 또는 실리콘 게르마늄 합금일 수 있으며, 바람직하게는, 단결정 실리콘 웨이퍼이다. 도너 웨이퍼는 실리콘, 게르마늄, 비화 갈륨, 실리콘 게르마늄, 질화 갈륨, 질화 알루미늄, 및 이들의 조합을 포함할 수 있다. 그러나, 통상적으로, 본 개시의 방법에 따라 이용되는 핸들 웨이퍼와 도너 웨이퍼는 단결정 실리콘 웨이퍼이며, 일반적으로, 종래의 초크랄스키 결정 성장법에 따라 성장된 단결정 잉곳이 슬라이스된 단결정 실리콘 웨이퍼이다. 그에 따라, 하기 논의에서는, 예시적인 목적으로, 특정 형태의 다층 구조체, 즉 SOI 구조체를 자주 언급한다. 이와 관련하여, 본 개시에 따라 이용된 핸들 웨이퍼 및/또는 도너 웨이퍼(및 심지어 아래 설명된 연마 및 세정 단계가 실시된 벌크 실리콘 웨이퍼)는, 예를 들어, 150mm, 200mm, 300mm, 300mm보다 큰, 또는 심지어 450mm의 직경 웨이퍼를 포함하는 당업자가 사용하기에 적합한 임의의 직경일 수 있다는 것에 유의해야 한다.
본 개시의 실시예들에 따르면, 본 개시의 SOI 구조체를 생산하는데 이용되는 출발 핸들 웨이퍼에는 하나 이상의 p형 도펀트나 하나 이상의 n형 도펀트 중 어느 하나가 도핑된다. 통상적인 n형 도펀트는, 예를 들어, 인, 비소 및 안티몬을 포함한다. 통상적인 p형 도펀트는, 예를 들어, 붕소, 알루미늄 및 갈륨을 포함한다. 도펀트(들)에 무관하게, 도펀트(들)의 총 농도는 핸들 웨이퍼가 적어도 약 50 ohmㆍcm의 비저항(즉, 벌크 비저항)을 갖게 하는 정도이다. 본 개시의 일부 실시예에서, 출발 기판은 적어도 약 100 ohmㆍcmm, 적어도 약 250ohmㆍcm, 적어도 약 500 ohmㆍcm, 적어도 약 1,000 ohmㆍcm, 또는 심지어 적어도 약 5,000 ohmㆍcm(예컨대, 약 50 ohmㆍcm 내지 약 10,000 ohmㆍcm, 약 100 ohmㆍcm 내지 약 5,000 ohmㆍcm, 또는 약 100 ohmㆍcm 내지 약 1,000 ohmㆍcm)의 비저항을 갖는다.
하나 이상의 p형 또는 n형 도펀트에 더해, 아래 설명된 본 개시의 방법에 따라 고 비저항 영역이 형성되는 출발 핸들 웨이퍼는 산소를 함유할 것이다. 일반적으로, 출발 핸들 웨이퍼는, 약 1.5x1017 내지 약 9x1017 atoms/cm3 범위 내의, 또는 약 1.5x1017부터 약 9x1017 atoms/cm3까지의(예컨대, 약 3ppma부터 약 18ppma까지, 더 바람직하게는, 약 4ppma부터 약 7ppma까지 또는 심지어 약 8ppma까지) 산소 농도와 같이, 초크랄스키 성장 실리콘에 전형적인 산소 농도를 가질 것이다. 일부 실시예에서, 산소 농도는 심지어 약 3ppma보다 더 작을 수 있다. 그러나, 본 개시의 범위로부터 벗어나지 않고 산소 농도는 매우 다양할 수 있다는 것에 유의해야 한다. 일반적으로, 단결정 실리콘 웨이퍼는 초크랄스키 프로세스에 의해 통상적으로 얻을 수 있는 범위 내의 또는 심지어 외의 산소 농도를 가질 수 있다.
핸들 웨이퍼가 선택되면, 웨이퍼 벌크를 향해 갈수록 일반적으로 감소하는 비저항을 갖는 핸들 웨이퍼의 표면에 또는 핸들 웨이퍼의 표면으로부터 한 거리(a distance)(예컨대, 표면으로부터 약 1㎛ 이상)에 피크 비저항이 형성되는, 비저항 프로파일을 생성하기 위해 다수의 대안적인 프로세스 단계들(이들은 또한 조합하여 수행될 수 있음) 중 적어도 하나가 실시된다. 비저항 프로파일을 조작하는데 이용되는 프로세스 단계들은 출발 핸들 웨이퍼의 도펀트 형(즉, p형 또는 n형) 및 농도 및/또는 산소 농도에 기초하여 선택된다.
도펀트의 형 및 농도에 따라, 그리고 열적 도너(thermal donor)의 추후 형성에 영향을 미치는 산소 농도에 따라, 핸들 웨이퍼의 산소 프로파일은 외-확산(out-diffusion) 또는 내-확산(in-diffusion) 프로세스에 의해 조작될 수 있고, 및/또는 핸들 웨이퍼의 벌크 비저항을 초과하는 비저항을 갖는 핸들 웨이퍼의 고 보상(highly compensated) 영역을 생성하기 위해 도펀트 농도가 달라질 수 있다. 아래 설명된 그러한 고-비저항 영역을 생성하기 위한 방법들은 예시적인 것이며 제한하는 의미로 고려되어서는 안 된다는 것에 유의해야 한다. 이와 관련하여, 수많은 조합으로 인해 도펀트 형, 도펀트 농도 및 산소 농도의 모든 조합이 설명될 수 있는 것은 아니다. 당업자라면, 아래 설명된 예시적인 방법을 참조하여, 예시되지 않은 조합에 대해서도 핸들 웨이퍼에 고 비저항 영역을 생성하기 위한 방법을 결정할 수 있다.
P형 출발 핸들 웨이퍼(P-type Starting Handle Wafers)
p형 핸들 웨이퍼에서 고 비저항 영역은 웨이퍼에서 산소의 농도(즉, 산소로부터 생기는 열적 도너의 형성)와 p형 도펀트의 농도에 따라 2가지 방법 중 적어도 하나에 의해 형성될 수 있다. p형 도펀트는 핸들 웨이퍼에서 전자 억셉터(electron acceptor)로서 역할한다. 따라서, (1) 웨이퍼에서 열적 도너의 형성을 위한 템플릿으로서 역할하는 산소 프로파일을 생성함으로써 웨이퍼에서 보상이 달성될 수 있다. 산소 프로파일이 형성된 웨이퍼에 열적 도너 생성 어닐링을 실시하면, 템플릿에 따라 열적 도너가 형성되어 전자 억셉터와 결합하여 비저항 프로파일에 영향을 미치게 된다. 일부 실시예에서, (열적 도너 형성 전에 산소의 내-확산 또는 외-확산 중 어느 하나에 의해 조작된) 웨이퍼에서 열적 도너 프로파일은 웨이퍼 두께 내의 일부 포인트에서 열적 도너의 수가 도펀트 억셉터(즉, p형 도펀트)의 수와 실질적으로 동일하도록 되고, 및/또는 (2) n형 도펀트(및 또한 존재하는 경우 열적 도너)의 수가 도펀트 억셉터의 수와 실질적으로 동일하도록 웨이퍼에 n형 도펀트가 도핑된다.
도 2에 도시된 바와 같은 본 개시의 일부 실시예에서, 출발 p형 웨이퍼는, (예컨대 약 400℃ 내지 450℃에서 1 내지 2시간 동안) 웨이퍼에 열적 도너 생성 어닐링을 실시하면, 열적 도너의 수(NTD)가 억셉터(즉, p형 도펀트)의 수(Na)보다 작도록, 비교적 낮은 산소 농도를 갖는다. 이러한 핸들 웨이퍼는 p형 웨이퍼(Neff)로서 효과적으로 역할한다. 이와 관련하여, 도 2 내지 9에서의 억셉터(Na 및 때로는 Neff)는 실선으로 나타내고 도너((Nd 및 때로는 Neff)는 파선으로 나타낸다는 것에 유의해야 한다. 또한, 핸들 웨이퍼의 비저항은 1/Neff에 비례한다(즉, Neff가 낮으면, 비저항이 높고, Neff가 높으면 비저항이 낮다)는 것에 유의해야 한다.
도 3에 도시된 바와 같이 본 개시에 따르면, 핸들 웨이퍼에 산소의 불균일한 분포를 생성하기 위해, 열적 도너 생성 어닐 전에 산소를 내-확산시킴으로써 도 2의 웨이퍼에 고 비저항 영역이 형성될 수 있다. 핸들 웨이퍼의 근접-표면 영역에서 추가 산소는 이러한 영역에 형성된 열적 도너의 수를 증가시킨다. 열적 도너에 있어서의 이러한 증가에 의해 열적 도너의 수는 억셉터의 수와 실질적으로 동일하게 되도록 할 수 있고, 따라서 이러한 영역에서 웨이퍼를 보상하여 비저항을 증가시킬 수 있다. 도 3에서 볼 수 있듯이, Neff는 근접 표면 영역에서 제로에 접근하며, 그 결과, 아래 설명된 도 10에 도시된 비저항 피크와 유사한 비저항 피크를 야기한다. 이와 관련하여, 확산된 산소의 높은 산소 농도에서, 추가 열적 도너는 p-n 접합에서 달성되는 보상으로 웨이퍼 내에 p-n 접합의 형성을 야기한다. 본 개시의 목적을 위해, "p-n 접합"은 (1) 열적 도너와 n형 도펀트의 합과 (2) p형 도펀트 사이의 보상의 결과로서 생기는 접합이라는 것을 이해해야 한다. 또한, 도 3의 웨이퍼의 일부 실시예에서, 핸들 웨이퍼의 표면으로 갈수록, 열적 도너의 수는 증가하지만, 열적 도너가 핸들 웨이퍼 전면에서의 억셉터 수를 초과하는 정도는 아니라는 것(즉, 억셉터는 표면에서의 열적 도너의 수와 실질적으로 같거나 그를 초과함)에 유의해야 한다. 그러한 실시예에서, 웨이퍼에 p-n 접합이 형성되지 않지만, 비저항은 표면을 향해 갈수록 증가하며, 이에 따라, 도 3에 도시된 바와 같이, 표면으로부터 한 거리에서 보다 표면에서 피크 비저항이 달성된다.
도 4와 관련되는 본 개시의 일부 실시예에서, p형 핸들 웨이퍼에 소정량의 n형 도펀트를 도핑함으로써(이 도핑은 일반적으로 핸들 웨이퍼의 전면을 통해 일어남) p형 핸들 웨이퍼에 고 비저항 영역이 생성될 수 있다. 일반적으로, 표면 도핑에 의해 핸들 웨이퍼의 표면에서 n형 도펀트의 농도가 최대로 되고, 이 농도는 핸들 웨이퍼 내로 들어갈수록 감소한다. 이와 같은 도펀트 프로파일은 p형 도펀트를 보상한다. 일부 실시예에서, 도펀트 보상은 표면을 반전시켜 핸들 웨이퍼 내에 p-n 접합을 형성하게 할 정도로 충분히 높을 수 있다. 웨이퍼 내의 한 거리에서, n형 도펀트(즉, 도너)와 p형 도펀트(즉, 억셉터)의 수는 (즉, p-n 접합에서) 실질적으로 동일하게 되어, 핸들 웨이퍼에서 보상 및 비저항 피크를 야기한다. 일부 실시예에서, 웨이퍼에서 n형 도펀트와 p형 도펀트의 수는 핸들 웨이퍼의 표면에서 실질적으로 동일하여, 표면에는 비저항 피크가 생기게 한다.
도 4는 열적 도너를 고려하지 않는다는 것에 유의해야 한다. 일부 실시예에서, 핸들에서 산소의 농도는 보상이 달성되는 포인트에 영향을 미칠 정도로 상당히 높을 것이다. 이와 관련하여, 열적 도너와 n형 도펀트는 둘 다 전자 도너처럼 첨가 효과(additive effect)를 갖는다. 도 5는 도 4와 유사한 웨이퍼 프로파일을 보여주지만; 도 5의 프로파일은 열적 도너의 존재를 보여준다. 도 5에서 볼 수 있듯이, 열적 도너와 n형 도펀트의 첨가 효과에 의해 핸들 웨이퍼의 전면에서 비저항은 감소되고, 비저항 피크는 도 4에 비해 핸들 웨이퍼의 표면으로부터 더 생기게 된다. 일부 실시예에서, 산소 농도는 충분히 낮기 때문에 무시할 수 있는 양의 열적 도너가 형성되어 웨이퍼는 열적 도너가 비저항 프로파일에 상당한 영향을 미치지 않는 도 4의 핸들 웨이퍼처럼 역할한다는 것을 이해해야 한다.
일부 실시예에서, 도 6에 도시된 바와 같이, 열적 도너 생성 어닐 후에 핸들 웨이퍼에서 형성되는 열적 도너는 비교적 높은 산소 농도로 인해 p형 도펀트의 수를 초과한다. 따라서, 도 6의 핸들 웨이퍼는 효과적으로 n형 웨이퍼의 역할을 한다. 본 개시의 실시예들에 따르면, 도 7에 도시된 바와 같은 산소의 불균일한 분포 및 그 결과로 인한 열적 도너를 생성하기 위해 핸들 웨이퍼의 전면을 통해 핸들 웨이퍼로부터 산소를 외-확산시킴으로써(아래 더 자세히 설명함) 도 6의 웨이퍼에 고 비저항 영역(및 구체적으로 그러한 영역에 비저항 피크)이 형성될 수 있다. 외-확산 프로세스에 의해 핸들 웨이퍼의 표면 근처에 적은 열적 도너의 형성이 야기되어, 웨이퍼는 표면층 내에서 보상될 수 있어 표면 근처에(또는 심지어 표면 자체에) 비저항 피크가 형성될 수 있다. 도 6의 p형 웨이퍼에는, 특히, 웨이퍼의 표면층에는 p형 도펀트에 더하여 n형 도펀트가 도핑되지 않는 것이 바람직한데, 그에 따라 그러한 n형 도펀트는 추가적인 n형 도펀트를 상쇄시켜 보상을 달성하기 위해 추가적인 산소의 외-확산을 필요로 한다.
일부 실시예에서, 도 6에 도시된 바와 같이, p형 웨이퍼는 그 안에 비교적 균일한 p형 도펀트 농도를 갖는 p형 웨이퍼이지만; 웨이퍼에는 (예컨대, 알루미늄과 같은 p형 오염물을 드라이브-인(driving in)함으로써) 그 전면을 통해 추가적인 p형 도펀트가 도핑된다. 웨이퍼가 도 8에 도시된 바와 같이 비교적 많은 수의 열적 도너를 포함한다면(즉, 열적 도너가 p형 도펀트를 초과), 후속 열적 도너 생성 어닐 후에 핸들 웨이퍼의 표면 근처에서 열적 도너의 수(NTD)를 감소시키기 위해 웨이퍼로부터 산소를 외-확산시킴으로써 p-n 접합이 형성될 수 있다. 열적 도너의 수가 초기에 p형 도펀트보다 적다면(미도시), p-n 접합을 형성하기 위해 산소가 웨이퍼 내로 내-확산될 수 있다.
이와 관련하여, p형 출발 핸들 웨이퍼에는 산소 외-확산, 산소 내-확산 및/또는 n형 도핑의 임의의 조합이 실시되어, 핸들 웨이퍼에서 보상을 달성하고 그에 따라 그 보상 영역 근처에 피크 비저항을 발생시킬 수 있다는 것이 이해되어야 한다. 외-확산, 내-확산 및/또는 도핑의 상대량은 그러한 보상을 달성할 정도로 충분해야 하며, 출발 핸들 웨이퍼 p형 도펀트 농도와 산소 농도에 의존한다. 또한, 도 3, 4, 5, 7 및 8에는 비저항 피크(즉, Neff에서 딥(dip))가 표면으로부터 떨어진 한 거리에서 발생하는 것으로 도시되어 있지만, 이 피크는 표면 자체에서도 발생할 수 있음에 유의해야 한다. 더욱이, 도 2 내지 10에서의 핸들 웨이퍼의 전면은 달리 나타내지 않는 한 y축에 대응한다는 것에 유의해야 한다. 또한, 일부 실시예에서, 하나 이상의 어닐링 단계의 결과로서 p형 또는 n형 도펀트 자체가 웨이퍼로부터 외-확산될 수 있고, 이러한 도펀트 외-확산은 당업자가 인정하는 바와 같이 웨이퍼의 비저항 프로파일에 영향을 미칠 수 있다는 것이 이해되어야 한다.
도 2 내지 8의 p형 출발 핸들 웨이퍼는 웨이퍼 내에 불순물(예컨대, 결정 용해물에 존재하는 불순물)로서 존재해는 다수의 n형 도펀트를 포함할 수 있으며, 이러한 도펀트는 핸들 웨이퍼의 비저항 프로파일에 영향을 미칠 수 있다는 것에 유의해야 한다. 더욱이, 아래 설명되는 도 9 및 10의 n형 출발 핸들 웨이퍼는 비저항 프로파일에 영향을 미칠 수 있는 p형 도펀트 불순물을 포함할 수 있다. 이와 관련하여, 여기서 설명된 "p형" 출발 핸들 웨이퍼는 결정 형성 시에 n형 도펀트 불순물로 보상(그 역도 성립됨)되는 것으로 간주된다는 것이 이해되어야 한다.
n형 출발 핸들 웨이퍼(N-type Starting Handle Wafers)
n형 출발 핸들 웨이퍼(즉, 벌크 전역에 걸쳐 n형 도펀트를 갖는 웨이퍼)는, 웨이퍼의 열적 도너 프로파일이 보상에 의해 고 비저항 영역을 생성하도록 단독으로 조작될 수 없음에 따라 p형 출발 핸들 웨이퍼와는 다르다. n형 출발 웨이퍼에는, 웨이퍼에 하나 이상의 p형 도펀트를 도핑함으로써 고 비저항 영역이 형성될 수 있다. 예를 들면, 도 9에 도시된 바와 같이, 핸들 웨이퍼는 출발 n형 도펀트 농도(Nd)를 가지며, 다수의 열적 도너(NTD)를 갖는다. 도 10에서 볼 수 있듯이, 도 9의 핸들 웨이퍼에는, 웨이퍼에 웨이퍼의 표면을 통해 다수의 p형 도펀트(Na)를 도핑함으로써 고 비저항 영역이 형성될 수 있다. p형 도펀트에 의해 n형 핸들 웨이퍼에 p-n 접합이 형성되고, 이에 따라서, 웨이퍼의 비저항이 증가되는 고 보상(highly compensated) 영역이 생성된다.
n형 출발 핸들 웨이퍼로의 산소 외-확산 또는 내-확산은 일반적으로 단독으로는 핸들 웨이퍼에 고 비저항 프로파일을 형성할 수 없지만, 외-확산 및/또는 내-확산 프로세스는 핸들 웨이퍼의 비저항 프로파일에 영향을 미칠 수 있다는 것에 유의해야 한다. 예를 들어, 핸들 웨이퍼의 표면으로부터의 산소 외-확산은 웨이퍼 표면에서의 열적 도너의 수를 감소시키고, 따라서, 고 보상 영역을 생성하는데 이용되는 p형 도펀트의 수를 감소시킨다. 더욱이, 산소가 웨이퍼로 내-확산되었다면, 웨이퍼에 비저항 피크를 생성하는데는 비교적 많은 수의 p형 도펀트가 필요할 것이다.
이와 관련하여, n형 출발 핸들 웨이퍼에는 p형 도핑, 산소 외-확산 또는 산소 내-확산의 임의의 조합이 실시되어 핸들 웨이퍼에 고 비저항 영역을 형성할 수 있다는 것이 이해되어야 한다. p형 도핑은 웨이퍼에 고 보상 영역을 형성할 정도로 충분해야 하며, 출발 핸들 웨이퍼 n형 도펀트 농도와 산소 농도에 의존한다. 또한, 도 10의 비저항 피크는 표면으로부터 떨어진 한 거리에서 발생하는 것으로 도시되어 있지만, 이 피크는 표면 자체에서도 발생할 수 있다는 것에 유의해야 한다.
산소 내-확산 및 외-확산 프로세스와 열적 도너 형성(Oxygen In-Diffusion and Out-Diffusion Processes and Thermal Donor Formation)
위에서 논의된 바와 같이, 본 개시의 일부 실시예에서, 그 안에서 비저항 프로파일에 영향을 미치기 위해 출발 핸들 웨이퍼로의 산소 외-확산 또는 내-확산 중 어느 하나를 실시하는 것이 바람직하다. 이와 관련하여, 산소 내-확산 또는 외-확산을 달성하기 위해 당업자에게 공지된 임의의 방법이 이용될 수 있다. 본 개시의 일부 실시예에서, 산소 내-확산이나 외-확산은 아래 더 설명되는 바와 같이 산소 외-확산 또는 내-확산 중 어느 하나를 선호하는 프로세스 조건 세트하에 웨이퍼를 어닐함으로써 달성된다.
핸들의 전면에 산소가 없는(예컨대, 자연 산화물층과 같은 산화물층이 그 위에 배치되어 있지 않은) 실시예와 표면이 산소를 포함하는(예컨대, SOI 제조 후 자연 산화물층 또는 유전체층과 같은 산화물층이 핸들 웨이퍼의 전면에 있는) 실시예에서 핸들 웨이퍼로부터 산소가 외-확산될 수 있다. 산화물층이 없는 실시예에서는, 비교적 산소가 없는(예컨대, 약 100ppm보다 적은) 분위기에서 웨이퍼를 가열함으로써 핸들 웨이퍼의 전면으로부터 산소가 외-확산될 수 있다. 그러한 실시예에서, 외-확산은 분위기보다 위의 임의의 온도에서 발생할 수 있는데, 더 높은 온도는 더 빠른 레이트의 외-확산에 대응한다. 핸들이 표면 산화물층을 포함하지 않는 실시예에서 외-확산 어닐이 수행되는 적당한 분위기는, 예를 들어, 실리콘에 실질적으로 불활성인 기체(예컨대, 비활성 기체)와 수소를 포함한다.
핸들 웨이퍼가 그 표면 상에 산화물층을 갖는 실시예에서, 산소 평형 용해도 한도(Oequil)가 벌크 산소 농도(Oi)보다 작은 온도에서 웨이퍼를 어닐함으로써 산소가 외-확산될 수 있다. 달리 말해, 일반적으로, 어닐 온도는 평형 산소 농도(Oequil)가 벌크 산소 농도(Oi)와 동일하거나 초과하는 온도보다 낮게 유지되어야 한다. 분위기에서 산소의 허용량은 어닐의 온도에 따라 다를 수 있고, 반대로 어닐의 온도는 분위기에서의 산소량을 고려하여 선택될 수 있다는 것에 유의해야 한다. 웨이퍼의 표면에 산화물층이 있다면, 그 분위기 중의 산소 함량은 광범위하게 달라질 수 있고, 적당한 분위기는, 예를 들어, 불활성 기체, 수소 및 산소를 포함한다.
핸들 웨이퍼가 그 전면 상에 표면 산화물을 포함하는지 여부에 관계없이, 외-확산 어닐의 길이는 핸들 웨이퍼의 전면으로부터의 깊이에 따라 다른데, 산소를 웨이퍼로 확산하는 것이 바람직하다. 바람직하게는, 어닐은 길이에 있어서 적어도 약 10분 또는 적어도 약 30분, 적어도 약 1시간, 적어도 약 2시간 또는 적어도 약 4시간(예컨대, 약 10분 내지 약 6시간)이다. 산소 프로파일은 SOI 제조 프로세스 및/또는 전자 디바이스 제조 프로세스의 일부로서 발생하는 열적 어닐(예컨대, 약 1100℃ 내지 1125℃에서 약 1 내지 4시간 어닐과 같은 고온 접합 어닐)에도 영향을 받을 수 있다는 것에 유의해야 한다. 더욱이, 외-확산 어닐 자체는 그러한 제조 프로세스 동안 발생하는 어닐일 수 있다.
일반적으로, 어닐의 길이 및 어닐의 온도는 핸들 웨이퍼의 표면 영역에 고 비저항 영역(예컨대, 피크 비저항이 일반적으로 접합에서 생기거나 웨이퍼가 핸들 웨이퍼의 전면을 향해 갈수록 점점 더 많이 보상되는 p-n 접합)을 생성하기에 충분하도록 선택되어야 한다. 이와 관련하여, 이들 파라미터는 웨이퍼에 벌크 웨이퍼 도펀트의 형과 다른 형의 도펀트도 도핑되는지 여부(예컨대, p형 핸들 웨이퍼에 웨이퍼의 전면을 통해 n형 도펀트가 도핑되는지, 또는 그 반대인지 여부)에 따라서도 달라질 수 있으며, 또한, 출발 핸들 웨이퍼 산소 함량에 따라서도 달라질 수 있다는 것에 유의해야 한다.
산소 내-확산과 관련해서, 표면에 산화물(예컨대, SOI 제조 후의 자연 산화물 또는 유전체층)을 형성하고 웨이퍼를 평형 산소 농도(Oequil)가 벌크 산소 농도(Obulk)를 초과하는 온도로 가열함으로써 웨이퍼의 전면을 통해 산소가 내-확산될 수 있다. 이와 관련하여, 어닐 온도는 산소 평형 농도(Oequil)가 벌크 농도(Obulk)와 실질적으로 동일한 온도보다 더 높아야 한다. 표면 산화물층은, 예를 들어, 산소 함유 분위기에서 어닐함으로써 어닐 자체 동안 웨이퍼의 표면 상에 형성될 수 있다는 것에 유의해야 한다. 각종 실시예에서, 내-확산 어닐은 길이에 있어서 적어도 약 10분 또는 적어도 약 30분, 적어도 약 1시간, 적어도 약 2시간 또는 적어도 약 4시간(예컨대, 약 10분 내지 약 6시간)이다.
위에서 설명한 외-확산 프로세스와 마찬가지로, 일반적으로, 어닐 기체(존재한다면)에서 산소 함량, 내-확산 어닐의 길이 및 어닐의 온도는 핸들 웨이퍼의 표면 영역에 고 비저항 영역을 생성하는데 충분하도록 선택되어야 한다. 이들 파라미터는 웨이퍼에 벌크 웨이퍼 도펀트의 형과 다른 형의 도펀트가 도핑되는 지에 따라서도 달라질 수 있으며, 또한, 출발 핸들 웨이퍼 산소 함량과 원하는 두께의 비저항층에 따라서도 달라질 수 있다.
산소 외-확산 어닐 및 산소 내-확산 어닐에 대해 위에서 언급한 프로세스 조건은 예시적인 것이며, 설명한 것과 다른 조건이 이용될 수 있다는 것에 유의해야 한다. 핸들 웨이퍼에서 원하는 비저항 프로파일이 달성되도록 임의의 파라미터 조합이 선택될 수 있다. 이와 관련하여, 그러한 파라미터의 선택은 일반적으로 당업자의 기술 범위 내에 있는 것이며, 예를 들어, 일상적 실험을 통해 경험적으로 결정될 수 있다.
(예컨대, 열적 도너들을 형성하기 위해 p형 웨이퍼 내로) 산소를 내-확산시키는 것이 바람직한 실시예에서, 격자간 산소가 열적 도너들을 형성하도록 응집되는 열적 도너 생성 어닐링을 수행함으로써 열적 도너가 형성될 수 있다. 이와 관련하여, 여기서 사용된 용어 "열적 도너(thermal donor)"는 임의의 특정한 구조로 제한되어서는 안 된다. 그러한 열적 도너는, 예를 들어, 산소의 응집(예컨대, 적어도 2개 또는 3개의 산소 원자의 응집)을 포함할 수 있다.
본 개시의 각종 실시예에서, 열적 도너 생성 어닐은 적어도 약 350℃의 온도에서 수행된다. 일반적으로, 약 550℃를 넘는 온도는 열적 도너를 다시 격자간 산소로 분리시키기 때문에, 열적 도너 생성 어닐은 약 550℃보다 작은 온도에서 수행된다. 일부 실시예에서, 열적 도너는 형성된 다음에 SOI 형성 또는 RF 처리와 같은 후속 처리로 인해 분리된다. 그러한 실시예에서, 핸들 웨이퍼 내에 열적 도너들을 형성하기 위해 제2 열적 도너 생성 어닐이 수행될 수 있다(즉, 550℃가 넘는 모든 처리 단계가 수행된 후에 열적 도너 생성 어닐이 수행될 수 있다).
열적 도너 생성 어닐은 적어도 약 5분 또는 적어도 약 10분, 적어도 약 30분 또는 적어도 약 1시간 동안(예컨대, 약 5분 내지 약 5시간, 약 5분 내지 약 3시간, 또는 약 30분 내지 약 3시간 동안) 수행될 수 있다. 일반적으로, 열적 도너 생성 어닐은 임의의 분위기에서 수행될 수 있다. 예시적인 분위기는, 예를 들어, 불활성 기체(예컨대 아르곤), 질소, 산소, 수소 및 이들의 혼합물을 포함한다.
열적 도너 생성 어닐은 SOI 제조 방법의 일부를 형성할 수 있고 및/또는 RF 회로 제조 프로세스의 일부를 형성할 수 있다는 것에 유의해야 한다. 일반적으로, 핸들 웨이퍼가 약 350℃ 내지 약 550℃의 온도로 가열되고 뒤이어 후속 분리 이벤트가 생기지 않는 임의의 프로세스(예컨대, 웨이퍼가 약 550℃ 위에서 가열되는 프로세스)가 적당하다. 열적 도너 생성 어닐이 디바이스 제조 프로세스(예컨대, RF 제조 프로세스)의 일부를 형성하는 실시예에서, 그러한 제조 프로세스 전의 SOI 구조체의 핸들 웨이퍼는, 핸들 웨이퍼가 후속 열적 도너 생성 어닐 시에 표면층에 p-n 접합을 형성할 수 있도록(또는, 다른 실시예들의 경우와 같이, 핸들 웨이퍼의 전면에 피크 농도를 형성할 수 있도록), 표면층에 산소 농도 프로파일을 가질 수 있다. 그러한 SOI 구조체는 n형 또는 p형일 수 있다(즉, 단지 n형 도펀트만 포함하거나 추가적으로 p형 도펀트의 불순물 농도보다 작은 다수의 p형 도펀트를 포함하거나, 단지 p형 도펀트만을 포함하거나 추가적으로 n형 도펀트의 불순물 농도보다 작은 다수의 n형 도펀트를 포함한다).
더욱이, 열적 도너는 n형 출발 핸들 웨이퍼에 p-n 접합을 형성할 수 없지만, n형 웨이퍼는 소정량의 산소를 포함함에 따라 그러한 열적 도너는 통상적으로 그러한 웨이퍼에 부수적으로 형성되고, 열적 도너 생성 어닐은 SOI 또는 RF 디바이스 제조의 일부로서 발생할 수 있다는 것에 유의해야 한다. 그러한 프로세스의 일부를 형성하는 불가피한 열적 도너 생성 어닐의 결과로서, 본 개시의 일부 실시예에서, 그러한 부수적으로 형성된 열적 도너의 프로파일을 제어하기 위해 산소가 외-확산된다.
이와 관련하여, 열적 도너 생성 어닐이 수행되는 온도 및 그것이 수행되는 시간의 길이는 열적 도너 프로파일에 영향을 미칠 수 있다는 것에 유의해야 하는데, 더 높은 온도와 더 긴 어닐에서 상대적으로 더 많은 열적 도너가 형성된다. 어닐의 온도 및 길이는 웨이퍼에 원하는 비저항 프로파일을 생산하기 위해서는 산소 외-확산 또는 내-확산 파라미터와 조합하여 선택되어야 하고, 일부 실시예의 경우와 같이, 도펀트 프로파일과 조합하여 선택되어야 한다. 일반적으로, 이들 파라미터의 조합의 선택은 당업자의 기술 범위 내에 있다.
p-n 접합을 형성하는 핸들 웨이퍼 도핑(Handle Wafer Doping to form a P-N Junction)
위에서 논의된 바와 같이, p형 출발 핸들 웨이퍼에는 전면을 통해 다수의 n형 도펀트가 도핑되어 핸들 웨이퍼의 표면층에 고 보상 영역 또는 p-n 접합을 형성할 수 있고, 또는 n형 출발 핸들 웨이퍼에는 다수의 p형 도펀트가 도핑되어 접합과 고 비저항 영역을 형성할 수 있다. 핸들 웨이퍼를 제2 타입의 도펀트로 도핑하는데는 당업자에게 공지된 임의의 수의 기술이 이용될 수 있다. 예를 들어, 출발 핸들 웨이퍼는 핸들 웨이퍼의 전면에 도포되는 도펀트 원자를 주입함으로써 또는 "드라이브-인"함으로써 도핑될 수 있다. 도펀트 원자는 웨이퍼의 표면을 도펀트 원자를 함유한 용액과 접촉시킴으로써 또는 그들을 액체 금속 도펀트와 접촉시킴으로써 또는 스퍼터링에 의해 웨이퍼의 표면에 도포될 수 있다. 도포되면, 제2 타입의 도펀트는, 도펀트 평형 용해도가 벌크에서 제2 타입의 도펀트의 농도를 초과하는 온도로 웨이퍼를 어닐함으로써, 웨이퍼에 드라이브-인될 수 있다. 통상적인 도펀트(예컨대, 붕소 또는 인)의 경우, 드라이브-인 어닐은 적어도 약 900℃, 적어도 약 1,000℃, 또는 심지어 적어도 약 1,100℃의 온도에서 수행될 수 있으며, 어닐의 길이는 적어도 약 15분, 적어도 약 30분, 또는 심지어 적어도 약 1시간일 수 있다. 인용된 온도와 어닐 길이는 단지 예시적인 것으로 다른 온도 및 어닐 길이들이 제한없이 이용될 수 있다는 것에 유의해야 한다.
이와 관련하여, 어닐은 기존의 제조 프로세스의 일부를 형성할 수 있으며 도펀트를 웨이퍼에 드라이브-인할 목적으로 배타적으로 수행된 별도의 어닐일 필요가 없다는 것이 이해되어야 한다. 더욱이, 드라이브-인 어닐은 위에서 설명된 열적 도너 생성 어닐과 동일한 어닐 프로세스 동안 발생할 수 있으나; 충분한 도펀트 확산을 달성하기 위해서는 별도의 어닐이 바람직할 수 있다는 것에 유의해야 한다. 본 개시의 일부 실시예에서, 제2 타입의 도펀트는 별도의 프로세스 단계에 의해 웨이퍼의 전면에 도포되지 않으며; 오히려 이들 제2 타입의 도펀트는 하나 이상의 기존의 처리 단계로부터 생기는 오염물이라는 것에 유의해야 한다. 그러한 표면 오염물을 생산할 수 있는 예시적인 처리 단계는, 예를 들어, 웨이퍼 세척 프로세스 및 웨이퍼의 전면이 공중 오염물(airborne contaminant)에 노출되는(예컨대, 핸들 웨이퍼의 표면 상에 붕소를 축적할 수 있는 클린-룸(clean-room) 환경에 노출되는) 임의의 프로세스를 포함한다.
도핑량은 p-n 접합이 핸들 웨이퍼에 형성되는 정도로(또는, 일부 실시예의 경우와 같이, 웨이퍼가 표면을 향해 갈수록 더 보상되게 되어 표면에서 비저항 피크를 생성하는 정도로) 선택되어야 한다. 이와 관련하여, 도핑은 핸들 웨이퍼에서 열적 도너 프로파일에 따라서도 달라질 것이다. 따라서, 핸들 웨이퍼가 n형 핸들 웨이퍼이고(즉, 웨이퍼 전역에 걸쳐 비교적 균일한 농도로 n형 도펀트가 도핑되고) 전면을 통해 p형 도펀트가 도핑되는 실시예에서, 일반적으로 p형 도펀트의 농도는 웨이퍼의 표면 근처의 n형 도펀트의 농도를 초과하는데, p형 도펀트의 농도는 일반적으로 핸들 웨이퍼의 벌크층을 향해 갈수록 감소한다. p형 도펀트는 n형 도펀트(및, 선택적으로 열적 도너)의 수와 실질적으로 동일한 포인트(Pequal)로 감소한다. 이 포인트(또는 영역)에서, 웨이퍼는 고 보상되어 (열적 도너가 존재하는지 여부에 따라 Pequal에서 생길 수도 있고 생기지 않을 수도 있는) 피크 비저항이 생긴다. 웨이퍼에서 이러한 포인트를 넘어가면, 도너의 농도는 p형 도펀트의 농도를 초과한다. 핸들 웨이퍼가 p형 핸들 웨이퍼이고 전면을 통해 n형 도펀트가 도핑되는 실시예에서, 일반적으로 n형 도펀트의 농도는 웨이퍼의 표면 근처의 p형 도펀트의 농도를 초과하는데, n형 도펀트의 농도는 일반적으로 2개 형의 도펀트의 농도가 Pequal에서 실질적으로 동일하게 될 때까지 핸들 웨이퍼의 벌크층을 향해 갈수록 감소한다. Pequal에서 벌크층으로 갈수록, p형 도펀트의 농도는 일반적으로 n형 도펀트의 농도를 초과한다.
위에서 설명한 것과 다른 각각의 n형 및 p형 도펀트의 농도 프로파일이 제한없이 이용될 수 있다는 것에 유의해야 한다. 예를 들어, 출발 핸들 웨이퍼에서 제1 타입의 도펀트는 일반적으로 웨이퍼 전역에 걸쳐 비교적 균일한 것으로 설명된다. 그러나, 출반 도펀트의 농도는 핸들 웨이퍼 내에서 달라질 수 있다. 예를 들어, 출발 핸들 웨이퍼는 웨이퍼의 표면으로부터 단지 특정 거리(D1)까지만 제1 타입의 도펀트로 도핑될 수 있다. 일반적으로, 이러한 실시예에서, 제2 타입의 도펀트는 D1보다 작은 거리(D2)까지만 웨이퍼에 드라이브-인된다.
핸들 웨이퍼 비저항 프로파일( Handle Wafer Resistivity Profile )
예 1에 따라 준비된 여러 핸들 웨이퍼의 비저항 프로파일이 도 11에 도시된다. 도 11에서 보는 바와 같이, 본 개시의 여러 실시예에 따르면, 핸들 웨이퍼는 핸들 웨이퍼의 전면으로부터의 한 거리에서 피크 비저항(Rpeak)이 생기는 비저항 프로파일을 갖는다. 그러나, 도 11의 비저항 프로파일은 단지 예시적인 것으로, 본 개시의 다른 실시예에서는, 웨이퍼의 표면에서 피크가 생긴다는 것이 이해되어야 한다. 피크가 표면으로부터의 한 거리에서 생기는 실시예에서, Rpeak는 표면(또는 SOI 웨이퍼에 포함되는 경우에는 유전체-핸들 계면)으로부터 적어도 약 0.1㎛ 또는 적어도 약 1㎛ 또는 표면으로부터 심지어 적어도 약 2㎛(예컨대, 약 0.1㎛ 내지 약 15㎛, 약 1㎛ 내지 약 15㎛, 약 2㎛ 내지 약 10㎛, 약 0.1㎛ 내지 약 5㎛, 또는 약 1㎛ 내지 약 5㎛)에서 생길 수 있다. 본 개시의 일부 실시예에서, 피크 비저항(Rpeak)은 적어도 약 1,000 ohmㆍcm, 또는, 다른 실시예들의 경우와 같이, 적어도 약 2,000 ohmㆍcm, 적어도 약 5,000 ohmㆍcm, 적어도 약 7,500 ohmㆍcm, 적어도 약 10,000 ohmㆍcm, 또는 심지어 적어도 약 20,000 ohmㆍcm(예컨대, 약 1,000 ohmㆍcm 내지 약 100,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 50,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 25,000 ohmㆍcm, 또는 약 5,000 ohmㆍcm 내지 약 25,000 ohmㆍcm)이다.
더욱이, 이와 관련하여, 피크 비저항(Rpeak)과 벌크 비저항(Rbulk) 간의 비저항의 차는 적어도 약 1,000 ohmㆍcm, 적어도 약 2,000 ohmㆍcm, 적어도 약 5,000 ohmㆍcm, 적어도 약 7,500 ohmㆍcm 또는 심지어 적어도 약 10,000 ohmㆍcm(예컨대, 약 1,000 ohmㆍcm 내지 약 75,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 25,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 15,000 ohmㆍcm, 또는 약 5,000 ohmㆍcm 내지 약 25,000 ohmㆍcm)일 수 있다. 더욱이, 피크 비저항(Rpeak) 대 벌크 비저항(Rbulk)의 비율은 적어도 약 2:1, 적어도 약 3:1, 적어도 약 5:1, 또는 적어도 약 7:1(예컨대, 약 2:1 내지 약 100:1, 약 2:1 내지 약 75:1, 약 2:1 내지 약 50:1, 약 3:1 내지 약 50:1, 또는 약 3:1 내지 약 25:1)일 수 있다.
또한, 핸들 웨이퍼는, SOI 제조 후에 유전체층과 계면을 형성하는 그 전면에 비저항(RHD)을 갖는다. 위에서 설명한 바와 같이, 일부 실시예에서, 비저항 피크(Rpeak)는 표면/계면에서 생긴다. 그러한 실시예에서, Rpeak는 RHD와 동일하다. 그러나, 다른 실시예에서, 도 11에 도시된 바와 같이, 비저항은 일반적으로 Rpeak로부터 웨이퍼의 표면으로 감소한다. 이러한 실시예에서, Rpeak 대 RHD의 비율은 적어도 약 2:1, 적어도 약 3:1, 적어도 약 5:1, 또는 적어도 약 7:1(예컨대, 약 2:1 내지 약 100:1, 약 2:1 내지 약 75:1, 약 2:1 내지 약 50:1, 약 3:1 내지 약 50:1, 또는 약 3:1 내지 약 25:1)일 수 있다. 일부 실시예에서, Rpeak과 RHD 간의 비저항의 차는 적어도 약 1,000 ohmㆍcm, 적어도 약 2,000 ohmㆍcm, 적어도 약 5,000 ohmㆍcm, 적어도 약 7,500 ohmㆍcm, 적어도 약 10,000 ohmㆍcm(예컨대, 약 1,000 ohmㆍcm 내지 약 75,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 25,000 ohmㆍcm, 약 1,000 ohmㆍcm 내지 약 15,000 ohmㆍcm, 또는 약 5,000 ohmㆍcm 내지 약 25,000 ohmㆍcm)이다.
본 개시의 실시예의 핸들 웨이퍼는 일반적으로 비저항이 벌크 웨이퍼에서의 핸들 웨이퍼의 비저항을 초과하는 고 비저항 영역을 갖는다. 본 개시의 목적을 위해, 웨이퍼 벌크의 비저항은 고 비저항 영역을 생성하기 위한 본 개시의 방법을 웨이퍼에 대해 실시하기(예컨대, 웨이퍼에서 열적 도너 형성 및 제2 타입의 도펀트의 이용) 전에 벌크에서의 평균 비저항이다. 더욱이, 이와 관련하여, 본 개시의 특정 실시예에서, 특정 웨이퍼 깊이에서의 웨이퍼 비저항이 벌크 비저항의 적어도 약 50%만큼 벌크 비저항을 초과할 때에 고 비저항 영역이 시작한다(예컨대, 약 2,000 ohmㆍcm 벌크 비저항을 갖는 핸들 웨이퍼의 고 비저항 영역은 비저항이 약 3,000 ohmㆍcm를 초과하는 임의의 축 영역을 포함할 것이다). 다른 실시예에서, 특정 웨이퍼 깊이에서의 웨이퍼 비저항이 적어도 약 75%, 적어도 약 100%, 적어도 약 150% 또는 심지어 적어도 약 200%만큼 벌크 비저항을 초과할 때에 고 비저항 영역이 시작한다.
본 개시의 실시예들의 핸들 웨이퍼의 고 비저항 영역은 일반적으로, 핸들 웨이퍼의 전면으로부터 깊이 DSL로 연장하는 핸들 웨이퍼의 표면 영역에서 생기는 것으로 설명된다. 일부 실시예에서, 본 개시의 핸들 웨이퍼의 고 비저항 영역은, 피크로부터 표면을 향하는 비저항이 고 비저항 영역에 대한 (예컨대, 벌크 비저항보다 약 50% 더 큰) 임계 레벨 아래로 또는 심지어 벌크 자체의 비저항 아래로 감소할 수 있음에 따라, 핸들 웨이퍼의 전면으로 연장하지 않는다는 것에 유의해야 한다. 따라서, 고 비저항 영역은 이 표면층 내에 존재하지만 반드시 핸들 웨이퍼의 전면으로 연장할 필요는 없다는 것이 이해되어야 한다.
이와 관련하여, 표면층의 깊이(DSL)는 일반적으로 웨이퍼 표면(또는 핸들 웨이퍼가 SOI 구조체에 포함된 실시예에서는 유전체-핸들 계면)으로부터 고 비저항 영역의 최저 포인트(즉, 웨이퍼 벌크와 고 비저항 영역 사이의 계면)까지의 거리에 대응한다. 본 개시의 하나 이상의 실시예에서, 표면 영역의 깊이(DSL)는 적어도 약 5㎛, 적어도 약 10㎛, 적어도 약 15㎛, 적어도 약 20㎛, 또는 심지어 적어도 약 25㎛(예컨대, 약 5㎛ 내지 약 100㎛, 약 5㎛ 내지 약 50㎛, 약 5㎛ 내지 약 40㎛, 또는 약 10㎛ 내지 약 50㎛)이다. 핸들 웨이퍼는 핸들 웨이퍼의 표면층으로부터 후면으로 연장하는 벌크층도 포함한다는 것에 유의해야 한다.
위에서 설명한 바와 같이, 비저항 영역 자체의 두께(Dres)는 표면층의 깊이(DSL)보다 작을 수 있다. 본 개시의 다양한 실시예에서, 비저항 영역의 두께(Dres)는 적어도 약 1㎛, 적어도 약 5㎛, 적어도 약 10㎛, 적어도 약 15㎛, 적어도 약 20㎛, 또는 심지어 적어도 약 25㎛(예컨대, 약 1㎛ 내지 약 100㎛, 약 1㎛ 내지 약 50㎛, 약 5㎛ 내지 약 40㎛, 또는 약 10㎛ 내지 약 50㎛)이다.
도 11에 도시된 비저항 프로파일과 위에서 설명한 프로파일은 핸들 웨이퍼를 SOI 구조체에 포함시키기 전, SOI 구조체에 포함시킨 후, 또는 RF 디바이스를 SOI 구조체의 표면에 형성한 후의 핸들 웨이퍼에 대한 프로파일일 수 있다는 것에 유의해야 한다. 이와 관련하여, 용어 "하부(lower)", "상부(upper)", "상단(top)" 및/또는 "하단(bottom)"은 제한적인 의미로 간주되어서는 안되고, 이들 용어는 핸들 웨이퍼 및/또는 SOI 구조체의 임의의 특정한 방향을 지칭하도록 의도된 것이 아니라는 것이 이해되어야 한다.
(SOI 제조 전 또는 후의) 핸들 웨이퍼는, 열적 도너 생성 어닐(예컨대, 약 2시간 동안의 약 450℃ 어닐)이 수행되기 전 또는 그러한 열적 도너 생성 어닐의 수행 후에 위에서 설명한 및/또는 도면(예컨대, 도 11, 15 및/또는 16)에 도시된 비저항 프로파일을 가질 수 있다는 것이 이해되어야 한다. 더욱이, 본 개시의 특정 실시예는 핸들 웨이퍼의 "전면(front surface)"과 관련하여 설명되었지만, 원하는 특징(들)을 갖는 핸들 웨이퍼가 SOI 구조체에 포함될 수 있고, 이러한 "전면"은 유전체층과 계면을 형성(즉, 접합 프로세스 동안 및 후에 유전체-핸들 계면을 형성)한다는 것이 이해되어야 한다. 여기서 핸들 웨이퍼의 "전면"이라는 언급은 일반적으로 "유전체-핸들 계면"과 호환될 수 있으며, 용어 "전면"은 제한적 의미로 간주되어서는 안 된다.
SOI 구조체 생산(SOI Structure Production)
다양한 실시예에서 위에서 설명한 핸들 웨이퍼는 당업자에게 공지된 임의의 SOI 구조체 형성 방법에 따라 SOI 구조체에 통합된다. 이와 관련하여, 위에서 설명한 프로세스 단계들 중 하나 이상은 SOI 제조 프로세스의 일부(예컨대, 열적 도너 생성 어닐, 도펀트 "드라이브-인" 어닐 등)를 형성할 수 있다는 것이 이해되어야 한다. SOI 구조체를 형성하기 위한 예시적인 방법은 웨이퍼 접합 프로세스(예컨대, 그의 적어도 하나의 표면에 부착된 유전체층과 도너 및 핸들 웨이퍼의 접합 및 도너 웨이퍼의 일부를 에칭 및/또는 그라인딩(grinding)에 의해 또는 클리빙(cleaving)에 의해 제거하는 것) 및 고온 어닐에 의해 매립 산화물층으로 변환되는 손상된(damaged) 영역을 생성하기 위해 산소 이온이 벌크 실리콘 기판 내로 주입되는 SIMOX 프로세스를 포함한다.
위에서 설명한 비저항 프로파일을 갖는(예컨대, SOI 제조 전, SOI 제조 후 또는 디바이스(예컨대, RF 디바이스) 제조 후에 생기는 원하는 비저항 프로파일을 갖는) 핸들 웨이퍼가 이용되는 웨이퍼 접합 프로세스에 따라 생산된 SOI 웨이퍼는 도 12 내지 14에 도시되며 아래에서 논의된다. 접합 프로세스에 따르면, 도너 및 핸들을 함께 접합하기 전에, 도너 웨이퍼, 핸들 웨이퍼 또는 이 둘 다의 표면 상에 유전체층이 형성(예컨대, 증착 또는 성장)될 수 있다. 이와 관련하여, SOI 구조체와 SOI 구조체를 준비하기 위한 방법은 여기서는 도너 웨이퍼 상에 증착 또는 성장된 유전체층을 갖는 것으로, 그리고 유전체층의 표면에 접합된 핸들 웨이퍼의 표면을 갖는 것으로 기술된다. 그러나, 유전체층을 도너 웨이퍼 상에 성장 또는 증착하는 것 대신에 또는 이에 더하여 유전체층이 핸들 웨이퍼 상에 성장 또는 증착될 수 있고, 이러한 구조체들은 제한없이 다양한 어레인지먼트들 중 임의의 것에 접합될 수 있다는 것이 이해되어야 한다. 여기서 핸들 웨이퍼 상에 단독으로 배치되는 유전체층에 대한 언급은 제한적인 의미로 간주되어서는 안 된다.
도 12를 참조하면, 도너 웨이퍼(12)의 연마된 전면 상에 유전체층(15)(예컨대, 실리콘 산화물층 및/또는 실리콘 질화물층)이 형성(예컨대, 증착 또는 성장)된다. 유전체층(15)은, 열 산화(예컨대, 습식 또는 건식 산화), 화학적 기상 증착 또는 이러한 기술들의 조합과 같은, 본 기술 분야에서 공지된 임의의 기술에 따라 도포될 수 있다. 도 12에는 유전체층이 단지 도너 웨이퍼(12)의 전면에만 있는 것으로 도시되어 있지만, 핸들 웨이퍼의 모든 표면 상에서 유전체층을 성장시키는 것이 더 실제적일 수 있다는 것에 유의해야 한다.
일반적으로 말하면, 유전체층(15)은 최종 구조체에 원하는 절연 속성을 제공하는데 충분한 실질적으로 균일한 두께로 성장된다. 그러나, 통상적으로는, 유전체층은 적어도 약 1nm, 약 5,000nm 미만, 약 3,000nm 미만, 약 1,000nm 미만, 약 500nm 미만, 약 300nm 미만, 약 200nm 미만, 약 150nm 미만, 약 100nm 미만 또는 심지어 약 50nm 미만의 두께를 갖는다. 유전체층(15)은, SiO2, Si3N4, 또는 알루미늄 산화물, 알루미늄 질화물 또는 심지어 마그네슘 산화물을 포함하는 재료와 같은, SOI 구조체에 적합하게 이용될 수 있는 임의의 전기적 절연 재료일 수 있다. 하나의 실시예에서, 유전체층(15)은 SiO2이다(즉, 유전체층의 근본적으로 SiO2로 구성된다).
이와 관련하여, 여기서는 SOI 구조체는 유전체층을 갖는 것으로 설명되지만, 일부 실시예에서, 유전체층은 제외되고 핸들 웨이퍼와 도너 웨이퍼가 "직접 접합"될 수 있다는 것이 이해되어야 한다. 여기서 그러한 유전체층에 대한 언급은 제한적 의미로 간주되어서는 안 된다. 그러한 직접 접합된 구조체를 생산하기 위해 당업자에게 공지된 다수의 기술들 중 임의의 하나가 이용될 수 있다.
일부 실시예에서, 클리브 플레인(cleave plane)(17)을 정하기 위해 도너 웨이퍼의 전면 아래의 실질적으로 균일한 특정 깊이로 이온(예컨대, 수소 원자, 헬륨 원자 또는 수소와 헬륨 원자의 조합)이 주입된다. 이온의 조합이 주입되는 경우에는, 이들이 동시에 또는 순차적으로 주입될 수 있다는 것에 유의해야 한다. 이온 주입은 본 기술 분야에서 공지 수단을 이용하여 달성될 수 있다. 예를 들어, 이러한 주입은 미국 특허 번호 6,790,747에 개시된 프로세스와 유사한 방식으로 달성될 수 있다. 주입 파라미터는, 예를 들어, 약 20 내지 약 125keV 또는 약 40 내지 약 125keV의 총 에너지에서, 예를 들어, 약 1x1015 내지 약 1x1017 ions/cm2(예컨대, 약 1x1016 내지 약 7.5x1016 ions/cm2)의 총 도우즈로의 이온 주입을 포함할 수 있다(예컨대, H2 +는 20keV의 에너지 및 2.4x1016 ions/cm2의 도우즈에서 주입될 수 있다). 이온 조합이 이용되는 경우, 도우즈는 그에 따라 이온 조합들 사이에서 조정될 수 있다(예컨대,He+가 36keV의 에너지 및 약 1x1016 ions/cm2의 도우즈에서 주입되고, 이어서 H2 +가 48keV의 에너지 및 약 5x1015 ions/cm2의 도우즈에서 주입될 수 있다).
유전체층의 증착 전에 주입이 수행되는 경우에, 도너 웨이퍼 상의 유전체층의 후속 성장 또는 증착은 도너층에서 플레인(17)을 따른 조기(premature) 분리나 클리빙을 방지하기에 충분히 낮은 온도에서 (즉, 웨이퍼 접합 프로세스 전에) 적절히 수행된다. 분리 또는 클리빙 온도는 주입된 종(implanted species), 주입된 도우즈, 및 주입된 재료의 복잡한 함수이다. 그러나, 통상적으로는, 약 500℃ 아래의 증착 또는 성장 온도를 유지하여 조기 분리나 클리빙을 피할 수 있다.
이제, 도 13을 참조하면, 유전체층(15)의 전면은 그 다음 핸들 웨이퍼(10)의 전면에 접합되어 친수성 접합 프로세스를 통해 접합 웨이퍼(20)(선택적으로는 유전체층(예컨대, 산화물층)이 그 위에 형성되어 있을 수 있음)를 형성한다. 유전체층(15)과 핸들 웨이퍼(10)는, 예를 들어, 산소나 질소를 함유한 플라즈마에 웨이퍼 표면들을 노출시킴으로써 함께 접합될 수 있다. 플라즈마에 노출시키면 흔히 표면 활성화라 불리는 프로세스에서 표면 구조체가 변형된다. 그 다음, 웨이퍼들은 함께 압착되고, 그 사이에는 접합 계면(18)에 접합이 형성된다.
접합 전에, 유전체층과 핸들 웨이퍼의 표면들에 선택적으로 클리닝 및/또는 브리프(brief) 에칭 또는 평탄화를 실시하여 본 기술 분야에서 공지된 기술을 이용하여 접합을 위한 표면을 준비할 수 있다. 특정한 이론에 얽매이지 않고, 일반적으로, SOI 구조체의 실리콘 표면의 품질은 부분적으로는 접합 전의 표면 품질의 함수인 것으로 생각된다. 게다가, 접합 전의 양측 표면의 품질은 결과로 생긴 접합 계면의 품질 또는 강도에 직접적인 영향을 미칠 것이다.
그러므로, 어떤 경우에는, 유전체층 및/또는 핸들 웨이퍼에, 예를 들어, 접합 전에 낮은 표면 거칠기(예컨대, 약 0.5nm RMS(root mean square) 미만의 거칠기)를 얻기 위해 다음의 절차들: (i) 예를 들어, CMP에 의한 평탄화 및/또는 (ii) 예를 들어, 친수성 표면 준비 프로세스(예컨대, 표면이 수산화암모늄, 과산화수소 및 물을, 예를 들어, 1:2:50의 비율로 포함하는 용액과 약 20분 동안 약 65℃에서 접촉되고, 이어서 탈이온수 린스 및 드라이되는 RCA SC-1 클린 프로세스)와 같은 습식 화학적 클리닝 절차에 의한 클리닝 중 하나 이상이 실시될 수 있다. 결과로 생긴 접합 강도를 증가시키기 위해 표면들 중 하나 또는 둘 다에는 선택적으로 습식 클리닝 프로세스 후 또는 그 대신에 플라즈마 활성화가 실시될 수도 있다. 플라즈마 환경은, 예를 들어, 산소, 암모니아, 아르곤, 질소, 디보란(diborane) 또는 포스핀(phosphine)을 포함할 수 있다.
일반적으로 말하면, 접합 계면의 형성을 달성하기 위해 이용되는 에너지가 후속 처리(즉, 도너 웨이퍼에서 클리브 또는 분리 플레인(17)을 따른 분리에 의한 계층 트랜스퍼(layer transfer)) 동안 접합 계면의 무결성이 유지되도록 보장하기에 충분하다면, 본 기술 분야에서 공지된 근본적으로 임의의 기술을 이용하여 웨이퍼 접합이 달성될 수 있다. 그러나, 통상적으로는, 유전체층의 표면과 핸들 웨이퍼(선택적으로는 그 위에 또 다른 유전체층을 가짐)의 표면을 대기압 또는 감소된 압력(예컨대 약 50 mTorr)으로 실온에서 접촉시키고, 이어서 높아진 온도(예컨대, 적어도 약 200℃, 적어도 약 300℃, 적어도 약 400℃, 또는 심지어 적어도 약 500℃)에서 충분한 시간 기간(예컨대, 적어도 약 10초, 적어도 약 1분, 적어도 약 15분, 적어도 약 1시간, 또는 심지어 적어도 약 3시간) 동안 가열함으로써 웨이퍼 접합이 달성된다. 예를 들어, 가열은 약 350℃에서 약 2시간 동안 이루어질 수 있다. 결과로 생긴 계면은 약 500 mJ/m2 보다 크거나, 약 1000 mJ/m2 보다 크거나, 약 1500 mJ/m2 보다 크거나, 또는 심지어 약 2000 mJ/m2 보다 큰 접합 강도를 가질 수 있다. 높아진 온도에 의해서 도너 웨이퍼와 핸들 웨이퍼의 인접한 표면들 사이의 공유 결합이 형성되며, 이에 따라 도너 웨이퍼와 핸들 웨이퍼 간의 접합이 고체화된다. 접합된 웨이퍼의 가열 또는 어닐와 동시에, 도너 웨이퍼에 앞서 주입된 이온은 클리브 플레인을 약화시킨다. 도너 웨이퍼의 일부가 클리브 플레인을 따라 접합 웨이퍼로부터 분리되어(즉, 클리브되어) SOI 구조체를 형성한다.
접합 계면이 형성된 후에는, 결과로 생긴 접합 구조체는 도너 웨이퍼 내의 분리 또는 클리브 플레인을 따른 분할(fracture)을 유도하기에 충분한 상태에 있게 된다(도 14). 일반적으로 말하면, 이러한 분할은, 열적 및/또는 기계적으로 유도된 클리빙 기술과 같은, 본 기술 분야에서 공지된 기술을 이용하여 달성될 수 있다. 그러나, 통상적으로, 불활성(예컨대, 아르곤 또는 질소) 대기 또는 분위기 조건 하에, 적어도 약 200℃, 적어도 약 300℃, 적어도 약 400℃, 적어도 약 500℃, 적어도 약 600℃, 적어도 약 700℃, 또는 심지어 적어도 약 800℃의 온도(이 온도는, 예를 들어, 약 200℃ 내지 약 800℃ 또는 약 250℃ 내지 약 650℃의 범위에 있음)에서 적어도 약 10초, 적어도 약 1분, 적어도 약 15분, 적어도 약 1시간, 또는 심지어 적어도 약 3시간의 기간 동안 접합된 구조체를 어닐(온도가 높을수록 어닐 시간은 짧아지고, 온도가 낮을수록 어닐 시간은 길어짐)함으로써 분할이 달성된다.
이와 관련하여, 대안적인 실시예에서, 이 분리는 기계적에 의해 단독으로 또는 어닐링을 더하여 유도 또는 달성될 수 있다는 것에 유의한다. 예를 들면, 접합 웨이퍼는, 도너 웨이퍼의 일부를 접합 웨이퍼로부터 떼어 놓기 위해 접합 웨이퍼의 대향면들에 수직으로 기계적 힘이 가해지는 고정물(fixture)에 배치될 수 있다. 어떤 방법에 따르면, 흡입 컵(suction cups)을 이용하여 기계적 힘을 가한다. 도너 웨이퍼의 일부의 분리는 클리브 프레인을 따른 크랙의 전파를 개시하기 위해 클리브 플레인에서 접합 웨이퍼의 에지에 기계적 웨지(wedge)를 적용함으로써 개시된다. 흡입 컵에 의해 가해진 기계적 힘은 도너 웨이퍼의 일부를 접합 웨이퍼로부터 떼어 놓아 SOI 구조체를 형성한다.
도 14를 참조하면, 분리 시에, 2개의 구조체(30, 31)가 형성된다. 접합 구조체(20)의 분리는 도너 웨이퍼(12)에서 클리브 플레인(17)을 따라 일어나므로(도 13), 도너 웨이퍼의 일부는 양측 구조체의 일부로 유지된다(즉, 도너 웨이퍼의 일부는 유전체층을 따라 트랜스퍼된다(transferred)). 구조체(30)는 도너 웨이퍼의 일부를 포함한다. 구조체(31)는 실리콘-온-인슐레이터 구조체이며, 핸들 웨이퍼(16), 유전체층(15), 및 실리콘층(25)을 포함한다.
결과로 생긴 SOI 구조체(31)는 유전체층(15)과 핸들 웨이퍼(10) 상에 배치된 얇은 실리콘층(25)(도너 웨이퍼의 일부는 클리빙 후에도 남아 있음)을 포함한다. SOI 구조체의 클리브 표면(즉, 도너 웨이퍼의 얇은 실리콘층)은 추가 처리에 의해 매끄럽게 될 수 있는 거친 표면을 갖는다. 구조체(31)에는 그 위에 디바이스 제조를 위한 바람직한 특징들을 갖는 실리콘층 표면을 생산하기 위해 추가 처리가 실시될 수 있다. 그러한 특징은, 예를 들어, 감소된 표면 거칠기 및/또는 감소된 농도의 광 포인트 결함을 포함한다. 또한, 얇은 실리콘층(25)은, 예를 들어, 에피택셜 증착에 의해 추가적인 실리콘을 증착하여 층의 두께를 증가시키도록 더 처리될 수 있다.
SOI 구조체는 2개의 웨이퍼를 접합하고 접합 웨이퍼 중 하나의 일부를 BGSOI 또는 BESOI 프로세스 각각의 경우와 같이 그라인딩 및/또는 에칭에 의해 제거함으로써 준비될 수도 있다. 예를 들어, SOI 구조체는 하나의 웨이퍼를 또 다른 웨이퍼에(그 중 하나는 위에서 설명한 핸들 웨이퍼임) 접합함으로써 준비될 수 있으며, 그 다음, 웨이퍼들 중 하나의 상당한 부분이 공지된 웨이퍼 시닝 기술(wafer thinning techniques)을 이용하여 에칭 제거되어 디바이스층을 얻는다(예컨대, 미국 특허 번호 5,024,723 및 5,189,500를 참조하며, 이들은 모든 관련있고 일관된 목적을 위해 여기에 참조로 포함됨). 핸들 웨이퍼는 BESOI 제조 프로세스 전, BESOI 프로세스 후, 또는 BESOI 프로세스에 의해 준비된 SOI 구조체를 이용하여 전자 디바이스가 제조된 후에 위에서 설명한 바와 같이 비저항 프로파일을 가질 수 있다.
본 개시의 일부 실시예에서, 위에서 설명한 접합 웨이퍼 방법의 대안으로서, 벌크 웨이퍼에 본 기술 분야에서 표준인 이온 주입 프로세스(예컨대, 미국 특허 번호 5,436,175 및 Materials Chemistry and Physics 46 (1996), 132-139의 Plasma Immersion Ion Implantation for Semiconductor Processing을 참조하고, 이들 둘은 모든 관련있고 일관된 목적을 위해 여기에 참조로 포함됨)가 실시되는 SIMOX 방법을 이용하여 실리콘-온-인슐레이터 구조체가 준비된다. 이와 관련하여, SIMOX 방법에 따라 이용되는 벌크 실리콘 웨이퍼는 위에서 설명한 "핸들" 웨이퍼일 수 있으며, 용어 "핸들 웨이퍼"는 제한적인 의미로 간주되어서는 안 된다는 것이 이해되어야 한다. 그러한 SIMOX 방법에서, 핸들 웨이퍼로의 산소 내-확산은 매립 산화물층의 형성(예컨대, 1325°근처의 어닐)동안 일어날 수 있다. 외-확산은 후속하는 더 낮은 온도의 어닐링을 통해 일어날 수 있다. 도펀트는 이온 주입법에 의해 주입될 수 있다.
전자 디바이스(예컨대, RF 디바이스)의 생산( Production of Electronic Device(eg., RF Device )
이와 관련하여, 위에서 설명한 SOI 구조체와 핸들 웨이퍼는 전자 디바이스에 포함될 수 있으며, 무선-주파수(RF) 디바이스의 제조에 특히 아주 적합하다는 것이 이해되어야 한다. 그러한 전자 디바이스(예컨대, RF 디바이스)는 실리콘 디바이스층, 유전체층(예컨대, 매립 산화물층) 및 핸들 웨이퍼 중 적어도 하나를 통해 형성된 트렌치 및/또는 컨택을 가질 수 있다. 더욱이, 그러한 디바이스의 제조 시에 실리콘층의 표면에 컨택 및/또는 게이트 구조체가 형성될 수 있다. 또한, 디바이스 제조 프로세스 자체는 위에서 설명한 비저항 프로파일을 갖는 핸들 웨이퍼를 준비하기 위한 프로세스의 일부를 형성할 수 있다는 것이 이해되어야 한다(예컨대, 열적 도너 생성 어닐 및/또는 도펀트 "드라이브-인" 어닐은 디바이스 제조 프로세스의 일부일 수 있다). 대안으로서, 핸들 웨이퍼는 디바이스(예컨대, RF 디바이스) 제조 프로세스 전에 원하는 비저항을 가질 수 있다. 위에서 설명한 비저항 프로파일을 갖는 핸들 웨이퍼를 구비한 SOI 구조체 상에 구축된 디바이스는 신호 왜곡, 주파수 응답 및/또는 전력 손실이 감소된다는 것을 특징으로 할 수 있다.
예들(EXAMPLES)
본 개시의 프로세스들은 하기의 예들에 의해 더 설명된다. 이러한 예들은 제한적 의미로 보아서는 안 된다.
예 1: 표면층에 비저항 피크를 갖는 핸들 웨이퍼의 생산( Example 1: Production of Handle Wafers having a Resistivity Peak in a Surface Layer )
2개의 핸들 웨이퍼가 준비되고, 각 웨이퍼에 대한 SRP(spreading resistance profile)이 결정되었다. 각 핸들 웨이퍼는, 비저항 프로파일이 변경된 프로세스를 웨이퍼에 실시하기 전에는 n형 웨이퍼였다. 각 n형 웨이퍼를 p형 표면 오염물 및/또는 산소 외-확산 또는 내-확산 프로세스(이어서 열적 도너 생성 어닐)에 노출시켜 핸들 웨이퍼의 비저항 프로파일을 변경하고 핸들 웨이퍼의 표면층에 거의 완전히 보상된 영역 또는 p-n 접합(즉, 비저항 피크를 갖는 고 비저항 영역)을 생성한다. 도 11에서 최고 피크를 갖는 프로파일과 최저 피크를 갖는 프로파일은 동일한 웨이퍼이지만 SRP는 2번 측정되었다는 것에 유의해야 한다(하나의 SRP는 인-하우스(in-house)에서 결정되고 다른 SRP는 외부 연구소에서 결정됨).
SRP 분석의 결과는 도 11에 나타낸다. 도 11에서 보여지는 바와 같이, 각 웨이퍼는 약 900 ohmㆍcm 내지 약 1,500 ohmㆍcm의 벌크 비저항을 갖고, 적어도 약 9,000 ohmㆍcm의 비저항 피크를 갖는다. 일반적으로, 비저항 피크는 핸들 웨이퍼의 전면으로부터 약 1㎛와 약 5㎛ 사이에서 발생한다. 비저항 프로파일들은 웨이퍼의 전면으로부터의 p형 오염물(예컨대, 붕소 및/또는 알루미늄)의 내-확산에 의해 주로 영향을 받는 것으로 생각된다.
예 2: 핸들 웨이퍼에 p-n 접합의 형성( Example 2: Formation of a P-N Junction in a Handle Wafer )
여러 핸들 웨이퍼에 대한 비저항 프로파일이 도 15 및 16에서 파선으로 나타난다(범례에는 미표기). 핸들 웨이퍼의 비저항 프로파일의 생산을 예시하기 위해 여러 파라미터(p-n 접합의 p형 측과 n형 측에서의 비저항 및 벌크 산소)가 모델링된다. 이러한 파라미터는 웨이퍼에서의 도펀트 및 산소 프로파일에 기초하여 모델링된다. 도 15는 산소 외-확산 프로세스와 열적 도너 생성 어닐이 실시되고 어닐 전에 그 표면에 알루미늄(제2 p형 도펀트)을 함유한 (붕소 도핑된) p형 웨이퍼에 대한 비저항 프로파일을 보여준다. 격자간 산소의 초기 농도는 7ppma이다. 어닐 전에, p형 출발 핸들 웨이퍼는 약 4,000 ohmㆍcm의 비저항을 갖는다. 산소 외-확산 프로세스는 1125℃에서 4시간 동안(즉, 통상적인 SOI 평활화(smoothing) 어닐의 어닐 조건) 수행(즉 시뮬레이션)되었다. 열적 도너 생성 어닐은 460℃에서 2시간 동안 수행되었다. 웨이퍼의 표면에서의 알루미늄 농도는 3x1012 atoms/cm3이었다. 알루미늄은 산소 외-확산 어닐동안 웨이퍼에 "드라이브-인"되었다(즉, 외-확산 어닐 및 드라이브-인 어닐이 동일한 어닐 프로세스동안 실시됨).
도 15는 열적 도너 생성 어닐 전의 웨이퍼에서의 산소 프로파일을 또한 보여준다. 도 15에서 보여지는 바와 같이, 산소 농도는 웨이퍼의 전면을 향해 갈수록 감소한다(즉, 웨이퍼에는 외-확산 프로세스가 실시됨). 도 15에서 "p-type res." 추세선(trend line)은 p형 도펀트의 농도가 n형 도펀트의 농도를 초과하는 핸들의 부분에서 핸들 웨이퍼에서의 모델링된 상대적인 비저항 변화를 보여준다. "n-type res." 추세선은 (열도너를 포함하는) n형 도펀트의 농도가 n형 도펀트의 농도를 초과하는 핸들의 부분에서 핸들 웨이퍼에서의 모델링된 상대적인 비저항 변화를 보여준다. 도 15에서 보여지는 바와 같이, 모델링된 비저항 피크는 핸들 웨이퍼에서 실제 비저항 피크("Handle Wafer Resistivity")에 비교적 가깝게 생긴다. 웨이퍼의 표면에서 웨이퍼의 비저항은 추가적인 p형 도펀트(알루미늄)로 인해 비교적 낮다. 웨이퍼의 후면을 향해 (약 10㎛ 깊이로) 진행하면, 알루미늄 도펀트(즉, 억셉터)의 농도는 감소하고 열적 도너는 증가하여 보상을 야기하고 그 결과로 비저항 피크를 야기한다. 피크 비저항으로부터 후면으로 진행하면, 상당한 열적 도너 형성으로 인해 도너는 억셉터를 초과한다.
도 16은 (붕소 도핑된) 또 다른 p형 웨이퍼의 비저항 프로파일을 보여준다. 비저항 프로파일이 달성될 수 있는 방법을 보여주기 위해 여러 파라미터가 또한 나타나 있다. 도 16의 웨이퍼에는 내-확산 프로세스와 열적 도너 생성 어닐(또는 산소 농도가 핸들 웨이퍼의 표면으로부터 감소하는 산소 프로파일을 생성하는 프로세스)가 실시되고, 어닐 전에 그 표면에 알루미늄(제2 p형 도펀트)이 함유되어 있다. 격자간 산소의 초기 농도는 5ppma이었다. 어닐 전에, p형 출발 핸들 웨이퍼는 약 4,000 ohmㆍcm의 비저항을 가졌다. 산소 내-확산 프로세스는 1125℃에서 4시간 동안(즉, 통상적인 SOI 평활화 어닐의 어닐 조건) 수행(즉, 시뮬레이션)되었다. 열적 도너 생성 어닐은 400℃에서 2시간 동안 수행되었다. 웨이퍼의 표면에서의 알루미늄 농도는 3x1012 atoms/cm3이었다. 알루미늄은 산소 내-확산 어닐동안 웨이퍼에 "드라이브-인"되었다(즉, 내-확산 어닐 및 드라이브-인 어닐이 동일 어닐 프로세스 동안 실시됨).
도 16은 열적 도너 생성 어닐 전의 웨이퍼에서의 산소 프로파일도 보여준다. 도 16에서 보여지는 바와 같이, 산소 농도는 웨이퍼의 전면을 향해 갈수록 증가한다(즉, 웨이퍼에 내-확산 프로세스가 실시됨). 도 16에서 "p-type res." 추세선은 p형 도펀트의 농도가 n형 도펀트(즉, 전체 웨이퍼)의 농도를 초과하는 핸들의 일부에서 핸들 웨이퍼에서의 모델링된 상대 비저항 변화를 보여준다. 도 16에서 보여지는 바와 같이, 핸들 웨이퍼의 모든 부분에서 p형 도펀트는 n형 도펀트(예컨대, 열적 도너)를 초과하며, 결과적으로, "n-type res."에 대한 추세선은 도시되지 않는다. 알루미늄 도펀트가 표면 근처의 열적 도너로부터 보상을 상쇄시키므로 웨이퍼의 표면에서의 비저항은 비교적 낮다. 알루미늄 도펀트 농도는 표면으로부터 감소하기 때문에, 열적 도너는 보상 및 비저항에 있어서의 증가를 야기한다. 열적 도너의 수는 핸들 웨이퍼 쪽으로 더 감소하는데 이는 비저항이 피크가 되게 하고 피크로부터 핸들 웨이퍼의 후면을 향해 감소하기 시작한다. 도 16에서 보여지는 바와 같이, 모델링된 비저항 피크는 핸들 웨이퍼에서 실제 비저항 피크("Handle Wafer Resistivity")에 비교적 가깝게 생긴다.
본 개시 또는 그의 바람직한 실시예(들)의 요소들을 소개할 때, 아티클들 "한(a, an)", "그(the)" 및 "상기(said)"는 요소들의 하나 이상이 존재한다는 것을 의미하는 것으로 의도된다. 용어 "포함하는(comprising, including)" 및 "구비하는(having)"은 포괄적인 것이며 열거된 요소들 이외의 추가적인 요소들이 있을 수 있다는 의미로 의도된다.
본 개시의 범위에서 벗어나지 않고 상기 장치와 방법에서 다양한 변형이 실시될 수 있으므로, 상기 설명에 포함되고 첨부하는 도면에 도시된 모든 사안은 예시적인 것으로 해석되어야 하며 제한적 의미로 해석되어서는 안 된다.

Claims (38)

  1. 핸들 웨이퍼, 실리콘 디바이스층, 및 상기 핸들 웨이퍼와 상기 실리콘 디바이스층 사이의 유전체층을 포함하는 실리콘-온-인슐레이터(silicon-on-insulator) 구조체를 준비하는 방법으로서 - 상기 핸들 웨이퍼는 축, 반경, 전면, 후면, 및 상기 전면으로부터 상기 후면으로 축 방향으로 연장하는 주변 에지를 구비하고, 상기 핸들 웨이퍼의 상기 전면은 상기 유전체층과의 계면을 형성하며, 핸들-유전체 계면과 상기 후면은 상기 축과 직교하고, 상기 핸들 웨이퍼는, 고 비저항 영역 및 표면층으로부터 상기 후면을 향해 연장하는 벌크층을 포함하는, 상기 핸들-유전체 계면으로부터 상기 후면을 향해 축 방향으로 깊이(Dsl)로 연장하는 표면층을 더 포함하고, 상기 핸들 웨이퍼는 상기 고 비저항 영역에 피크 비저항이 존재하는 비저항 프로파일을 갖고, 상기 비저항은 일반적으로 상기 피크 비저항으로부터 상기 벌크층을 향해 감소함 - ,
    주어진 도펀트 농도와 격자간 산소 농도(interstitial oxygen concentration)를 갖는 핸들 웨이퍼를 선택하는 단계 - 상기 핸들 웨이퍼는 제1 타입의 도펀트로 도핑되어 있으며, 상기 제1 타입의 도펀트는 p형 또는 n형 도펀트 중 어느 하나임 - ;
    상기 핸들 웨이퍼의 내부 또는 외부로 산소를 확산시켜 상기 핸들 웨이퍼에 산소의 불균일한 분포를 형성하고 산소의 불균일한 분포를 갖는 상기 핸들 웨이퍼를 어닐링하여 열적 도너(thermal donor)들의 불균일한 분포를 형성하는 것에 의해 상기 핸들 웨이퍼의 표면층에 고 비저항 영역을 형성하는 단계 - 산소가 외-확산(out-diffuse)되어 상기 핸들 웨이퍼의 상기 표면층에 상기 고 비저항 영역을 형성하는 경우에, 산소층은 상기 산소 외-확산 단계 전에 상기 핸들 웨이퍼의 상기 전면 상에 형성되고, 상기 제1 타입의 도펀트가 n형 도펀트인 경우에, 상기 핸들 웨이퍼를 p형 도펀트로 도핑하는 것에 의해 산소가 외-확산되고 상기 고 비저항 영역 또한 형성됨 - ;
    상기 핸들 웨이퍼의 전면, 도너 웨이퍼의 전면 또는 상기 도너 웨이퍼의 후면 중 적어도 하나 상에 유전체층을 형성하는 단계;
    상기 도너 웨이퍼와 상기 핸들 웨이퍼를 접합하여 접합 웨이퍼를 형성하는 단계 - 상기 도너 웨이퍼와 상기 핸들 웨이퍼는 상기 유전체층에 의해 상기 축을 따라 분리되고, 상기 유전체층은 상기 도너 웨이퍼와 상기 유전체층 사이에 도너-유전체 계면을 형성하고 상기 유전체층과 상기 핸들 웨이퍼의 전면 사이에 핸들-유전체 계면을 형성하고, 상기 접합 웨이퍼는 상기 도너-유전체 계면, 상기 핸들-유전체 계면 또는 상기 2개의 계면 사이의 상기 유전체층에 위치하는 접합 계면을 포함함 - ; 및
    상기 유전체층에 실리콘층이 접합된 채 남아 있도록 상기 접합 웨이퍼로부터 상기 도너 웨이퍼의 일부를 제거하여 실리콘 온 인슐레이터 구조체를 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 피크 비저항은 일반적으로 상기 피크 비저항으로부터 상기 핸들-유전체 계면을 향해 감소하는, 방법.
  3. 제1항에 있어서,
    상기 핸들 웨이퍼는 상기 고 비저항 영역의 형성 전에 적어도 50 ohmㆍcm의 벌크 비저항을 갖는, 방법.
  4. 제1항에 있어서,
    열적 도너들을 형성하기 위한 어닐링 단계는 실리콘-온-인슐레이터의 제조 프로세스 또는 전자 디바이스의 제조 프로세스의 일부인, 방법.
  5. 제1항에 있어서,
    상기 핸들 웨이퍼는 p형이고 상기 핸들 웨이퍼 내의 고 비저항 영역은,
    전면을 통해 상기 핸들 웨이퍼 내로 산소를 확산시키는 단계; 및
    산소가 응집하고 열적 도너들을 형성하는 열적 도너 생성 어닐링을 수행하는 단계
    를 필수적으로 포함하는 방법에 의해 생성되는, 방법.
  6. 제1항에 있어서,
    상기 핸들 웨이퍼는 p형이고 상기 핸들 웨이퍼 내의 고 비저항 영역은,
    전면을 통해 상기 핸들 웨이퍼의 외부로 산소를 확산시키는 단계 - 산소층은 상기 산소 외-확산 단계 전에 상기 핸들 웨이퍼의 상기 전면에 형성되고, 상기 산소 층은 상기 유전체층임 - ; 및
    산소가 응집하고 열적 도너들을 형성하는 열적 도너 생성 어닐링을 수행하는 단계
    를 필수적으로 포함하는 방법에 의해 생성되는, 방법.
  7. 제1항에 있어서,
    상기 핸들 웨이퍼의 전면을 통해 그 내부 또는 외부로 산소가 확산되어 상기 핸들 웨이퍼 내에 산소의 불균일한 분포가 형성되고, 산소의 불균일한 분포를 갖는 상기 핸들 웨이퍼가 어닐링되어 열적 도너들이 형성되며, 상기 열적 도너를 생성하는 어닐링은 실리콘-온-인슐레이터(SOI) 제조 프로세스의 일부이거나 무선 주파수 디바이스 제조 프로세스의 일부인, 방법.
  8. 제1항에 있어서,
    상기 피크 비저항 Rpeak은 상기 핸들-유전체 계면으로부터 적어도 0.1㎛에서 발생하는, 방법.
  9. 제1항에 있어서,
    Rpeak는 적어도 1000 ohmㆍcm인, 방법.
  10. 제1항에 있어서,
    상기 벌크층은 평균 비저항 Rbulk을 갖고, Rpeak 대 Rbulk의 비율은 적어도 2:1인, 방법.
  11. 제1항에 있어서,
    상기 벌크층은 평균 비저항 Rbulk을 갖고, Rpeak와 Rbulk의 비저항의 차는 적어도 1,000 ohmㆍcm인, 방법.
  12. 제1항에 있어서,
    상기 핸들 웨이퍼는 상기 핸들-유전체 계면에서 비저항 RHD을 갖고, Rpeak 대 RHD의 비율은 적어도 2:1인, 방법.
  13. 제1항에 있어서,
    상기 핸들 웨이퍼는 상기 핸들-유전체 계면에서 비저항 RHD을 갖고, Rpeak과 RHD의 비저항의 차는 적어도 1,000 ohmㆍcm인, 방법.
  14. 제1항에 있어서,
    상기 벌크층은 평균 비저항 Rbulk을 갖고, 상기 고 비저항 영역은 상기 고 비저항 영역의 전역에 걸쳐 상기 벌크의 비저항 Rbulk을 적어도 50% 초과하는 비저항을 갖고, 상기 고 비저항 영역은, 축 방향으로 측정했을 때에, 적어도 1㎛의 두께 Dres를 갖는, 방법.
  15. 무선-주파수 디바이스를 준비하기 위한 방법으로서,
    제1항의 방법에 따라 SOI 구조체를 형성하는 단계, 및
    상기 SOI 구조체 상에 무선-주파수 디바이스를 형성하기 위해 상기 SOI 구조체에 추가적인 처리를 실시하는 단계
    를 포함하는 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
KR1020137024403A 2011-03-16 2012-03-13 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 KR101870476B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161453409P 2011-03-16 2011-03-16
US61/453,409 2011-03-16
US201161545891P 2011-10-11 2011-10-11
US61/545,891 2011-10-11
PCT/US2012/028920 WO2012125632A1 (en) 2011-03-16 2012-03-13 Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures

Publications (2)

Publication Number Publication Date
KR20140019350A KR20140019350A (ko) 2014-02-14
KR101870476B1 true KR101870476B1 (ko) 2018-06-22

Family

ID=45955089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024403A KR101870476B1 (ko) 2011-03-16 2012-03-13 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법

Country Status (7)

Country Link
US (2) US8846493B2 (ko)
EP (1) EP2686878B1 (ko)
JP (1) JP6228462B2 (ko)
KR (1) KR101870476B1 (ko)
CN (1) CN103430298B (ko)
TW (1) TWI550834B (ko)
WO (1) WO2012125632A1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113549B4 (de) * 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FI130149B (en) 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
KR102294812B1 (ko) 2014-01-23 2021-08-31 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3573094B1 (en) * 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
JP6545608B2 (ja) * 2015-11-30 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017093829A1 (en) * 2015-12-04 2017-06-08 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
EP3427293B1 (en) 2016-03-07 2021-05-05 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
FR3049763B1 (fr) 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102439602B1 (ko) 2016-06-08 2022-09-01 글로벌웨이퍼스 씨오., 엘티디. 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US20180030615A1 (en) * 2016-07-28 2018-02-01 Sunedison Semiconductor Limited (Uen201334164H) Methods for producing single crystal silicon ingots with reduced seed end oxygen
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
EP3533081B1 (en) 2016-10-26 2021-04-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US10468295B2 (en) 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
CN114093764A (zh) 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片
US10490464B2 (en) 2017-02-10 2019-11-26 Globalwafers Co., Ltd. Methods for assessing semiconductor structures
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
JP7034186B2 (ja) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
CN109935626A (zh) * 2017-12-17 2019-06-25 微龛（北京）半导体科技有限公司 一种绝缘层上硅总剂量效应版图加固技术
WO2019209492A1 (en) 2018-04-27 2019-10-31 Globalwafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
KR102463727B1 (ko) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
FR3106019B1 (fr) * 2020-01-07 2021-12-10 Soitec Silicon On Insulator Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
CN113109625A (zh) * 2021-04-07 2021-07-13 上海新昇半导体科技有限公司 硅片导电类型的判定方法
TWI768957B (zh) 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030996A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6472711B1 (en) 1998-07-23 2002-10-29 Canon Kabushiki Kaisha Semiconductor substrate and production method thereof
US7112509B2 (en) 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
CN1856873A (zh) 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8089126B2 (en) 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8741739B2 (en) * 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030996A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6472711B1 (en) 1998-07-23 2002-10-29 Canon Kabushiki Kaisha Semiconductor substrate and production method thereof
US7112509B2 (en) 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate

Also Published As

Publication number Publication date
WO2012125632A1 (en) 2012-09-20
KR20140019350A (ko) 2014-02-14
CN103430298B (zh) 2016-03-16
US20120238070A1 (en) 2012-09-20
US20120235283A1 (en) 2012-09-20
JP2014512091A (ja) 2014-05-19
US8846493B2 (en) 2014-09-30
JP6228462B2 (ja) 2017-11-08
TWI550834B (zh) 2016-09-21
EP2686878B1 (en) 2016-05-18
EP2686878A1 (en) 2014-01-22
CN103430298A (zh) 2013-12-04
TW201241994A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
KR101353970B1 (ko) 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
JP2014512091A5 (ko)
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN112385031B (zh) 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅
JP2019517454A (ja) 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
KR100539465B1 (ko) 실리콘 박막분리를 위한 표면기포 형성방법
CN115552592A (zh) 制造用于射频应用的绝缘体上半导体衬底的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant