JPH02278766A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法に関し、更に詳しく言えば、Ｓ　
ＯＩ　（Ｓｅ＋ｎ１ｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎ５
ｕｌａｔｏｒ）　２５板の作成方法に関し、 素子の形成される半導体層を均一な厚さに形成すること
ができ、かつ半導体層の結晶性を改善することができる
Ｓｏ　１５板の作成方法の提供を目的とし、 第１の半導体基板の一方の表面に、酸素濃度を該基板内
部の酸素濃度と相違させた酸素濃度調整層を形成する工
程と、少なくとも、前記酸素濃度調整層の表面又は第２
の半導体基板の一方の表面に絶縁性の膜を形成する工程
と、前記絶縁性の膜を介して酸素４度調整層の表面と第
２の半導体基板の表面とを貼合わせてＳｏｌ基板を形成
する工程と、前記ＳＯＩ基板を熱処理して酸素をドナー
化する工程と、前記８０１基板中の酸素ドナー４度差に
基づく比抵抗差に起因したエッチングレート差を利用し
て前記Ｓｏｌ基板上の第１の半導体基板をエッチングし
、該第１の半導体基板の厚さをほぼ酸素濃度調整層の厚
さに留める工程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装πの製造方法に関し、更に詳しく言
えば、Ｓ　ＯＩ　　（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏ
ｎ　Ｉｎ５ｕｌａ　ｔｏｒ　）基板の作成方法に関する
。

Ｓｏｌ基板は、下地基板上に絶縁膜を介して素子の形成
される半導体層が設けられているため、寄生容〒の小さ
い集積回路装置が得られるという利点がある。

ところで、Ｓｏｌ基板に集積回路装置を作成する場合、
半導体層に形成される複数の素子を互いに分離するため
の分離溝や分離拡散領域の形成が必要となる。そのため
、薄い厚さの半導体層をもつＳＯＩ基板及びその作成方
法が要望されている。

〔従来の技術〕 第４図（ａ）　〜（ｅ）は、従来例のＳｏｌ基板の作成
方法を説明する断面図である。

同図（ａ）は、高抵抗率（低不純物濃度）のＰ型Ｓｉエ
ピタキシャル層１２が形成された低抵抗率（高不純物濃
度）の第１のｐ型Ｓｉ基板１１、同図（ｂ）は、Ｓｉ基
板１１＊１４が形成された第２のρ型Ｓｉ基牟反１３を
示している。

まず、同図（Ｃ）に示すように、エピタキシャル層１２
と５ｉＯ２ｆｆ’ｉ４１４とが対向するように貼り合わ
せる（同図（Ｃ））。

その後、フッ酸（ＨＦ）／硝酸（ＨＮＯ３）の混合液で
Ｓｉ基板１１をエッチングする（同図（ｄ））。このｒ
昆合？＆は、エツチングされるシリコン基板の抵抗率の
小さいほどエツチングレートが大きく、逆の場合小さく
なるという選択エツチング性をもっているので、Ｐ型Ｓ
ｉ基板１１は比較的速くエツチングされる。しかし、エ
ツチングが抵抗率の大きいエピタキシャル層１２に達す
ると、そのエツチングレートは急激に小さくなるので、
この時エツチングを停止する。これにより、はぼエピタ
キシャル層１２の厚さにほぼ等しい５１ｇ１膜１５が得
られる（同図（ｅ））。

〔発明が解決しようとする課題〕

ところで、Ｓｉ基＋反１１上のエピタキシャル層１２は
、Ｓｉ基板１１の表面にＳｉ原子が順次堆積して形成さ
れるものである。従って、エピタキシャル層１２が薄い
とＳｉ基板１１／工ピタキシヤル層１２界面に起因した
欠陥が十分に回復できず、その上に成長したエピタキシ
ャル層も結晶欠陥が多いものとなる。このため、このエ
ピタキシャル［１２を残して得られたＳｏｌ基板の５ｉ
Ｆｉ膜１５の結晶性も余り良くなく、従って、該Ｓｉ薄
膜１５上に形成される半導体素子の性能も所定のものが
得られないという問題がある。

本発明は、かかる従来例の問題点に鑑みてなされたもの
で、素子の形成される半導体層の結晶性が良好で、かつ
該半導体層の厚さを均一にすることのできるＳｏｌ基板
の作成方法を提供することを目的とするものである。

［課題を解決するための手段］ 上記課題は、第１の半導体基板の一方の表面に、酸素濃
度を該基板内部の酸素濃度と相違させた酸素濃度調整層
を形成する工程と、少なくとも、前記酸素濃度調整層の
表面又は第２の半導体基板の一方の表面に絶縁性の膜を
形成する工程と、前記絶縁性の膜を介して酸素濃度調整
層の表面と第２の半導体基板の表面とを貼合わせてＳｏ
ｌ基板を形成する工程と、前記Ｓｏｌ基板を熱処理して
酸素をドナー化する工程と、前記ＳＯＩ基板中の酸素ド
ナー濃度差に基づく比抵抗差に起因したエツチングレー
ト差を利用して前記５ｏｒｅ板上の第１の半導体基板を
エツチングし、該第１の半導体基板の厚さをほぼ酸素濃
度調整層の厚さに留める工程とを有する半導体装置の製
造方法によって解決される。

（作用〕 本発明の製造方法によれば、酸素ドナーの濃度差に起因
して形成された比抵抗差領域のエッチングレート差を利
用してＳｏｌ基板を構成する第１の半導体基板を薄膜化
している。

従って、後に熱処理等の酸素ドナーキラー処理を行えば
、該薄膜をドナーの影響のない元の半導体の性質に戻す
ことができる。

また、第１の半導体基板をもとに、これをエッチングし
て薄膜化しているので、従来のエピタキシャル成長法に
よって形成する’ＦＭ膜よりも結晶欠陥が少ない。

更に、酸素ドナーの調整層は、酸素の基板への拡散、或
いは基板からの外方拡散によって形成されるものだから
、その深さは一定である。このため、エッチング後に形
成される薄膜の厚さもほぼ一定となる。

〔実施例］ 次に、本発明の実施例について図を参照しながら説明す
る。

■本発明の第１の実施例 第１図（ａ）〜（ｆ）は、本発明の第１の実施例のＳｏ
　１５板の作成方法を説明する断面図である。

同図（ａ）において、１はチョクラルスキー法で作成さ
れた抵抗率０．１Ω・ｃｍ（正孔濃度約５×１０　”ｃ
　ｍ−’）　、厚さ５００　μｍの第１のｐ型Ｓｉ基板
１である。このＳｉ基早反１には約２ＸＩＯ”Ｃｍ弓の
多量の中性の酸素（ドナー化していない酸素）が含まれ
ている。

まず、この５ｉ１５板１をランプアニール法により１．
２００　’Ｃ５（約２０）秒間窒素中で加熱する。これ
により、表面から深さ約０．５μ叢の層にある酸素の大
部分は、Ｓｉ基板１表面から外方拡散して除去され、表
面には〈５×１０１′ｃｍ″″程度の低い酸素濃度調整
層２が形成される。同図（ａ）には、このときの中性の
酸素濃度及び正孔濃度の分布が同時に示しである。

次に、同図（ｂ）に示すように、第２のｐ型Ｓｉ基板３
を酸化してＳｉＯ，１ｐＪ４を形成する。

なお、この５ｔ（ｈ膜は第１のＳｉ基板３の酸素濃度調
整Ｎ２の上にのみ形成してもよいし、或いは該調整層２
及び第２のＳｉ基板３の両方に形成してもよい。

次いで、同図（Ｃ）に示すように、この第２のＳｉ基板
３上の５ｉ０２膜４と第１のＳｉ基板１の酸素濃度調整
層２とを対向するように接触させ、９００°Ｃに加熱し
た状態でパルス電圧５００■を印加して貼合わせる。

次に、同図（ｄ）に示すように、オールドドナーの発生
温度として知られている４５０°Ｃで１６０分間加熱し
て酸素をドナー化する。このとき、第３図に示すように
、ドナー発生レートは約１×１０”ｃｍ−’−ｓ　ｅ　
ｃ−’なので（参考文献：　Ｗ、Ｋａｉｓｅｒ　ｅｔ　
ａｌ、、Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　１１２．１
９５８．ｐ、１５４６　）、１６０分間でほぼ５Ｘ１０
”Ｃｍ−’のドナーが発生する。

その結果、このドナーｐ型Ｓｉ基板１の正孔を補償して
、正味の正孔濃度は第１図（ｄ′）に示すように変化す
る。

即ち、表面の酸素濃度調整層２では酸素濃度は低いので
、発生する酸素ドナーの電子の数も少なく（＜５ＸＩＯ
”ｃｍ−２）、従って、はとんどＳｉ基１反１内の正孔
の補償に寄与しない。このため、Ｓｉ基板ｌ内の正味の
正孔濃度は実質上初期値のままであり、抵抗率も０．　
１Ω・ｃｍと実質上初期値と同じでる。

一方、酸素濃度調整層２以外のＳｉ基板ｌ内部では、生
成される酸素ドナー濃度も高くて、酸素ドナーに基づく
電子濃度と正孔濃度とはほぼ等しい。

このため、正味の正札濃度は大幅に減少し、抵抗率は１
００Ω・ｃｍ以上と非常に高くなる。

次に、同図（ｅ）に示すように、エチレンジアミン／ピ
ロカテコール（混合比４モル％以下）混合液に浸漬して
Ｓｉ基板ｌをエツチングする。この混合液は、比抵抗が
大きいほど、Ｓｉのエッチングレートが大きい性質をも
ち、実施例のような濃度差の場合、１０以上と極めて大
きいエツチングレート比をもつ。

このエツチング液でＳｉ基板１をエツチングする際は、
まず、Ｓｉ基板３の表面を不図示の耐エツチング性ホル
ダーで覆って保持し、Ｓｉ基板３がエッチングされない
ようにしておき、次いでＳＯ■基板をエッチング７夜に
浸ン責する。これにより、Ｓｉ基板ｌの表面からエッチ
ングが進むが、酸素濃度調整層２に達すると、エツチン
グレートが２．激に小さくなるので、ここでエッチング
を停止する。

これにより、厚さ約０．５μｍの酸素濃度調整層２に対
応した厚さのＳｉ薄ｎ’Ｊ５が形成される。

次いで、同図（ｆ）に示すように、８００°Ｃで約３０
分間熱処理をすると、酸素ドナーが再び中性化し、Ｓｉ
薄膜５（酸素濃度調整層２）内の正孔濃度は初期値（５
Ｘ　ｌ　Ｏ”ｃ　ｒｒｒ’）に戻る（同図（ｆ’））。

なお、この熱処理は特別に行う必要はなく、ＳＯ■基板
を用いて素子を作成する際の工程で含まれる熱処理によ
って代用できる。

このように、本発明の実施例によれば、同図（ｅ）に示
すように、Ｓｉ基板ｌをもとに、これをエツチングして
ｓｔｌ膜５を形成しているので、従来のエピタキシャル
成長法によって形成する薄膜よりも結晶欠陥が少ない。

また、同図（ａ）に示すように、酸素濃度調整層２は、
Ｓｉ基板１からの酸素の外方拡散によって形成されてい
るので、その厚さはほぼ一定である。

このため、エツチング後に形成されるＳｉ薄膜５の厚さ
もほぼ一定となる。

■本発明の第２の実施例 次に、第２図（ａ）〜（ｆ）を参照しながら本発明の第
２の実施例について説明する。

同図の実施例において、第１の実施例と異なる点は、酸
素濃度調整層７の酸素濃度の方を第１のｓ＋５仮６内部
の酸素濃度よりも濃＜シていることである。これは、例
えば次のようにして作成される。

即ち、同図（ａ）に示すように、酸素含有量の小さいＳ
ｉ基板、例えばフローティングゾーン法で作成された８
１基板６（例えば、Ｐ型０．１０ｃｍ）の表面を酸素雰
囲気中でランプアニール法により加熱して、その表面か
ら０．５μ−の深さまで酸素を拡散する。なお、これは
イオン注入法で形成しても良い。

次に、同図（ｂ）に示すように、別の第２のＳｉ基板８
を用意し、熱酸化法により該Ｓｉ基板８の表面にＳｉＯ
□膜９を形成する。

次いで、同図（Ｃ）に示すように、Ｓｉ基板６とＳｉ５
仮８とを５ｉｏｚｔ１９”を介して貼り合わせる。

次に、同図（ｄ）に示すように、４５０°Ｃで熱処理し
て、酸素をドナー化する。

次いで、同図（ｅ）に示すように、Ｓｉ基板５の表面を
エツチングする。このとき工・ンチングン夜として、フ
ッ酸／硝酸の混合液を用いる。この液は、比抵抗の低い
Ｓｉはどエツチングレートが大きいので、比較的速＜ｓ
ｉ５板６はエッチングされていく。

しかし、酸素ドナー濃度が高く比抵抗が大きい酸素濃度
調整層７に達すると、エツチングレートが急に低下する
ので、ここでエツチングを停止する。

このようにして、酸素４度調整層７の厚さに対応したＳ
ｉの薄＋１！ＪＩＯが得られる。

次に、同図（ｆ）に示すように、８００°Ｃで熱処理を
して、酸素ドナーを非ドナー化し、当初の正孔濃度に戻
す。

なお、第１．第２の実施例では、酸素濃度調整層２及び
７の形成のための熱処理法として、ランプアニール法を
用いているが、酸素濃度調整層が形成される他の熱処理
法を用いてもよい。

また、実施例では、酸素をドナー化するための熱処理を
、オールドドナーの発生する処理温度として知られてい
る４５０°Ｃで行っているが、ニュードナーの発生する
処理温度として知られている７５０°Ｃで行ってもよい
。

更に、第１及び第２の半導体基板としてｐ型のＳｉ基板
を用いているが、任意の導電型でも外方、内方拡散の組
み合わせを最適化すればよい。

〔発明の効果］ 本発明の製造方法によれば、エピタキシャル層を用いず
に基板のみを用いてＳｏｌ基板の素子の形成される半導
体層を均一な厚さに形成することができ、かつこの半導
体層の結晶性を改善することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｒ）は、本発明の第１の実施例のＳｏ
ｌ基板の作成方法を説明する断面図、第２図（ａ）〜（
ｒ）は、本発明の第２の実施例のＳｏｌ基板の作成方法
を説明する断面図、第３図は、酸素ドナー発生レートと
酸素含有量との関係を示す図、 第４図（ａ）〜（ｅ）は、従来例のＳｏ　［１板の作成
方法を説明する断面図である。 〔符号の説明〕 １６．１１・・・第１のＳｉ基（反、 ２．７・・・酸素濃度調整層、 ３８．１３・・・第２のＳｉ基板、 ４９１４・・・ＳｉＯ□膜、 ５　１０　１５・・・Ｓｉ薄膜、 １２・・・Ｓｉエビタキンヤル層。 ７酸素１１濱調整層

Claims (1)

1. 【特許請求の範囲】 第１の半導体基板の一方の表面に、酸素濃度を該基板内
   部の酸素濃度と相違させた酸素濃度調整層を形成する工
   程と、 少なくとも、前記酸素濃度調整層の表面又は第２の半導
   体基板の一方の表面に絶縁性の膜を形成する工程と、 前記絶縁性の膜を介して酸素濃度調整層の表面と第２の
   半導体基板の表面とを貼合わせてＳＯＩ基板を形成する
   工程と、 前記ＳＯＩ基板を熱処理して酸素をドナー化する工程と
   、 前記ＳＯＩ基板中の酸素ドナー濃度差に基づく比抵抗差
   に起因したエッチングレート差を利用して前記第１の半
   導体基板をエッチングし、該第１の半導体基板の厚さを
   ほぼ酸素濃度調整層の厚さに留める工程とを有する半導
   体装置の製造方法。