JP2022046971A - Soiウェーハの製造方法及びsoiウェーハ - Google Patents
Soiウェーハの製造方法及びsoiウェーハ Download PDFInfo
- Publication number
- JP2022046971A JP2022046971A JP2020152637A JP2020152637A JP2022046971A JP 2022046971 A JP2022046971 A JP 2022046971A JP 2020152637 A JP2020152637 A JP 2020152637A JP 2020152637 A JP2020152637 A JP 2020152637A JP 2022046971 A JP2022046971 A JP 2022046971A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- soi
- silicon oxide
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 213
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 213
- 239000002019 doping agent Substances 0.000 claims abstract description 194
- 230000004888 barrier function Effects 0.000 claims abstract description 162
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 123
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 123
- 239000010703 silicon Substances 0.000 claims abstract description 123
- 230000003647 oxidation Effects 0.000 claims abstract description 65
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 65
- 239000010408 film Substances 0.000 claims description 343
- 238000000034 method Methods 0.000 claims description 97
- 239000013078 crystal Substances 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- -1 hydrogen ions Chemical class 0.000 claims description 6
- 238000011109 contamination Methods 0.000 abstract description 45
- 238000002156 mixing Methods 0.000 abstract description 21
- 235000012431 wafers Nutrition 0.000 description 558
- 239000010410 layer Substances 0.000 description 251
- 238000009792 diffusion process Methods 0.000 description 47
- 238000010438 heat treatment Methods 0.000 description 27
- 229910052796 boron Inorganic materials 0.000 description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 22
- 239000007790 solid phase Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 10
- 238000005247 gettering Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001028 reflection method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
【解決手段】ドーパントを含むベースウェーハの全面にシリコン酸化膜を熱酸化で形成する工程と、ボンドウェーハの主面とベースウェーハの第1主面とをシリコン酸化膜を介して貼り合わせる工程とを含み、熱酸化工程の前に、ベースウェーハの第2主面上にCVD絶縁膜を形成する工程と、ベースウェーハの第1主面上にベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程とを更に含み、熱酸化工程で、バリアシリコン層を熱酸化してバリアシリコン酸化膜を得て、貼り合わせ工程で、ボンドウェーハとベースウェーハとをシリコン酸化膜の一部であるバリアシリコン酸化膜を介して貼り合わせるSOIウェーハの製造方法。
【選択図】図4
Description
ウェーハ全体にドーパントを含有し且つ第1主面及び前記第1主面と反対側の第2主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第1主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してSOI層を形成する薄膜化工程と、
を含むSOIウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第2主面上にCVD絶縁膜を形成する工程と、
前記ベースウェーハの前記第1主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第1主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするSOIウェーハの製造方法を提供する。
前記薄膜化工程において、前記イオン注入層を剥離面として前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化して前記SOI層を得てもよい。
その後に、前記バリアシリコン層の前記未酸化の状態の一部の層に前記ベースウェーハ中の前記ドーパントを拡散させるアニールを加えてもよい。
前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記SOI層との貼り合わせ面である第1主面と、前記第1主面と反対側の第2主面とを有するシリコン単結晶ウェーハからなり、
前記ベースウェーハの前記第1主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
前記ベースウェーハの前記第2主面に、裏面シリコン酸化膜が配置されており、
前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、CVD絶縁膜が配置されており、
前記SOI層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするSOIウェーハを提供する。
前記バリアシリコン層中に、前記ベースウェーハが含有するドーパントと同種のドーパントが拡散していてもよい。
ウェーハ全体にドーパントを含有し且つ第1主面及び前記第1主面と反対側の第2主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第1主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してSOI層を形成する薄膜化工程と、
を含むSOIウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第2主面上にCVD絶縁膜を形成する工程と、
前記ベースウェーハの前記第1主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第1主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするSOIウェーハの製造方法である。
前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記SOI層との貼り合わせ面である第1主面と、前記第1主面と反対側の第2主面とを有するシリコン単結晶ウェーハからなり、
前記ベースウェーハの前記第1主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
前記ベースウェーハの前記第2主面に、裏面シリコン酸化膜が配置されており、
前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、CVD絶縁膜が配置されており、
前記SOI層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするSOIウェーハである。
まず、本発明のSOIウェーハを説明する。
ベースウェーハは、ウェーハ全体にドーパントを含有するシリコン単結晶ウェーハからなる。ドーパントとしては、例えば、B、Ga、P、Sb、As等を挙げることができる。このようなシリコン単結晶ウェーハは、例えば、CZ法やFZ法により製造されたシリコン単結晶インゴットをスライスして得ることができる。
SOI層は、ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなる。
埋め込み酸化膜は、ベースウェーハとSOI層との間に配置される。
CVD絶縁膜としては、特に限定されないが、好ましい例として、CVD酸化膜、CVD窒化膜及びCVD酸化窒化膜を挙げることができる。
図1は、本発明のSOIウェーハの第一例を示す概略断面図である。
図2は、本発明のSOIウェーハの第二例を示す概略断面図である。
図3は、本発明のSOIウェーハの第三例を示す概略断面図である。
次に、本発明のSOIウェーハの製造方法を説明する。
ウェーハ全体にドーパントを含有し且つ第1主面及び前記第1主面と反対側の第2主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第1主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してSOI層を形成する薄膜化工程と、
を含むSOIウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第2主面上にCVD絶縁膜を形成する工程と、
前記ベースウェーハの前記第1主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第1主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とする。
この工程では、ウェーハ全体にドーパントを含有し且つ第1主面及び第1主面と反対側の第2主面を有するシリコン単結晶ウェーハからなるベースウェーハと、ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する。
任意のこの工程では、後段で説明する貼り合わせ工程の前に、準備したボンドウェーハの全面に、シリコン酸化膜を形成する。
任意のこの工程では、ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも1種類を注入してイオン注入層を形成する。
この工程では、ベースウェーハの第2主面(ボンドウェーハの貼り合わせ面(第1主面)に対する裏面)上にCVD絶縁膜を形成する。
この工程では、ベースウェーハの第1主面上にベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する。
この工程では、ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する。また、この工程では、ベースウェーハの第1主面上に形成したバリアシリコン層を熱酸化して、ベースウェーハの全面に形成するシリコン酸化膜の一部としてのバリアシリコン酸化膜を得る。
この工程では、ボンドウェーハの一方の主面とベースウェーハの第1主面とを、ベースウェーハ上のシリコン酸化膜を介して貼り合わせる。
この工程では、ボンドウェーハを薄膜化してSOI層を形成する。
図4は、本発明のSOIウェーハの製造方法の第一例を示す概略フロー図である。この例の製造方法によれば、例えば、図1を参照しながら説明した第一例のSOIウェーハの第一例を製造することができる。
図5は、本発明のSOIウェーハの製造方法の第二例を示す概略フロー図である。この例の製造方法によれば、例えば、図2を参照しながら説明した第二例のSOIウェーハを製造することができる。
ベースウェーハ、ボンドウェーハ、バリアシリコン層、バリアシリコン酸化膜、裏面シリコン酸化膜などにおけるドーパント濃度は、例えば、2次イオン質量分析装置(SIMS)を用いて測定することができる。
実施例1では、図4に概略的に示すフローと同様のフローで、SOIウェーハ100の製造を行なった。
まず、ボンドウェーハ31として、直径300mm、ボロンドープ(ドーパント濃度1×1015atoms/cm3)のp型シリコン単結晶ウェーハ(抵抗率10Ωcm)を準備した。また、ベースウェーハ10として、直径300mm、ボロンドープ(ドーパント濃度1×1017atoms/cm3)のp型シリコン単結晶ウェーハ(抵抗率0.1Ωcm)を準備した。
次に、ベースウェーハ10を、貼り合わせ面である第1主面11を下にして、CVD炉のサセプタに載置し、第2主面12上にCVD絶縁膜40としてCVD酸化膜をCVD法により形成した。形成したCVD酸化膜の厚さは、300nmとした。
次に、ベースウェーハ10の貼り合わせ面である第1主面11上に、バリアシリコン層60をエピタキシャル成長させた。バリアシリコン層は、導電型がp型であり、厚さが400nmであり、抵抗率が10Ωcmであり、ドーパント濃度が1×1015atoms/cm3であった。
次に、ベースウェーハ10の全面を熱酸化して、ベースウェーハ10の全面を被覆するシリコン酸化膜50を形成した。
次に、工程(d)の熱酸化に供したベースウェーハ10と、イオン注入層を形成したボンドウェーハ31とを、バリアシリコン酸化膜21とボンドウェーハ31の一方の主面32とが接するように貼り合わせた。
この貼り合わせたウェーハに対して30分間、500℃のアルゴン雰囲気下で剥離熱処理を施し、イオン注入層を剥離面としてボンドウェーハ31を剥離することにより、ボンドウェーハ31を薄膜化してSOI層30を得た。
製造条件を下記表1~表3のそれぞれに示す条件としたこと以外は実施例1と同様の条件で、各例のSOIウェーハ100を製造した。
各例のSOIウェーハ100のSOI層30中のドーパント濃度を、SIMSを用いて測定した。その結果を以下の表1~表3にそれぞれ示す。
実施例4では、形成するバリアシリコン層の厚さを変化させたこと以外は実施例2と同一条件でSOIウェーハを作製した場合の、バリアシリコン層(エピ層)の厚さとSOI層/埋め込み酸化膜(BOX層)界面付近のSOI層中のボロン濃度との関係をシミュレーションした。その結果を図により算出した結果を図6に示す。
実施例5では、埋め込み酸化膜の膜厚を2μmとした以外は実施例4と同一条件でシミュレーションを行った。バリアシリコン層(エピ層)の厚さとSOI層/埋め込み酸化膜界面付近のSOI層中のボロン濃度との関係を算出したシミュレーション結果を、図7に示す。
Claims (10)
- 少なくとも、
ウェーハ全体にドーパントを含有し且つ第1主面及び前記第1主面と反対側の第2主面を有するシリコン単結晶ウェーハからなるベースウェーハと、前記ベースウェーハのドーパント濃度よりも低濃度でドーパントを含有するシリコン単結晶ウェーハからなるボンドウェーハとを準備する工程と、
前記ベースウェーハの全面にシリコン酸化膜を熱酸化によって形成する熱酸化工程と、
前記ボンドウェーハの一方の主面と前記ベースウェーハの前記第1主面とを、前記ベースウェーハ上の前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
前記ボンドウェーハを薄膜化してSOI層を形成する薄膜化工程と、
を含むSOIウェーハの製造方法であって、
前記ベースウェーハの熱酸化工程より前に、
前記ベースウェーハの前記第2主面上にCVD絶縁膜を形成する工程と、
前記ベースウェーハの前記第1主面上に前記ベースウェーハの前記ドーパント濃度よりも低濃度でドーパントを含有するバリアシリコン層を形成する工程と
を更に含み、
前記熱酸化工程において、前記バリアシリコン層を熱酸化して、前記シリコン酸化膜の一部としてのバリアシリコン酸化膜を得て、
前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面と前記ベースウェーハの前記第1主面とを、前記シリコン酸化膜の一部である前記バリアシリコン酸化膜を介して貼り合わせることを特徴とするSOIウェーハの製造方法。 - 前記貼り合わせ工程より前に、前記ボンドウェーハの全面にシリコン酸化膜を形成する工程を更に含むことを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程において、前記ボンドウェーハの前記一方の主面のシリコン単結晶表面と前記ベースウェーハの前記バリアシリコン酸化膜の表面とを直接貼り合わせることを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記貼り合わせ工程より前に、前記ボンドウェーハの内部に水素イオン及び希ガスイオンからなる群より選択される少なくとも1種類を注入してイオン注入層を形成するイオン注入工程を更に含み、
前記薄膜化工程において、前記イオン注入層を剥離面として前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化して前記SOI層を得ることを特徴とする請求項1~請求項3のいずれか一項に記載のSOIウェーハの製造方法。 - 前記CVD絶縁膜を形成する工程において、前記CVD絶縁膜として、CVD酸化膜、CVD窒化膜及びCVD酸化窒化膜のうちいずれか1つを形成することを特徴とする請求項1~請求項4のいずれか一項に記載のSOIウェーハの製造方法。
- 前記ベースウェーハとして、前記ドーパント濃度が1×1017atoms/cm3以上のものを準備することを特徴とする請求項1~請求項5のいずれか一項に記載のSOIウェーハの製造方法。
- 前記バリアシリコン層として、ドーパントの濃度が1×1016atoms/cm3以下のものを形成することを特徴とする請求項1~請求項6のいずれか一項に記載のSOIウェーハの製造方法。
- 前記熱酸化工程において、前記バリアシリコン層の一部が未酸化の状態で残るように熱酸化を行い、
その後に、前記バリアシリコン層の前記未酸化の状態の一部の層に前記ベースウェーハ中の前記ドーパントを拡散させるアニールを加えることを特徴とする請求項1~請求項7のいずれか一項に記載のSOIウェーハの製造方法。 - ベースウェーハと、埋め込み酸化膜と、前記埋め込み酸化膜を介して前記ベースウェーハに貼り合わされたSOI層とを含むSOIウェーハであって、
前記ベースウェーハは、ウェーハ全体にドーパントを含有し、前記SOI層との貼り合わせ面である第1主面と、前記第1主面と反対側の第2主面とを有するシリコン単結晶ウェーハからなり、
前記ベースウェーハの前記第1主面に、前記埋め込み酸化膜の少なくとも一部としてのバリアシリコン酸化膜が配置されており、
前記ベースウェーハの前記第2主面に、裏面シリコン酸化膜が配置されており、
前記裏面シリコン酸化膜の前記ベースウェーハとは反対側の面に、CVD絶縁膜が配置されており、
前記SOI層は、前記ベースウェーハのドーパント濃度よりも低い濃度でドーパントを含有するシリコン単結晶からなり、
前記バリアシリコン酸化膜中のドーパントの濃度が、前記裏面シリコン酸化膜中のドーパントの濃度よりも低いものであることを特徴とするSOIウェーハ。 - 前記ベースウェーハと前記バリアシリコン酸化膜との間に、バリアシリコン層が配置されており、
前記バリアシリコン層中に、前記ベースウェーハが含有するドーパントと同種のドーパントが拡散しているものであることを特徴とする請求項9に記載のSOIウェーハ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020152637A JP7334698B2 (ja) | 2020-09-11 | 2020-09-11 | Soiウェーハの製造方法及びsoiウェーハ |
PCT/JP2021/027635 WO2022054429A1 (ja) | 2020-09-11 | 2021-07-27 | Soiウェーハの製造方法及びsoiウェーハ |
US18/024,194 US20230268222A1 (en) | 2020-09-11 | 2021-07-27 | Method for manufacturing soi wafer and soi wafer |
EP21866389.6A EP4213179A1 (en) | 2020-09-11 | 2021-07-27 | Method for manufacturing soi wafer, and soi wafer |
CN202180054023.9A CN116057666A (zh) | 2020-09-11 | 2021-07-27 | Soi晶圆的制造方法及soi晶圆 |
KR1020237008165A KR20230065995A (ko) | 2020-09-11 | 2021-07-27 | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 |
TW110129207A TW202226332A (zh) | 2020-09-11 | 2021-08-09 | Soi晶圓之製造方法及soi晶圓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020152637A JP7334698B2 (ja) | 2020-09-11 | 2020-09-11 | Soiウェーハの製造方法及びsoiウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022046971A true JP2022046971A (ja) | 2022-03-24 |
JP7334698B2 JP7334698B2 (ja) | 2023-08-29 |
Family
ID=80632491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020152637A Active JP7334698B2 (ja) | 2020-09-11 | 2020-09-11 | Soiウェーハの製造方法及びsoiウェーハ |
Country Status (7)
Country | Link |
---|---|
US (1) | US20230268222A1 (ja) |
EP (1) | EP4213179A1 (ja) |
JP (1) | JP7334698B2 (ja) |
KR (1) | KR20230065995A (ja) |
CN (1) | CN116057666A (ja) |
TW (1) | TW202226332A (ja) |
WO (1) | WO2022054429A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Soi基板 |
JP2007095951A (ja) * | 2005-09-28 | 2007-04-12 | Denso Corp | 半導体基板およびその製造方法 |
JP2008244019A (ja) * | 2007-03-26 | 2008-10-09 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
WO2008146441A1 (ja) * | 2007-05-22 | 2008-12-04 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法 |
JP2019528573A (ja) * | 2016-08-16 | 2019-10-10 | 日本テキサス・インスツルメンツ合同会社 | 基板上の両面エピタキシャルを用いるプロセス拡張 |
JP2020511777A (ja) * | 2017-03-21 | 2020-04-16 | ソイテックSoitec | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226620A (ja) | 1992-02-18 | 1993-09-03 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JPH0837286A (ja) | 1994-07-21 | 1996-02-06 | Toshiba Microelectron Corp | 半導体基板および半導体基板の製造方法 |
-
2020
- 2020-09-11 JP JP2020152637A patent/JP7334698B2/ja active Active
-
2021
- 2021-07-27 KR KR1020237008165A patent/KR20230065995A/ko active Search and Examination
- 2021-07-27 EP EP21866389.6A patent/EP4213179A1/en active Pending
- 2021-07-27 WO PCT/JP2021/027635 patent/WO2022054429A1/ja unknown
- 2021-07-27 US US18/024,194 patent/US20230268222A1/en active Pending
- 2021-07-27 CN CN202180054023.9A patent/CN116057666A/zh active Pending
- 2021-08-09 TW TW110129207A patent/TW202226332A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139295A (ja) * | 1994-11-07 | 1996-05-31 | Nec Corp | Soi基板 |
JP2007095951A (ja) * | 2005-09-28 | 2007-04-12 | Denso Corp | 半導体基板およびその製造方法 |
JP2008244019A (ja) * | 2007-03-26 | 2008-10-09 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
WO2008146441A1 (ja) * | 2007-05-22 | 2008-12-04 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法 |
JP2019528573A (ja) * | 2016-08-16 | 2019-10-10 | 日本テキサス・インスツルメンツ合同会社 | 基板上の両面エピタキシャルを用いるプロセス拡張 |
JP2020511777A (ja) * | 2017-03-21 | 2020-04-16 | ソイテックSoitec | 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116057666A (zh) | 2023-05-02 |
WO2022054429A1 (ja) | 2022-03-17 |
TW202226332A (zh) | 2022-07-01 |
US20230268222A1 (en) | 2023-08-24 |
EP4213179A1 (en) | 2023-07-19 |
JP7334698B2 (ja) | 2023-08-29 |
KR20230065995A (ko) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7985660B2 (en) | Method for manufacturing soi wafer | |
JP6626607B2 (ja) | 電力およびrf用途用の設計された基板構造 | |
US11387101B2 (en) | Methods of manufacturing engineered substrate structures for power and RF applications | |
WO2010016457A1 (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
TW200830402A (en) | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop | |
WO2011151968A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5194508B2 (ja) | Soiウエーハの製造方法 | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2022054429A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP5644670B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP7380517B2 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP5585319B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
CN110391173A (zh) | 绝缘体上覆硅基板的制造方法及半导体装置 | |
JPH08148660A (ja) | Soi基板の製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7334698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |