JP2008244019A - Soiウエーハの製造方法 - Google Patents

Soiウエーハの製造方法 Download PDF

Info

Publication number
JP2008244019A
JP2008244019A JP2007080313A JP2007080313A JP2008244019A JP 2008244019 A JP2008244019 A JP 2008244019A JP 2007080313 A JP2007080313 A JP 2007080313A JP 2007080313 A JP2007080313 A JP 2007080313A JP 2008244019 A JP2008244019 A JP 2008244019A
Authority
JP
Japan
Prior art keywords
wafer
soi
film
oxide film
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007080313A
Other languages
English (en)
Other versions
JP2008244019A5 (ja
JP5194508B2 (ja
Inventor
Isao Yokogawa
功 横川
Hiroshi Takeno
博 竹野
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007080313A priority Critical patent/JP5194508B2/ja
Priority to PCT/JP2008/000339 priority patent/WO2008117509A1/ja
Publication of JP2008244019A publication Critical patent/JP2008244019A/ja
Publication of JP2008244019A5 publication Critical patent/JP2008244019A5/ja
Application granted granted Critical
Publication of JP5194508B2 publication Critical patent/JP5194508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 ベースウエーハ中に含まれていたp型ドーパントがSOI層中に混入することを防止し、かつ、反りの小さいSOIウエーハを得るためのSOIウエーハの製造方法を提供する。
【解決手段】 pシリコン単結晶ウエーハからなるベースウエーハと、前記ベースウエーハよりも低濃度のドーパントを含有するシリコン単結晶ウエーハからなるボンドウエーハとを準備する工程と、前記ベースウエーハの表面にシリコン膜を熱酸化により形成する工程と、前記ボンドウエーハと前記ベースウエーハとを、前記シリコン酸化膜を介して貼り合わせる貼り合わせ工程と、前記ボンドウエーハを薄膜化してSOI層を形成する工程とを含むSOIウエーハの製造方法において、前記貼り合わせ工程より前に、拡散防止膜を前記ボンドウエーハの表面に形成する工程を有し、前記拡散防止膜の膜厚を、前記シリコン酸化膜の膜厚よりも薄くするSOIウエーハの製造方法。
【選択図】 図1

Description

本発明は、SOIウエーハの製造方法に関し、特に、シリコン単結晶ウエーハからなるボンドウエーハとベースウエーハを酸化膜を介して貼り合わせ、その後、ボンドウエーハを薄膜化することによりSOIウエーハを製造する方法に関する。
半導体素子用のウエーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)ウエーハがある。このSOIウエーハは、デバイス作製領域となる基板表層部のSOI層が埋め込み絶縁層(埋め込み酸化膜層(BOX層))により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このSOIウエーハを製造する代表的な方法として、ウエーハ貼り合わせ法やSIMOX法が挙げられる。ウエーハ貼り合わせ法は、例えば2枚のシリコン単結晶ウエーハのうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して2枚のウエーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウエーハ(SOI層を形成するウエーハ(以下、ボンドウエーハ))を鏡面研磨等により薄膜化することによってSOIウエーハを製造する方法である。また、この薄膜化の方法としては、ボンドウエーハを所望の厚さまで研削、研磨する方法や、ボンドウエーハの内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層を形成しておき、イオン注入層においてボンドウエーハを剥離するイオン注入剥離法と呼ばれる方法等がある。
一方、SIMOX法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理(酸化膜形成熱処理)を行って注入した酸素とシリコンとを反応させてBOX層を形成することによってSOIウエーハを製造する方法である。
上記の代表的な2つの手法のうち、ウエーハ貼り合わせ法は、作製されるSOI層やBOX層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。
ウエーハ貼り合わせ法によりSOIウエーハを作製する際、BOX層となるシリコン酸化膜層とシリコン単結晶の熱膨張率の相違に起因して、完成したSOIウエーハが大きく反ってしまうという問題があった。これを解決するため、特許文献1では、SOIウエーハの裏面(SOI層の支持基板であるベースウエーハの裏面)にもシリコン酸化膜を形成することにより、BOX層との応力のバランスを調整する方法が記載されている。
一方、特許文献2では、ボロン(ホウ素)などを高濃度にドーピングしたウエーハをベースウエーハとして用いることにより、基板強度を高め、反りを改善すると同時に、高濃度にドーピングされたドーパントがデバイスプロセス中の熱処理によって外方拡散し、SOI層中に混入するのを防止する方法が記載されている。
また、特許文献3では、高温熱処理を含む半導体デバイスの製造プロセスにおいて十分な重金属ゲッタリング能力を有するSOIウエーハを提供するため、ボロンなどのドーパントを高濃度に含有したベースウエーハを用いることが記載されている。
現在、SOIウエーハの反りを抑制したり、ゲッタリング能力を高めるために、特許文献2、3に記載されているように、ボロンが高濃度にドープされたベースウエーハを用いてSOIウエーハを製造することがしばしば行なわれている。その一方で、近年のシリコン単結晶ウエーハの大直径化に伴い、SOIウエーハの反りを十分に抑制することが求められているが、特許文献2のように、単にボロンが高濃度にドープされたベースウエーハを用いるだけでは不十分であった。
特公平6−80624公報 特開平5−226620公報 特開平8−37286公報
本発明はこのような問題に鑑みてなされたもので、SOIウエーハの製造プロセスや、SOIウエーハを用いたデバイス製造プロセス中において、ベースウエーハ中に含まれていたp型ドーパントがSOI層中に混入することを防止し、かつ、反りの小さいSOIウエーハを得るためのSOIウエーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、ウエーハ全体にp型ドーパントを高濃度に含有するpシリコン単結晶ウエーハからなるベースウエーハと、前記ベースウエーハのp型ドーパントよりも低濃度のドーパントを含有するシリコン単結晶ウエーハからなるボンドウエーハとを準備する工程と、前記ベースウエーハの表面にシリコン酸化膜を熱酸化によって形成する工程と、前記ボンドウエーハと前記ベースウエーハとを、前記ベースウエーハ上のシリコン酸化膜を介して貼り合わせる貼り合わせ工程と、前記ボンドウエーハを薄膜化してSOI層を形成する工程とを含むSOIウエーハの製造方法において、前記貼り合わせ工程より前に、前記ベースウエーハ上のシリコン酸化膜中に取り込まれた前記p型ドーパントが前記貼り合わせ工程後に前記ボンドウエーハに拡散することを防止する拡散防止膜を前記ボンドウエーハの表面に形成する工程を有し、前記拡散防止膜の膜厚を、前記ベースウエーハ上のシリコン酸化膜の膜厚よりも薄くすることを特徴とするSOIウエーハの製造方法を提供する(請求項1)。
このような工程を有し、拡散防止膜の膜厚を、ベースウエーハ上のシリコン酸化膜の膜厚よりも薄くするSOIウエーハの製造方法によれば、ベースウエーハとしてp型ドーパント濃度が高いpシリコン単結晶ウエーハを用いて、反りが少なく、ゲッタリング能力が高いSOIウエーハを製造する場合において、ベースウエーハ上のシリコン酸化膜中に取り込まれたp型ドーパントが貼り合わせ工程後にボンドウエーハ(SOI層)に拡散することを、拡散防止膜によって防止することができる。その結果、SOI層の導電型や抵抗率の変動を抑えることができる。また、埋め込み絶縁層とSOIウエーハの裏面(すなわち、ベースウエーハの裏面)に形成する酸化膜厚の差を小さくすることができるので、より反りの小さいSOIウエーハとすることができる。
この場合、前記拡散防止膜を、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかとすることが好ましい(請求項2)。
このように、拡散防止膜を、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかとすれば、簡便な方法により拡散防止膜を形成することができ、かつ、緻密な拡散防止膜とすることができるので、ベースウエーハ上のシリコン酸化膜中に取り込まれたp型ドーパントが貼り合わせ工程後にボンドウエーハ(SOI層)に拡散することをより効果的に防止することができる。
また、前記拡散防止膜の膜厚を、前記ベースウエーハ上のシリコン酸化膜の膜厚の1/5以下とすることが好ましい(請求項3)。
このように、拡散防止膜の膜厚を、ベースウエーハ上のシリコン酸化膜の膜厚の1/5以下とすれば、より確実に埋め込み絶縁層とSOIウエーハの裏面に形成される酸化膜厚の差を小さくすることができるので、より反りの小さいSOIウエーハとすることができる。
また、前記拡散防止膜の膜厚を、50nm以上1000nm以下とすることができる(請求項4)。
このように、拡散防止膜の膜厚を50nm以上とすれば、十分にp型ドーパントの拡散防止の効果を得ることができ、100nm以上とすれば、より確実に拡散を防止することができる。また、拡散防止膜の膜厚を1000nm以下とすれば、埋め込み絶縁層とSOIウエーハの裏面に形成される酸化膜厚の差をより小さくすることができる。
また、本発明のSOIウエーハの製造方法では、前記ボンドウエーハに前記拡散防止膜を形成する工程の後、前記貼り合わせ工程より前に、前記拡散防止膜を通して前記ボンドウエーハの内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層を形成しておき、前記ボンドウエーハの薄膜化を、前記イオン注入層において前記ボンドウエーハを剥離することにより行うことができる(請求項5)。
本発明に係るSOIウエーハの製造方法は、このような、いわゆるイオン注入剥離法によってボンドウエーハを薄膜化するSOIウエーハの製造方法の場合にも適用することができる。また、このようなイオン注入剥離法によってボンドウエーハを薄膜化すれば、SOI層の膜厚均一性が高く、SOI層の膜厚が薄いSOIウエーハを製造することができる。
また、前記ベースウエーハのp型ドーパント濃度を5×1017atoms/cm以上とすることができる(請求項6)。
このように、ベースウエーハのp型ドーパント濃度を5×1017atoms/cm以上とした場合であっても、本発明のSOIウエーハの製造方法によれば、SOI層にp型ドーパントが拡散することを効果的に防止することができる。また、このようなベースウエーハのp型ドーパント濃度とすれば、より反りが小さく、ゲッタリング能力の高いSOIウエーハとすることができる。
また、前記ベースウエーハ上のシリコン酸化膜の膜厚と、前記拡散防止膜の膜厚との合計を2μm以上とすることができる(請求項7)。
このように、ベースウエーハ上のシリコン酸化膜の膜厚と、拡散防止膜の膜厚との合計を2μm以上とすれば、埋め込み絶縁層の膜厚を2μm以上と厚くしたSOIウエーハを得ることができる。
本発明に従うSOIウエーハの製造方法であれば、SOIウエーハの製造プロセスや、SOIウエーハを用いたデバイス製造プロセス中において、ベースウエーハ中に含まれていたp型ドーパントがSOI層中に混入することが防止されており、かつ、反りの小さいSOIウエーハを製造することができる。
以下、本発明についてさらに詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、現在、SOIウエーハの反りを抑制したり、ゲッタリング能力を高めるために、特許文献2、3に記載されているように、ボロンが高濃度にドープされたベースウエーハを用いてSOIウエーハを製造することがしばしば行なわれている。その一方で、近年のシリコン単結晶ウエーハの大直径化に伴い、SOIウエーハの反りを十分に抑制することが求められているため、特許文献2のように、単にボロンが高濃度にドープされたベースウエーハを用いるだけでは不十分であるため、それに加えて、特許文献1に記載されているように、埋め込み絶縁層とSOIウエーハの裏面(すなわち、ベースウエーハの裏面)に形成する酸化膜厚のバランスを考慮する必要がある。
この観点から、SOIウエーハの反りを最も効果的に抑制する方法として、ベースウエーハのみにシリコン酸化膜を形成し、酸化膜のないボンドウエーハと貼り合わせ、埋め込み絶縁層とSOIウエーハの裏面酸化膜の膜厚を同一にする方法が用いられることがあった。しかしながら、ベースウエーハとしてボロンなどのp型ドーパントが高濃度に含まれているウエーハを用いてこの方法を行なうと、SOI層中にベースウエーハ中に含まれていたp型ドーパントが混入し、SOI層の導電型や抵抗率を変化させてしまうという問題があることが明らかとなった。
本発明者らは、ベースウエーハとしてボロンなどのp型ドーパントが高濃度に含まれているウエーハを用い、ベースウエーハのみに熱酸化によりシリコン酸化膜を形成し、酸化膜のないボンドウエーハと貼り合わせてSOIウエーハを作製すると、ベースウエーハが酸化膜で覆われている状態で貼り合わせ後の高温熱処理が行なわれているにもかかわらず、SOI層中にベースウエーハ中に含まれていたp型ドーパントが混入し、SOI層の導電型や抵抗率を変化させてしまうという問題について着目し、このp型ドーパントの混入がどのようにして発生するのかについて鋭意研究した結果、埋め込み絶縁層中に取り込まれていたp型ドーパントが、SOIウエーハの製造プロセスや、SOIウエーハを用いたデバイス製造プロセス中の高温熱処理によりSOI層中に拡散していることを解明した。そして、本発明者らは、このような知見に基づき、ボンドウエーハにp型ドーパントの拡散を防止する拡散防止膜を形成し、かつ、この拡散防止膜の膜厚を、ベースウエーハ上の熱酸化膜の膜厚よりも薄くすることにより、p型ドーパントがSOI層中に混入することを防止することができ、かつ、反りの小さいSOIウエーハを製造することができることに想到し、本発明を完成させた。
以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図1に、本発明に係るSOIウエーハの製造方法の一例を示した。
ここではまず、ボンドウエーハの薄膜化を、研削・研磨、エッチング等により行う場合について説明する。なお、ボンドウエーハの薄膜化をイオン注入剥離法によって行う場合については後述する。
まず、ボンドウエーハ11とベースウエーハ12を準備する(工程a)。
このとき、ベースウエーハ12は、ウエーハ全体にp型ドーパントを高濃度に含有するpシリコン単結晶ウエーハとし、ボンドウエーハ11は、ベースウエーハ12のp型ドーパントよりも低濃度のドーパントを含有するシリコン単結晶ウエーハとする。
ここで、ベースウエーハ12のp型ドーパントの「高濃度」とは、ボンドウエーハ11のドーパント濃度より高濃度であることを示し、具体的な数値は特に限定されないが、特に5×1017atoms/cm以上とすることが望ましい。ベースウエーハ12のp型ドーパント種は通常用いられるものであれば特に限定されないが、ボロン(ホウ素)等を好適に使用することができる。なお、p型ドーパントの濃度が5×1017atoms/cm以上であれば、抵抗率は概ね0.1Ωcm以下のように低い抵抗率となる。ベースウエーハ12のp型ドーパント濃度が高いほど、ベースウエーハ12の強度を高めることができ、ゲッタリング能力も高めることができる。
また、ボンドウエーハ11の導電型はn型、p型のいずれでもよく、また、ドーパント種も特に限定されず、目的に合わせて適宜選択することができる。
次に、ベースウエーハ12の表面にシリコン酸化膜13を熱酸化によって形成する(工程b)。
この熱酸化処理の方法は特に限定されないが、たとえば酸化性雰囲気下で各種熱処理装置を用いて行うことができる。また、後述するように、このシリコン酸化膜13の膜厚を、工程cでボンドウエーハ11に形成する拡散防止膜14の膜厚よりも厚くするようにする。
この熱酸化処理工程中に、熱酸化膜13中にベースウエーハ12中のp型ドーパントが取り込まれる。
次に、絶縁膜からなる拡散防止膜14を前記ボンドウエーハ11の表面に形成する(工程c)。この拡散防止膜14は、ベースウエーハ12上のシリコン酸化膜13中に取り込まれたp型ドーパントが次の貼り合わせ工程(工程d)後にボンドウエーハに拡散することを防止するものである。
拡散防止膜14としては、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかとすれば、簡便な方法により緻密な拡散防止膜を形成することができるので望ましい。
拡散防止膜14の形成方法としては、シリコン酸化膜であれば熱酸化法などにより、簡便な方法により緻密な拡散防止膜とすることができるが、これに限定されるものではなく、例えば、CVD法等など種々の方法を用いることができる。シリコン窒化膜、シリコン酸化窒化膜等の場合もそれぞれ適当な方法を用いて形成することができる。
このとき、この拡散防止膜14を、ベースウエーハ12上のシリコン酸化膜13の膜厚よりも薄くする。特に、拡散防止膜14の膜厚を、ベースウエーハ12上のシリコン酸化膜13の膜厚の1/5以下とすることが好ましい。
拡散防止膜14の膜厚をこのようにすることにより、後述するように、埋め込み絶縁層とSOIウエーハの裏面(すなわち、ベースウエーハの裏面)に形成する酸化膜厚の差を小さくすることができる。
なお、工程bのベースウエーハ12表面への熱酸化膜13形成工程と、工程cのボンドウエーハ11表面への拡散防止膜14形成工程はどちらを先に行っても良い。
次に、ボンドウエーハ11とベースウエーハ12とを、ベースウエーハ12上のシリコン酸化膜13、及びボンドウエーハ11上の拡散防止膜14を介して貼り合わせる(工程d)。
例えば、常温の清浄な雰囲気下で、ボンドウエーハ11とベースウエーハ12のそれぞれ一方の主面を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
常温での接着だけでは、接着の強度が不十分であるので、通常はそのままデバイス作製工程では使用できない。このため、結合熱処理として貼り合わせたウエーハに高温の熱処理を施して結合強度を十分なものとする。例えば、この熱処理は不活性ガス雰囲気下あるいは酸化性ガス雰囲気下、1000℃〜1250℃で30分から4時間の範囲で行うことができる。
次に、ボンドウエーハ14を薄膜化してSOI層を形成する(工程e)。このボンドウエーハ14の薄膜化は、研削、研磨、エッチング等の通常の方法により行うことができる。
以上のような工程を経て、SOIウエーハ20を製造することができる。このSOIウエーハ20は、SOI層21と、埋め込み絶縁層22を有している。埋め込み絶縁層22は、ボンドウエーハ11に形成された拡散防止膜14とベースウエーハ12に形成された熱酸化膜13からなっている。また、ベースウエーハ12の裏面(貼り合わせ面とは反対側の面)に、ベースウエーハ12に形成された熱酸化膜13からなる裏面酸化膜23を有している。
図2は、本発明に係るSOIウエーハの製造方法の別の一例として、イオン注入剥離法によりボンドウエーハの薄膜化を行う例を示した。
まず、工程a’のウエーハ準備工程、工程b’のベースウエーハ12ヘのシリコン酸化膜13形成工程、工程c’のボンドウエーハ11への拡散防止膜14形成工程を、前述した図1の工程a〜cと同様に行う。
次に、拡散防止膜14を通してボンドウエーハ11の内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層15を形成する(工程d’)。
なお、この時のイオン注入層15の深さは、最終的に形成されるSOI層21の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、SOI層の厚さを制御できる。ただし、イオン注入層15は少なくとも拡散防止膜14よりも深い位置に形成される必要がある。なお、イオン注入のドーズ量は適宜選択される。
なお、ボンドウエーハ11に対して行う工程c’及び工程d’と、ベースウエーハ12に対して行う工程b’とは、どちらを先に行ってもよい。
次に、ボンドウエーハ11とベースウエーハ14とを、ベースウエーハ13上のシリコン酸化膜12、及びボンドウエーハ11上の拡散防止膜14を介して貼り合わせる(工程e’)。このとき、ボンドウエーハ11の貼り合わせ面は、工程d’においてイオン注入を行った面とする。
前述した図1の場合と同様に、常温の清浄な雰囲気下で、ボンドウエーハ11とベースウエーハ12の一方の主面を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
次に、ボンドウエーハ11をイオン注入層15で剥離することにより、ボンドウエーハ11を薄膜化する(工程f’)。
例えば、貼り合わせたウエーハに対して、Ar等の不活性ガス雰囲気下約500℃以上の温度、30分以上熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ボンドウエーハ11をイオン注入層15で剥離することができる。
次に、ボンドウエーハ11とベースウエーハ12の結合力を高める結合熱処理を行う。例えば、この結合熱処理は不活性ガス雰囲気下あるいはわずかに酸化性のガス雰囲気下、1000℃〜1250℃で30分から4時間の範囲で行うことができる。
なお、上記の剥離熱処理と結合熱処理は同時に行うこともできる。
また、この結合熱処理をわずかに酸化性のガス雰囲気下で行った場合、SOI層表面に薄い酸化膜(例えば200nm程度)が形成するため、これを除去するエッチング処理等が必要となる。なお、このエッチング処理によりベースウエーハ12の裏面の裏面酸化膜23も一部除去されることになるが、その除去量は微小であり、埋め込み絶縁層22と裏面酸化膜23の膜厚のバランスに対する影響は軽微である。
以上のような工程を経て、前述の図1の場合と同様の、SOIウエーハ20を製造することができる。このSOIウエーハ20は、SOI層21と、埋め込み絶縁層22を有している。埋め込み絶縁層22は、ボンドウエーハ11に形成された拡散防止膜14とベースウエーハ12に形成された熱酸化膜13からなっている。また、ベースウエーハ12の裏面に裏面酸化膜23を有している。
また、このイオン注入剥離法によれば、SOI層の膜厚がより均一であり、SOI層が例えば1μm以下、特に500nm以下の極めて薄いSOIウエーハを製造することができる。
このような本発明に係るSOIウエーハの製造方法によれば、熱酸化膜13形成工程中にベースウエーハ12上のシリコン酸化膜13中に取り込まれたp型ドーパントが、ウエーハ貼り合わせ工程後のSOIウエーハの製造プロセスや、このSOIウエーハを用いたデバイス製造プロセス中にボンドウエーハ11(SOI層21)中に拡散することを、拡散防止膜14が存在することにより効果的に防止することができる。
また、前述のように、拡散防止膜14をベースウエーハ12上のシリコン酸化膜13の膜厚よりも薄くすることによって、埋め込み絶縁層22とSOIウエーハの裏面に形成されている裏面酸化膜23の膜厚差を小さくすることができる。そして、このように、埋め込み絶縁層22と裏面酸化膜23の膜厚の差を小さくすれば、ベースウエーハ12がp型ドーパントが高濃度に分布したpシリコン単結晶であり、基板強度が高いことと合わせて、SOIウエーハ20の反りを小さくすることができる。
また、SOIウエーハ20のベースウエーハ12は、p型ドーパントが高濃度に分布したpシリコン単結晶であるので、ゲッタリング能力も優れている。
また、ボンドウエーハ11側にも拡散防止膜14として絶縁膜を形成することにより、貼り合わせ界面が埋め込み絶縁層内部に形成され、界面準位を問題視するデバイスにも適用可能なSOIウエーハとなる。
なお、拡散防止膜14の膜厚は、50nm以上1000nm以下とすることができる。拡散防止膜14の膜厚を50nm以上とすれば、p型ドーパントがボンドウエーハ11に拡散することを十分に防止できる膜厚となる。また、拡散防止膜14の膜厚を1000nm以下とすれば、埋め込み絶縁層とSOIウエーハの裏面に形成される酸化膜厚の差をより小さくすることができると同時に、イオン注入剥離法を適用する際、注入エネルギーを極端に大きくする必要がなく、装置の負担を軽減することができる。
また、近年、例えば光集積デバイスなどにおける光導波路などのような特殊な用途に用いる場合には、2μm以上、あるいは10μm以上といった極めて厚い埋め込み絶縁層を形成したものが要求されることがある。本発明は、このような厚い埋め込み絶縁層(2μm以上)で、膜厚均一性の優れたSOI層(すなわち、イオン注入剥離法を使ったSOI層)を得る場合に有効である。すなわち、イオン注入剥離法を適用する場合、ボンドウエーハ側に形成する絶縁膜厚は厚くすることはできない(1μm以下)ため、厚い埋め込み絶縁層を形成するためには、ベースウエーハにも絶縁膜を形成することが必須となる。本発明に係るSOIウエーハの製造方法によれば、ベースウエーハ12上のシリコン酸化膜13の膜厚と、拡散防止膜14の膜厚との合計を2μm以上として、埋め込み絶縁層を2μm以上とすることもできる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1〜3、比較例1、2)
以下のように、図1または2に示したようなSOIウエーハの製造方法に従って貼り合わせ法によりSOIウエーハを製造した。
まず、ボンドウエーハ11として直径200mm、n型、リンドープ(1×1015atoms/cm)のn型シリコン単結晶ウエーハを準備し、ベースウエーハ12として、直径200mm、p型、ボロンドープ(6×1018atoms/cm)のpシリコン単結晶ウエーハを準備した。
次に、表1の実施例1〜3、比較例1、2の各条件でSOIウエーハ20を作製し、作製されたSOIウエーハに、模擬デバイス熱処理(通常のデバイス作製工程において施される熱処理を模した熱処理)を施した後、SOI層21中のボロン濃度とSOIウエーハ20の反りを測定した。測定結果を表1に合わせて記載した。
なお、実施例1〜3、比較例1については図2に示したイオン注入剥離法でSOIウエーハの製造を行い、比較例2については、貼り合わせ工程後、ボンドウエーハを研削・研磨により薄膜化した。
Figure 2008244019
ボンドウエーハ側にベースウエーハ側より薄い熱酸化膜を形成した実施例1〜3は、模擬デバイス熱処理を施しても、SIMS(2次イオン質量分析装置)による測定においてSOI層中にボロンは検出されず、反りも小さかった。一方、ボンドウエーハ側にベースウエーハ側と同じ厚さの熱酸化膜を形成した比較例2は、SOI層中にボロンは検出されなかったが、反りが大きく、デバイス製造プロセスに悪影響を及ぼすことが分かった。また、ボンドウエーハに熱酸化膜を形成しなかった比較例1は、反りは小さかったが、SOI層中に1×1017atoms/cmのボロンが検出され、n型であったSOI層がp型に反転していることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係るSOIウエーハの製造方法の一例を示すフローチャートである。 本発明に係るSOIウエーハの製造方法の別の一例を示すフローチャートである。
符号の説明
11…ボンドウエーハ、 12…ベースウエーハ、
13…シリコン酸化膜(熱酸化膜)、 14…拡散防止膜、
15…イオン注入層、
20…SOIウエーハ、 21…SOI層、
22…埋め込み絶縁層、 23…裏面酸化膜。

Claims (7)

  1. 少なくとも、
    ウエーハ全体にp型ドーパントを高濃度に含有するpシリコン単結晶ウエーハからなるベースウエーハと、前記ベースウエーハのp型ドーパントよりも低濃度のドーパントを含有するシリコン単結晶ウエーハからなるボンドウエーハとを準備する工程と、
    前記ベースウエーハの表面にシリコン酸化膜を熱酸化によって形成する工程と、
    前記ボンドウエーハと前記ベースウエーハとを、前記ベースウエーハ上のシリコン酸化膜を介して貼り合わせる貼り合わせ工程と、
    前記ボンドウエーハを薄膜化してSOI層を形成する工程と
    を含むSOIウエーハの製造方法において、
    前記貼り合わせ工程より前に、前記ベースウエーハ上のシリコン酸化膜中に取り込まれた前記p型ドーパントが前記貼り合わせ工程後に前記ボンドウエーハに拡散することを防止する拡散防止膜を前記ボンドウエーハの表面に形成する工程を有し、前記拡散防止膜の膜厚を、前記ベースウエーハ上のシリコン酸化膜の膜厚よりも薄くすることを特徴とするSOIウエーハの製造方法。
  2. 前記拡散防止膜を、シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれかとすることを特徴とする請求項1に記載のSOIウエーハの製造方法。
  3. 前記拡散防止膜の膜厚を、前記ベースウエーハ上のシリコン酸化膜の膜厚の1/5以下とすることを特徴とする請求項1または請求項2に記載のSOIウエーハの製造方法。
  4. 前記拡散防止膜の膜厚を、50nm以上1000nm以下とすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウエーハの製造方法。
  5. 前記ボンドウエーハに前記拡散防止膜を形成する工程の後、前記貼り合わせ工程より前に、前記拡散防止膜を通して前記ボンドウエーハの内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層を形成しておき、前記ボンドウエーハの薄膜化を、前記イオン注入層において前記ボンドウエーハを剥離することにより行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの製造方法。
  6. 前記ベースウエーハのp型ドーパント濃度を5×1017atoms/cm以上とすることを特徴とする請求項1ないし請求項5のいずれか一項に記載のSOIウエーハの製造方法。
  7. 前記ベースウエーハ上のシリコン酸化膜の膜厚と、前記拡散防止膜の膜厚との合計を2μm以上とすることを特徴とする請求項1ないし請求項6のいずれか一項に記載のSOIウエーハの製造方法。
JP2007080313A 2007-03-26 2007-03-26 Soiウエーハの製造方法 Active JP5194508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007080313A JP5194508B2 (ja) 2007-03-26 2007-03-26 Soiウエーハの製造方法
PCT/JP2008/000339 WO2008117509A1 (ja) 2007-03-26 2008-02-26 Soiウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080313A JP5194508B2 (ja) 2007-03-26 2007-03-26 Soiウエーハの製造方法

Publications (3)

Publication Number Publication Date
JP2008244019A true JP2008244019A (ja) 2008-10-09
JP2008244019A5 JP2008244019A5 (ja) 2009-10-22
JP5194508B2 JP5194508B2 (ja) 2013-05-08

Family

ID=39788251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080313A Active JP5194508B2 (ja) 2007-03-26 2007-03-26 Soiウエーハの製造方法

Country Status (2)

Country Link
JP (1) JP5194508B2 (ja)
WO (1) WO2008117509A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せsoiウェーハ及びその製造方法
KR20150013164A (ko) * 2012-05-24 2015-02-04 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
US9082716B2 (en) 2013-07-25 2015-07-14 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
WO2022054429A1 (ja) * 2020-09-11 2022-03-17 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP2022067962A (ja) * 2020-10-21 2022-05-09 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186612A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体基板の製造方法
JPH05217826A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基体及びその作製方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Soi基板およびその製造方法
JPH10116897A (ja) * 1996-10-09 1998-05-06 Mitsubishi Materials Shilicon Corp 張り合わせ基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186612A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体基板の製造方法
JPH05217826A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基体及びその作製方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Soi基板およびその製造方法
JPH10116897A (ja) * 1996-10-09 1998-05-06 Mitsubishi Materials Shilicon Corp 張り合わせ基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せsoiウェーハ及びその製造方法
KR20150013164A (ko) * 2012-05-24 2015-02-04 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
KR101914755B1 (ko) 2012-05-24 2018-11-05 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
US9082716B2 (en) 2013-07-25 2015-07-14 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
WO2022054429A1 (ja) * 2020-09-11 2022-03-17 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP2022046971A (ja) * 2020-09-11 2022-03-24 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP7334698B2 (ja) 2020-09-11 2023-08-29 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP2022067962A (ja) * 2020-10-21 2022-05-09 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP7380517B2 (ja) 2020-10-21 2023-11-15 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ

Also Published As

Publication number Publication date
WO2008117509A1 (ja) 2008-10-02
JP5194508B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5272329B2 (ja) Soiウエーハの製造方法
JP5706391B2 (ja) Soiウエーハの製造方法
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
JP5194508B2 (ja) Soiウエーハの製造方法
US20230369038A1 (en) Methods of forming soi substrates
JP5261960B2 (ja) 半導体基板の製造方法
JP5183958B2 (ja) Soiウエーハの製造方法
WO2007125771A1 (ja) Soiウエーハの製造方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
TWI587446B (zh) Soi基底及其製備方法
JP2008263009A (ja) Soi基板の製造方法
JPWO2007072624A1 (ja) Soi基板の製造方法およびsoi基板
JP3864886B2 (ja) Soiウエーハ
JP5096780B2 (ja) Soiウエーハの製造方法
WO2022054429A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP5585319B2 (ja) 貼り合わせsoiウェーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP7380517B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2008177530A (ja) 半導体基板およびその製造方法
JP2011124280A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2005217191A (ja) 貼り合わせ基板の製造方法
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250